CN100399125C - 具有薄膜晶体管的器件 - Google Patents

具有薄膜晶体管的器件 Download PDF

Info

Publication number
CN100399125C
CN100399125C CNB2005100080628A CN200510008062A CN100399125C CN 100399125 C CN100399125 C CN 100399125C CN B2005100080628 A CNB2005100080628 A CN B2005100080628A CN 200510008062 A CN200510008062 A CN 200510008062A CN 100399125 C CN100399125 C CN 100399125C
Authority
CN
China
Prior art keywords
tft
district
film
semiconductor film
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2005100080628A
Other languages
English (en)
Other versions
CN1645198A (zh
Inventor
宫永昭治
大谷久
寺本聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1645198A publication Critical patent/CN1645198A/zh
Application granted granted Critical
Publication of CN100399125C publication Critical patent/CN100399125C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

在非晶硅膜中引入一种或多种选自III、IV或V族的元素，然后在600℃或更低的温度下加热晶化。在平行于基片的方向上，晶体在已引入元素的区域生长。在结晶半导体层的一个部位，按以下方式形成半导体器件的有源区，即根据所期望的有源区迁移率，来选取晶体生长方向与器件电流方向之间的关系。

Description

具有薄膜晶体管的器件
技术领域
本发明涉及一种具有设置于绝缘基片如玻璃之上的TFT(薄膜晶体管)的半导体器件，以及制造该半导体器件的方法。
背景技术
作为具有形成于玻璃等制成的绝缘基片之上的TFT的半导体器件，公知的有有源液晶显示器件、图象传感器等，它们用TFT来驱动象素。
在这些器件中使用的TFT通常是硅薄膜半导体。硅薄膜半导体可大致分为非晶硅半导体(a-Si)型的结晶硅半导体型。由于非晶硅半导体的制造温度较低，因而通常使用较多，它较为易于采用汽相方法来制造，批量生产率较高。然而，由于非晶硅半导体的物理特性，例如电导率等，与结晶硅半导体相比是较差的，因此，为获得高速特性之目的，迫切需要在将来确定一种由结晶硅半导体形成的TFT的制造方法，作为结晶硅半导体，公知的有非单晶硅半导体如多晶硅、微晶硅、含非晶硅的结晶部件、其特性介于结晶特性与非结晶特性之间的半非晶硅等。以下，把具有这些结晶特性的非单晶硅半导体统称为结晶硅。
为获取具有这些结晶特性的硅薄膜半导体，公知的方法有以下几种。
(1)在膜形成之时直接形成结晶膜。
(2)对预先已形成的非晶硅半导体膜施加激光照射能量，以此提供结晶特性。
(3)对预先已形成的非晶硅半导体膜施加热能量，以此提供结晶特性。
然而，在方法(1)中，在基片的整个表面均匀地形成具有优异半导体物理性能的膜，在技术上是困难的。而且，由于膜形成温度较高，即在600℃以上，因而存在成本问题，即不能使用便宜的玻璃基片。在方法(2)中，对于目前最为常用的激发物激光的情形，存在的问题是生产率较低，因为激光束照射的面积较小。而且，激光束的稳定性不足以对大面积基片的整个上表面进行均匀处理，因而这种方法看来极为象是下一代的技术。在方法(3)中，与方法(1)和(2)相比，该方法具有可适用于大面积基片的优点。但是，需要600℃以上的高温作为加热温度，从采用便宜的玻璃基片这一点来考虑，需要进一步降低加热温度。特别是，流行的液晶显示器趋向于大屏幕，由此也需要采用大规格的玻璃基片。当采用这种大规格的玻璃基片时，则会产生一系列问题，即在制造这种半导体的热处理工序中，基片产生的收缩或变形将导致掩模匹配时精确度降低。特别是，在目前最为常用的7059玻璃的情形下，变形点的温度是593℃，因而传统的热结晶方法将使基片大大地变形。此外，除了温度问题之外，由于现行的工艺需要几十个小时的加热时间，以满足结晶的要求，因此还需要缩短加热时间。
发明内容
本发明解决了上述问题，其目的在于，针对通过对非晶硅形成的薄膜进行加热使其结晶，来制造由结晶硅形成的薄膜的方法，提供一种降低结晶所需温度和缩短所用的时间的工艺。由本发明的工艺制备的结晶硅半导体，其所具有的物理特性不低于传统工艺制备的器件，甚至还可适用于TFT的有源层区。
本发明人已经进行了以下实验，按上述方法，采用CDV法或溅射法形成非晶硅半导体膜，通过加热使所形成的膜晶化，并研究了实验结果。
首先，对在玻璃基片上形成的非晶硅膜，通过加热使该膜结晶的机理进行研究。结果，观察到晶体生长开始于玻璃基片与非晶硅之间的界面，随后当其具有一定的厚度时，发展成为垂直于基片前表面的柱状。
可以认为，上述现象是由以下因素导致的，构成晶体生长基础的晶核(构成晶体生长基础的源)存在于玻璃基片与非晶硅膜之间的界面，并且晶体从晶核开始生长。这种晶核被认为是少许掺杂的金属元素，它存在于基片表面上或玻璃表面的结晶部分上(可以认为，氧化硅的结晶部分存在于玻璃基片的表面之上，如称之为结晶玻璃)。
因此，过去认为通过更积极地引入晶核，可以降低晶化温度，为了证实这种效应，在基片上形成少许其它金属，然后在其上形成非晶硅薄膜。之后，通过加热进行晶化实验。结果，已经证实，在基片上形成几种金属的情形下，晶化温度得以降低，并且估计这里产生的晶体生长以杂质作为晶核。因此，对能降低温度的多种杂质金属的机理做了更详细的研究。
晶化可以分为两个阶段，即初始晶核产生和由晶核开始的晶体生长。对初始晶核产生速度的观察，是通过在给定的温度下，测量细晶粒以点状图形出现的时间。在薄膜构成上述杂质金属的任一情形中均可使该时间缩短，并且证实了当引入晶核时晶化温度得以降低的效应。而且，在改变加热时间的同时，对晶核产生之后的晶粒生长进行研究。结果，观察到在形成于确定金属膜之上的非晶硅薄膜的晶化中，晶核产生之后的晶体生长速度显著地加快。这是完全出乎预料的。以下将更详细地说明这种机理。
已经查明，在任何情形下，当在含有少许确定种类的金属膜上形成非晶硅薄膜，并随后以上述两种效应通过加热进行晶化时，可以在580℃或更低的温度下约四小时的时间获得足够的结晶特性，这是传统技术不可期望的。
作为具有这种效应的杂质金属有铟、锡、锑、锗、铊、铅、铋和锌。这些杂质金属在族或周期上靠近硅，并且易于与硅一起形成化合物。而且它们是具有较低熔点的普通材料，以下将把它们称为“低熔点材料”。而且，除了这些元素之外，作为实验结果，还有镧系元素具有降低温度的效应。这些元素被用作吸氢合金，并且通常很易于与氢反应。这里，它们被称为“催化金属”。此外，根据本发明人的见解，III、IV和V族中具有上述物质特性的材料，原则上可用作上述催化金属。即，可以使用III族元素中的B、Al、Ga、In、Tl、Sc、Y和镧系元素，IV族元素中的C、Ge、Sn、Pb、Ti、Zn和Hf，V族元素中的N、P、As、Sb、Bi、V、Nb和Ta。最好采用上述铟(In)、锡(Sn)、锑(Sb)、锗(Ge)、铊(Tl)、铅(Pb)、铋(Bi)和锌(Zn)，这样可显著地获取该效应。而且，尽管锌属于II族元素，但由于其熔点低，因而也可以用作上述低熔点金属。
下面给出一个实例，说明锡是如何典型地作为低熔点金属材料提供该效应的。当采用等离子CVD方法在基片(Corning 7059)上形成的非晶硅薄膜未进行任何处理时，亦即其上还未形成由少量锡构成的薄膜时，通过在氨气氛中进行晶化，如果加热温度为600℃，则加热时间需要10小时以上。然而，当所采用的基片上形成的非晶硅薄膜之上已经形成少量锡构成的薄膜时，通过加热约一小时即可获得相同的晶化态。此时，晶化的判断是采用Raman光谱进行的。仅由此事实即可明白，锡的效应是非常大的。
由上述说明可以看出，当非晶硅薄膜形成在位于基片上的由少量的低熔点金属或少量的催化金属构成的薄膜上时，有可能缩短晶化所需的时间并降低晶化温度。假设这种工艺用于制造TFT，则以下将更详细地说明。尽管以下将予以说明，即使把低熔点金属的薄膜形成在非晶硅之上，代替在金属上形成非晶硅，也能获得相同的效果，并且这与离子注入的情形相同。因此，以下将把这些工艺统称为“少量低熔点金属添加”和“少量催化金属添加”。在形成非晶硅构成的薄膜时可以添加这些金属。
首先，说明添加低熔点金属的方法。少量低熔点金属的添加可以如下进行，在基片上形成由少量低熔点金属构成的薄膜，然后在其上再形成非晶硅膜，或者先形成非晶硅膜，然后再在其上形成少量低熔点金属的薄膜，两种方法是相同的，这是因为两方法具有同样的温度降低效应，并且膜形成方法可以采用溅射法或汽相淀积法，从而不必限于特定方法。但是，当基片上的薄膜由少量低熔点金属膜构成时，就效果来说，在基片上形成氧化硅薄膜，然后再形成少量低熔点金属薄膜，比在7059玻璃基片上直接形成少量低熔点金属薄膜要显著得多。上述现象的原因可以这样解释，在低温下对于晶化以下是非常重要的，即把硅直接与低熔点金属接触，而在7059玻璃的情形下，部件中除了硅之外均对硅与低熔点金属之间的接触或反应构成阻碍。完全相同的添加方法也可用于催化金属。
作为添加少量材料的方法，即使通过离子注入，添加少量材料，以此来代替形成与非晶硅上部或下部接触的薄膜，也可以确认具有基本相同的结果。对于低熔点金属的含量，例如，当锡的添加量为1×1015原子/cm3或更高时，可以确认温度得以降低。但是，当添加量为1×1021原子/cm3或更高时，Raman光谱的尖峰形状明显不同于硅样品基片。因此，可以看出，实用的添加量范围在1×1015原子/cm3至5×1019原子/cm3之间。从以下因素来看，即对于作为半导体材料特性用于TFT的有源层来说，也有必要把添加量限制在1×1015原子/cm3至1×1019原子/cm3之间。
下面，将首先说明当添加少量低熔点金属时的假设晶化机理。
如上所述，当不添加用于降低晶化温度的催化金属时，核随机产生于晶核如基片等的界面，由晶核开始的晶体生长也是随机的。据报导，已获取晶体的相对取向为(110)或(111)，这取决于制造方法，并且观察到晶体生长在整个薄膜上基本上是均匀的。
为了证实这种机理，采用DSC(差分描扫热量计)做了分析。采用等离子CVD法在基片上形成非晶硅薄膜，按如下条件把薄膜置于样品罐中，它安装在基片上，然后使罐内温度按给定速度上升。结果，在700℃左右观察到明确的加热峰，并且也观察到晶化。改变温度上升速度时，这一温度随之自然地漂移。例如，当速度是10℃/分时，晶化开始于700.9℃的温度。接着，分别在三种不同的温度上升速度下进行测量，随后采用Ozawa法观察到初始晶核产生后晶体生长的激活能量。因此，观察到大约3.04ev的值。结果，根据符合理论的曲线可获得反应速度方程，已经证实，由无规则晶核的产生和其生长模式可很好地解释晶化机理，并且已经证实了这类模式的性质，即核随机产生于晶核如基片界面等，以及晶体生长于核。
对添加低熔点金属、本实例中是添加少量锡的情形进行与上述完全相同的测量。结果，当温度以10℃/分的速度上升时，晶化开始于625.5℃，通过这一系列测量所获得的晶体生长的激活能是2.3ev。因此，这一数字表明晶体生长是容易的。
为何晶化开始温度被降低的原因，可以相当容易地认为是上述的杂质效应的结果。然而，是什么导致温度降低至结晶生长的激活能量？对此，本发明人考虑了以下原因。
非晶硅的晶化速率确定过程通常被认为是硅原子的自扩散。如果这是事实，则使扩散速度加快为好。然而，在由非晶硅开始晶化的情形下，应该认为晶化开始于粘度很高的未稀释溶液，这与晶体的晶化开始于水溶液等不同。因此，由于结晶部分与其外围之间的密度差别很小，所以原子不易运动。在这种情况下，为了保证原子迁移率，这里考虑以下三种方法。
1.改变非晶膜的粘度，提供硅原子易于运动的环境。
2.引入大量的缺陷、耗尽等，提供硅原子易于运动的环境。
3.施加库仑力等，改变晶化的驱动力。
这三种方法不是相互独立的，但是根据添加材料的种类，可以考虑同时使用上述方法中的两种或三种。
在本实例中添加的低熔点金属可认为几乎都适用上述方法1。而且，对于III和V族材料，期望形成正的或负的耗尽等，以便满足电中性的原理，因此，它被认为适用上述方法2。而且，III和V族材料使费米能级漂移，这是由于这些材料引起的能级产生。在此情形中，漂移量在非晶部分与结晶部分之间是不同的(通常，认为漂移量是按非晶部分中中间间隙的能级的影响来区分的)，可以认为产生了由漂移量的差引起的驱动力，由此可使晶化温度降低。作为支持这一机理的结果，这里存在这样一个事实，即当III和V族材料同时添加时，温度很难降低。
接着，将说明添加催化金属时的晶化机理。
同样在本情形中，采用DSC测量方法对晶体生长的激活能进行测量，结果确认能量降低至2.1ev，并且易于晶化。以下机理被认为是该原因。
如上所述，这些“催化金属”与氢具有很高的反应能力。因此，希望在大量悬挂键产生之前，催化金属与氢结合，而这里所说的氢是已经与硅结合的氢。大量的悬挂键被认为适于上述方法2，以便使原子具有移动性。此外，可以认为，耗尽等的产生是由硅与镧系元素之间的负电性的差引起的，以满足电中性的原理。即使不是这种情况，假设存在这样一种可能性，即随着费米能级的移动而产生驱动力。
接着，通过添加少量上述低熔点金属或催化金属所获得的结晶硅膜的晶体构型将在下面予以说明。由于两种情形所呈现的结晶构型几乎相同，看来它们均易于由硅原子的移动而引起。
在晶化温度或以下，添加的金属(低熔点金属和催化金属)扩散至相当宽的区域。通过SIMS(二次离子质谱测定法)证实了这一事实。结果，即使在扩散区，晶化温度也被降低。而且，业已证实，在直接添加的区域上的晶体构型不同于外围区域。亦即，已经发现，在直接添加区域，晶体生长在与基片垂直的方向，而在其外围的扩散区域，晶体生长在与基片平行的方向。假设这是由晶体的初始晶核产生的差异所导致的。亦即，应该知道，在直接添加区域，这些掺杂进入晶核，由此晶体以柱状形式生长，而在外围扩散区域，晶核是直接添加部位在纵向的生长，如上所述，而且横向生长必然要发生，因为生长始于晶核。以下，在说明中，把晶体生长区域在横向由用于降低晶化温度的催化金属的直接添加区域向其外围的延伸称为“横向生长”区域。
接着，在使用上述金属，本例中是属于低熔点金属的铟的情形中，对少量添加部位及其附近的横向生长部位的电特性予以说明。对于少量添加部位的电特性，电导率值与膜未添加金属时相同，即与在600℃左右晶化几十小时所获得的膜相同。在如上所述的添加铟的量为1017原子/cm3至1018原子/cm3的情形下，作为从电导率的温度相关性获取的激活能的结果，未观察到由铟(In)的能级引起的变化。亦即，据此实验可以认为，如果结晶硅膜具有上述密度，则可用作TFT等的有源层。
相反，横向生长部位的电导率比少量直接添加部位要高出一个位数或更高，这对于结晶的硅半导体来说是一个相当高的值。这被认为是由以下因素引起的，即存在于空隙之中、电子通过其在电极之间穿过的晶界被减少或难以存在，这是因为电流的通路方向与晶体的横向生长方向重合。这一事实与透射电子束显微照片的结果相符合，没有矛盾。亦即，可以认为，由于载流子沿着以针状或柱状生长的晶体的晶界运动，因而实现了载流子易于运动的态。横向生长区中的In密度是直接添加区中In密度的1/10。这对进一步使用无In影响的结晶硅膜是有用的。
现在，最终考虑上述各种特性。一种在TFT中使用该金属的方法将予以说明。假设采用TFT驱动象素的有源矩阵式液晶显示器作为TFT应用的领域。
如上所述，对于现行的大屏幕有源矩阵式液晶显示器，抑制玻璃基片的收缩是重要的。采用添加少量用于在低温下晶化的催化金属和工艺，可以在与玻璃的变形点相比相当满意的低温下进行晶化，这是特别优选的。根据本发明，对按传统方式由非晶硅制成部位，在添加少量低熔点金属或催化金属之后，在500至550℃的条件下进行4小时左右的晶化，由此可容易地使该部位由结晶硅置换。自然，必须相应地改进设计规则等。然而，可以认为传统的器件和工艺能足够地适用，并获得较多的优点。
而且，根据本发明，根据各自的特性来采用晶体构型，可以分别制造用于象素的TFT和构成外围电路驱动器的TFT，在把本发明应用于有源式液晶显示器时，尤其具有许多优点。用于象素的TFT无需太多的迁移率，而在减小关闭态电流上需要具有更多的优点。
针对上述原因，把少量的低熔点金属或催化金属添加在将成为象素所用的TFT的区域，由此使晶体在横向生长，结果大量的晶界能形成在沟道方向，从而降低了关闭态电流。相反，从TFT应用于工作场所来看，构成外围电路的驱动器的TFT需要很高的迁移率。因此，在应用本发明的情形下，在靠近构成外围电路的驱动器的TFT的区域，添加少量低熔点金属或催化金属，并使晶体从金属添加部位按一个方向生长。晶体生长方向与沟道中电流通路方向重合，由此制造具有很高迁移率的TFT。
作为参考，图4中示出了采用Ni作为催化金属获取结晶硅膜的例子，其中对晶化后Ni密度做了研究。由图4可见，在晶体生长方向平行于基片的部位(横向生长)，Ni密度低于直接添加Ni(等离子处理)的部位。而且，标以“a-Si”的数据是未添加Ni的，该值应理解为背景(backgroud)值。同样地，本发明中，可以认为能获得基本趋向与图4相同的数据。因此，认为采用晶体生长方向平行于基片的区域是有用的。
如果采用III族元素进行硅膜晶化，由于晶化之后III族元素仍保留在膜中，可以获得具有p型导电性的结晶硅膜。同样，如果采用V族元素进行相同处理，可以获得具有n型导电性的结晶硅膜。由晶化时引入的添加II和IV族元素的量，可以控制具有一个导电型的上述结晶硅膜的电导率。而且，通过添加某些提供一种导电型的杂质，可以控制导电型和导电率。
此外，例如，在区域100上(图1A)有选择地引入III族元素In，然后在其上形成非晶硅膜104，在550℃的条件下加热四小时进行晶化，从区100上以平行于基片的方向进行晶体生长。同时，由于铟随晶体生长而扩散，铟元素存在于已经产生晶化的区域。由于密度是2×1017至2×1019原子/cm3，该区被晶化而且还成为p型。根据In的引入量或晶化选择扩散区，可以获得p+区或p-区。然后使用该区形成TFT。从而获得具有p+型或p-型沟道形成区的TFT。而且，当采用V族元素Sb代替上述In时，可以获得具有n+型或n-型沟道形成区的TFT。因此，通过把沟道形成区的导电型设定为p-型或n-型，可以控制TFT的阈值电压。
本发明中，使用痕量(trace amount)的如上所述的低熔点金属或催化金属，来促进硅半导体的晶化。晶化产生于这样的区域，其中金属已在平行于基片的方向上以一维方式添加。本发明的特征在于把这种结晶区用于电子器件。
更特别地，当采用这种区的结晶薄膜硅半导体，来形成绝缘栅场效应晶体管时，移动载流子的方向基本上与硅膜晶体在其沟道形成区生长的方向重合，由此能获得具有高迁移率的TFT。此外，当把二极管和晶体管集成构造时，采用晶体在平行于基片的方向生长的结晶硅膜是有效的。而且，还可把电容器、电阻器等集成在同一基片上。再者，可以使用便宜的玻璃基片来设置这些器件，这是本发明的又一特征。
在采用薄膜硅半导体的半导体器件中，结晶硅膜的晶体在膜平面方向以针状或柱状生长，该膜的晶体生长方向与载流子移动方向基本相同，由此载流子能沿晶界运动，从而能以高迁移率移动载流子。
按照本发明，提供了一种有源矩阵显示器件，其具有在基片上形成的象素电路和驱动电路，该驱动电路包括：第一TFT，具有半导体膜的第一TFT区、第一栅电极和位于半导体膜的第一TFT区与第一栅电极之间的栅绝缘膜；第二TFT，与第一TFT串联，具有半导体膜的第二TFT区、第二栅电极和位于半导体膜的第二TFT区与第二栅电极之间的栅绝缘膜；在半导体膜的第一TFT区中形成的第一对杂质区；在半导体膜的第二TFT区中形成的第二对杂质区；在第一TFT和第二TFT上形成的一绝缘膜；在该绝缘膜中形成的一接触孔；以及一布线，其在该绝缘膜上形成，并经所述接触孔电连接到所述第一TFT区中所述第一对杂质区之一和所述第二TFT区中所述第二对杂质区之一，其中，所述半导体膜包括至少一个晶界，该晶界在基本上平行于要通过所述第一TFT和所述第二TFT中每一个的电流的方向上延伸。
按照本发明，提供了一种有源矩阵显示器件，其具有在基片上形成的象素电路和驱动电路，该驱动电路包括：N沟道型TFT，具有半导体膜的N沟道型TFT区、第一栅电极和位于半导体膜的N沟道型TFT区与第一栅电极之间的栅绝缘膜；P沟道型TFT，与N沟道型TFT串联，具有半导体膜的P沟道型TFT区、第二栅电极和位于半导体膜的P沟道型TFT与第二栅电极之间的栅绝缘膜；在半导体膜的N沟道型TFT区中形成的第一对杂质区；在半导体膜的P沟道型TFT区中形成的第二对杂质区；在N沟道型TFT和P沟道型TFT上形成的一绝缘膜；在该绝缘膜中形成的一接触孔；以及一布线，其在该绝缘膜上形成，并经所述接触孔电连接到所述N沟道型TFT区中所述第一对杂质区之一和所述P沟道型TFT区中所述第二对杂质区之一，其中，所述半导体膜包括至少一个晶界，该晶界在基本上平行于要通过所述N沟道型TFT和所述P沟道型TFT中每一个的电流的方向上延伸。
按照本发明，还提供了一种有源矩阵显示器件，其具有在基片上形成的象素电路和驱动电路，该驱动电路包括：第一TFT，具有半导体膜的第一TFT区、第一栅电极和位于半导体膜的第一TFT区与第一栅电极之间的栅绝缘膜；第二TFT，与第一TFT串联，具有半导体膜的第二TFT区、第二栅电极和位于半导体膜的第二TFT区与第二栅电极之间的栅绝缘膜；在半导体膜的第一TFT区中形成的第一对杂质区；在半导体膜的第二TFT区中形成的第二对杂质区；在第一TFT和第二TFT上形成的一绝缘膜；在该绝缘膜中形成的一接触孔；以及一布线，其在该绝缘膜上形成，并经所述接触孔电连接到所述第一TFT区中所述第一对杂质区之一和所述第二TFT区中所述第二对杂质区之一，其中，所述半导体膜包含一种晶化促进材料，其中，所述半导体膜的一部分中已加上所述晶化促进材料，该部分至少包括所述第一对杂质区之一或所述第二对杂质区之一，以及其中，所述半导体膜包括至少一个晶界，该晶界在基本上平行于要通过所述第一TFT和所述第二TFT中每一个的电流的方向上延伸。
附图说明
参考作为本说明书一部分的附图，通过本发明的实施例及说明，一起用于解释本发明的目的、优点和原理。附图中，
图1A至1D表示本发明的半导体器件的制造方法；
图2表示本发明的半导体器件的外形略图；
图3A至3D表示本发明的半导体器件的制造方法；
图4表示结晶硅膜中金属元素的密度；
图5A是本发明的薄膜式绝缘栅场效应晶体管的截面示意图；
图5B和5C表示本发明实施例中晶体生长方向与源-漏方向之间的关系。
具体实施方式
以下将参考附图说明本发明的实施例。
在以下所述的实施例中，展示了一些实例，其中，添加少量III族元素In、V族元素Sb和IV族元素Sn以便使硅膜结晶。然而即使是这些族中的其它元素或者Zn，也可以用于这些实施例中。而且，此时，可以调节这些添加的少量元素的量，以使它在硅膜中的密度在晶化之后为2×1017至2×1019cm-3。
第一实施例
第一实施例是形成一个电路，其中采用玻璃基片之上的结晶硅膜的p沟道TFT(以下称为“PTFT”)与n沟道TFT(以下称为“NTFT”)结合，以便相互之间互补。本实施例的结构可用于有源液晶显示器中象素电极的开关元件和外围驱动电路、图象传感器和其它集成电路。
图1A至1D是表示本发明实施例的半导体器件的制造方法的截面图。图1A中，采用溅射法在基片(Corning 7059)101上形成厚2000
Figure C20051000806200191
的氧化硅基膜102。然后在基膜102上形成由金属掩模、氧化硅膜等构成的掩膜103。基膜102在区100以狭缝形式从掩膜103暴露出来。亦即，当从其顶面观看时图1A所显示的状态，基膜102以狭缝形式暴露，而膜102的其它部位则被掩模103所掩盖。
设置掩模103之后，采用汽相淀积法在区100选择地形成厚5至200
Figure C20051000806200192
、如20
Figure C20051000806200193
的In薄膜(未示出)。事实上，形成厚20
Figure C20051000806200194
的均匀In膜是困难的，而且精确测量厚度也是困难的。然而，根据汽相淀积源中的减少量，可以粗略地计算厚度。进行这种处理，是因为引入了少量的III族元素In，用以对将在已引入In的区上形成非晶硅膜进行晶化。
接着，在图1B中，采用等离子CVD法，在氧化硅膜102上，形成厚500至1500
Figure C20051000806200195
、如1000
Figure C20051000806200196
的本征(I-型)非晶硅膜104。然后，在氢还原气氛(最好氢分压是0.1至1大气压)或惰性气氛(空气压力)中，对非晶硅膜104在550℃的条件下退火四小时使其晶化。此时，在已经有选择地形成了In薄膜的区100中，结晶硅104在垂直于基片101的方向上晶化。在区100之外的区域，如图1B中箭头105所示，晶体在区100横向(平行于基片的方向)生长。例如，当把In引入图2中由参考标号100所示的区时，晶体一维地生长，如箭头105所示。晶体生长为针状或柱状。
之后，为了获得更细的结晶硅膜，在进行了上述的加热退火之后，采用灯光加热促进晶化及进一步退火。这一退火是用1.2μm的红外线进行的。退火时间在五分钟以内。红外线被足够地吸收进入硅，从而获得对硅膜质量良好的改善效果。另一方面，由于红外线很难被吸收进入玻璃基片，所以能量被选择地施于硅，从而提供了显著的效果，而玻璃基片不会被严重加热。作为灯光加热退火所用的光，这里可以使用卤钨灯光(波长为0.5μm至3.5μm)等。采用灯光加热退火可以获得细结晶体硅膜。此外，也可以采用激光束代替上述灯光加热来进行退火。灯光加热退火的优点是结晶得以改善，特别是可以显著地减少膜中的缺陷。
当用激光代替灯光时，适用的有KrF激发物激光(波长：248nm)或者XeCl激发物激光(波长：308nm)。
作为上述处理的结果，非晶硅膜被晶化，获得了结晶硅膜104。之后，为了确定有源区而进行布图，有源区中将形成TFT的源、漏和沟道区。本实施例中，由于发现在平行于基片的方向上晶体生长范围达40μm以上，所以把各个有源层的长度(源/漏方向上的长度)设定为40μm 。此时，沟道中央与引入镍的位置之间的距离大致为20μm，通过设定这个距离，可以选择有源层(特别是沟道形成区)中In的密度。
接着，如图1C所示，采用溅射法在结晶硅膜104上，形成厚1000
Figure C20051000806200211
的氧化硅膜106作为栅绝缘膜。在溅射中，氧化硅作为靶，溅射时基片温度为200至400℃，例如350℃，溅射气氛是氧和氩气，其中氩/氧比例为0至0.5，例如0.1或更小。
这种处理之后，再次用上述灯光进行加热退火。这是为了改善包括氧化硅膜的栅绝缘膜106与结晶硅膜104之间的界面特性。自然，通过这次灯光退火，结晶硅膜104的结晶特性也被进一步改善。正如所熟知的，改善绝缘栅场效应晶体管的栅绝缘膜106与沟道形成区之间的界面特性是重要的(图1C中，参考标号112和115代表构成沟道形成区的结晶硅膜部位)，更具体地，是为了尽可能地减少该区中的缺陷和降低其能级。因此，在形成栅绝缘膜106之后完成灯光加热退火可以获得很好的效果。而且，可以用照射激光束代替灯光加热来进行退火。
随后，采用溅射法在栅绝缘膜106上，形成厚6000至8000
Figure C20051000806200212
、例如6000
Figure C20051000806200213
的铝膜(含0.1至2％的硅)。然后，如图1C所示，通过布图在栅绝缘膜106上形成栅电极107和109。而且，对铝电极表面进行阳极氧化，在其上形成氧化层108和110。阳极氧化是在含有1至5％的酒石酸的乙二醇溶液中进行的。氧化层108和110的厚度为2000。由于氧化层108和110成为偏置栅区的厚度，该偏置栅区是在离子掺杂处理中形成的，以下将要说明，所以由上述阳极氧化处理可以确定偏置栅区的长度。自然，栅电极可由以下材料制成，即主要含硅的材料、具有硅和金属的硅化物材料、主要含金属的材料或者硅和金属的层叠结构。
接着，采用离子掺杂法(离子注入)把决定一种导电类型的杂质添加在有源区(构成源/漏和沟道)。本掺杂工艺中，以栅电极107及其外围的氧化层108、栅电极109及其外围的氧化层110作为掩模来注入杂质(磷和硼)。作为掺杂气体，这里使用磷化氢(PH3)和乙硼烷(B2H5)，对于前者，加速电压是60至90KV，例如80KV，而对于后者，为40至80KV，例如65KV。剂量是1×1015至8×1015cm-2，例如，磷是2×1015cm-2，而硼是5×1015。掺杂时，用光刻胶覆盖一个区，以便选择地对各个元件掺杂。结果，分别形成了n型杂质区114和116、p型杂质区111和113，由此分别构成了p沟道TFT(PTFT)区和n沟道TFT(NTFT)区。
之后，通过照射激光束进行退火。作为激光束，这里使用KrF激发物激光(波长为248nm，脉冲宽度为20nsec)，但也可使用其它类激光。照射激光束的条件是，能量密度为200至400mJ/cm2，例如250mJ/cm2，照射2至10次，例如每个位置照射两次。当照射激光束时，把基片加热至200至450℃左右是有用的。在激光退火处理中，由于在已预先晶化的区中铟已扩散，所以通过照射激光束可使再结晶易于进行，从而可以容易地激活已掺杂p型杂质的杂质区111和113、以及已掺杂n型杂质的杂质区114和116。
作为源/漏区的退火方法，采用上述的灯光加热的退火方法是有效的。由于灯光加热(例如采用1.2μm的红外线)可选择地加热硅，如上所述，所以对本实施例的处理是有效的，因为这里希望玻璃基片尽可能避免加热。
接下来，采用等离子CVD法，形成厚6000
Figure C20051000806200231
的氧化硅膜118作为层间绝缘层，然后在氧化硅膜118中形成接触孔，由此形成导电材料的电极/导线117、120和119，导电材料例如是由氮化钛和铝制成的多层膜。最后，在一个大气压的氢气氛中，在350℃下进行30分钟退火，从而制成一个包括互补TFTs的半导体电路(图1D)。
上述电路是由具有互补PTFT和NTFT对的CMOS结构组成的。作为选择，也可以按上述方法同时制造两个TFTs，然后在其中央切开，同时产生相互独立的两个TFTs。
图2是图1D所示半导体器件的俯视外形图。图2中的参考标号与图1A至1D对应。如图2所示，结晶方向、即晶体生长方向由箭头105表示。这个方向代表了源/漏区的外形方向(源区和漏区之间连结线的方向)，在本结构中，当TFT工作时，载流子沿着源和漏之间以针状或柱状形成生长的晶体运动，亦即，载流子沿着针状或柱状晶体的晶界外形运动。因此，可以减小载流子运动时所受阻力，从而获得具有高迁移率的TFT。
本实施例中，作为引入In的方法，在非晶硅膜104之下的基膜102上，选择地形成薄膜(由于它极薄，因而很难看出它是一层膜)，并且施以从该部位进行晶体生长的方法。另外，在非晶硅膜104形成之后，可以选择地形成In薄膜。亦即，晶体生长可以始于非晶硅膜上面，也可始于其下面。作为引入In的方法，可以采用等离子工艺、In离子注入或者当形成准备晶化的硅膜时添加少量In的方法。
第二实施例
第二实施例展示的例子是，在有源液晶显示器件中，在各个象素中设置n沟道TFTs作为开关元件。以下，将说明一个象素，但实际上在同一结构中形成有大量的象素(通常有几十万个)。当然，也可使用p沟道型而不是n沟道型。而且，n沟道TFT也可以不设于液晶显示器件的象素部位，而设于外围电路部位。此外，n沟道TFT可用作图象传感器或其它集成电路。亦即，如果它与薄膜晶体管一起使用，则对其用途无特殊限制。
另外，本实施例中，使用In作为用于晶化的少量元素，并且已结晶的硅膜成为p-型，由此控制形成的n沟道TFT的特性。如果用Sb代替In，则沟道形成区能成为n-型。而且，根据引入的少量元素的量、与元素引入位置的距离以及晶化条件(改变扩散程度)，可以确定其电导率。
根据本发明制造半导体器件的方法和外形图如图3A至3D所示。本实施例中，采用玻璃基片(厚1.1mm，300×400mm)作为基片201。首先，采用溅射法，在基片201上形成厚2000
Figure C20051000806200241
的基膜202(氧化硅)。之后，为了选择地引入In，用金属掩模、氧化硅膜、光刻胶等构成掩模203。接着，采用汽相淀积法形成In薄膜。In膜厚5至200
Figure C20051000806200242
，例如20
Figure C20051000806200243
。按此方法，少量的In选择地引入区204，用来使硅膜晶化。
接着，如图3B所示，采用LPCVD法或等离子CVD法，形成厚1000
Figure C20051000806200244
的非晶硅膜205。在400℃的条件下进行一小时脱氢之后，通过加热退火使非晶硅膜205晶化。这个退火处理是在氢还原气氛中(最好是氢分压为0.1至1个大气压)、550℃下进行四小时。也可以在惰性气氛如氮气等中进行加热退火。
在退火处理中，由于In膜是形成在非晶硅膜205之下的部分区域(区204)，所以结晶开始于这个区。在区204中，晶化是垂直于基片发生的，而硅膜204的其它部位是平行于基片发生的，如图3B的箭头所示。随后，与第一实施例相同，通过灯光加热进行退火，由此改善硅膜的结晶特性(致密)。
按此方法，可获得结晶硅构成的半导体膜205。接下来，对上述半导体膜205进行布图，形成岛形半导体区(TFT的有源层)。此时，对构成沟道形成区209的部位与引入In的区204之间的距离予以适当设定，以此确定沟道形成区209中In的浓度。亦即，如果这个距离较长，则沟道形成区209中In的浓度可被降低，而如果该距离较短，则沟道形成区中In的浓度可被提高。自然，此时必须是这样一个区，即其中硅膜205被晶化。
此外，在氧气氛中用四乙氧基硅烷(TEOS)原材料，采用等离子CVD法形成由氧化硅构成的栅绝缘膜206(厚700至1200
Figure C20051000806200251
，典型地为1000)。基片温度为400℃，最好是200至350℃，以便防止玻璃基片收缩或卷曲。然后，与第一实施例相同，通过照射红外线进行1至5分钟的灯光加热以此改善半导体膜205与栅绝缘膜206之间的界面特性。
随后，采用已知的CVD法，形成主要含硅的膜，然后进行布图，以此形成栅电极207。之后，以磷作为n型杂质，通过离子注入进行掺杂，以此按与栅电极对应的自对准方式，形成源区208，沟道形成区209和漏区210。照射KrF激光束，以便改善因离子注入而变坏的硅膜的结晶特性。激光束的能量密度为250至300mJ/cm2。TFT的源/漏的表面电阻是300至800Ω/ロ。同样，本处理中，可以用红外线的灯光加热来代替激光束加热。
然后，由氧化硅形成层间绝缘层211，由ITO在层间绝缘层211上形成象素电极。接着在层间绝缘层211中形成接触孔，从而在源/漏区形成铬/铝多层膜，以此形成电极213和214，并且一个电极213还与ITO  212连接。最后在氢气氛中、200至300℃下进行两小时退火，从而完成硅的氢化。按此方式，构成一个TFT 。在本处理过程中同时在其它象素区形成许多TFT。
在本实施例中制备的TFT中，其晶体在载流子流动方向上生长的结晶硅膜被用作构成源区、沟道形成区和漏区的有源层，所以载流子不会横跨晶界，亦即载流子在与晶界平行的方向上运动，由此获得具有高载流子迁移率的TFT。
图5A和5B示出了这种构型。亦即，图5A是TFT的截面示意图，图5B是其中具有源、漏和沟道区的半导体岛217的平面示意图。特别是，图5B示出了晶体生长方向与沟道电流沿其流动的源-漏方向之间的关系。参考标号215表示在一个方向横向延伸的每个硅晶体。参考标号216表示晶体之间的晶界。正如所见，源、漏和沟道区是这样设置的，源-漏方向基本与硅晶体均匀延伸的方向一致。因此，晶界216对电流通过沟道区无不利影响。
第三实施例
第三实施例展示的例子是，在第二实施例的TFT中，在与晶体生长方向垂直的方向上设置源和漏。亦即，是这样一个例子，其中载流子运动的方向垂直于晶体生长的方向，以使载流子运动是横过针状或柱状晶体的晶界。图5C显示这种状态的示意图。亦即，图5C是其中具有源、漏和沟道区的半导体岛217的平面图。源和漏区之间的方向是按如下方式设置的，即多个硅晶体在垂直于源-漏方向的方向上延伸。参考标号216表示晶界。应该注意，图5B和5C只是用来表示晶体生长方向与源-漏方向之间的关系，而并不是想展示晶体的真实尺寸或形状。
对于这种结构，源和漏之间的电阻可以很高。这是因为载流子的运动必须横过以针状或柱状形式生长的晶体的晶界。为了实现本发明的这种结构，在第二实施例的结构中，需要简单地考虑TFT应设定的方向。
采用这种实施例，有可能制造带有泄漏电流较低的象素TFTs的有源矩阵式液晶器件。即，在LCD器件中，在显示部位制备的用于开关每个象素的TFTs，不必具有如此高的迁移率，但是必须减小泄漏电流，亦即，减小TFT在其关闭状态时的电流。为此，源和漏区的方向是按如下方式设计的，电流越过TFT沟道区内形成的晶界。因此，与前述实施例不同，是这样设计的，结晶方向垂直于TFT中电流的流动方向。另一方面，采用前述实施例的TFT来构成显示器件的外围电路是适宜的，因为它需要TFTs具有高迁移率。
第四实施例
第四实施例的主题是，在第二实施例2所展示的结构中，设置TFT的方向(在实施例中，该方向由源和漏区之间的连结线来确定，即TFT的方向由载流子流动方向来确定)由与结晶硅膜的基片表面对应的晶体生长方向和指定的角度来设定，以此选择TFT的特性。
如上所述，当载流子在晶体生长的方向上运动时，由于载流子沿晶体的晶界运动，所以可以改善其迁移率。另一方面，当载流子在垂直于晶体生长方向的方向上运动时，由于载流子必须横跨大量的晶界，所以载体的迁移率下降。
因此，通过在这两种方向之间选择，可以控制载流子迁移率，亦即，通过把限定于晶体生长方向与载流子运动方向之间的角度设定在0至90°的范围内，换言之，通过设定晶体生长方向与载流子运动方向之间的角度，可以控制源区与漏区之间的电阻。当然，这种结构可用于第一实施例。此时，如图2所示的添加少量In的狭缝状区100在0至90°范围里旋转，并且，在由箭头105所示的晶体生长方向与源和漏区的连结线之间限定的角度，可在0至90°的范围内选择。这样，当该角接近0°时，迁移率较大，由此提供一个能减小源和漏之间的电阻的结构。当该角度接近90°时，迁移率较小，源和漏之间的电阻，即沟道形成区的电阻较大。
第五实施例
第五实施例展示的例子是，根据图3制造半导体器件的方法中，在基膜202的整个上表面形成In薄膜，以使在垂直于基片的方向上，晶体生长遍及硅膜的整个上表面。按如下方式制造TFT，即在基膜202的整个上表面形成薄膜，而不设置掩模203，之后在晶化处理以前，象第二实施例所述的那样形成非晶硅膜205。
本实施例的TFT的外形截面图，与图3D并无差别，然而，在形成源和漏区208和210以及沟道形成区209的有源层中，针状或柱状的晶体生长的方向垂直于基片201。为此，在源区(208或210)与漏区(210或208)之间运动的载流子要横跨针状或柱状晶体的晶界。因此，所制得的TFT的源与漏之间的电阻稍高。尽管这种TFT的迁移率为100cm2/Vs以下，但其关闭态电流较小，因而，就保持电荷来说，这是液晶显示器的象素所用TFT的最佳类型。
然而，由于对本实施例的TFT很难控制有源层中In的密度，所以存在产量和可靠性的问题。采用可以控制In引入量的方法(如离子注入法)，可以消除上述问题。
第六实施例
第六实施例展示的例子是，注入硅离子来进一步促进晶化，而不是注入III族或V族元素，这些元素是用于通过加热使硅膜晶化的少量元素。以下参考图1将说明要根据本实施例的半导体器件的制造方法。在说明中如果没有特别地说明，则在各个制造工艺中的制造条件或膜厚均与第一实施例相同。
首先，在玻璃基片101上形成基膜(氧化硅膜)，在基膜上还形成掩模103，以便在暴露区100选择地形成用于晶化的催化金属In的薄膜。然后，除去掩模103，采用等离子CVD法，形成非单晶硅膜，本例中为非晶硅膜104。接着，采用离子注入法，把IV族元素硅注入非晶硅膜104的整个上表面。同时，在硅膜104与基膜102之间的界面附近的基片一侧设定注入范围。离子注入的加速电压是60KV，剂量是2×1015cm-2。结果，基片(包括基膜)与非晶硅膜104之间的界面附近被从中央彻底地变为非晶材料，从而能尽可能地清除准备成为晶核的存在物。
采用硅离子是因为对于硅来说，硅离子是一种电中性杂质。硅的剂量可以是5×1014至5×1016离子cm-2。
然后，在550℃的条件下加热四小时使非晶硅膜104晶化。此时，晶体在箭头105所示的平行于基片的方向上从区100开始生长。晶体生长为针状或柱状。当晶体生长时，由于如上所述通过注入硅离子已把结晶部分除去(即使在非晶硅膜中也存在一定程度的结晶部分)，这种结晶部分主要存在于基片与非晶硅膜之间的界面上，并成为晶体生长的核，所以，在平行于基片的方向上从区100开始的晶体生长不会受到来自硅膜104与基膜102之间的界面的晶体生长的阻碍，由此能实现具有良好取向的晶体生长，亦即，能实现生长方向均匀排列的晶体生长。
在后续处理中，按第一实施例所述，形成PTFT和NTFT，从而完成互补的TFT电路。在本实施例中，在取向良好的结晶硅膜中，当形成TFT以致晶体生长方向几乎与载流子运动重合时，载流子沿晶界运动，结果这种结构中，载体运动时几乎不受晶界影响。亦即，可以实现高速运行。
本实施例中，可获得具有改善的结晶特性和高迁移率的TFT。可以认为，这是因为平行于基片的方向上晶体生长始于引入III族元素In的区，由于预先已把阻碍晶体生长、促进在垂直于基片的方向上的晶体生长的结晶部分彻底清除了，所以可使晶体在平行于基片的方向上优先生长。特别有益的，已把基片与硅膜之间的界面附近彻底改变成为非晶材料，而该处存在使晶体在垂直基片的方向上以柱状形式生长的晶核。
第七实施例
第七实施例展示的例子是，在有源液晶显示器件中，外围驱动电路由TFTs构成，这些TFT是按第一和第二实施例所示制造工艺，通过添加少量III族或V族元素来晶化的，并且设于象素位置的TFTs是由采用已知非晶硅的TFT构成的。
正如通常所知的，在有源液晶显示器中，构成外围驱动电路部分的TFT具有高迁移率(100cm2/Vs或更高)，并且要求TFT允许大量导通态电流流动。然而，设置于象素部分的TFT则要求较小的迁移率(约10cm2/Vs)，以便就保持电荷而言防止由关闭态电流和光照引起的误动作。
外围电路部分由第一或第二实施例所述的TFT构成，而象素部分由采用已知非晶硅膜的TFT(a-SiTFT)构成，结果在某种程度上满足了需求。然而，这里仍存在问题，即采用非晶硅膜的TFT，其迁移率为1cm2/Vs或更低。
第八实施例
第八实施例是在第七实施例基础上的进一步改进，其中构成外围电路部分的TFTs是由具有高迁移率100cm2/Vs或更高的半导体层构成的，如第一和第二实施例所述，构成象素部分的TFTs是由第五实施例所展示的TFT构成的。
第五实施例所展示的TFT是按如下方式构成的，即晶体生长是垂直于基片的方向，因而晶界垂直于载体的流动，从而载体越过大量的晶界。这种TFT的迁移率较低，因为载体运动受到晶界的阻碍。然而，由于减小了关闭态电流，所以可提高电荷保持率，从而适用于象素的TFT。
本实施例中，如果进一步提高构成外围电路部分的TFT的迁移率，可在该区进行如第七实施例所展示的中性元素的离子的注入。
第九实施例
第九实施例展示的例子是，在第一或第二实施例中采用IV族元素Sn作为少量元素来促进晶化。也可采用C、Ge和Pb而不是Sn。本实施例中，采用汽相淀积的方法引入Sn作为薄膜，这与第一和第二实施例相同。可在非晶硅膜中注入Sn离子，从而把Sn直接引入硅膜。
如上所述，根据本发明，当基片上的非晶硅半导体膜用于TFT，并且该膜具有结晶特性，其中晶体生长方向平行于基片表面时，载流子随TFT的运动方向与晶体生长方向相同，由此能提供这样一种结构，其中载流子沿(平行于)晶界运动，晶体以针状或柱状生长，结果可获得具有高迁移率的TFT。此外，由于可在低温如600℃或更低的温度下形成TFT，所以可采用便宜的玻璃基片作为基片。
此外，可以分别制造这种具有所需迁移率的TFT 。具体地说，
1)采用其晶体在平行于基片的方向上生长的结晶硅膜制造TFT，以便使载体沿晶体的晶界运动。
2)采用其晶体在平行于基片的方向上生长的结晶硅膜制造TFT，以便使载体跨越晶体的晶界。
3)在晶体垂直于基片的方向上生长的区域制造TFT。
4)部分地引入用于晶化的元素，选择地形成结晶硅膜，用来改变TFT的特定部位，使其成为高迁移率TFT。
特别地，由于远离已引入用于晶化的元素的区的结晶硅膜区具有一维取向，所以使用该区可获得高迁移率TFT。
为了展示和说明，前面已给出了本发明的优选实施例的说明。但这并不是穷举的或限制本发明于所述的精确形式，根据上述指教或从本发明的实施例中的收获，可以做出改进和变化。所选取和说明的实施例中为了解释本发明的原理及其实际应用，以使本领域的技术人员能以适宜设想的具体用途的各种实例和各种改进，来应用本发明。本发明的范围将由所附的权利要求书及其等同物来确定。

Claims (6)

1.一种有源液晶显示器，其具有在基片上形成的象素电路和驱动电路，该驱动电路包括：
第一TFT，具有半导体膜的第一TFT区、第一栅电极和位于半导体膜的第一TFT区与第一栅电极之间的栅绝缘膜；
第二TFT，与第一TFT串联，具有半导体膜的第二TFT区、第二栅电极和位于半导体膜的第二TFT区与第二栅电极之间的栅绝缘膜；
在半导体膜的第一TFT区中形成的第一对杂质区；
在半导体膜的第二TFT区中形成的第二对杂质区；
在第一TFT和第二TFT上形成的一绝缘膜；
在该绝缘膜中形成的一接触孔；以及
一布线，其在该绝缘膜上形成，并经所述接触孔电连接到所述第一TFT区中所述第一对杂质区之一和所述第二TFT区中所述第二对杂质区之一，
其中，所述半导体膜包括至少一个晶界，该晶界在基本上平行于要通过所述第一TFT和所述第二TFT中每一个的电流的方向上延伸，并且
其中所述第一TFT和所述第二TFT中的一个为PTFT，而所述第一TFT和所述第二TFT中的另一个为NTFT。
2.如权利要求1的有源液晶显示器，其特征在于，所述半导体膜包含一种晶化促进材料，该材料包括至少一种选自以下组别中的元素：B、Al、Ga、In、Tl、Sc、Y、镧系元素、C、Sn、Pb、Ti、Zr、Hf、N、P、As、Sb、Bi、V、Nb、Zn和Ta。
3.一种有源液晶显示器，其具有在基片上形成的象素电路和驱动电路，该驱动电路包括：
N沟道型TFT，具有半导体膜的N沟道型TFT区、第一栅电极和位于半导体膜的N沟道型TFT区与第一栅电极之间的栅绝缘膜；
P沟道型TFT，与N沟道型TFT串联，具有半导体膜的P沟道型TFT区、第二栅电极和位于半导体膜的P沟道型TFT区与第二栅电极之间的栅绝缘膜；
在半导体膜的N沟道型TFT区中形成的第一对杂质区；
在半导体膜的P沟道型TFT区中形成的第二对杂质区；
在N沟道型TFT和P沟道型TFT上形成的一绝缘膜；
在该绝缘膜中形成的一接触孔；以及
一布线，其在该绝缘膜上形成，并经所述接触孔电连接到所述N沟道型TFT区中所述第一对杂质区之一和所述P沟道型TFT区中所述第二对杂质区之一，
其中，所述半导体膜包括至少一个晶界，该晶界在基本上平行于要通过所述N沟道型TFT和所述P沟道型TFT中每一个的电流的方向上延伸。
4.如权利要求3的有源液晶显示器，其特征在于，所述半导体膜包含一种晶化促进材料，该材料包括至少一种选自以下组别中的元素：B、Al、Ga、In、Tl、Sc、Y、镧系元素、C、Sn、Pb、Ti、Zr、Hf、N、P、As、Sb、Bi、V、Nb、Zn和Ta。
5.一种有源液晶显示器，其具有在基片上形成的象素电路和驱动电路，该驱动电路包括：
第一TFT，具有半导体膜的第一TFT区、第一栅电极和位于半导体膜的第一TFT区与第一栅电极之间的栅绝缘膜；
第二TFT，与第一TFT串联，具有半导体膜的第二TFT区、第二栅电极和位于半导体膜的第二TFT区与第二栅电极之间的栅绝缘膜；
在半导体膜的第一TFT区中形成的第一对杂质区；
在半导体膜的第二TFT区中形成的第二对杂质区；
在第一TFT和第二TFT上形成的一绝缘膜；
在该绝缘膜中形成的一接触孔；以及
一布线，其在该绝缘膜上形成，并经所述接触孔电连接到所述第一TFT区中所述第一对杂质区之一和所述第二TFT区中所述第二对杂质区之一，
其中，所述半导体膜包含一种晶化促进材料，
其中，所述半导体膜的一部分中已加上所述晶化促进材料，该部分至少包括所述第一对杂质区之一或所述第二对杂质区之一，
其中，所述半导体膜包括至少一个晶界，该晶界在基本上平行于要通过所述第一TFT和所述第二TFT中每一个的电流的方向上延伸，以及
其中所述第一TFT和所述第二TFT中的一个为PTFT，而所述第一TFT和所述第二TFT中的另一个为NTFT。
6.如权利要求5的有源液晶显示器，其特征在于，所述晶化促进材料包括至少一种选自以下组别中的元素：B、Al、Ga、In、Tl、Sc、Y、镧系元素、C、Sn、Pb、Ti、Zr、Hf、N、P、As、Sb、Bi、V、Nb、Zn和Ta。
CNB2005100080628A 1993-06-12 1994-06-10 具有薄膜晶体管的器件 Expired - Lifetime CN100399125C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP166115/93 1993-06-12
JP16611593A JP3450376B2 (ja) 1993-06-12 1993-06-12 半導体装置の作製方法
JP166115/1993 1993-06-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB001041525A Division CN1197164C (zh) 1993-06-12 2000-03-16 具有薄膜晶体管的器件

Publications (2)

Publication Number Publication Date
CN1645198A CN1645198A (zh) 2005-07-27
CN100399125C true CN100399125C (zh) 2008-07-02

Family

ID=15825309

Family Applications (4)

Application Number Title Priority Date Filing Date
CNB2005100080628A Expired - Lifetime CN100399125C (zh) 1993-06-12 1994-06-10 具有薄膜晶体管的器件
CN94102804A Expired - Lifetime CN1078387C (zh) 1993-06-12 1994-06-10 半导体器件及其制造方法
CNB001041525A Expired - Fee Related CN1197164C (zh) 1993-06-12 2000-03-16 具有薄膜晶体管的器件
CNB001041517A Expired - Fee Related CN1149682C (zh) 1993-06-12 2000-03-16 半导体器件的制造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN94102804A Expired - Lifetime CN1078387C (zh) 1993-06-12 1994-06-10 半导体器件及其制造方法
CNB001041525A Expired - Fee Related CN1197164C (zh) 1993-06-12 2000-03-16 具有薄膜晶体管的器件
CNB001041517A Expired - Fee Related CN1149682C (zh) 1993-06-12 2000-03-16 半导体器件的制造方法

Country Status (5)

Country Link
US (3) US5808321A (zh)
JP (1) JP3450376B2 (zh)
KR (2) KR100291969B1 (zh)
CN (4) CN100399125C (zh)
TW (1) TW274634B (zh)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709907B1 (en) * 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US6730549B1 (en) * 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100279217B1 (ko) * 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
US6974763B1 (en) 1994-04-13 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08153879A (ja) * 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR0144643B1 (ko) * 1994-12-28 1998-08-17 심상철 금속흡착법에 의한 다결정 규소박막의 제조방법
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JPH08330226A (ja) * 1995-05-31 1996-12-13 Semiconductor Energy Lab Co Ltd 半導体の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6165875A (en) * 1996-04-10 2000-12-26 The Penn State Research Foundation Methods for modifying solid phase crystallization kinetics for A-Si films
US5792700A (en) * 1996-05-31 1998-08-11 Micron Technology, Inc. Semiconductor processing method for providing large grain polysilicon films
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
US6011275A (en) * 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3645387B2 (ja) * 1996-12-30 2005-05-11 株式会社半導体エネルギー研究所 半導体回路
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4489201B2 (ja) * 1998-02-18 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
US6451637B1 (en) * 1998-07-10 2002-09-17 L.G. Philips Lcd Co., Ltd. Method of forming a polycrystalline silicon film
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
KR100333276B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
WO2001002902A1 (en) * 1999-07-02 2001-01-11 Three-Five Systems, Inc. Methods and apparatus for a display compatible with a wide range of liquid crystal materials
KR100303142B1 (ko) 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
US6472232B1 (en) 2000-02-22 2002-10-29 International Business Machines Corporation Semiconductor temperature monitor
US6953716B2 (en) * 2000-05-01 2005-10-11 The Hong Kong University Of Science And Technology Polysilicon material and semiconductor devices formed therefrom
US6954747B1 (en) * 2000-11-14 2005-10-11 Microsoft Corporation Methods for comparing versions of a program
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG143975A1 (en) * 2001-02-28 2008-07-29 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
JP2002270507A (ja) * 2001-03-14 2002-09-20 Hitachi Cable Ltd 結晶シリコン層の形成方法および結晶シリコン半導体装置
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003078141A (ja) * 2001-09-05 2003-03-14 Sharp Corp 半導体装置及びその製造方法と携帯電子機器
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7118946B2 (en) * 2002-03-25 2006-10-10 Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center Thin film transistor, circuit device and liquid crystal display
JP4329312B2 (ja) * 2002-07-02 2009-09-09 株式会社日立製作所 薄膜半導体装置、その製造方法及び画像表示装置
JP3890270B2 (ja) * 2002-07-19 2007-03-07 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタの製造方法
KR100534577B1 (ko) * 2002-11-05 2005-12-07 삼성에스디아이 주식회사 특성이 우수한 디스플레이 디바이스
JP2004172331A (ja) * 2002-11-20 2004-06-17 Ushio Inc 電気伝導性制御方法
JP4059095B2 (ja) * 2003-02-07 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、電気光学装置、電子機器
KR100496297B1 (ko) * 2003-03-06 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
TWI233689B (en) * 2003-04-14 2005-06-01 Samsung Electronics Co Ltd Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same
JP2005123571A (ja) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
JP4869564B2 (ja) * 2003-11-28 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
US8314420B2 (en) * 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
KR101132266B1 (ko) * 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US7847301B2 (en) * 2004-12-08 2010-12-07 Agilent Technologies, Inc. Electronic microcircuit having internal light enhancement
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7507648B2 (en) * 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
JP4755245B2 (ja) * 2006-03-29 2011-08-24 富士通セミコンダクター株式会社 半導体装置の製造方法
US7449377B2 (en) 2006-05-30 2008-11-11 Chunghwa Picture Tubes, Ltd. Method of fabricating poly silicon layer
CN101423907B (zh) * 2007-10-29 2010-12-22 北京有色金属与稀土应用研究所 锡锗砷合金及其制备方法和应用
US20090124065A1 (en) * 2007-11-13 2009-05-14 Varian Semiconductor Equipment Associates, Inc. Particle beam assisted modification of thin film materials
US20090174676A1 (en) 2008-01-04 2009-07-09 Apple Inc. Motion component dominance factors for motion locking of touch sensor data
CN101236905B (zh) * 2008-03-05 2010-10-13 浙江大学 一种在CdZnTe衬底上制备Ⅳ-Ⅵ族半导体单晶薄膜的方法
CN101748307B (zh) * 2008-12-19 2012-07-25 北京有色金属与稀土应用研究所 金砷合金材料及其制备方法
KR20120073727A (ko) * 2010-12-27 2012-07-05 삼성전자주식회사 스트레인드 반도체 영역을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템
JP6083783B2 (ja) * 2012-06-12 2017-02-22 猛英 白土 半導体装置及びその製造方法
CN103594419B (zh) * 2012-08-16 2018-02-13 中国科学院微电子研究所 半导体器件制造方法
US9336723B2 (en) 2013-02-13 2016-05-10 Apple Inc. In-cell touch for LED
CN116560524B (zh) 2013-12-13 2024-10-01 苹果公司 用于自电容触摸传感器的集成触摸和显示架构
KR101507381B1 (ko) * 2014-02-26 2015-03-30 주식회사 유진테크 폴리실리콘 막의 성막 방법
US10936120B2 (en) * 2014-05-22 2021-03-02 Apple Inc. Panel bootstraping architectures for in-cell self-capacitance
EP3175330B1 (en) 2014-09-22 2022-04-20 Apple Inc. Ungrounded user signal compensation for pixelated self-capacitance touch sensor panel
US10712867B2 (en) 2014-10-27 2020-07-14 Apple Inc. Pixelated self-capacitance water rejection
CN107209602B (zh) 2015-02-02 2020-05-26 苹果公司 柔性自电容和互电容触摸感测系统架构
CN109564485B (zh) 2016-07-29 2022-04-01 苹果公司 具有多电源域芯片配置的触摸传感器面板
CN106298460B (zh) * 2016-10-18 2018-08-28 中国工程物理研究院激光聚变研究中心 基于表面温度精确测定的GaAs衬底氧化膜脱附方法及其表面平整化方法
US11157109B1 (en) 2019-09-06 2021-10-26 Apple Inc. Touch sensing with water rejection
US11662867B1 (en) 2020-05-30 2023-05-30 Apple Inc. Hover detection on a touch sensor panel

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108619A (zh) * 1984-10-25 1986-04-10 索尼公司 液晶显示装置
JPH03291972A (ja) * 1990-04-09 1991-12-24 Ricoh Co Ltd Ｍｏｓ型薄膜トランジスタ
EP0497592A2 (en) * 1991-01-30 1992-08-05 TDK Corporation Non single crystal semiconductor device and manufacturing method
JPH0541519A (ja) * 1991-08-06 1993-02-19 Fuji Xerox Co Ltd 薄膜トランジスタおよびその製造方法
JPH0567635A (ja) * 1991-09-09 1993-03-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3291972B2 (ja) * 1995-05-16 2002-06-17 ソニー株式会社 液晶表示装置およびその製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28385E (en) 1968-03-20 1975-04-08 Method of treating semiconductor devices
US3556880A (en) 1968-04-11 1971-01-19 Rca Corp Method of treating semiconductor devices to improve lifetime
US3783049A (en) 1971-03-31 1974-01-01 Trw Inc Method of platinum diffusion
DE2508802A1 (de) * 1975-02-28 1976-09-09 Siemens Ag Verfahren zum abscheiden von elementarem silicium
US4231809A (en) 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
GB8504725D0 (en) * 1985-02-23 1985-03-27 Standard Telephones Cables Ltd Integrated circuits
JPH0732123B2 (ja) 1985-11-20 1995-04-10 日本電気株式会社 半導体装置用基板の製造方法
US4868014A (en) * 1986-01-14 1989-09-19 Canon Kabushiki Kaisha Method for forming thin film multi-layer structure member
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPS63221678A (ja) 1987-03-10 1988-09-14 Sharp Corp 薄膜トランジスタの製造方法
US5225355A (en) 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH02224326A (ja) 1989-02-27 1990-09-06 Fuji Electric Co Ltd 半導体装置の製造方法
JPH02260524A (ja) 1989-03-31 1990-10-23 Canon Inc 結晶性半導体膜及びその形成方法
DE69033153T2 (de) * 1989-03-31 1999-11-11 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
US5242507A (en) * 1989-04-05 1993-09-07 Boston University Impurity-induced seeding of polycrystalline semiconductors
US5075259A (en) 1989-08-22 1991-12-24 Motorola, Inc. Method for forming semiconductor contacts by electroless plating
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JPH03257818A (ja) * 1990-03-07 1991-11-18 Seiko Epson Corp 半導体装置の製造方法
US5252507A (en) * 1990-03-30 1993-10-12 Tactical Fabs, Inc. Very high density wafer scale device architecture
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
JPH0491425A (ja) 1990-08-02 1992-03-24 Fujitsu Ltd 半導体装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04139728A (ja) * 1990-10-01 1992-05-13 Canon Inc 多結晶電界効果トランジスタの製造方法
JP3103385B2 (ja) * 1991-01-25 2000-10-30 株式会社東芝 ポリシリコン薄膜半導体装置
GB9114018D0 (en) 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JPH05211116A (ja) 1991-11-19 1993-08-20 Nec Corp 結晶化方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5288662A (en) 1992-06-15 1994-02-22 Air Products And Chemicals, Inc. Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning
US5300187A (en) 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5491107A (en) * 1993-01-21 1996-02-13 Micron Technology, Inc. Semiconductor processing method for providing large grain polysilicon films
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5893949A (en) 1995-12-26 1999-04-13 Xerox Corporation Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JP4282778B2 (ja) 1997-08-05 2009-06-24 株式会社半導体エネルギー研究所 半導体装置
JPH11233788A (ja) 1998-02-09 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85108619A (zh) * 1984-10-25 1986-04-10 索尼公司 液晶显示装置
JPH03291972A (ja) * 1990-04-09 1991-12-24 Ricoh Co Ltd Ｍｏｓ型薄膜トランジスタ
EP0497592A2 (en) * 1991-01-30 1992-08-05 TDK Corporation Non single crystal semiconductor device and manufacturing method
JPH0541519A (ja) * 1991-08-06 1993-02-19 Fuji Xerox Co Ltd 薄膜トランジスタおよびその製造方法
JPH0567635A (ja) * 1991-09-09 1993-03-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3291972B2 (ja) * 1995-05-16 2002-06-17 ソニー株式会社 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
CN1078387C (zh) 2002-01-23
KR100420230B1 (ko) 2004-03-03
US5923997A (en) 1999-07-13
CN1101169A (zh) 1995-04-05
CN1360338A (zh) 2002-07-24
JPH06349734A (ja) 1994-12-22
US5808321A (en) 1998-09-15
KR100291969B1 (ko) 2001-10-24
TW274634B (zh) 1996-04-21
CN1149682C (zh) 2004-05-12
CN1360349A (zh) 2002-07-24
CN1197164C (zh) 2005-04-13
US6376860B1 (en) 2002-04-23
JP3450376B2 (ja) 2003-09-22
CN1645198A (zh) 2005-07-27

Similar Documents

Publication Publication Date Title
CN100399125C (zh) 具有薄膜晶体管的器件
US6160279A (en) Method for producing a semiconductor device including doping with a catalyst that is a group IV element
US5773325A (en) Method of making a variable concentration SiON gate insulating film
KR100310407B1 (ko) 반도체장치및그제조방법
CN1052115C (zh) 半导体器件
KR0171437B1 (ko) 반도체 회로 및 그 제조 방법
US5962871A (en) Method for producing semiconductor device
CN100452423C (zh) 一种晶体管
CN100481508C (zh) 薄膜晶体管及其制造方法
CN1097298C (zh) 制造结晶硅半导体和薄膜晶体管的方法
CN1126374A (zh) 半导体器件及其制造方法
EP1775775A1 (en) Field effect transistor and manufacturing method thereof
CN100379017C (zh) 半导体器件
JPH07297125A (ja) 半導体装置およびその製造方法
US6140159A (en) Method for activating an ohmic layer for a thin film transistor
JP3535465B2 (ja) 半導体装置の作製方法
JPH1187714A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2001028340A (ja) 薄膜トランジスタを有する装置
JPH0513439A (ja) 薄膜トランジスタの製造方法
JPH1074952A (ja) 薄膜半導体装置の製造方法
JP2000307125A (ja) 半導体装置
JP2002083821A (ja) 薄膜トランジスタおよびその製造方法並びに液晶表示装置
JPH04105329A (ja) 半導体装置の製造方法
JP2000315800A (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140610

Granted publication date: 20080702