JP4489201B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4489201B2 JP4489201B2 JP03749099A JP3749099A JP4489201B2 JP 4489201 B2 JP4489201 B2 JP 4489201B2 JP 03749099 A JP03749099 A JP 03749099A JP 3749099 A JP3749099 A JP 3749099A JP 4489201 B2 JP4489201 B2 JP 4489201B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- germanium
- polysilicon film
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基板上に形成された半導体薄膜の作製方法に関する。また、その様な半導体薄膜を用いた薄膜トランジスタ（ＴＦＴ）で構成された回路を有する半導体装置の作製方法に関する。
【０００２】
なお、本明細書中では半導体特性を利用して機能しうる装置全てを半導体装置と呼ぶ。従って、上記特許請求の範囲に記載された半導体装置は、ＴＦＴ等の単体素子だけでなく、ＴＦＴで構成した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百nm程度）を用いてＴＦＴを構成する技術が注目されている。ＴＦＴは特に画像表示装置（例えば液晶表示装置）のスイッチング素子としての開発が急がれている。
【０００４】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（演算回路、メモリ回路、クロックジェネレータなど）等のあらゆる半導体回路にＴＦＴを応用する試みがなされている。
【０００５】
最近では、非晶質珪素膜（アモルファスシリコン膜）よりも動作速度の速いＴＦＴが作製できるという利点を生かして結晶性珪素膜（ポリシリコン膜）を利用したＴＦＴの量産が開始されている。
【０００６】
本出願人は以前からポリシリコン膜の研究を進め、より単結晶に近い膜質を有するポリシリコン膜の開発を急いできた。その様なポリシリコン膜の形成方法として本出願人は特開平9-312260号公報に記載された技術を開示している。
【０００７】
上記公報ではアモルファスシリコン膜の結晶化に際して結晶化を助長する触媒元素としてニッケルを利用し、結晶化後に 700℃を超える温度での加熱処理を施してポリシリコン膜の結晶性を改善する方法が開示されている。
【０００８】
しかしながら結晶化の触媒としてニッケルを用いたポリシリコン膜を直接酸化性雰囲気に触れさせて熱処理すると、局所的に酸化シリコン（ SiOx ）の異常成長が発生する場合がある。
【０００９】
この酸化シリコンの異常成長は丁度みみず腫れの様にポリシリコン膜の表面に現れる。この様な酸化シリコンが存在すると、ＴＦＴ作製工程中に酸化シリコンだけが除去されてシリコンが切断されるといった問題につながる。
【００１０】
そのため、上記公報に記載された技術で形成されたポリシリコン膜は、直接ポリシリコン膜の表面が酸化性雰囲気に触れた状態で加熱処理を加えることは避けるべきであった。例えば、ポリシリコン膜の表面に熱酸化膜を形成する場合には、表面を絶縁膜で隠しておくなどの工夫が必要であり、それがプロセスを煩雑にする原因ともなっていた。
【００１１】
【発明が解決しようとする課題】
本願発明は上記問題点を鑑みてなされたものであり、酸化シリコンの異常成長を発生させない様に結晶性の高い半導体薄膜を作製する方法を提供することを課題とする。そして、その様な半導体薄膜を用いたＴＦＴで回路構成された半導体装置の作製方法を提供する。
【００１２】
【課題を解決するための手段】
本願発明の基礎となる構成は、１４族から選ばれた元素（特に好ましくはゲルマニウム）を触媒元素として利用して非晶質半導体薄膜（代表的にはアモルファスシリコン膜）を結晶化させ、そうして形成された多結晶半導体薄膜（代表的にはポリシリコン膜）に対して結晶化時の熱処理温度（以下、結晶化温度と呼ぶ）以上の温度で熱処理を施す工程を含む点に特徴がある。
【００１３】
ゲルマニウムを触媒元素としてアモルファスシリコン膜を結晶化させる技術は知られているが、本願発明はその技術を用いて得られたポリシリコン膜に対して結晶化温度以上の熱処理を施すことで、結晶粒内の欠陥が低減されて非常に高い結晶性を有するポリシリコン膜が得られることを見出したものである。
【００１４】
また、特開平9-312260号公報に記載された技術では条件によって酸化シリコンの異常成長を招く恐れがあったが、本願発明の構成ではその様な心配をする必要が全くない。その結果、結晶化温度以上で熱処理を行う際にポリシリコン膜の表面を酸化シリコン膜で隠すといった煩雑な工程が必要とならない。
【００１５】
ただし、ゲルマニウムはシリコンに較べて融点の低い元素であるので注意が必要である。シリコン膜中に 1×1020atoms/cm3 を超える濃度でゲルマニウムが存在すると、 900℃程度の温度の熱処理でもシリコン膜の溶融が始まってしまう恐れがある。従って、アモルファスシリコン膜中に添加されうるゲルマニウム濃度を鑑みて、結晶化温度を決定することが望ましい。
【００１６】
【発明の実施の形態】
本願発明の実施形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００１７】
【実施例】
〔実施例１〕
本実施例では本願発明を利用してポリシリコン膜を形成する工程について図１を用いて説明する。まず、基板１０１を用意する。本願発明では後に700 ℃を超える加熱処理を施すため、石英基板、結晶化ガラス、セラミックス基板、シリコン基板などの如き耐熱性の高い材料を用いる必要がある。基板上には必要に応じて下地膜を形成すると良い。
【００１８】
本実施例では基板１０１として石英基板を用い、その上に直接アモルファスシリコン膜１０２を形成する。アモルファスシリコン膜の成膜は減圧熱ＣＶＤ法又はプラズマＣＶＤ法で行い、成膜ガスとしてはシラン（SiH4）又はジシラン（Si2H6 ）を用いる。また、この時アモルファスシリコン膜の膜厚は30〜250 nm（代表的には 100〜150 nm）としておく。（図１（Ａ））
【００１９】
なお、成膜中に混入する炭素、酸素及び窒素は後の結晶化を阻害する恐れがあるので徹底的に低減することが好ましい。具体的には炭素及び窒素の濃度はいずれも 5×1018atoms/cm3 未満（代表的には 5×1017atoms/cm3 以下）とし、酸素の濃度は 1.5×1019atoms/cm3 未満（代表的には 1×1018atoms/cm3 以下）とするこのが望ましい。
【００２０】
本出願人の経験では炭素、酸素及び窒素が上述の濃度範囲を超えるとＴＦＴ特性が急激に悪化する。おそらくシリコンの結晶化が阻害され、十分な結晶性を有するポリシリコン膜が得られないためと考えられる。従って、上述の濃度範囲に収めておくことが重要となる。また、上述の不純物はＴＦＴ作製過程で意図的に添加されない限りは上述の濃度範囲を超えることはない。
【００２１】
次に、アモルファスシリコン膜１０２の結晶化工程を行う。本実施例ではアモルファスシリコン膜の結晶化に際して、結晶化を助長する触媒元素としてゲルマニウムを用いる。
【００２２】
本実施例の場合、まず成膜したアモルファスシリコン膜１０２上にプラズマＣＶＤ法によりゲルマニウム膜１０３を形成する。成膜ガスとしては、ゲルマン（GeH4）ガスを水素又はヘリウムで５〜１０倍に希釈したものを用いる。そして、 100〜300 ℃の成膜温度で、20〜50mW/cm2で放電して 1〜50nm（代表的には 10 〜20nm）の膜厚のゲルマニウム膜を成膜することができる。
【００２３】
また、ゲルマニウム膜１０３の成膜方法は減圧熱ＣＶＤ法で行うことも可能である。ゲルマンは非常に分解しやすいガスであるので、450 ℃程度の低温で容易に分解してゲルマニウム膜を形成することができる。
【００２４】
こうして図１（Ａ）の状態が得られる。次に、 450〜650 ℃（好ましくは 500〜550 ℃）の加熱処理を行い、アモルファスシリコン膜を結晶化させる。 600℃を上限としたのは、これを超えると自然核発生が増加してしまい、ゲルマニウムを核とした結晶と混在して結晶性が乱れるからである。（図１（Ｂ））
【００２５】
なお、この結晶化工程はファーネスアニール、ランプアニール、レーザーアニールのいずれの手段を用いても良い。本実施例では形成された膜の均質性を重視してファーネスアニールを用いる。
【００２６】
こうして得られたポリシリコン膜１０４は 500℃程度の低温で形成されたにも拘わらず、優れた結晶性を有している。本願発明の目的は、こうして形成されたポリシリコン膜１０４の結晶性をさらに改善することにある。
【００２７】
次に、ポリシリコン膜１０４上に残存するゲルマニウム膜を硫酸過水溶液（H2SO4 ：H2O2＝１：１）で除去した後、ポリシリコン膜１０４に対して少なくとも前述の結晶化温度よりも高い温度（代表的には 800〜1050℃）での熱処理工程を行う。（図１（Ｃ））
【００２８】
この熱処理工程によって高い結晶性を有するポリシリコン膜１０５が形成される。また、ポリシリコン膜１０５上には熱処理工程によって熱酸化膜１０６が形成される。この熱酸化膜１０６はＴＦＴ作製時にそのままゲイト絶縁膜として利用することも可能である。
【００２９】
なお、ゲルマニウム膜を残したまま熱処理を行うこともできるが、その場合は高い濃度で膜中にゲルマニウムが存在した状態となる。いずれにしてもこの熱処理工程を終えたポリシリコン膜１０５中には拡散によって 1×1014〜 5×1019atoms/cm3 （代表的には 1×1015〜 1×1016atoms/cm3 ）の濃度でゲルマニウムが存在する。特に、ポリシリコン膜１０５の界面付近（熱酸化膜１０６との界面付近）においてはゲルマニウムが高濃度（代表的には 1×1017〜 1×1018atoms/cm3 ）に存在する。
【００３０】
そのため、本実施例で得られたポリシリコン膜１０５はシリコン原子とゲルマニウム原子が置換された結合を多く含み、SiX Ge1-X （0<X<1 ）で表されるシリコンゲルマニウム半導体に近い半導体薄膜になると考えられる。
【００３１】
この時、本実施例の作製工程では従来例で述べた様な酸化シリコンの異常成長が全く起こらないという利点がある。即ち、本実施例のプロセスで形成されたポリシリコン膜１０５は、酸化性雰囲気中に触れた状態で熱酸化されたにも拘らず、酸化シリコンの異常成長が発生しないのである。
【００３２】
本出願人によれば、結晶化の触媒としてニッケルを用いた場合に発生する酸化シリコンの異常成長は、ポリシリコン膜中に存在するニッケルシリサイドが集中的に酸化されることに起因する。従って、本願発明ではニッケルを用いずにシリコンとの整合性の高いゲルマニウムを触媒として用いているため、その様な局所的な異常酸化が起こらないと考えられる。
【００３３】
ここで図４（Ａ）に示すのは酸化シリコンの異常成長が生じた場合のＳＥＭ写真である。矢印で示す位置に酸化シリコンが異常発生し、活性層であるシリコン膜を殆ど分断していることが確認できる。一方、図４（Ｂ）に示すＳＥＭ写真は本実施例のプロセスで同一構造のＴＦＴを作製した場合の例であり、活性層には全く酸化シリコンの異常成長が確認されない。
【００３４】
そして、図１（Ｃ）に示した熱処理工程によってポリシリコン膜１０４の粒内欠陥をほぼ完全に除去することができる。結晶化を終えた状態、即ち図１（Ｂ）に示した状態のポリシリコン膜１０４は、結晶粒内に多くの欠陥（積層欠陥や転位欠陥など）を含んでいる。ところが、図１（Ｃ）の工程後に得られたポリシリコン膜１０５は、結晶粒内に殆ど欠陥を含まない。
【００３５】
本出願人は、上記の効果について次の様なモデルを考えている。ポリシリコン膜と下地となる石英（酸化珪素）とでは、熱膨張係数に１０倍近くの差がある。従って、アモルファスシリコン膜からポリシリコン膜に変成した時点では、ポリシリコン膜が冷却される時に非常に大きな応力を発生する。
【００３６】
この事について、図５を用いて説明する。図５（Ａ）は結晶化工程後のポリシリコン膜にかかる熱履歴を示している。まず、温度（ｔ1 ）で結晶化されたポリシリコン膜は冷却期間（ａ）を経て室温まで冷やされる。
【００３７】
ここで図５（Ｂ）に示すのは冷却期間（ａ）にある時のポリシリコン膜であり、５００は石英基板、５０１はポリシリコン膜である。この時、ポリシリコン膜５０１と石英基板５００との界面５０２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【００３８】
即ち、熱膨張係数の差によって引っ張られたポリシリコン膜５０１は石英基板５００上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥５０３を容易に生じてしまうと考えられる。
【００３９】
こうして得られたポリシリコン膜が図１（Ｂ）のポリシリコン膜１０４に相当する。その後、図５（Ａ）に示す様に温度（ｔ2 ）で熱処理工程が行われ、結晶粒内の欠陥（粒内欠陥）が殆ど消滅する。これは熱処理によって格子間に存在する格子侵入型シリコン原子が移動して欠陥を補償するためと考えられる。
【００４０】
この様な格子侵入型シリコン原子は熱酸化工程において大量に発生するため、上述の結晶化温度を超える温度での熱処理は、酸化性雰囲気中で行うとより効果的に欠陥を除去することが可能である。
【００４１】
こうして熱処理によって粒内欠陥が除去された後、再び冷却期間（ｂ）を経て室温まで冷やされる。ここで結晶化工程の後の冷却期間（ａ）と異なる点は、石英基板５００とアニール後のポリシリコン膜５０４との界面５０５が非常に密着性の高い状態となっている点である。（図５（Ｃ））
【００４２】
この様に密着性が高いと石英基板５００に対してポリシリコン膜５０４が完全に固着されるので、ポリシリコン膜の冷却段階においてポリシリコン膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生することを防ぐことができる。
【００４３】
この様に、結晶化が終了した後で結晶化温度を超える温度での熱処理を行うことにより、ポリシリコン膜と下地との界面を固着させ、粒内欠陥の除去と同時にその再発生を防ぐことができる。本出願人は、この熱処理工程をシリコン界面の固着工程と呼んでいる。
【００４４】
なお、図５（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げて固着工程を行うこともできる。その様なプロセスを経ても同様の結晶性を有するポリシリコン膜を得ることが可能である。
【００４５】
こうして得られたポリシリコン膜１０５は、単に結晶化を行っただけのポリシリコン膜１０４に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。
【００４６】
以上の様に、本願発明の最も重要な構成は、▲１▼触媒としてゲルマニウムを用いてアモルファスシリコン膜の結晶化を行う、▲２▼得られたポリシリコン膜に対して結晶化温度以上の温度による熱処理を行う、という２点である。
【００４７】
▲１▼の工程を採用することで、後工程の▲２▼の工程においてポリシリコン膜の異常酸化が防止される。そのため、ポリシリコン膜の熱処理に際して工程を煩雑にすることがない。また、▲２▼の工程によってポリシリコン膜中の粒内欠陥が除去され、非常に結晶性の高いポリシリコン膜を得ることができる。
【００４８】
なお、結晶化温度以上の温度とは、代表的には 800〜1050℃( 好ましくは 850〜900 ℃）の温度であり、その様な高い温度で熱処理を行う点に特徴がある。この工程では熱酸化機構が粒内欠陥の低減に大きく寄与すると思われるので、熱酸化が起こりやすい条件であることが望ましい。
【００４９】
従って、スループットを考えると熱処理の下限温度は 800℃が好ましく、上限は基板（本実施例では石英）の耐熱性を考慮して 1050 ℃が好ましい。ただし、ゲルマニウムの融点が 930〜940 ℃であるので、より好ましくは 900℃を上限とすると良い。
【００５０】
また、熱処理雰囲気は酸化性雰囲気であることが好ましいが、不活性雰囲気であっても構わない。酸化性雰囲気とする場合、ドライ酸素（O2）雰囲気、ウェット酸素（O2＋H2）雰囲気、ハロゲン元素を含む雰囲気（O2＋HCl 等）のいずれかとすれば良い。
【００５１】
特に、ハロゲンを含む雰囲気で熱処理を行うと、ハロゲン元素のゲッタリング効果によりポリシリコンの格子間に存在する余分なゲルマニウムが揮発性のGeCl4 の形で除去される。そのため、格子歪みの少ないポリシリコン膜を得るためには有効な手段である。
【００５２】
さらに、酸化性雰囲気で 800〜1050℃の熱処理を行うと熱酸化膜が形成されることでポリシリコン膜自体が薄膜化される。ポリシリコン膜の薄膜化はＴＦＴのオフ電流（オフ状態で流れるドレイン電流）の低減及びモビリティの向上に効果があるが、薄過ぎるとソース／ドレインのコンタクト不良を招くなどの問題も誘発するので注意が必要である。
【００５３】
本願発明を実施するときは熱酸化工程による膜減りを考慮して成膜時のアモルファスシリコン膜の膜厚を決定し、最終的にＴＦＴの活性層として利用するときの膜厚は 5〜50nm（好ましくは15〜45nm）となる様に設計すると良い。膜厚が５nm以下となると正常なソース／ドレインコンタクトの形成が困難となり、50nmを超えると薄膜化による効果が薄れてしまう。
【００５４】
以上の様な構成の作製方法で得られた本実施例のポリシリコン膜は非常に高い結晶性を有し、薄膜トランジスタの活性層として最適な半導体薄膜である。また、その結晶構造は非常に特徴的である。
【００５５】
本実施例で作製したポリシリコン膜の結晶粒界を高分解能ＴＥＭ（透過型電子顕微鏡）で観察すると、結晶粒界を形成する二つの結晶粒の間で格子縞が直線的に連続しているという特徴がある。即ち、結晶粒界を横切っても結晶格子に連続性が保たれていることを示している。
【００５６】
本出願人が上記高分解能ＴＥＭで撮ったＴＥＭ写真を詳細に観察した結果、結晶粒界において９０％以上（代表的には９５％以上）の結晶格子に上記連続性があることが確認された。即ち、本願発明のポリシリコン膜は結晶粒界のどの部分を観察しても９割以上の格子縞が結晶粒界に関係なく連続的につらなっているという構造的特徴を有しているのである。
【００５７】
この事は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示唆している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。
【００５８】
この様な結晶粒界の連続性は、一般的なポリシリコン膜（一般的に低温ポリシリコンや高温ポリシリコンと呼ばれている膜）には見られない、非常に特異な構造であると言える。
【００５９】
〔実施例２〕
本実施例では実施例１に示したポリシリコン膜を用いてＴＦＴを作製する工程について図２、図３を用いて説明する。なお、本実施例では基板上にＣＭＯＳ回路で構成した駆動回路とＮチャネル型ＴＦＴ（ＮＴＦＴ）で作製した画素マトリクス回路とを一体形成したアクティブマトリクス型液晶表示装置（ＡＭＬＣＤ）を例にとる。
【００６０】
まず、実施例１の工程に従って石英基板２０１上にポリシリコン膜を形成したら、パターニングを行い、ＴＦＴの活性層２０２〜２０４を形成する。活性層の膜厚は成膜時のアモルファスシリコン膜の膜厚とその後の熱酸化量によって調節することができる。本実施例ではこの時点で40nmとする。（図２（Ａ））
【００６１】
次に、プラズマＣＶＤ法（又は減圧熱ＣＶＤ法）により酸化シリコン膜から構成されるゲイト絶縁膜２０５を 120nmの膜厚に形成する。なお、他にも酸化窒化シリコン膜（SiO x N y で示される）又は窒化シリコン膜を用いることができる。さらに、これらを自由に組み合わせて積層構造としても良い。
【００６２】
次に、ゲイト絶縁膜２０５の上にＮ型導電性を呈するポリシリコン膜からなるゲイト電極２０６〜２０８を形成する。ゲイト電極２０６〜２０８の膜厚は 200〜300 nmの範囲で選択すれば良い。（図２（Ｂ））
【００６３】
なお、他にもゲイト電極の材料として、Ｐ型導電性を呈するポリシリコン膜や金属膜（例えばタングステン膜、タンタル膜、モリブデン膜、チタン膜等）または上記金属膜の成分を組み合わせた合金膜でもよい。または、前記金属膜をシリサイド化したシリサイド膜、窒化した金属膜（窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）でもよい。また、これらを自由に組み合わせて積層してもよい。また、前記金属膜を用いる場合には、金属膜の酸化を防止するために珪素膜との積層構造、あるいは珪素を主成分とする絶縁膜で金属膜を覆った構造とすることが望ましい。
【００６４】
ゲイト電極２０６〜２０８を形成したら、ゲイト電極２０６〜２０８をマスクとしてドライエッチング法によりゲイト絶縁膜２０５をエッチングする。本実施例では酸化珪素膜をエッチングするためにＣＨＦ3 ガスを用いる。
【００６５】
この工程によりゲイト電極（及びゲイト配線）の直下のみにゲイト絶縁膜が残存する状態となる。勿論、ゲイト電極の下に残った部分が実際にゲイト絶縁膜として機能する部分である。
【００６６】
次に、ＰＴＦＴとなる領域をレジストマスク２０９で隠し、Ｎ型を付与する不純物（本実施例ではリン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時形成される低濃度不純物領域２１０、２１１の一部は後にＬＤＤ（Lightly Doped Drain ）領域となるので、 1×1017〜 5×1018atoms/cm3 の濃度でリンを添加しておく。（図２（Ｃ））
【００６７】
次に、レジストマスク２０９を除去した後、ＮＴＦＴとなる領域をレジストマスク２１２で隠し、Ｐ型を付与する不純物（本実施例ではボロン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時も、リンの場合と同様に低濃度不純物領域３１４を形成する。（図２（Ｄ））
【００６８】
こうして図２（Ｄ）の状態が得られたら、レジストマスク２１２を除去した後、エッチバック法を用いてサイドウォール２１４〜２１６を形成する。本実施例ではサイドウォール２１４〜２１６を窒化珪素膜を用いて構成する。
【００６９】
こうしてサイドウォール２１４〜２１６を形成したら、再びＰＴＦＴとなる領域をレジストマスク２１７で隠し、リンを添加する。この時は先程の添加工程よりもドーズ量を高くする。
【００７０】
このリンの添加工程によりＣＭＯＳ回路を構成するＮＴＦＴのソース領域２１８、ドレイン領域２１９、低濃度不純物領域（ＬＤＤ領域）２２０、チャネル形成領域２２１が画定する。また、画素マトリクス回路を構成するＮＴＦＴのソース領域２２２、ドレイン領域２２３、低濃度不純物領域（ＬＤＤ領域）２２４、チャネル形成領域２２５が画定する。（図３（Ａ））
【００７１】
次に、レジストマスク２１４を除去した後、レジストマスク２２６でＮＴＦＴとなる領域を隠し、ボロンを先程よりも高いドーズ量で添加する。このボロンの添加工程によりＣＭＯＳ回路を構成するＰＴＦＴのソース領域２２７、ドレイン領域２２８、低濃度不純物領域（ＬＤＤ領域）２２９、チャネル形成領域２３０が画定する。（図３（Ｂ））
【００７２】
以上の様にして、活性層への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。また、この時、不純物の添加時に活性層が受けた損傷も回復される。
【００７３】
なお、チャネル形成領域２２１、２２５、２３０は全く不純物元素が添加されず、真性または実質的に真性な領域である。ここで実質的に真性であるとは、Ｎ型又はＰ型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が 1×1014〜 1×1017atoms/cm3 の範囲に収まっていることを指す。
【００７４】
次に、25nm厚の窒化シリコン膜と 900nm厚の酸化シリコン膜との積層膜からなる第１の層間絶縁膜２３１を形成する。そして、Ti/Al/Ti（膜厚は順に100/500/100 nm）からなる積層膜で構成されるソース電極２３２〜２３４、ドレイン電極２３５、２３６を形成する。
【００７５】
次に、50nm厚の窒化シリコン膜２３７、20nm厚の酸化シリコン膜（図示せず）、１μｍ厚の有機樹脂膜２３８の積層構造からなる第２の層間絶縁膜を形成する。なお、有機樹脂膜としてはポリイミド膜、アクリル膜、ポリアミド膜、ＢＣＢ（ベンゾシクロブテン）膜等を用いることができる。また、この場合の20nm厚の酸化シリコン膜は有機樹脂膜２３８をドライエッチングする際のエッチングストッパーとして機能する。
【００７６】
第２の層間絶縁膜を形成したら、後に補助容量を形成する領域において有機樹脂膜２３８をエッチングして開口部を設ける。この時、開口部の底部には窒化シリコン膜２３７のみ残すか、窒化シリコン膜２３７と酸化シリコン膜（図示せず）を残すかのいずれかの状態とする。
【００７７】
そして、300 nm厚のチタン膜を成膜し、パターニングによりブラックマスク２３９を形成する。このブラックマスク２３９は画素マトリクス回路上において、ＴＦＴや配線部など遮光を要する部分に配置される。
【００７８】
この時、前述の開口部では画素マトリクス回路のドレイン電極２３６とブラックマスク２３９とが窒化シリコン膜２３７（又は窒化シリコン膜と酸化シリコン膜との積層膜）を挟んで近接した状態となる。
【００７９】
本実施例ではブラックマスク２３９を固定電位に保持して、ドレイン電極２３６を下部電極、ブラックマスク２３９を上部電極とする補助容量２４０を構成する。この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。
【００８０】
こうしてブラックマスク２３９及び補助容量２４０を形成したら、再び１μｍ厚の有機樹脂膜を形成して第３の層間絶縁膜２４１とする。そして、コンタクトホールを形成して透明導電膜（代表的にはＩＴＯ）で構成される画素電極２４２を 120nmの厚さに形成する。
【００８１】
最後に、水素雰囲気中で 350℃２時間程度の加熱処理を行い、素子全体の水素化を行う。こうして図３（Ｃ）に示す様なアクティブマトリクス基板が完成する。後は、公知のセル組み工程によって対向基板との間に液晶層を挟持すれば図６に示す様なＡＭＬＣＤが完成する。
【００８２】
図６において、６０１は基板、６０２は画素マトリクス回路、６０３はソース駆動回路、６０４はゲイト駆動回路、６０５はロジック回路、６０６は対向基板、６０７はＦＰＣ（フレキシブルプリントサーキット）である。ロジック回路６０５は映像表示に必要な信号を処理する回路であり、クロック発生回路やγ補正回路などが含まれる。
【００８３】
また、本実施例のＡＭＬＣＤは高い動作性能を有するＴＦＴで回路構成するのでデジタル駆動にもアナログ駆動にも対応しうる。具体的には、本実施例のＴＦＴのモビリティ（電界効果移動度）はＮチャネル型で 200〜300cm2/Vs 、Ｐチャネル型で 150〜250cm2/Vs を実現する。また、サブスレッショルド係数（Ｓ値）もＮチャネル型、Ｐチャネル型ともに60〜100mV/decadeと小さい。
【００８４】
なお、アクティブマトリクス基板の構造は本実施例に限定されず、あらゆる構造とすることができる。例えば、本実施例では画素電極として透明導電膜を用いているが、これをアルミニウム合金膜など反射性の高い材料に変えれば容易に反射型のアクティブマトリクス型液晶表示装置を実現することができる。
【００８５】
〔実施例３〕
本実施例では、実施例２においてゲイト絶縁膜の形成方法として異なる手段を採用した場合の例について説明する。
【００８６】
実施例２ではプラズマＣＶＤ法や減圧熱ＣＶＤ法で成膜した絶縁膜をそのままゲイト絶縁膜として利用しているが、絶縁膜を形成した後に熱酸化工程を施すとさらにＴＦＴの電気特性を向上させることができる。
【００８７】
具体的には、実施例２においてゲイト絶縁膜２０５を形成したら、その状態で 800〜1050℃（代表的には 900〜950 ℃）の温度範囲で熱酸化工程を行う。処理雰囲気は実施例１で説明した熱酸化工程と同じ条件とすれば良い。この時、活性層とゲイト絶縁膜との界面で熱酸化反応が進行する。
【００８８】
この構成はエッジシニング現象（活性層端部で熱酸化膜が極端に薄くなる現象）によるゲイト絶縁膜の絶縁破壊を抑える上で効果的である。また、活性層とゲイト絶縁膜との界面準位が低減されるので、ＴＦＴの電気特性（特にサブスレッショルド係数）が大幅に向上する。
【００８９】
勿論、図４を用いて説明した様に、熱酸化工程後のポリシリコン膜を室温まで冷却しても粒内欠陥が発生する様なことはない。
【００９０】
〔実施例４〕
実施例１では、アモルファスシリコン膜上にプラズマＣＶＤ法または減圧熱ＣＶＤ法によりゲルマニウム膜を成膜する例を示したが、それ以外にスパッタ法や蒸着法を用いてゲルマニウム膜を成膜しても良い。
【００９１】
スパッタ法や蒸着法を用いることには取扱いの危険なゲルマンガスを利用する必要がないというプロセス上の利点がある。また、室温でゲルマニウム膜を成膜できるのでスループットが高い。
【００９２】
本実施例を実施例２に示したＴＦＴ作製工程に利用すれば、製造プロセスを改善する上で非常に有効である。また、本実施例の構成は実施例３と組み合わせることが可能である。
【００９３】
〔実施例５〕
本実施例では、アモルファスシリコン膜上にゲルマニウム膜を成膜するのに際して溶液塗布によるスピンコート法を利用する例を図５に示す。
【００９４】
まず、石英基板５０１上にアモルファスシリコン膜５０２を形成する。形成条件は実施例１に従えば良い。
【００９５】
次に、アモルファスシリコン膜５０２上にゲルマニウムを含む溶液を塗布する。その様な溶液としては酸化ゲルマニウム（ GeOX 、代表的には GeO2 ）、塩化ゲルマニウム（ GeCl4）、臭化ゲルマニウム（ GeBr4）、硫化ゲルマニウム（ GeS2 ）、酢酸ゲルマニウム（Ge(CH3CO2)）の水溶液が挙げられる。
【００９６】
また、場合によっては溶媒としてエタノール、イソプロピルアルコール等のアルコール系溶媒を用いても良い。
【００９７】
本実施例では、10〜100ppmの酸化ゲルマニウム水溶液を作製してアモルファスシリコン膜５０２上に塗布し、スピン乾燥することでアモルファスシリコン膜５０２上にゲルマニウムを含む層５０３を形成する。
【００９８】
なお、アモルファスシリコン膜５０２は疎水性を示すため、スピンコートの前に薄い酸化シリコン膜を形成して濡れ性を高めておくことが好ましい。
【００９９】
こうして図５（Ａ）の状態が得られたら、実施例１に示した条件に従って結晶化のための加熱処理を行い、ポリシリコン膜５０４を得る。このポリシリコン膜５０４の表面には高濃度にゲルマニウムが存在するので、フッ酸等のエッチャントで洗浄しておくと良い。
【０１００】
以上の様にしてポリシリコン膜５０４が得られたら、後は実施例１の工程に従って結晶化温度以上の温度で熱処理を行えば良い。そして、実施例２に示した工程に従えば図６に示す様なＡＭＬＣＤを作製することができる。
【０１０１】
なお、本実施例の構成は実施例１〜実施例４のいずれの構成とも自由に組み合わせることが可能である。
【０１０２】
〔実施例６〕
本実施例では、アモルファスシリコン膜に対してゲルマニウムを添加するに際して実施例１と異なる手段を用いる例を図８に示す。具体的にはゲルマニウムの添加にイオンプランテーション法、プラズマドーピング法またはレーザードーピング法を利用する例を示す。
【０１０３】
まず、石英基板８０１上にアモルファスシリコン膜８０２を形成する。形成条件は実施例１に従えば良い。その後、イオンプランテーション法、プラズマドーピング法、レーザードーピング法のいずれかの手段によりゲルマニウムを添加する。
【０１０４】
本実施例では励起ガスとしてゲルマン（GeH4）を用い、加速電圧30keV 、ＲＦ電力５Ｗ、ドーズ量１×1014atoms/cm2 でプラズマドーピング法を用いてゲルマニウムを添加する。勿論、この条件に限定する必要はなく、アモルファスシリコン膜８０２中へは 1×1014〜 5×1019atoms/cm3 （代表的には 1×1016〜 1×1018atoms/cm3 ）の濃度でゲルマニウムが添加される様に調節すれば良い。
【０１０５】
なお、アモルファスシリコン膜中に添加するゲルマニウムは 1×1014atoms/cm3 以上（好ましくは 1×1016atoms/cm3 以上）でないと触媒として結晶化の助長効果を有効に利用することができない。また、添加量が 5×1019atoms/cm3 を超えるとアモルファスシリコン膜の融点が下がりすぎ、 900℃程度の温度でも溶融してしまう恐れがあり好ましくない。従って、添加量の上限は安全を見て 1×1018atoms/cm3 程度としておくことが望ましい。
【０１０６】
こうして膜中にゲルマニウムが添加されたアモルファスシリコン膜は 450〜650 ℃の加熱処理により容易に結晶化する。本実施例で得られたポリシリコン膜８０３はシリコン原子とゲルマニウム原子が置換された結合を多く含み、いわゆるシリコンゲルマニウム（SiX Ge1-X で表される）になると思われる。
【０１０７】
シリコンゲルマニウムはシリコン膜よりも狭いバンドギャップを有するため、キャリア（電子または正孔）の移動度が向上することが知られている。従って、本実施例の工程で得られたポリシリコン膜（シリコンゲルマニウム）に対して本願発明の特徴である下地／シリコン界面の固着工程（結晶化温度以上の温度における熱処理）を行えば、さらにの動作特性の高いＴＦＴを実現しうる。
【０１０８】
そして、実施例２に従ってＴＦＴを作製して図６に示す様なＡＭＬＣＤを作製すれば、高品質な表示ディスプレイを実現することができる。
【０１０９】
なお、本実施例の構成は実施例１〜実施例４のいずれの構成とも自由に組み合わせることが可能である。
【０１１０】
〔実施例７〕
本実施例では基板上にアモルファスシリコン膜を形成する際に成膜の段階で膜中に対してゲルマニウムを添加する手段を採用する。
【０１１１】
成膜は減圧熱ＣＶＤ法又はプラズマＣＶＤ法で行い、成膜ガスとしてはシラン（SiH4）又はジシラン（Si2H6 ）に対して所定量のゲルマン（GeH4）を混合したガスを用いる。また、ジシランに対してフッ化ゲルマニウム（GeF4) を混合したガスを用いることもできる。
【０１１２】
この様な手段ではゲルマニウムの添加量をゲルマンガスの流量で調節することが可能であり、アモルファスシリコン膜中に均一に分布させることができる。また、ゲルマニウムを添加するために特別な工程を必要とせず、工程簡略化にも効果的である。
【０１１３】
本実施例では、アモルファスシリコン膜中に 1×1014〜 5×1019atoms/cm3 （好ましくは 1×1016〜 1×1018atoms/cm3 ）の濃度でゲルマニウムが添加される様にゲルマンガスの流量を調節する。なお、このゲルマニウム濃度の上限及び下限に関しては実施例６で説明したので省略する。
【０１１４】
こうして膜中にゲルマニウムが添加されたアモルファスシリコン膜は、 500〜600 ℃の加熱処理により容易に結晶化する。また、実施例６と同様に結晶化によって得られたポリシリコン膜はシリコンゲルマニウムになると思われる。
【０１１５】
従って、本実施例の作製工程によって形成されたポリシリコン膜は非常に高いキャリア移動度を実現し、実施例２の工程でＡＭＬＣＤを作製すれば高品質な映像表示を可能とする優れた表示ディスプレイが得られる。
【０１１６】
なお、本実施例の構成は実施例１〜実施例４のいずれの構成とも自由に組み合わせることが可能である。
【０１１７】
〔実施例８〕
実施例１では、固着工程をハロゲンを含む雰囲気で行うことでゲルマニウムをゲッタリングさせて除去しうる点を示したが、ゲルマニウムのゲッタリングに１５族から選ばれた元素（代表的にはリン）を利用することもできる。
【０１１８】
本実施例の説明を図９を用いて行う。図９（Ａ）において、９０１はシリコン基板、９０２はシリコンを熱酸化して形成した熱酸化膜、９０３は実施例１の工程に従って形成したポリシリコン膜である。
【０１１９】
このポリシリコン膜９０３上には選択的に開口部９０４、９０５を設けたマスク絶縁膜９０６が設けられる。開口部９０４、９０５は少なくとも20μｍ以上の幅を有する溝状に形成される。また、マスク絶縁膜９０６は酸化シリコン膜等の絶縁膜で形成しても良いし、レジストマスクであっても良い。
【０１２０】
こうして図９（Ａ）の状態が得られたら、基板全面に対してリンを添加する。この時、加速電圧は30keV 、ＲＦ電力は５Ｗ、ドーズ量は 1×1014atoms/cm2 とすれば良い。
【０１２１】
この工程によりリンが高濃度に添加された領域９０７、９０８が形成される。この領域９０７、９０８が後にゲルマニウムのゲッタリングサイトとして機能することになる。（図９（Ｂ））
【０１２２】
次に、 500〜650 ℃（代表的には 550〜600 ℃）の温度で４〜12時間の加熱処理を行う。この工程では、ポリシリコン膜９０３中に存在しているインタースティシャルなゲルマニウム（格子侵入型のゲルマニウム）をリンが高濃度に添加された領域９０７、９０８に矢印が示す様にゲッタリングされ、ポリシリコン膜中の余分なゲルマニウムが低減すると考えられる。（図９（Ｃ））
【０１２３】
即ち、この工程を終えたポリシリコン膜９０９はインタースティシャルなゲルマニウムが低減され、格子歪みの少ないポリシリコン膜となっている。このポリシリコン膜９０９に対して実施例１で説明した様な固着工程を施すことで、さらに高い結晶性を有するポリシリコン膜が得られる。
【０１２４】
そして、その様なポリシリコン膜を実施例２に示した様に利用して基板上に複数のＴＦＴを形成し、それでもって図６に示す様なＡＭＬＣＤを作製すれば良い。ただし、本実施例では基板としてシリコン基板を利用しているので、画素電極として反射率の高い材料を用いて反射型ＬＣＤを作製する必要がある。
【０１２５】
なお、本実施例のポリシリコン膜９０３を形成するにあたって、実施例４〜７に示したいずれの構成を利用することもできる。
【０１２６】
〔実施例９〕
実施例１ではアモルファスシリコン膜の表面全体に対してゲルマニウム膜を成膜する、若しくはゲルマニウムを添加する例を示したが、膜表面の一部に対して選択的にゲルマニウムを成膜または添加する構成とすることもできる。
【０１２７】
本実施例の説明を図１０を用いて行う。まず、結晶化ガラス（セラミックスガラスともいう）１１を酸化シリコン膜１２で包んだ基板を用意する。この酸化シリコン膜１２は結晶化ガラス１１から流出する汚染物質を防ぐ効果を有する。
【０１２８】
なお、酸化シリコン膜１２は減圧熱ＣＶＤ法で形成しても良いし、アモルファスシリコン膜を減圧熱ＣＶＤ法で形成して、それを完全に熱酸化して形成しても良い。
【０１２９】
その酸化シリコン膜１２の上に減圧熱ＣＶＤ法により膜厚75nmのアモルファスシリコン膜１３を形成する。そして、アモルファスシリコン膜１３の上に酸化シリコン膜からなるマスク絶縁膜１４を形成する。マスク絶縁膜１４には少なくとも10μｍ以上の幅を有するスリット状に開口部１５、１６が設けられている。（図１０（Ａ））
【０１３０】
次に、マスク絶縁膜１４の上からゲルマニウム膜１５を成膜する。ゲルマニウム膜１５の膜厚は 1〜50nm（代表的には 1〜10nm）とし、スパッタ法により形成する。（図１０（Ｂ））
【０１３１】
勿論、ゲルマニウム膜の成膜方法としてＣＶＤ法（実施例１参照）、蒸着法、スピンコート法（実施例５参照）を用いることも可能である。本実施例の場合、開口部１５、１６で露出したアモルファスシリコン膜のみがゲルマニウム膜１５と接する構成となる。即ち、アモルファスシリコン膜１３に対して選択的にゲルマニウムを接触させた状態を得ることができる。
【０１３２】
なお、実施例６に示した様にイオンインプランテーション法等の技術を用いてアモルファスシリコン膜中にゲルマニウムを添加する手段をとっても良い。その場合、開口部１５、１６で露出したアモルファスシリコン膜のみに選択的にゲルマニウムが添加される。
【０１３３】
次に、ゲルマニウム膜１５を成膜したら、結晶化のための加熱処理を行う。結晶化条件は基本的には実施例１に示した条件で良いが、本実施例の場合にはファーネスアニールによって 550〜600 ℃の温度で４〜24時間の結晶化を行う。
【０１３４】
本実施例の場合、アモルファスシリコン膜１３に対して選択的にゲルマニウム膜を接触させているため、その部分を核として結晶化が進行する。即ち、開口部１５、１６で初めに結晶化が始まり、そこからマスク絶縁膜１４の下部に位置するアモルファスシリコン膜に向かって矢印で示す様な方向に結晶成長が進行すると考えられる。（図１０（Ｃ））
【０１３５】
この様な結晶化は結晶成長が時間に比例して進行していくため、所望の成長距離に到達するまでの時間（結晶化工程に要する時間）を実験的に決定しておく必要がある。また、結晶の成長距離は同じ時間でも温度が高いほど長くなる傾向にあるが、600 ℃を超えると自然核発生が多発してしまうので、その温度を超えないことが好ましい。
【０１３６】
こうして横方向に成長して得られたポリシリコン膜１６は成長方向がほぼ揃った針状または柱状結晶の集合体となる。即ち、結晶粒界がある性定の方向に揃っているため、結晶の成長方向とキャリアが移動する方向とを一致させてＴＦＴを形成すればモビリティを向上させることができる。
【０１３７】
そして、この様な作製工程によってポリシリコン膜１６を得たら、ポリシリコン膜１６上の酸化シリコン膜１４、ゲルマニウム膜１５を除去した後、実施例１に示した条件で下地／シリコン界面の固着工程を行う。
【０１３８】
以上の工程で得られたポリシリコン膜を利用して実施例２の作製工程を行えば、図６に示した様な構成のＡＭＬＣＤを作製することができる。また、本実施例においても実施例３の構成でゲイト絶縁膜を形成することは有効である。
【０１３９】
また、本実施例と実施例８に示した構成とを組み合わせる場合、ゲルマニウム膜とアモルファスシリコン膜とを選択的に接触させるためのマスク絶縁膜を、そのままリンを添加するためのマスクとして活用することが可能である。そうすることで製造工程のスループットを大幅に向上させることができる。
【０１４０】
〔実施例１０〕
アモルファスシリコン膜上にゲルマニウム膜を成膜するにあたって、実施例１ではプラズマＣＶＤ法を用い、実施例４ではスパッタ法または蒸着法を用いる例を示した。本願発明では、これらの成膜を行う成膜装置としてマルチチャンバー（クラスターツール）構造の成膜装置を用いることもできる。
【０１４１】
マルチチャンバー構造の成膜装置とは、共通室に接続された各反応室において異なる薄膜を形成することのできる成膜装置である。共通室には搬送系（ロボットアーム）が設けられ、ロードロック室と各反応室または反応室同士の間での基板の受渡しを行う。
【０１４２】
また、各反応室は共通室とはゲイト弁によって密閉遮断され、機密性が保たれている。これは共通室を介しての汚染を防ぐためである。
【０１４３】
本実施例では、まず、第１の反応室においてプラズマＣＶＤ法によりアモルファスシリコン膜を成膜し、そのまま大気開放することなく、第２の反応室においてゲルマニウム膜を成膜する。この様に連続成膜を行うことでアモルファスシリコン膜とゲルマニウム膜との界面における汚染を防ぐことができる。また、マルチチャンバーの利点としてスループットが向上する。
【０１４４】
なお、本実施例の様なマルチチャンバー構造の成膜装置はプラズマＣＶＤ法で成膜する場合にも、スパッタ法で成膜する場合にも対応できる。また、アモルファスシリコン膜をプラズマＣＶＤ法で成膜し、連続的にゲルマニウム膜をスパッタ法で成膜する様な構成とすることもできる。
【０１４５】
〔実施例１１〕
実施例１〜１０ではトップゲイト型ＴＦＴ（プレーナ型ＴＦＴ）を例にとって説明してきたが、本願発明の構成はボトムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に適用することもできる。本実施例では、本願発明の構成を逆スタガ型ＴＦＴに対して適用した場合の例を図１１に示す。
【０１４６】
図１１において、２１は石英ガラス、２２は下地として成膜した酸化シリコン膜、２３はタンタル（Ta) と窒化タンタル（TaN)とを積層して形成されたゲイト電極である。
【０１４７】
本実施例の場合、シリコン膜の結晶化温度以上の温度における熱処理工程がゲイト電極２３の形成後に行われるので、ゲイト電極２３としては熱処理に耐えうるだけの耐熱性を有する材料を用いる。その様な材料としては、タンタル以外にもクロム、タングステン、モリブデン、導電性を呈するポリシリコンがある。
【０１４８】
次に、ゲイト電極２３の上にはプラズマＣＶＤ法又は減圧熱ＣＶＤ法によりゲイト絶縁膜２４が形成される。本実施例ではゲイト絶縁膜として酸化窒化シリコン膜を用いる。
【０１４９】
ゲイト絶縁膜２４の上にはソース領域２５、ドレイン領域２６、低濃度不純物領域（ＬＤＤ領域）２７、チャネル形成領域２８で構成される活性層が形成されている。本実施例の場合、ソース／ドレイン領域はイオンインプランテーション法またはプラズマドーピング法により形成している。勿論、気相法や固相法を用いた拡散による添加を行ってもよい。
【０１５０】
また、２９で示されるのはチャネル保護膜であるが、これは酸化シリコン膜、窒化シリコン膜といった絶縁膜で構成される。本実施例の場合、チャネル保護膜２９はチャネル形成領域２８を保護するだけでなく、ソース／ドレイン領域と低濃度不純物領域とを形成するためのドーピングマスクとしても活用する。
【０１５１】
具体的には、最初、低濃度不純物領域及びチャネル形成領域となる部分の上にチャネル保護膜を形成し、そのチャネル保護膜をマスクとして不純物を添加することによりソース／ドレイン領域を形成する。その後、チャネル保護膜をチャネル形成領域となる部分の上のみ残して除去し、次の不純物添加によって低濃度不純物領域を形成する。
【０１５２】
そして、活性層への不純物添加が終了したら、ファーネスアニール、レーザーアニール、ランプアニールのいずれかの手段を用いるか、それらを併用して熱アニール工程を行い、不純物の活性化を行う。その際、不純物添加工程の後もそのまま残されたチャネル保護膜２９は、ソース／ドレイン領域または低濃度不純物領域からチャネル形成領域へと不純物が拡散するのを防ぐ効果を持つ。
【０１５３】
次に、層間絶縁膜３０として、２μｍ厚のアクリル膜が形成される。勿論、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）等の他の有機性樹脂膜であっても良い。この場合、チャネル保護膜２９はアクリル膜でなる層間絶縁膜３０とチャネル形成領域２８とが直接接触するのを防ぎ、有機汚染によるＴＦＴ特性の変化を阻止することができる。
【０１５４】
そして、層間絶縁膜３０に対してコンタクトホールを形成してアルミニウムを主成分とする材料からなるソース電極３１とドレイン電極３２とを形成し、最後に水素化を行って図１１に示す様な逆スタガ型ＴＦＴが完成する。
【０１５５】
なお、本実施例では単体の逆スタガ型ＴＦＴの作製工程しか説明していないが、本実施例の逆スタガ型ＴＦＴで実施例２に示した様なＡＭＬＣＤを作製することは容易である。
【０１５６】
〔実施例１２〕
実施例２では本願発明の半導体薄膜を利用して液晶表示装置を作製した場合を説明しているが、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミクス）表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を液晶表示装置、ＥＬ表示装置またはＥＣ表示装置に一体形成することもできる。
【０１５７】
なお、上述の表示装置やイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。
【０１５８】
〔実施例１３〕
本願発明は実施例２、１２に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路（または半導体回路）を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。
【０１５９】
さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたＶＬＳＩ回路を構成することも可能である。この様に、本願発明の半導体薄膜で形成されたＴＦＴを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。
【０１６０】
〔実施例１４〕
上記実施例２、１２に示された液晶表示装置には、様々な液晶材料を用いることが可能である。液晶材料としては、例えばＴＮ液晶、ＰＤＬＣ、強誘電性液晶、反強誘電性液晶、強誘電性液晶と反強誘電性液晶の混合物が挙げられる。また、１９９８，ＳＩＤ，“Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ａｎｄ Ｄｒｉｖｉｎｇ Ｓｃｈｅｍｅ ｏｆ Ｐｏｌｙｍｅｒ−Ｓｔａｂｉｌｉｚｅｄ Ｍｏｎｏｓｔａｂｌｅ ＦＬＣＤ Ｅｘｈｉｂｉｔｉｎｇ Ｆａｓｔ ＲｅｓｐｏｎｓｅＴｉｍｅ ａｎｄ Ｈｉｇｈ Ｃｏｎｔｒａｓｔ Ｒａｔｉｏ ｗｉｔｈ Ｇｒａｙ−Ｓｃａｌｅ Ｃａｐａｂｉｌｉｔｙ”ｂｙ Ｈ．Ｆｕｒｕｅ ｅｔ ａｌ．や、１９９７，ＳＩＤ ＤＩＧＥＳＴ，８４１，“Ａ Ｆｕｌｌ−Ｃｏｌｏｒ Ｔｈｒｅｓｈｏｌｄｌｅｓｓ Ａｎｔｉｆｅｒｒｏｅｌｅｃｔｒｉｃ ＬＣＤ Ｅｘｈｉｂｉｔｉｎｇ Ｗｉｄｅ Ｖｉｅｗｉｎｇ Ａｎｇｌｅ ｗｉｔｈＦａｓｔ Ｒｅｓｐｏｎｓｅ Ｔｉｍｅ”ｂｙ Ｔ．Ｙｏｓｈｉｄａ ｅｔ ａｌ．、または米国特許第５５９４５６９号に開示された液晶材料を用いることが可能である。
【０１６１】
特に、無しきい値反強誘電性液晶材料や、強誘電性液晶材料と反強誘電性液晶材料との混合液晶材料である無しきい値反強誘電性混合液晶の中には、その駆動電圧が±２．５Ｖ程度のものも見出されている。このような低電圧駆動の無しきい値反強誘電性混合液晶を用いた場合には、ドライバ等の周辺駆動回路の電源電圧を５〜８Ｖ程度に抑えることが可能となり、ＬＤＤの幅が０ｎｍ〜５００ｎｍまたは０〜２００ｎｍのように小さなＴＦＴを用いる場合において有効である。
【０１６２】
ここで、無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示すグラフを図１２に示す。なお、液晶表示装置の入射側の偏光板の偏光軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の偏光軸は、入射側の偏光板の偏光軸に対してほぼ直角（クロスニコル）に設定されている。このように、無しきい値反強誘電性混合液晶を用いると、図１２のような印加電圧−透過率特性を示す階調表示を行うことが可能であることがわかる。
【０１６３】
また、一般に無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いることが好ましい。また、液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィールドピリオド）を長くし、保持容量が小さくてもそれを補うこともできる。
【０１６４】
なお、無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力化が実現される。
【０１６５】
〔実施例１５〕
本実施例では、実施例２、１２〜１４に示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図１３に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。
【０１６６】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。
【０１６７】
図１３（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。
【０１６８】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。
【０１６９】
図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。
【０１７０】
図１３（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１７１】
図１３（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１７２】
図１３（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１７３】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用することが可能である。
【０１７４】
【発明の効果】
本願発明を利用することで、酸化シリコンの異常成長の如き問題を生じないプロセスで高い結晶性を有する半導体薄膜を得ることができる。そして、その様な半導体薄膜をＴＦＴの活性層として利用することで、高品質な電気光学装置や半導体回路、さらにはそれらを搭載した電子機器の実現が可能となる。
【図面の簡単な説明】
【図１】 ポリシリコン膜の作製工程を示す図。
【図２】 ＴＦＴの作製工程を示す図。
【図３】 ＴＦＴの作製工程を示す図。
【図４】 酸化シリコンの異常成長を示すＳＥＭ写真。
【図５】 下地／シリコン界面の固着工程を説明するための図。
【図６】 アクティブマトリクス型液晶表示装置の構成を示す図。
【図７】 ポリシリコン膜の作製工程を示す図。
【図８】 ポリシリコン膜の作製工程を示す図。
【図９】 ポリシリコン膜の作製工程を示す図。
【図１０】 ポリシリコン膜の作製工程を示す図。
【図１１】 逆スタガＴＦＴの構成を示す図。
【図１２】 無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図。
【図１３】 電子機器の一例を示す図。
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基板上に形成された半導体薄膜の作製方法に関する。また、その様な半導体薄膜を用いた薄膜トランジスタ（ＴＦＴ）で構成された回路を有する半導体装置の作製方法に関する。
【０００２】
なお、本明細書中では半導体特性を利用して機能しうる装置全てを半導体装置と呼ぶ。従って、上記特許請求の範囲に記載された半導体装置は、ＴＦＴ等の単体素子だけでなく、ＴＦＴで構成した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百nm程度）を用いてＴＦＴを構成する技術が注目されている。ＴＦＴは特に画像表示装置（例えば液晶表示装置）のスイッチング素子としての開発が急がれている。
【０００４】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（演算回路、メモリ回路、クロックジェネレータなど）等のあらゆる半導体回路にＴＦＴを応用する試みがなされている。
【０００５】
最近では、非晶質珪素膜（アモルファスシリコン膜）よりも動作速度の速いＴＦＴが作製できるという利点を生かして結晶性珪素膜（ポリシリコン膜）を利用したＴＦＴの量産が開始されている。
【０００６】
本出願人は以前からポリシリコン膜の研究を進め、より単結晶に近い膜質を有するポリシリコン膜の開発を急いできた。その様なポリシリコン膜の形成方法として本出願人は特開平9-312260号公報に記載された技術を開示している。
【０００７】
上記公報ではアモルファスシリコン膜の結晶化に際して結晶化を助長する触媒元素としてニッケルを利用し、結晶化後に 700℃を超える温度での加熱処理を施してポリシリコン膜の結晶性を改善する方法が開示されている。
【０００８】
しかしながら結晶化の触媒としてニッケルを用いたポリシリコン膜を直接酸化性雰囲気に触れさせて熱処理すると、局所的に酸化シリコン（ SiOx ）の異常成長が発生する場合がある。
【０００９】
この酸化シリコンの異常成長は丁度みみず腫れの様にポリシリコン膜の表面に現れる。この様な酸化シリコンが存在すると、ＴＦＴ作製工程中に酸化シリコンだけが除去されてシリコンが切断されるといった問題につながる。
【００１０】
そのため、上記公報に記載された技術で形成されたポリシリコン膜は、直接ポリシリコン膜の表面が酸化性雰囲気に触れた状態で加熱処理を加えることは避けるべきであった。例えば、ポリシリコン膜の表面に熱酸化膜を形成する場合には、表面を絶縁膜で隠しておくなどの工夫が必要であり、それがプロセスを煩雑にする原因ともなっていた。
【００１１】
【発明が解決しようとする課題】
本願発明は上記問題点を鑑みてなされたものであり、酸化シリコンの異常成長を発生させない様に結晶性の高い半導体薄膜を作製する方法を提供することを課題とする。そして、その様な半導体薄膜を用いたＴＦＴで回路構成された半導体装置の作製方法を提供する。
【００１２】
【課題を解決するための手段】
本願発明の基礎となる構成は、１４族から選ばれた元素（特に好ましくはゲルマニウム）を触媒元素として利用して非晶質半導体薄膜（代表的にはアモルファスシリコン膜）を結晶化させ、そうして形成された多結晶半導体薄膜（代表的にはポリシリコン膜）に対して結晶化時の熱処理温度（以下、結晶化温度と呼ぶ）以上の温度で熱処理を施す工程を含む点に特徴がある。
【００１３】
ゲルマニウムを触媒元素としてアモルファスシリコン膜を結晶化させる技術は知られているが、本願発明はその技術を用いて得られたポリシリコン膜に対して結晶化温度以上の熱処理を施すことで、結晶粒内の欠陥が低減されて非常に高い結晶性を有するポリシリコン膜が得られることを見出したものである。
【００１４】
また、特開平9-312260号公報に記載された技術では条件によって酸化シリコンの異常成長を招く恐れがあったが、本願発明の構成ではその様な心配をする必要が全くない。その結果、結晶化温度以上で熱処理を行う際にポリシリコン膜の表面を酸化シリコン膜で隠すといった煩雑な工程が必要とならない。
【００１５】
ただし、ゲルマニウムはシリコンに較べて融点の低い元素であるので注意が必要である。シリコン膜中に 1×1020atoms/cm3 を超える濃度でゲルマニウムが存在すると、 900℃程度の温度の熱処理でもシリコン膜の溶融が始まってしまう恐れがある。従って、アモルファスシリコン膜中に添加されうるゲルマニウム濃度を鑑みて、結晶化温度を決定することが望ましい。
【００１６】
【発明の実施の形態】
本願発明の実施形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００１７】
【実施例】
〔実施例１〕
本実施例では本願発明を利用してポリシリコン膜を形成する工程について図１を用いて説明する。まず、基板１０１を用意する。本願発明では後に700 ℃を超える加熱処理を施すため、石英基板、結晶化ガラス、セラミックス基板、シリコン基板などの如き耐熱性の高い材料を用いる必要がある。基板上には必要に応じて下地膜を形成すると良い。
【００１８】
本実施例では基板１０１として石英基板を用い、その上に直接アモルファスシリコン膜１０２を形成する。アモルファスシリコン膜の成膜は減圧熱ＣＶＤ法又はプラズマＣＶＤ法で行い、成膜ガスとしてはシラン（SiH4）又はジシラン（Si2H6 ）を用いる。また、この時アモルファスシリコン膜の膜厚は30〜250 nm（代表的には 100〜150 nm）としておく。（図１（Ａ））
【００１９】
なお、成膜中に混入する炭素、酸素及び窒素は後の結晶化を阻害する恐れがあるので徹底的に低減することが好ましい。具体的には炭素及び窒素の濃度はいずれも 5×1018atoms/cm3 未満（代表的には 5×1017atoms/cm3 以下）とし、酸素の濃度は 1.5×1019atoms/cm3 未満（代表的には 1×1018atoms/cm3 以下）とするこのが望ましい。
【００２０】
本出願人の経験では炭素、酸素及び窒素が上述の濃度範囲を超えるとＴＦＴ特性が急激に悪化する。おそらくシリコンの結晶化が阻害され、十分な結晶性を有するポリシリコン膜が得られないためと考えられる。従って、上述の濃度範囲に収めておくことが重要となる。また、上述の不純物はＴＦＴ作製過程で意図的に添加されない限りは上述の濃度範囲を超えることはない。
【００２１】
次に、アモルファスシリコン膜１０２の結晶化工程を行う。本実施例ではアモルファスシリコン膜の結晶化に際して、結晶化を助長する触媒元素としてゲルマニウムを用いる。
【００２２】
本実施例の場合、まず成膜したアモルファスシリコン膜１０２上にプラズマＣＶＤ法によりゲルマニウム膜１０３を形成する。成膜ガスとしては、ゲルマン（GeH4）ガスを水素又はヘリウムで５〜１０倍に希釈したものを用いる。そして、 100〜300 ℃の成膜温度で、20〜50mW/cm2で放電して 1〜50nm（代表的には 10 〜20nm）の膜厚のゲルマニウム膜を成膜することができる。
【００２３】
また、ゲルマニウム膜１０３の成膜方法は減圧熱ＣＶＤ法で行うことも可能である。ゲルマンは非常に分解しやすいガスであるので、450 ℃程度の低温で容易に分解してゲルマニウム膜を形成することができる。
【００２４】
こうして図１（Ａ）の状態が得られる。次に、 450〜650 ℃（好ましくは 500〜550 ℃）の加熱処理を行い、アモルファスシリコン膜を結晶化させる。 600℃を上限としたのは、これを超えると自然核発生が増加してしまい、ゲルマニウムを核とした結晶と混在して結晶性が乱れるからである。（図１（Ｂ））
【００２５】
なお、この結晶化工程はファーネスアニール、ランプアニール、レーザーアニールのいずれの手段を用いても良い。本実施例では形成された膜の均質性を重視してファーネスアニールを用いる。
【００２６】
こうして得られたポリシリコン膜１０４は 500℃程度の低温で形成されたにも拘わらず、優れた結晶性を有している。本願発明の目的は、こうして形成されたポリシリコン膜１０４の結晶性をさらに改善することにある。
【００２７】
次に、ポリシリコン膜１０４上に残存するゲルマニウム膜を硫酸過水溶液（H2SO4 ：H2O2＝１：１）で除去した後、ポリシリコン膜１０４に対して少なくとも前述の結晶化温度よりも高い温度（代表的には 800〜1050℃）での熱処理工程を行う。（図１（Ｃ））
【００２８】
この熱処理工程によって高い結晶性を有するポリシリコン膜１０５が形成される。また、ポリシリコン膜１０５上には熱処理工程によって熱酸化膜１０６が形成される。この熱酸化膜１０６はＴＦＴ作製時にそのままゲイト絶縁膜として利用することも可能である。
【００２９】
なお、ゲルマニウム膜を残したまま熱処理を行うこともできるが、その場合は高い濃度で膜中にゲルマニウムが存在した状態となる。いずれにしてもこの熱処理工程を終えたポリシリコン膜１０５中には拡散によって 1×1014〜 5×1019atoms/cm3 （代表的には 1×1015〜 1×1016atoms/cm3 ）の濃度でゲルマニウムが存在する。特に、ポリシリコン膜１０５の界面付近（熱酸化膜１０６との界面付近）においてはゲルマニウムが高濃度（代表的には 1×1017〜 1×1018atoms/cm3 ）に存在する。
【００３０】
そのため、本実施例で得られたポリシリコン膜１０５はシリコン原子とゲルマニウム原子が置換された結合を多く含み、SiX Ge1-X （0<X<1 ）で表されるシリコンゲルマニウム半導体に近い半導体薄膜になると考えられる。
【００３１】
この時、本実施例の作製工程では従来例で述べた様な酸化シリコンの異常成長が全く起こらないという利点がある。即ち、本実施例のプロセスで形成されたポリシリコン膜１０５は、酸化性雰囲気中に触れた状態で熱酸化されたにも拘らず、酸化シリコンの異常成長が発生しないのである。
【００３２】
本出願人によれば、結晶化の触媒としてニッケルを用いた場合に発生する酸化シリコンの異常成長は、ポリシリコン膜中に存在するニッケルシリサイドが集中的に酸化されることに起因する。従って、本願発明ではニッケルを用いずにシリコンとの整合性の高いゲルマニウムを触媒として用いているため、その様な局所的な異常酸化が起こらないと考えられる。
【００３３】
ここで図４（Ａ）に示すのは酸化シリコンの異常成長が生じた場合のＳＥＭ写真である。矢印で示す位置に酸化シリコンが異常発生し、活性層であるシリコン膜を殆ど分断していることが確認できる。一方、図４（Ｂ）に示すＳＥＭ写真は本実施例のプロセスで同一構造のＴＦＴを作製した場合の例であり、活性層には全く酸化シリコンの異常成長が確認されない。
【００３４】
そして、図１（Ｃ）に示した熱処理工程によってポリシリコン膜１０４の粒内欠陥をほぼ完全に除去することができる。結晶化を終えた状態、即ち図１（Ｂ）に示した状態のポリシリコン膜１０４は、結晶粒内に多くの欠陥（積層欠陥や転位欠陥など）を含んでいる。ところが、図１（Ｃ）の工程後に得られたポリシリコン膜１０５は、結晶粒内に殆ど欠陥を含まない。
【００３５】
本出願人は、上記の効果について次の様なモデルを考えている。ポリシリコン膜と下地となる石英（酸化珪素）とでは、熱膨張係数に１０倍近くの差がある。従って、アモルファスシリコン膜からポリシリコン膜に変成した時点では、ポリシリコン膜が冷却される時に非常に大きな応力を発生する。
【００３６】
この事について、図５を用いて説明する。図５（Ａ）は結晶化工程後のポリシリコン膜にかかる熱履歴を示している。まず、温度（ｔ1 ）で結晶化されたポリシリコン膜は冷却期間（ａ）を経て室温まで冷やされる。
【００３７】
ここで図５（Ｂ）に示すのは冷却期間（ａ）にある時のポリシリコン膜であり、５００は石英基板、５０１はポリシリコン膜である。この時、ポリシリコン膜５０１と石英基板５００との界面５０２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【００３８】
即ち、熱膨張係数の差によって引っ張られたポリシリコン膜５０１は石英基板５００上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥５０３を容易に生じてしまうと考えられる。
【００３９】
こうして得られたポリシリコン膜が図１（Ｂ）のポリシリコン膜１０４に相当する。その後、図５（Ａ）に示す様に温度（ｔ2 ）で熱処理工程が行われ、結晶粒内の欠陥（粒内欠陥）が殆ど消滅する。これは熱処理によって格子間に存在する格子侵入型シリコン原子が移動して欠陥を補償するためと考えられる。
【００４０】
この様な格子侵入型シリコン原子は熱酸化工程において大量に発生するため、上述の結晶化温度を超える温度での熱処理は、酸化性雰囲気中で行うとより効果的に欠陥を除去することが可能である。
【００４１】
こうして熱処理によって粒内欠陥が除去された後、再び冷却期間（ｂ）を経て室温まで冷やされる。ここで結晶化工程の後の冷却期間（ａ）と異なる点は、石英基板５００とアニール後のポリシリコン膜５０４との界面５０５が非常に密着性の高い状態となっている点である。（図５（Ｃ））
【００４２】
この様に密着性が高いと石英基板５００に対してポリシリコン膜５０４が完全に固着されるので、ポリシリコン膜の冷却段階においてポリシリコン膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生することを防ぐことができる。
【００４３】
この様に、結晶化が終了した後で結晶化温度を超える温度での熱処理を行うことにより、ポリシリコン膜と下地との界面を固着させ、粒内欠陥の除去と同時にその再発生を防ぐことができる。本出願人は、この熱処理工程をシリコン界面の固着工程と呼んでいる。
【００４４】
なお、図５（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げて固着工程を行うこともできる。その様なプロセスを経ても同様の結晶性を有するポリシリコン膜を得ることが可能である。
【００４５】
こうして得られたポリシリコン膜１０５は、単に結晶化を行っただけのポリシリコン膜１０４に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。
【００４６】
以上の様に、本願発明の最も重要な構成は、▲１▼触媒としてゲルマニウムを用いてアモルファスシリコン膜の結晶化を行う、▲２▼得られたポリシリコン膜に対して結晶化温度以上の温度による熱処理を行う、という２点である。
【００４７】
▲１▼の工程を採用することで、後工程の▲２▼の工程においてポリシリコン膜の異常酸化が防止される。そのため、ポリシリコン膜の熱処理に際して工程を煩雑にすることがない。また、▲２▼の工程によってポリシリコン膜中の粒内欠陥が除去され、非常に結晶性の高いポリシリコン膜を得ることができる。
【００４８】
なお、結晶化温度以上の温度とは、代表的には 800〜1050℃( 好ましくは 850〜900 ℃）の温度であり、その様な高い温度で熱処理を行う点に特徴がある。この工程では熱酸化機構が粒内欠陥の低減に大きく寄与すると思われるので、熱酸化が起こりやすい条件であることが望ましい。
【００４９】
従って、スループットを考えると熱処理の下限温度は 800℃が好ましく、上限は基板（本実施例では石英）の耐熱性を考慮して 1050 ℃が好ましい。ただし、ゲルマニウムの融点が 930〜940 ℃であるので、より好ましくは 900℃を上限とすると良い。
【００５０】
また、熱処理雰囲気は酸化性雰囲気であることが好ましいが、不活性雰囲気であっても構わない。酸化性雰囲気とする場合、ドライ酸素（O2）雰囲気、ウェット酸素（O2＋H2）雰囲気、ハロゲン元素を含む雰囲気（O2＋HCl 等）のいずれかとすれば良い。
【００５１】
特に、ハロゲンを含む雰囲気で熱処理を行うと、ハロゲン元素のゲッタリング効果によりポリシリコンの格子間に存在する余分なゲルマニウムが揮発性のGeCl4 の形で除去される。そのため、格子歪みの少ないポリシリコン膜を得るためには有効な手段である。
【００５２】
さらに、酸化性雰囲気で 800〜1050℃の熱処理を行うと熱酸化膜が形成されることでポリシリコン膜自体が薄膜化される。ポリシリコン膜の薄膜化はＴＦＴのオフ電流（オフ状態で流れるドレイン電流）の低減及びモビリティの向上に効果があるが、薄過ぎるとソース／ドレインのコンタクト不良を招くなどの問題も誘発するので注意が必要である。
【００５３】
本願発明を実施するときは熱酸化工程による膜減りを考慮して成膜時のアモルファスシリコン膜の膜厚を決定し、最終的にＴＦＴの活性層として利用するときの膜厚は 5〜50nm（好ましくは15〜45nm）となる様に設計すると良い。膜厚が５nm以下となると正常なソース／ドレインコンタクトの形成が困難となり、50nmを超えると薄膜化による効果が薄れてしまう。
【００５４】
以上の様な構成の作製方法で得られた本実施例のポリシリコン膜は非常に高い結晶性を有し、薄膜トランジスタの活性層として最適な半導体薄膜である。また、その結晶構造は非常に特徴的である。
【００５５】
本実施例で作製したポリシリコン膜の結晶粒界を高分解能ＴＥＭ（透過型電子顕微鏡）で観察すると、結晶粒界を形成する二つの結晶粒の間で格子縞が直線的に連続しているという特徴がある。即ち、結晶粒界を横切っても結晶格子に連続性が保たれていることを示している。
【００５６】
本出願人が上記高分解能ＴＥＭで撮ったＴＥＭ写真を詳細に観察した結果、結晶粒界において９０％以上（代表的には９５％以上）の結晶格子に上記連続性があることが確認された。即ち、本願発明のポリシリコン膜は結晶粒界のどの部分を観察しても９割以上の格子縞が結晶粒界に関係なく連続的につらなっているという構造的特徴を有しているのである。
【００５７】
この事は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示唆している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。
【００５８】
この様な結晶粒界の連続性は、一般的なポリシリコン膜（一般的に低温ポリシリコンや高温ポリシリコンと呼ばれている膜）には見られない、非常に特異な構造であると言える。
【００５９】
〔実施例２〕
本実施例では実施例１に示したポリシリコン膜を用いてＴＦＴを作製する工程について図２、図３を用いて説明する。なお、本実施例では基板上にＣＭＯＳ回路で構成した駆動回路とＮチャネル型ＴＦＴ（ＮＴＦＴ）で作製した画素マトリクス回路とを一体形成したアクティブマトリクス型液晶表示装置（ＡＭＬＣＤ）を例にとる。
【００６０】
まず、実施例１の工程に従って石英基板２０１上にポリシリコン膜を形成したら、パターニングを行い、ＴＦＴの活性層２０２〜２０４を形成する。活性層の膜厚は成膜時のアモルファスシリコン膜の膜厚とその後の熱酸化量によって調節することができる。本実施例ではこの時点で40nmとする。（図２（Ａ））
【００６１】
次に、プラズマＣＶＤ法（又は減圧熱ＣＶＤ法）により酸化シリコン膜から構成されるゲイト絶縁膜２０５を 120nmの膜厚に形成する。なお、他にも酸化窒化シリコン膜（SiO x N y で示される）又は窒化シリコン膜を用いることができる。さらに、これらを自由に組み合わせて積層構造としても良い。
【００６２】
次に、ゲイト絶縁膜２０５の上にＮ型導電性を呈するポリシリコン膜からなるゲイト電極２０６〜２０８を形成する。ゲイト電極２０６〜２０８の膜厚は 200〜300 nmの範囲で選択すれば良い。（図２（Ｂ））
【００６３】
なお、他にもゲイト電極の材料として、Ｐ型導電性を呈するポリシリコン膜や金属膜（例えばタングステン膜、タンタル膜、モリブデン膜、チタン膜等）または上記金属膜の成分を組み合わせた合金膜でもよい。または、前記金属膜をシリサイド化したシリサイド膜、窒化した金属膜（窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）でもよい。また、これらを自由に組み合わせて積層してもよい。また、前記金属膜を用いる場合には、金属膜の酸化を防止するために珪素膜との積層構造、あるいは珪素を主成分とする絶縁膜で金属膜を覆った構造とすることが望ましい。
【００６４】
ゲイト電極２０６〜２０８を形成したら、ゲイト電極２０６〜２０８をマスクとしてドライエッチング法によりゲイト絶縁膜２０５をエッチングする。本実施例では酸化珪素膜をエッチングするためにＣＨＦ3 ガスを用いる。
【００６５】
この工程によりゲイト電極（及びゲイト配線）の直下のみにゲイト絶縁膜が残存する状態となる。勿論、ゲイト電極の下に残った部分が実際にゲイト絶縁膜として機能する部分である。
【００６６】
次に、ＰＴＦＴとなる領域をレジストマスク２０９で隠し、Ｎ型を付与する不純物（本実施例ではリン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時形成される低濃度不純物領域２１０、２１１の一部は後にＬＤＤ（Lightly Doped Drain ）領域となるので、 1×1017〜 5×1018atoms/cm3 の濃度でリンを添加しておく。（図２（Ｃ））
【００６７】
次に、レジストマスク２０９を除去した後、ＮＴＦＴとなる領域をレジストマスク２１２で隠し、Ｐ型を付与する不純物（本実施例ではボロン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時も、リンの場合と同様に低濃度不純物領域３１４を形成する。（図２（Ｄ））
【００６８】
こうして図２（Ｄ）の状態が得られたら、レジストマスク２１２を除去した後、エッチバック法を用いてサイドウォール２１４〜２１６を形成する。本実施例ではサイドウォール２１４〜２１６を窒化珪素膜を用いて構成する。
【００６９】
こうしてサイドウォール２１４〜２１６を形成したら、再びＰＴＦＴとなる領域をレジストマスク２１７で隠し、リンを添加する。この時は先程の添加工程よりもドーズ量を高くする。
【００７０】
このリンの添加工程によりＣＭＯＳ回路を構成するＮＴＦＴのソース領域２１８、ドレイン領域２１９、低濃度不純物領域（ＬＤＤ領域）２２０、チャネル形成領域２２１が画定する。また、画素マトリクス回路を構成するＮＴＦＴのソース領域２２２、ドレイン領域２２３、低濃度不純物領域（ＬＤＤ領域）２２４、チャネル形成領域２２５が画定する。（図３（Ａ））
【００７１】
次に、レジストマスク２１４を除去した後、レジストマスク２２６でＮＴＦＴとなる領域を隠し、ボロンを先程よりも高いドーズ量で添加する。このボロンの添加工程によりＣＭＯＳ回路を構成するＰＴＦＴのソース領域２２７、ドレイン領域２２８、低濃度不純物領域（ＬＤＤ領域）２２９、チャネル形成領域２３０が画定する。（図３（Ｂ））
【００７２】
以上の様にして、活性層への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。また、この時、不純物の添加時に活性層が受けた損傷も回復される。
【００７３】
なお、チャネル形成領域２２１、２２５、２３０は全く不純物元素が添加されず、真性または実質的に真性な領域である。ここで実質的に真性であるとは、Ｎ型又はＰ型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が 1×1014〜 1×1017atoms/cm3 の範囲に収まっていることを指す。
【００７４】
次に、25nm厚の窒化シリコン膜と 900nm厚の酸化シリコン膜との積層膜からなる第１の層間絶縁膜２３１を形成する。そして、Ti/Al/Ti（膜厚は順に100/500/100 nm）からなる積層膜で構成されるソース電極２３２〜２３４、ドレイン電極２３５、２３６を形成する。
【００７５】
次に、50nm厚の窒化シリコン膜２３７、20nm厚の酸化シリコン膜（図示せず）、１μｍ厚の有機樹脂膜２３８の積層構造からなる第２の層間絶縁膜を形成する。なお、有機樹脂膜としてはポリイミド膜、アクリル膜、ポリアミド膜、ＢＣＢ（ベンゾシクロブテン）膜等を用いることができる。また、この場合の20nm厚の酸化シリコン膜は有機樹脂膜２３８をドライエッチングする際のエッチングストッパーとして機能する。
【００７６】
第２の層間絶縁膜を形成したら、後に補助容量を形成する領域において有機樹脂膜２３８をエッチングして開口部を設ける。この時、開口部の底部には窒化シリコン膜２３７のみ残すか、窒化シリコン膜２３７と酸化シリコン膜（図示せず）を残すかのいずれかの状態とする。
【００７７】
そして、300 nm厚のチタン膜を成膜し、パターニングによりブラックマスク２３９を形成する。このブラックマスク２３９は画素マトリクス回路上において、ＴＦＴや配線部など遮光を要する部分に配置される。
【００７８】
この時、前述の開口部では画素マトリクス回路のドレイン電極２３６とブラックマスク２３９とが窒化シリコン膜２３７（又は窒化シリコン膜と酸化シリコン膜との積層膜）を挟んで近接した状態となる。
【００７９】
本実施例ではブラックマスク２３９を固定電位に保持して、ドレイン電極２３６を下部電極、ブラックマスク２３９を上部電極とする補助容量２４０を構成する。この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。
【００８０】
こうしてブラックマスク２３９及び補助容量２４０を形成したら、再び１μｍ厚の有機樹脂膜を形成して第３の層間絶縁膜２４１とする。そして、コンタクトホールを形成して透明導電膜（代表的にはＩＴＯ）で構成される画素電極２４２を 120nmの厚さに形成する。
【００８１】
最後に、水素雰囲気中で 350℃２時間程度の加熱処理を行い、素子全体の水素化を行う。こうして図３（Ｃ）に示す様なアクティブマトリクス基板が完成する。後は、公知のセル組み工程によって対向基板との間に液晶層を挟持すれば図６に示す様なＡＭＬＣＤが完成する。
【００８２】
図６において、６０１は基板、６０２は画素マトリクス回路、６０３はソース駆動回路、６０４はゲイト駆動回路、６０５はロジック回路、６０６は対向基板、６０７はＦＰＣ（フレキシブルプリントサーキット）である。ロジック回路６０５は映像表示に必要な信号を処理する回路であり、クロック発生回路やγ補正回路などが含まれる。
【００８３】
また、本実施例のＡＭＬＣＤは高い動作性能を有するＴＦＴで回路構成するのでデジタル駆動にもアナログ駆動にも対応しうる。具体的には、本実施例のＴＦＴのモビリティ（電界効果移動度）はＮチャネル型で 200〜300cm2/Vs 、Ｐチャネル型で 150〜250cm2/Vs を実現する。また、サブスレッショルド係数（Ｓ値）もＮチャネル型、Ｐチャネル型ともに60〜100mV/decadeと小さい。
【００８４】
なお、アクティブマトリクス基板の構造は本実施例に限定されず、あらゆる構造とすることができる。例えば、本実施例では画素電極として透明導電膜を用いているが、これをアルミニウム合金膜など反射性の高い材料に変えれば容易に反射型のアクティブマトリクス型液晶表示装置を実現することができる。
【００８５】
〔実施例３〕
本実施例では、実施例２においてゲイト絶縁膜の形成方法として異なる手段を採用した場合の例について説明する。
【００８６】
実施例２ではプラズマＣＶＤ法や減圧熱ＣＶＤ法で成膜した絶縁膜をそのままゲイト絶縁膜として利用しているが、絶縁膜を形成した後に熱酸化工程を施すとさらにＴＦＴの電気特性を向上させることができる。
【００８７】
具体的には、実施例２においてゲイト絶縁膜２０５を形成したら、その状態で 800〜1050℃（代表的には 900〜950 ℃）の温度範囲で熱酸化工程を行う。処理雰囲気は実施例１で説明した熱酸化工程と同じ条件とすれば良い。この時、活性層とゲイト絶縁膜との界面で熱酸化反応が進行する。
【００８８】
この構成はエッジシニング現象（活性層端部で熱酸化膜が極端に薄くなる現象）によるゲイト絶縁膜の絶縁破壊を抑える上で効果的である。また、活性層とゲイト絶縁膜との界面準位が低減されるので、ＴＦＴの電気特性（特にサブスレッショルド係数）が大幅に向上する。
【００８９】
勿論、図４を用いて説明した様に、熱酸化工程後のポリシリコン膜を室温まで冷却しても粒内欠陥が発生する様なことはない。
【００９０】
〔実施例４〕
実施例１では、アモルファスシリコン膜上にプラズマＣＶＤ法または減圧熱ＣＶＤ法によりゲルマニウム膜を成膜する例を示したが、それ以外にスパッタ法や蒸着法を用いてゲルマニウム膜を成膜しても良い。
【００９１】
スパッタ法や蒸着法を用いることには取扱いの危険なゲルマンガスを利用する必要がないというプロセス上の利点がある。また、室温でゲルマニウム膜を成膜できるのでスループットが高い。
【００９２】
本実施例を実施例２に示したＴＦＴ作製工程に利用すれば、製造プロセスを改善する上で非常に有効である。また、本実施例の構成は実施例３と組み合わせることが可能である。
【００９３】
〔実施例５〕
本実施例では、アモルファスシリコン膜上にゲルマニウム膜を成膜するのに際して溶液塗布によるスピンコート法を利用する例を図５に示す。
【００９４】
まず、石英基板５０１上にアモルファスシリコン膜５０２を形成する。形成条件は実施例１に従えば良い。
【００９５】
次に、アモルファスシリコン膜５０２上にゲルマニウムを含む溶液を塗布する。その様な溶液としては酸化ゲルマニウム（ GeOX 、代表的には GeO2 ）、塩化ゲルマニウム（ GeCl4）、臭化ゲルマニウム（ GeBr4）、硫化ゲルマニウム（ GeS2 ）、酢酸ゲルマニウム（Ge(CH3CO2)）の水溶液が挙げられる。
【００９６】
また、場合によっては溶媒としてエタノール、イソプロピルアルコール等のアルコール系溶媒を用いても良い。
【００９７】
本実施例では、10〜100ppmの酸化ゲルマニウム水溶液を作製してアモルファスシリコン膜５０２上に塗布し、スピン乾燥することでアモルファスシリコン膜５０２上にゲルマニウムを含む層５０３を形成する。
【００９８】
なお、アモルファスシリコン膜５０２は疎水性を示すため、スピンコートの前に薄い酸化シリコン膜を形成して濡れ性を高めておくことが好ましい。
【００９９】
こうして図５（Ａ）の状態が得られたら、実施例１に示した条件に従って結晶化のための加熱処理を行い、ポリシリコン膜５０４を得る。このポリシリコン膜５０４の表面には高濃度にゲルマニウムが存在するので、フッ酸等のエッチャントで洗浄しておくと良い。
【０１００】
以上の様にしてポリシリコン膜５０４が得られたら、後は実施例１の工程に従って結晶化温度以上の温度で熱処理を行えば良い。そして、実施例２に示した工程に従えば図６に示す様なＡＭＬＣＤを作製することができる。
【０１０１】
なお、本実施例の構成は実施例１〜実施例４のいずれの構成とも自由に組み合わせることが可能である。
【０１０２】
〔実施例６〕
本実施例では、アモルファスシリコン膜に対してゲルマニウムを添加するに際して実施例１と異なる手段を用いる例を図８に示す。具体的にはゲルマニウムの添加にイオンプランテーション法、プラズマドーピング法またはレーザードーピング法を利用する例を示す。
【０１０３】
まず、石英基板８０１上にアモルファスシリコン膜８０２を形成する。形成条件は実施例１に従えば良い。その後、イオンプランテーション法、プラズマドーピング法、レーザードーピング法のいずれかの手段によりゲルマニウムを添加する。
【０１０４】
本実施例では励起ガスとしてゲルマン（GeH4）を用い、加速電圧30keV 、ＲＦ電力５Ｗ、ドーズ量１×1014atoms/cm2 でプラズマドーピング法を用いてゲルマニウムを添加する。勿論、この条件に限定する必要はなく、アモルファスシリコン膜８０２中へは 1×1014〜 5×1019atoms/cm3 （代表的には 1×1016〜 1×1018atoms/cm3 ）の濃度でゲルマニウムが添加される様に調節すれば良い。
【０１０５】
なお、アモルファスシリコン膜中に添加するゲルマニウムは 1×1014atoms/cm3 以上（好ましくは 1×1016atoms/cm3 以上）でないと触媒として結晶化の助長効果を有効に利用することができない。また、添加量が 5×1019atoms/cm3 を超えるとアモルファスシリコン膜の融点が下がりすぎ、 900℃程度の温度でも溶融してしまう恐れがあり好ましくない。従って、添加量の上限は安全を見て 1×1018atoms/cm3 程度としておくことが望ましい。
【０１０６】
こうして膜中にゲルマニウムが添加されたアモルファスシリコン膜は 450〜650 ℃の加熱処理により容易に結晶化する。本実施例で得られたポリシリコン膜８０３はシリコン原子とゲルマニウム原子が置換された結合を多く含み、いわゆるシリコンゲルマニウム（SiX Ge1-X で表される）になると思われる。
【０１０７】
シリコンゲルマニウムはシリコン膜よりも狭いバンドギャップを有するため、キャリア（電子または正孔）の移動度が向上することが知られている。従って、本実施例の工程で得られたポリシリコン膜（シリコンゲルマニウム）に対して本願発明の特徴である下地／シリコン界面の固着工程（結晶化温度以上の温度における熱処理）を行えば、さらにの動作特性の高いＴＦＴを実現しうる。
【０１０８】
そして、実施例２に従ってＴＦＴを作製して図６に示す様なＡＭＬＣＤを作製すれば、高品質な表示ディスプレイを実現することができる。
【０１０９】
なお、本実施例の構成は実施例１〜実施例４のいずれの構成とも自由に組み合わせることが可能である。
【０１１０】
〔実施例７〕
本実施例では基板上にアモルファスシリコン膜を形成する際に成膜の段階で膜中に対してゲルマニウムを添加する手段を採用する。
【０１１１】
成膜は減圧熱ＣＶＤ法又はプラズマＣＶＤ法で行い、成膜ガスとしてはシラン（SiH4）又はジシラン（Si2H6 ）に対して所定量のゲルマン（GeH4）を混合したガスを用いる。また、ジシランに対してフッ化ゲルマニウム（GeF4) を混合したガスを用いることもできる。
【０１１２】
この様な手段ではゲルマニウムの添加量をゲルマンガスの流量で調節することが可能であり、アモルファスシリコン膜中に均一に分布させることができる。また、ゲルマニウムを添加するために特別な工程を必要とせず、工程簡略化にも効果的である。
【０１１３】
本実施例では、アモルファスシリコン膜中に 1×1014〜 5×1019atoms/cm3 （好ましくは 1×1016〜 1×1018atoms/cm3 ）の濃度でゲルマニウムが添加される様にゲルマンガスの流量を調節する。なお、このゲルマニウム濃度の上限及び下限に関しては実施例６で説明したので省略する。
【０１１４】
こうして膜中にゲルマニウムが添加されたアモルファスシリコン膜は、 500〜600 ℃の加熱処理により容易に結晶化する。また、実施例６と同様に結晶化によって得られたポリシリコン膜はシリコンゲルマニウムになると思われる。
【０１１５】
従って、本実施例の作製工程によって形成されたポリシリコン膜は非常に高いキャリア移動度を実現し、実施例２の工程でＡＭＬＣＤを作製すれば高品質な映像表示を可能とする優れた表示ディスプレイが得られる。
【０１１６】
なお、本実施例の構成は実施例１〜実施例４のいずれの構成とも自由に組み合わせることが可能である。
【０１１７】
〔実施例８〕
実施例１では、固着工程をハロゲンを含む雰囲気で行うことでゲルマニウムをゲッタリングさせて除去しうる点を示したが、ゲルマニウムのゲッタリングに１５族から選ばれた元素（代表的にはリン）を利用することもできる。
【０１１８】
本実施例の説明を図９を用いて行う。図９（Ａ）において、９０１はシリコン基板、９０２はシリコンを熱酸化して形成した熱酸化膜、９０３は実施例１の工程に従って形成したポリシリコン膜である。
【０１１９】
このポリシリコン膜９０３上には選択的に開口部９０４、９０５を設けたマスク絶縁膜９０６が設けられる。開口部９０４、９０５は少なくとも20μｍ以上の幅を有する溝状に形成される。また、マスク絶縁膜９０６は酸化シリコン膜等の絶縁膜で形成しても良いし、レジストマスクであっても良い。
【０１２０】
こうして図９（Ａ）の状態が得られたら、基板全面に対してリンを添加する。この時、加速電圧は30keV 、ＲＦ電力は５Ｗ、ドーズ量は 1×1014atoms/cm2 とすれば良い。
【０１２１】
この工程によりリンが高濃度に添加された領域９０７、９０８が形成される。この領域９０７、９０８が後にゲルマニウムのゲッタリングサイトとして機能することになる。（図９（Ｂ））
【０１２２】
次に、 500〜650 ℃（代表的には 550〜600 ℃）の温度で４〜12時間の加熱処理を行う。この工程では、ポリシリコン膜９０３中に存在しているインタースティシャルなゲルマニウム（格子侵入型のゲルマニウム）をリンが高濃度に添加された領域９０７、９０８に矢印が示す様にゲッタリングされ、ポリシリコン膜中の余分なゲルマニウムが低減すると考えられる。（図９（Ｃ））
【０１２３】
即ち、この工程を終えたポリシリコン膜９０９はインタースティシャルなゲルマニウムが低減され、格子歪みの少ないポリシリコン膜となっている。このポリシリコン膜９０９に対して実施例１で説明した様な固着工程を施すことで、さらに高い結晶性を有するポリシリコン膜が得られる。
【０１２４】
そして、その様なポリシリコン膜を実施例２に示した様に利用して基板上に複数のＴＦＴを形成し、それでもって図６に示す様なＡＭＬＣＤを作製すれば良い。ただし、本実施例では基板としてシリコン基板を利用しているので、画素電極として反射率の高い材料を用いて反射型ＬＣＤを作製する必要がある。
【０１２５】
なお、本実施例のポリシリコン膜９０３を形成するにあたって、実施例４〜７に示したいずれの構成を利用することもできる。
【０１２６】
〔実施例９〕
実施例１ではアモルファスシリコン膜の表面全体に対してゲルマニウム膜を成膜する、若しくはゲルマニウムを添加する例を示したが、膜表面の一部に対して選択的にゲルマニウムを成膜または添加する構成とすることもできる。
【０１２７】
本実施例の説明を図１０を用いて行う。まず、結晶化ガラス（セラミックスガラスともいう）１１を酸化シリコン膜１２で包んだ基板を用意する。この酸化シリコン膜１２は結晶化ガラス１１から流出する汚染物質を防ぐ効果を有する。
【０１２８】
なお、酸化シリコン膜１２は減圧熱ＣＶＤ法で形成しても良いし、アモルファスシリコン膜を減圧熱ＣＶＤ法で形成して、それを完全に熱酸化して形成しても良い。
【０１２９】
その酸化シリコン膜１２の上に減圧熱ＣＶＤ法により膜厚75nmのアモルファスシリコン膜１３を形成する。そして、アモルファスシリコン膜１３の上に酸化シリコン膜からなるマスク絶縁膜１４を形成する。マスク絶縁膜１４には少なくとも10μｍ以上の幅を有するスリット状に開口部１５、１６が設けられている。（図１０（Ａ））
【０１３０】
次に、マスク絶縁膜１４の上からゲルマニウム膜１５を成膜する。ゲルマニウム膜１５の膜厚は 1〜50nm（代表的には 1〜10nm）とし、スパッタ法により形成する。（図１０（Ｂ））
【０１３１】
勿論、ゲルマニウム膜の成膜方法としてＣＶＤ法（実施例１参照）、蒸着法、スピンコート法（実施例５参照）を用いることも可能である。本実施例の場合、開口部１５、１６で露出したアモルファスシリコン膜のみがゲルマニウム膜１５と接する構成となる。即ち、アモルファスシリコン膜１３に対して選択的にゲルマニウムを接触させた状態を得ることができる。
【０１３２】
なお、実施例６に示した様にイオンインプランテーション法等の技術を用いてアモルファスシリコン膜中にゲルマニウムを添加する手段をとっても良い。その場合、開口部１５、１６で露出したアモルファスシリコン膜のみに選択的にゲルマニウムが添加される。
【０１３３】
次に、ゲルマニウム膜１５を成膜したら、結晶化のための加熱処理を行う。結晶化条件は基本的には実施例１に示した条件で良いが、本実施例の場合にはファーネスアニールによって 550〜600 ℃の温度で４〜24時間の結晶化を行う。
【０１３４】
本実施例の場合、アモルファスシリコン膜１３に対して選択的にゲルマニウム膜を接触させているため、その部分を核として結晶化が進行する。即ち、開口部１５、１６で初めに結晶化が始まり、そこからマスク絶縁膜１４の下部に位置するアモルファスシリコン膜に向かって矢印で示す様な方向に結晶成長が進行すると考えられる。（図１０（Ｃ））
【０１３５】
この様な結晶化は結晶成長が時間に比例して進行していくため、所望の成長距離に到達するまでの時間（結晶化工程に要する時間）を実験的に決定しておく必要がある。また、結晶の成長距離は同じ時間でも温度が高いほど長くなる傾向にあるが、600 ℃を超えると自然核発生が多発してしまうので、その温度を超えないことが好ましい。
【０１３６】
こうして横方向に成長して得られたポリシリコン膜１６は成長方向がほぼ揃った針状または柱状結晶の集合体となる。即ち、結晶粒界がある性定の方向に揃っているため、結晶の成長方向とキャリアが移動する方向とを一致させてＴＦＴを形成すればモビリティを向上させることができる。
【０１３７】
そして、この様な作製工程によってポリシリコン膜１６を得たら、ポリシリコン膜１６上の酸化シリコン膜１４、ゲルマニウム膜１５を除去した後、実施例１に示した条件で下地／シリコン界面の固着工程を行う。
【０１３８】
以上の工程で得られたポリシリコン膜を利用して実施例２の作製工程を行えば、図６に示した様な構成のＡＭＬＣＤを作製することができる。また、本実施例においても実施例３の構成でゲイト絶縁膜を形成することは有効である。
【０１３９】
また、本実施例と実施例８に示した構成とを組み合わせる場合、ゲルマニウム膜とアモルファスシリコン膜とを選択的に接触させるためのマスク絶縁膜を、そのままリンを添加するためのマスクとして活用することが可能である。そうすることで製造工程のスループットを大幅に向上させることができる。
【０１４０】
〔実施例１０〕
アモルファスシリコン膜上にゲルマニウム膜を成膜するにあたって、実施例１ではプラズマＣＶＤ法を用い、実施例４ではスパッタ法または蒸着法を用いる例を示した。本願発明では、これらの成膜を行う成膜装置としてマルチチャンバー（クラスターツール）構造の成膜装置を用いることもできる。
【０１４１】
マルチチャンバー構造の成膜装置とは、共通室に接続された各反応室において異なる薄膜を形成することのできる成膜装置である。共通室には搬送系（ロボットアーム）が設けられ、ロードロック室と各反応室または反応室同士の間での基板の受渡しを行う。
【０１４２】
また、各反応室は共通室とはゲイト弁によって密閉遮断され、機密性が保たれている。これは共通室を介しての汚染を防ぐためである。
【０１４３】
本実施例では、まず、第１の反応室においてプラズマＣＶＤ法によりアモルファスシリコン膜を成膜し、そのまま大気開放することなく、第２の反応室においてゲルマニウム膜を成膜する。この様に連続成膜を行うことでアモルファスシリコン膜とゲルマニウム膜との界面における汚染を防ぐことができる。また、マルチチャンバーの利点としてスループットが向上する。
【０１４４】
なお、本実施例の様なマルチチャンバー構造の成膜装置はプラズマＣＶＤ法で成膜する場合にも、スパッタ法で成膜する場合にも対応できる。また、アモルファスシリコン膜をプラズマＣＶＤ法で成膜し、連続的にゲルマニウム膜をスパッタ法で成膜する様な構成とすることもできる。
【０１４５】
〔実施例１１〕
実施例１〜１０ではトップゲイト型ＴＦＴ（プレーナ型ＴＦＴ）を例にとって説明してきたが、本願発明の構成はボトムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に適用することもできる。本実施例では、本願発明の構成を逆スタガ型ＴＦＴに対して適用した場合の例を図１１に示す。
【０１４６】
図１１において、２１は石英ガラス、２２は下地として成膜した酸化シリコン膜、２３はタンタル（Ta) と窒化タンタル（TaN)とを積層して形成されたゲイト電極である。
【０１４７】
本実施例の場合、シリコン膜の結晶化温度以上の温度における熱処理工程がゲイト電極２３の形成後に行われるので、ゲイト電極２３としては熱処理に耐えうるだけの耐熱性を有する材料を用いる。その様な材料としては、タンタル以外にもクロム、タングステン、モリブデン、導電性を呈するポリシリコンがある。
【０１４８】
次に、ゲイト電極２３の上にはプラズマＣＶＤ法又は減圧熱ＣＶＤ法によりゲイト絶縁膜２４が形成される。本実施例ではゲイト絶縁膜として酸化窒化シリコン膜を用いる。
【０１４９】
ゲイト絶縁膜２４の上にはソース領域２５、ドレイン領域２６、低濃度不純物領域（ＬＤＤ領域）２７、チャネル形成領域２８で構成される活性層が形成されている。本実施例の場合、ソース／ドレイン領域はイオンインプランテーション法またはプラズマドーピング法により形成している。勿論、気相法や固相法を用いた拡散による添加を行ってもよい。
【０１５０】
また、２９で示されるのはチャネル保護膜であるが、これは酸化シリコン膜、窒化シリコン膜といった絶縁膜で構成される。本実施例の場合、チャネル保護膜２９はチャネル形成領域２８を保護するだけでなく、ソース／ドレイン領域と低濃度不純物領域とを形成するためのドーピングマスクとしても活用する。
【０１５１】
具体的には、最初、低濃度不純物領域及びチャネル形成領域となる部分の上にチャネル保護膜を形成し、そのチャネル保護膜をマスクとして不純物を添加することによりソース／ドレイン領域を形成する。その後、チャネル保護膜をチャネル形成領域となる部分の上のみ残して除去し、次の不純物添加によって低濃度不純物領域を形成する。
【０１５２】
そして、活性層への不純物添加が終了したら、ファーネスアニール、レーザーアニール、ランプアニールのいずれかの手段を用いるか、それらを併用して熱アニール工程を行い、不純物の活性化を行う。その際、不純物添加工程の後もそのまま残されたチャネル保護膜２９は、ソース／ドレイン領域または低濃度不純物領域からチャネル形成領域へと不純物が拡散するのを防ぐ効果を持つ。
【０１５３】
次に、層間絶縁膜３０として、２μｍ厚のアクリル膜が形成される。勿論、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）等の他の有機性樹脂膜であっても良い。この場合、チャネル保護膜２９はアクリル膜でなる層間絶縁膜３０とチャネル形成領域２８とが直接接触するのを防ぎ、有機汚染によるＴＦＴ特性の変化を阻止することができる。
【０１５４】
そして、層間絶縁膜３０に対してコンタクトホールを形成してアルミニウムを主成分とする材料からなるソース電極３１とドレイン電極３２とを形成し、最後に水素化を行って図１１に示す様な逆スタガ型ＴＦＴが完成する。
【０１５５】
なお、本実施例では単体の逆スタガ型ＴＦＴの作製工程しか説明していないが、本実施例の逆スタガ型ＴＦＴで実施例２に示した様なＡＭＬＣＤを作製することは容易である。
【０１５６】
〔実施例１２〕
実施例２では本願発明の半導体薄膜を利用して液晶表示装置を作製した場合を説明しているが、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミクス）表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を液晶表示装置、ＥＬ表示装置またはＥＣ表示装置に一体形成することもできる。
【０１５７】
なお、上述の表示装置やイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。
【０１５８】
〔実施例１３〕
本願発明は実施例２、１２に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路（または半導体回路）を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。
【０１５９】
さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたＶＬＳＩ回路を構成することも可能である。この様に、本願発明の半導体薄膜で形成されたＴＦＴを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。
【０１６０】
〔実施例１４〕
上記実施例２、１２に示された液晶表示装置には、様々な液晶材料を用いることが可能である。液晶材料としては、例えばＴＮ液晶、ＰＤＬＣ、強誘電性液晶、反強誘電性液晶、強誘電性液晶と反強誘電性液晶の混合物が挙げられる。また、１９９８，ＳＩＤ，“Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ａｎｄ Ｄｒｉｖｉｎｇ Ｓｃｈｅｍｅ ｏｆ Ｐｏｌｙｍｅｒ−Ｓｔａｂｉｌｉｚｅｄ Ｍｏｎｏｓｔａｂｌｅ ＦＬＣＤ Ｅｘｈｉｂｉｔｉｎｇ Ｆａｓｔ ＲｅｓｐｏｎｓｅＴｉｍｅ ａｎｄ Ｈｉｇｈ Ｃｏｎｔｒａｓｔ Ｒａｔｉｏ ｗｉｔｈ Ｇｒａｙ−Ｓｃａｌｅ Ｃａｐａｂｉｌｉｔｙ”ｂｙ Ｈ．Ｆｕｒｕｅ ｅｔ ａｌ．や、１９９７，ＳＩＤ ＤＩＧＥＳＴ，８４１，“Ａ Ｆｕｌｌ−Ｃｏｌｏｒ Ｔｈｒｅｓｈｏｌｄｌｅｓｓ Ａｎｔｉｆｅｒｒｏｅｌｅｃｔｒｉｃ ＬＣＤ Ｅｘｈｉｂｉｔｉｎｇ Ｗｉｄｅ Ｖｉｅｗｉｎｇ Ａｎｇｌｅ ｗｉｔｈＦａｓｔ Ｒｅｓｐｏｎｓｅ Ｔｉｍｅ”ｂｙ Ｔ．Ｙｏｓｈｉｄａ ｅｔ ａｌ．、または米国特許第５５９４５６９号に開示された液晶材料を用いることが可能である。
【０１６１】
特に、無しきい値反強誘電性液晶材料や、強誘電性液晶材料と反強誘電性液晶材料との混合液晶材料である無しきい値反強誘電性混合液晶の中には、その駆動電圧が±２．５Ｖ程度のものも見出されている。このような低電圧駆動の無しきい値反強誘電性混合液晶を用いた場合には、ドライバ等の周辺駆動回路の電源電圧を５〜８Ｖ程度に抑えることが可能となり、ＬＤＤの幅が０ｎｍ〜５００ｎｍまたは０〜２００ｎｍのように小さなＴＦＴを用いる場合において有効である。
【０１６２】
ここで、無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示すグラフを図１２に示す。なお、液晶表示装置の入射側の偏光板の偏光軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の偏光軸は、入射側の偏光板の偏光軸に対してほぼ直角（クロスニコル）に設定されている。このように、無しきい値反強誘電性混合液晶を用いると、図１２のような印加電圧−透過率特性を示す階調表示を行うことが可能であることがわかる。
【０１６３】
また、一般に無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いることが好ましい。また、液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィールドピリオド）を長くし、保持容量が小さくてもそれを補うこともできる。
【０１６４】
なお、無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力化が実現される。
【０１６５】
〔実施例１５〕
本実施例では、実施例２、１２〜１４に示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図１３に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。
【０１６６】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。
【０１６７】
図１３（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。
【０１６８】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。
【０１６９】
図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。
【０１７０】
図１３（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１７１】
図１３（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１７２】
図１３（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１７３】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用することが可能である。
【０１７４】
【発明の効果】
本願発明を利用することで、酸化シリコンの異常成長の如き問題を生じないプロセスで高い結晶性を有する半導体薄膜を得ることができる。そして、その様な半導体薄膜をＴＦＴの活性層として利用することで、高品質な電気光学装置や半導体回路、さらにはそれらを搭載した電子機器の実現が可能となる。
【図面の簡単な説明】
【図１】 ポリシリコン膜の作製工程を示す図。
【図２】 ＴＦＴの作製工程を示す図。
【図３】 ＴＦＴの作製工程を示す図。
【図４】 酸化シリコンの異常成長を示すＳＥＭ写真。
【図５】 下地／シリコン界面の固着工程を説明するための図。
【図６】 アクティブマトリクス型液晶表示装置の構成を示す図。
【図７】 ポリシリコン膜の作製工程を示す図。
【図８】 ポリシリコン膜の作製工程を示す図。
【図９】 ポリシリコン膜の作製工程を示す図。
【図１０】 ポリシリコン膜の作製工程を示す図。
【図１１】 逆スタガＴＦＴの構成を示す図。
【図１２】 無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図。
【図１３】 電子機器の一例を示す図。
Claims (5)
- 基板上にアモルファスシリコン膜を形成し、
前記アモルファスシリコン膜上に開口部を有する絶縁膜を形成し、
前記開口部で露出した前記アモルファスシリコン膜に対してゲルマニウムを添加し、
第１の加熱処理により前記アモルファスシリコン膜を結晶化させ、ポリシリコン膜に変成させ、
前記開口部で露出した前記ポリシリコン膜にリンを添加し、
前記ポリシリコン膜に対して第３の加熱処理を行い、
前記第３の加熱処理後に前記絶縁膜を除去し、
結晶化温度を超える温度で加熱処理を行い前記ポリシリコン膜と前記基板との界面を固着させ、
前記固着工程後に前記ポリシリコン膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜の形成後に前記ポリシリコン膜と前記ゲイト絶縁膜に対して熱酸化工程である第２の加熱処理を行い、
前記第２の加熱処理は前記第１の加熱処理よりも高い温度で行われることを特徴とする半導体装置の作製方法。 - 基板上にアモルファスシリコン膜を形成し、
前記アモルファスシリコン膜上に開口部を有する絶縁膜を形成し、
前記開口部で露出した前記アモルファスシリコン膜上にゲルマニウム膜を形成し、
第１の加熱処理により前記アモルファスシリコン膜を結晶化させ、ポリシリコン膜に変成させ、
前記開口部で露出した前記ポリシリコン膜にリンを添加し、
前記ポリシリコン膜に対して第３の加熱処理を行い、
前記第３の加熱処理後に前記絶縁膜を除去し、
結晶化温度を超える温度で加熱処理を行い前記ポリシリコン膜と前記基板との界面を固着させ、
前記固着工程後に前記ポリシリコン膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜の形成後に前記ポリシリコン膜と前記ゲイト絶縁膜に対して熱酸化工程である第２の加熱処理を行い、
前記第２の加熱処理は前記第１の加熱処理よりも高い温度で行われることを特徴とする半導体装置の作製方法。 - 請求項１または２において、前記第３の加熱処理は５００〜６５０℃で行われることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項３のいずれか一において、前記第１の加熱処理は４５０〜６００℃で行われ、前記第２の加熱処理は８００〜１０５０℃で行われることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項４のいずれか一において、前記第２の加熱処理はハロゲン元素を含む雰囲気中において行われることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03749099A JP4489201B2 (ja) | 1998-02-18 | 1999-02-16 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285198 | 1998-02-18 | ||
| JP10-52851 | 1998-02-18 | ||
| JP03749099A JP4489201B2 (ja) | 1998-02-18 | 1999-02-16 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307783A JPH11307783A (ja) | 1999-11-05 |
| JP4489201B2 true JP4489201B2 (ja) | 2010-06-23 |
Family
ID=26376618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03749099A Expired - Fee Related JP4489201B2 (ja) | 1998-02-18 | 1999-02-16 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4489201B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812493B2 (en) | 2000-04-04 | 2004-11-02 | Matsushita Electric Industrial Co., Ltd. | Thin-film semiconductor element and method of producing same |
| TWI263336B (en) | 2000-06-12 | 2006-10-01 | Semiconductor Energy Lab | Thin film transistors and semiconductor device |
| JP2002083974A (ja) | 2000-06-19 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6828587B2 (en) | 2000-06-19 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6703265B2 (en) | 2000-08-02 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349734A (ja) * | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPH09148245A (ja) * | 1995-11-17 | 1997-06-06 | Sharp Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-02-16 JP JP03749099A patent/JP4489201B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349734A (ja) * | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPH09148245A (ja) * | 1995-11-17 | 1997-06-06 | Sharp Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307783A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9910334B2 (en) | Semiconductor device and fabrication method thereof | |
| US7473968B2 (en) | Semiconductor device including a thin film transistor and a storage capacitor | |
| KR100306831B1 (ko) | 반도체물질,이를이용한반도체장치및이의제조방법 | |
| US9035314B2 (en) | Method for manufacturing an electrooptical device | |
| US7678624B2 (en) | Semiconductor device and method for manufacturing same | |
| JPH11191628A (ja) | 半導体装置の作製方法 | |
| KR19990014087A (ko) | 반도체 박막 및 반도체 장치 | |
| US6693300B2 (en) | Semiconductor thin film and semiconductor device | |
| US6444390B1 (en) | Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film | |
| JP4489201B2 (ja) | 半導体装置の作製方法 | |
| JP4223092B2 (ja) | 半導体装置の作製方法 | |
| JP4115582B2 (ja) | 半導体装置の作製方法 | |
| JP2000114173A (ja) | 半導体装置の作製方法 | |
| JP4115585B2 (ja) | 半導体装置の作製方法 | |
| JP2000114172A (ja) | 半導体装置の作製方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4493751B2 (ja) | 半導体装置の作製方法 | |
| JP2000221504A (ja) | 液晶表示装置 | |
| JP2001035788A (ja) | 結晶性半導体薄膜及びその作製方法並びに半導体装置及びその作製方法 | |
| JPH10214975A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091123 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100331 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |