JP2000114172A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP2000114172A JP2000114172A JP10255494A JP25549498A JP2000114172A JP 2000114172 A JP2000114172 A JP 2000114172A JP 10255494 A JP10255494 A JP 10255494A JP 25549498 A JP25549498 A JP 25549498A JP 2000114172 A JP2000114172 A JP 2000114172A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- crystal
- film containing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Tで回路を組むことによって高性能な半導体装置を実現
する。 【解決手段】 ゲルマニウムを含む半導体膜に対して熱
アニールを行い結晶を含む半導体膜を形成する工程と、
結晶を含む半導体膜に対して酸化処理を行う工程と、酸
化処理を行った半導体膜に対してレーザーアニール処理
を行う工程と、レーザーアニール後の半導体膜に対して
ファーネスアニール処理を行う工程とを有する。レーザ
ーアニール処理は250〜5000mJ/cm2のエネルギー
密度で行われる。
Description
た薄膜トランジスタ(以下、TFTと呼ぶ)を回路とし
て含む半導体装置及びその作製方法に関する技術であ
る。なお、本明細書において、半導体装置とは半導体を
用いて機能させる装置全般を指すものである。
文言には、TFTの如き単体の半導体素子のみならず、
TFTを有する電気光学装置、半導体回路及びそれらを
搭載した電子機器をも含むものとする。
装置の様な電気光学装置に用いられるTFTの開発が活
発に進められている。アクティブマトリクス型液晶表示
装置は、同一基板上に画素マトリクス回路とドライバー
回路とを設けたモノリシック型表示装置である。
来のICと同等の機能を持つ半導体回路を形成する試み
もなされている。例えばγ補正回路、メモリ回路、クロ
ック発生回路等のロジック回路を内蔵したシステムオン
パネルの開発が検討されている。
高速動作を行う必要があるので、活性層として非晶質半
導体膜(代表的にはアモルファスシリコン膜)を用いる
ことは不適当である。そのため、現状では結晶質半導体
膜(代表的にはポリシリコン膜)が検討されている。
で組む回路に対して従来のICに匹敵する回路性能を要
求される様になってくると、これまでの技術で形成され
た結晶質半導体膜では、回路の仕様を満たすに十分な性
能を有するTFTを作製することが困難な状況になって
きた。
膜を用いたTFTよりも電気特性の優れたTFTを作製
し、そのTFTで回路を組むことによって高性能な半導
体装置を実現することを課題とする。
の要旨は、非晶質を含む半導体膜に対してゲルマニウム
を添加する第1工程と、前記第1工程の後、前記非晶質
を含む半導体膜を、結晶を含む半導体膜に変化させる第
2工程と、前記結晶を含む半導体膜に対して250〜5
000mJ/cm2のエネルギー密度のレーザーアニール処理
を行う第3工程と、前記第3工程後の結晶を含む半導体
膜に対してファーネスアニール処理を行う第4工程と、
前記第4工程後の結晶を含む半導体膜を酸化して膜厚を
減じる第5工程と、を含むことを特徴とする。
は処理雰囲気に特に限定はないが、還元雰囲気とするの
が好ましい。還元雰囲気とは水素雰囲気、アンモニア雰
囲気、水素又はアンモニアを含む不活性雰囲気(水素と
窒素の混合雰囲気や水素とアルゴンの混合雰囲気など)
を指している。また、処理温度は900〜1200℃
(好ましくは1000〜1100℃)とすることが好ま
しい。
表面をさらに平坦化する効果がある。これは表面エネル
ギーを最小化しようとする半導体原子の増速表面拡散の
結果である。また、同時にこの工程は結晶粒界や結晶粒
内に存在する欠陥を著しく低減するといった効果をも有
する。これは水素による未結合手の終端効果と、水素に
よる不純物の除去効果及びそれに伴う半導体原子同士の
再結合とによる。これらの効果を得るには還元雰囲気中
で900〜1200℃の熱処理が必要である。
ずる工程は複数回の熱酸化工程により行ってもよい。酸
化して膜厚を減ずる手段としては、熱酸化、プラズマ酸
化等を用いることができる。特に、本発明においては、
熱酸化による酸化が好ましい。なお、プラズマ酸化させ
る場合には、酸素雰囲気にHeを添加すると酸素ラジカ
ルを発生しやすいため好ましい。また、第5工程は半導
体膜の表面の凸凹を平坦化する効果を得ることができ
る。
導体膜に対してゲルマニウムを添加する第1工程と、前
記第1工程の後、前記非晶質を含む半導体膜を、結晶を
含む半導体膜に変化させる第2工程と、前記結晶を含む
半導体膜に対して250〜5000mJ/cm2のエネルギー
密度のレーザーアニール処理を行う第3工程と、前記第
3工程後の結晶を含む半導体膜に対して還元雰囲気中に
おいて900〜1200℃のファーネスアニール処理を
行う第4工程と、前記第4工程後の結晶を含む半導体膜
を酸化して膜厚を減じる第5工程と、を含むことを特徴
とする。
導体膜に対してゲルマニウムを添加する第1工程と、前
記第1工程の後、前記非晶質を含む半導体膜を、結晶を
含む半導体膜に変化させる第2工程と、前記結晶を含む
半導体膜に対して250〜5000mJ/cm2のエネルギー
密度のレーザーアニール処理を行う第3工程と、前記第
3工程後の結晶を含む半導体膜を酸化して膜厚を減じる
第4工程と、前記第4工程後の結晶を含む半導体膜に対
してファーネスアニール処理を行う第5工程と、を含む
ことを特徴とする。
導体膜に対してゲルマニウムを添加する第1工程と、前
記第1工程の後、前記非晶質を含む半導体膜を、結晶を
含む半導体膜に変化させる第2工程と、前記結晶を含む
半導体膜に対して250〜5000mJ/cm2のエネルギー
密度のレーザーアニール処理を行う第3工程と、前記第
3工程後の結晶を含む半導体膜を酸化して膜厚を減じる
第4工程と、前記第4工程後の結晶を含む半導体膜に対
して還元雰囲気中において900〜1200℃のファー
ネスアニール処理を行う第5工程と、を含むことを特徴
とする。
ずる工程は複数回の熱酸化工程により行ってもよい。酸
化して膜厚を減ずる手段としては、熱酸化、プラズマ酸
化等を用いることができる。特に、本発明においては、
熱酸化による酸化が好ましい。プラズマ酸化させる場合
には、酸素雰囲気にHeを添加すると酸素ラジカルを発
生しやすいため好ましい。また、第4工程は半導体膜の
表面の凸凹を平坦化する効果を得ることができる。
ル処理は処理雰囲気に特に限定はないが、還元雰囲気と
するのが好ましい。還元雰囲気とは水素雰囲気、アンモ
ニア雰囲気、水素又はアンモニアを含む不活性雰囲気
(水素と窒素の混合雰囲気や水素とアルゴンの混合雰囲
気など)を指している。また、処理温度は900〜12
00℃(好ましくは1000〜1100℃)とすること
が好ましい。
表面をさらに平坦化する効果がある。これは表面エネル
ギーを最小化しようとする半導体原子の増速表面拡散の
結果である。また、同時にこの工程は結晶粒界や結晶粒
内に存在する欠陥を著しく低減するといった効果をも有
する。これは水素による未結合手の終端効果と、水素に
よる不純物の除去効果及びそれに伴う半導体原子同士の
再結合とによる。これらの効果を得るには還元雰囲気中
で900〜1200℃の熱処理が必要である。
ム雰囲気又はアルゴン雰囲気)でも結晶を含む半導体膜
の表面の平坦化は可能である。しかし還元作用を利用し
て自然酸化膜の還元を行うとエネルギーの高いシリコン
原子が多く発生し、結果的に平坦化効果が高まるので好
ましい。
て、結晶を含む半導体膜とは結晶成分を含む半導体膜全
てを含み、具体的には単結晶半導体膜、多結晶半導体
膜、微結晶半導体膜、非晶質半導体膜の一部のみが結晶
化している半導体膜、実質的に単結晶と見なせる半導体
膜を指す。
とは、複数の結晶粒が集合して形成された半導体膜であ
りながら、個々の結晶粒の面方位が揃っている様な結晶
性を有する、即ち膜面全体において特定の配向性を示す
様な半導体膜を指す。
分を含む半導体膜全てを含み、微結晶半導体膜、非晶質
半導体膜、非晶質半導体膜の一部のみが結晶化している
半導体膜を指す。
ン膜を代表的な例として挙げているが、ゲルマニウム膜
やシリコンゲルマニウム膜(Si1−xGex (0<X<1)
で表される)などの半導体膜も本願発明に用いること
ができることは言うまでもない。
てレーザーアニール処理を行う工程ではKrF(波長2
48nm)、XeCl(波長308nm)、ArF(波長1
93nm)などを励起ガスとしたエキシマレーザー光を用
いると良い。レーザー光のビーム形状は線状であっても
面状であっても良い。
ネルギーはエキシマレーザー光に限ったものではなく、
紫外光又は赤外光を用いても構わない。その場合、レー
ザー光と同等の光強度を持つ強光を紫外光ランプや赤外
光ランプから照射すれば良い。
施形態について、以下に記載する実施例でもって詳細な
説明を行うこととする。
して基板上にTFTを作製する工程について説明する。
説明には図1を用いる。
しては耐熱性の高い材料を選択しなければならない。石
英基板の代わりにシリコン基板、セラミックス基板、結
晶化ガラス基板、金属基板等の耐熱性の高い材料を用い
ることもできる。
設けても設けなくても良いが、他の材料を用いる時は下
地膜として絶縁膜を設けることが好ましい。絶縁膜とし
ては、酸化珪素膜(SiOx )、窒化珪素膜(Six N
y )、酸化窒化珪素膜(SiOx Ny )、窒化アルミニ
ウム膜(AlxNy )のいずれか若しくはそれらの積層
膜を用いると良い。
した下地膜を用いると放熱効果が大幅に高まるので有効
である。放熱効果は上述の窒化アルミニウム膜と酸化珪
素膜との積層構造でも十分な効果を示す。
90nm厚の半導体膜(本実施例ではアモルファスシリコ
ン膜)102を形成した。本実施例ではアモルファスシ
リコン膜102の成膜ガスとしてジシラン(Si2H
6)を用い、450℃の減圧熱CVD法により成膜し
た。この時、膜中に混入するC(炭素)、N(窒素)及
びO(酸素)といった不純物の濃度を徹底的に管理する
ことが重要である。これらの不純物が多く存在すると結
晶化の進行が妨げられるからである。
18atoms/cm3以下(好ましくは5×1017atoms/cm3以
下)、酸素の濃度が1×1019atoms/cm3以下(好まし
くは5×1018atoms/cm3以下)となる様に不純物濃度
を管理した。また、金属元素は1×1017atoms/cm3以
下となる様に管理した。成膜段階でこの様な濃度管理を
しておけば、外部汚染さえ防げばTFT作製工程中に不
純物濃度が増加する様なことはない。
ァスシリコン膜と同等の膜質が得られるのであればプラ
ズマCVD法を用いても良い。また、完全にアモルファ
ス状態の半導体である必要はなく、微結晶シリコン膜等
を形成しても良い。
にゲルマニウムを含有させたシリコンゲルマニウム(Si
x Ge 1−x (0<X<1)で表される)等の半導体膜を用い
ても良い。その場合、シリコンゲルマニウム中に含まれ
るゲルマニウムは5atomic%以下にしておくことが望ま
しい。
対してゲルマニウム(Ge)を添加した。本実施例ではゲ
ルマニウムの添加方法としてイオンインプランテーショ
ン法(質量分離あり)を用いたが、プラズマドーピング
法(質量分離なし)又はレーザードーピング法を用いる
こともできる。(図1(A))
H4)を用い、加速電圧30keV、RF電力5W、ドーズ量
1×1014atoms/cm2でイオンインプランテーション法
を用いてゲルマニウムを添加する。勿論、この条件に限
定する必要はなく、アモルファスシリコン膜802中へ
は1×1014〜5×1019atoms/cm3(代表的には1×
1016〜5×1018atoms/cm3)の濃度でゲルマニウム
が添加される様に調節すれば良い。
るゲルマニウムは1×1014atoms/cm3以上(代表的に
は1×1016atoms/cm3以上)でないと触媒として結晶
化の助長効果を活用することができない。また、添加が
5×1019atoms/cm3を超えるとアモルファスシリコン
膜の融点が下がりすぎ、900℃程度の温度でも溶融し
てしまう恐れがあり好ましくない。従って、添加量の上
限は安全を見て1×10 18atoms/cm3程度としておくこ
とが望ましい。
め添加してしまう方法でも良い。その場合、成膜ガスと
してゲルマン(GeH4)を使えば良い。
たら、450℃1時間程度の熱処理を行い、アモルファ
スシリコン膜102中の水素出しを行った。そしてその
後、不活性雰囲気、還元雰囲気又は酸化性雰囲気におい
て500〜700℃(代表的には550〜650℃)の
温度で4〜24時間の加熱処理を加えてポリシリコン膜
103を得た。このポリシリコン膜103にはゲルマニ
ウムが1×1018〜1×1019atoms/cm3
次にエキシマレーザー光をポリシリコン膜103に対し
て照射し、結晶性の改善されたポリシリコン膜104を
得た。本実施例ではXeCl(波長308nm)を励起ガ
スとしたパルス発振型のエキシマレーザー光によってレ
ーザーアニール処理を行った。エキシマレーザーのビー
ム形状は線状ビームであっても良いが、処理の均一性を
高めるに面状ビームを用いても良い。(図1(C))
ガスとしたエキシマレーザー光やその他の紫外光レーザ
ーを用いても構わない。また、赤外光を用いる場合には
赤外線ランプから発する強光をポリシリコン膜103に
対して照射すれば良い。
形状が145 ×0.41mmの線状レーザー光を用いた。また、
レーザー光は基板の一端から他端までを1.2mm/sec で走
査し、隣接する線状レーザー光のオーバーラップを92
%とした。
ー密度は250〜5000mJ/cm2(好ましくは450〜
1000mJ/cm2)の条件で行うことが好ましい。本実施
例ではレーザーエネルギー密度を550mJ/cm2とした。
ここで本明細書中におけるレーザーエネルギー密度の測
定方法について説明する。
ザー光の光強度(E0)をパワーメーターによって実測
する。しかし、パワーメーターを通過した後のレーザー
光はアッテネーターの透過率(a)に応じて減光し、さ
らに光学系の透過率(b)に応じて減光する。この様に
して減光されたレーザー光の光強度をレーザー照射面積
(A)で割ったものがレーザーエネルギー密度(E)で
ある。これを式で表すと、E=(E0×a×b)/Aで
表される。
酸化性雰囲気中で1000℃30分のファーネスアニー
ル処理(電熱炉を用いた熱処理)を行った。この時、熱
酸化処理によってポリシリコン膜104の膜厚を減じ
(thinning処理)、ポリシリコン膜104よりも膜厚の
薄いポリシリコン膜105を形成した。(図1(D))
ポリシリコン膜105上には熱酸化膜が形成される。こ
の熱酸化膜は除去してしまっても良いし、次のレーザー
アニール工程で保護膜として活用しても良い。
に生じる余剰シリコン原子によってポリシリコン膜中の
欠陥等が修復され、非常に欠陥の少ないポリシリコン膜
を得ることができた。また、ポリシリコン膜の膜厚を薄
くすることで、当初90nm厚であった膜厚が60nm厚と
なった。
がら酸化反応が進行するので、形成されたポリシリコン
膜105は非常に平坦な表面を有する半導体膜となっ
た。この事は、今後、TFTの活性層/ゲート絶縁膜界
面の準位を低減する上で有効に働く。
リシリコン膜の平坦性がさらに向上する。その場合、熱
酸化工程と熱酸化膜の除去工程とを交互に繰り返す。
アモルファスシリコン膜を用いているため、thinning工
程を採用しているが、初期膜から50nm厚程度とそれ以
上薄くする必要がなければ、thinning工程を省略するこ
とも可能である。
シリコン膜105に対して、1000℃2時間のファー
ネスアニール処理を行った。本実施例では処理雰囲気を
水素雰囲気としたが、還元雰囲気であれば問題はない。
また、窒素雰囲気の様な不活性雰囲気であっても結晶性
を改善するという目的は果たされる。(図1(E))
前に、ポリシリコン膜105の表面をフッ酸系エッチャ
ントによって洗浄しておくことが望ましい。即ち、自然
酸化膜を除去すると共に表面のシリコン原子を水素終端
しておき、実際の処理の前に自然酸化膜が形成されるの
を防ぐといった工夫が効果的である。
含まれる酸素又は酸素化合物(例えばOH基)の濃度を
10ppm 以下(好ましくは1ppm 以下)にしておくこと
である。さもないと還元雰囲気で熱処理することによる
平坦化効果が弱まってしまう。
らにポリシリコン膜106は1000℃という高い温度
における水素アニールによって非常に平坦な表面を有し
ていた。また、高い温度でアニールされるので、結晶粒
内には殆ど積層欠陥等が存在しなかった。
リシリコン膜をラマン測定法で観察した結果、ラマンピ
ーク値は517〜520cm-1(代表的には518〜51
9cm-1)であった。また、半値半幅は2.2〜3.0cm
-1(代表的には2.4〜2.6cm-1)であった。
は非常に高波数側にあり、本実施例で得られたポリシリ
コン膜が非常に単結晶に近い結晶を有していることが判
る。また、2.4〜2.6cm-1という値も非常に小さく
(リファレンスとして測定した単結晶シリコン膜は2.
1cm-1であった。)、即ち結晶性が高いことを示してい
る。
とは、波長514.5cm-1のArレーザーを1.0×1
05〜1.3×105W/cm2の光強度で結晶を含む半導
体膜(本実施例ではポリシリコン膜)に照射した際に得
られるラマンスペクトルに対して、ローレンツ分布によ
るフィッティングを行った際に得られるピーク値であ
る。なお、実際の測定にはレニショー社の「ラマスコー
プ顕微ラマン装置システム2000」というラマン測定
装置を使用した。
Arレーザーを1.0×105〜1.3×105W/cm2
の光強度で結晶を含む半導体膜に照射した際に得られる
ラマンスペクトルに対して、ローレンツ分布によるフィ
ッティングを行った際に得られる半値幅の半分の値であ
る。こちらも前述のラマン測定装置で測定を行った。
幅であるが、本実施例のポリシリコン膜107はラマン
ピーク値と半値半幅との比(ラマンピーク値/半値半
幅)が170〜240(代表的には190〜220)で
あることが判明した。
膜106が得られたら、このポリシリコン膜106をパ
ターニングして活性層107を形成した。なお、本実施
例では活性層を形成する前に水素雰囲気中での熱処理を
行っているが、活性層を形成した後に行うこともでき
る。その場合、パターン化されていることによってポリ
シリコン膜に発生する応力が緩和されるため好ましい。
表面に10nm厚の酸化シリコン膜108を形成した。こ
の酸化シリコン膜108はゲート絶縁膜として機能す
る。また、活性層107はこの酸化により5nmの厚さだ
け膜減りするため膜厚は45nmとなった。最終的に10
〜50nm厚の活性層(特にチャネル形成領域)が残る様
に、熱酸化による膜減りを考慮して初期半導体膜(最も
初めに成膜された半導体膜)の膜厚を決定しておくこと
が必要である。
に導電性を有するポリシリコン膜を形成し、パターニン
グによりゲート配線109を形成した。(図2(A))
導電性を持たせたポリシリコンを利用するが、材料はこ
れに限定されるものではない。特に、ゲート配線の抵抗
を下げるにはタンタル、タンタル合金又はタンタルと窒
化タンタルとの積層膜を用いることも有効である。さら
に低抵抗なゲート配線を狙うならば銅や銅合金を用いて
も有効である。
性又はP型導電性を付与する不純物を添加して不純物領
域110を形成した。この時の不純物濃度は後のLDD
領域の不純物濃度を鑑みて決定した。本実施例では1×
1018atoms/cm3の濃度で砒素を添加したが、不純物も
濃度も本実施例に限定される必要はない。
nm程度の薄い酸化シリコン膜111を形成した。これは
熱酸化法やプラズマ酸化法を用いて形成すれば良い。こ
の酸化シリコン膜111は、次のサイドウォール形成工
程でエッチングストッパーとして機能する。
膜111を形成したら、窒化シリコン膜を形成してエッ
チバックを行い、サイドウォール112を形成した。こ
うして図2(B)の状態を得た。
窒化シリコン膜を用いたが、ポリシリコン膜やアモルフ
ァスシリコン膜を用いることもできる。勿論、ゲート配
線の材料が変われば、それに応じてサイドウォールとし
て用いることのできる材料も変わることは言うまでもな
い。
加した。この時に添加する不純物濃度は先程の工程より
も高い濃度とした。本実施例では不純物として砒素を用
い、濃度は1×1021atoms/cm3とするがこれに限定す
る必要はない。この不純物の添加工程によりソース領域
113、ドレイン領域114、LDD領域115及びチ
ャネル形成領域116が画定した。(図2(C))
ーネスアニール、レーザーアニール又はランプアニール
等の熱処理により不純物の活性化を行った。
3及びドレイン領域114の表面に形成された酸化シリ
コン膜を除去し、それらの表面を露呈させた。そして、
5nm程度のコバルト膜(図示せず)を形成して熱処理工
程を行った。この熱処理によりコバルトとシリコンとの
反応が起こり、シリサイド層(コバルトシリサイド層)
117が形成された。(図2(D))
従って、コバルトの代わりにチタンやタングステンを用
いても構わないし、アニール条件等は公知技術を参考に
すれば良い。本実施例では赤外光を照射してランプアニ
ール処理工程を行った。
ら、コバルト膜を除去した。その後、1μm 厚の層間絶
縁膜118を形成した。層間絶縁膜118としては、酸
化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜又
は樹脂膜(ポリイミド、アクリル、ポリアミド、ポリイ
ミドアミド、ベンゾシクロブテン(BCB)等)を用い
れば良い。また、これらの絶縁膜を自由な組み合わせで
積層しても良い。
ルを形成してアルミニウムを主成分とする材料でなるソ
ース配線119及びドレイン配線120を形成した。最
後に素子全体に対して水素雰囲気中で300℃2時間の
ファーネスアニールを行い、水素化を完了した。
得られた。なお、本実施例で説明した構造は一例であっ
て本願発明を適用しうるTFT構造はこれに限定されな
い。従って、公知のあらゆる構造のTFTに対して適用
可能である。また、ポリシリコン膜106を形成した以
降の工程における数値条件も本実施例に限定される必要
はない。さらには、公知のチャネルドープ工程(しきい
値電圧を制御するための不純物添加工程)を本実施例の
どこかに導入してもなんら問題はない。
ァスシリコン膜を成膜する段階で徹底的にC、N、Oと
いった不純物の濃度を管理しているため、完成したTF
Tの活性層中に含まれる各不純物濃度は、炭素及び窒素
の濃度が5×1018atoms/cm3以下(好ましくは5×1
018atoms/cm3以下)、酸素の濃度が5×1018atoms/c
m3以下(好ましくは5×1018atoms/cm3以下)のまま
であった。また、ニッケルを除く金属元素は1×1017
atoms/cm3以下であった。
ず、逆スタガ型TFTに代表されるボトムゲート構造に
対しても容易に適用することが可能であることは言うま
でもない。
例にとって説明したが、公知技術と組み合わせればPチ
ャネル型TFTを作製することも容易である。さらに公
知技術を組み合わせれば同一基板上にNチャネル型TF
TとPチャネル型TFTとを形成して相補的に組み合わ
せ、CMOS回路を形成することも可能である。
ン配線120と電気的に接続する画素電極(図示せず)
を公知の手段で形成すればアクティブマトリクス型表示
装置の画素スイッチング素子を形成することも容易であ
る。即ち、本願発明は液晶表示装置やEL(エレクトロ
ルミネッセンス)表示装置などのアクティブマトリクス
型の電気光学装置を作製する際にも実施することが可能
である。
異なる方法によりポリシリコン膜を得る例について図3
を用いて説明する。基本的な構成は実施例1とほぼ同様
であるので、相違点のみに着目して説明する。
までは、実施例1と同一である。まず、石英基板201
上に90nm厚の半導体膜(本実施例ではアモルファスシ
リコン膜)202を形成し、半導体膜202中にゲルマ
ニウムを添加した。(図3(A))そして、不活性雰囲
気、水素雰囲気または酸素雰囲気において500〜70
0℃(代表的には550〜650℃)の温度で4〜24
時間の加熱処理を加えてポリシリコン膜203を得た。
(図3(B))その後、エキシマレーザー光をポリシリ
コン膜203に対して照射し、ポリシリコン膜204を
得た。(図3(C))
て得たポリシリコン膜204に対して、1000℃2時
間のファーネスアニール処理を行った。本実施例では処
理雰囲気を水素雰囲気としたが、還元雰囲気であれば問
題はない。また、窒素雰囲気の様な不活性雰囲気であっ
ても結晶性を改善するという目的は果たされる。また、
この工程により、平坦な表面を有するポリシリコン膜2
05を得た。(図3(D))
酸化性雰囲気中で1000℃30分のファーネスアニー
ル処理(電熱炉を用いた熱処理)を行った。この処理に
よってポリシリコン膜205の膜厚を減じ(thinning処
理)、ポリシリコン膜205よりも膜厚の薄いポリシリ
コン膜206を形成した。(図3(E))
に生じる余剰シリコン原子によってポリシリコン膜中の
欠陥等が修復され、非常に欠陥の少ないポリシリコン膜
を得ることができた。また、ポリシリコン膜の膜厚を薄
くすることで、当初90nm厚であった膜厚が60nm厚と
なった。
平坦化されたポリシリコン膜の表面層を削りながら酸化
反応が進行するので、形成されたポリシリコン膜206
はさらに平坦な表面を有する半導体膜となった。この事
は、今後、TFTの活性層/ゲート絶縁膜界面の準位を
低減する上で有効に働く。加えて、得られる酸化膜は、
非常に平坦な表面を有するため、ゲート絶縁膜またはそ
の一部として用いることができる。
リシリコン膜の平坦性がさらに向上する。なお、その場
合、熱酸化工程と熱酸化膜の除去工程とを交互に繰り返
す。
省略する。即ち、実施例1との組み合わせが可能であ
る。
異なる方法によりポリシリコン膜を得る例について図4
を用いて説明する。基本的な構成は実施例1とほぼ同様
であるのでであるので、相違点のみに着目して説明す
る。
までは、実施例1と同一である。まず、石英基板211
上に90nm厚の半導体膜(本実施例ではアモルファスシ
リコン膜)212を形成し、半導体膜212中にゲルマ
ニウムを添加した。(図4(A))そして、不活性雰囲
気、水素雰囲気または酸素雰囲気において500〜70
0℃(代表的には550〜650℃)の温度で4〜24
時間の加熱処理を加えてポリシリコン膜213を得た。
(図4(B))その後、エキシマレーザー光をポリシリ
コン膜213に対して照射し、ポリシリコン膜214を
得た。(図4(C))
て得たポリシリコン膜214に対して、酸化性雰囲気中
でファーネスアニール処理(電熱炉を用いた熱処理)を
行った。この処理によってポリシリコン膜214の膜厚
を減じ(thinning処理)、ポリシリコン膜214よりも
膜厚の薄いポリシリコン膜215を形成した。(図4
(D))
リシリコン膜の平坦性がさらに向上する。その場合、熱
酸化工程と熱酸化膜の除去工程とを交互に繰り返す。
省略する。即ち、本実施例は実施例1との組み合わせが
可能である。なお、本実施例の特徴は実施例2で説明し
たファーネスアニール工程を熱酸化工程で兼ねる点にあ
る。
アモルファスシリコン膜の結晶化を特開平8−7832
9号公報に記載された技術で行った場合の例について図
5を用いて説明する。
1を用意し、その上にアモルファスシリコン膜(図示せ
ず)及び酸化シリコン膜(図示せず)を大気開放しない
で連続的に積層形成する。次に、酸化シリコン膜をパタ
ーニングして開口部を有するマスク402を形成する。
プランテーション法を用いてゲルマニウムの添加工程を
行う。勿論、プラズマドーピング法やレーザードーピン
グ法を用いても良い。この工程によりゲルマニウム添加
領域303が形成される。(図5(A))
ール工程を行い、ポリシリコンでなる横成長領域404
を得る。なお、横成長領域404は棒状結晶が基板とほ
ぼ平行な方向に結晶成長しているため、ランダムに核発
生したポリシリコン膜に較べて欠陥やトラップ準位の少
ない半導体膜となる。(図5(B))
成分のまま残る領域と、横成長領域(結晶成分を有する
領域)とが混在した半導体膜が得られる。本明細書中で
はこの様な膜も半導体膜(又は結晶を含む半導体膜)と
呼ぶ。
マスク402をフッ酸系エッチャントで除去する。次
に、XeClエキシマレーザー光を用いてレーザーアニ
ール処理を行い、ポリシリコン膜405を得る。本実施
例のレーザー照射条件は実施例
ファーネスアニール処理を行い、熱酸化工程(thinning
工程)を行う。この時形成される熱酸化膜(図示せず)
はここで除去しても良いし、次のファーネスアニール処
理を行う時まで残しておいても良い。(図5(D))
された島状半導体膜406を得たら、さらに、水素と窒
素を混合した雰囲気中で1100℃2時間のファーネス
アニール処理を行う。こうして島状半導体膜407を得
る。(図5(E))
07は実施例1及び実施例2で説明したポリシリコン膜
と同等の結晶性を有している。即ち、膜面全体が特定の
配向性を示し、実質的に単結晶と見なせる半導体膜とな
っている。
ピーク値や半値半幅も実施例1で説明したものと同様の
ものとなる。
いずれの構成とも組み合わせることができる。
って作製された反射型液晶表示装置の例を図6に示す。
画素TFT(画素スイッチング素子)の作製方法やセル
組工程は公知の手段を用いれば良いので詳細な説明は省
略する。
る基板(酸化珪素膜を設けたセラミックス基板)、12
は画素マトリクス回路、13はソースドライバー回路、
14はゲイトドライバー回路、15は対向基板、16は
FPC(フレキシブルプリントサーキット)、17は信
号処理回路である。信号処理回路17としては、D/A
コンバータ、γ補正回路、信号分割回路などの従来IC
で代用していた様な処理を行う回路を形成することがで
きる。勿論、基板上にICチップを設けて、ICチップ
上で信号処理を行うことも可能である。
挙げて説明しているが、アクティブマトリクス型の表示
装置であればEL(エレクトロルミネッセンス)表示装
置やEC(エレクトロクロミックス)表示装置に本願発
明を適用することも可能であることは言うまでもない。
14を構成する回路の一例を図6(B)に示す。なお、
TFT部分については既に実施例1で説明しているの
で、ここでは必要箇所のみの説明を行う。
チャネル型TFT、503はPチャネル型TFTであ
り、501と503のTFTでCMOS回路を構成して
いる。504は窒化珪素膜/酸化珪素膜/樹脂膜の積層
膜でなる絶縁層、その上にはチタン配線505が設けら
れ、前述のCMOS回路とTFT502とが電気的に接
続されている。チタン配線はさらに樹脂膜でなる絶縁層
506で覆われている。二つの絶縁層504、506は
平坦化膜としての機能も有している。
2を構成する回路の一部を図6(C)に示す。図6
(C)において、507はダブルゲート構造のNチャネ
ル型TFTでなる画素TFTであり、画素領域内に大き
く広がる様にしてドレイン配線508が形成されてい
る。なお、ダブルゲート構造以外にシングルゲート構造
やトリプルゲート構造などを採用しても構わない。
上にチタン配線405が設けられている。この時、絶縁
層504の一部には凹部が落とし込み部が形成され、最
下層の窒化シリコン及び酸化シリコンのみが残される。
これによりドレイン配線508とチタン配線505との
間で補助容量が形成される。
チタン配線505はソース・ドレイン配線と後の画素電
極との間において電界遮蔽効果をもたらす。さらに、複
数設けられた画素電極間の隙間ではブラックマスクとし
ても機能する。
506が設けられ、その上に反射性導電膜でなる画素電
極509が形成される。勿論、画素電極509の表面に
反射率を上げるための工夫をなしても構わない。
膜や液晶層が設けられるが、ここでの説明は省略する。
射型液晶表示装置を作製することができる。勿論、公知
の技術と組み合わせれば容易に透過型液晶表示装置を作
製することもできる。
リクス回路を構成する画素TFTと、ドライバー回路や
信号処理回路を構成するCMOS回路とでゲート絶縁膜
の膜厚を異ならせることも可能である。
る駆動電圧が高いので50〜200nm程度の膜厚のゲー
ト絶縁膜が必要である。一方、ドライバー回路や信号処
理回路ではTFTに印加される駆動電圧は低く、逆に高
速動作が求められるのでゲート絶縁膜の膜厚を3〜30
nm程度と画素TFTよりも薄くすることが有効である。
般に適用することが可能である。即ち、現在市場に流通
している全ての半導体回路に適用できる。例えば、ワン
チップ上に集積化されたRISCプロセッサ、ASIC
プロセッサ等のマイクロプロセッサに適用しても良い
し、液晶用ドライバー回路(D/Aコンバータ、γ補正
回路、信号分割回路等)に代表される信号処理回路や携
帯機器(携帯電話、PHS、モバイルコンピュータ)用
の高周波回路に適用しても良い。
例である。マイクロプロセッサは典型的にはCPUコア
21、RAM22、クロックコントローラ23、キャッ
シュメモリ24、キャッシュコントローラ25、シリア
ルインターフェース26、I/Oポート27等から構成
される。
略化した一例であり、実際のマイクロプロセッサはその
用途によって多種多様な回路設計が行われる。
ロセッサであっても中枢として機能するのはIC(Inte
grated Circuit)28である。IC28は半導体チップ
29上に形成された集積化回路をセラミック等で保護し
た機能回路である。
れた集積化回路を構成するのが本願発明の構造を有する
Nチャネル型TFT30、Pチャネル型TFT31であ
る。なお、基本的な回路はCMOS回路を最小単位とし
て構成することで消費電力を抑えることができる。
サは様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両(自動車や電車等)の制御用コン
ピュータなども挙げられる。
1乃至7のいずれの構成とも組み合わせることができ
る。
様々な電子機器のディスプレイとして利用される。その
様な電子機器としては、ビデオカメラ、デジタルカメ
ラ、フロント型プロジェクター、リア型プロジェクター
(プロジェクションTV)、ゴーグルディスプレイ、カ
ーナビゲーション、パーソナルコンピュータ、携帯情報
端末(モバイルコンピュータ、携帯電話、電子書籍等)
などが挙げられる。それらの一例を図8に示す。
1、音声出力部2002、音声入力部2003、表示装
置2004、操作スイッチ2005、アンテナ2006
で構成される。本願発明を音声出力部2002、音声入
力部2003、表示装置2004やその他の信号制御回
路に適用することができる。
101、表示装置2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6で構成される。本願発明を表示装置2102、音声入
力部2103やその他の信号制御回路に適用することが
できる。
ビルコンピュータ)であり、本体2201、カメラ部2
202、受像部2203、操作スイッチ2204、表示
装置2205で構成される。本願発明は表示装置220
5やその他の信号制御回路に適用できる。
り、本体2301、表示装置2302、アーム部230
3で構成される。本発明は表示装置2302やその他の
信号制御回路に適用することができる。
り、本体2401、光源2402、表示装置2403、
偏光ビームスプリッタ2404、リフレクター240
5、2406、スクリーン2407で構成される。本発
明は表示装置2403やその他の信号制御回路に適用す
ることができる。
1、表示装置2502、2503、記憶媒体2504、
操作スイッチ2505、アンテナ2506で構成され
る。本発明は表示装置2502、2503やその他の信
号制御回路に適用することができる。
広く、あらゆる分野の電子機器に適用することが可能で
ある。
た工程で得られる結晶を含む半導体膜は膜面全体におい
て特定の配向性を示す。即ち、個々の結晶粒が集合して
形成された多結晶半導体膜の如き形態であったとして
も、全体の80%以上(典型的には90%以上)の結晶
粒が同一の結晶面(配向面)を示すという特徴を有す
る。このように全体の80%以上を占める結晶面を主た
る配向面と呼ぶ。
(結晶を含む半導体膜)のとりうる主たる結晶面は、
{110}面、{100}面、{111}面、{31
1}面、{511}面、又は{110}面と{100}
面とが混在した結晶面のいずれかである。実際にいずれ
の結晶面が主たる配向面であるかは、現在のところ判明
していない。
導体膜(結晶を含む半導体膜)は、上記6種類のいずれ
かの結晶面が、膜面に存在しうる結晶面全体の80%以
上(典型的には90%以上)を占める。
る様に、結晶面によって界面物性は異なる。界面準位密
度(Qss)が最も小さくなる面方位は{100}面で
あり、次いで{511}面、{311}面、{111}
面、{110}面と{100}面との混在した結晶面、
{110}面の順に大きくなる。なお、{511}面は
{100}面に匹敵する界面準位密度を持つことが知ら
れている。
半導体膜の主たる配向面が{100}面であれば、活性
層とゲート絶縁膜との界面は非常に界面準位密度が小さ
くなる。その場合、従来のICに匹敵する性能を有する
半導体装置が実現しうる。後述するが、実際に本願発明
を用いて試作したTFTは従来のICに匹敵する電気特
性を示す回路を形成可能としている。
ーアニール処理の後に行う還元雰囲気又は不活性雰囲気
でのファーネスアニール処理は、活性層とゲート絶縁膜
との界面を平坦なものとするに非常に有効である。特
に、還元雰囲気で行う場合には半導体膜表面における半
導体原子の増速表面拡散によって極めて平坦な面が得ら
れる。
いて表面凹凸を測定した結果、1μm2の範囲内で凹凸の
P−V値(凸部の頂上部と凹部の底部との高さの差)が
10nm以下(典型的には5nm以下)であり、10μm2の
範囲内で凹凸のP−V値が20nm以下(典型的には10
nm以下)であった。
たTFTの代表的な電気特性は以下の様なものであっ
た。 (1)スイッチング性能(オン/オフ動作切り換えの俊
敏性)の指標となるサブスレッショルド係数が、ドレイ
ン電圧が1Vの時にNチャネル型TFTおよびPチャネ
ル型TFTともに60〜150mV/decade(代表的には80〜10
0mV/decade)と小さい。 (2)TFTの動作速度の指標となる電界効果移動度
(μFE)が、ドレイン電圧が1Vの時にNチャネル型T
FTで 200〜500cm2/Vs (代表的には 300〜400cm2/Vs
)、Pチャネル型TFTで100 〜300cm2/Vs (代表的
には 150〜200cm2/Vs )と大きい。 (3)TFTの駆動電圧の指標となるしきい値電圧(V
th)が、ドレイン電圧が14Vの時にNチャネル型T
FTで-1.0〜2.5 V(代表的には-0.5〜1.5 V)、Pチ
ャネル型TFTで-2.5〜1.0V(代表的には-1.5〜0.5
V)と小さい。
たデータを元に正規確率グラフを作成し、そのグラフを
使って特性ばらつきを推定した。その結果、100個中
の90個(典型的には95個)が上記電気特性の範囲内
に収まることが判った。
性および高速動作特性が実現可能であることが確認され
ている。
ー回路であるシフトレジスタを作製して動作周波数を確
認した。その結果、電源電圧5V、段数50段のシフト
レジスタ回路において動作周波数80〜200MHz
(典型的には100〜150MHz)の出力パルスが得
られた。
アモルファスシリコン膜中へゲルマニウムを添加する手
段としてイオンインプランテーション法等を用いる場合
について説明したが、本実施例ではゲルマニウム膜を成
膜した後に熱拡散によって添加する例を示す。
を成膜したら、その上に1〜50nm(代表的には10〜
20nm)のゲルマニウム膜を形成する。成膜方法はプラ
ズマCVD法、減圧熱CVD法、スパッタ法などの気相
法を用いることができる。
シリコン膜に触れる様に形成しても良いし、絶縁膜を介
して設けられていても良い。絶縁膜を形成する場合、絶
縁膜が厚すぎるとゲルマニウムのシリコン膜中への熱拡
散を阻害することになるので、10〜30nmとしておく
ことが好ましい。
を行うと、加熱されることによってゲルマニウムがアモ
ルファスシリコン膜中へ熱拡散し、結晶化を助長する触
媒元素として働く。
て除去しても良いし、硫酸過水溶液(H2SO4:H2O2=
1:1)で除去しても良い。その後で、700℃以上の
熱処理を行えば、形成されたポリシリコン膜中のゲルマ
ニウムを除去又は低減される。
どの実施例との組み合わせも可能であり、どの実施例に
も適用できる。
シリコン膜中へゲルマニウムを添加する手段として溶液
塗布によるスピンコート法と熱拡散法を用いる場合につ
いて説明する。
を成膜したら、その上にゲルマニウムを含む溶液を塗布
する。その様な溶液としては酸化ゲルマニウム(GeOx、
代表的にはGeO2)、塩化ゲルマニウム(GeCl4)、臭化
ゲルマニウム(GeBr4)、硫化ゲルマニウム(GeS2)、
酢酸ゲルマニウム(Ge(CH3CO2))などのゲルマニウム塩
水溶液がある。
ルアルコール等のアルコール系溶媒を用いても良い。
マニウム水溶液を作製してアモルファスシリコン膜上
(絶縁膜を介しても良い)に塗布し、スピンコートする
ことでゲルマニウム含有層を形成する。
示すため、スピンコートの前にシリコン膜表面に絶縁膜
を形成しておいて、濡れ性を高めておくことは有効であ
る。この場合、絶縁膜が厚すぎるとゲルマニウムのシリ
コン膜中への熱拡散を阻害することになるので、10〜
30nmとしておくことが好ましい。
で結晶化工程を行うと、加熱されることによってゲルマ
ニウムがアモルファスシリコン膜中へ熱拡散し、結晶化
を助長する触媒元素として働く。
どの実施例との組み合わせも可能であり、どの実施例に
も適用できる。
結晶と見なせる結晶性を有する半導体膜を得ることがで
きる。そして、その様な半導体膜を活性層とするTFT
で回路を組み、高性能な半導体装置を実現することが可
能となる。
(実施例1)
(実施例1)
(実施例2)
(実施例3)
(実施例4)
5)
Claims (10)
- 【請求項1】非晶質を含む半導体膜に対してゲルマニウ
ムを添加する第1工程と、 前記第1工程の後、前記非晶質を含む半導体膜を、結晶
を含む半導体膜に変化させる第2工程と、 前記結晶を含む半導体膜に対して250〜5000mJ/c
m2のエネルギー密度のレーザーアニール処理を行う第3
工程と、 前記第3工程後の結晶を含む半導体膜に対してファーネ
スアニール処理を行う第4工程と、 前記第4工程後の結晶を含む半導体膜を酸化して膜厚を
減じる第5工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項2】非晶質を含む半導体膜に対してゲルマニウ
ムを添加する第1工程と、 前記第1工程の後、前記非晶質を含む半導体膜を、結晶
を含む半導体膜に変化させる第2工程と、 前記結晶を含む半導体膜に対して250〜5000mJ/c
m2のエネルギー密度のレーザーアニール処理を行う第3
工程と、 前記第3工程後の結晶を含む半導体膜に対して還元雰囲
気中において900〜1200℃のファーネスアニール
処理を行う第4工程と、 前記第4工程後の結晶を含む半導体膜を酸化して膜厚を
減じる第5工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項3】請求項1又は請求項2において、前記第5
工程は複数回の熱酸化工程によって行われることを特徴
とする半導体装置の作製方法。 - 【請求項4】非晶質を含む半導体膜に対してゲルマニウ
ムを添加する第1工程と、 前記第1工程の後、前記非晶質を含む半導体膜を、結晶
を含む半導体膜に変化させる第2工程と、 前記結晶を含む半導体膜に対して250〜5000mJ/c
m2のエネルギー密度のレーザーアニール処理を行う第3
工程と、 前記第3工程後の結晶を含む半導体膜を酸化して膜厚を
減じる第4工程と、 前記第4工程後の結晶を含む半導体膜に対してファーネ
スアニール処理を行う第5工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項5】非晶質を含む半導体膜に対してゲルマニウ
ムを添加する第1工程と、 前記第1工程の後、前記非晶質を含む半導体膜を、結晶
を含む半導体膜に変化させる第2工程と、 前記結晶を含む半導体膜に対して250〜5000mJ/c
m2のエネルギー密度のレーザーアニール処理を行う第3
工程と、 前記第3工程後の結晶を含む半導体膜を酸化して膜厚を
減じる第4工程と、 前記第4工程後の結晶を含む半導体膜に対して還元雰囲
気中において900〜1200℃のファーネスアニール
処理を行う第5工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項6】請求項4又は請求項5において、前記第4
工程は複数回の熱酸化工程によって行われることを特徴
とする半導体装置の作製方法。 - 【請求項7】請求項1乃至6のいずれか一において、前
記第2工程は前記非晶質を含む半導体膜を熱アニール処
理によって結晶化させる工程であることを特徴とする半
導体装置の作製方法。 - 【請求項8】請求項1乃至6のいずれか一において、前
記ゲルマニウムは前記非晶質を含む半導体膜中にイオン
インプランテーション法、プラズマドーピング法又はレ
ーザードーピング法によって添加されることを特徴とす
る半導体装置の作製方法。 - 【請求項9】請求項1乃至6のいずれか一において、前
記エネルギー密度(E)はレーザー発振器から発振され
たレーザー光の光強度(E0)、アッテネーターの透過
率(a)、光学系の透過率(b)、レーザー照射面積
(A)を用いてE=(E0×a×b)/Aで表されるこ
とを特徴とする半導体装置の作製方法。 - 【請求項10】請求項2又は請求項5において、前記還
元雰囲気とは水素雰囲気、アンモニア雰囲気、水素と窒
素の混合雰囲気又は水素とアルゴンの混合雰囲気である
ことを特徴とする半導体装置の作製方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10255494A JP2000114172A (ja) | 1998-08-07 | 1998-09-09 | 半導体装置の作製方法 |
US09/369,158 US6559036B1 (en) | 1998-08-07 | 1999-08-06 | Semiconductor device and method of manufacturing the same |
US09/908,727 US7186600B2 (en) | 1998-08-07 | 2001-07-20 | Semiconductor device and method of manufacturing the same |
US11/653,951 US7847294B2 (en) | 1998-08-07 | 2007-01-17 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22507098 | 1998-08-07 | ||
JP10-225070 | 1998-08-07 | ||
JP10255494A JP2000114172A (ja) | 1998-08-07 | 1998-09-09 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000114172A true JP2000114172A (ja) | 2000-04-21 |
JP2000114172A5 JP2000114172A5 (ja) | 2005-10-27 |
Family
ID=26526419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10255494A Withdrawn JP2000114172A (ja) | 1998-08-07 | 1998-09-09 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000114172A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6693044B1 (en) | 1998-01-12 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6828179B2 (en) | 2001-07-10 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing same |
US7160784B2 (en) | 2001-02-28 | 2007-01-09 | Semiconductor Energy Laboratory Co. Ltd. | Method of manufacturing a semiconductor film with little warp |
US7459354B2 (en) | 2001-01-29 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor |
WO2013054505A1 (ja) * | 2011-10-12 | 2013-04-18 | パナソニック株式会社 | 薄膜トランジスタ装置 |
-
1998
- 1998-09-09 JP JP10255494A patent/JP2000114172A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6693044B1 (en) | 1998-01-12 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7459354B2 (en) | 2001-01-29 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor |
US7160784B2 (en) | 2001-02-28 | 2007-01-09 | Semiconductor Energy Laboratory Co. Ltd. | Method of manufacturing a semiconductor film with little warp |
US7618904B2 (en) | 2001-02-28 | 2009-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US6828179B2 (en) | 2001-07-10 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing same |
CN1294619C (zh) * | 2001-07-10 | 2007-01-10 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
US7196400B2 (en) | 2001-07-10 | 2007-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with enhanced orientation ratio and method of manufacturing same |
WO2013054505A1 (ja) * | 2011-10-12 | 2013-04-18 | パナソニック株式会社 | 薄膜トランジスタ装置 |
US8860037B2 (en) | 2011-10-12 | 2014-10-14 | Panasonic Corporation | Thin-film transistor device |
JPWO2013054505A1 (ja) * | 2011-10-12 | 2015-03-30 | パナソニック株式会社 | 薄膜トランジスタ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7847294B2 (en) | Semiconductor device and method of manufacturing the same | |
EP0989614B1 (en) | TFT with an LDD structure and its manufacturing method | |
JP4376979B2 (ja) | 半導体装置の作製方法 | |
JP4386978B2 (ja) | 半導体装置の作製方法 | |
US7635861B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4376331B2 (ja) | 半導体装置の作製方法 | |
JP4667523B2 (ja) | 半導体装置及びその作製方法 | |
KR20030084738A (ko) | 반도체 장치 및 그 제조방법 | |
US8603870B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4450900B2 (ja) | 半導体装置の作製方法 | |
JP2000114173A (ja) | 半導体装置の作製方法 | |
JP2000114172A (ja) | 半導体装置の作製方法 | |
JP2000114526A (ja) | 半導体装置及びその作製方法 | |
JP4044176B2 (ja) | 半導体装置 | |
JP4298009B2 (ja) | Soi基板の作製方法及び半導体装置の作製方法 | |
JP3923141B2 (ja) | 半導体装置およびその作製方法 | |
JP4201239B2 (ja) | 半導体装置 | |
JP4249886B2 (ja) | 薄膜半導体装置の製造方法 | |
JP4514862B2 (ja) | 半導体装置の作製方法 | |
JPH11284198A (ja) | 半導体装置およびその作製方法 | |
US7294535B1 (en) | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same | |
JP4115582B2 (ja) | 半導体装置の作製方法 | |
JPH11307783A (ja) | 半導体装置およびその作製方法 | |
JP4493751B2 (ja) | 半導体装置の作製方法 | |
JP2006344985A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090917 |