JPH03291972A - Ｍｏｓ型薄膜トランジスタ - Google Patents
Ｍｏｓ型薄膜トランジスタInfo
- Publication number
- JPH03291972A JPH03291972A JP9335390A JP9335390A JPH03291972A JP H03291972 A JPH03291972 A JP H03291972A JP 9335390 A JP9335390 A JP 9335390A JP 9335390 A JP9335390 A JP 9335390A JP H03291972 A JPH03291972 A JP H03291972A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- film transistor
- particle size
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 7
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000003134 recirculating effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ＭＯＳ型薄膜トランジスタに関する。
従来、絶縁物質上に形成されるシリコン薄膜ＭＯ８−Ｆ
ＥＴは、シリコン薄膜層が多結晶Ｓｉまたは、グレイン
・バウンダリーを含む単結晶化されたＳｉで構成されて
いた。シリコン薄膜層が多結晶シリコンの場合、電子及
び正孔の移動度が小さいためＭＯＳ−ＦＥＴの動作速度
が規制されるという欠点があった。また、多結晶シリコ
ンをレーザ再結晶化、またはランプ再結晶化した場合、
グレイン・バウンダリーが生じ、このグレイン・バウン
ダリーがＭＯＳ・ＦＥＴのチャンネル領域に存在すると
、ＭＯＳ・ＦＥＴのリーク不良、動作速度の減少の原因
になる。
ＥＴは、シリコン薄膜層が多結晶Ｓｉまたは、グレイン
・バウンダリーを含む単結晶化されたＳｉで構成されて
いた。シリコン薄膜層が多結晶シリコンの場合、電子及
び正孔の移動度が小さいためＭＯＳ−ＦＥＴの動作速度
が規制されるという欠点があった。また、多結晶シリコ
ンをレーザ再結晶化、またはランプ再結晶化した場合、
グレイン・バウンダリーが生じ、このグレイン・バウン
ダリーがＭＯＳ・ＦＥＴのチャンネル領域に存在すると
、ＭＯＳ・ＦＥＴのリーク不良、動作速度の減少の原因
になる。
これを解決するため、特開昭５９−２２８７６３号の技
術によれば、前記ＭＯ８−ＦＥＴチャンネル部分を１つ
の単結晶で構成することを提案している。
術によれば、前記ＭＯ８−ＦＥＴチャンネル部分を１つ
の単結晶で構成することを提案している。
しかしながら、現実には１つ１つの素子におけるチャン
ネル部を必ず１つの単結晶で構成することを極めてむづ
かしい。すなわち、基板位置の違いやレーザーの精度等
により、すべての素子のチャンネル部をそれぞれ１つの
単結晶にするのははシネ可能である。そのためにある素
子ではチャンネル部が単結晶であるのに別の素子では、
チャンネル部に結晶粒界が存在するようになってしまい
、結晶粒界のある素子（第１図Ａ）と、結晶粒界のない
素子（第１図Ｂ）ではＯＮ抵抗値などが著しく違ってし
まうという問題があった。
ネル部を必ず１つの単結晶で構成することを極めてむづ
かしい。すなわち、基板位置の違いやレーザーの精度等
により、すべての素子のチャンネル部をそれぞれ１つの
単結晶にするのははシネ可能である。そのためにある素
子ではチャンネル部が単結晶であるのに別の素子では、
チャンネル部に結晶粒界が存在するようになってしまい
、結晶粒界のある素子（第１図Ａ）と、結晶粒界のない
素子（第１図Ｂ）ではＯＮ抵抗値などが著しく違ってし
まうという問題があった。
本発明の目的は、すべての素子のチャンネル部に結晶粒
界を存在させることによって素子のばらつきを小さくす
ることを目的とする。
界を存在させることによって素子のばらつきを小さくす
ることを目的とする。
本発明は、＃！縁縁板板上シリコン薄膜が形成されてい
るＭＯ５型薄膜トランジスタにおいてシリコン薄膜のチ
ャンネル領域が０．５〜５μｍの結晶粒径をもつ多結晶
シリコンにより構成され、チャンネル巾より前記結晶粒
径が小さいことを特徴とするＭＯ８型薄膜トランジスタ
に関する。
るＭＯ５型薄膜トランジスタにおいてシリコン薄膜のチ
ャンネル領域が０．５〜５μｍの結晶粒径をもつ多結晶
シリコンにより構成され、チャンネル巾より前記結晶粒
径が小さいことを特徴とするＭＯ８型薄膜トランジスタ
に関する。
このようにすることにより、通常ＴＰＴのチャンネル巾
は１〜１０μｍ程度であるので、チャンネル領域に少く
とも１つ以上の結晶粒界が比較的均一に、かつできるだ
け少く存在させたことになり、そのため各素子間の不均
一性がいちじるしく減少できた。
は１〜１０μｍ程度であるので、チャンネル領域に少く
とも１つ以上の結晶粒界が比較的均一に、かつできるだ
け少く存在させたことになり、そのため各素子間の不均
一性がいちじるしく減少できた。
本発明における活性層となるシリコン薄膜は多結晶ある
いは非晶質シリコン薄膜にシリコンをイオン注入して形
成した非晶質シリコン薄膜やＬＰ−ＣＶＤ法で５８０℃
以下で形成された非晶質シリコン薄膜、スパッタ法およ
びプラズマＣＶＤ法で形成された非晶質シリコン薄膜等
を、５００℃〜６５０℃でアニールして同相成長させた
ものを用いる。
いは非晶質シリコン薄膜にシリコンをイオン注入して形
成した非晶質シリコン薄膜やＬＰ−ＣＶＤ法で５８０℃
以下で形成された非晶質シリコン薄膜、スパッタ法およ
びプラズマＣＶＤ法で形成された非晶質シリコン薄膜等
を、５００℃〜６５０℃でアニールして同相成長させた
ものを用いる。
以下実施例に従って説明する。
実施例
絶縁基板上にＬＰ−ＣＶＤ法を用い５００℃で非晶質シ
リコン薄膜を１０００人形威し、６００℃で１００時間
、Ｎ２雰囲気でアニールを行い、シリコン薄膜を同相成
長させ活性層となる再結晶シリコン薄膜を作製する。こ
のシリコン薄膜は結晶粒径が３μｍ程度であった。以下
は１通常の多結晶シリコン薄膜トランジスタと同様にゲ
ート絶縁膜、ゲート電極、拡散層、層間絶縁膜およびメ
タルを積層、パターニングして、シリコン薄膜トランジ
スタを形成する。水素化処理は、拡散層の形成後のどこ
で行っても良い。
リコン薄膜を１０００人形威し、６００℃で１００時間
、Ｎ２雰囲気でアニールを行い、シリコン薄膜を同相成
長させ活性層となる再結晶シリコン薄膜を作製する。こ
のシリコン薄膜は結晶粒径が３μｍ程度であった。以下
は１通常の多結晶シリコン薄膜トランジスタと同様にゲ
ート絶縁膜、ゲート電極、拡散層、層間絶縁膜およびメ
タルを積層、パターニングして、シリコン薄膜トランジ
スタを形成する。水素化処理は、拡散層の形成後のどこ
で行っても良い。
本発明によるシリコン薄膜トランジスタは、各素子のチ
ャンネル領域に結果的に結晶粒界が少くとも１つは存在
しているので、結晶粒界の有り無しにともなう各素子間
のＯＮ抵抗値のばらつきが著るしく少く、大面積におい
ても均一なシリコン薄膜トランジスタを得ることができ
・た。
ャンネル領域に結果的に結晶粒界が少くとも１つは存在
しているので、結晶粒界の有り無しにともなう各素子間
のＯＮ抵抗値のばらつきが著るしく少く、大面積におい
ても均一なシリコン薄膜トランジスタを得ることができ
・た。
第１図は、従来のシリコン薄膜トランジスタの断面図、
第２図は、本発明によるシリコン薄膜トランジスタの断
面図である。 １１．２１・・・絶縁基板 １２．２２・・・活性層（チャンネル領域）１３．２３
・・・ゲート絶縁膜 １４．２４・・・ゲート電極 １５．２５・・・拡散層 １６．２６・・・層間絶縁膜 １７．２７・・・メタル
第２図は、本発明によるシリコン薄膜トランジスタの断
面図である。 １１．２１・・・絶縁基板 １２．２２・・・活性層（チャンネル領域）１３．２３
・・・ゲート絶縁膜 １４．２４・・・ゲート電極 １５．２５・・・拡散層 １６．２６・・・層間絶縁膜 １７．２７・・・メタル
Claims (1)
- １、絶縁基板上にシリコン薄膜が形成されているＭＯＳ
型薄膜トランジスタにおいて、シリコン薄膜のチャンネ
ル領域が０．５〜５μｍの結晶粒径をもつ多結晶シリコ
ンにより構成され、チャンネル巾より前記結晶粒径が小
さいことを特徴とするＭＯＳ型薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9335390A JPH03291972A (ja) | 1990-04-09 | 1990-04-09 | Ｍｏｓ型薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9335390A JPH03291972A (ja) | 1990-04-09 | 1990-04-09 | Ｍｏｓ型薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03291972A true JPH03291972A (ja) | 1991-12-24 |
Family
ID=14079912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9335390A Pending JPH03291972A (ja) | 1990-04-09 | 1990-04-09 | Ｍｏｓ型薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03291972A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744824A (en) * | 1994-06-15 | 1998-04-28 | Sharp Kabushiki Kaisha | Semiconductor device method for producing the same and liquid crystal display including the same |
| US5851860A (en) * | 1994-07-15 | 1998-12-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
| US6613613B2 (en) | 1994-08-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film type monolithic semiconductor device |
| CN100399125C (zh) * | 1993-06-12 | 2008-07-02 | 株式会社半导体能源研究所 | 具有薄膜晶体管的器件 |
| RU2754995C1 (ru) * | 2020-11-23 | 2021-09-08 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления тонкопленочного транзистора |
-
1990
- 1990-04-09 JP JP9335390A patent/JPH03291972A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100399125C (zh) * | 1993-06-12 | 2008-07-02 | 株式会社半导体能源研究所 | 具有薄膜晶体管的器件 |
| US5744824A (en) * | 1994-06-15 | 1998-04-28 | Sharp Kabushiki Kaisha | Semiconductor device method for producing the same and liquid crystal display including the same |
| US5851860A (en) * | 1994-07-15 | 1998-12-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
| US6613613B2 (en) | 1994-08-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film type monolithic semiconductor device |
| RU2754995C1 (ru) * | 2020-11-23 | 2021-09-08 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления тонкопленочного транзистора |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0590586A (ja) | 薄膜トランジスタ | |
| US6800874B2 (en) | CMOS process for double vertical channel thin film transistor | |
| JPH02222546A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH03291972A (ja) | Ｍｏｓ型薄膜トランジスタ | |
| JP3056813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| JPS6148976A (ja) | 薄膜トランジスタ | |
| JPS5968974A (ja) | Ｍｉｓ半導体装置 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2715919B2 (ja) | 薄膜トランジスタｃｍｏｓ回路 | |
| JP2645663B2 (ja) | 薄膜半導体装置とその製造方法 | |
| JP2759153B2 (ja) | 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPS6211274A (ja) | ポリシリコン薄膜電界効果トランジスタ | |
| JPH0242719A (ja) | 半導体装置の製造方法 | |
| JPH0225072A (ja) | 半導体装置の製造方法 | |
| JPH03153080A (ja) | 半導体素子の製造方法 | |
| JPS60170975A (ja) | 縦型ｍｏｓｆｅｔの製造方法 | |
| JPH05243272A (ja) | 薄膜トランジスタの製造方法 | |
| JP2817633B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH07263697A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH05136168A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62112361A (ja) | 相補型半導体装置 |