JPS6211274A - ポリシリコン薄膜電界効果トランジスタ - Google Patents

ポリシリコン薄膜電界効果トランジスタ

Info

Publication number
JPS6211274A
JPS6211274A JP15106685A JP15106685A JPS6211274A JP S6211274 A JPS6211274 A JP S6211274A JP 15106685 A JP15106685 A JP 15106685A JP 15106685 A JP15106685 A JP 15106685A JP S6211274 A JPS6211274 A JP S6211274A
Authority
JP
Japan
Prior art keywords
polycrystalline
thin film
field effect
effect transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15106685A
Other languages
English (en)
Inventor
Masahiro Susa
匡裕 須佐
Koji Senda
耕司 千田
Yoshimitsu Hiroshima
広島 義光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15106685A priority Critical patent/JPS6211274A/ja
Publication of JPS6211274A publication Critical patent/JPS6211274A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アモルファス・シリコン・イメージセンサや
液晶71へリツクスディスプレイ等の駆動回路に用いる
ことができるポリシリコン薄膜電界効果トランジスタに
関するものである。
従来の技術 近年、ポリシリコン薄膜電界効果トランジスタは、ア〔
ルファス・シリコン・イメージセンサや液晶マトリック
スディスプレイ等の駆動回路として多用されるようにな
ってきた。
このような従来のポリシリコン薄膜電界効果トランジス
タについて第2図を用いて説明する。第2図は従来のポ
リシリコン薄膜電界効果トランジスタの断面図で、1は
石英基板、2−は5102膜、3はアルミニウム電極、
4はゲート電極、5はn°形ポリシリコン層、6はi形
ポリシリコン層である。
発明が解決しようとする問題点 しかしながら、上記従来の構成では、チャンネル部がi
形ポリシリコン層6で構成されていても、ポリシリコン
tよ多くの粒界や不適当な不純物を含むために、フェル
ミ・レベルが真性位置より伝導帯側あるいは価電子帯側
にシフトするので、トランジスタがオフの時でも、約1
O−3A/adのリーク電流が流れるという問題点を有
していた。
本発明は上記従来の問題点を解消するもので、オフ時の
リーク電流を低減することのできるポリシリコン薄膜電
界効果トランジスタを提供Jることを目的とする。
問題点を解決するための手段 上記問題点を解決するため、本発明のポリシリコン7a
膜電界効果トランジスタは、チャンネル部のポリシリコ
ン層に3族原子あるいは5族原子を添m t、、て真性
のポリシリコン層としたものである。
作用 1記構成によれば、粒界や不適当な不純物によって真性
位置よりシフトしていたフェルミ・レベルが真性位置に
戻されるために、オフ時のリーク電流が低減されること
となる。
実施例 以下、本発明の一実施例を第1図に基づいて説明する。
第1図は本発明の一実施例におけるポリシリコン簿模雷
界効宋トランジスタの断面図で、第2図に示す構pi要
素と同一の構成要素には同一の符号を付している。第1
図において、1は石英基板、2は5i02膜、3はアル
ミニウム電極、4はゲート電極、5はn°形ポリシリコ
ン層、7は3族あるいは5族の原子を不純物として含ん
だポリシリコン層である。本実施例では、石英基板1上
に常圧CVD法で厚さ2μmの5i02模2を堆積し、
その、トに減圧CVD払で厚さ0,5μmのポリシリコ
ン層を成長させた。その後、光りソグラフィ技術とイオ
ン汀λ法とを用いて、チャンネル部のみに、ドーズMA
 2.0xlOv/Cll1のP゛イオン注入した。つ
づいて、ゲート酸化およびゲート電極用のポリシリコン
成長を行ない、そのポリシリコンにPを拡散したあと、
光りソグラフィ技術とプラズマ・エツチングでゲート電
極4を形成し、イオン11人法で1.OX 1G” /
aiのドーズ吊のP。
イオンを注入し、n°形ポリシリコン層5を形成した。
さらに、イの上に常圧CVD法で約1μmの5iO21
112を堆積し、コンタクト窓を開けたあと、アルミニ
ウム電極3を形成した。この結果、オフ時のリーク電流
は、従来の1O−3A/aIから1O−4A/d以下に
低減され、−桁以上改善された。
このように本実施例によれば、ポリシリコン薄膜電界5
11+東トランジスタのチャンネル部に3族あるいは5
Isの原子を不純物として含゛むポリシリコン層を設け
ることにより、粒界や不適当な不純物によってシフトし
ていたフェルミ・レベルが真性位置に戻されるので、3
7時のリーク電流を低減することができる。
発明の効果 以上述べたごとく本発明によれば、チャンネル部のポリ
シリコン層に3族原子もしくは511i原子を不純物と
して添加し、粒界や他の不純物などによって真性位置か
らシフトしたフェルミ・レベルを真性位置に戻すことが
できるので、トランジスタのオフ時におけるリーク電流
を低減することができ、その工業的利用価値は極めて大
である。
【図面の簡単な説明】
第1図は本発明の一実施例におけるポリシリコン簿膜電
界効果トランジスタの断面図、第2図は従来のポリシリ
コン1鋭電界効果トランジスタの断面図である。 7・・・3&あるいは5族の原子を含有したポリシリコ
ン層 代理人   森  本  義  弘 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1、チャンネル部のポリシリコン層に3族原子あるいは
    5族原子を添加して真性のポリシリコン層としたポリシ
    リコン薄膜電界効果トランジスタ。
JP15106685A 1985-07-08 1985-07-08 ポリシリコン薄膜電界効果トランジスタ Pending JPS6211274A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15106685A JPS6211274A (ja) 1985-07-08 1985-07-08 ポリシリコン薄膜電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15106685A JPS6211274A (ja) 1985-07-08 1985-07-08 ポリシリコン薄膜電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS6211274A true JPS6211274A (ja) 1987-01-20

Family

ID=15510556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15106685A Pending JPS6211274A (ja) 1985-07-08 1985-07-08 ポリシリコン薄膜電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS6211274A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018181A (en) * 1990-10-12 2000-01-25 Mitsubishi Denki Kabushiki Kaisha Thin film transistor and manufacturing method thereof
WO2014121007A2 (en) 2013-02-01 2014-08-07 3M Innovative Properties Company Coating compositions and articles made therefrom

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018181A (en) * 1990-10-12 2000-01-25 Mitsubishi Denki Kabushiki Kaisha Thin film transistor and manufacturing method thereof
WO2014121007A2 (en) 2013-02-01 2014-08-07 3M Innovative Properties Company Coating compositions and articles made therefrom

Similar Documents

Publication Publication Date Title
JPS6187371A (ja) 薄膜半導体装置
JPH05335573A (ja) 薄膜半導体装置
JPH07273349A (ja) 半導体集積回路
JPS6211274A (ja) ポリシリコン薄膜電界効果トランジスタ
JP3008485B2 (ja) 薄膜トランジスタ
JPH0290683A (ja) 薄膜トランジスタ及びその製造方法
JPH06209010A (ja) 薄膜トランジスタの製造方法
JP3214091B2 (ja) 薄膜トランジスタの製造方法
JPH03291972A (ja) Mos型薄膜トランジスタ
JPS60251666A (ja) 薄膜トランジスタ
JPH05114732A (ja) 薄膜トランジスタ
JPS63193568A (ja) 薄膜トランジスタ
JP2615585B2 (ja) 砒化ガリウムトランジスタ
JPH0521800A (ja) Soimosfet
JPH0554271B2 (ja)
JPH0284775A (ja) 縦型薄膜トランジスタの製造方法
JPS6313378A (ja) 半導体装置およびその製造方法
JP2645663B2 (ja) 薄膜半導体装置とその製造方法
JPH07218929A (ja) 薄膜トランジスターのアレイ構造
JPS6380570A (ja) 薄膜トランジスタの製造方法
JPH05190853A (ja) 表示装置
JPH0277159A (ja) 薄膜半導体素子
JPH01309379A (ja) 薄膜半導体素子
JP2002319678A (ja) 薄膜型半導体装置及びその製造方法
JPH05110088A (ja) 薄膜トランジスタ回路の製造方法