JPH0554271B2 - - Google Patents
Info
- Publication number
- JPH0554271B2 JPH0554271B2 JP58065470A JP6547083A JPH0554271B2 JP H0554271 B2 JPH0554271 B2 JP H0554271B2 JP 58065470 A JP58065470 A JP 58065470A JP 6547083 A JP6547083 A JP 6547083A JP H0554271 B2 JPH0554271 B2 JP H0554271B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- film transistor
- electrode
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 239000010408 film Substances 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052723 transition metal Inorganic materials 0.000 claims description 8
- 150000003624 transition metals Chemical class 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000990 Ni alloy Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は多結晶シリコンを用いた薄膜トランジ
スタに関するものである。
スタに関するものである。
薄膜トランジスタは、絶縁体基板上に蒸着等に
より、半導体薄膜を被着形成して能動素子を作つ
たもので、通常は電解効果形であり、構造および
動作ともにMOS−FETに類似している。しかし
ながらMOS−FETが通常単結晶基板を用いて形
成されるのに対してこの薄膜トランジスタは絶縁
体基板上に形成した半導体薄膜によつて構成され
るために大面積トランジスタアレイを製作できる
という利点を有している。このため、例えば、液
晶マトリツクスデイスプレイのクロストーク防止
用スイツチング素子として極めて好適である。す
なわち液晶マトリツクスデイスプレイは近年ポケ
ツトテレビやコンピユータ端末用機器として開発
が進められ、画像の一層の精細化が求められてい
るが、画素子数の増加に伴なうクロストークを防
止するためには、各画素にスイツチング素子を付
設する手段が有効である。この場合、薄膜トラン
ジスタを用いればデイスプレイパネルの一方の基
板上に形成できるので有利である。またこの場
合、薄膜を構成する半導体としては、CdS、
CdSe等の化合物やアモルフアスシリコン等も用
いられるが、特性の安定性や無公害の観点から多
結晶シリコンが最もすぐれている。
より、半導体薄膜を被着形成して能動素子を作つ
たもので、通常は電解効果形であり、構造および
動作ともにMOS−FETに類似している。しかし
ながらMOS−FETが通常単結晶基板を用いて形
成されるのに対してこの薄膜トランジスタは絶縁
体基板上に形成した半導体薄膜によつて構成され
るために大面積トランジスタアレイを製作できる
という利点を有している。このため、例えば、液
晶マトリツクスデイスプレイのクロストーク防止
用スイツチング素子として極めて好適である。す
なわち液晶マトリツクスデイスプレイは近年ポケ
ツトテレビやコンピユータ端末用機器として開発
が進められ、画像の一層の精細化が求められてい
るが、画素子数の増加に伴なうクロストークを防
止するためには、各画素にスイツチング素子を付
設する手段が有効である。この場合、薄膜トラン
ジスタを用いればデイスプレイパネルの一方の基
板上に形成できるので有利である。またこの場
合、薄膜を構成する半導体としては、CdS、
CdSe等の化合物やアモルフアスシリコン等も用
いられるが、特性の安定性や無公害の観点から多
結晶シリコンが最もすぐれている。
第１図および第２図は、通常用いられているこ
の種の薄膜トランジスタの一例を示す要部断面図
である。同図において、１はガラス等からなる絶
縁体基板、２は半導体膜、３は絶縁膜、４，５は
ソース、ドレイン電極、６はゲート電極である。
の種の薄膜トランジスタの一例を示す要部断面図
である。同図において、１はガラス等からなる絶
縁体基板、２は半導体膜、３は絶縁膜、４，５は
ソース、ドレイン電極、６はゲート電極である。
しかしながら、上記構成を有する薄膜トランジ
スタにおいて、半導体膜２が多結晶シリコンの場
合、膜厚が薄いと結晶性が不十分で良好な動作特
性が得られず、良好な動作特性を得るためには膜
厚は約2000Å以上、望ましくは約5000Å以上必要
である。ところが、半導体膜２の膜厚をこのよう
に厚くすると、第１図、第２図の構造の場合、ゲ
ートに電圧を印加してもソース電極４およびドレ
イン電極５近傍の半導体膜２にキヤリアが十分に
励起されず、動作しにくくなるという欠点があつ
た。そこで半導体膜２として多結晶シリコンを用
いる場合には、キヤリア励起上、有利な第３図、
第４図の構造が望ましいと考えられる。なお、第
３図、第４図において、第１図、第２図と同一部
分には同一符号を付してある。しかしながら、第
３図の構造ではソース電極４およびドレイン電極
５を形成後、多結晶シリコンの半導体膜２を形成
することになるが、多結晶シリコン膜を形成する
ためには基板温度を約500℃あるいはそれ以上に
上げる必要があり、シリコン膜を形成する時点で
電極材料がシリコン中に拡散、あるいはシリコン
と反応してしまい、実際上採用できないという欠
点がある。結局半導体膜２として多結晶シリコン
を用いる場合には第４図の構造をとらざるを得な
くなる。
スタにおいて、半導体膜２が多結晶シリコンの場
合、膜厚が薄いと結晶性が不十分で良好な動作特
性が得られず、良好な動作特性を得るためには膜
厚は約2000Å以上、望ましくは約5000Å以上必要
である。ところが、半導体膜２の膜厚をこのよう
に厚くすると、第１図、第２図の構造の場合、ゲ
ートに電圧を印加してもソース電極４およびドレ
イン電極５近傍の半導体膜２にキヤリアが十分に
励起されず、動作しにくくなるという欠点があつ
た。そこで半導体膜２として多結晶シリコンを用
いる場合には、キヤリア励起上、有利な第３図、
第４図の構造が望ましいと考えられる。なお、第
３図、第４図において、第１図、第２図と同一部
分には同一符号を付してある。しかしながら、第
３図の構造ではソース電極４およびドレイン電極
５を形成後、多結晶シリコンの半導体膜２を形成
することになるが、多結晶シリコン膜を形成する
ためには基板温度を約500℃あるいはそれ以上に
上げる必要があり、シリコン膜を形成する時点で
電極材料がシリコン中に拡散、あるいはシリコン
と反応してしまい、実際上採用できないという欠
点がある。結局半導体膜２として多結晶シリコン
を用いる場合には第４図の構造をとらざるを得な
くなる。
第４図の構造の場合、ソース電極４、ドレイン
電極５の形成は、マスク蒸着でも可能であるが、
電極パターンの精度が不十分であり、ソース電極
４とドレイン電極５間のリークが起りやすいなど
の欠点がある。これに対してフオトエツチングで
は容易に所定の電極パターンを形成することがで
きて望ましい結果を得ることができる。また電極
材料としては多結晶シリコンと反応しにくいこ
と、良好な電気的コンタクトがとれることなどの
条件を考慮すると、ほぼAlに限定される。結局
多結晶シリコン薄膜トランジスタのソース電極
４、ドレイン電極５としてはフオトエツチングで
Alのパターンを形成したものが望ましいことに
なる。
電極５の形成は、マスク蒸着でも可能であるが、
電極パターンの精度が不十分であり、ソース電極
４とドレイン電極５間のリークが起りやすいなど
の欠点がある。これに対してフオトエツチングで
は容易に所定の電極パターンを形成することがで
きて望ましい結果を得ることができる。また電極
材料としては多結晶シリコンと反応しにくいこ
と、良好な電気的コンタクトがとれることなどの
条件を考慮すると、ほぼAlに限定される。結局
多結晶シリコン薄膜トランジスタのソース電極
４、ドレイン電極５としてはフオトエツチングで
Alのパターンを形成したものが望ましいことに
なる。
しかしながら、このような多結晶シリコン薄膜
トランジスタを製作したところ、以下に記述する
ような問題があつた。すなわち、多結晶シリコン
薄膜トランジスタは、完成後にH2雰囲気中ある
いはH2を含んだN2雰囲気中でアニール処理を行
なうと動作特性が改善されるが、アニール温度が
高いとソース電極４、ドレイン電極５を形成する
Alが多結晶シリコンの結晶粒界に拡散し、オフ
抵抗が低下する。
トランジスタを製作したところ、以下に記述する
ような問題があつた。すなわち、多結晶シリコン
薄膜トランジスタは、完成後にH2雰囲気中ある
いはH2を含んだN2雰囲気中でアニール処理を行
なうと動作特性が改善されるが、アニール温度が
高いとソース電極４、ドレイン電極５を形成する
Alが多結晶シリコンの結晶粒界に拡散し、オフ
抵抗が低下する。
これを抑止するためには、アニール処理をAl
の多結晶シリコンの結晶粒界への拡散が顕著とな
らない範囲の低い温度で行なえばよいが、このよ
うな温度でアニール処理を行なつた場合には動作
特性の改善効果が十分に得られず、このため良好
な動作特性が得にくくなるという問題があつた。
の多結晶シリコンの結晶粒界への拡散が顕著とな
らない範囲の低い温度で行なえばよいが、このよ
うな温度でアニール処理を行なつた場合には動作
特性の改善効果が十分に得られず、このため良好
な動作特性が得にくくなるという問題があつた。
したがつて本発明は、このような問題に鑑みて
なされたものであり、その目的とするところは、
ソース電極、ドレイン電極を形成するAlの多結
晶シリコンの結晶粒界への拡散を抑制して動作特
性が良好でかつ一定の多結晶シリコン薄膜トラン
ジスタを提供することにある。
なされたものであり、その目的とするところは、
ソース電極、ドレイン電極を形成するAlの多結
晶シリコンの結晶粒界への拡散を抑制して動作特
性が良好でかつ一定の多結晶シリコン薄膜トラン
ジスタを提供することにある。
このような目的を達成するために本発明は、ソ
ース電極、ドレイン電極をAlと遷移金属との合
金で形成したものである。
ース電極、ドレイン電極をAlと遷移金属との合
金で形成したものである。
次に図面を用いて本発明の実施例を詳細に説明
する。
する。
第５図は本発明による多結晶シリコン薄膜トラ
ンジスタの一例を示す断面図であり、前述の図と
同一部分には同一符号を付してある。同図におい
て、多結晶シリコン薄膜トランジスタは、絶縁体
基板１上に真空蒸着して形成した多結晶シリコン
半導体膜２を用い、ゲート絶縁膜３にはスパツタ
で形成したAl2O3を用い、ゲート電極６はAlを真
空蒸着したAl膜をフオトエツチングすることに
より形成している。そして、ソース電極４０、ド
レイン電極５０はAlに遷移金属としてNiをモル
比で25％含むAl−25％Ni合金を真空蒸着したAl
−Ni合金膜をフオトエツチングすることにより
形成されている。このとき、ゲート絶縁膜３を形
成する前に多結晶シリコン半導体膜２の表面を酸
素プラズマにさらし、酸化処理膜を形成しておく
と、多結晶シリコン薄膜トランジスタのオフ抵抗
の経時変化を抑止することが可能であり、多結晶
シリコン半導体膜２の表面の酸素プラズマ処理は
特性の安定化に極めて有効である。
ンジスタの一例を示す断面図であり、前述の図と
同一部分には同一符号を付してある。同図におい
て、多結晶シリコン薄膜トランジスタは、絶縁体
基板１上に真空蒸着して形成した多結晶シリコン
半導体膜２を用い、ゲート絶縁膜３にはスパツタ
で形成したAl2O3を用い、ゲート電極６はAlを真
空蒸着したAl膜をフオトエツチングすることに
より形成している。そして、ソース電極４０、ド
レイン電極５０はAlに遷移金属としてNiをモル
比で25％含むAl−25％Ni合金を真空蒸着したAl
−Ni合金膜をフオトエツチングすることにより
形成されている。このとき、ゲート絶縁膜３を形
成する前に多結晶シリコン半導体膜２の表面を酸
素プラズマにさらし、酸化処理膜を形成しておく
と、多結晶シリコン薄膜トランジスタのオフ抵抗
の経時変化を抑止することが可能であり、多結晶
シリコン半導体膜２の表面の酸素プラズマ処理は
特性の安定化に極めて有効である。
このような多結晶シリコン薄膜トランジスタを
完成した後にN2＋10％H2雰囲気中で約450℃で
約30分間アニール処理をした。比較としてソース
電極、ドレイン電極にAl膜を用いた以外は全く
同じ方法によつた多結晶シリコン薄膜トランジス
タを製作した。そして、両者のオフ抵抗を比較し
たところ、前者の値は多結晶シリコン膜の比抵抗
と、ソース電極、ドレイン電極の寸法から期待さ
れるものとはほぼ一致したが、後者の値はそれよ
り約１桁低下していた。また、ソース電極、ドレ
イン電極にAl膜を用い、完成後のアニール温度
を約350℃以外は全く同じ方法によつた多結晶シ
リコン薄膜トランジスタのオフ抵抗は、多結晶シ
リコン膜の比抵抗と、ソース電極、ドレイン電極
の寸法から期待されるものとほぼ一致したが、そ
の相互コンダクタンスの値は本発明による多結晶
シリコン薄膜トランジスタの値の約30％であつ
た。
完成した後にN2＋10％H2雰囲気中で約450℃で
約30分間アニール処理をした。比較としてソース
電極、ドレイン電極にAl膜を用いた以外は全く
同じ方法によつた多結晶シリコン薄膜トランジス
タを製作した。そして、両者のオフ抵抗を比較し
たところ、前者の値は多結晶シリコン膜の比抵抗
と、ソース電極、ドレイン電極の寸法から期待さ
れるものとはほぼ一致したが、後者の値はそれよ
り約１桁低下していた。また、ソース電極、ドレ
イン電極にAl膜を用い、完成後のアニール温度
を約350℃以外は全く同じ方法によつた多結晶シ
リコン薄膜トランジスタのオフ抵抗は、多結晶シ
リコン膜の比抵抗と、ソース電極、ドレイン電極
の寸法から期待されるものとほぼ一致したが、そ
の相互コンダクタンスの値は本発明による多結晶
シリコン薄膜トランジスタの値の約30％であつ
た。
なお、前述した実施例では、ソース電極、ドレ
イン電極に遷移金属としてAl−25％Ni合金を用
いた場合について説明したが、本発明はこれに限
定されず、Niの代りに他の遷移金属として例え
ばCo、Pt、Ｗ、Mo、Pd、Re、Ta、Tiなどを用
いても良い。また、その含有量は25％（モル比）
に限定されず、５〜50％の範囲であれば良い。こ
の場合、遷移金属の含有量が５％未満ではAlの
多結晶シリコンの結晶粒界への拡散を抑止する効
果が得られず、50％をこえると多結晶シリコンと
の電気的コンタクトが得にくくなる。
イン電極に遷移金属としてAl−25％Ni合金を用
いた場合について説明したが、本発明はこれに限
定されず、Niの代りに他の遷移金属として例え
ばCo、Pt、Ｗ、Mo、Pd、Re、Ta、Tiなどを用
いても良い。また、その含有量は25％（モル比）
に限定されず、５〜50％の範囲であれば良い。こ
の場合、遷移金属の含有量が５％未満ではAlの
多結晶シリコンの結晶粒界への拡散を抑止する効
果が得られず、50％をこえると多結晶シリコンと
の電気的コンタクトが得にくくなる。
また、前述した実施例では、ソース電極、ドレ
イン電極のAl合金膜を蒸着法により形成した場
合について説明したが、本発明はこれに限定され
ず、他の方法、例えばスパツタなどによつて形成
しても良い。
イン電極のAl合金膜を蒸着法により形成した場
合について説明したが、本発明はこれに限定され
ず、他の方法、例えばスパツタなどによつて形成
しても良い。
以上説明したように本発明によれば、ソース電
極、ドレイン電極材料にAlと遷移金属との合金
を用いることによつて、多結晶シリコン薄膜トラ
ンジスタ完成後のアニール処理時のAlの多結晶
シリコンの結晶粒界への拡散が抑制されるので、
アニール処理を高温度で行なうことができるた
め、薄膜トランジスタの動作特性が大幅に向上す
るという極めて優れた効果が得られる。また本発
明によれば、第４図に示す構造の薄膜トランジス
タで問題であつた多結晶シリコン膜上にAlを全
面に蒸着した後に高温工程が入るとAlが多結晶
シリコン中に拡散して多結晶シリコン表面、特に
薄膜トランジスタのソース・ドレイン間にあるチ
ヤネル部分が汚染され、特性が劣化するのを防止
する効果もある。
極、ドレイン電極材料にAlと遷移金属との合金
を用いることによつて、多結晶シリコン薄膜トラ
ンジスタ完成後のアニール処理時のAlの多結晶
シリコンの結晶粒界への拡散が抑制されるので、
アニール処理を高温度で行なうことができるた
め、薄膜トランジスタの動作特性が大幅に向上す
るという極めて優れた効果が得られる。また本発
明によれば、第４図に示す構造の薄膜トランジス
タで問題であつた多結晶シリコン膜上にAlを全
面に蒸着した後に高温工程が入るとAlが多結晶
シリコン中に拡散して多結晶シリコン表面、特に
薄膜トランジスタのソース・ドレイン間にあるチ
ヤネル部分が汚染され、特性が劣化するのを防止
する効果もある。
第１図ないし第４図は従来の多結晶シリコン薄
膜トランジスタを示す要部断面図、第５図は本発
明による多結晶シリコン薄膜トランジスタの一例
を示す要部断面図である。 １……絶縁体基板、２……半導体膜（多結晶シ
リコン膜）、３……絶縁膜、４……ソース電極、
５……ドレイン電極、６……ゲート電極、４０…
…ソース電極、５０……ドレイン電極。
膜トランジスタを示す要部断面図、第５図は本発
明による多結晶シリコン薄膜トランジスタの一例
を示す要部断面図である。 １……絶縁体基板、２……半導体膜（多結晶シ
リコン膜）、３……絶縁膜、４……ソース電極、
５……ドレイン電極、６……ゲート電極、４０…
…ソース電極、５０……ドレイン電極。
Claims (1)
- １ 絶縁体基板と、該絶縁体基板上に形成された
多結晶シリコン半導体膜と、該多結晶シリコン半
導体膜上に形成された第一及び第二の電極と、上
記多結晶シリコン半導体膜及び上記第一及び第二
の電極の上に形成された絶縁膜と、該絶縁膜上に
形成されゲート電極を形成する第三の電極より成
る多結晶シリコン薄膜トランジスタにおいて、上
記第一及び第二の電極にAlと遷移金属との合金
を用い、該合金が遷移金属をモル比で５〜50％含
んだことを特徴とする多結晶シリコン薄膜トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6547083A JPS59193062A (ja) | 1983-04-15 | 1983-04-15 | 多結晶シリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6547083A JPS59193062A (ja) | 1983-04-15 | 1983-04-15 | 多結晶シリコン薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59193062A JPS59193062A (ja) | 1984-11-01 |
| JPH0554271B2 true JPH0554271B2 (ja) | 1993-08-12 |
Family
ID=13288029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6547083A Granted JPS59193062A (ja) | 1983-04-15 | 1983-04-15 | 多結晶シリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59193062A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2715646B2 (ja) * | 1990-09-21 | 1998-02-18 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JPH04130776A (ja) * | 1990-09-21 | 1992-05-01 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7683370B2 (en) | 2005-08-17 | 2010-03-23 | Kobe Steel, Ltd. | Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices |
| KR100799824B1 (ko) | 2005-08-17 | 2008-01-31 | 가부시키가이샤 고베 세이코쇼 | 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스 |
| JP5214858B2 (ja) | 2006-06-22 | 2013-06-19 | 三菱電機株式会社 | Ｔｆｔアレイ基板及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50140269A (ja) * | 1974-04-27 | 1975-11-10 | ||
| JPS5821868A (ja) * | 1981-08-03 | 1983-02-08 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタの製造方法 |
-
1983
- 1983-04-15 JP JP6547083A patent/JPS59193062A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50140269A (ja) * | 1974-04-27 | 1975-11-10 | ||
| JPS5821868A (ja) * | 1981-08-03 | 1983-02-08 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59193062A (ja) | 1984-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3202362B2 (ja) | 半導体装置の作製方法 | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| EP0051940B1 (en) | Annealing process for a thin-film semiconductor device and obtained devices | |
| JPS6251264A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0554271B2 (ja) | ||
| JPH11264995A (ja) | 液晶表示装置の製造方法 | |
| JP3325963B2 (ja) | 薄膜トランジスタ | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JP2505662B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS615579A (ja) | 薄膜トランジスタ | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JPH0336313B2 (ja) | ||
| JPH0277159A (ja) | 薄膜半導体素子 | |
| JPH0330296B2 (ja) | ||
| JPS5821868A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH0570824B2 (ja) | ||
| JP2867457B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS59182569A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH06196700A (ja) | 電子装置 | |
| JPH0555261A (ja) | 薄膜トランジスタの製造方法 |