JP3325963B2 - 薄膜トランジスタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアモルファス半導体を用
いた薄膜トランジスタに関する。

【０００２】

【従来の技術】アモルファスシリコン薄膜を用いた薄膜
トランジスタは、近年液晶表示装置に応用されおり、そ
の重要度がますます高まっている。そして、液晶表示装
置は、陰極線表示管にくらべ遥かにコンパクトで、消費
電力も大幅に小さいことから、従来にない応用が可能な
素子として期待されている。

【０００３】ところで、従来の液晶表示装置に用いられ
ている薄膜トランジスタは、図６に要部の概略構成を断
面的に示すごとく、支持基板１面上にゲート電極２、ゲ
ート絶縁膜３、真性半導体膜４、不純物ドープ半導体膜
５、ソース電極６およびドレイン電極７がその順に積層
された構造を成している。一方、最近イオン打ち込みの
手法を適用し、一層の半導体膜中に、換言すると半導体
膜面内方向に、真性半導体領域および不純物ドープ領域
を形成し、一層の半導体膜で薄膜トランジスタを構成す
る手段が提案されている（特開平1-183854号公報）。

【０００４】すなわち、図７に要部の概略構成を断面的
に示すように、支持基板１面上に配置されたゲート電極
２、このゲート電極２面を含む支持基板１面に形成され
た絶縁体層３、さらに絶縁体層（ゲート絶縁膜）３面上
を被覆する半導体膜８を具備しており、前記半導体膜８
はゲート電極２に対応する領域が真性半導体領域8aを成
し、その真性半導体領域8a周辺部が不純物ドープ半導体
領域8bを成している。なお、本明細書では、この構成を
採った薄膜トランジスタを一層型薄膜トランジスタとい
う。前記一層型薄膜トランジスタの構成を採ることによ
り、半導体膜８の成膜工程を半減することができるため
工程削減の効果があるばかりでなく、真性半導体領域8a
および不純物ドープ領域8bを、ゲート電極２に対して自
己整合的に構成することができる。したがって、たとえ
ばフォトリソグラフィーによる微細加工に際して、フォ
トマスクの合わせマージンを考慮する必要もなくなり、
従来の手法に較べて薄膜トランジスタを精度よく形成で
きる。つまり、チャネル長を短くでき、より大きいオン
電流を採り得ることが可能となり、かつ寄生容量を低減
できるため、より高性能の薄膜トランジスタを提供し得
ることになる。

【０００５】また、こうした性能アップに伴って、より
高性能かつ開口率の高い液晶ディスプレイの提供、さら
には製造歩留まりの向上も期待でき、より安価な液晶デ
ィスプレイを提供できることになる。なお、図６，７に
おいて、９はチャンネル保護膜をそれぞれ示す。

【０００６】

【発明が解決しようとする課題】ところで、前記薄膜ト
ランジスタにおいては、ソース・ドレイン電極とチャネ
ル部との間に電極と半導体膜、たとえばシリコン膜との
接触抵抗、およびシリコン膜自体の直流抵抗の２種類の
抵抗が存在する。また、これら２種類の抵抗は、いずれ
もチャネルと直列に入るので、チャネル電流を制限する
ことになり、見かけ上の移動度が低下してしまう。そし
て、このような問題に対しては、シリコン膜の不純物濃
度を上げ（キャリア濃度を高め）、接触抵抗を下げる方
法が考えられ、一方、低抵抗膜を並列に設けてシリコン
膜の抵抗を減らすことができる。なお、低抵抗膜として
はシリコン膜と自己整合的に形成できる金属シリサイド
膜が好適である。

【０００７】一般に、低抵抗膜としての金属シリサイド
膜を得るには、金属シリサイド自体の比抵抗が小さい金
属をベースとするが、たとえばアモルファスシリコン膜
を用いた薄膜トランジスタの構成に応用するためには、
アモルファスシリコン膜が結晶化する温度以下で十分に
低い抵抗のシリサイドが得られる金属でなければならな
い。しかしながら、一般に、アモルファスシリコン膜上
にリンなどの不純物が存在する場合、存在するリンがア
モルファスシリコンと金属との反応を阻害する要因にな
り、十分に低い抵抗が得られるような厚いシリサイド層
が得られない。一方、アモルファスシリコン膜と電極と
の接触抵抗を下げるため、シリコン膜中のリン濃度を高
める必要があり、このことは前記低抵抗膜の形成に支障
となるので、相互の要求が矛盾して両者（接触抵抗の低
下，低抵抗膜化）を同時に達成し得ない。すなわち、一
層型薄膜トランジスタの性能向上には電極−ソース・ド
レイン間の接触抵抗低減および金属シリサイド自体の抵
抗低減を必須とするが、従来技術ではそれらが両立しな
いという問題点があった。

【０００８】本発明は上記問題点に鑑みてなされたもの
で、ソース・ドレイン電極と半導体膜との接触抵抗、お
よびシリサイド膜自身の抵抗を同時に低減し、薄膜トラ
ンジスタの移動度を向上させ、本来の性能を十分に発揮
させ得る一層型の薄膜トランジスタの提供、およびこの
一層型の薄膜トランジスタを応用し高性能化した液晶表
示装置の提供を目的とする。

【０００９】

【課題を解決するための手段】本発明に係る薄膜トラン
ジスタは、ゲート電極層に対向する真性半導体領域、こ
の真性半導体領域に連接するソース・ドレイン領域がア
モルファス半導体膜の不純物ドープ領域を有する薄膜ト
ランジスタであって、前記アモルファス半導体膜の不純
物ドープ領域の表面から深さ10nmの範囲における不純物
濃度が、所定の傾斜をもって深さ10nmを超える範囲の不
純物濃度よりも高濃度とされ、かつ前記アモルファス半
導体膜とソース・ドレイン電極とに挟まれた領域にニッ
ケルを含む層をもつことを特徴とする。

【００１０】すなわち、本発明は薄膜トランジスタに係
るもので、いわゆる一層型の半導体膜を利用する構成に
おいて、半導体膜不純物ドープ領域の不純物濃度に、深
さ10nmを超える範囲の不純物濃度よりも高くなるような
所定の傾斜をもたせる一方、チャネル以外の半導体膜表
面の一部または全部にニッケルとシリコンとを主成分と
する層（以下シリサイド層）を配設した構成を採ったこ
とを特徴としたものである。

【００１１】そして、上記本発明に係る薄膜トランジス
タは、一層の半導体層（膜）をベースとし、不純物のド
ープ法の採用が前提になる。このイオンドープ法は、従
来のイオン打ち込み法に較べて、遥かに大きい領域（大
面積）に、同時に所用の不純物イオンを打ち込むことが
可能で、液晶表示装置への応用を考えた一層型薄膜トラ
ンジスタの形成法として必須的な手段である。また、前
記イオンドープ法は、大面積に対するイオン打ち込み性
の外に、放電室のガス圧によって打ち込みエネルギーを
変え得るので、基板表面に低エネルギーで飛来したリン
成分などの付着を利用し、リン成分などのリッチな層を
形成し得るという特長がある。加えて、前記イオンドー
プ法によれば、高エネルギー成分および低エネルギー成
分が同時に飛来するため、いわゆるドーピングと付着を
同時に行ない得るという特長もあり、前記接触抵抗を下
げることと、所要の低抵抗シリサイド層の成長を両立し
得ることになる。たとえば、半導体膜と電極との接触抵
抗を下げるため、リン成分のリッチな層を形成した場合
でも、ニッケルを成膜することで十分に厚いシリサイド
層を形成できるので、十分に低いシリサイド抵抗および
十分に低い接触抵抗を両立して達成できる。

【００１２】

【作用】本発明に係る薄膜トランジスタにおいては、半
導体膜とソース電極および／またはドレイン電極が積層
された領域（部分）において、それらが接する界面近傍
の半導体膜表面の不純物濃度が十分に高く、多量のキャ
リアを供給できるので、接触抵抗を大幅に低下できばか
りでなく、ニッケルを用いることによって十分に厚いシ
リサイドを形成でき、低抵抗化も図られる。つまり、半
導体膜表面の膜面内方向の抵抗およびソース・ドレイン
電極との接触抵抗が、大幅に低下され、薄膜トランジス
タの応用において要する移動度を容易かつ確実に確保で
きる。

【００１３】また、本発明に係る薄膜トランジスタを、
スイッチング素子などの駆動回路素子として液晶表示装
置に応用した場合は、回路機能（性能）が向上・改善さ
れ、信頼性の高い液晶表示装置として機能することにな
る。

【００１４】

【実施例】具体例の説明に先立って、本発明に係る薄膜
トランジスタの一般的な構成、および製造手段（作製工
程）について説明する。

【００１５】先ず、支持基板面に所要のゲート電極を形
成した後、前記ゲート電極を含む支持基板面にゲート絶
縁膜、不純物を含まない半導体膜を順次成膜する。次
に、前記半導体膜面にチャネル保護膜を成膜し、ゲート
電極に対応領域以外のチャネル保護膜を選択的にエッチ
ング除去する。その後、前記チャネル保護膜をマスクと
して、チャネル部以外の半導体膜面にリンイオンをドー
プするため、イオンドープ装置に装着してドーピングを
行う。ここで、イオンドープ装置の放電室のガス圧力を
調節することで、ドーピングイオンのエネルギー分布を
変化させ得るので、半導体膜表面に十分量のリンを付着
させることが重要である。

【００１６】次に、シリサイド形成用の金属の成膜を行
うに先立って、露出している半導体膜表面を清浄化する
ために、前処理をおこなう。この前処理工程は、たとえ
ばフッ酸の希薄溶液により、表面の自然酸化層を除去す
る方法の外、水素グロープラズマ処理なども採用でき
る。この場合、接触抵抗低減の観点から不純物濃度を高
めた表面層を削り過ぎないことが重要である。こうして
半導体膜面を清浄化した後、ニッケル、ニッケルを含む
合金、ニッケルとシリコンの混合、あるいは化合物を薄
く成膜する。ここで、成膜するニッケル系金属は、適宜
選択することが好ましく、たとえばシリサイド化が進み
過ぎる場合は、ニッケルと他の金属との合金膜の形成が
望ましい。そして、合金にする場合の他の元素として
は、モリブデン、タングステン、タンタルなどの高融点
金属、鉄、コバルトなどの遷移金属、白金、パラジウム
などの貴金属から選ぶことができる。また、前記ニッケ
ル系金属の成膜は、真空蒸着、スパッタなどによること
ができる。

【００１７】前記半導体膜とニッケル系金属薄膜との反
応（シリサイド化）を促進するため、必要に応じ熱処理
をおこなってもよいが、ニッケル系金属を用いること
で、熱処理を施さなくとも、必要十分な厚さのシリサイ
ド層が形成される。最後に、表面に残った金属薄膜ある
いは金属とシリコンの混合物／化合物薄膜を除去する。
なお、ニッケルあるいはその合金の膜が十分に薄く、半
導体膜面で完全に反応・シリサイド化した場合は、当然
ながら表面の金属薄膜除去工程は不要である。

【００１８】上記した作用・効果は、半導体膜が単一層
の構造の薄膜トランジスタに限定されるものではなく、
真性半導体薄膜上に不純物を含む半導体膜を成膜した２
層の半導体膜をもつ構造の場合も適用できる。すなわ
ち、不純物ドープ半導体を成膜後に不純物を含むガスに
よって軽くイオン打ち込みを行い、接触抵抗を下げるこ
とも可能である。

【００１９】また、不純物元素の種類もリンに限定され
るものでなく、ホウ素，ヒ素など半導体の価電子制御に
用いられる元素であれば、いずれの元素であっても有効
である。

【００２０】実施例１ 図１は本発明に係る薄膜トランジスタの要部構成例を断
面的に示したもので、10は支持基板、11は前記支持基板
面上に配置されたゲート電極、12は前記ゲート電極11面
を含む支持基板10面に形成された絶縁体層、13は前記絶
縁体層12面上を被覆する半導体膜、たとえばアモルファ
スシリコン膜である。そして、前記半導体膜13はゲート
電極11に対応する領域が真性半導体領域 13aを成し、そ
の真性半導体領域 13a周辺部が不純物ドープ半導体領域
13bを成している。また、前記不純物ドープ半導体領域
13bは、半導体膜13の厚さ方向において、内部側よりも
表面 13c側の不純物ドープ濃度が高く設定されている。
さらに、前記半導体膜13の不純物ドープ半導体領域 13b
面、つまり高濃度不純物ドープ領域 13c面は、ニッケル
シリサイド層14化されており、ニッケルシリサイド層14
を介してソース電極15，ドレイン電極16が形設されてい
る。ここで、ニッケルシリサイド層14は、高濃度不純物
ドープ領域 13cの全面でなく、少なくともソース電極1
5，ドレイン電極16が形設される領域だけでもよい。な
お、図１において17は、チャンネル部を成す真性半導体
領域 13a面を被覆・保護するチャンネル保護膜である。

【００２１】次に、上記構成の薄膜トランジスタの製造
例を説明する。

【００２２】図２ (a)〜 (e)は製造工程の実施態様を模
式的に示す要部断面図であり、先ず支持基板、たとえば
ガラス板10を用意し、常套の手段にしたがってガラス基
板10面に、ゲート電極材料を成膜する。次いで、前記ゲ
ート電極材料成膜に対して、フォトリソグラフィープロ
セスを施し、不要な部分を除去して所要のゲート電極11
を形成する（図２ (a)）。次に、前記ゲート電極11を形
成したガラス板10面上に、厚さ 400nm程度のゲート絶縁
膜12、および厚さ50nm程度のａ−Si膜13を順次、それぞ
れプラズマ CVD法により成膜する。さらに、前記ａ−Si
膜13面上に、厚さ 200nm程度の SiN_X 膜を成膜した後、
SiN_X 膜面上にレジスト塗布し、ガラス基板10の裏面側
からの露光、さらにその現像を経て、エッチングのマス
クを形成する。次いで、希フッ酸によりエッチング処理
を行い、チャネル保護膜17をゲート電極11面領域上に自
己整合的に形成する（図２ (b)）。

【００２３】前記ゲート電極11面領域上に、自己整合的
にチャネル保護膜17を形成したガラス基板10を、イオン
打ち込み装置に装着し、PH₃ ＋ H₂ の混合ガス放電を利
用したイオン打ち込みを行うことによって、不純物ドー
プ領域 13bおよび真性半導体領域 13aがそれぞれ形成さ
れる（図２ (c)）。ここで、放電室の圧力を 3×10^-3To
rr、イオン打ち込みの加速電圧を30kVに設定し、ドープ
量は 2×10¹⁵ atoms／cm³ とする。その後、 250℃、 1
時間のアニールによって不純物の活性化を行った。な
お、別に同条件で成膜しておいたａ−Si膜上に打ち込ん
だサンプルを、SIMSで分析したところ、図３に曲線ａで
示すごとく、極表面でほぼ 5×10²⁰ atoms／cm³ であ
り、10nmの深さでは約 2×10²⁰ atoms／cm³ で、表面部
が高濃度不純物ドープ層 13cを成していた。

【００２４】前記不純物ドープ後、常温の希フッ酸溶液
に 1分間浸漬し、ａ−Si膜表面の自然酸化層を除去し、
さらに純水での洗浄処理および乾燥処理をしてから、ほ
ぼ 1時間、大気に曝した後スパッタ装置に装着し、スパ
ッタにより厚さ約 100nmのニッケル膜 14aを形成する。
この段階で、後述のように、熱処理によるシリサイド成
長工程を経ることなく、ある程度の厚みにシリサイド層
14が形成されていると考えられる（図２ (d)）。この
点、さらに補足説明すると、一般に原子の移動は結晶中
の欠陥を媒介にして起こるとされており、アモルファス
の場合は原子構造が欠陥に満ちているとみなされること
から、結晶シリコンよりも容易にニッケル原子の拡散が
起ることにより、容易にシリサイド層が形成（生成）さ
れるといえる。次いで、ニッケル膜 14aを基板10面全面
に亘り除去した。この際、ａ−Siとの界面に形成された
シリサイド層14を残すことが重要である。

【００２５】次に、前記絶縁体層12、ａ−Si膜13の不純
物ドープ領域 13bなどのうち不要な部分をフォトリソグ
ラフィープロセスにより除去し、いわゆる薄膜トランジ
スタ化を進めた。その後、ソース電極15、ドレイン電極
16および配線部 15a， 16aを成すモリブデン膜を成膜
し、さらにフォトリソグラフィープロセスにより不要な
部分を除去することにより、所要の薄膜トランジスタが
完成した（図２ (e)）。上記で製造した薄膜トランジス
タについて、ソース・ドレイン電流−ゲート電圧の関係
を測定したところ、移動度 0.6cm² ／Vsが得られた。

【００２６】さらに、この実施例の一層型薄膜トランジ
スタにおけるシリサイド層14の効果を確認するため、シ
リサイド層14の抵抗測定用サンプルを別途作製し、測定
・評価を行った。

【００２７】先ず、ソース・ドレイン電極15，16とシリ
サイド層14との接触抵抗を調べるため、いわゆるケルビ
ン・パターンを形成して測定した結果、0.01Ωcm² の値
が得られ、また、シリサイド層14自体の膜面内方向の抵
抗を調べるため、四探針法により測定したところ、シー
ト抵抗として2kΩ／□の値が得られた。さらに、別に作
成したサンプルで、シリサイド層14を形成しないアモル
ファスシリコンの抵抗を測定したところ、50nmの厚みが
あるにもかかわらず10⁹ Ω／□であった。

【００２８】また比較のため、前記ａ−Si膜13の不純物
ドープ半導体領域 13b表面のリン濃度を、図３に示す曲
線ｂのドーピングプロファイルで示されるように、特に
高めないプロセスで作製した場合の実験を行った。手順
としては、イオンドーピングの際に放電室の圧力を 1×
10^-4Torr程度とした外は、本実施例の場合と同一とし
た。結果として、得られた薄膜トランジスタの移動度は
0.2cm² ／Vsに止まり、実施例に比較してはるかに劣っ
ていることが確認された。

【００２９】さらに、前記比較例の薄膜トランジスタに
ついて、ソース・ドレイン電極と不純物ドープ領域面と
の接触抵抗を評価するため、ケルビンパターンを形成し
て測定したところ、 1.2Ωcm² の値となり、本実施例の
場合に比べ２桁も高い値であった。

【００３０】また、シリサイド自体のシート抵抗を評価
した。前記イオンドーピングと同様の条件で、イオン打
ち込みを行った後に、アモルファスシリコン膜（ａ−Si
膜）表面層を除去したサンプルを用意し、ニッケルのス
パッタ成膜、シリサイド化しなかったニッケル膜の除
去、およびソース・ドレイン電極形成後に、四探針法で
シート抵抗を測定したところ、1.8kΩ／□の値であっ
た。この値は、本実施例に比べ僅かに小さく、リン濃度
が低いためシリコンとニッケルの反応がより進んだこと
に起因すると解釈できる。ここで、シート抵抗の低いこ
とは応用上好ましいことであるが、接触抵抗がシリサイ
ド自体の抵抗減少（低減）の効果を打ち消し、ソース・
ドレイン電流に係る直流抵抗成分全体としては、遥かに
大きくなってしまったものと考えられる。

【００３１】他の比較例として、シリサイド形成金属と
してモリブデンを用いた場合の結果を記す。この場合、
イオンドーピングの放電圧力を 3×10^-3 Torr とし、リ
ンの表面付着を促進した。イオンドーピングしたａ−si
膜表面の酸化層を希フッ酸で除去し、モリブデンを厚さ
100nm程度にスパッタ法で成膜した後、 250℃で 1hr熱
処理してシリサイド形成を促進してから、ａ−si膜など
の不要な部分を除去して抵抗を測定した。その結果シー
ト抵抗は100MΩ／□となりニッケルの場合と比較して遥
かに高く、また、ケルビン法で接触抵抗を測定した結果
も、 0.5Ωcm²とニッケルの場合より遥かに高い値であ
った。このように、ニッケルの場合と異なり熱処理して
シリサイド化を促進したにも拘らず接触抵抗が高くなっ
てしまった原因は、モリブデンの反応性がニッケルより
も低く、表面層のリンにより反応が阻害されるためと考
えられる。

【００３２】さらに、他の比較例として、モリブデンを
用いた場合の結果を記す。この比較例は、イオンドーピ
ングの放電圧力を 1×10^-4Torrとし、ａ−si膜表面のリ
ン付着を促進しなかった以外、他の条件は前記と同じで
ある。この場合、シリサイドのシート抵抗は100kΩ／□
であり、リンを付着させた場合よりも遥かに低い抵抗を
呈した。つまり、表面層にリンが少ないため、シリサイ
ド化が容易に進んだ事を示している。しかしながら、ケ
ルビン法による接触抵抗測定の結果は、 2Ωcm² と、シ
リサイドが形成されたにも拘らず高かった。このよう
に、モリブデンはシリサイドの抵抗の低減と接触抵抗の
低減が両立しない。

【００３３】実施例２ この実施例の薄膜トランジスタは、前記図１の場合と同
様な構造を採っており、製造条件において一部変更され
たものである。

【００３４】すなわち、放電室でのイオン打ち込み、希
フッ酸溶液中への浸漬による表面の自然酸化層の除去、
純水洗浄、その後の乾燥、スパッタによる厚さ 100nmの
ニッケル膜形成などの工程を採っているが、前記乾燥工
程からスパッタ成膜まで、 2時間大気に曝した点が異な
っている。

【００３５】前記構成された薄膜トランジスタについ
て、ソース・ドレイン電流−ゲート電圧の関係を測定し
たところ、移動度 0.6cm² ／Vsが得られ、接触抵抗、シ
リサイドの抵抗ともに実施例１と同じく低い値であるこ
とが認められる。実際、シリサイド抵抗を測定したとこ
ろ、2.2kΩで実施例１の場合とほとんど変わらなかっ
た。 比較のため、前記ニッケルの代わりに、モリブデ
ンを用いた外は同一のプロセスを行い、薄膜トランジス
タを形成した。ただしモリブデンを使用したため、リン
の付着層が表面にあるとシリサイド化が阻害される。そ
こで、この比較例では、イオン打ち込みの放電室圧力を
1×10^-4Torrと、ニッケルの場合より低く設定する一
方、スパッタした後、シリサイド成長促進の目的で 250
℃、 1時間の熱処理を行った（この二つの条件以外は前
記のニッケルと同一である）。結果として得られた薄膜
トランジスタにおける移動度は、 0.2cm² ／Vsに止ま
り、ニッケルを用いた場合に比較して遥かに劣っている
ことが判明した。

【００３６】この理由を調べるため、シリサイドのシー
ト抵抗を測定したところ約50 MΩ／□と、非常に高くな
っていることがわかった。この値は前記実施例１で説明
したモリブデンを使用した比較例よりもさらに高かっ
た。この原因は、アモルファスシリコン膜表面の自然酸
化膜除去工程の後も、大気中に放置することで徐々に酸
化が進むためといえる。すなわち、モリブデンを用いた
場合は、 1時間程度余分に放置しただけで、容易にシリ
サイド化が阻害されてしまう。

【００３７】上記したように、シリサイド層の形成にニ
ッケルを用いた場合は、ａ−Si膜（半導体膜）の表面自
然酸化膜を除去した後の放置に対して敏感性が低減し、
自然酸化膜を除去した後の放置時間が、それ程影響を及
ぼさなくなるので、広いプロセスマージンが得られるこ
とになる。しかも、ニッケルとシリコンとの反応性が高
いため、多少の酸化膜があっても容易に所要のシリサイ
ドが成長する。一方、モリブデンを用いた場合（比較
例）は、僅かの酸化膜によっても反応が阻害されるの
で、自然酸化膜除去工程後、即座にスパッタ成膜しなけ
ればならず、製造工程上問題があることが示された。

【００３８】実施例３ 図４は本発明に係る薄膜トランジスタを応用した液晶表
示装置の一構成例の要部を一部切欠して示す斜視図、図
５は前記液晶表示装置で用いた薄膜トランジスタアレイ
基板の一構成例の要部を示す斜視図である。

【００３９】この液晶表示装置は、ａ−Si薄膜トランジ
スタを含む表示画素から成る画素部，およびこの画素部
を駆動する駆動回路部を一主面に一体的に配置・形成し
た薄膜トランジスタアレイ基板18と、前記画素部の画素
電極に対向する共通対向電極が配設された対向基板19
と、これら薄膜トランジスタアレイ基板18および対向基
板19を主面同士が所定の間隙をおいて対向・配置され、
かつ両基板18，19の周囲を液密に封止した封止材20と、
前記薄膜トランジスタアレイ基板18および対向基板19と
が形成し、かつ封止材20で封止された間隙・領域に封入
・挟持された液晶材料21とを具備した構成を成している
（図４）。ここで、22は表示部（画素部）に対応した領
域が窓開けされた支持板、 23aは薄膜トランジスタアレ
イ基板18の端縁部に配置された外部接続端子部、 23bは
支持板22に配置された外装アッセンブリである。そし
て、使用されている薄膜トランジスタは、上記実施例１
や実施例２で示した構成のものである。

【００４０】図５は前記液晶表示装置の構成に用いた薄
膜トランジスタアレイ基板18を斜視的に示したもので、
たとえばガラス板などの透明基板 18aの所定領域面に、
ａ−Si薄膜トランジスタを含む表示画素 18bから成る画
素部 18c，この画素部 18cを駆動するアドレス側駆動回
路 18d、および信号側駆動回路 18eが一体的に配置・形
成されている。そして、前記画素部 18cを駆動するアド
レス側駆動回路 18dは、順次信号を転送するシフトレジ
スタ 18d₁ ，転送されてくる信号電流を増幅し、かつ各
表示画素 18bのゲートをONするバッファ 18d₂ とで構成
されている。また、画素部 18cを駆動する信号側駆動回
路 18eは、同じく順次信号を転送するシフトレジスタ 1
8e₁ ，この転送される信号を受けてONする書き込み用ア
ナログスイッチ素子 18e₂ 群とで構成されている。そし
て、このアナログスイッチ素子 18e₂ から、たとえばビ
デオ信号がアドレス側駆動回路 18dでONになっている各
表示画素 18bへ流れ込み、その表示画素 18bがビデオ信
号に対応した明るさを呈する構成と成っている。

【００４１】前記構成の液晶表示装置において、駆動回
路を介してビデオ信号を画素部に転送し、画像表示を評
価したところ、ON電流の不十分さやリーク電流に伴う表
示画質の低下などが、全面的に解消（回避）された表示
機能を有することが確認された。

【００４２】

【発明の効果】以上説明したように、本発明によれば、
薄膜トランジスタにおけるソースおよびドレインと、半
導体層の接触抵抗の低減と、半導体層表面の低抵抗導電
層形成が両立でき、１層の半導体膜をもつ構造の薄膜ト
ランジスタにおいて十分な移動度を確保できる。それに
伴い、本構造の薄膜トランジスタを適用した液晶表示装
置においても、より高い表示性能を得ることができる。
加えて、プロセスマージンが広くとれ優れた製造性を確
保できる。

【図面の簡単な説明】

【図１】本発明に係る一層型の薄膜トランジスタの概略
構成例の要部を示す断面図。

【図２】(a)， (b)， (c)， (d)， (e)は本発明に係る
一層型の薄膜トランジスタの製造工程の実施態様を順次
模式的に示した要部断面図。

【図３】半導体膜にイオン打ち込んだときのドーピング
プロファイルを示す曲線図。

【図４】本発明に係る薄膜トランジスタを応用例した液
晶表示装置の構成例の要部を一部切欠して示す斜視図。

【図５】図４に図示した液晶表示装置において用いた薄
膜トランジスタアレイ基板の示す斜視図。

【図６】従来の薄膜トランジスタの概略構成の要部を示
す断面図。

【図７】従来の一層型の薄膜トランジスタの概略構成の
要部を示す断面図。

【符号の説明】

１，10…支持基板 ２，11…ゲート電極 ３，12…
絶縁体層（ゲート絶縁層） ４，8a， 13a…真性半導
体膜（チャンネル部） ５，8b， 13b…不純物ドープ
半導体領域 ６，15…ソース電極 ７，16…ドレイ
ン電極 ８，13…半導体膜 ９，17…チャンネル保
護膜 13c…高濃度不純物ドープ領域 14…ニッケルシリサイド層 14a…ニッケル膜 1
5a， 16a…配線部 18…薄膜トランジスタアレイ基板 18a…透明基板
18b…表示画素部 18c…表示部 19…対向基板 20…封止剤 21…
液晶材料（液晶組成物） 22…支持板 23a…外部
接続端子 23b…外装アッセンブリ

フロントページの続き (56)参考文献 特開 平５−53144（ＪＰ，Ａ) 特開 昭61−248476（ＪＰ，Ａ) 特開 昭63−271972（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/78 H01L 29/786 H01L 21/336

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ゲート電極層に対向する真性半導体領
   域、この真性半導体領域に連接するソース・ドレイン領
   域がアモルファス半導体膜の不純物ドープ領域を有する
   薄膜トランジスタであって、 前記アモルファス半導体膜の不純物ドープ領域の表面か
   ら深さ10nmの範囲における不純物濃度が、所定の傾斜を
   もって深さ10nmを超える範囲の不純物濃度よりも高濃度
   とされ、かつ前記アモルファス半導体膜とソース・ドレ
   イン電極とに挟まれた領域にニッケルを含む層をもつこ
   とを特徴とする薄膜トランジスタ。
2. 【請求項２】 ゲート電極層に対向する真性半導体領
   域、この真性半導体領域に連接するソース・ドレイン領
   域がアモルファス半導体膜の不純物ドープ領域を有する
   薄膜トランジスタであって、 前記アモルファス半導体膜の不純物ドープ領域の表面か
   ら深さ10nmの部分における不純物濃度が、2×10 ²⁰ atom
   s/cm ³ 以上であり、かつ前記アモルファス半導体膜とソ
   ース・ドレイン電極とに挟まれた領域にニッケルを含む
   層をもつことを特徴とする薄膜トランジスタ。