JP2740275B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2740275B2 JP2740275B2 JP18679389A JP18679389A JP2740275B2 JP 2740275 B2 JP2740275 B2 JP 2740275B2 JP 18679389 A JP18679389 A JP 18679389A JP 18679389 A JP18679389 A JP 18679389A JP 2740275 B2 JP2740275 B2 JP 2740275B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- tft
- insulating
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は薄膜トランジスタ、更に詳しくは非晶質半導
体膜或いは多結晶半導体膜といった非単結晶半導体膜を
用いた薄膜トランジスタに関する。
体膜或いは多結晶半導体膜といった非単結晶半導体膜を
用いた薄膜トランジスタに関する。
（ロ）従来の技術 近年非晶質半導体材料、特にアモルファス・シリコン
（以下ａ−Siと略記する）膜等の非晶質材料は、その物
性上の特徴、及びプラズマCVD法の製法上の利点を生か
してこれまでの単結晶シリコン（以下ｃ−Siと略記す
る）では実現不可能であった分野への応用を開拓してい
る。特にａ−Si膜はプラズマ反応という形成法で成膜で
きるため、太陽電池や大面積液晶TV用のスイッチング素
子などに応用されている。
（以下ａ−Siと略記する）膜等の非晶質材料は、その物
性上の特徴、及びプラズマCVD法の製法上の利点を生か
してこれまでの単結晶シリコン（以下ｃ−Siと略記す
る）では実現不可能であった分野への応用を開拓してい
る。特にａ−Si膜はプラズマ反応という形成法で成膜で
きるため、太陽電池や大面積液晶TV用のスイッチング素
子などに応用されている。
アクティブマトリックス型の液晶テレビへのａ−Si薄
膜トランジスタ（以下薄膜トランジスタをTFTと略記す
る）スイッチング素子の応用は、プラズマ反応の大面積
化の容易さといったメリットを生かしたものであり、ま
た同時にプラズマ反応法によってTFTを構成するゲート
絶縁膜やパッシベーション膜となる窒化シリコン（以下
SiNxと略記する）膜や酸化シリコン（以下SiO2）膜を反
応ガスを変えるだけで形成できるという長所も利用して
いる。
膜トランジスタ（以下薄膜トランジスタをTFTと略記す
る）スイッチング素子の応用は、プラズマ反応の大面積
化の容易さといったメリットを生かしたものであり、ま
た同時にプラズマ反応法によってTFTを構成するゲート
絶縁膜やパッシベーション膜となる窒化シリコン（以下
SiNxと略記する）膜や酸化シリコン（以下SiO2）膜を反
応ガスを変えるだけで形成できるという長所も利用して
いる。
ところが、ａ−SiTFTでは、膜質からくる制限によっ
て電子の移動度はたかだか0.5cm2/V・ｓ程度であり、液
晶駆動回路を構成するには不十分であった。そこで近年
多結晶シリコン（ｐ−Siと略記）TFTからなる薄膜トラ
ンジスタによってこれらを実現する試みがなされてい
る。このｐ−SiTFTはLPCVD法やａ−Si膜の熱処理による
再結晶化法などによって比較的容易に形成され、特に、
再結晶化法としては、熱によるアニール法以外にレーザ
によるアニールによって局所的に多結晶化する方法が研
究され、目覚ましい発展を見ている 然し乍らａ−SiTFTにおいてもｐ−SiTFTにおいてもそ
のトランジスタ作用に関与する活性膜の特性は、ｃ−Si
の特性と比較した場合、かなり劣るものである。
て電子の移動度はたかだか0.5cm2/V・ｓ程度であり、液
晶駆動回路を構成するには不十分であった。そこで近年
多結晶シリコン（ｐ−Siと略記）TFTからなる薄膜トラ
ンジスタによってこれらを実現する試みがなされてい
る。このｐ−SiTFTはLPCVD法やａ−Si膜の熱処理による
再結晶化法などによって比較的容易に形成され、特に、
再結晶化法としては、熱によるアニール法以外にレーザ
によるアニールによって局所的に多結晶化する方法が研
究され、目覚ましい発展を見ている 然し乍らａ−SiTFTにおいてもｐ−SiTFTにおいてもそ
のトランジスタ作用に関与する活性膜の特性は、ｃ−Si
の特性と比較した場合、かなり劣るものである。
特にトランジスタ特性から見た場合、キャリヤ移動度
は、活性膜の性質の影響を直接受けるので、非晶質、多
結晶いずれにおいても何らかの後処理を施して膜質を向
上させているのが実情である。
は、活性膜の性質の影響を直接受けるので、非晶質、多
結晶いずれにおいても何らかの後処理を施して膜質を向
上させているのが実情である。
（ハ）発明が解決しようとする課題 ａ−Si、ｐ−Siにおける膜質の向上としては、従来水
素処理によるものが非常に広く用いられている。例えば
ａ−Siの場合であれば高温状態でTFTを水素雰囲気に置
き、これにより未結合手を持ったSi原子と水素とを結合
してバンドギャップ内の局在準位を低減させている。ま
た、ｐ−Siでは先の方法以外に水素を含んだSiNx膜をTF
Tが完成した後に素子の上部に形成し、そのSiNxから多
結晶Siに水素を拡散させて結果的にグレイン界面にある
多くの準位を少なくするなどの方法がとられる。
素処理によるものが非常に広く用いられている。例えば
ａ−Siの場合であれば高温状態でTFTを水素雰囲気に置
き、これにより未結合手を持ったSi原子と水素とを結合
してバンドギャップ内の局在準位を低減させている。ま
た、ｐ−Siでは先の方法以外に水素を含んだSiNx膜をTF
Tが完成した後に素子の上部に形成し、そのSiNxから多
結晶Siに水素を拡散させて結果的にグレイン界面にある
多くの準位を少なくするなどの方法がとられる。
然し乍ら、これらの水素処理はいずれもTFT完成後に
加熱を伴って行われるので、その熱のためにドーピング
用不純物が必要以上に拡散してしまい、所期のトランジ
スタ特性を維持できないなどの問題があった。
加熱を伴って行われるので、その熱のためにドーピング
用不純物が必要以上に拡散してしまい、所期のトランジ
スタ特性を維持できないなどの問題があった。
（ニ）課題を解決するための手段 本発明トランジスタはこのような課題を解決するため
に為されたものであって、絶縁性基板と、該基板上に形
成された10原子％〜50原子％の水素を含んだ絶縁性薄膜
と、該薄膜上に順次積層されたゲート電極、ゲート絶縁
膜、ｉ型非単結晶半導体膜、ｎ型またはｐ型非単結晶半
導体膜、ソース、ドレイン各電極と、から構成されてい
る。
に為されたものであって、絶縁性基板と、該基板上に形
成された10原子％〜50原子％の水素を含んだ絶縁性薄膜
と、該薄膜上に順次積層されたゲート電極、ゲート絶縁
膜、ｉ型非単結晶半導体膜、ｎ型またはｐ型非単結晶半
導体膜、ソース、ドレイン各電極と、から構成されてい
る。
（ホ）作用 本発明によれば、10原子％〜50原子％の水素を含んだ
絶縁性薄膜からその薄膜上に設けられたTFTに当該TFT形
成時の熱処理工程中に水素がオートディフュージョンさ
れる。
絶縁性薄膜からその薄膜上に設けられたTFTに当該TFT形
成時の熱処理工程中に水素がオートディフュージョンさ
れる。
（ヘ）実施例 第１図は本発明トランジスタの断面図であり、１はガ
ラス、セラミックスなどの絶縁性基板、２はこの基板１
上に形成された10原子％〜50原子％の水素を含んだSi
Nx、SiON、SiOxなどの絶縁性薄膜で、この薄膜２を設け
るところに本発明の要旨があるので、この薄膜２につい
ては詳しく後記する。３はこの絶縁性薄膜２上に形成さ
れたTFTで、このTFTは、スパッタリング法、真空蒸着法
などを用いて形成された1000Å程度の厚みのCr薄膜から
なるゲート電極31、約4000Åの厚みのSiNxからなるゲー
ト絶縁膜32、ゲート電極31を跨ぐようにゲート絶縁膜32
表面に設けられた300〜1000Åの厚みを有するｉ型ａ−S
i膜にて構成された活性膜33、この活性膜33の両端部に
接合された約800Åの膜厚を有するｎ型ａ−Si膜からな
るソース、ドレイン領域34、35、該両領域34、35に連な
った１μｍ前後の厚みのAlから構成されたソース、ドレ
イン電極36、37、並びにこのTFT3のパッシベーションの
ためのSiNxなどで代表される保護膜38と、から成ってい
る。
ラス、セラミックスなどの絶縁性基板、２はこの基板１
上に形成された10原子％〜50原子％の水素を含んだSi
Nx、SiON、SiOxなどの絶縁性薄膜で、この薄膜２を設け
るところに本発明の要旨があるので、この薄膜２につい
ては詳しく後記する。３はこの絶縁性薄膜２上に形成さ
れたTFTで、このTFTは、スパッタリング法、真空蒸着法
などを用いて形成された1000Å程度の厚みのCr薄膜から
なるゲート電極31、約4000Åの厚みのSiNxからなるゲー
ト絶縁膜32、ゲート電極31を跨ぐようにゲート絶縁膜32
表面に設けられた300〜1000Åの厚みを有するｉ型ａ−S
i膜にて構成された活性膜33、この活性膜33の両端部に
接合された約800Åの膜厚を有するｎ型ａ−Si膜からな
るソース、ドレイン領域34、35、該両領域34、35に連な
った１μｍ前後の厚みのAlから構成されたソース、ドレ
イン電極36、37、並びにこのTFT3のパッシベーションの
ためのSiNxなどで代表される保護膜38と、から成ってい
る。
次に絶縁性薄膜２についてSiNxの場合を例に挙げて説
明を加える。この絶縁性薄膜２はプラズマCVD法にて形
成されるが、その時の反応ガスが重要である。即ち反応
炉に導入されるガスとしては、SiH4、NH3、N2、H2が用
いられ、それらのガスの流量、並びにSiNx膜形成時の基
板温度によってそのSiNx膜中の水素含有量が制御され
る。第２図にSiNx膜形成条件と水素含有量とを示す。
明を加える。この絶縁性薄膜２はプラズマCVD法にて形
成されるが、その時の反応ガスが重要である。即ち反応
炉に導入されるガスとしては、SiH4、NH3、N2、H2が用
いられ、それらのガスの流量、並びにSiNx膜形成時の基
板温度によってそのSiNx膜中の水素含有量が制御され
る。第２図にSiNx膜形成条件と水素含有量とを示す。
本発明においては上述したように、SiNxからなる絶縁
性薄膜２からその薄膜上のTFTに水素を拡散させるの
で、その絶縁性薄膜２の水素含有量が少ないとその目的
は達成できない。従って本発明者などの実験から、少な
くともこの絶縁性薄膜２の水素含有量は10原子％は必要
であることが確かめられた。一方、水素含有量が増加す
ることは、本発明の目的達成のためには好ましいことで
はあるが、SiNxの場合、50原子％を越えるとその絶縁膜
としての性質が脆くなったり、或るいは化学的エッチン
グに対するエッチングレートが極端に高くなってしま
い、最終的に完成したTFT本来の機能を損なう場合があ
る。そのような理由から、本発明においては絶縁性薄膜
２の水素含有量の望ましい値としては10原子％〜50原子
％の範囲である。
性薄膜２からその薄膜上のTFTに水素を拡散させるの
で、その絶縁性薄膜２の水素含有量が少ないとその目的
は達成できない。従って本発明者などの実験から、少な
くともこの絶縁性薄膜２の水素含有量は10原子％は必要
であることが確かめられた。一方、水素含有量が増加す
ることは、本発明の目的達成のためには好ましいことで
はあるが、SiNxの場合、50原子％を越えるとその絶縁膜
としての性質が脆くなったり、或るいは化学的エッチン
グに対するエッチングレートが極端に高くなってしま
い、最終的に完成したTFT本来の機能を損なう場合があ
る。そのような理由から、本発明においては絶縁性薄膜
２の水素含有量の望ましい値としては10原子％〜50原子
％の範囲である。
次にTFT3を形成するための各工程における処理温度を
第３図に示す。この図から明らかなように、トランジス
タ動作に直接関与するｉ型ａ−Si膜からなる活性膜33
と、ｎ型ａ−Si膜からなるソース、ドレイン領域34、35
の形成のための熱処理中、並びにそれらの活性膜33と、
ソース、ドレイン領域34、35を形成した後に形成される
ソース、ドレイン電極36、37、並びに保護膜38の熱処理
中に絶縁性薄膜２に含まれている水素原子がｉ型ａ−Si
膜からなる活性膜33、とｎ型ａ−Si膜からなるソース、
ドレイン領域34、35にオートディフュージョンし、その
水素原子がａ−Siの未結合手を持ったSi原子と結合し、
バンドギャップ内の局在準位が低減される。
第３図に示す。この図から明らかなように、トランジス
タ動作に直接関与するｉ型ａ−Si膜からなる活性膜33
と、ｎ型ａ−Si膜からなるソース、ドレイン領域34、35
の形成のための熱処理中、並びにそれらの活性膜33と、
ソース、ドレイン領域34、35を形成した後に形成される
ソース、ドレイン電極36、37、並びに保護膜38の熱処理
中に絶縁性薄膜２に含まれている水素原子がｉ型ａ−Si
膜からなる活性膜33、とｎ型ａ−Si膜からなるソース、
ドレイン領域34、35にオートディフュージョンし、その
水素原子がａ−Siの未結合手を持ったSi原子と結合し、
バンドギャップ内の局在準位が低減される。
第４図は本発明に係るTFTのスイッチング特性（実
線）と、従来構造のTFTのそれ（破線）とを比較するた
めの曲線図であって、本発明構造のものは従来品に比
べ、ON電流は大きく、その逆にOFF電流は小さく、本発
明がTFTの特性改善に大きく寄与していることがわか
る。
線）と、従来構造のTFTのそれ（破線）とを比較するた
めの曲線図であって、本発明構造のものは従来品に比
べ、ON電流は大きく、その逆にOFF電流は小さく、本発
明がTFTの特性改善に大きく寄与していることがわか
る。
また、TFT本来の機能を果たすための大きなバロメー
タの一つである電子移動度は本発明構造を採ることによ
って、50〜150cm2/V・ｓとなり、従来品に比べて大きく
改善されている。
タの一つである電子移動度は本発明構造を採ることによ
って、50〜150cm2/V・ｓとなり、従来品に比べて大きく
改善されている。
尚、本発明の詳細な説明においては、ａ−Siの場合を
例に採ったが、ｐ−Siにおいても本発明構造は同様の効
果を発揮する。ただその場合、絶縁性薄膜から活性層や
ソース、ドレイン領域に拡散された水素原子は、ｐ−Si
の各グレイン界面に存在する不所望な準位を削減する働
きを為し、それによりTFTの特性改善が図られる。
例に採ったが、ｐ−Siにおいても本発明構造は同様の効
果を発揮する。ただその場合、絶縁性薄膜から活性層や
ソース、ドレイン領域に拡散された水素原子は、ｐ−Si
の各グレイン界面に存在する不所望な準位を削減する働
きを為し、それによりTFTの特性改善が図られる。
（ト）発明の効果 本発明は以上の説明から明らかなように、10原子％〜
50原子％の水素を含んだ絶縁性薄膜の表面上にTFTを形
成しているので、そのTFT形成のための加熱プロセス中
に該絶縁性薄膜からTFTのトランジスタ作用に寄与する
活性層やソース、ドレイン領域に水素原子が拡散され
る。その結果、バンドギャップ内の局在準位やグレイン
界面の準位を低減せしめ得、TFTの特性改善が図れる。
また絶縁性基板からTFTへの水素原子拡散はTFT形成のた
めの加熱プロセス中に自動的に行われ、格別の拡散プロ
セスを必要としないので、製造工程を簡略化し得ると同
時に、完成されたTFTに加熱による不所望なダメージを
与える恐れはなくなる。
50原子％の水素を含んだ絶縁性薄膜の表面上にTFTを形
成しているので、そのTFT形成のための加熱プロセス中
に該絶縁性薄膜からTFTのトランジスタ作用に寄与する
活性層やソース、ドレイン領域に水素原子が拡散され
る。その結果、バンドギャップ内の局在準位やグレイン
界面の準位を低減せしめ得、TFTの特性改善が図れる。
また絶縁性基板からTFTへの水素原子拡散はTFT形成のた
めの加熱プロセス中に自動的に行われ、格別の拡散プロ
セスを必要としないので、製造工程を簡略化し得ると同
時に、完成されたTFTに加熱による不所望なダメージを
与える恐れはなくなる。
第１図は本発明薄膜トランジスタの断面図、第２図はSi
Nx膜形成条件と水素含有量との関係を示す表図、第３図
はTFTの形成工程の処理温度を示す表図、第４図は本発
明TFTの特性と従来品のそれとを比較するための曲線図
である。 １……絶縁性基板、２……絶縁性薄膜、 ３……TFT、31……ゲート電極、 32……ゲート絶縁膜、33……活性膜、 34、35……ソース、ドレイン領域、 36、37……ソース、ドレイン電極、 38……保護膜。
Nx膜形成条件と水素含有量との関係を示す表図、第３図
はTFTの形成工程の処理温度を示す表図、第４図は本発
明TFTの特性と従来品のそれとを比較するための曲線図
である。 １……絶縁性基板、２……絶縁性薄膜、 ３……TFT、31……ゲート電極、 32……ゲート絶縁膜、33……活性膜、 34、35……ソース、ドレイン領域、 36、37……ソース、ドレイン電極、 38……保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐野 景一 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 昭58−118154（ＪＰ，Ａ) 特開 昭56−116627（ＪＰ，Ａ) 特開 昭61−183970（ＪＰ，Ａ)
Claims (4)
- 【請求項１】絶縁性基板と、該基板上に形成された10原
子％〜50原子％の水素を含んだ絶縁性薄膜と、該薄膜上
に順次積層されたゲート電極、ゲート絶縁膜、ｉ型非単
結晶半導体膜、ｎ型またはｐ型非単結晶半導体膜、ソー
ス、ドレイン各電極と、からなる薄膜トランジスタ。 - 【請求項２】上記絶縁性薄膜は、SiNxであることを特徴
とした請求項１記載の薄膜トランジスタ。 - 【請求項３】上記非単結晶半導体膜は、アモルファスSi
膜であることを特徴とした請求項１、または２記載の薄
膜トランジスタ。 - 【請求項４】上記非単結晶半導体膜は、多結晶Si膜であ
ることを特徴とした請求項１、または２記載の薄膜トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18679389A JP2740275B2 (ja) | 1989-07-19 | 1989-07-19 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18679389A JP2740275B2 (ja) | 1989-07-19 | 1989-07-19 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0350873A JPH0350873A (ja) | 1991-03-05 |
| JP2740275B2 true JP2740275B2 (ja) | 1998-04-15 |
Family
ID=16194686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18679389A Expired - Lifetime JP2740275B2 (ja) | 1989-07-19 | 1989-07-19 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740275B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395938A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体装置の製造方法 |
| US7679131B1 (en) * | 1999-08-31 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| JP5252961B2 (ja) * | 2008-03-21 | 2013-07-31 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-07-19 JP JP18679389A patent/JP2740275B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0350873A (ja) | 1991-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| EP0383230B1 (en) | Manufacturing Method of a Semiconductor Device | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JP3332467B2 (ja) | 多結晶半導体の製造方法 | |
| TW200412673A (en) | Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer | |
| JP2805035B2 (ja) | 薄膜トランジスタ | |
| JP3378415B2 (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03293731A (ja) | 半導体装置の製造方法 | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JP3079566B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3316201B2 (ja) | 半導体回路 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0691257B2 (ja) | アモルファスシリコン薄膜トランジスタ | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JPH05315360A (ja) | 薄膜トランジスタの製造方法 | |
| JP2959015B2 (ja) | アモルファスシリコンデバイスのオーミックコンタクト電極 | |
| JPH10313122A (ja) | 薄膜トランジスタ | |
| JPH0345554B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090123 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100123 |