JPH0691257B2 - アモルファスシリコン薄膜トランジスタ - Google Patents
アモルファスシリコン薄膜トランジスタInfo
- Publication number
- JPH0691257B2 JPH0691257B2 JP7945984A JP7945984A JPH0691257B2 JP H0691257 B2 JPH0691257 B2 JP H0691257B2 JP 7945984 A JP7945984 A JP 7945984A JP 7945984 A JP7945984 A JP 7945984A JP H0691257 B2 JPH0691257 B2 JP H0691257B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- source
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims description 41
- 239000010409 thin film Substances 0.000 title claims description 25
- 239000010408 film Substances 0.000 claims description 82
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 25
- 239000010936 titanium Substances 0.000 claims description 25
- 229910052719 titanium Inorganic materials 0.000 claims description 25
- 229910052782 aluminium Inorganic materials 0.000 claims description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- VMTCKFAPVIWNOF-UHFFFAOYSA-N methane tetrahydrofluoride Chemical compound C.F.F.F.F VMTCKFAPVIWNOF-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Description
【発明の詳細な説明】 （１）発明の技術分野 本発明は、アモルファスシリコン薄膜トランジスタに関
する。特に、アモルファスシリコン薄膜トランジスタの
ソース・ドレイン電極の構造の改良に関する。さらに詳
しくは、液晶配向膜の形成工程等において必須の300℃
程度の高温に長時間曝されても、ソース・ドレイン電極
と動作層との間はホールによる電流（ホールアキュムレ
ーション電流）に対しては絶縁が保持されており、ソー
ス・ドレイン電極と動作層との間にはブロッキングコン
タクトが保持され、アモルファスシリコン薄膜トランジ
スタとしての機能を維持しうるようにする改良に関す
る。
する。特に、アモルファスシリコン薄膜トランジスタの
ソース・ドレイン電極の構造の改良に関する。さらに詳
しくは、液晶配向膜の形成工程等において必須の300℃
程度の高温に長時間曝されても、ソース・ドレイン電極
と動作層との間はホールによる電流（ホールアキュムレ
ーション電流）に対しては絶縁が保持されており、ソー
ス・ドレイン電極と動作層との間にはブロッキングコン
タクトが保持され、アモルファスシリコン薄膜トランジ
スタとしての機能を維持しうるようにする改良に関す
る。
（２）技術の背景 液晶ディスプレイ、エレクトロルミネッセンスディスプ
レイ、エレクトロクロミックディスプレイ、プラズマデ
ィスプレイ等の平面ディスプレイ装置の駆動用スイッチ
ング素子には、上記の平面ディスプレイ装置が形成され
る絶縁性基板上に、上記の平面ディスプレイ装置を製造
するために使用される手法と同様の製造技術（真空蒸着
法、スパッタ法、プラズマCVD法等）を主として使用し
て製造される薄膜トランジスタが使用される。上記の平
面ディスプレイ装置はガラス板等非結晶性の絶縁性基板
上に形成することが望ましいが、かゝる非結晶性の基板
上には、半導体結晶は形成し難く、半導体結晶層を動作
層とする通常のトランジスタを上記の平面ディスプレイ
装置と一体的に形成することが困難だからである。
レイ、エレクトロクロミックディスプレイ、プラズマデ
ィスプレイ等の平面ディスプレイ装置の駆動用スイッチ
ング素子には、上記の平面ディスプレイ装置が形成され
る絶縁性基板上に、上記の平面ディスプレイ装置を製造
するために使用される手法と同様の製造技術（真空蒸着
法、スパッタ法、プラズマCVD法等）を主として使用し
て製造される薄膜トランジスタが使用される。上記の平
面ディスプレイ装置はガラス板等非結晶性の絶縁性基板
上に形成することが望ましいが、かゝる非結晶性の基板
上には、半導体結晶は形成し難く、半導体結晶層を動作
層とする通常のトランジスタを上記の平面ディスプレイ
装置と一体的に形成することが困難だからである。
かゝる薄膜トランジスタは、平面ディスプレイ装置の駆
動用スイッチング素子として使用する目的をもって発達
したものであるから、第１図に示すような構造とされる
ことが一般である。図において、１はガラス基板であ
り、２は金属膜例えばクローム膜よりなるゲート電極で
あり、３は窒化シリコン膜よりなるゲート絶縁膜であ
り、４はｎ型不純物を1016cm-3以下の低濃度に含む水素
化アモルファスシリコン膜よりなる動作層であり、５、
６は金属膜例えばアルミニウム膜よりなるソース・ドレ
イン電極である。そして、その製造に使用される手法
は、上記のとおり、主として真空蒸着法、スパッタ法、
プラズマCVD法等である。
動用スイッチング素子として使用する目的をもって発達
したものであるから、第１図に示すような構造とされる
ことが一般である。図において、１はガラス基板であ
り、２は金属膜例えばクローム膜よりなるゲート電極で
あり、３は窒化シリコン膜よりなるゲート絶縁膜であ
り、４はｎ型不純物を1016cm-3以下の低濃度に含む水素
化アモルファスシリコン膜よりなる動作層であり、５、
６は金属膜例えばアルミニウム膜よりなるソース・ドレ
イン電極である。そして、その製造に使用される手法
は、上記のとおり、主として真空蒸着法、スパッタ法、
プラズマCVD法等である。
（３）従来技術と問題点 ところで、薄膜トランジスタは、発熱体であり平面ディ
スプレイ装置中に一体的に組み込まれるので独立のヒー
トシンクを持ち得ず、いくらか高温の下において使用さ
れることが多い。又、平面ディスプレイ装置の製造工程
においては、薄膜トランジスタが形成された後に、200
〜300℃程度の高温工程が避け難いことがある。例え
ば、液晶ディスプレイ装置に欠くことのできない、配向
膜の形成工程等である。
スプレイ装置中に一体的に組み込まれるので独立のヒー
トシンクを持ち得ず、いくらか高温の下において使用さ
れることが多い。又、平面ディスプレイ装置の製造工程
においては、薄膜トランジスタが形成された後に、200
〜300℃程度の高温工程が避け難いことがある。例え
ば、液晶ディスプレイ装置に欠くことのできない、配向
膜の形成工程等である。
ソース・ドレイン電極としてアルミニウム膜が使用され
ている薄膜トランジスタにあっては、製造期間中または
使用中に高温に曝されると、アルミニウムが動作層中に
拡散して活性化され、ソース・ドレイン電極と動作層の
界面が、エレクトロンに対してのみならずホールに対し
ても良好なオーミックコンタクトとなるので、ソース・
ドレイン電極と動作層の間がブロッキングコンタクトと
されているという、薄膜トランジスタにとって必須な要
請を満足することができなくなり、ゲートに信号電圧を
印加しない状態においてもホールにもとづく電流が流
れ、結果的に常時ON状態となりスイッチング機能を失う
ことがあるという欠点があった。
ている薄膜トランジスタにあっては、製造期間中または
使用中に高温に曝されると、アルミニウムが動作層中に
拡散して活性化され、ソース・ドレイン電極と動作層の
界面が、エレクトロンに対してのみならずホールに対し
ても良好なオーミックコンタクトとなるので、ソース・
ドレイン電極と動作層の間がブロッキングコンタクトと
されているという、薄膜トランジスタにとって必須な要
請を満足することができなくなり、ゲートに信号電圧を
印加しない状態においてもホールにもとづく電流が流
れ、結果的に常時ON状態となりスイッチング機能を失う
ことがあるという欠点があった。
この欠点を解消するため、ソース・ドレイン電極の材料
として、アルミニウム膜に代えて高濃度にｎ型不純物を
含む水素化アモルファスシリコン膜とアルミニウム膜と
の二重層を使用し高濃度にｎ型不純物を含む水素化アモ
ルファスシリコン膜をもってホール電流をブッロクして
スイッチング機能の喪失を防ぐ手法が開発されたが、こ
の手法をもってしても、上記の液晶ディスプレイ装置に
必須の配向膜の形成工程等300℃程度の高温に曝される
と、やはり上記と同様にスイッチング機能が失われるこ
とが認められ、なお改良の余地を残しており、より長時
間にわたりより高温に曝されてもスイッチング機能を失
わない薄膜トランジスタの開発が望まれていた。
として、アルミニウム膜に代えて高濃度にｎ型不純物を
含む水素化アモルファスシリコン膜とアルミニウム膜と
の二重層を使用し高濃度にｎ型不純物を含む水素化アモ
ルファスシリコン膜をもってホール電流をブッロクして
スイッチング機能の喪失を防ぐ手法が開発されたが、こ
の手法をもってしても、上記の液晶ディスプレイ装置に
必須の配向膜の形成工程等300℃程度の高温に曝される
と、やはり上記と同様にスイッチング機能が失われるこ
とが認められ、なお改良の余地を残しており、より長時
間にわたりより高温に曝されてもスイッチング機能を失
わない薄膜トランジスタの開発が望まれていた。
（４）発明の目的 本発明の目的は、この要請に応えることにあり、ホール
アキュムレーション電流のためにアモルファスシリコン
薄膜トランジスタの動作層とソース・ドレイン電極との
間がエレクトロンに対してのみならずホールに対しても
オーミックコンタクトになり動作層とソース・ドレイン
電極との間のブロッキングコンタクトが破壊されること
を防止するために、ソース・ドレイン電極がアルミニウ
ム等の金属膜とｎ型不純物を高濃度に含む水素化アモル
ファスシリコン膜との二重層とされているアモルファス
シリコン薄膜トランジスタにおいて、液晶配向膜の形成
工程等において300℃程度の高温に長時間曝されても、
ホールに対しては不導通性が維持され、ソース・ドレイ
ン電極と動作層との間にはブロッキングコンタクトが保
持され、ゲート電圧が印加されないにもかゝわらずアモ
ルファスシリコン薄膜トランジスタがオンしてしまうよ
うなことがなく、その結果、スイッチング機能が維持さ
れるように改良されたアモルファスシリコン薄膜トラン
ジスタを提供することにある。
アキュムレーション電流のためにアモルファスシリコン
薄膜トランジスタの動作層とソース・ドレイン電極との
間がエレクトロンに対してのみならずホールに対しても
オーミックコンタクトになり動作層とソース・ドレイン
電極との間のブロッキングコンタクトが破壊されること
を防止するために、ソース・ドレイン電極がアルミニウ
ム等の金属膜とｎ型不純物を高濃度に含む水素化アモル
ファスシリコン膜との二重層とされているアモルファス
シリコン薄膜トランジスタにおいて、液晶配向膜の形成
工程等において300℃程度の高温に長時間曝されても、
ホールに対しては不導通性が維持され、ソース・ドレイ
ン電極と動作層との間にはブロッキングコンタクトが保
持され、ゲート電圧が印加されないにもかゝわらずアモ
ルファスシリコン薄膜トランジスタがオンしてしまうよ
うなことがなく、その結果、スイッチング機能が維持さ
れるように改良されたアモルファスシリコン薄膜トラン
ジスタを提供することにある。
（５）発明の構成 本発明の構成は、絶縁性基板（１）と、ゲート電極
（２）と、ゲート絶縁膜（３）と、水素化アモルファス
シリコン膜よりなる動作層（４）と、ソース・ドレイン
電極（51）（61）とを有するアモルファスシリコン薄膜
トランジスタにおいて、このソース・ドレイン電極（5
1）（61）は、高濃度にｎ型の不純物を含有する水素化
アモルファスシリコン膜（７）とチタン膜（８）とアル
ミニウム膜（９）との三重層よりなるアモルファスシリ
コン薄膜トランジスタである。
（２）と、ゲート絶縁膜（３）と、水素化アモルファス
シリコン膜よりなる動作層（４）と、ソース・ドレイン
電極（51）（61）とを有するアモルファスシリコン薄膜
トランジスタにおいて、このソース・ドレイン電極（5
1）（61）は、高濃度にｎ型の不純物を含有する水素化
アモルファスシリコン膜（７）とチタン膜（８）とアル
ミニウム膜（９）との三重層よりなるアモルファスシリ
コン薄膜トランジスタである。
上記の欠点は、比較的融点の低いアルミニウムが高温下
において、水素化アモルファスシリコン中に拡散するこ
とが原因であるから、アルミニウムの拡散を防止すれば
有効であろうとの着想にもとづき、上記せる改良型のソ
ース・ドレイン電極を構成する高濃度にｎ型不純物を含
む水素化アモルファスシリコン膜とアルミニウム膜との
間に、ニッケル、クローム等の膜を介在させた試作品を
製造して実験を繰り返した。この場合、300℃をもって
0.5時間程度の期間複数回加熱しても上記の現象（スイ
ッチング機能を失う現象）の発生を認めなかったが、30
0℃をもって１時間程度の期間継続して加熱すると、上
記と同様の現象が発生することが認められた。そこで、
上記のニッケル、クロームをチタンに代えて、1018cm-3
程度の高濃度にｎ型不純物を含む水素化アモルファスシ
リコン膜とチタン膜とアルミニウム膜との三重層とする
こととし、チタン膜の厚さを250Åから5,000Å程度まで
変化して製造した試作品を複数個用意し300℃１時間の
熱処理を実行する前後においてソース・ドレイン電流と
ゲート電圧との関係を試験して第２図に示す結果を得
た。
において、水素化アモルファスシリコン中に拡散するこ
とが原因であるから、アルミニウムの拡散を防止すれば
有効であろうとの着想にもとづき、上記せる改良型のソ
ース・ドレイン電極を構成する高濃度にｎ型不純物を含
む水素化アモルファスシリコン膜とアルミニウム膜との
間に、ニッケル、クローム等の膜を介在させた試作品を
製造して実験を繰り返した。この場合、300℃をもって
0.5時間程度の期間複数回加熱しても上記の現象（スイ
ッチング機能を失う現象）の発生を認めなかったが、30
0℃をもって１時間程度の期間継続して加熱すると、上
記と同様の現象が発生することが認められた。そこで、
上記のニッケル、クロームをチタンに代えて、1018cm-3
程度の高濃度にｎ型不純物を含む水素化アモルファスシ
リコン膜とチタン膜とアルミニウム膜との三重層とする
こととし、チタン膜の厚さを250Åから5,000Å程度まで
変化して製造した試作品を複数個用意し300℃１時間の
熱処理を実行する前後においてソース・ドレイン電流と
ゲート電圧との関係を試験して第２図に示す結果を得
た。
第２図参照 チタン膜の厚さの如何にかゝわらず、熱処理を施さない
状態においては、ゲートに負電圧が印加された場合のソ
ース・ドレイン電流が10-12Ａオーダであった（カーブ
ｅ）が、熱処理を施した後は、ゲートに負電圧が印加さ
れた状態でのソース・ドレイン電流は、チタン膜の厚さ
に依存して異なる（カーブａ〜ｄ）。図より明らかなよ
うに、チタン膜の厚さの増加にともなって（カーブａか
らカーブｄに移行するにしたがって）、ソース・ドレイ
ン電流は減少し、チタン膜厚1,000Å以上においては
（カーブｄ）、ほゞ一定の値（熱処理を施さない状態と
おゝむね同程度）となる。すなわち、チタン膜の厚さが
250Åであると（カーブａ）、ゲートに負電圧が印加さ
れた状態におけるソース・ドレイン電流は10-8Ａオーダ
であるが、チタン膜の厚さが500Åであると（カーブ
ｂ）、この値は10-10Ａ程度に減少し、チタン膜の厚さ
が750Åであると（カーブｃ）、この値は10-11Ａ程度に
減少し、チタン膜の厚さが1,000Å以上においては（カ
ーブｄ）、この値は５×10-13Ａ程度となる。
状態においては、ゲートに負電圧が印加された場合のソ
ース・ドレイン電流が10-12Ａオーダであった（カーブ
ｅ）が、熱処理を施した後は、ゲートに負電圧が印加さ
れた状態でのソース・ドレイン電流は、チタン膜の厚さ
に依存して異なる（カーブａ〜ｄ）。図より明らかなよ
うに、チタン膜の厚さの増加にともなって（カーブａか
らカーブｄに移行するにしたがって）、ソース・ドレイ
ン電流は減少し、チタン膜厚1,000Å以上においては
（カーブｄ）、ほゞ一定の値（熱処理を施さない状態と
おゝむね同程度）となる。すなわち、チタン膜の厚さが
250Åであると（カーブａ）、ゲートに負電圧が印加さ
れた状態におけるソース・ドレイン電流は10-8Ａオーダ
であるが、チタン膜の厚さが500Åであると（カーブ
ｂ）、この値は10-10Ａ程度に減少し、チタン膜の厚さ
が750Åであると（カーブｃ）、この値は10-11Ａ程度に
減少し、チタン膜の厚さが1,000Å以上においては（カ
ーブｄ）、この値は５×10-13Ａ程度となる。
以上の実験結果にもとづき、下記の結論を得た。すなわ
ち、（イ）チタン膜の厚さが薄いと、アルミニウムがチ
タン膜を貫通して水素化アモルファスシリコン膜中に拡
散し、価電子帯近傍にアクセプター準位を形成し、ホー
ルに対して障壁のないＰ型半導体として動作するので、
若干量のソース・ドレイン電流を流す。（ロ）チタン膜
の厚さが厚いと、アルミニウムの貫通は遮断される。し
かし、300℃程度で約１時間熱処理すると、チタンが水
素化アモルファスシリコン膜中に拡散する。しかし、チ
タンは、シリコン中に拡散した場合、導電帯から0.21eV
の点に浅い準位を形成するだけで価電子帯近傍には準位
を形成しない（E.M.Conwell,“Properties of Silicon
and Germanium,Part II",Proc.IRE.46,1281（1958））
ので、電子に対して障壁のないＮ型半導体として動作
し、ホール電流をブロックする。また、チタン膜厚の上
限には機能的な意義を付し難いが、製造方法上の制約と
工業的見地から、おゝむね5,000Å程度がその上限であ
る。また、アルミニウム膜の厚さは、求められる電気抵
抗の値に応じて決定すればよいから、その中に組み込ま
れる平面ディスプレイ装置の大大きさに応じて200〜5,0
00Å程度の範囲から任意に選定すればよい。
ち、（イ）チタン膜の厚さが薄いと、アルミニウムがチ
タン膜を貫通して水素化アモルファスシリコン膜中に拡
散し、価電子帯近傍にアクセプター準位を形成し、ホー
ルに対して障壁のないＰ型半導体として動作するので、
若干量のソース・ドレイン電流を流す。（ロ）チタン膜
の厚さが厚いと、アルミニウムの貫通は遮断される。し
かし、300℃程度で約１時間熱処理すると、チタンが水
素化アモルファスシリコン膜中に拡散する。しかし、チ
タンは、シリコン中に拡散した場合、導電帯から0.21eV
の点に浅い準位を形成するだけで価電子帯近傍には準位
を形成しない（E.M.Conwell,“Properties of Silicon
and Germanium,Part II",Proc.IRE.46,1281（1958））
ので、電子に対して障壁のないＮ型半導体として動作
し、ホール電流をブロックする。また、チタン膜厚の上
限には機能的な意義を付し難いが、製造方法上の制約と
工業的見地から、おゝむね5,000Å程度がその上限であ
る。また、アルミニウム膜の厚さは、求められる電気抵
抗の値に応じて決定すればよいから、その中に組み込ま
れる平面ディスプレイ装置の大大きさに応じて200〜5,0
00Å程度の範囲から任意に選定すればよい。
（６）発明の実施例 以下、図面を参照しつゝ本発明の実施例に係るアモルフ
ァスシリコン薄膜トランジスタの主要製造工程を説明し
て本発明をさらに説明する。
ァスシリコン薄膜トランジスタの主要製造工程を説明し
て本発明をさらに説明する。
第３図参照 ガラス基板１上に、クローム膜を厚さ1,000Å程度に蒸
着し、これを、フォトリソグラフィー法を使用して、ゲ
ート電極とゲート配線とが形成される領域以外から除去
してゲート２を形成する。
着し、これを、フォトリソグラフィー法を使用して、ゲ
ート電極とゲート配線とが形成される領域以外から除去
してゲート２を形成する。
その上に、窒化シリコン（SiN）膜を3,000Å程度の厚さ
に形成してゲート絶縁膜３を形成する。この工程は、ア
ンモニヤとモノシランとの等量混合ガスを反応性ガスと
しアルゴンまたは水素をキャリヤガスとして、300℃程
度の基板温度をもって10-1Torr程度の真空中でラジオ周
波数をもってなすプラズマCVD法を使用して可能であ
る。
に形成してゲート絶縁膜３を形成する。この工程は、ア
ンモニヤとモノシランとの等量混合ガスを反応性ガスと
しアルゴンまたは水素をキャリヤガスとして、300℃程
度の基板温度をもって10-1Torr程度の真空中でラジオ周
波数をもってなすプラズマCVD法を使用して可能であ
る。
つゞいて、1016cm-3程度以下に低濃度にｎ型不純物を含
む水素化アモルファスシリコン膜４を厚さ2,000〜3,000
Å程度に形成する。この工程は、モノシラン（SiH4）と
フォスフィン（PH3）とを反応性ガスとしアルゴンまた
は水素をキャリヤガスとしてなすプラズマCVD法を使用
して可能である。
む水素化アモルファスシリコン膜４を厚さ2,000〜3,000
Å程度に形成する。この工程は、モノシラン（SiH4）と
フォスフィン（PH3）とを反応性ガスとしアルゴンまた
は水素をキャリヤガスとしてなすプラズマCVD法を使用
して可能である。
1018cm-3程度に高濃度にｎ型不純物を含む水素化アモル
ファスシリコン膜７を200〜300Å程度に形成する。この
工程も上記と同様の手法をもって可能である。つゞい
て、チタン膜８を1,000Å程度の厚さに蒸着する。さら
につゞいて、アルミニウム膜９を500Å程度の厚さに蒸
着する。
ファスシリコン膜７を200〜300Å程度に形成する。この
工程も上記と同様の手法をもって可能である。つゞい
て、チタン膜８を1,000Å程度の厚さに蒸着する。さら
につゞいて、アルミニウム膜９を500Å程度の厚さに蒸
着する。
第４図参照 ソース・ドレイン電極配線形成領域（ゲート２に対向す
る領域とソース・ドレイン配線として不要な領域とを除
く領域）上にフォトレジスト膜よりなるエッチングマス
ク（図示せず）を形成して、熱リン酸を使用してアルミ
ニウム膜９とチタン膜８とをケミカルエッチする。つゞ
いて、同一領域に再びエッチングマスクを形成して、四
フッ化メタン（CF4）と酸素とを使用してなすプラズマ
エッチング法をもって高濃度ｎ型の水素化アモルファス
シリコン膜７をエッチして、ソース・ドレイン電極51、
61を形成する。このとき、高濃度ｎ型の水素化アモルフ
ァスシリコン膜７の下層である低濃度ｎ型の水素化アモ
ルファスシリコン膜４は四フッ化メタン（CF4）を使用
するプラズマエッチング法に対してエッチングレートが
極めて遅い（1/5程度）ので良好な制御精度を得ること
ができる。
る領域とソース・ドレイン配線として不要な領域とを除
く領域）上にフォトレジスト膜よりなるエッチングマス
ク（図示せず）を形成して、熱リン酸を使用してアルミ
ニウム膜９とチタン膜８とをケミカルエッチする。つゞ
いて、同一領域に再びエッチングマスクを形成して、四
フッ化メタン（CF4）と酸素とを使用してなすプラズマ
エッチング法をもって高濃度ｎ型の水素化アモルファス
シリコン膜７をエッチして、ソース・ドレイン電極51、
61を形成する。このとき、高濃度ｎ型の水素化アモルフ
ァスシリコン膜７の下層である低濃度ｎ型の水素化アモ
ルファスシリコン膜４は四フッ化メタン（CF4）を使用
するプラズマエッチング法に対してエッチングレートが
極めて遅い（1/5程度）ので良好な制御精度を得ること
ができる。
以上の工程をもって製造されたアモルファスシリコン薄
膜トランジスタのソース・ドレイン電流は、構成の項に
上記せるとおり、300℃程度の高温に１時間程度継続し
て曝された後においても、ゲートに負電圧が印加された
状態において５×10-13Ａと小さく十分にスイッチング
機能を保持している。
膜トランジスタのソース・ドレイン電流は、構成の項に
上記せるとおり、300℃程度の高温に１時間程度継続し
て曝された後においても、ゲートに負電圧が印加された
状態において５×10-13Ａと小さく十分にスイッチング
機能を保持している。
（７）発明の効果 以上説明せるとおり、本発明に係るアモルファスシリコ
ン薄膜トランジスタにおいては、ソース・ドレイン電極
が、高濃度ｎ型水素化アモルファスシリコン膜とチタン
膜とアルミニウム膜との三重層から構成されているの
で、（イ）アルミニウムは、チタン膜によって遮断され
て動作層をなす低濃度ｎ型水素化アモルファスシリコン
膜中に拡散することがなく、ホールに対応する準位の形
成がなく、（ロ）熱処理の結果、動作層をなす低濃度ｎ
型水素化アモルファスシリコン膜中に拡散するチタン
は、これがシリコン中に拡散した場合でも、導電帯から
0.21eVの点に浅い準位を形成するだけで価電子帯近傍に
は準位を形成せず、ホールに対応する準位の形成はない
ので、ホールアキュムレーションの発生は防止され、ゲ
ートに電圧が印加されない状態またはゲートに負電圧が
印加された状態において、動作層とソース・ドレイン電
極との間のブロッキングコンタクトが破壊されることが
ない。その結果、液晶配向膜の形成工程等において300
℃程度の温度に長時間曝されても、ソース・ドレイン間
はホールに対して不導通性が維持され、ゲート電圧が印
加されないにもかゝわらずアモルファスシリコン薄膜ト
ランジスタがオンしてしまうようなことはなく、スイッ
チング機能が正常に維持される。
ン薄膜トランジスタにおいては、ソース・ドレイン電極
が、高濃度ｎ型水素化アモルファスシリコン膜とチタン
膜とアルミニウム膜との三重層から構成されているの
で、（イ）アルミニウムは、チタン膜によって遮断され
て動作層をなす低濃度ｎ型水素化アモルファスシリコン
膜中に拡散することがなく、ホールに対応する準位の形
成がなく、（ロ）熱処理の結果、動作層をなす低濃度ｎ
型水素化アモルファスシリコン膜中に拡散するチタン
は、これがシリコン中に拡散した場合でも、導電帯から
0.21eVの点に浅い準位を形成するだけで価電子帯近傍に
は準位を形成せず、ホールに対応する準位の形成はない
ので、ホールアキュムレーションの発生は防止され、ゲ
ートに電圧が印加されない状態またはゲートに負電圧が
印加された状態において、動作層とソース・ドレイン電
極との間のブロッキングコンタクトが破壊されることが
ない。その結果、液晶配向膜の形成工程等において300
℃程度の温度に長時間曝されても、ソース・ドレイン間
はホールに対して不導通性が維持され、ゲート電圧が印
加されないにもかゝわらずアモルファスシリコン薄膜ト
ランジスタがオンしてしまうようなことはなく、スイッ
チング機能が正常に維持される。
第１図は従来技術に係る薄膜トランジスタの概念的構造
図である。第２図は本発明の構成に特有の効果を実証す
る実験結果を示すグラフである。第３図、第４図は本発
明の実施例に係るアモルファスシリコン薄膜トランジス
タの主要製造工程完了後の断面図である。 １……ガラス基板、２……ゲート（クローム膜）、３…
…ゲート絶縁膜（窒化シリコン膜）、４……水素化アモ
ルファスシリコン膜（動作層）、５、６……ソース・ド
レイン電極配線、７……高濃度ｎ型の水素化アモルファ
スシリコン膜、８……チタン膜（４価のリフラクトリメ
タル膜）、９……アルミニウム膜（金属膜）、51、61…
…ソース・ドレイン電極。
図である。第２図は本発明の構成に特有の効果を実証す
る実験結果を示すグラフである。第３図、第４図は本発
明の実施例に係るアモルファスシリコン薄膜トランジス
タの主要製造工程完了後の断面図である。 １……ガラス基板、２……ゲート（クローム膜）、３…
…ゲート絶縁膜（窒化シリコン膜）、４……水素化アモ
ルファスシリコン膜（動作層）、５、６……ソース・ド
レイン電極配線、７……高濃度ｎ型の水素化アモルファ
スシリコン膜、８……チタン膜（４価のリフラクトリメ
タル膜）、９……アルミニウム膜（金属膜）、51、61…
…ソース・ドレイン電極。
フロントページの続き (72)発明者 梁井 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 井上 淳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−190061（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶縁性基板（１）と、ゲート電極（２）
と、ゲート絶縁膜（３）と、水素化アモルファスシリコ
ン膜よりなる動作層（４）と、ソース・ドレイン電極
（51）（61）とを有するアモルファスシリコン薄膜トラ
ンジスタにおいて、 該ソース・ドレイン電極（51）（61）は、高濃度にｎ型
の不純物を含有する水素化アモルファスシリコン膜
（７）とチタン膜（８）とアルミニウム膜（９）との三
重層よりなる ことを特徴とするアモルファスシリコン薄膜トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7945984A JPH0691257B2 (ja) | 1984-04-20 | 1984-04-20 | アモルファスシリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7945984A JPH0691257B2 (ja) | 1984-04-20 | 1984-04-20 | アモルファスシリコン薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60224270A JPS60224270A (ja) | 1985-11-08 |
| JPH0691257B2 true JPH0691257B2 (ja) | 1994-11-14 |
Family
ID=13690462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7945984A Expired - Lifetime JPH0691257B2 (ja) | 1984-04-20 | 1984-04-20 | アモルファスシリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691257B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183971A (ja) * | 1985-02-08 | 1986-08-16 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| US4725877A (en) * | 1986-04-11 | 1988-02-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Metallized semiconductor device including an interface layer |
| JPS62291067A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH01117067A (ja) * | 1987-10-30 | 1989-05-09 | Toshiba Corp | 薄膜素子 |
-
1984
- 1984-04-20 JP JP7945984A patent/JPH0691257B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60224270A (ja) | 1985-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061648A (en) | Method of fabricating a thin-film transistor | |
| KR20010094962A (ko) | 박막 트랜지스터용 자기 도핑 옴접촉부 형성 방법 | |
| KR20050004758A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20000072230A (ko) | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 | |
| JPH0691257B2 (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPH0746728B2 (ja) | 半導体装置の製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JPH0556016B2 (ja) | ||
| KR100303710B1 (ko) | 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0243739A (ja) | 薄膜トランジスタ | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| KR0139741B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS5919378A (ja) | 絶縁ゲート型トランジスタの製造方法 | |
| JPS6331168A (ja) | 薄膜トランジスタの製造方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100304551B1 (ko) | 박막트랜지스터제조방법 | |
| JPH0462174B2 (ja) | ||
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| JPH06202146A (ja) | パターン形成方法 | |
| JP2568037B2 (ja) | 液晶表示素子用アモルファスシリコン半導体装置 | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| JP3426063B2 (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |