JPH0336313B2 - - Google Patents
Info
- Publication number
- JPH0336313B2 JPH0336313B2 JP17969681A JP17969681A JPH0336313B2 JP H0336313 B2 JPH0336313 B2 JP H0336313B2 JP 17969681 A JP17969681 A JP 17969681A JP 17969681 A JP17969681 A JP 17969681A JP H0336313 B2 JPH0336313 B2 JP H0336313B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- film transistor
- silicon thin
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 40
- 239000010409 thin film Substances 0.000 claims description 32
- 230000006641 stabilisation Effects 0.000 claims description 13
- 238000011105 stabilization Methods 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 7
- 230000000087 stabilizing effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- -1 oxygen ions Chemical class 0.000 claims 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は多結晶シリコンを用いた薄膜トランジ
スタに関するものである。
スタに関するものである。
従来の多結晶シリコン薄膜トランジスタ、特に
ゲート絶縁膜にアルミナ（Al2O3）を用いた多結
晶シリコン薄膜トランジスタは、オフ抵抗が経時
変化によつて低下するという問題があつた。
ゲート絶縁膜にアルミナ（Al2O3）を用いた多結
晶シリコン薄膜トランジスタは、オフ抵抗が経時
変化によつて低下するという問題があつた。
本発明は従来のこのような問題を解決するもの
であり、その目的とするところは特性の安定性に
優れた多結晶シリコン薄膜トランジスタを提供す
ることにある。
であり、その目的とするところは特性の安定性に
優れた多結晶シリコン薄膜トランジスタを提供す
ることにある。
薄膜トランジスタは、絶縁体基板上に蒸着時に
よつて半導体膜を形成して能動素子を作つたもの
で、通常は電界効果型であり構造及び動作ともに
MOS−FETに類似している。しかしMOS−
FETが通常単結晶基板を用いて形成されるのに
対し、この薄膜トランジスタは絶縁体基板上に形
成した半導体薄膜によつて構成されるために大面
積トランジスタアレイを製作できるという利点を
有しており、例えば液晶マトリクスデイスプレイ
のクロストーク防止用のスイツチング素子として
極めて好適である。即ち、液晶マトリクスデイス
プレイは、近年ポケツトテレビやコンピユーター
端末用機器として開発が進められ、表示画像の一
層の精細化が求められているが、画素子数の増加
に伴なうクロストークを防止するためには各画素
にスイツチング素子を付設する手段が有効であ
る。
よつて半導体膜を形成して能動素子を作つたもの
で、通常は電界効果型であり構造及び動作ともに
MOS−FETに類似している。しかしMOS−
FETが通常単結晶基板を用いて形成されるのに
対し、この薄膜トランジスタは絶縁体基板上に形
成した半導体薄膜によつて構成されるために大面
積トランジスタアレイを製作できるという利点を
有しており、例えば液晶マトリクスデイスプレイ
のクロストーク防止用のスイツチング素子として
極めて好適である。即ち、液晶マトリクスデイス
プレイは、近年ポケツトテレビやコンピユーター
端末用機器として開発が進められ、表示画像の一
層の精細化が求められているが、画素子数の増加
に伴なうクロストークを防止するためには各画素
にスイツチング素子を付設する手段が有効であ
る。
この場合、このスイツチング素子として薄膜ト
ランジスタを用いればデイスプレイパネルの一方
の基板に作り付けることができるから有利であ
る。薄膜を構成する半導体としては、CdS，
CdSe等の化合物やアモルフアスシリコン等も用
いられるが、特性の安定性や無公害の観点から多
結晶シリコンが最もすぐれている。
ランジスタを用いればデイスプレイパネルの一方
の基板に作り付けることができるから有利であ
る。薄膜を構成する半導体としては、CdS，
CdSe等の化合物やアモルフアスシリコン等も用
いられるが、特性の安定性や無公害の観点から多
結晶シリコンが最もすぐれている。
第１図は多結晶シリコン薄膜トランジスタの一
例を示す断面図である。同図において、１はガラ
ス等の絶縁体基板、２は多結晶シリコン膜、３は
ゲート絶縁膜、４，５はソース及びドレイン電
極、６はゲート電極である。
例を示す断面図である。同図において、１はガラ
ス等の絶縁体基板、２は多結晶シリコン膜、３は
ゲート絶縁膜、４，５はソース及びドレイン電
極、６はゲート電極である。
ゲート絶縁膜としては、スパツタあるいは
CVDで形成したSiO2や、スパツタで形成した
Al2O3が用いられる。このうちSiO2を用いた多結
晶シリコン薄膜トランジスタはSiO2膜中の可動
イオンや多結晶シリコンとSiO2境界の界面準位
によつてドレイン電流が変動する現象が起き、オ
ン状態での不安定性が大きいという問題がある。
一方、Al2O3を用いた多結晶シリコン薄膜トラン
ジスタはオン状態での不安定性がほとんどなく、
この点ではSiO2を用いた多結晶シリコン薄膜ト
ランジスタよりすぐれているが、その特性を詳細
に評価してみたところ新たにオフ抵抗が時間とと
もに低下するという、SiO2を用いた多結晶シリ
コン薄膜トランジスタにはあまり顕著でなかつた
オフ状態での不安定性があることが明らかになつ
た。
CVDで形成したSiO2や、スパツタで形成した
Al2O3が用いられる。このうちSiO2を用いた多結
晶シリコン薄膜トランジスタはSiO2膜中の可動
イオンや多結晶シリコンとSiO2境界の界面準位
によつてドレイン電流が変動する現象が起き、オ
ン状態での不安定性が大きいという問題がある。
一方、Al2O3を用いた多結晶シリコン薄膜トラン
ジスタはオン状態での不安定性がほとんどなく、
この点ではSiO2を用いた多結晶シリコン薄膜ト
ランジスタよりすぐれているが、その特性を詳細
に評価してみたところ新たにオフ抵抗が時間とと
もに低下するという、SiO2を用いた多結晶シリ
コン薄膜トランジスタにはあまり顕著でなかつた
オフ状態での不安定性があることが明らかになつ
た。
Al2O3をゲート絶縁膜として用いた場合の上記
問題を解決する方法として、多結晶シリコン膜と
Al2O3膜の間にSiO2膜を形成する方法が考えられ
る。実際、ゲート絶縁膜をSiO2とAl2O3の２層構
造にするとオフ状態での不安定性はある程度改善
される。しかし同時にSiO2膜に起因するオフ状
態での不安定性が現われてくるため、完全な解決
策にはなりえない。
問題を解決する方法として、多結晶シリコン膜と
Al2O3膜の間にSiO2膜を形成する方法が考えられ
る。実際、ゲート絶縁膜をSiO2とAl2O3の２層構
造にするとオフ状態での不安定性はある程度改善
される。しかし同時にSiO2膜に起因するオフ状
態での不安定性が現われてくるため、完全な解決
策にはなりえない。
したがつて、本発明は上記のような問題点のな
い多結晶シリコン薄膜トランジスタを実現するた
めに、Al2O3膜を形成する前に少なくともチヤン
ネル部の多結晶シリコン表面にオフ抵抗の安定化
処理層を形成するものである。すなわち、前述の
SiO2とAl2O3の２層構造が問題の解決策にならな
いのはスパツタやCVDで形成したSiO2の膜質が
不十分だつたためである。本発明ではこれに代つ
て、酸素プラズマ処理などの方法によつて多結晶
シリコン表面にオフ抵抗の安定化処理層７（第１
図）を形成しようとするものである。ただし、こ
のようにして形成した安定化処理層は主としてSi
の酸化物からなるが、安定化処理層のみによつて
ゲート絶縁膜を形成するにはその成長速度が極め
て遅いために実際上不可能なので、その上から
Al2O3膜を形成する。Al2O3膜は、これ以外に外
部からの可動イオンの侵入を防止するという点で
効果がある。
い多結晶シリコン薄膜トランジスタを実現するた
めに、Al2O3膜を形成する前に少なくともチヤン
ネル部の多結晶シリコン表面にオフ抵抗の安定化
処理層を形成するものである。すなわち、前述の
SiO2とAl2O3の２層構造が問題の解決策にならな
いのはスパツタやCVDで形成したSiO2の膜質が
不十分だつたためである。本発明ではこれに代つ
て、酸素プラズマ処理などの方法によつて多結晶
シリコン表面にオフ抵抗の安定化処理層７（第１
図）を形成しようとするものである。ただし、こ
のようにして形成した安定化処理層は主としてSi
の酸化物からなるが、安定化処理層のみによつて
ゲート絶縁膜を形成するにはその成長速度が極め
て遅いために実際上不可能なので、その上から
Al2O3膜を形成する。Al2O3膜は、これ以外に外
部からの可動イオンの侵入を防止するという点で
効果がある。
オフ抵抗の安定化処理層を得る方法として、上
記の方法の他にはSiの熱酸化がある。この方法で
はSiを1000℃程度の高温に加熱する必要がある
が、多結晶シリコン薄膜トランジスタの場合に
は、基板に耐熱温度の高い石英などを用いればよ
い。また、多結晶シリコン表面を酸素プラズマ処
理する方法では、前記石英ガラスの他に歪点約
650℃以下の安価な例えばコーニング0211、7052、
7059、7740、ソーダライムガラス等のガラス基板
を用い、これらの耐熱温度以下の低温、例えば
150℃程度でオフ抵抗の安定化処理層を得ること
ができ、多結晶シリコン薄膜トランジスタにとつ
ては好適である。
記の方法の他にはSiの熱酸化がある。この方法で
はSiを1000℃程度の高温に加熱する必要がある
が、多結晶シリコン薄膜トランジスタの場合に
は、基板に耐熱温度の高い石英などを用いればよ
い。また、多結晶シリコン表面を酸素プラズマ処
理する方法では、前記石英ガラスの他に歪点約
650℃以下の安価な例えばコーニング0211、7052、
7059、7740、ソーダライムガラス等のガラス基板
を用い、これらの耐熱温度以下の低温、例えば
150℃程度でオフ抵抗の安定化処理層を得ること
ができ、多結晶シリコン薄膜トランジスタにとつ
ては好適である。
第２図は、オフ抵抗の安定化処理層を酸素プラ
ズマ処理によつて形成した多結晶シリコン薄膜ト
ランジスタにおけるオフ抵抗の経時変化を調べた
結果である。この場合多結晶シリコン薄膜トラン
ジスタはガラス基板上に真空蒸着で形成した多結
晶シリコン膜を用い、ゲート絶縁膜にはスパツタ
で形成したAl2O3膜を用い、ソース・ドレイン及
びゲート電極は真空蒸着したAl膜をフオトエツ
チングすることによつて形成している。
ズマ処理によつて形成した多結晶シリコン薄膜ト
ランジスタにおけるオフ抵抗の経時変化を調べた
結果である。この場合多結晶シリコン薄膜トラン
ジスタはガラス基板上に真空蒸着で形成した多結
晶シリコン膜を用い、ゲート絶縁膜にはスパツタ
で形成したAl2O3膜を用い、ソース・ドレイン及
びゲート電極は真空蒸着したAl膜をフオトエツ
チングすることによつて形成している。
多結晶シリコン膜、Al2O3膜、Al膜の膜厚はそ
れぞれ1μｍ、2000Å、800Åである。
れぞれ1μｍ、2000Å、800Åである。
また酸素プラズマ処理は誘導結合型の装置を用
い、周波数13.56MHz、RF入力パワー100W、O2
圧力5Torr、時間１時間の条件で行なつた。この
とき多結晶シリコン表面の温度は150℃程度であ
つた。これにより形成されたオフ抵抗の安定化処
理層は主としてSiの酸化物からなり、その膜厚は
20〜30Åであつた。この特性を図においてイで示
してある。比較として、多結晶シリコン表面を酸
素プラズマ処理を行なわずに、ゲート絶縁膜を
Al2O3膜により形成した多結晶シリコン薄膜トラ
ンジスタについての結果も図中にロで示した。こ
れから明らかなように、Al2O3膜を形成する前に
多結晶シリコン表面を酸素プラズマ処理した多結
晶シリコン薄膜トランジスタにおいては、オフ抵
抗の経時変化が完全に抑止されており、しかも完
成直後のオフ抵抗も高くなつている。
い、周波数13.56MHz、RF入力パワー100W、O2
圧力5Torr、時間１時間の条件で行なつた。この
とき多結晶シリコン表面の温度は150℃程度であ
つた。これにより形成されたオフ抵抗の安定化処
理層は主としてSiの酸化物からなり、その膜厚は
20〜30Åであつた。この特性を図においてイで示
してある。比較として、多結晶シリコン表面を酸
素プラズマ処理を行なわずに、ゲート絶縁膜を
Al2O3膜により形成した多結晶シリコン薄膜トラ
ンジスタについての結果も図中にロで示した。こ
れから明らかなように、Al2O3膜を形成する前に
多結晶シリコン表面を酸素プラズマ処理した多結
晶シリコン薄膜トランジスタにおいては、オフ抵
抗の経時変化が完全に抑止されており、しかも完
成直後のオフ抵抗も高くなつている。
なお、ここではゲート絶縁膜にスパツタで形成
したAl2O3膜を用いた場合についてのみ説明した
が、本発明はこれに限定されず例えばCVDやス
パツタで形成したSiO2膜を用いた場合にもオフ
抵抗が安定化する効果を得ることができる。また
オフ抵抗の安定化処理層の形成方法としては酸素
プラズマ処理についてのみ説明したが本発明はこ
れに限定されず、多結晶シリコン膜の熱酸化処
理、酸素イオンの打込処理によつても同様の効果
を得ることができる。
したAl2O3膜を用いた場合についてのみ説明した
が、本発明はこれに限定されず例えばCVDやス
パツタで形成したSiO2膜を用いた場合にもオフ
抵抗が安定化する効果を得ることができる。また
オフ抵抗の安定化処理層の形成方法としては酸素
プラズマ処理についてのみ説明したが本発明はこ
れに限定されず、多結晶シリコン膜の熱酸化処
理、酸素イオンの打込処理によつても同様の効果
を得ることができる。
また、オフ抵抗の安定化処理層の厚さは4000Å
をこえるとオフ状態での動作特性が劣化してくる
ため０−4000Åの範囲が好適である（０を含ま
ず）。
をこえるとオフ状態での動作特性が劣化してくる
ため０−4000Åの範囲が好適である（０を含ま
ず）。
以上説明したように、本発明ではゲート絶縁膜
を形成する前に少くともチヤンネル部の多結晶シ
リコン表面にオフ抵抗の安定化処理層を形成した
ので、オフ状態での不安定性が完全に抑制される
という極めてすぐれた効果がある。
を形成する前に少くともチヤンネル部の多結晶シ
リコン表面にオフ抵抗の安定化処理層を形成した
ので、オフ状態での不安定性が完全に抑制される
という極めてすぐれた効果がある。
なお、多結晶シリコン薄膜トランジスタの構造
としては第１図に示したものについてのみ説明し
たが、本発明はこれに限定されるものではない。
としては第１図に示したものについてのみ説明し
たが、本発明はこれに限定されるものではない。
第１図は多結晶シリコン薄膜トランジスタの１
例を示す断面図、第２図は多結晶シリコン表面上
の酸素プラズマ処理によるオフ抵抗安定化処理層
が多結晶シリコン薄膜トランジスタのオフ抵抗の
経時変化に及ぼす影響を示す図である。 １……絶縁体基板、２……多結晶シリコン膜、
３……ゲート絶縁膜、４……ソース電極、５……
ドレイン電極、６……ゲート電極、７……オフ抵
抗安定化処理層。
例を示す断面図、第２図は多結晶シリコン表面上
の酸素プラズマ処理によるオフ抵抗安定化処理層
が多結晶シリコン薄膜トランジスタのオフ抵抗の
経時変化に及ぼす影響を示す図である。 １……絶縁体基板、２……多結晶シリコン膜、
３……ゲート絶縁膜、４……ソース電極、５……
ドレイン電極、６……ゲート電極、７……オフ抵
抗安定化処理層。
Claims (1)
- 【特許請求の範囲】 １ 半導体層に多結晶シリコン膜を用いた薄膜ト
ランジスタにおいて、ゲート絶縁膜の下の少なく
ともチヤンネル部の多結晶シリコン表面に、オフ
抵抗の安定化処理層を持つことを特徴とする多結
晶シリコン薄膜トランジスタ。 ２ 前記オフ抵抗の安定化処理層の厚みが4000Å
以下（０を含まず）であることを特徴とする特許
請求の範囲第１項記載の多結晶シリコン薄膜トラ
ンジスタ。 ３ 半導体層に多結晶シリコン膜を用い、ゲート
絶縁膜の下の少なくともチヤンネル部の多結晶シ
リコン表面にオフ抵抗の安定化処理層を設けた多
結晶シリコン薄膜トランジスタにおいて、前記オ
フ抵抗の安定化処理層の形成は前記ゲート絶縁膜
形成前に行うことを特徴とする多結晶シリコン薄
膜トランジスタの製造方法。 ４ 前記オフ抵抗の安定化処理層の形成は多結晶
シリコンの酸素プラズマ処理によることを特徴と
する特許請求の範囲第３項記載の多結晶シリコン
薄膜トランジスタの製造方法。 ５ 前記オフ抵抗の安定化処理層の形成は多結晶
シリコンの熱酸化処理によることを特徴とする特
許請求の範囲第３項記載の多結晶シリコン薄膜ト
ランジスタの製造方法。 ６ 前記オフ抵抗の安定化処理層の形成は多結晶
シリコンへの酸素イオンの打込み処理によること
を特徴とする特許請求の範囲第３項記載の多結晶
シリコン薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17969681A JPS5882568A (ja) | 1981-11-11 | 1981-11-11 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17969681A JPS5882568A (ja) | 1981-11-11 | 1981-11-11 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882568A JPS5882568A (ja) | 1983-05-18 |
| JPH0336313B2 true JPH0336313B2 (ja) | 1991-05-31 |
Family
ID=16070271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17969681A Granted JPS5882568A (ja) | 1981-11-11 | 1981-11-11 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882568A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950005484B1 (ko) * | 1992-09-29 | 1995-05-24 | 현대전자산업주식회사 | 플라즈마 산화 처리를 이용한 폴리실리콘 박막트랜지스터 제조방법 |
| CN102400091B (zh) * | 2010-09-10 | 2014-03-26 | 鸿富锦精密工业（深圳）有限公司 | 铝合金的表面处理方法及由铝合金制得的壳体 |
-
1981
- 1981-11-11 JP JP17969681A patent/JPS5882568A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5882568A (ja) | 1983-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466617A (en) | Manufacturing electronic devices comprising TFTs and MIMs | |
| US5153702A (en) | Thin film semiconductor device and method for fabricating the same | |
| JPH05129608A (ja) | 半導体装置 | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JP3043870B2 (ja) | 液晶表示装置 | |
| JPH0348671B2 (ja) | ||
| JP3440291B2 (ja) | 微結晶シリコン薄膜トランジスタ | |
| US4998152A (en) | Thin film transistor | |
| JPH0336313B2 (ja) | ||
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH04366924A (ja) | アクティブマトリクス基板 | |
| JPH0554271B2 (ja) | ||
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| JPH0832083A (ja) | 薄膜トランジスタ | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0330296B2 (ja) | ||
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JPH0277159A (ja) | 薄膜半導体素子 | |
| JP2505662B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2523536B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11163368A (ja) | 導電膜付き基板及びその製造方法 | |
| JPS5821868A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 |