JPH01309379A - 薄膜半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非晶質性の絶縁膜層、非晶質シリコンからなる
半導体層、オーミックコンタクト層等からなる薄膜半導
体素子に関するものである。

（従来の技術〕 近年、ガラス等の基板上に非晶質シリコン（以下ａ−３
ｔという）等の半導体層、絶縁膜等を積層して形成され
るトランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓ
ｔｏｒ）等の薄膜半導体素子が実用化されている。この
種の薄膜半導体素子は、アクティブマトリックス型液晶
デイスプレィの駆動素子として好適である。

アクティブマトリックス型液晶デイスプレィでは、各画
素夫々を独立駆動して表示制御するので、各画素夫々を
比較的大電力にて駆動でき、画素のコントラスト比が大
きくなるので美しい画面表示が可能である。そして特に
アクティブマトリックス型液晶デイスプレィの駆動素子
として、低コストにて製作できるという利点を有するａ
−５ｉを使用した薄膜トランジスタ（以下ａ−３ｔ　Ｔ
ＦＴという）が利用されている。

第３図は従来のａ−３ｔ　ＴＦＴの１素子の断面構造図
であり、図中１はガラス基板、２はガラス基板１上にパ
ターン形成されたゲート電極を示す。ゲート電極２表面
を含んでガラス基板１上面には、ゲート絶縁膜３．ａ−
３ｉ半導体層４及びｎ″ａ−Ｓ＋オーミックコンタクト
層５がこの順に積層形成されている。ｎ”ａ−３ｉオ一
ミツクコンタクト層５はゲ−ト電極２上の部分が欠除さ
れており、またｎ″ａ−３ｉオ一ミツクコンタクト層５
の上面には適宜幅のギャップを隔ててソース電極６．ド
レイン電極７が形成されている。

なおこのような構成のａ−３ｉ　ＴＰＴの製造工程は以
下の如くである。ガラス基板１にゲート電極２をパター
ン形成した後、プラズマＣＶＤ装置により基板温度を３
００°Ｃ前後に上昇させ、ガラス基板１上にゲート絶縁
膜３．ａ−５ｔ半導体層４及びｎ’　ａ−５ｔオ一ミツ
クコンタクト層５を連続成膜する。その後基板をプラズ
マＣＶＤ装置から取り出した後、フォトリソグラフィに
よりｎ”ａ−５ｉオ一ミツクコンタクト層５をエツチン
グして、チャンネル部を形成する。最後にＣｒ／Ａ１等
の金属をｎ″ａ−３ｉオ一ミツクコンタクト層５に蒸着
させて、ソース電極６及びドレイン電極７を形成する。

ところで、ｎ″ａ−５ｉオ一ミツクコンタクト層はチャ
ンネルに誘起された電子のソース電極またはドレイン電
極への輸送を容易にする機能と、チャンネルに誘起され
る正札の流れ（オフ電流）を阻止する機能とを有してお
り、通常は周期律表の第■族に属する元素、特にＰを含
有するホスフィンガス（Ｐｌｈ　’）とモノシランガス
（Ｓｉ）Ｉ４）とにより作製される。

〔発明が解決しようとする課題〕

ａ−５ｉ　ＴＦＴはそのキャリア移動が主として電子に
よるｎチャンネル型のＦＥＴ　（電界効果トランジスタ
）であるにも拘わらず、ゲート電圧を負にするとドレイ
ン電流が増加する現象、つまりオフ電流が大きくなって
Ｓ／Ｎ比が低下する現象が生じ、このような現象の発生
原因としては、以下に示す３点が考えられる。まず第１
点は、オーミックコンタクト層としてｎ”ａ−３ｉを用
いているので、負のゲート電圧にて誘起された正孔が接
合部の障壁を乗り越えてソース電極またはドレイン電極
側へ流れてしまうという点であって、第２点は、ａ−３
ｉとｎ“ａ−３ｔとの界面またはｎ”ａ−５ｉ内にトラ
ップ準位が多数存在するので、このトラップ準位からキ
ャリアが放出されてリーク電流となるという点であり、
第３点はチャンネルが一部低抵抗化することによりリー
ク電流が流れ易くなるという点である。

上述したようにオーミックコンタクト層のリーク電流が
大きくなると、液晶デイスプレィ　（ＬＣＤ　）の表示
特性が劣化する。つまり、ａ−３ｉ　ＴＦＴ　ＬＣＤに
あっては、液晶（ＬＣ）層に電荷を一定時間保持するこ
とにより、文字または画像表示を行っているが、リーク
電流が大きい場合には、液晶層に蓄積された電荷を一定
時間にわたって保持することは不可能となり、コントラ
スト比の低下を招くこととなる。

従って液晶デイスプレィにおいて、高いコントラスト比
を得るためには、これを駆動するａ−５ｉ　ＴＦＴとし
て、リーク電流（オフ電流）が安定して少ないような特
性を有するａ−３ｉ　ＴＦＴを作製することが必要であ
る。

本発明はかかる事情に鑑みてなされたものであり、半４
体層内の上部に、オーミックコンタクト層の不純物元素
とは逆の４電型を有する不純物元素を添加する構成とす
ることにより、リーク電流の増大を防止して、安定性に
優れた薄膜半導体素子を提供することを目的とする。

〔課題を解決するための手段〕

ここで、リーク・電流の増大の原因をａ−５ｉ　ＴＰＴ
の製造工程に関連して説明する。前述したように、ホス
フィンガスとモノシランガスとの混合ガスによりａ−５
ｉ半導体層上に形成されたｎ’ａ−３ｉオ一ミツクコン
タクト層は、チャンネル部に相当する部分がエツチング
され、ソース電極またはドレイン電極が形成される部分
が残される。そして、良好な特性を得るために形成され
る際の基板温度を２００〜３００℃とする。ｎ″ａ−５
ｉ内部に含有されているリン（Ｐ）はａ−５ｉ中を拡散
し易いので、ａ−５ｉ内部にもリンが拡散する。従って
エツチングにてｎ゛ａ−Ｓｉオーミックコンタクト層を
除去したチャンネル部のａ−Ｓｉ表面にもリンが拡散す
ることになり、チャンネル部の暗比抵抗が低下し、この
結果リーク電流が増大する。

上述したようなリンの拡散を防止する方法としては成膜
時において基板温度を低下させる方法が考えられるが、
この場合、低温下ではリンが膜中にて電気的に活性化さ
れないので、逆にオーミックコンタクト部の暗比抵抗が
低下しないという難点がある。

従って、オーミックコンタクト層形成時に基板温度を２
００〜３００　’Ｃに維持し、しかもｎ”ａ−５ｉ中の
リンがａ−３ｉ中に拡散してもそのリンがａ−５ｉ表面
にて活性化されないような構成のａ−５ｉ　ＴＦＴを製
作することが必要である。

そこで本発明のａ−５ｉ　ＴＦＴでは、ａ−Ｓｉ半導体
層の上部に、周期律表第■族に属する元素を含有するガ
ス例えばジボランガス（ＢｔＨ６）とモノシランガスと
の混合ガスにより、ボロンを少量添加したボロン添加層
を形成することとする。ａ−５ｉ半導体層はノンドープ
ではｎ−型であるので、このボロン添加層はｉ型または
ｐ−型となる。そして、このボロン添加層上にｎ”ａ−
３ｉオ一ミツクコンタクト層を形成すると、チャンネル
部のａ−Ｓｉ半導体層上にｎ”ａ−５ｉオ一ミツクコン
タクト層のリンが拡散する場合にあっても、ボロン添加
層のボロンとリンとが電気的に補償するので、チャンネ
ル部のａ−５ｉ半導体層は高抵抗性が保たれる。またボ
ロン添加層のボロンはａ−５ｉをｉ型とするので、ａ−
Ｓｉの暗抵抗は高抵抗に保持される。

本発明に係る薄膜半導体素子は、シリコン原子を母体と
する半導体層と、該半導体層上に積層形成され、不純物
元素を有するオーミックコンタクト層とを備えた薄膜半
導体素子において、前記半導体層と前記オーミックコン
タクト層との接合面の前記半立体層側に、前記不純物元
素とは逆の導電型を有する不純物元素が添加されている
ことを特徴とする。

〔作用〕

本発明に係る薄膜半導体素子にあっては、半４体層のオ
ーミックコンタクト層側に、オーミックコンタクト層の
不純物元素とはその導電型が異なる不純物元素が添加さ
れている。従ってこの不純物元素が添加されている領域
では、前述したように、この不純物元素と半導体層に拡
散したリンとが補償し合うので、チャンネル部は高抵抗
に維持される。この結果、オーミックコンタクト層のリ
ーク電流は増加しない。

〔実施例〕

以下、本発明をその実施例を示す図面に基づいて説明す
る。

第１図は本発明に係る薄膜半導体素子の断面構造図であ
り、図中１はガラス基板を示す。ガラス基板１上面には
、Ｃｒからなるゲート電極２がパターン形成されている
。ゲート電極２の層厚は３００〜３０００人とし、より
望ましくは５００〜１５００人とする。なおゲート電極
２はＭｏ、Ｔａ、八１．Ｎｉ−Ｃｒまたはこれらの積層
体から形成されてもよい。ゲート電極２表面を含んでガ
ラス基板１上面には、ＳｉＮｘからなるゲート絶縁膜３
が形成されている。ゲート絶縁膜３の膜厚は５００〜５
０００人とし、より望ましくは１０００〜３０００人と
する。なおゲート１色縁膜３はＳｉＯｘ。

ＳｉＯｘＮｙ、　ＴａｚＯｓ＋八Ｉ２０．へたはこれら
の積層体から形成されてもよい。またゲート絶縁膜３上
面にはａ−３ｉ半導体Ｎ４が積層形成されている。ａ−
Ｓｉ半導体層４の膜厚は、ＴＦＴのオフ電流及び光照射
時の電流量に大きく形容するが、通常は２００〜４００
０人とし、より望ましくは５００〜３０００人とする。

ａ−Ｓｉ半導体層４上にはゲート電極２が形成されてい
る部分を除いて、ボロンを少量添加したボロン添加層１
０が形成されている。ノンドープであるａ−３ｉ半導体
層４はｎ−型であるので、ボロン添加層ｌＯはｉ型また
はｐ”型となる。ボロン添加層１０におけるボロンの含
有量は通常１０−７〜１０−２原子％とし、より望まし
くは１０−６〜１０−　’原子％とする。

ボロンの含有量をこのような数値域にするのは、これ以
外の範囲では、後述するｎ’ａ−５ｉオ一ミツクコンタ
クト層５からの拡散リンを補償できず、また添加したボ
ロンがａ−５ｉ半導体層４の比抵抗を下げるのでオフ電
流を減少させることができないからである。またボロン
添加層１０の層厚は、ｎ゛ａ−５ｉオ一ミツクコンタク
ト層５からのリンの拡散領域を考慮して設定されるが、
通常は５０〜５００人とし、より望ましくは１００〜３
００人とする。

ボロン添加層１０の上面には、ｎ”ａ−５ｉオ一ミツク
コンタクト層５が積層形成されている。ｎ″ａ−３ｉオ
ーミンクコンタクト層５の層厚は１００〜１０００人と
し、より望ましく（ま１００〜５００人とする。またｎ
″ａ−５ｔオ一ミツクコンタクト層５の電気的特性は、
その暗比抵抗を１０５〜１０Ω・ｃｍとし、より望まし
くは１０４〜１０２Ω・ｃｍとし、活性化エネルギを０
．４〜０．１ｅＶとし、より望ましくはＯ；３〜０．２
ｅＶとする。ｎ“ａ−３ｉオ一ミツクコンタクト層５の
上面には、適宜幅のギャップを隔てて、何れも下層から
Ｃｒ層２０．４１層２１の積層構造からなるソース電極
６及びドレイン電極７が形成されている。ソース電極６
及びドレイン電極７は、通常は高融点金属とＡＩとの積
層構造からなり、上述のＣｒ／Ａｌ以外にＭｏ／ＡＩ、
　Ｔｉ／ＡＩ等の組合せが用いられる。間融点金属の膜
厚は１００〜１０００人、より望ましくは２００〜５０
０人とし、ＡＩの膜厚は２０００人〜２μｍ、より望ま
しくは５０００人〜１．５μｍとする。

次にこのような構成のａ−Ｓｉ　ＴＰＴの製造方法につ
いて、その工程を示す第２図に基づき説明する。

充分に洗浄された５インチ角のガラス基板１に、Ｃｒを
厚さ１０００人にて蒸着し、フォトエツチング加工によ
りゲート電極２をパターン形成する（第２図（ａ））。

なおＴＰＴのチャンネル長を１０μｍ２チヤンネル幅を
２００μｍとする。

ゲート電極２が形成されたガラス基板１をプラズマＣＶ
Ｄ装置内に装着し、拡散ポンプによりＣＶＤ装置内を排
気すると共に、ガラス基板１を加熱して３００℃に調節
する。ＣＶＤ装置内の真空度が１×１０−　’Ｔｏｒｒ
以下になった時点で、拡散ポンプからメカニカルブース
タポンプに切換えると共に、マスフローコントローラを
介してＣＶＤ装置内に１００％モノシランガスを８　ｓ
ｅｃｍ、アンモニアガス（Ｎｌ＋３　＞を４０ｓｅｃｍ
、窒素ガス（Ｎ２）を８０ｓｃｃｍｉ人しく反応圧力が
０．５Ｔｏｒｒになるように調節する。このようにガス
流量及び内部圧力が安定した状態で１３．５６Ｍｔ（ｚ
のＲＦパワーを５０Ｗに維持して２０分間に亙って印加
し、ゲート絶縁膜３を積層形成する。このようにして得
られるゲート絶縁膜３は屈折率が１．８２、光学的バン
ドギャップ（Ｅ、）が５．１ｅＶ、比誘電率が６．１で
あり、また膜厚は３０００人である。

次いで同一のプラズマＣＶＤ装置内でゲート絶縁膜３上
に、ａ−５ｉ半導体層４を厚さ１５００人にて積層形成
する。この際の形成条件は、１００％モノシランガスの
流量が８　ｓｅｃｍ、反応圧力が０．２Ｔｏｒｒ、　Ｒ
Ｆパワーが１００Ｗであって印加時間は１０分間である
。

このようにして得られるａ−３ｉ半導体層４の電気的特
性は、暗比抵抗（ρ、）が２Ｘ１０”Ω・ｃｍ、活性化
エネルギ（Ｅ３）が０．７ｅＶ、光学的特性は光学的バ
ンドギャップが１．７５ｅＶである。

次いで基板温度を２００℃に下げ、ａ−３ｉ半導体層４
上にポロン添加層１０を積層形成する。この際の形成条
件は、１００％モノシランガスの流量がｌＱｓｃｃｍ、
１０ｐｐｍ水素ガス（Ｈ□）ベースのジボランガスの流
星が１　ｓｅｃｍ、反応圧力が０．２Ｔｏｒｒ、　ＲＦ
パワーが１００Ｗであって印加時間を２分間とする。こ
のようにして得られるボロン添加層１０の電気的特性は
、暗比抵抗が３Ｘ１０”Ω・ｃｍ、活性化エネルギが０
．７ｅＶ、光学的特性は光学的ハンドギャップが１．７
６ｅＶである。

次に同一の基板温度（２００°Ｃ）に維持した状態で、
ボロン添加層１０上にｎ’ａ−５ｉオ一ミツクコンタク
ト層５を積層形成する（第２図（ｂ））。この際の形成
条件は、１００％モノシランガスの流量が１゜ＳＣＣｍ
５１％水素ガスペースのホスフィンガスの流量がｌＱｓ
ｃｃｍｓ反応圧力が０．２Ｔｏｒｒ、　ＲＦパワーがｉ
ｏ。

Ｗであって印加時間を４分間とする。このようにして得
られるｎ”ａ−Ｓｉオーミックコンタクト層５の電気的
特性は、暗比抵抗が５００Ω・ｃｍ、活性化エネルギが
０．２ｅＶ、光学的特性は光学的バンドギャップが１　
、７ｅＶである。

その後、以上の処理が施されたガラス基板１をプラズマ
ＣＶＤ装置内から取り出して真空蒸着装置内に装着し、
Ｃｒを厚さ５００人にて蒸着する（第２図（Ｃ））。次
いでチャンネル上部のＣｒを酸により、またｎ”ａ−Ｓ
ｉオーミックコンタクト層５．ポロン添加層１０をＨＦ
　ｉ　ＨＮＯｚ　；　ＣＪＣＯＯＩＩの混合液によりエ
ツチングする（第２図（ｄ））。再びこれを真空蒸着装
置内に装着し、Ａｌを厚さ１．０μｍにて蒸着する。

その後フォトエツチングにより、チャンネル上部のＡＩ
をリン酸水溶液により除去して、Ｃｒ層２０．４１層２
１からなるソース電極６及びドレイン電極７を形成する
（第２図（ｅ））。

〔発明の効果〕

以上のようにして製造されたａ−５ｉ　ＴＦＴの緒特性
を測定した結果、電界効果移動度が０．５ｃＪ／Ｖｓｅ
ｃ、しきい値電圧が２■であ、す、またドレイン電圧を
１０■とした場合、ゲート電圧を１５Ｖとしたときのド
レイン電流がＩ　Ｘｌ０−’Ａ、ゲート電圧をＯ■とし
たときのドレイン電流が６　Ｘｌ０−１３Ａであった。

またゲート電圧を一１０Ｖとした場合、ドレイン電圧を
ＩＯＶとしたときのオフ電流が７　Ｘｌ０−”　Ａ、ド
レイン電圧を２０Ｖとしたときのオフ電流が９×１０−
”　Ａであった。

ところで、ボロン添加層を形成せず、また基板温度を３
００℃に設定した以外は上述した実施例と同様の条件に
て、製造されたａ−３ｔ　ＴＦＴの緒特性は以下の如く
である。電界効果移動度が０．６ｃｆｆｌ／Ｖｓｅｃ、
しきい値電圧が１．５Ｖであり、またドレイン電圧をＩ
ＯＶとした場合、ゲート電圧を１５Ｖとしたときのドレ
イン電流が２Ｘ１０−’Ａ、ゲート電圧を０■としたと
きのドレイン電流が８　Ｘｌ０−１３Ａであつた。また
ゲート電圧を一１０Ｖとした場合、ドレイン電圧をＩＯ
Ｖとしたときのオフ電流が４Ｘ１０−１２Ａ、ドレイン
電圧を２０Ｖとしたときのオフ電流が９　Ｘｌ０−”　
Ａであった。

上述の結果から理解される如く、本発明のａ−５ｉＴＦ
Ｔでは、従来のａ−３ｉ　ＴＦＴに比してオフ特性が向
上している。

以上詳述した如く本発明の薄膜半導体素子では、トラン
ジスタ特性をほとんど低下させることなく、オフ電流の
特性向上を図ることができる。

【図面の簡単な説明】

第１図は本発明に係る薄膜半導体素子の断面構造図、第
２図はその製造工程を示す模式図、第３図は従来の薄膜
半導体素子の断面構造図である。 １・・・ガラス基板　２・・・ゲート電極　３・・・ゲ
ート絶縁膜　４・・・ａ−Ｓ＋半導体層　５・・・ｎ″
ａ−Ｓｉオーミックコンタクト層　６・・・ソース電極
　７・・・ドレイン電極　１０・・・ポロン添加層 特　許　出願人　　住友金属工業株式会社代理人　弁理
士　　河　　野　　登　　失策３図 第　　　２　　　図

Claims (1)

1. 【特許請求の範囲】 １、シリコン原子を母体とする半導体層と、該半導体層
   上に積層形成され、不純物元素を有するオーミックコン
   タクト層とを備えた薄膜半導体素子において、 前記半導体層と前記オーミックコンタクト 層との接合面の前記半導体層側に、前記不純物元素とは
   逆の導電型を有する不純物元素が添加されていることを
   特徴とする薄膜半導体素子。