JPS62141776A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS62141776A JPS62141776A JP28193485A JP28193485A JPS62141776A JP S62141776 A JPS62141776 A JP S62141776A JP 28193485 A JP28193485 A JP 28193485A JP 28193485 A JP28193485 A JP 28193485A JP S62141776 A JPS62141776 A JP S62141776A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- insulating film
- gate insulating
- amorphous semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 124
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 230000004913 activation Effects 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 19
- 239000011159 matrix material Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 239000002075 main ingredient Substances 0.000 abstract 1
- 230000037230 mobility Effects 0.000 description 10
- 239000011651 chromium Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 101150017268 secM gene Proteins 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[抛明の利用分野〕
本発明は、水素を含む非晶質シリコン膜を半導体薄膜と
した薄膜トランジスタ(以下、rTFTJという)に係
り、特にアクティブマトリクス形フラットパネルディス
プレイのスイッチング素子に好適なTPTに関する。
した薄膜トランジスタ(以下、rTFTJという)に係
り、特にアクティブマトリクス形フラットパネルディス
プレイのスイッチング素子に好適なTPTに関する。
従来の非晶質シリコン薄膜(以下、ra−3i膜」とい
う)を用いたTPT (以下、ra−8iTFTJとい
う)を第4図および第5図に示す。
う)を用いたTPT (以下、ra−8iTFTJとい
う)を第4図および第5図に示す。
その第4図に示すa−5iTFTでは、絶縁体を表面に
有する基板(例えば、ガラスや5ioz等の絶縁膜で被
覆したSiなど)1上にゲート電極4、ゲート絶縁膜6
があり、その上にa−8i膜5が形成されている。前記
a−3i膜5の両端には、ソース電極2やドレイン電極
3が配置され、これらソース電極2やドレイン電極3と
a−3i膜5の間に、オーミック接触とするためにリン
Pをドーピングしたa−8i膜を挿入することも多い。
有する基板(例えば、ガラスや5ioz等の絶縁膜で被
覆したSiなど)1上にゲート電極4、ゲート絶縁膜6
があり、その上にa−8i膜5が形成されている。前記
a−3i膜5の両端には、ソース電極2やドレイン電極
3が配置され、これらソース電極2やドレイン電極3と
a−3i膜5の間に、オーミック接触とするためにリン
Pをドーピングしたa−8i膜を挿入することも多い。
また、a−Si膜表面のリーク電流を防いだり、保護の
ため酸素膜や窒化膜によりTPT表面を被覆する場合も
ある。
ため酸素膜や窒化膜によりTPT表面を被覆する場合も
ある。
次に、第5図に示すa−5iTFTは、ゲート電極4と
ソース電極2、ドレイン電極3を第4図に示すものとは
逆配置にした場合の例である。この第5図に示すa−8
iTFTでは、例えば特開昭59−115561号公報
等に開示されているように、ソース配線12およびドレ
イン配線13はそれぞれ金属膜や半導体膜からなるソー
ス電極2およびドレイン電極3を介して行われる。
ソース電極2、ドレイン電極3を第4図に示すものとは
逆配置にした場合の例である。この第5図に示すa−8
iTFTでは、例えば特開昭59−115561号公報
等に開示されているように、ソース配線12およびドレ
イン配線13はそれぞれ金属膜や半導体膜からなるソー
ス電極2およびドレイン電極3を介して行われる。
前述のごとく、従来のa−8iTFTは簡単な構造で、
しかも基板1として安価なガラスを用いることができる
ので、大面積のTPTアクティブマトリクス(例えば液
晶表示パネル)等に適用されつつある。
しかも基板1として安価なガラスを用いることができる
ので、大面積のTPTアクティブマトリクス(例えば液
晶表示パネル)等に適用されつつある。
しかし、a−5iのキャリア移動度は一般的に小さいの
で、高速動作を行わせるためにはチャネル長を極めて短
くする必要がある。したがって、第4図および第5図に
示したようなa−3iTFTでは微細加工技術が必要と
され、大面積化が困難となる。また、TPTチャネル長
しとチャネル幅Wの比W/Lを大きくしてオン電流を高
くできるが、素子面積が大きくなったり、電極間容量が
増えるので、必ずしも得策でない。
で、高速動作を行わせるためにはチャネル長を極めて短
くする必要がある。したがって、第4図および第5図に
示したようなa−3iTFTでは微細加工技術が必要と
され、大面積化が困難となる。また、TPTチャネル長
しとチャネル幅Wの比W/Lを大きくしてオン電流を高
くできるが、素子面積が大きくなったり、電極間容量が
増えるので、必ずしも得策でない。
本発明の目的は、大面積のTPTアクティブマトリクス
形成を容易にするa−5i膜を半導体薄膜としたTPT
を提供することにある。
形成を容易にするa−5i膜を半導体薄膜としたTPT
を提供することにある。
a−3i膜は、ギヤツブ内局在準位密度が高いため、こ
れを用いたTPTの移動度は小さい。前記ギヤツブ内局
在準位の影響を小さくして移動度を大きくするためには
、チャネルを形成するa−8i膜の表面でのキャリアの
損失を防ぎ、TPTをエンハンスメント動作させた場合
に多くのキャリア(この場合は電子)が誘起されるゲー
ト絶縁膜近傍のa−8i膜内にキャリアを集めるのが有
効と考えられる。
れを用いたTPTの移動度は小さい。前記ギヤツブ内局
在準位の影響を小さくして移動度を大きくするためには
、チャネルを形成するa−8i膜の表面でのキャリアの
損失を防ぎ、TPTをエンハンスメント動作させた場合
に多くのキャリア(この場合は電子)が誘起されるゲー
ト絶縁膜近傍のa−8i膜内にキャリアを集めるのが有
効と考えられる。
本発明は、かかる知見のもとに検討した結果、チャネル
を形成するa−5i膜を電気的性質の異なるa−Si膜
の2層構造とし、ゲート絶縁膜側めa−3i膜の活性化
エネルギーを反対側のa −S iMの活性化エネルギ
ーより小さくすることによって移動度を増加させること
ができ、これにより前記目的を達成することができる。
を形成するa−5i膜を電気的性質の異なるa−Si膜
の2層構造とし、ゲート絶縁膜側めa−3i膜の活性化
エネルギーを反対側のa −S iMの活性化エネルギ
ーより小さくすることによって移動度を増加させること
ができ、これにより前記目的を達成することができる。
以下、本発明の実施例を図面により説明する。
第1図は本発明TPTの一実施例を示す断面図である。
この第1図に示すTPTは、基板1にゲート電極4と、
絶縁膜としてのゲート絶縁膜6と、非晶質半導体薄膜5
0と、ソース電極2と、ドレイン電極3とが配置されて
いる。
絶縁膜としてのゲート絶縁膜6と、非晶質半導体薄膜5
0と、ソース電極2と、ドレイン電極3とが配置されて
いる。
前記基板1は、ガラス板等の絶縁板で形成され、または
表面が絶縁物により被覆されている。
表面が絶縁物により被覆されている。
前記ゲート電極4は、クロムCr膜等で形成されている
。
。
前記ゲート絶縁膜6は、シリコン窒化膜で形成されてい
る。
る。
前記非晶質半導体薄膜であるa−8i膜50は、シリコ
ンSiを主成分とするゲート絶縁膜6に接する側に配置
された非晶質半導体薄膜としてのa−8i膜51と、同
じ<Siを主成分とするゲート絶縁膜6の反対側に配置
された非晶質半導体薄膜としてのa−3i膜52とを有
する2層構造とされている。前記ゲート絶縁膜6に接す
る側のa−8i膜51は、シランSiH4と水素H2と
を含んでいて、H2含有量をゲート絶縁膜6の反対側の
a−3i膜52より少なくして活性化エネルギーを0.
6eVに形成され、かつ好ましくは厚さが30〜300
nmに形成されている。前記ゲート絶縁膜6の反対側の
a−8i膜52は、SiH4とH2と窒素Nとを含んで
おり、H2含有量を前記ゲート絶縁膜6に接する側のa
−8i膜51より多くして活性化エネルギーを0.8e
Vに形成されている。さらに、前記a−8i膜50には
電極とのオーミック接触を図るためのn形のa−3i膜
53が形成されている。
ンSiを主成分とするゲート絶縁膜6に接する側に配置
された非晶質半導体薄膜としてのa−8i膜51と、同
じ<Siを主成分とするゲート絶縁膜6の反対側に配置
された非晶質半導体薄膜としてのa−3i膜52とを有
する2層構造とされている。前記ゲート絶縁膜6に接す
る側のa−8i膜51は、シランSiH4と水素H2と
を含んでいて、H2含有量をゲート絶縁膜6の反対側の
a−3i膜52より少なくして活性化エネルギーを0.
6eVに形成され、かつ好ましくは厚さが30〜300
nmに形成されている。前記ゲート絶縁膜6の反対側の
a−8i膜52は、SiH4とH2と窒素Nとを含んで
おり、H2含有量を前記ゲート絶縁膜6に接する側のa
−8i膜51より多くして活性化エネルギーを0.8e
Vに形成されている。さらに、前記a−8i膜50には
電極とのオーミック接触を図るためのn形のa−3i膜
53が形成されている。
前記ソース電極2とドレイン電極3とは、Crやアルミ
ニウムAQを堆積させて形成されている。
ニウムAQを堆積させて形成されている。
次に、前記第1図に示すTPTの作製法の一例を説明す
る。
る。
ガラス板のごとき絶縁性基板1上にスパッタリング法等
によりCr膜等の金属膜を約1100nの厚みで堆積さ
せ、通常のホトエツチングによりパターン化してゲート
電極4とした後に、約300nmのシリコン窒化膜をグ
ロー放電法によりゲート絶縁膜6として形成する。
によりCr膜等の金属膜を約1100nの厚みで堆積さ
せ、通常のホトエツチングによりパターン化してゲート
電極4とした後に、約300nmのシリコン窒化膜をグ
ロー放電法によりゲート絶縁膜6として形成する。
ついで、グロー放電装置内にSiH4を40secM+
H2を160secM導入し、基板温度を250℃、高
周波電力を50W2反応ガス圧を106.4Paにして
、約200nmのa−8i膜51を形成し、また基板温
度を210℃に下げて約200nmのa−8i膜52を
形成して2層構造のa−5i膜50とする。さらに、電
極とのオーミック接触を得るために約30nmのn形の
a−5i膜53を形成した後に、ホトエツチング等によ
り島状にパターン化する。
H2を160secM導入し、基板温度を250℃、高
周波電力を50W2反応ガス圧を106.4Paにして
、約200nmのa−8i膜51を形成し、また基板温
度を210℃に下げて約200nmのa−8i膜52を
形成して2層構造のa−5i膜50とする。さらに、電
極とのオーミック接触を得るために約30nmのn形の
a−5i膜53を形成した後に、ホトエツチング等によ
り島状にパターン化する。
ついで、CrやAQを堆積させ、ホトエツチングによっ
てパターン化してソース電極2とドレイン電極3を形成
した後に、ドライエツチング等によりチャネルとなるa
−8i膜50領域の低抵抗であるn形のa−8i膜を除
去する。
てパターン化してソース電極2とドレイン電極3を形成
した後に、ドライエツチング等によりチャネルとなるa
−8i膜50領域の低抵抗であるn形のa−8i膜を除
去する。
本発明の特徴は、チャネルとなるa−5i膜50を2層
構造とし、ゲート絶縁膜6に接する側のa−SL膜51
の活性化エネルギーを小さくしていることであるが、こ
の様子を第2図に示す。
構造とし、ゲート絶縁膜6に接する側のa−SL膜51
の活性化エネルギーを小さくしていることであるが、こ
の様子を第2図に示す。
この実施例では、それぞれのa−8i膜を形成する基板
温度を変えて、各層のH2含有量を変化させることによ
り、ゲート絶縁膜6に接する側のa−8L膜51の活性
化エネルギーを0.6eV、反対側のa−8i膜52の
活性化エネルギーを0.8eVとしている。
温度を変えて、各層のH2含有量を変化させることによ
り、ゲート絶縁膜6に接する側のa−8L膜51の活性
化エネルギーを0.6eV、反対側のa−8i膜52の
活性化エネルギーを0.8eVとしている。
このTETの特性を第3図に示す。この例では、ドレイ
ン、ソース間電圧をIOVとしている。
ン、ソース間電圧をIOVとしている。
この第3図中の(A)は本発明によるTETに対する結
果である。(A)に用いたa−3iでは、ゲート絶縁膜
に接する側に配置されたa−3i膜の方が低抵抗で大き
なオン電流が得られるので、この膜を用いて第4図に示
すごときTPTを作製し、本発明によるTPTと比較し
た。その結果を、第3図中に(B)で示す。ゲート電圧
がOv以下でのオフ電流は、(A)と(B)いずれも同
レベルであり、チャネル部のパッシベーションを行うこ
とにより、さらに1桁近く下げることができることを確
認している。
果である。(A)に用いたa−3iでは、ゲート絶縁膜
に接する側に配置されたa−3i膜の方が低抵抗で大き
なオン電流が得られるので、この膜を用いて第4図に示
すごときTPTを作製し、本発明によるTPTと比較し
た。その結果を、第3図中に(B)で示す。ゲート電圧
がOv以下でのオフ電流は、(A)と(B)いずれも同
レベルであり、チャネル部のパッシベーションを行うこ
とにより、さらに1桁近く下げることができることを確
認している。
しかし、ゲート電圧に対するドレイン電流の立上がりを
見ると、(A)の方が急峻であり、オン電流(例えばゲ
ート電圧をIOVにした場合をとる)も(B)より大き
なものとなっている。(B)の場合の移動度は0.3〜
0.5ad/v−sを示すことが多いが、a−8i膜の
膜質を強く反映するため、大面積基板上に形成したTP
Tの特性のばらつきが大きくなったり、再現性にも問題
がある。実際、0 、1 ri / v−s以下の移動
度のTPTが得られることも多い。それに対し、本発明
を適用した(A)の場合には、移動度は0.6〜1.0
aIT/v−9となり、基板内ばらつきが小さく、再現
性も改善された。これらの結果は、キャリアをゲート絶
縁膜近傍に集めることにより、a−8i膜の欠陥(ギヤ
ツブ内準位など)を補償できたためと考えられるが、詳
細は今後の研究をまたねばならない。
見ると、(A)の方が急峻であり、オン電流(例えばゲ
ート電圧をIOVにした場合をとる)も(B)より大き
なものとなっている。(B)の場合の移動度は0.3〜
0.5ad/v−sを示すことが多いが、a−8i膜の
膜質を強く反映するため、大面積基板上に形成したTP
Tの特性のばらつきが大きくなったり、再現性にも問題
がある。実際、0 、1 ri / v−s以下の移動
度のTPTが得られることも多い。それに対し、本発明
を適用した(A)の場合には、移動度は0.6〜1.0
aIT/v−9となり、基板内ばらつきが小さく、再現
性も改善された。これらの結果は、キャリアをゲート絶
縁膜近傍に集めることにより、a−8i膜の欠陥(ギヤ
ツブ内準位など)を補償できたためと考えられるが、詳
細は今後の研究をまたねばならない。
前記TPTを液晶表示パネルに適用する場合について述
べる。
べる。
a−3i膜を用いたTPTではオン電流を大きくするた
めに、チャネル長に対しチャネル幅を大きくとる必要が
ある。オン電流は、移動度にほぼ比例するから1本発明
によるTETを用いることにより、第4図に示す従来の
TPTと比較し、チャネル幅を1/2以下にできる。ま
た、高速動作のためには、チャネル長を短くする必要が
あるが。
めに、チャネル長に対しチャネル幅を大きくとる必要が
ある。オン電流は、移動度にほぼ比例するから1本発明
によるTETを用いることにより、第4図に示す従来の
TPTと比較し、チャネル幅を1/2以下にできる。ま
た、高速動作のためには、チャネル長を短くする必要が
あるが。
同じ速さの動作を行わせる場合でも、従来のa−3i膜
を用いたTPTに比べ、本発明によるTPTでは2倍以
上のチャネル長がとれる。これらの状況はいずれも、液
晶表示パネル等の大面積のTPTアクティブマトリクス
に適用する際に効果的である。
を用いたTPTに比べ、本発明によるTPTでは2倍以
上のチャネル長がとれる。これらの状況はいずれも、液
晶表示パネル等の大面積のTPTアクティブマトリクス
に適用する際に効果的である。
以上の効果は、TPTのエンハンスメント動作で誘起さ
れたキャリアをゲート絶縁膜近傍のa−8L膜内に集め
て、移動度を従来のa−3i膜を用いたTPTの2倍以
上にできたことによるものと考えられる。
れたキャリアをゲート絶縁膜近傍のa−8L膜内に集め
て、移動度を従来のa−3i膜を用いたTPTの2倍以
上にできたことによるものと考えられる。
この実施例では、基板温度を変えることによってa−8
L膜のH2含有量を変え、2層構造のa −8i膜膜5
1,52を形成しているが、反応ガス圧。
L膜のH2含有量を変え、2層構造のa −8i膜膜5
1,52を形成しているが、反応ガス圧。
高周波電力2反応ガス組成等のパラメータを変えて形成
してもさしつかえない。また、ゲート絶縁膜6の反対側
のa−5i膜52にNを添加して移動度ギャップを広げ
、ゲート絶縁膜6の反対側のa−Si膜52の活性化エ
ネルギーを、ゲート絶縁膜6に接する側のa−8i膜5
1の活性化エネルギーより大きくしても効果がある。
してもさしつかえない。また、ゲート絶縁膜6の反対側
のa−5i膜52にNを添加して移動度ギャップを広げ
、ゲート絶縁膜6の反対側のa−Si膜52の活性化エ
ネルギーを、ゲート絶縁膜6に接する側のa−8i膜5
1の活性化エネルギーより大きくしても効果がある。
本発明の効果をより一層有効にするためには、活性化エ
ネルギーが小さくかつ抵抗率も小さいゲート絶縁膜6に
接する側のa−8i膜51の厚みを、a−3i膜に形成
される空乏層幅より小さくするとともに、ゲート絶縁膜
6との界面の影響が小さくなる程度の膜厚が必要である
。すなわち、ゲート絶縁膜6に接する側のa−3L膜5
1の厚みを30〜300nmとするのが有効的である。
ネルギーが小さくかつ抵抗率も小さいゲート絶縁膜6に
接する側のa−8i膜51の厚みを、a−3i膜に形成
される空乏層幅より小さくするとともに、ゲート絶縁膜
6との界面の影響が小さくなる程度の膜厚が必要である
。すなわち、ゲート絶縁膜6に接する側のa−3L膜5
1の厚みを30〜300nmとするのが有効的である。
また、前記実施例ではシリコン窒化膜をゲート絶縁膜と
しているが、シリコン酸化膜やタンタル酸化膜等の他の
絶縁膜を用いてもさしつがえない。
しているが、シリコン酸化膜やタンタル酸化膜等の他の
絶縁膜を用いてもさしつがえない。
以上説明した本発明によれば、a−5i膜を2層構造と
し、絶縁膜に接する側のa−Si膜の導電率の活性化エ
ネルギーを他方のa−5i膜の活性化エネルギーより小
さくしているので、従来のa−3iTPTと比較してチ
ャネル幅を1/2以下、チャネル長を2倍以上にできる
ので、a−3iTPTによるアクティブマトリクスの大
面積化が容易となる効果がある。
し、絶縁膜に接する側のa−Si膜の導電率の活性化エ
ネルギーを他方のa−5i膜の活性化エネルギーより小
さくしているので、従来のa−3iTPTと比較してチ
ャネル幅を1/2以下、チャネル長を2倍以上にできる
ので、a−3iTPTによるアクティブマトリクスの大
面積化が容易となる効果がある。
第1図は本発明の一実施例を示す断面図5第2図は本発
明の特徴を示すグラフ、第3図は本発明と従来のa−5
iTFTとの特性を示すフグラフ、第4図および第5図
はそれぞれ従来のa−8iTPTを示す断面図である。 1・・・基板、2・・・ソース電極、3・・・ドレイン
電極、4・・・ゲート電極、50・・・a−3i膜全体
、51・・・ゲート絶縁膜に接する側のa−Si膜、5
2・・・ゲート絶縁膜と反対側のa−Si膜、6・・・
絶縁膜としてのゲート絶縁膜。 代理人弁理士 秋 本 正 尖 塔 1 図 高2図 o too zoo 300 400
ゲート爬I東瞑かものf巨離〔」0 塔 3 図 ゲート電圧、〔vl 高4図
明の特徴を示すグラフ、第3図は本発明と従来のa−5
iTFTとの特性を示すフグラフ、第4図および第5図
はそれぞれ従来のa−8iTPTを示す断面図である。 1・・・基板、2・・・ソース電極、3・・・ドレイン
電極、4・・・ゲート電極、50・・・a−3i膜全体
、51・・・ゲート絶縁膜に接する側のa−Si膜、5
2・・・ゲート絶縁膜と反対側のa−Si膜、6・・・
絶縁膜としてのゲート絶縁膜。 代理人弁理士 秋 本 正 尖 塔 1 図 高2図 o too zoo 300 400
ゲート爬I東瞑かものf巨離〔」0 塔 3 図 ゲート電圧、〔vl 高4図
Claims (1)
- 【特許請求の範囲】 1、少なくとも表面を絶縁した基板に、ゲート電極と、
絶縁膜と、シリコンを主成分とする非晶質半導体薄膜と
、ソース電極と、ドレイン電極とを配置してなる薄膜ト
ランジスタにおいて、前記非晶質半導体薄膜を2層構造
とし、前記絶縁膜に接する側の非晶質半導体薄膜の導電
率の活性化エネルギーを、他方の非晶質半導体薄膜の活
性化エネルギーより小さくしたことを特徴とする薄膜ト
ランジスタ。 2、特許請求の範囲第1項において、前記絶縁膜に接す
る側の非晶質半導体薄膜の厚さを30〜300nmとし
たことを特徴とする薄膜トランジスタ。 3、特許請求の範囲第1項において、前記2層構造の非
晶質半導体薄膜のうちの、前記絶縁膜に接する側の非晶
質半導体薄膜の水素含有量を、反対側の非晶質半導体薄
膜より少なくすることにより、導電率の活性化エネルギ
ーを小さくしたことを特徴ととする薄膜トランジスタ。 4、特許請求の範囲第1項において、前記2層構造の非
晶質半導体薄膜のうちの、前記絶縁膜と反対側の非晶質
半導体薄膜は水素と窒素を含んでいることを特徴とする
薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28193485A JPS62141776A (ja) | 1985-12-17 | 1985-12-17 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28193485A JPS62141776A (ja) | 1985-12-17 | 1985-12-17 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62141776A true JPS62141776A (ja) | 1987-06-25 |
Family
ID=17645968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28193485A Pending JPS62141776A (ja) | 1985-12-17 | 1985-12-17 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62141776A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01302768A (ja) * | 1988-05-30 | 1989-12-06 | Seikosha Co Ltd | 逆スタガー型シリコン薄膜トランジスタ |
US4994401A (en) * | 1987-01-16 | 1991-02-19 | Hosiden Electronics Co., Ltd. | Method of making a thin film transistor |
US5053354A (en) * | 1988-05-30 | 1991-10-01 | Seikosha Co., Ltd. | Method of fabricating a reverse staggered type silicon thin film transistor |
JP2005039173A (ja) * | 2003-07-02 | 2005-02-10 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
JP2005136253A (ja) * | 2003-10-31 | 2005-05-26 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
JP2010141306A (ja) * | 2008-11-17 | 2010-06-24 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
JP2011186484A (ja) * | 1999-09-30 | 2011-09-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
-
1985
- 1985-12-17 JP JP28193485A patent/JPS62141776A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994401A (en) * | 1987-01-16 | 1991-02-19 | Hosiden Electronics Co., Ltd. | Method of making a thin film transistor |
JPH01302768A (ja) * | 1988-05-30 | 1989-12-06 | Seikosha Co Ltd | 逆スタガー型シリコン薄膜トランジスタ |
US5053354A (en) * | 1988-05-30 | 1991-10-01 | Seikosha Co., Ltd. | Method of fabricating a reverse staggered type silicon thin film transistor |
JP2011186484A (ja) * | 1999-09-30 | 2011-09-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2005039173A (ja) * | 2003-07-02 | 2005-02-10 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
JP2005136253A (ja) * | 2003-10-31 | 2005-05-26 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
JP4573091B2 (ja) * | 2003-10-31 | 2010-11-04 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
JP2010141306A (ja) * | 2008-11-17 | 2010-06-24 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2738315B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
US6537890B2 (en) | Poly-silicon thin film transistor having back bias effects and fabrication method thereof | |
JPH05129608A (ja) | 半導体装置 | |
US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
KR910007161A (ko) | 반도체 디바이스 및 그 제조 방법 | |
JPH06148685A (ja) | 液晶表示装置 | |
JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
US6166400A (en) | Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers | |
JPS62141776A (ja) | 薄膜トランジスタ | |
JPS61145869A (ja) | 薄膜トランジスタ | |
JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH01309378A (ja) | 薄膜半導体素子 | |
US7135707B1 (en) | Semiconductor device having insulated gate electrode | |
JPS62122171A (ja) | 薄膜トランジスタ | |
KR19980065168A (ko) | 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 | |
US6100119A (en) | Thin film transistor and method for fabricating the same | |
JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
JPH03185840A (ja) | 薄膜トランジスタ | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
JP2959015B2 (ja) | アモルファスシリコンデバイスのオーミックコンタクト電極 | |
KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 | |
JPH01309379A (ja) | 薄膜半導体素子 | |
US5783852A (en) | Thin film transistor and method for fabricating the same |