JP2011186484A - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents

液晶表示装置用薄膜トランジスタ基板及びその製造方法 Download PDF

Info

Publication number
JP2011186484A
JP2011186484A JP2011090187A JP2011090187A JP2011186484A JP 2011186484 A JP2011186484 A JP 2011186484A JP 2011090187 A JP2011090187 A JP 2011090187A JP 2011090187 A JP2011090187 A JP 2011090187A JP 2011186484 A JP2011186484 A JP 2011186484A
Authority
JP
Japan
Prior art keywords
gate
insulating film
thin film
film transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011090187A
Other languages
English (en)
Other versions
JP5466665B2 (ja
Inventor
Munshaku Ko
▲ムン▼ 杓 洪
Hong Wan-Sik
完 植 洪
Kim Il Sang
相 日 金
Suiki Ro
水 貴 廬
Chinkei Kyo
珍 奎 姜
Shoko Kin
湘 甲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019990042108A external-priority patent/KR100623983B1/ko
Priority claimed from KR1019990062915A external-priority patent/KR20010060519A/ko
Priority claimed from KR1020000052182A external-priority patent/KR100767354B1/ko
Priority claimed from KR1020000052184A external-priority patent/KR100831224B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011186484A publication Critical patent/JP2011186484A/ja
Application granted granted Critical
Publication of JP5466665B2 publication Critical patent/JP5466665B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

【課題】誤整列を少なくすることができると共に開口率を確保することができる液晶表示装置用薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】液晶表示装置用薄膜トランジスタ基板は、絶縁基板の上に形成されているデータ配線と、画素に形成されている赤、緑、青のカラーフィルターと、データ配線及びカラーフィルターを覆う絶縁膜と、データ線と交差して画素を定義するゲート線及びゲート線に連結されたゲート電極を含むゲート配線と、ゲート配線を覆っており絶縁膜と共にデータ線の一部を露出させる第１接触孔を有するゲート絶縁膜と、ゲート電極のゲート絶縁膜の上部に形成されている半導体層パターンと、第１接触孔を通じてデータ線と連結されているソース用電極とゲート電極を中心にしてソース用電極と分離されて対向するドレーン用電極とドレーン用電極と連結されており画素に形成されている画素電極とを含む画素配線を含む。
【選択図】図４

Description

本発明は液晶表示装置用薄膜トランジスタ基板及びその製造方法に関する。
液晶表示装置は現在最も広く使用されている平板表示装置のうちの一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節して画像を表示する装置である。
液晶表示装置のうちで現在主に使用されるものは二つの基板に電極がそれぞれ形成されており電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であり、二つの基板のうちの一つには薄膜トランジスタ及び画素電極が形成されており、他の基板にはカラーフィルター及びブラックマトリックス（black matrix）が形成されているものが一般的に使用される。
このような液晶表示装置の製造方法で薄膜トランジスタが形成されている基板は一般に感光膜パターンを用いた写真エッチング工程を通じて製造される。写真エッチング工程で多層の薄膜パターンを形成する時に、層間に誤整列（misalign）が発生する場合には表示特性が低下するという問題点がある。このような問題点を解決するためには最下部に不透明な薄膜からなる整列キーを形成することが考えられる。
一方、このような液晶表示装置の輝度を向上させるためにはパネルの高い開口率を確保することが重要な課題である。しかしながら、このような液晶表示装置では、薄膜トランジスタの開口率を減少させるいくつかの問題を内包している。第１に、画素電極とデータ線との間のカップリング効果により発生する寄生容量を考慮する時、画素電極とデータ線との間の距離を確保する必要がある。第２に、液晶表示装置の２つのパネルの整列を考慮する時、ブラックマトリックスの線幅を大きくする必要がある。このような問題点を解決するためにデータ線と画素電極との間に低い誘電率を有する有機絶縁物質を位置させたり、カラーフィルターを薄膜トランジスタと同一の基板に形成する方法などが提示されている。
しかし、液晶表示装置の製造方法において、後者の場合には高コストの薄膜トランジスタ製造工程以後に低コストのカラーフィルター製造工程を実行するが、カラーフィルター工程での不良発生が最終的な歩留まりに悪影響を及ぼすようになるので製造費用を増加させることがある。また、前者の場合にはゲート線と画素電極との間に形成される維持容量を十分に確保することができないという問題点がある。
本発明が達成しようとする技術的課題は、誤整列を最少化することができると共に開口率を確保することができる液晶表示装置用薄膜トランジスタ基板及びその製造方法を提供することである。
本発明が達成しようとする他の技術的課題は、歩留まりを向上させることができる液晶表示装置用薄膜トランジスタ基板及びその製造方法を提供することである。
また、本発明が達成しようとする他の技術的課題は、液晶表示装置用薄膜トランジスタ基板の製造工程を単純化することである。
また、本発明が達成しようとするその他の技術的課題は、開口率を確保し歩留まりを向上させることができると共に寄生容量を最少化し維持容量を十分に確保することができる液晶表示装置用薄膜トランジスタ基板及びその製造方法を提供することである。
このような課題を達成するために、絶縁基板の上に形成されているデータ線を含むデータ配線と、前記基板の上部の画素に形成されている赤、緑、青のカラーフィルターと、前記データ配線及び前記カラーフィルターを覆う絶縁膜と、前記絶縁膜の上部に形成されており、前記データ線と交差して前記画素を定義するゲート線及び前記ゲート線に連結されたゲート電極を含むゲート配線と、前記絶縁膜の上部に形成されて前記ゲート配線を覆っており前記絶縁膜と共に前記データ線の一部を露出させる第１接触孔を有するゲート絶縁膜と、前記ゲート電極の前記ゲート絶縁膜の上部に形成されている半導体層パターンと、前記半導体層パターンの上部に形成されており、前記第１接触孔を通じて前記データ線と連結されているソース用電極と前記ゲート電極を中心にして前記ソース用電極と分離されて対向するドレーン用電極と前記ドレーン用電極と連結されており前記画素に形成されている画素電極とを含む画素配線とを含む液晶表示装置用薄膜トランジスタ基板を提供する。
ここで、前記赤、緑、青のカラーフィルターの端部は、前記データ線の端部を覆っていることが好ましい。
また、前記絶縁膜は有機絶縁物質からなることが好ましい。
前記ゲート配線は前記ゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含み、前記ゲート絶縁膜及び前記絶縁膜は前記ゲートパッド及び前記データパッドを露出させる第２接触孔及び第３接触孔を有しており、前記第２接触孔及び第３接触孔を通じて前記ゲートパッド及び前記データパッドと連結され前記画素電極と同一の層で形成されている補助ゲートパッド及び補助データパッドをさらに含むことが好ましい。
前記データ配線と同一の層で形成されている第１補助ゲートパッドをさらに含み、前記ゲート絶縁膜及び前記絶縁膜は前記第１補助ゲートパッドをそれぞれ露出させる第２接触孔及び第３接触孔と前記データパッドを露出させる第４接触孔とを有しており、前記ゲート配線は前記ゲート線に連結されて外部から信号の伝達を受け、前記第２接触孔を通じて前記第１補助ゲートパッドと連結されているゲートパッドをさらに含み、前記データ配線は前記データ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含み、前記第３接触孔及び第４接触孔を通じて前記第１補助ゲートパッド及び前記データパッドと連結され前記画素電極と同一の層で形成されている第２補助ゲートパッド及び補助データパッドをさらに含むことがさらに好ましい。
前記データ配線と同一の層で形成されており、前記半導体層パターンまたは前記ゲート配線に対応する部分に位置する光遮断膜をさらに含むが好ましい。
少なくとも前記ソース用電極と前記ドレーン用電極との間の前記半導体層パターンの上部に形成されている保護膜をさらに含むことが好ましい。
前記保護膜の上部に形成されている間隔維持材をさらに含むことが好ましい。
前記間隔維持材は感光性有機絶縁物質からなることが好ましい。
前記間隔維持材は黒い色顔料を含むことが好ましい。
前記半導体層パターンは二重層構造で形成されていることが好ましい。
前記二重層構造の半導体層パターンは、第１非晶質ケイ素膜と、前記第１非晶質ケイ素膜の上に位置し第１非晶質ケイ素膜のバンドギャップより低い第２非晶質ケイ素膜とを含むことが好ましい。
前記ゲート絶縁膜は、下部ゲート絶縁膜及び上部ゲート絶縁膜を含む二重層構造で形成されていることが好ましい。
前記上部及び下部ゲート絶縁膜は、有機絶縁膜、非晶質酸化ケイ素、非晶質窒化ケイ素のうちの一つからなることが好ましい。
本発明の他の観点による液晶表示装置は、第１絶縁基板の上に形成され一方向にのびているデータ線を含むデータ配線と、前記第１基板の上部の画素に形成されている赤、緑、青のカラーフィルターと、前記データ配線及び前記カラーフィルターを覆う絶縁膜と、前記絶縁膜の上部に形成されており前記データ線と交差して前記画素を定義するゲート線及び前記ゲート線に連結されたゲート電極を含むゲート配線と、前記絶縁膜の上部に形成されて前記ゲート配線を覆っており前記絶縁膜と共に前記データ線の一部を露出させる第１接触孔を有するゲート絶縁膜と、前記ゲート電極の前記ゲート絶縁膜の上部に形成されている半導体層パターンと、前記半導体層パターンの上部に形成されており前記第１接触孔を通じて前記データ線と連結されているソース用電極と前記ゲート電極を中心にして前記ソース用電極と分離されて対向するドレーン用電極と前記ドレーン用電極と連結されており前記画素に形成されている画素電極とを含む画素配線とを含む下部絶縁基板と、前記第１絶縁基板と対向する第２絶縁基板の上部に形成されている共通電極を含む上部絶縁基板とを含む。
ここで、少なくとも前記ソース用電極と前記ドレーン用電極との間の前記半導体層パターンの上部に形成されており、前記第１基板及び前記第２基板を支持する間隔維持材をさらに含むことが好ましい。
前記間隔維持材は黒い色顔料を含む感光性有機絶縁物質からなることが好ましい。
本発明の他の観点による薄膜トランジスタ基板は、ゲート線とデータ線とが交差して多数個の画素領域を定義し、多数個の画素領域に前記ゲート線及びデータ線に電気的に連結される薄膜トランジスタと画素電極が形成されている薄膜トランジスタ基板において、前記薄膜トランジスタの半導体層はバンドギャップが互いに異なる二重層構造の非晶質ケイ素膜からなることを特徴とする。
ここで、前記二重層構造の半導体層は、前記ゲート絶縁膜の上に位置する第１非晶質ケイ素膜と、前記第１非晶質ケイ素膜の上に位置し前記第１非晶質ケイ素膜よりバンドギャップが低い第２非晶質ケイ素膜とからなることが好ましい。
本発明のさらに他の観点による薄膜トランジスタ基板は、互いに交差して画素を定義するゲート線及びデータ線と、前記画素に形成されている画素電極及び前記ゲート線及びデータ線と前記画素電極とを電気的に連結する薄膜トランジスタとを含む薄膜トランジスタ基板において、前記薄膜トランジスタの一構成をなすゲート絶縁膜は上部及び下部絶縁膜の二重構造で形成される。
ここで、前記上部及び下部絶縁膜は、有機絶縁膜、非晶質酸化ケイ素、非晶質窒化ケイ素のうちの一つであることが好ましい。
本発明に係る液晶表示装置用薄膜トランジスタ基板の製造方法は、絶縁基板の上にデータ線を含むデータ配線を形成する段階と、前記基板の上部に赤、緑、青のカラーフィルターを形成する段階と、前記データ配線及び前記カラーフィルターを覆う絶縁膜を形成する段階と、前記絶縁膜の上部にゲート線及びゲート電極を含むゲート配線を形成する段階と、前記絶縁膜の上部に前記ゲート配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上に半導体層パターンを形成すると共に前記ゲート絶縁膜及び前記絶縁膜に前記データ線の一部を露出させる第１接触孔を形成する段階と、前記半導体層パターンの上に互いに分離されて形成されており同一の層で形成されているソース用電極及びドレーン用電極と、前記ドレーン用電極と連結された画素電極を含む画素配線を形成する段階とを含む。
ここで、前記半導体パターンは二重層構造で形成することが好ましい。
前記ゲート絶縁膜は、下部ゲート絶縁膜及び前記下部ゲート絶縁膜の上部に形成されている上部ゲート絶縁膜を含む二重層構造で形成することが好ましい。
本発明の他の観点による液晶表示装置用薄膜トランジスタ基板の製造方法は、絶縁基板の上にデータ線を含むデータ配線を形成する段階と、前記基板の上部に赤、緑、青のカラーフィルターを形成する段階と、前記データ配線及び前記カラーフィルターを覆う絶縁膜を形成する段階と、前記絶縁膜をパターニングして前記データ線を露出させる第１接触孔を形成する段階と、前記絶縁膜の上部にゲート線及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階と、前記絶縁膜の上部に前記ゲート配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上に半導体層パターンを形成すると共に前記第１接触孔を通じて前記データ線を露出させる段階と、前記半導体層パターンの上部に抵抗性接触層パターンを形成する段階と、前記接触層パターンの上に互いに分離されて形成されており同一の層で形成されたソース用電極及びドレーン用電極と、前記ドレーン用電極と連結された画素電極を含む画素配線とを形成する段階とを含む。
このように、本発明の実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法ではブラックマトリックスまたはカラーフィルターを形成する時に整列キーを形成することによって以後に形成される薄膜の整列を正確に行うことができる。また、薄膜トランジスタよりカラーフィルター及びブラックマトリックスを先に形成しデータ線と画素電極との間に有機絶縁膜を形成することによって開口率を確保することができる。また、ブラックマトリックスと同一の層で共通配線とパッドを形成することによって共通信号の遅延を少なくすることができ、低抵抗の配線を有することができるので大面積でも画質の均一度を確保して画質の特性を向上させることができる。また、カラーフィルターと薄膜トランジスタアレイの製造工程をそれぞれ別途の製造ラインで進行することができるので製造効率性を極大化することができる。
また、配線をブラックマトリックスとして活用し半導体層と接触孔を共に形成することによって製造費用を低減することができる。またデータ配線と画素電極及びゲート配線が十分に絶縁されているのでこれらの間で発生する寄生容量を少なくすることができ、薄膜トランジスタの上下部に別途の光遮断膜を設置することができるので光漏れ電流を少なくすることができ、ゲート電極の大きさを小さくして薄膜トランジスタの寄生容量を少なくすることができるので大面積でも画質の均一度を確保して画質の特性を向上させることができる。また、二重にゲート絶縁膜または半導体層を形成することによって低温工程下でもＴＦＴ特性を確保することができる薄膜トランジスタ基板を製作することができる。
また、本発明の実施例のようにカラーフィルターとブラックマトリックスを下部基板に形成することによって基板の厚さを薄くすることができるだけでなくプラスチックに置き換えることができ、低温工程を用いた薄膜トランジスタ基板の製造が可能なので下部基板もプラスチックに置き換えることができる。
図１は、本発明の実施例による液晶表示装置用薄膜トランジスタ基板を製造するための基板を領域を区分して示した図面である。 図２は、本発明の実施例によって一つの液晶表示装置用薄膜トランジスタ基板に形成された素子及び配線を概略的に示した配置図である。 図３は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図であって、単位画素及びパッド部を示した図面である。 図４は、図３に示した薄膜トランジスタ基板をＩＶ−ＩＶ´線に沿って切断して示した断面図である。 図５は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造工程を示した配置図である。 図６は、図５の断面図である。 図７は、薄膜トランジスタ基板の画面表示部及び周辺部を示した図面である。 図８は、本発明の実施例によって製造する薄膜トランジスタ基板の配置図であって、図５の次の段階を示した図面である。 図９は、図８の断面図である。 図１０は、図７の次の段階での薄膜トランジスタ基板の画面表示部及び周辺部を示した図面である。 図１１は、本発明の実施例によって製造する薄膜トランジスタ基板の配置図であって、図８の次の段階を示した図面である。 図１２は、図１１の断面図である。 図１３は、本発明の実施例によって製造する薄膜トランジスタ基板の配置図であって、図１１の次の段階を示した図面である。 図１４は、図１３の断面図である。 図１５は、本発明の実施例によって製造する薄膜トランジスタ基板の配置図であって、図１３の次の段階を示した図面である。 図１６は、図１５の断面図である。 図１７は、本発明の実施例によって製造する薄膜トランジスタ基板の配置図であって、図１５の次の段階を示した図面である。 図１８は、図１７の断面図である。 図１９は、本発明の実施例によって製造する薄膜トランジスタ基板の配置図であって、図１７の次の段階を示した図面である。 図２０は、図１９の断面図である。 図２１は、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を概略的に示した配置図である。 図２２は、図２１の断面図である。 図２３は、図２１の断面図である。 図２４は、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を示した配置図である。 図２５は、図２４の断面図である。 図２６は、図２４の断面図である。 図２７は、本発明の第２実施例によって製造する薄膜トランジスタ基板の配置図である。 図２８は、図２７の断面図である。 図２９は、図２７の断面図である。 図３０は、図２７の断面図であって、図２８Ｃの次の段階での断面図である。 図３１は、図２７の断面図であって、図２９の次の段階での断面図である。 図３２は、図３０及び図３１の次の段階での薄膜トランジスタ基板の配置図である。 図３３は、図３２の断面図である。 図３４は、図３２の断面図である。 図３５は、図３２の断面図であって、図３３の次の段階を工程順序に従って示したものである。 図３６は、図３２の断面図であって、図３４の次の段階を工程順序に従って示したものである。 図３７は、図３２の断面図であって、図３３の次の段階を工程順序に従って示したものである。 図３８は、図３２の断面図であって、図３４の次の段階を工程順序に従って示したものである。 図３９は、図３２の断面図であって、図３３の次の段階を工程順序に従って示したものである。 図４０は、図３２の断面図であって、図３４の次の段階を工程順序に従って示したものである。 図４１は、図３９及び図４０の次の段階での薄膜トランジスタ基板の配置図である。 図４２は、図４１の断面図である。 図４３は、図４１の断面図である。 図４４は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図４５は、図４４に示した薄膜トランジスタ基板の断面図である。 図４６は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板を製造する第１段階での薄膜トランジスタ基板の配置図である。 図４７は、図４６の断面図である。 図４８は、本発明の実施例によって製造する第２段階での薄膜トランジスタ基板の配置図である。 図４９は、図４８の断面図である。 図５０は、本発明の実施例によって製造する第３段階での薄膜トランジスタ基板の配置図である。 図５１は、図５０の断面図である。 図５２は、本発明の実施例によって製造する第４段階での薄膜トランジスタ基板の配置図である。 図５３は、図５２の断面図である。 図５４は、図５２の断面図であって、図５１の次の段階を示したものである。 図５５は、本発明の他の実施例によって製造する第４段階での薄膜トランジスタ基板の断面図である。 図５６は、本発明の他の実施例によって製造する第４段階での薄膜トランジスタ基板の断面図である。 図５７は、本発明の実施例によって製造する第５段階での薄膜トランジスタ基板の配置図である。 図５８は、図５７の断面図である。 図５９は、本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の構造を概略的に示した配置図である。 図６０は、本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図６１は、図６０に示した薄膜トランジスタ基板の断面図である。 図６２は、本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板を製造する第１段階での薄膜トランジスタ基板の配置図である。 図６３は、図６２の断面図である。 図６４は、本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板を製造する第２段階での薄膜トランジスタ基板の配置図である。 図６５は、図６４の断面図である。 図６６は、本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板を製造する第３段階での薄膜トランジスタ基板の配置図である。 図６７は、図６６の断面図である。 図６８は、本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板を製造する第４段階での薄膜トランジスタ基板の配置図である。 図６９は、図６８の断面図である。 図７０は、本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板を製造する第５段階での薄膜トランジスタ基板の配置図である。 図７１は、図７０の断面図である。 図７２は、工程条件に応ずるカラーフィルターの色別透過率変化を示したグラフである。 図７３は、本発明の実験例でカラーフィルター表面を観察した写真である。 図７４は、本発明の実験例によるゲート絶縁膜の蒸着温度による薄膜トランジスタの特性を示したグラフである。 図７５は、本発明の第６実施例による薄膜トランジスタ基板の配置図である。 図７６は、図７５に示した薄膜トランジスタ基板の断面図である。 図７７は、本発明の第７実施例による薄膜トランジスタ基板の配置図である。 図７８は、図７７に示した薄膜トランジスタ基板の断面図である。
以下、添付図面に基づいて本発明の実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法について本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。
まず、本発明の製造方法では薄膜トランジスタよりカラーフィルターを先に形成し、カラーフィルターの下部に画素対応の開口部を有するバックマトリックス（back matrix）を形成する。また、カラーフィルターまたはブラックマトリックスを形成する工程で製造工程時の層間整列のための整列キーを形成する。
まず、図１乃至図４に基づいて本発明の実施例による薄膜トランジスタ基板の構造について詳細に説明する。
図１に示されているように、一つの絶縁基板に同時に多数の液晶表示装置用パネル領域が形成される。例えば、図１のように、１つのガラス基板１０に６個の液晶表示装置用パネル領域１１０、１２０、１３０、１４０、１５０、１６０が形成され、形成されるパネルが薄膜トランジスタパネルである場合、パネル領域１１０、１２０、１３０、１４０、１５０、１６０は多数の画素からなる画面表示部１１９、１２９、１３９、１４９、１５９、１６９と周辺部１１２、１２２、１３２、１４２、１５２、１６２とを含む。画面表示部１１９、１２９、１３９、１４９、１５９、１６９には主に薄膜トランジスタ、配線及び画素電極などが行列の形態に反復して配置され、周辺部１１５、１２５、１３５、１４５、１５５、１６５には駆動素子と連結される要素、即ち、パッド及びその他の画素電極と対向する共通電極に伝達される共通信号を外部から受信するためのパッドと共通信号の遅延を最少化するための共通信号線を含む共通配線などが配置される。
しかし、このような液晶表示装置用薄膜トランジスタ基板は多層の薄膜パターンを形成するためにマスクを利用した数回の写真エッチング工程によって形成される。この時、多層の薄膜パターンは層間に正確な整列が行われなければならず、層間の整列を正確にするためには不透明膜からなる整列キー（align key）が必要であり、このような整列キーは基板１０の外郭部１１に配置される。
図２は図１の一つのパネル領域に形成された液晶表示装置用薄膜トランジスタ基板の配置を概略的に示した配置図である。
図２に示されているように、線１で囲まれた画面表示部には多数の薄膜トランジスタ３とそれぞれの薄膜トランジスタ３に電気的に連結されている画素電極１１２とゲート線５２及びデータ線９２を含む配線などが形成されており、ゲート線５２及びデータ線９２で囲まれた画素に対応する開口部を有するブラックマトリックス２２が形成されている。この時、画面表示部の端部から漏洩する光を完全に遮断するため、ブラックマトリックス２２が画面表示部の境界線１まで覆うように十分に広く形成するのが好ましい。画面表示部の外側の周辺部にはゲート線５２の端に電気的に連結されたゲートパッド２６とデータ線９２の端に連結されたデータパッド９８とが配置されている。また、画面表示部の外側の周縁には共通信号線２５が形成されており、共通信号線２５には外部から共通信号の伝達を受けて共通信号線２５に伝達する共通パッド２７が連結されており、共通パッド２７は画面表示部の外側の周辺部に形成されている。共通配線２５、２７を画面表示部１の外側に形成しブラックマトリックス２２の横部と同様にブラックマトリックス２２の縦部を画面表示部の境界線１まで覆うように形成することもできる。一方、線２で囲まれた周辺部の外側である外郭部には整列キー２９が形成されている。
ここで、整列キー２９は図１の外郭部１１の角部にそれぞれ形成されるのが好ましく、共通信号線２５はゲートパッド２６が形成された一つの辺を除いた周辺部１１５、１２５、１３５、１４５、１５５、１６５の周囲に形成されるのが好ましく、これについては以後に詳細に説明する。
図３及び図４は図２の画面表示部の薄膜トランジスタと画素電極及び配線と周辺部のパッドを拡大して示したものであって、図３は配置図であり、図４は図３のIV−IV´線に沿って切断して示した断面図である。
まず、下部絶縁基板１０の上部に銅系列またはアルミニウム系列あるいはクロムまたはモリブデン系列あるいは窒化クロムまたは窒化モリブデンなどを含む単一膜または多層膜からなるブラックマトリックス２２が形成されている。ブラックマトリックス２２はマトリックス形態の画素に対応して開口部を有する網形態で形成されており、画素と画素の間から漏洩する光を遮断するように構成される。このブラックマトリックス２２は、以後に形成される薄膜トランジスタの半導体層７０に入射する光を遮断するために変形された構成とすることもできる。一方、ブラックマトリックス２２と同一の層には、以後に形成される画素電極１１２と対向して液晶分子を駆動するための電気場を形成する共通信号線２５と、共通信号線２５に接続され、外部回路からの共通信号を共通信号線２５に伝達する共通パッド２７（図２参照）が形成されている。また、ブラックマトリックス２２と同一の層には製造工程時の層間の整列を正確に調整するための整列キー２９（図２参照）が形成されており、以後に形成されるゲート配線５２、５６に走査信号またはゲート信号を外部から伝達するためのゲートパッド２６が形成されている。もちろん、本発明の実施例では示されていないが、ゲートパッド２６と同様にブラックマトリックス２２と同一の層には以後に形成されるデータ線９２に外部から画像信号を伝達するためのデータパッドを形成することができる。
ここで、共通配線２５、２７は基板１０の周囲の周辺部１１５、１２５、１３５、１４５、１５５、１６５（図１参照）の周囲に形成して画面表示部１１９、１２９、１３９、１４９、１５９、１６９の周囲の外側から漏洩する光を遮断するようにし、低抵抗を有する銅系列、アルミニウム系列または銀系列の導電物質で形成して共通信号の遅延を防止することができる。また、以後に形成される画素配線１１２、１１６、１１８がＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）であることを考慮してこれらとの接触特性が良い物質で形成するのが好ましい。
下部絶縁基板１０の上部画素には端部がブラックマトリックス２２を覆う赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルター３１、３２、３３がそれぞれ形成されている。ここで、カラーフィルター３１、３２、３３はブラックマトリックス２２の上部で互いに重なるように形成してもよく、３５０℃以上の薄膜トランジスタ製造温度によって色特性が変わらない物質を使用するのが好ましい。
ブラックマトリックス２２、共通配線２５、２７（図２参照）及びゲートパッド２６とカラーフィルター３１、３２、３３の上にはＢＣＢ（bisbenzocyclobutene）またはＰＦＣＢ（perfluorocyclobutene）などのように３．０以下の低い誘電率と３００℃以上の耐熱性を有する物質からなり、平坦化されている有機絶縁膜４０が形成されている。有機絶縁膜４０にはゲートパッド２６を露出させる接触孔４２、４６がそれぞれ形成されている。
有機絶縁膜４０の上部にはアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌalloy）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）、銅（Ｃｕ）または銅合金（Ｃｕ alloy）などの金属あるいは導電体からなるゲート配線が形成されている。ゲート配線は横方向にのびており、接触孔４２を通じてゲートパッド２６と連結されている走査信号線またはゲート線５２及び薄膜トランジスタのゲート電極５６を含む。ここで、ゲート線５２は後述する画素電極１１２と重なって画素の電荷保存能力を向上させる維持蓄電器をなし、後述する画素電極１１２とゲート線５２との重畳によって発生する維持容量が十分でない場合には維持容量用配線を追加的に形成することもできる。
ゲート配線５２、５６は低抵抗を有する銅系列、アルミニウム系列または銀系列などの単一膜で形成できるが、二重層または三重層で形成することもできる。特に、外部からの走査信号の伝達を受けるためのゲートパッド２６がゲート配線５２、５６と異なる層に形成されているためパッド部の接触特性を考慮しなくてもよいので、抵抗が小さい物質の単一膜で形成するのが容易である。
有機絶縁膜４０の上には窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜６０がゲート配線５２、５６を覆っており、ゲート電極５６のゲート絶縁膜６０の上部には水素化非晶質ケイ素（hydrogenated amorphous silicon）などの半導体からなる半導体層７０が島形態で形成されている。半導体層７０の上には燐（Ｐ）などのｎ型不純物で高濃度でドーピングされている非晶質ケイ素または微細結晶化されたケイ素または金属シリサイドなどを含む抵抗性接触層（ohmic contact layer）８５、８６がゲート電極５６を中心にして分離されて形成されている。
ゲート絶縁膜６０及び抵抗性接触層８５、８６の上には低抵抗を有するアルミニウム系列、銅系列または銀系列の導電物質からなるデータ配線が形成されている。データ配線は縦方向に形成されているデータ線９２、データ線９２の一端に連結されて外部からの画像信号の印加を受けるデータパッド９８、そしてデータ線９２と連結されており抵抗性接触層８５の上に位置するソース電極９５及びデータ線部９２、９５、９８と分離されておりゲート電極５６に対してソース電極９５の反対側の抵抗性接触層８６の上部に位置する薄膜トランジスタのドレーン電極９６を含む。
データ配線９２、９５、９６、９８もゲート配線５２、５６と同様に低抵抗を有する導電物質の単一層で形成できるが、二重層または三重層で形成されることもできる。もちろん、二重層以上で形成する場合には一つの層は抵抗が小さい物質で形成し他の層は他の物質との接触特性が良い物質で形成することが好ましく、データパッド９８をゲートパッド２６と同一の層で形成する場合には他の物質との接触特性を考慮せずに抵抗が小さい導電物質の単一膜で形成することが好ましい。
データ配線９２、９５、９６、９８の上には保護膜１００が形成されており、保護膜１００はドレーン電極９６及びデータパッド９８を露出させる接触孔１０２、１０８を有している。また、ゲート絶縁膜６０と共にゲートパッド２６を露出させる接触孔１０６を有している。保護膜１００は窒化ケイ素あるいはアクリル系などの有機絶縁物質から形成することができる。
保護膜１００の上には薄膜トランジスタから画像信号を受けて上板の電極と共に電気場を生成する画素電極１１２が形成されている。画素電極１１２はＩＴＯ（indium tin oxide）またはＩＺＯ（indium zin coxide）などの透明な導電物質からなり、接触孔１０２を通じてドレーン電極９６と物理的・電気的に連結されて画像信号の伝達を受ける。また、画素電極１１２は隣接するゲート線５２及びデータ線９２と重なって開口率を高めているが、重ならないこともある。一方、ゲートパッド２６及びデータパッド９８の上には接触孔１０６、１０８を通じてそれぞれこれらと連結される補助ゲートパッド１１６及び補助データパッド１１８が形成されており、これらはパッド２６、９８と外部回路装置との接着性を補完しパッドを保護する役割を果たすものであって、必須なものではなく、これらの適用如何は選択的である。
ここでは画素電極８２の材料の例として透明なＩＴＯまたはＩＺＯをあげたが、反射型液晶表示装置の場合には不透明な導電物質を使用しても関係ない。
このような本発明の実施例による液晶表示装置ではデータ線９２と画素電極１１２との間にはゲート絶縁膜６０と低い誘電率を有する保護膜１００とが形成されていて、これらの間で発生するカップリング容量を最少化することができるので表示装置の特性を向上させることができると共にこれらの間に間隔をおく必要がないので開口率を最大限確保することができる。
以下、本発明の実施例による液晶表示装置用基板の製造方法について図５乃至図２０と前述の図１乃至図４に基づいて詳細に説明する。
まず、図５乃至図６に示されているように、導電物質をスパッタリングなどの方法で蒸着しマスクを利用した写真エッチング工程で乾式または湿式エッチングして、下部絶縁基板１０の上にブラックマトリックス２２を形成する。
この時、図７に示されているように、基板１０の周辺部１１５、１２５、１３５、１４５、１５５、１６５（図１参照）の周囲に共通信号線２５及び共通パッド２７を含む共通配線とゲートパッド２６とを形成することができ、外郭部１１（図１参照）に整列キー２９を形成する。
このように、ブラックマトリックス２２を形成すると共に整列キー２９を形成すると、以後に形成するゲート配線５２、５６またはデータ配線９２、９５、９６などのような薄膜を誤整列無しで正確に形成することができる。
ここで、導電物質はアルミニウムまたはアルミニウム合金、銅または銅合金あるいは銀系列などのように低抵抗を有する導電物質またはＩＴＯとの接触特性が優れたクロムまたはモリブデンまたはチタニウムまたは反射度が低い窒化クロムなどを含む多層膜で形成するのが好ましい。
もちろん、ここでデータパッドを追加的に形成することができ、以後に形成するカラーフィルター３１、３２、３３を整列するための整列キー、基板１０を完成した後に切断するための切断用整列キーまたは液晶表示装置の二つの基板の間に注入されている液晶物質を封印するための封印材を整列するための整列キーなどを追加的に形成することもできる。
次いで、図８及び図９に示されているように、赤、緑、青の顔料を含む感光性物質を順次に塗布しマスクを利用した写真工程でパターニングして赤、緑、青のカラーフィルター３１、３２、３３を順次に形成する。この時、感光性物質は３５０℃以上の温度でも色特性が変わらない耐熱性物質を使用するのが好ましく、赤、緑、青のカラーフィルター３１、３２、３３は三枚のマスクを使用して形成するが、製造費用を節減するために一つのマスクを移動しながら使用して形成することもできる。また、レーザー転写法（laser transcription）またはプリント（print）法を利用するとマスクを使用しないで形成することができ、製造費用を軽減することもできる。この時、図面に示されているように、赤、緑、青のカラーフィルター３１、３２、３３の端部はブラックマトリックス２２と重なるように形成するのが好ましい。
この時、図１０に示されているように、カラーフィルター３１、３２、３３を形成する時、整列キー２９がカラーフィルター用感光性物質によって覆われないようにシャドーマスク５００を使用する。
一方、ブラックマトリックス２２を形成する工程で整列キー２９を形成しない場合には、図１０に示されているように、カラーフィルター用感光性物質を利用して多数の整列キー３９を形成することができる。
次いで、図１１及び図１２に示されているように、下部絶縁基板１０の上部に３５０℃以上の耐熱特性と平坦化特性が優れた有機物質を利用して有機絶縁膜４０を形成する。このような有機物質にはＢＣＢまたはＰＦＣＢなどがある。その後、マスクを利用した写真エッチング工程でゲートパッド２６を露出させる接触孔４２、４６を形成し、乾式エッチングを用いる。この時、共通配線２５、２７を露出させる接触孔も共に形成し、有機絶縁膜４０を感光性物質で形成する場合には写真工程のみでも接触孔を形成することができる。もちろん、ゲートパッド２６及び共通配線２５、２７を形成しない場合には有機絶縁膜４０をパターニングしなくてもよく、データパッドもブラックマトリックス２２と同一の層で形成する場合にはデータパッドを露出させる接触孔も共に形成する。
次いで、図１３及び図１４に示されているように、アルミニウムまたはアルミニウム合金、銅または銅合金あるいは銀系列などのように低抵抗を有するゲート配線用導電物質を順次にスパッタリングなどの方法で蒸着しマスクを利用した写真エッチング工程で乾式または湿式エッチングして、基板１０の上に接触孔４２を通じてゲートパッド２６と連結されるゲート線５２及びゲート電極５６を含むゲート配線を形成する。この時、ゲート配線５２、５６を形成するための写真エッチング工程で前で形成した整列キー２９または３９を用いてマスクを正確に整列させるためにはゲート配線用導電物質が整列キー２９または３９が形成されている部分には積層されないようにしなければならない。このためにはシャドーマスク５００を用いて整列キー２９または３９が形成されている部分を図１０のように覆った後、ゲート配線用導電物質を積層する。これによって写真工程でゲート配線を形成するためのマスクを正確に整列キー２９または３９を用いて整列することができる。この時、ゲート配線５２、５６は、図１３及び図１４に示されているように、ブラックマトリックス２２の横部の内側に形成するのが好ましい。
一方、シャドーマスク５００を使用しない場合にはゲート配線用導電物質を積層し外郭部１１（図１参照）に形成されている整列キー２９または３９が露出されるようにゲート配線用導電物質を選択的にエッチングして除去した後、整列キー２９、３９を用いてマスクを整列した後、ゲート配線用導電物質をパターニングしてゲート配線５２、５６を形成することもできる。また、外郭部１１（図１参照）に平坦化されている有機絶縁膜４０を除去して整列キー２９または３９を露出させることでゲート配線用導電物質を積層した時に整列キー２９または３９による段差が形成されるようにした後、レーザーを照射して段差による位置情報を得てマスクを整列してゲート配線５２、５６を形成することができる。また、ゲート配線用導電物質を積層した後、基板１０の下部でレーザーを照射して整列キーの位置情報を正確に得てこれに基づいてマスクを整列してゲート配線を形成することもできる。
ここでは、前述のように、以後に画素配線１１２、１１６、１１８をＩＴＯ（indium tin oxide）で形成しても、ゲートパッド２６がゲート配線５２、５６と異なる層に形成されるため、ゲート配線５２、５６をアルミニウムまたはアルミニウム合金のように低抵抗導電物質のみの単一膜で形成することができる。従って、多層膜で形成する場合の多数のエッチング条件を適用してゲート配線５２、５６を形成する場合より製造工程を単純化することができる。もちろん、ゲートパッド２６とゲート配線５２、５６とを同一の層で形成する場合には低抵抗を有する導電物質とＩＴＯまたはＩＺＯとの接触特性が良い導電物質からなる二重膜で形成するのが好ましい。
その後、図１５及び図１６に示されているように、ゲート絶縁膜６０、半導体層７０、抵抗性接触層８０を化学気相蒸着法を用いてそれぞれ蒸着し、マスクを利用した写真工程でパターニングしてゲート電極２６と対向するゲート絶縁膜６０の上部に島形態の半導体層７０及び抵抗性接触層８０を形成する。
その後、図１７乃至図１８に示されているように、モリブデンまたはモリブデン合金あるいはクロムを積層した後、マスクを利用した写真工程でパターニングしてゲート線５２と交差してマトリックス形態の画素を定義するデータ線９２、データ線９２と連結されてゲート電極５６の上部まで延長されているソース電極９５、データ線９２の一端に連結されているデータパッド９８及びソース電極９５と分離されておりゲート電極５６を中心にしてソース電極９５と対向するドレーン電極９６を含むデータ配線を形成する。
次いで、データ配線９２、９５、９６、９８で覆われないドーピングされた非晶質ケイ素層パターン８０をエッチングしてゲート電極５６を中心にして両側に分離させる一方、両側のドーピングされた非晶質ケイ素層８５、８６の間の半導体層パターン７０を露出させる。
次いで、図１９及び図２０に示されているように、窒化ケイ素または有機絶縁膜からなる保護膜１００を積層した後、マスクを利用した写真エッチング工程でゲート絶縁膜６０と共に乾式エッチングでパターニングして、ゲートパッド２６、ドレーン電極９６及びデータパッド９８を露出させる接触孔１０６、１０２、１０８を形成する。この時、共通配線２５、２７を露出させる接触孔を形成することができる。
その後、図３及び図４に示されているように、ＩＴＯ膜を積層しマスクを利用したパターニングを実施して接触孔１０２を通じてドレーン電極９６と連結される画素電極１１２と、接触孔１０６、１０８を通じてゲートパッド２６及びデータパッド９８とそれぞれ連結される補助ゲートパッド１１６及び補助データパッド１１８をそれぞれ形成する。
一方、下部絶縁基板１０と対向する上部絶縁基板（図示しない）には上部にＩＴＯまたはＩＺＯまたは銀合金の導電物質を積層して共通電極を形成する。
このような本発明の実施例による液晶表示装置の製造方法では、前述のように、ブラックマトリックス２２またはカラーフィルター３１、３２、３３を形成する時に整列キー２９、３９を形成することによって、以後に形成されるゲート配線またはデータ配線などの薄膜を正確に整列して形成することができる。また、下部基板１０の上部にカラーフィルター３１、３２、３３及びブラックマトリックス２２を薄膜トランジスタと共に形成することによって下部基板と上部基板の整列誤差を考慮しなくてもよいので開口率を向上させることができる。
また、本発明による製造方法では低単価工程であるカラーフィルター３１、３２、３３を薄膜トランジスタより先に形成することによってカラーフィルター工程での不良発生が最終的な収率に影響を与えないので製造費用を低減できる。また、カラーフィルター製造工程と薄膜トランジスタ製造工程を別途の製造ラインで実施できるので製造効率性を向上できる。即ち、有機絶縁膜５０でコーティングされたカラーフィルターを有する基板を外部に注文したり完成した後、別途の工程で５枚のマスクを利用した写真エッチング工程で薄膜トランジスタアレイ基板製造工程を実施することができる。
また、ゲート線５２及びデータ線９２を銅または銅合金あるいはアルミニウムまたはアルミニウム合金などの低抵抗導電物質で形成することによって高精細大画面の液晶表示装置の製造方法に容易に適用することができる。
また、上部絶縁基板には共通電極のみを形成することによって基板の厚さを最小化することができ、材質の制限がないので製造費用を減少させることができ、共通電極に開口部を形成するＰＶＡ（patterned vertical align）方式の液晶表示装置にも容易に適用することができる。
このような方法は、前述のように、有機絶縁膜４０を形成した以後の工程を５枚のマスクを使用する製造方法に適用したが、４枚のマスクを使用する液晶表示装置用薄膜トランジスタ基板の製造方法でも同一に適用することができる。これについて一つの実施例を図面に基づいて詳細に説明する。ここでは、ゲートパッドをゲート配線と同一の層で形成することにする。
まず、図２１乃至図２３に基づいて本発明の実施例による４枚マスクを使用して完成された液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。
図２１は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２２及び図２３はそれぞれ図２１に示した薄膜トランジスタ基板をＸＸＩＩ−ＸＸＩＩ´線及びＸＸＩＩＩ−ＸＸＩＩＩ´線に沿って切断して示した断面図である。
まず、絶縁基板１０の上に第１実施例と同様にブラックマトリックス２２及びカラーフィルター３１、３２、３３とこれらを覆う有機絶縁膜４０が形成されている。
有機絶縁膜４０の上にはゲート線５２、ゲートパッド５４及びゲート電極５６を含むゲート配線が形成されている。ゲート配線は基板１０の上部にゲート線５２と平行で上板の共通電極に入力される共通電極電圧などの電圧の印加を外部から受ける維持電極５８を含む。維持電極５８は後述する画素電極１１２と連結された維持蓄電器用導電体パターン９８と重なって画素の電荷保存能力を向上させる維持蓄電器をなし、後述する画素電極１１２とゲート線５２の重畳で発生する維持容量が十分な場合には形成しないこともある。
ゲート配線５２、５４、５６、５８の上には窒化ケイ素（ＳｉＮX）などからなるゲート絶縁膜６０が形成されてゲート配線５２、５４、５６、５８を覆っている。
ゲート絶縁膜６０の上には水素化非晶質ケイ素（hydrogenated amorphous silicon）などの半導体からなる半導体パターン７２、７８が形成されており、半導体パターン７２、７８の上には燐（Ｐ）などのｎ型不純物で高濃度でドーピングされている非晶質ケイ素などからなる抵抗性接触層（ohmic contact layer）パターンまたは中間層パターン８５、８６、８８が形成されている。
抵抗性接触層パターン８５、８６、８８の上にはＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなるデータ配線が形成されている。データ配線は縦方向に形成されているデータ線９２、データ線９２の一端に連結されて外部からの画像信号の印加を受けるデータパッド９４、データ線９２の分枝である薄膜トランジスタのソース電極９５からなるデータ線部を含み、また、データ線部９２、９４、９５と分離されておりゲート電極５６または薄膜トランジスタのチャンネル部Ｃに対してソース電極９５の反対側に位置する薄膜トランジスタのドレーン電極９６と維持電極５８の上に位置している維持蓄電器用導電体パターン９８も含む。維持電極５８を形成しない場合には維持蓄電器用導電体パターン９８も形成しない。
データ配線９２、９４、９５、９６、９８もゲート配線５２、５４、５６、５８と同様に単一層で形成することができるが、二重層または三重層で形成することもできる。もちろん、二重層以上で形成する場合には一つの層は抵抗が小さい物質で形成し他の層は他の物質との接触特性が良い物質で形成するのが好ましい。
接触層パターン８５、８６、８８はその下部の半導体パターン７２、７８とその上部のデータ配線９２、９４、９５、９６、９８の接触抵抗を低下させる役割を果たし、データ配線９２、９４、９５、９６、９８と完全に同一な形態を有する。即ち、データ線部中間層パターン８５はデータ線部９２、９４、９５と同一で、ドレーン電極用中間層パターン８６はドレーン電極９６と同一で、維持蓄電器用中間層パターン８８は維持蓄電器用導電体パターン９８と同一である。
一方、半導体パターン７２、７８は薄膜トランジスタのチャンネル部Ｃを除いてデータ配線９２、９４、９５、９６、９８及び抵抗性接触層パターン８５、８６、８７と同一の形態をしている。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン９８及び維持蓄電器用接触層パターン８８は同一の形態であるが、薄膜トランジスタ用半導体パターン７２はデータ配線及び接触層パターンの残り部分と多少異なる。即ち、薄膜トランジスタのチャンネル部Ｃでデータ線部９２、９４、９５、特にソース電極９５とドレーン電極９６が分離されており、データ線部中間層パターン８５とドレーン電極用接触層パターン８６も分離されているが、薄膜トランジスタ用半導体パターン７２はここで分割されないで連結されて薄膜トランジスタのチャンネルを生成する。
データ配線９２、９４、９５、９６、９８の上には保護膜１００が形成されており、保護膜１００はドレーン電極９６、データパッド９４及び維持蓄電器用導電体パターン９８を露出させる接触孔１０２、１０４、１０８を有しており、また、ゲート絶縁膜６０と共にゲートパッド５４を露出させる接触孔１０６を有している。保護膜１００は窒化ケイ素あるいはアクリル系などの有機絶縁物質からなることができる。
保護膜１００の上には薄膜トランジスタから画像信号を受けて上板の電極と共に電気場を生成する画素電極１１２が形成されている。画素電極１１２はＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）などの透明な導電物質からなり、接触孔１０２を通じてドレーン電極９６と物理的・電気的に連結されて画像信号の伝達を受ける。また、画素電極１１２は隣接するゲート線５２及びデータ線９２と重なっていて開口率を高めているが、重ならないこともある。また、画素電極１１２は接触孔１０８を通じて維持蓄電器用導電体パターン９８とも連結されて導電体パターン９８に画像信号を伝達する。一方、ゲートパッド５４及びデータパッド９４の上には接触孔１０６、１０４を通じてそれぞれこれらと連結される補助ゲートパッド１１４及び補助データパッド１１６が形成されており、これらはパッド５４、９４と外部回路装置との接着性を補完しパッドを保護する役割を果たすものであって、必須なものではなく、これらの適用如何は選択的である。
以下、図２１乃至図２３の構造を有する液晶表示装置用薄膜トランジスタ基板を４枚のマスクを用いて製造する方法について図２１乃至図２３と図２４乃至図４３を参照して詳細に説明する。
まず、図２４乃至図２６に示されているように、第１実施例と同様に基板１０の上部にブラックマトリックス２２、カラーフィルター３１、３２、３３及び有機絶縁膜４０を順次に形成する。この時にも、第１実施例と同一に整列キー２９または３９（図７または図１０参照）を形成する。
次いで、図２７乃至図２９に示されているように、第１マスクを利用した写真エッチング工程で有機絶縁膜４０の上にゲート線５２、ゲートパッド５４、ゲート電極５６及び維持電極５８を含むゲート配線を形成する。この時にも、第１実施例と同一に多様な方法で整列キーを覆わないようにしたり、整列キーの位置情報を得て第１マスクを整列した後、通常のパターニング工程でゲート配線５２、５４、５６を形成する。
その後、図３０及び図３１に示されているように、ゲート絶縁膜６０、半導体層７０、中間層８０を化学気相蒸着法を利用してそれぞれ１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さで連続蒸着し、次いで金属などの導電体層９０をスパッタリングなどの方法で１，５００Å乃至３，０００Åの厚さで蒸着した後、その上に感光膜１３０を１μｍ乃至２μｍの厚さで塗布する。
その後、第２マスクを通じて感光膜１３０に光を照射した後に現像して、図３３及び図３４に示されているように、感光膜パターン１３２、１３４を形成する。この時、感光膜パターン１３２、１３４中の薄膜トランジスタのチャンネル部Ｃ、即ち、ソース電極９５とドレーン電極９６との間に位置した第１部分１３４はデータ配線部Ａ、即ち、データ配線９２、９４、９５、９６、９８が形成される部分に位置した第２部分１３２より厚さが小さく形成されるようにし、その他の部分Ｂの感光膜は全て除去する。この時、チャンネル部Ｃに残っている感光膜１３４の厚さとデータ配線部Ａに残っている感光膜１３２の厚さの比は後述するエッチング工程の工程条件に応じて異なるようにしなければならず、第１部分１３４の厚さを第２部分１３２の厚さの１／２以下とするのが好ましく、例えば、４，０００Å以下であるのが良い。
このように、位置に応じて感光膜の厚さを異にする方法には多様なものがあり、Ａ領域の光透過量を調節するために主にスリット（slit）または格子形態のパターンを形成したり半透明膜を使用する。
この時、スリットの間に位置したパターンの線幅またはパターン間の間隔、即ち、スリットの幅は露光時に使用する露光器の分解能より小さいことが好ましく、半透明膜を使用する場合にはマスクを製作する時に透過率を調節するために異なる透過率を有する薄膜を使用したり厚さが異なる薄膜を使用することができる。
このようなマスクを通して感光膜に光を照射すると光に直接露出される部分では高分子が完全に分解され、スリットパターンまたは半透明膜が形成されている部分では光の照射量が少ないので高分子は完全分解されない状態であり、遮光幕で遮られた部分では高分子が殆ど分解されない。次いで、感光膜を現像すると、高分子の分子が分解されない部分のみが残り、光が少量照射された中央部分には光を全く照射されない部分より薄い感光膜が残ることができる。この時、露光時間を長くすると全ての分子が分解されるので、そのようにならないようにしなければならない。
このような薄い感光膜１３４はリフローが可能な物質からなる感光膜を使用し、光が完全に透過することができる部分と光が完全に透過することができない部分とに分けられた通常のマスクで露光した後、現像しリフローさせて感光膜が残留しない部分に感光膜の一部が流れるようにすることによって形成することもできる。
次いで、感光膜パターン１３４及びその下部の膜、即ち、導電体層９０、中間層８０及び半導体層７０に対するエッチングを行う。この時、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Ｃには半導体層のみが残っていなければならず、その他の部分Ｂでは前記３つの層９０、８０、７０が全て除去されてゲート絶縁膜３０が露出されなければならない。
まず、図３５及び図３６に示されているように、その他の部分Ｂの露出されている導電体層９０を除去してその下部の中間層８０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法を全て使用することができ、この時、導電体層９０はエッチングされ感光膜パターン１３２、１３４は殆どエッチングされない条件下で行うのが好ましい。しかし、乾式エッチングの場合、導電体層９０のみをエッチングし感光膜パターン１３２、１３４はエッチングされない条件を探すことが難しいので感光膜パターン１３２、１３４も共にエッチングされる条件下で行うことができる。この場合には湿式エッチングの場合より第１部分１３４の厚さを厚くしてこの過程で第１部分１３４が除去されて下部の導電体層９０が露出されることが発生しないようにする。
導電体層９０がＭｏまたはＭｏＷ合金、ＡｌまたはＡｌ合金、Ｔａのうちのいずれかの一つである場合には乾式エッチングまたは湿式エッチングのうちのいずれでも可能である。しかし、Ｃｒは乾式エッチング方法ではよく除去されないため、導電体層９０がＣｒである場合には湿式エッチングのみを利用することが好ましい。導電体層９０がＣｒである湿式エッチングの場合にはエッチング液としてＣｅＮＨＯ3を使用することができ、導電体層９０がＭｏまたはＭｏＷである乾式エッチングの場合のエッチング気体としてはＣＦ4とＨＣｌの混合気体またはＣＦ4とＯ2の混合気体を使用することができ後者の場合は感光膜に対するエッチング比も殆ど類似する。
このようにすると、図３５及び図３６に示されているように、チャンネル部Ｃ及びデータ配線部Ｂの導電体層、即ち、ソース／ドレーン用導電体パターン９７と維持蓄電器用導電体パターン９８のみが残りその他の部分Ｂの導電体層９０は全て除去されてその下部の中間層８０が露出される。この時、残った導電体パターン９７、９８はソース及びドレーン電極９５、９６が分離されないで連結されている点以外はデータ配線９２、９４、９５、９６、９８の形態と同一である。また、乾式エッチングを使用した場合、感光膜パターン１３２、１３４もある程度の厚さでエッチングされる。
次いで、図３７及び図３８に示されているように、その他の部分Ｂの露出された中間層８０及びその下部の半導体層７０を感光膜の第１部分１３４と共に乾式エッチング方法で同時に除去する。この時のエッチングは感光膜パターン１３２、１３４と中間層８０及び半導体層７０（半導体層と中間層はエッチング選択性が殆ど無い）が同時にエッチングされゲート絶縁膜６０はエッチングされない条件下で行わなければならず、特に感光膜パターン１３２、１３４と半導体層７０に対するエッチング比が殆ど同一な条件でエッチングするのが好ましい。例えば、ＳＦ6とＨＣｌの混合気体、またはＳＦ6とＯ2の混合気体を使用すると殆ど同一の厚さで二つの膜をエッチングすることができる。感光膜パターン１３２、１３４と半導体層７０に対するエッチング比が同一な場合、第１部分１３４の厚さは半導体層７０と中間層８０の厚さとを合せたものと同一であったりまたはそれより小さくなければならない。
このようにすると、図３７及び図３８に示されているように、チャンネル部Ｃの第１部分１３４が除去されてソース／ドレーン用導電体パターン９７が露出され、その他の部分Ｂの中間層８０及び半導体層７０が除去されてその下部のゲート絶縁膜６０が露出される。一方、データ配線部Ａの第２部分１３２もエッチングされるので厚さが薄くなる。また、この段階で半導体パターン７２、７８が完成される。図面符号８７と８８はそれぞれソース／ドレーン用導電体パターン９７の下部の中間層パターンと維持蓄電器用導電体パターン９８の下部の中間層パターンを指す。
次いで、アッシング（ashing）を実施してチャンネル部Ｃのソース／ドレーン用導電体パターン９７の表面に残っている感光膜クズを除去する。
その後、図３９及び図４０に示されているように、チャンネル部Ｃのソース／ドレーン用導電体パターン９７及びその下部のソース／ドレーン用中間層パターン８７をエッチングして除去する。この時、エッチングはソース／ドレーン用導電体パターン９７と中間層パターン８７の両方に対して乾式エッチングのみで行うことができ、ソース／ドレーン用導電体パターン９７に対しては湿式エッチングで、中間層パターン８７に対しては乾式エッチングで行うこともできる。前者の場合、ソース／ドレーン用導電体パターン９７と中間層パターン８７のエッチング選択比が大きい条件下でエッチングを行うことが好ましく、これはエッチング選択比が大きくない場合にはエッチング終点を探すことが難しいためチャンネル部Ｃに残る半導体パターン７２の厚さを調節することが容易ではないためである。例えば、ＳＦ6とＯ2の混合気体を使用してソース／ドレーン用導電体パターン９７をエッチングすることをあげることができる。湿式エッチングと乾式エッチングを交互に使用する後者の場合には湿式エッチングされるソース／ドレーン用導電体パターン９７の側面はエッチングされるが、乾式エッチングされる中間層パターン８７は殆どエッチングされないので階段形態で形成される。中間層パターン８７及び半導体パターン７２をエッチングする時に使用するエッチング気体の例としては前で言及したＣＦ4とＨＣｌの混合気体またはＣＦ4とＯ2の混合気体をあげることができ、ＣＦ4とＯ2を使用すると均一な厚さで半導体パターン７２を残すことができる。この時、図４０に示されているように、半導体パターン７２の一部が除去されて厚さが小さくなることもあり、感光膜パターンの第２部分１３２もこの時にある程度の厚さでエッチングされる。この時のエッチングはゲート絶縁膜６０がエッチングされない条件下で行わなければならず、第２部分１３２がエッチングされてその下部のデータ配線９２、９４、９５、９６、９８が露出されることがないように感光膜パターンが厚いのが好ましいことはもちろんである。
このようにすると、ソース電極９５とドレーン電極９６とが分離されながらデータ配線９２、９４、９５、９６、９８とその下部の接触層パターン８５、８６、８８が完成される。
最後にデータ配線部Ａに残っている感光膜第２部分１３２を除去する。しかし、第２部分１３２の除去はチャンネル部Ｃソース／ドレーン用導電体パターン９７を除去した後、その下の中間層パターン８７を除去する前に行うこともできる。
前述のように、湿式エッチングと乾式エッチングを交互に行ったり乾式エッチングのみを使用することができる。後者の場合には一つの種類のエッチングのみを使用するので工程が比較的簡便であるが、適当なエッチング条件を探すことが難しい。反面、前者の場合にはエッチング条件を探すことが比較的容易であるが工程が後者に比べて複雑である。
このようにしてデータ配線９２、９４、９５、９６、９８を形成した後、図４１乃至図４３に示されているように窒化ケイ素をＣＶＤ方法で蒸着したり有機絶縁物質をスピンコーティングして３，０００Å以上の厚さを有する保護膜１００を形成する。次いで、第３マスクを用いて保護膜１００をゲート絶縁膜６０と共にエッチングしてドレーン電極９６、ゲートパッド５４、データパッド９８及び維持蓄電器用導電体パターン９４をそれぞれ露出させる接触孔１０１、１０２、１０３、１０４を形成する。
最後に、図２１乃至図２３に示されているように、４００Å乃至５００Å厚さのＩＴＯ層を蒸着し第４マスクを使用してエッチングして画素電極１１２、補助ゲートパッド１１６及び補助データパッド１１８を形成する。
このような本発明の第２実施例では第１実施例による効果だけでなくデータ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を一つのマスクを用いて形成し、その過程でソース電極６５とドレーン電極６６が分離されることにより製造工程を単純化することができる。
本発明の他の製造方法では薄膜トランジスタよりカラーフィルターを先に形成し、カラーフィルターの下部にデータ線を形成してブラックマトリックスとして活用することによって開口率を確保すると共に向上した歩留まりと十分に低い寄生容量を確保する。また、部分的に異なる厚さを有する感光膜パターンをエッチングマスクとして使用して半導体パターンと接触孔を共に形成することで製造工程を単純化する。
まず、図４４及び図４５に基づいて本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図４４は本発明の実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図４５は図４４に示した薄膜トランジスタ基板をＸＬＶ−ＸＬＶ´線に沿って切断して示した断面図である。図４５は下部基板１０１と下部基板１０１と対向する上部基板２０１を共に図示した。
まず、下部基板１０１には、下部絶縁基板１０の上部に銅または銅合金あるいはアルミニウムまたはアルミニウム合金からなる下部膜９０１とクロムまたはモリブデンまたはモリブデン合金または窒化クロムまたは窒化モリブデンなどからなる上部膜９０２を含むデータ配線が形成されている。データ配線は縦方向にのびているデータ線９２、データ線９２の端に連結され外部から画像信号の伝達を受けてデータ線９２に伝達するデータパッド９８及びデータ線９２の分枝であって下部基板１０１の下部から以後に形成される薄膜トランジスタの半導体層７０に入射する光を遮断する光遮断膜９１を含む。ここで、光遮断膜９１は漏洩する光を遮断するブラックマトリックスの機能も共に有し、データ線９２と分離して断絶された配線として形成することができる。一方、データ配線９１、９２、９８と同一の層には画面表示部の端部から漏洩する光を遮断するためのブラックマトリックスの縦部９９が形成されている。
データ配線は二重膜で形成されているが、銅または銅合金、アルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ alloy）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの導電物質からなる単一膜で形成することもできる。ここでは、以後に形成される画素配線１１１、１１２、１１３がＩＴＯ（indium tin oxide）であることを考慮して下部膜の場合には下部膜９０１を抵抗が小さい物質であるアルミニウム、アルミニウム合金または銅（Ｃｕ）で形成し上部膜９０２は他の物質との接触特性が良い物質であるクロムで形成したが、画素配線１１１、１１２、１１３がＩＺＯ（indium zinc oxide）である場合にはアルミニウムまたはアルミニウム合金の単一膜で形成することが好ましい。
下部絶縁基板１０の上部画素には端部がデータ配線９１、９２を覆う赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルター３１、３２、３３がそれぞれ形成されている。ここで、カラーフィルター３１、３２、３３はデータ配線９１、９２の上部で互いに重なるように形成されることができ、３５０℃以上の薄膜トランジスタ製造温度によって色特性が変わらない物質を使用するのが好ましい。
データ配線９１、９２、９８及びカラーフィルター３１、３２、３３の上にはＢＣＢ（bisbenzocyclobutene）またはＰＦＣＢ（perfluorocyclobutene）などのように３．０以下の低い誘電率を有し３００℃以上の耐熱性が優れた物質からなっており、平坦化されている有機絶縁膜４０が形成されている。
有機絶縁膜４０の上部にはアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ alloy）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）、銅（Ｃｕ）または銅合金（Ｃｕ alloy）などの金属または導電体からなるゲート配線が形成されている。ゲート配線は横方向にのびてデータ線９２と交差して単位画素を定義する走査信号線またはゲート線５２、ゲート線５２の端に連結されており外部からの走査信号の印加を受けてゲート線５２に伝達するゲートパッド５４及びゲート線５２の一部である薄膜トランジスタのゲート電極５６を含む。ここで、ゲート線５２は後述する画素電極１１２と重なって画素の電荷保存能力を向上させる維持蓄電器をなし、後述する画素電極１１２とゲート線５２の重畳によって発生する維持容量が十分ではない場合には維持容量用共通電極を形成することもできる。一方、ゲート配線５２、５４、５６と同一の層には画面表示部の縁周から漏洩する光を遮断するためのブラックマトリックスの縦部５９が形成されている。
ゲート配線５２、５４、５６はデータ配線９１、９２、９８のように低抵抗を有する銅またはアルミニウムまたはアルミニウム合金などの単一膜で形成されることができるが、二重層または三重層で形成されることもできる。二重層以上で形成する場合には一つの層は抵抗が小さい物質で形成し他の層は他の物質との接触特性が良い物質で形成することが好ましく、Ａｌ（またはＡｌ合金）／Ｃｒの二重層またはＣｕ／Ｃｒの二重層がその例である。また、接触特性を改善するために窒化クロム膜または窒化モリブデン膜などを追加することもできる。図２４に示されているように、本発明の実施例でゲート配線５２、５４、５６はクロムからなる下部膜５０１とアルミニウム合金であるＡｌ−Ｎｄからなる上部膜５０２とを含む。
ゲート配線５２、５４、５６及び有機絶縁膜４０の上には窒化ケイ素（ＳｉＮX）などからなるゲート絶縁膜６０が形成されており、ゲート電極５６のゲート絶縁膜６０の上部には水素化非晶質ケイ素（hydrogenated amorphous silicon）などの半導体からなる半導体層７０が島形態で形成されている。半導体層７０の上には燐（Ｐ）などのｎ型不純物で高濃度でドーピングされている非晶質ケイ素または微細結晶化されたケイ素または金属シリサイドなどを含む抵抗性接触層（ohmic contact layer）８５、８６がゲート電極５６を中心にして分離されて形成されている。
接触層８２、８６の上にはＩＴＯからなるソース用電極及びドレーン用電極１１１、１１３がそれぞれ形成されている。ソース用電極１１１はゲート絶縁膜６０及び有機絶縁膜４０に形成されている接触孔６１を通じてデータ線９２と連結されており、ドレーン用電極１１３は画素領域に形成されており薄膜トランジスタから画像信号を受けて上板の電極と共に電気場を生成する画素電極１１２と連結されている。画素配線１１１、１１２、１１３はＩＴＯまたはＩＺＯなどの透明な導電物質で形成され、ドレーン用電極１１３と物理的・電気的に一体に連結されて画像信号の伝達を受ける。また、画素配線１１１、１１２、１１３と同一の層には接触孔６４、６８を通じてゲートパッド５４及びデータパッド９８とそれぞれ連結されている補助ゲートパッド１１４及び補助データパッド１１８が形成されている。ここで、補助ゲートパッド１１４はゲートパッド５４の下部膜５０１であるクロム膜と直接接触しており、補助データパッド１１８もデータパッド９８の上部膜９０２であるクロム膜と直接接触している。この時、ゲートパッド５４及びデータパッド９８が窒化クロム膜または窒化モリブデン膜を含む場合には補助ゲートパッド１１４及び補助データパッド１１８は窒化クロム膜または窒化モリブデン膜と接触するのが好ましい。これらはパッド５４、９８と外部回路装置との接着性を補完しパッドを保護する役割を果たすものであって必須なものではなく、これらの適用如何は選択的である。また、画素電極１１２は隣接するゲート線５２及びデータ線９２と重なって開口率を高めるが、重ならないこともある。
ここで、接触層８５、８６はＩＴＯのソース用電極及びドレーン用電極１１１、１１３と半導体層７０との間の接触抵抗を減少させる機能を有し、微細結晶化されたケイ素層またはモリブデン、ニッケル、クロムなどの金属シリサイドが含まれることができ、シリサイド用金属膜が残留することもできる。
ソース用電極及びドレーン用電極１１１、１１３の上部には薄膜トランジスタを保護するための保護膜１００が形成されており、その上部には光吸収が有利な濃厚な色を有する感光性有色有機膜１３３が形成されている。この時、有色有機膜１３３は薄膜トランジスタの半導体層７０に入射する光を遮断する役割を果たし、有色有機膜１３３の高さを調節して下部絶縁基板１０とこれと対向する上部絶縁基板２００との間の間隔を維持する機能を有する間隔維持材１３３として使用することもできる。ここで、保護膜１００と有機膜１３３はゲート線５２とデータ線９２に沿って形成され、有機膜１３３はゲート配線とデータ配線の周囲から漏洩する光を遮断する役割を有することができる。
一方、上部基板２０１には、上部絶縁基板２００の上部にＩＴＯまたはＩＺＯからなり画素電極１１２と共に電気場を生成する共通電極２１０が全面的で形成されている。
ここで、有機膜１３３は上部基板２０１と下部基板１０１を一定の間隔で支持している間隔維持材の機能を有する。
このような本発明の実施例による液晶表示装置ではゲート線５２及びデータ線９２と同一の層でブラックマトリックスの横部５９及び縦部９９を形成したりゲート線５２とデータ線９２をブラックマトリックスとして使用するので上部基板２００にブラックマトリックスが形成される必要がない。従って、上部基板２００と下部基板１０の整列誤差を考慮しなくてもよいので開口率を向上させることができる。また、データ線９２と画素電極１１２との間にはゲート絶縁膜６０と低い誘電率を有する有機絶縁膜４０とが形成されており、これらの間で発生するカップリング容量を最少化することができるので表示装置の特性を向上させることができると共に、これらの間に間隔をおく必要がないので開口率を最大限確保することができる。
また、画素電極１１２とゲート線５２との間にはゲート絶縁膜６０のみが形成されているので、これらの間に維持容量を十分に確保することができる。
また、光遮断膜９１を利用して下部基板１０の下部から入射する光を遮断することによって、ゲート電極５６の大きさを最適化してゲート電極５６とソース用電極１１１及びドレーン用電極１１３の間で発生する寄生容量を小さくでき、これらの偏差も小さくできる。従って、スティッチ（stitch）及びフリッカー（flicker）などの画質不良と光漏れ電流を低減できる。また、ゲート線５２とデータ線９２との間に有機絶縁膜４０が形成されているのでゲート線５２とデータ線９２との間の短絡不良を少なくでき、ゲート絶縁膜６０の厚さを薄くできるので薄膜トランジスタの特性を向上させることができる。
以下、本発明の実施例による液晶表示装置用基板の製造方法について図４６乃至５８と前述の図４４及び図４５に基づいて詳細に説明する。
まず、図４６乃至図４７に示されているように、アルミニウムまたはアルミニウム合金あるいは銅または銅合金などのように低抵抗を有する導電物質とクロムまたはモリブデンまたはチタニウムまたは窒化クロムまたは窒化モリブデンなどのように他の物質、特にＩＴＯとの接触特性が優れた導電物質を順次にスパッタリングなどの方法で蒸着し、マスクを利用した写真エッチング工程で乾式または湿式エッチングして、下部絶縁基板１０の上に下部膜９０１と上部膜９０２からなるデータ線９２、データパッド９８及び光遮断膜９１を含むデータ配線とブラックマトリックスの縦部９９を形成する。この時、画素の間から漏洩する光を遮断するために光遮断膜９１を多様な形態に形成することができ、以後に図面を通じて一つの例を詳細に説明する。
前述のように、以後に形成される画素配線１１１、１１２、１１３がＩＴＯ（indium tin oxide）であることを考慮してアルミニウムまたはアルミニウム合金あるいは銅（Ｃｕ）または銅合金の下部膜９０１とクロム、モリブデン、チタニウムの上部膜９０２で形成したが、画素配線１１１、１１２、１１３がＩＺＯ（indium zinc oxide）である場合にはアルミニウムまたはアルミニウム合金の単一膜で形成することができ、銅がＩＺＯ及びＩＴＯとの接触特性に優れた場合には銅または銅合金の単一膜で形成して製造工程を単純化することができる。
次いで、図４８及び図４９に示されているように、赤、緑、青の顔料を含む感光性物質を順次に塗布し、マスクを利用した写真工程でパターニングして赤、緑、青のカラーフィルター３１、３２、３３を順次に形成する。この時、感光性物質は３５０℃以上の温度でも色特性が変わらない耐熱性物質を使用するのが好ましい。この時、図面に示されているように、赤、緑、青のカラーフィルター３１、３２、３３の端部はデータ配線９１、９２と重なるように形成するのが好ましい。
次いで、図５０及び図５１に示されているように、下部絶縁基板１０の上部に３．０以下の低い誘電率を有し、３５０℃以上の耐熱特性と平坦化特性が優れた有機物質を利用して有機絶縁膜４０を形成する。このような有機物質としてはＢＣＢまたはＰＦＣＢなどがある。
次いで、クロム、モリブデン、チタニウム、窒化クロムまたは窒化モリブデンなどのように他の物質、特にＩＴＯとの接触特性が優れた導電物質とアルミニウムまたはアルミニウム合金あるいは銅または銅合金などのように低抵抗を有する導電物質とを順次にスパッタリングなどの方法で形成しマスクを利用した写真エッチング工程で乾式または湿式エッチングして、基板１０の上に下部膜５０１と上部膜５０２とからなるゲート線５２、ゲート電極５６及びゲートパッド５４を含むゲート配線を形成する。
前述のように、以後に形成される画素配線１１１、１１２、１１３がＩＴＯ（indium tin oxide）であることを考慮して二重膜５０１、５０２で形成したが、データ配線９１、９２、９８と同様にゲート配線５２、５４、５６も画素配線１１１、１１２、１１３がＩＺＯ（indium zinc oxide）である場合にはアルミニウムまたはアルミニウム合金の単一膜で形成することができる。
その後、図５２及び図５３に示されているように、ゲート絶縁膜６０、半導体層７０、抵抗性接触層８０を化学気相蒸着法を用いてそれぞれ蒸着し、マスクを利用した写真工程でパターニングして島形態の半導体層７０及び抵抗性接触層８０と有機絶縁膜４０と共にデータ線９２、ゲートパッド５４及びデータパッド９８をそれぞれ露出させる接触孔６１、６４、６８を形成する。この時、ゲート電極５６の上部以外の部分では半導体層７０及び抵抗性接触層８０を全て除去しなければならず、ゲートパッド５４の上部では半導体層７０及び抵抗性接触層８０と共にゲート絶縁膜６０も除去しなければならず、データ線９２及びデータパッド９８の上部では半導体層７０、抵抗性接触層８０及びゲート絶縁膜６０と共に有機絶縁膜４０も除去しなければならない。これを一つのマスクを利用した写真エッチング工程で形成するためには部分的に異なる厚さを有する感光膜パターンをエッチングマスクとして使用しなければならない。これについて図５４を用いて詳細に説明する。
図５４に示されているように、抵抗性接触層８０の上部に感光膜を１μｍ乃至２μｍの厚さで塗布する。
その後、マスクを利用した写真工程により感光膜に光を照射した後に現像して、図５４に示されているように、感光膜パターン３１２、３１４を形成する。この時、感光膜パターン３１２、３１４のうちのゲート電極５６の上部に位置した第１部分３１２は残りの第２部分３１４より厚さを厚く形成し、データ線９２、データパッド９８及びゲートパッド５４の一部の上では感光膜を全て除去する。この時、第１部分３１２の厚さと第２部分３１４の厚さの比は後述するエッチング工程での工程条件に応じて異なるようにしなければならず、第２部分３１４の厚さを第１部分３１２の厚さの１／２以下とするのが好ましく、例えば、４，０００Å以下であるのが好ましい。
このように、位置に応じて感光膜の厚さを異にする方法は第２実施例の方法と同じである。
まず、感光膜パターン３１２、３１４をエッチングマスクとして使用して抵抗性接触層８０、半導体層７０及びゲート絶縁膜６０を乾式エッチングしてゲートパッド５４を露出させる接触孔６４を完成し、Ｃ領域に対応する部分の有機絶縁膜４０を露出させる。次いで、感光膜パターン３１２、３１４をエッチングマスクとして使用してＣ領域に対応する部分の有機絶縁膜４０を乾式エッチングしてデータ線９２及びデータパッド９８を露出させる接触孔６１、６８を完成し、第２部分３１４を完全に除去する。ここで、第２部分３１４の感光膜クズを完全に除去するために酸素を利用したアッシング工程を追加することもできる。
このようにすると、接触孔６１、６４、６８のみが完成され、接触層８０と半導体層７０及び感光膜パターン３１２は残るようになる。
その後、感光膜パターン３１２をエッチングマスクとして使用して抵抗性接触層８０及びその下部の半導体層７０をエッチングして除去し、図５２及び図５３Ｂに示されているように、ゲート電極５６のゲート絶縁膜６０の上部にのみ島形態で半導体層７０と抵抗性接触層８０を残す。この時、エッチングは乾式エッチングで行われ、半導体層７０とゲート絶縁膜６０のエッチング選択比が１０：１以上でエッチングを行うことが好ましい。
最後に第１部分３１４を除去する。
この時、クロムまたはモリブデンなどのようにシリサイド形成が可能な金属物質を蒸着してアニーリングし金属物質を除去して抵抗性接触層８０の上部にシリサイドを追加的に形成することができる。この時、アルミニウム全面エッチングを共に実施して接触孔６４を通じて露出されており、アルミニウム合金からなるゲートパッド５４の上部膜５０２を図５３のように除去するのが好ましい。
異なって、図５５に示されているように、３層膜６０、７０、８０と共にクロムまたはモリブデンなどのようにシリサイド形成可能なシリサイド用金属膜１５０を順次に蒸着し、図５６に示されているように、半導体層７０及び抵抗性接触層８０と同一の形態でシリサイド用金属膜９０を残した後にアニーリングを実施して抵抗性接触層８０とシリサイド用金属膜１５０との間に金属シリサイドを形成することができる。このような場合には金属シリサイドを形成した後、シリサイド用金属膜１５０を除去せずに残留させることができる。この時、シリサイド用金属膜１５０がクロムである場合には５００Å以内で形成するのが好ましい。これは、クロム膜を５００Å程度に薄く形成する場合には乾式エッチングが可能であるため３階膜６０、７０、８０とシリサイド用金属膜１５０を全て乾式エッチングのみで処理することができて工程を単純化することができるからである。もちろん、この場合にも接触孔６１を通じてゲートパッド５４の下部膜５０１を露出させて、以後に形成されるＩＴＯとの接触特性を向上させパッド部の信頼度を確保するのが好ましい。
一方、ソース用電極１１１及びドレーン用電極１１３と抵抗性接触層８０との間の接触抵抗を減少させることができる金属物質をシリサイド用金属膜１５０の代わりに形成することができる。もちろん、この場合にも乾式エッチングが可能な金属物質を使用するのが好ましい。
その後、図５７及び図５８に示されているように、４００Å乃至５００Å程度の厚さのＩＴＯ層を蒸着しマスクを使用してマスクを利用した写真エッチング工程でエッチングして画素電極１１２、ソース用電極１１１、ドレーン用電極１１３、補助ゲートパッド１１４及び補助データパッド１１８を形成する。この時、ＩＴＯ代わりにＩＺＯを使用することもできる。
次いで、ソース用電極１１１とドレーン用電極１１３をエッチングマスクとして使用してこれらの間の抵抗性接触層８０をエッチングして二つの部分８５、８６に分離された抵抗性接触層パターンを形成し、ソース用電極１１１とドレーン用電極１１３との間に半導体層７０を露出させる。ここで、図５６に示されているように、シリサイド用金属膜１５０を残留させる場合にはソース用電極１１１とドレーン用電極１１３との間のシリサイド用金属膜１５０も抵抗性接触層８０と共に除去してソース用電極１１１とドレーン用電極１１３との間に半導体層７０を露出させなければならない。図面に示されていないが、抵抗性接触層パターン８５、８６とソース用電極１１１及びドレーン用電極１１３の間には金属膜パターンが残留する。
最後に、図４４及び図５４に示されているように、下部絶縁基板１０の上部に窒化ケイ素または酸化ケイ素などの絶縁物質と黒色顔料を含む感光性有機物質などの絶縁物質を順次に積層し、マスクを利用した写真工程で露光現像して有色有機膜１３３を形成し、これをエッチングマスクとして使用してその下部の絶縁物質をエッチングして保護膜１００を形成する。この時、有色有機膜１３３は薄膜トランジスタに入射する光を遮断し、ゲート配線またはデータ配線の上部に形成して画素と画素の間にある配線の周囲から漏洩する光を遮断するために多様な形態で形成することができ、以後に図面を参照して一つの例を説明する。また、本発明の実施例のように有機膜１３３の高さを調節して間隔維持材として使用することもできる。
一方、上部基板２０１は、上部絶縁基板２００の上部にＩＴＯまたはＩＺＯの透明な導電物質を積層して共通電極２１０を形成する。
このような本発明の実施例による液晶表示装置の製造方法では低単価工程であるカラーフィルター３１、３２、３３を薄膜トランジスタより先に形成することによってカラーフィルター工程での不良発生が最終的な収率に影響を与えないので製造費用を最小化することができる。また、カラーフィルター製造工程と薄膜トランジスタの製造工程を別途の製造ラインで実施することができるので製造効率性を高めることができる。即ち、有機絶縁膜５０でコーティングされたカラーフィルターを有する基板を外部に注文したり完成した後、別途の工程で４枚以下のマスクを利用した薄膜トランジスタアレイ基板製造工程を実施することができる。
また、ゲート線５２及びデータ線９８を銅または銅合金またはアルミニウムまたはアルミニウム合金などの低抵抗導電物質で形成することによって高精細大画面 の液晶表示装置製造方法に容易に適用することができる。
また、このような液晶表示装置の製造方法では間隔維持材１３０を薄膜トランジスタの半導体層７０に入射する光を遮断するブラックマトリックスと二つの基板１０１、２０１を支持することに活用することによって二つの基板１０１、２０１の間隔を維持するためのスペーサ散布工程（the step of dispensing spacers）を省略することができ、３μｍ以下の狭いセル間隔を有する構造にも適用することができる。
また、上部絶縁基板２００には共通電極２１０のみを形成することによって基板２００の厚さを最小化することができ、材質の制限がないので製造費用を減少させることができ、共通電極２１０に開口部を形成するＰＶＡ（patterned vertical align）方式の液晶表示装置にも容易に適用することができる。
また、このような本発明の実施例による液晶表示装置及びその製造方法では５枚のマスクのみを使用することによって製造工程を単純化することができると共に製造費用を最少化することができる。
また、このような液晶表示装置用薄膜トランジスタ基板の製造方法は互いに平行に対向する共通電極と画素電極が同一の基板に形成されている液晶表示装置の製造方法にも適用することができる。
前述の第３実施例では光遮断膜９１及び間隔維持材１３０が薄膜トランジスタに入射する光を遮断するように形成されているが、ゲート配線５２、５６の周辺部まで延びて画素の間から漏洩する光を完全に遮断するように多様な構造を有することができる。これについて詳細に説明する。
図５９は本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の構造を概略的に示した配置図である。
図５９に示されているように、大部分の構造は第３実施例と類似している。
しかし、光遮断膜９１が画素の間から漏洩する光を遮断するためにゲート電極５６だけでなくゲート線５２とも重なるように横方向に延長されて形成されている。また、間隔維持材１３３は光遮断膜９１とデータ線９２との間から漏洩する光を遮断するために光遮断膜９１と重なるように横方向に延長されており、薄膜トランジスタの周辺から漏洩する光を遮断するために薄膜トランジスタを十分に覆うように第３実施例より広い面積で形成されている。
このような構造は、前述のように、画素の間から漏洩する光を遮断することに有利である。
前述のように、第３実施例による液晶表示装置用薄膜トランジスタ基板の製造方法では島形態の半導体層７０と接触孔６１、６４、６８を同時に形成したが、接触孔と半導体層を異なる段階で形成することもできる。これについて詳細に説明する。
まず、図６０及び図６１に基づいて本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図６０は本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図６１は図６０に示した薄膜トランジスタ基板をＬＸＩ−ＬＸＩ´線に沿って切断して示した断面図である。図６１には下部基板１０１と対向する上部基板２０１は第３実施例の構造と同一なので図示しなかった。
図６０及び図６１に示されているように、大部分の構造は第３実施例と類似している。
しかし、データ配線９１、９２、９８と同一の層であり、二重膜９０１、９０２からなる第１補助ゲートパッド９４が形成されており、有機絶縁膜４０にはデータ線９２、第１補助ゲートパッド９４及びデータパッド９８を露出させる接触孔４１、４２、４４、４８が形成されている。また、有機絶縁膜４０の上部には低抵抗を有するアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ alloy）あるいは銅（Ｃｕ）または銅合金（Ｃｕ alloy）などの単一膜からなるゲート配線５２、５４、５６が形成されている。ここで、ゲートパッド５４は接触孔４２を通じて第１補助ゲートパッド９４と連結されている。また、ゲート絶縁膜６０にはデータ線９２、第１補助ゲートパッド９４及びデータパッド９８を露出させる接触孔６１、６４、６８が形成されており、ゲート絶縁膜６０の上部には接触孔４１、６１を通じてデータ線９２と連結されているソース用電極１１１が形成されており、接触孔４４、６４を通じて第１補助ゲートパッド９４と連結されている第２補助ゲートパッド１１４が形成されている。ここで、第２補助ゲートパッド１１４は第１補助ゲートパッド９４を経由してゲートパッド５４と電気的に連結されている。
以下、本発明の第５実施例による液晶表示装置用基板の製造方法について図６２乃至図６３と前述の図６０及び図６１に基づいて詳細に説明する。
まず、図６２及び図６３に示されているように、第３実施例と同様に下部絶縁基板１０の上に下部膜９０１と上部膜９０２とからなるデータ線９２、データパッド９８及び光遮断膜９１を含むデータ配線を形成する。この時、第１補助ゲートパッド９４も共に形成する。
次いで、図６４及び図６５に示されているように、マスクを使用しないでレーザー（laser）転写法またはプリント（print）法を用いて赤、緑、青の顔料を含む感光性物質を利用して赤、緑、青のカラーフィルター３１、３２、３３を順次に形成する。次いで、下部絶縁基板１０の上部に低い誘電率を有し、耐熱特性と平坦化特性が優れた有機物質を積層しマスクを利用した写真工程でパターニングしてデータ線９２、第１補助ゲートパッド９４及びデータパッド９８を露出させる接触孔４１、４２、４４、４８を有する有機絶縁膜４０を形成する。
次いで、図６６及び図６７に示されているように、アルミニウムまたはアルミニウム合金あるいは銅または銅合金などのように低抵抗を有する導電物質をスパッタリングなどの方法で蒸着しマスクを利用した写真エッチング工程でエッチングして、基板１０の上に単一膜からなるゲート配線５２、５４、５６を形成する。この時、ゲートパッド５４は接触孔４２を通じて第１補助ゲートパッド９４と連結されるように形成する。
その後、図６８及び図６９に示されているように、ゲート絶縁膜６０、半導体層７０、抵抗性接触層８０を化学気相蒸着法を用いてそれぞれ蒸着し、マスクを利用した写真工程でパターニングして島形態の半導体層７０及び抵抗性接触層８０と有機絶縁膜４０の接触孔４１、４４、４８と共にデータ線９２、第１補助ゲートパッド９４及びデータパッド９８をそれぞれ露出させる接触孔６１、６４、６８を形成する。この時にも、ゲート電極５６の上部以外の部分では半導体層７０及び抵抗性接触層８０を全て除去しなければならず、データ線９２、第１補助ゲートパッド９４及びデータパッド９８一部の上部では半導体層７０及び抵抗性接触層８０とゲート絶縁膜６０も共に除去しなければならない。これを一つのマスクを利用した写真工程で形成するためには第１実施例と同様に部分的に異なる厚さを有する感光膜パターンをエッチングマスクとして使用する。
その後、図７０及び図７１に示されているように、４００Å乃至５００Å程度の厚さのＩＴＯ層を蒸着しマスクを利用した写真エッチング工程でエッチングして画素電極１１２、ソース用電極１１１、ドレーン用電極１１３、第２補助ゲートパッド１１４及び補助データパッド１１８を形成する。
次いで、ソース用電極１１１とドレーン用電極１１３をエッチングマスクとして使用してこれらの間の抵抗性接触層８０をエッチングして二つの部分８５、８６に分離された抵抗性接触層を形成し、ソース用電極１１１とドレーン用電極１１３との間に半導体層７０を露出させる。
最後に、図６０及び図６１に示されているように、下部絶縁基板１０の上部に窒化ケイ素または酸化ケイ素などの絶縁物質と黒色顔料を含む感光性有機物質などの絶縁物質を順次に積層しマスクを利用した写真工程で露光現像して有色有機膜１３０を形成し、これをエッチングマスクとして使用してその下部の絶縁物質をエッチングして保護膜１００を形成する。この時にも、有色有機膜１３０は薄膜トランジスタに入射する光を遮断し、ゲート配線またはデータ配線の上部に形成して配線の周囲から漏洩する光を遮断する機能を付与することもできる。また、本発明の第３実施例と同様に有色有機膜１３０の高さを調節して間隔維持材として使用することもできる。
このような本発明の第５実施例による液晶表示装置の製造方法では半導体層７０を形成する前に有機絶縁膜４０に接触孔４１、４２、４４、４８を形成することによって５枚のマスクを使用する第３実施例の製造方法より一つのマスクが追加されるが、ゲート配線５２、５４、５６を単一膜で形成することによって第３実施例よりゲート配線形成工程を単純化することができる。また、アルミニウム全面エッチング工程を省略することができ、アルミニウム系列の金属でゲート配線を形成しても第１補助ゲートパッド９４を利用することによってパッド部の信頼性を確保することができる。
また、ゲート絶縁膜６０、半導体層７０及び抵抗性接触層８５、８６の形成前に有機絶縁膜４０に接触孔４１、４２、４４、４８を形成する工程があるため、ゲート配線及びデータ配線と同一の層にそれぞれ静電気保護用配線を形成し、これらを連結することができるので追加される工程無しで２Ｇ−３Ｄまたは２Ｇ−２Ｄ静電気保護用配線構造を形成することができる。ここで、２Ｇ−３Ｄまたは２Ｇ−２Ｄ静電気保護用配線構造とは製造工程時に発生する静電気を放電させるためにゲート配線５２、５４、５６とデータ配線９１、９２、９８を短絡線を用いて連結する構造をいう。
また、このような第５実施例による製造方法でも第３実施例と同様に抵抗性接触層８５、８６とＩＴＯのソース用電極１１１及びドレーン用電極１１３の間の接触抵抗を最少化するために金属シリサイドまたは微細結晶化されたケイ素層を追加的に形成することができる。
また、カラーフィルター３１、３２、３３と有機絶縁膜４０が形成された基板１０１を外注する場合、以後の工程は第３実施例と同一な個数のマスクを利用するので第４実施例による製造方法が第３実施例の製造方法より有利であることもある。
一方、このような液晶表示装置の製造方法で良好な性能のＴＦＴを得るためにはゲート絶縁膜６０に使用される窒化ケイ素を３００℃以上の温度で積層することが好ましいが、カラーフィルター３１、３２、３３の耐熱温度は２５０℃程度である。３００℃以上の温度範囲でカラーフィルター３１、３２、３３を覆うゲート絶縁膜６０を形成する場合にはカラーフィルター３１、３２、３３の特性が低下し、２５０℃以下の低い温度でゲート絶縁膜６０を形成する場合には緻密でない微細構造が得られゲート絶縁膜６０と半導体層７０との間の界面特性がよくないためＴＦＴの動作特性を低下させることができる。
本発明ではこのような工程条件の問題を解決するために低温絶縁膜＼高温絶縁膜からなる二重層のゲート絶縁膜を使用したり、低温ゲート絶縁膜の上部に二重の半導体層を形成する。
まず、工程温度によるカラーフィルターの透過率について説明すると次の通りである。
図７２は工程条件に応ずるカラーフィルターの色別透過率変化を示したものである。ここで、実線は加熱しない状態での赤、緑、青カラーフィルターの透過率を示したものであり、点線は赤、緑、青カラーフィルターを形成してから３４５℃の真空で２時間単純加熱し徐々に冷却した後に測定した透過率を示したものであり、一点実線は３００℃で窒化ケイ素をプラズマ（plasma）蒸着条件で４０分間積層した後の赤、緑、青カラーフィルターの透過率を示したものである。ここで、透過率の低下は顔料粒子の昇華による消失を意味する。
図７２に示されているように、真空中で３４５℃までは２時間加熱しても透過率の変化が殆ど発生しないことと観察されたが、３００℃でプラズマ蒸着を通じてゲート絶縁膜を形成する場合には透過率が急激に低くなることがわかる。この時、カラーフィルターはプラズマ蒸着が１０余分経過した後に顔料粒子の昇華が起こることが観察された。
図７３（Ａ）と図７３（Ｂ）は本発明の実験例でカラーフィルターの表面を観察した写真を示したものである。図７３（Ａ）は３００℃程度のプラズマ蒸着条件で４０分間窒化ケイ素膜を蒸着した後にカラーフィルターの表面を観察した写真であり、図７３（Ｂ）は単純に加熱した後にカラーフィルターの表面を観察した写真である。
図７３（Ａ）及び図７３（Ｂ）に示されているように、３００℃程度の範囲で窒化ケイ素膜をプラズマ状態で積層した後にカラーフィルターの表面を測定した結果、顔料粒子の昇華によって窒化ケイ素膜が破壊されながら激しい脱色が発生した。カラーフィルターの上部に窒化ケイ素のような不透明薄膜層が新しく蒸着される場合、蒸気圧によって上部膜が破壊される現象が発生することがわかる。
以下、ゲート絶縁膜の蒸着温度による薄膜トランジスタの特性について説明する。
図７４は本発明の実験例によるゲート絶縁膜の蒸着温度に応ずる薄膜トランジスタの特性を示したグラフである。
図７４に示されているように、３００℃温度でゲート絶縁膜を積層して薄膜トランジスタを形成した場合より２５０℃温度で積層されたゲート絶縁膜を有する薄膜トランジスタのオフ電流が増加し、しきい電圧（threshold voltage）が移動するなど薄膜トランジスタの動作特性が低下することがわかる。
このような問題点を解決するために、第１の方法としては、カラーフィルターが損傷しないように２５０℃程度の低温で下部絶縁膜を形成し、半導体層と接する上部は３００℃程度で上部絶縁膜を形成しカラーフィルターの顔料粒子が昇華されないように５分以下の時間のみ積層して二重構造のゲート絶縁膜を形成する。このような本発明の第６実施例による薄膜トランジスタ基板及び製造方法について図７５及び図７６を参照して具体的に説明する。
図７５は本発明の第６実施例による薄膜トランジスタ基板の配置図であり、図７６は図７５に示した薄膜トランジスタ基板を切断線ＬＸＸＶＩ−ＬＸＸＶＩ´に沿って切断して示した断面図である。図７６には薄膜トランジスタ基板である下部基板とこれと対向する上部基板も共に示した。
図７５及び図７６に示されているように、大部分の構造及び製造方法は第３実施例と同一である。
しかし、ゲート配線５２、５４、５６及び有機絶縁膜４０の上には下部絶縁膜６０１と上部絶縁膜６０２からなる二重のゲート絶縁膜６０が形成されている。この時、下部絶縁膜６０１は有機絶縁膜、非晶質酸化ケイ素膜、非晶質窒化ケイ素膜などを使用してカラーフィルターが損傷されることを防止するために２５０℃以下の低温で絶縁特性に必要な厚さで形成することができ、上部蒸着絶縁膜６０２は後述される半導体層７０との良好な界面接触特性を確保するために３００℃またはそれ以上の温度でカラーフィルターの顔料が昇華する前の５分程度の短い時間で５００〜１０００Åの厚さで薄く形成するのが好ましい。
この時、下部絶縁膜６０１と上部絶縁膜６０２は不連続的に蒸着することができ、上部絶縁膜６０２と非晶質ケイ素膜７０及び不純物がドーピングされた非晶質ケイ素膜８０は連続的に積層することができる。
また、前述の問題点を解決するための第２の方法としては、低温絶縁膜を使用してゲート絶縁膜を形成し、薄膜トランジスタの特性が低下することを防止するためにゲート絶縁膜の上に高いバンドギャップ（band gap）を有する半導体層と相対的に低いバンドギャップを有する半導体層からなる二重層構造の半導体層を形成する。このような本発明の第７実施例による薄膜トランジスタ基板及び製造方法について図７７及び図７８を参照して具体的に説明する。
図７７は本発明の第７実施例による薄膜トランジスタ基板の配置図であり、図７８は図７７に示した薄膜トランジスタ基板を切断線ＬＸＸＶＩＩＩ−ＬＸＸＶＩＩＩ´に沿って切断して示した断面図である。図７８には薄膜トランジスタ基板である下部基板とこれと対向する上部基板も共に示した。
図７７及び図７８に示されているように、大部分の構造及び製造方法は第３実施例と同一である。
しかし、単一膜のゲート配線５２、５４、５６及び有機絶縁膜４０の上にはゲート絶縁膜６０が形成されている。この時、ゲート絶縁膜６０は有機絶縁膜、非晶質酸化ケイ素膜、非晶質窒化ケイ素膜などを使用して低温蒸着工程で形成する。また、ゲート電極５６の低温ゲート絶縁膜６０の上には二重層構造の半導体層７０が島形態で形成されている。二重層構造の半導体層７０のうち、下部半導体層７０１はバンドギャップが高い非晶質シリコンからなり、上部半導体層７０２は下部半導体７０１に比べてバンドギャップが低い通常の非晶質シリコンからなる。例えば、本発明の実施例で下部半導体層７０１のバンドギャップは１．９〜２．１ｅＶの範囲であり、上部半導体層７０２のバンドギャップを１．７〜１．８ｅＶの範囲である。ここで、下部半導体層７０１は５０〜２００Åの厚さを有し、上部半導体層７０２は１，０００〜２，０００Åの厚さを有する。
この時、下部及び上部半導体層７０１、７０２は非晶質ケイ素膜を形成するための原料気体であるＳｉＨ4にＣＨ4、Ｃ2Ｈ2、または、Ｃ2Ｈ6などを適切な量で添加してＣＶＤ法によって蒸着して形成する。例えば、ＣＶＤ装置にＳｉＨ4：ＣＨ4を１：９の割合で投入して蒸着工程を進行すると、Ｃが５０％程度含まれ、２．０〜２．３ｅＶのバンドギャップを有する非晶質ケイ素膜を得ることができる。このように、非晶質ケイ素膜のバンドギャップは蒸着工程条件の影響を受け、炭素化合物の添加量に応じて大概１．７〜２．５ｅＶの範囲で容易に調節することができる。
この時、低温蒸着ゲート絶縁膜６０、下部非晶質ケイ素膜７０１及び上部非晶質ケイ素膜７０２、不純物がドーピングされた非晶質ケイ素膜８０は同一のＣＶＤ装置で真空が破られることなく連続的に蒸着することができる。
このように、バンドギャップが互いに異なる上部半導体層７０２と下部半導体層７０１との間には二つの層のバンドギャップの差異に該当するだけのバンドオフセットが形成される。この時、ＴＦＴがオン（ON）状態になると、二つの半導体層７０１、７０２の間に位置するバンドオフセット領域にチャンネルが形成される。このバンドオフセット領域は基本的に同一の原子構造を有しているので、欠陥が少なく良好なＴＦＴの特性を期待することができる。
本発明は提示された実施例だけでなく多様な方式に適用することができる。例えば、重量減少及び耐衝撃性向上のために台頭したプラスチック基板を使用する液晶表示装置を製造する方法で、本発明を有効に適用することができる。
３ 薄膜トランジスタ
１０ 下部絶縁基板
２２ ブラックマトリックス
２５ 共通信号線
２６ ゲートパッド
２７ 共通パッド
２９、３９ 整列キー
３１、３２、３３ カラーフィルター
４０ 有機絶縁膜
４２、４６、１０２、１０６、１０８ 接触孔
５２ ゲート線
５６ ゲート電極
５８ 維持電極
６０ ゲート絶縁膜
７０ 半導体層
８２、１１２ 画素電極
８０、８５、８６ 抵抗性接触層
９２ データ線
９５ ソース電極
９６ ドレーン電極
９８ データパッド
１００ 保護膜
１１６ 補助ゲートパッド
１１８ 補助データパッド
５００ シャドーマスク

Claims (25)

  1. 絶縁基板の上に形成されているデータ線を含むデータ配線と、
    前記基板の上部の画素に形成されている赤、緑、青のカラーフィルターと、
    前記データ配線及び前記カラーフィルターを覆う絶縁膜と、
    前記絶縁膜の上部に形成されており、前記データ線と交差して前記画素を定義するゲート線及び前記ゲート線に連結されたゲート電極を含むゲート配線と、
    前記絶縁膜の上部に形成されて前記ゲート配線を覆っており前記絶縁膜と共に前記データ線の一部を露出させる第１接触孔を有するゲート絶縁膜と、
    前記ゲート電極の前記ゲート絶縁膜の上部に形成されている半導体層パターンと、
    前記半導体層パターンの上部に形成されており、前記第１接触孔を通じて前記データ線と連結されているソース用電極と前記ゲート電極を中心にして前記ソース用電極と分離されて対向するドレーン用電極と前記ドレーン用電極と連結されており前記画素に形成されている画素電極とを含む画素配線と、
    を含む液晶表示装置用薄膜トランジスタ基板。
  2. 前記赤、緑、青のカラーフィルターの端部は、前記データ線の端部を覆っていることを特徴とする請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  3. 前記絶縁膜は有機絶縁物質からなることを特徴とする請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  4. 前記ゲート配線は前記ゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含み、
    前記ゲート絶縁膜及び前記絶縁膜は前記ゲートパッド及び前記データパッドを露出させる第２接触孔及び第３接触孔を有しており、
    前記第２接触孔及び第３接触孔を通じて前記ゲートパッド及び前記データパッドと連結され前記画素電極と同一の層で形成されている補助ゲートパッド及び補助データパッドをさらに含むことを特徴とする請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  5. 前記データ配線と同一の層で形成されている第１補助ゲートパッドをさらに含み、
    前記ゲート絶縁膜及び前記絶縁膜は前記第１補助ゲートパッドをそれぞれ露出させる第２接触孔及び第３接触孔と前記データパッドを露出させる第４接触孔とを有しており、
    前記ゲート配線は前記ゲート線に連結されて外部から信号の伝達を受け、前記第２接触孔を通じて前記第１補助ゲートパッドと連結されているゲートパッドをさらに含み、前記データ配線は前記データ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含み、
    前記第３接触孔及び第４接触孔を通じて前記第１補助ゲートパッド及び前記データパッドと連結され前記画素電極と同一の層で形成されている第２補助ゲートパッド及び補助データパッドをさらに含むことを特徴とする請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  6. 前記データ配線と同一の層で形成されており、前記半導体層パターンまたは前記ゲート配線に対応する部分に位置する光遮断膜をさらに含むことを特徴とする請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  7. 少なくとも前記ソース用電極と前記ドレーン用電極との間の前記半導体層パターンの上部に形成されている保護膜をさらに含むことを特徴とする請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  8. 前記保護膜の上部に形成されている間隔維持材をさらに含むことを特徴とする請求項７に記載の液晶表示装置用薄膜トランジスタ基板。
  9. 前記間隔維持材は感光性有機絶縁物質からなることを特徴とする請求項８に記載の液晶表示装置用薄膜トランジスタ基板。
  10. 前記間隔維持材は黒い色顔料を含むことを特徴とする請求項９に記載の液晶表示装置用薄膜トランジスタ基板。
  11. 前記半導体層パターンは二重層構造で形成されていることを特徴とする請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  12. 前記二重層構造の半導体層パターンは、第１非晶質ケイ素膜と、前記第１非晶質ケイ素膜の上に位置し第１非晶質ケイ素膜のバンドギャップより低い第２非晶質ケイ素膜とを含むことを特徴とする請求項１１に記載の液晶表示装置用薄膜トランジスタ基板。
  13. 前記ゲート絶縁膜は、下部ゲート絶縁膜及び上部ゲート絶縁膜を含む二重層構造で形成されていることを特徴とする請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
  14. 前記上部及び下部ゲート絶縁膜は、有機絶縁膜、非晶質酸化ケイ素、非晶質窒化ケイ素のうちの一つからなることを特徴とする請求項１３に記載の液晶表示装置用薄膜トランジスタ基板。
  15. 第１絶縁基板の上に形成され一方向にのびているデータ線を含むデータ配線と、前記第１基板の上部の画素に形成されている赤、緑、青のカラーフィルターと、前記データ配線及び前記カラーフィルターを覆う絶縁膜と、前記絶縁膜の上部に形成されており前記データ線と交差して前記画素を定義するゲート線及び前記ゲート線に連結されたゲート電極を含むゲート配線と、前記絶縁膜の上部に形成されて前記ゲート配線を覆っており前記絶縁膜と共に前記データ線の一部を露出させる第１接触孔を有するゲート絶縁膜と、前記ゲート電極の前記ゲート絶縁膜の上部に形成されている半導体層パターンと、前記半導体層パターンの上部に形成されており前記第１接触孔を通じて前記データ線と連結されているソース用電極と前記ゲート電極を中心にして前記ソース用電極と分離されて対向するドレーン用電極と前記ドレーン用電極と連結されており前記画素に形成されている画素電極とを含む画素配線とを含む下部絶縁基板と、
    前記第１絶縁基板と対向する第２絶縁基板の上部に形成されている共通電極を含む上部絶縁基板と、
    を含む液晶表示装置。
  16. 少なくとも前記ソース用電極と前記ドレーン用電極との間の前記半導体層パターンの上部に形成されており、前記第１基板及び前記第２基板を支持する間隔維持材をさらに含むことを特徴とする請求項１５に記載の液晶表示装置。
  17. 前記間隔維持材は黒い色顔料を含む感光性有機絶縁物質からなることを特徴とする請求項１６に記載の液晶表示装置。
  18. ゲート線とデータ線とが交差して多数個の画素領域を定義し、多数個の画素領域に前記ゲート線及びデータ線に電気的に連結される薄膜トランジスタと画素電極が形成されている薄膜トランジスタ基板において、
    前記薄膜トランジスタの半導体層はバンドギャップが互いに異なる二重層構造の非晶質ケイ素膜からなる薄膜トランジスタ基板。
  19. 前記二重層構造の半導体層は、前記ゲート絶縁膜の上に位置する第１非晶質ケイ素膜と、前記第１非晶質ケイ素膜の上に位置し前記第１非晶質ケイ素膜よりバンドギャップが低い第２非晶質ケイ素膜とからなることを特徴とする請求項１８に記載の薄膜トランジスタ基板。
  20. 互いに交差して画素を定義するゲート線及びデータ線と、前記画素に形成されている画素電極及び前記ゲート線及びデータ線と前記画素電極とを電気的に連結する薄膜トランジスタとを含む薄膜トランジスタ基板において、
    前記薄膜トランジスタの一構成をなすゲート絶縁膜は上部及び下部絶縁膜の二重構造で形成される薄膜トランジスタ基板。
  21. 前記上部及び下部絶縁膜は、有機絶縁膜、非晶質酸化ケイ素、非晶質窒化ケイ素のうちの一つであることを特徴とする請求項２０に記載の薄膜トランジスタ基板。
  22. 絶縁基板の上にデータ線を含むデータ配線を形成する段階と、
    前記基板の上部に赤、緑、青のカラーフィルターを形成する段階と、
    前記データ配線及び前記カラーフィルターを覆う絶縁膜を形成する段階と、
    前記絶縁膜の上部にゲート線及びゲート電極を含むゲート配線を形成する段階と、
    前記絶縁膜の上部に前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の上に半導体層パターンを形成すると共に前記ゲート絶縁膜及び前記絶縁膜に前記データ線の一部を露出させる第１接触孔を形成する段階と、
    前記半導体層パターンの上に互いに分離されて形成されており同一の層で形成されているソース用電極及びドレーン用電極と、前記ドレーン用電極と連結された画素電極を含む画素配線を形成する段階と、
    を含む液晶表示装置用薄膜トランジスタ基板の製造方法。
  23. 前記半導体パターンは二重層構造で形成することを特徴とする請求項２２に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  24. 前記ゲート絶縁膜は、下部ゲート絶縁膜及び前記下部ゲート絶縁膜の上部に形成されている上部ゲート絶縁膜を含む二重層構造で形成することを特徴とする請求項２２に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
  25. 絶縁基板の上にデータ線を含むデータ配線を形成する段階と、
    前記基板の上部に赤、緑、青のカラーフィルターを形成する段階と、
    前記データ配線及び前記カラーフィルターを覆う絶縁膜を形成する段階と、
    前記絶縁膜をパターニングして前記データ線を露出させる第１接触孔を形成する段階と、
    前記絶縁膜の上部にゲート線及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階と、
    前記絶縁膜の上部に前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の上に半導体層パターンを形成すると共に前記第１接触孔を通じて前記データ線を露出させる段階と、
    前記半導体層パターンの上部に抵抗性接触層パターンを形成する段階と、
    前記接触層パターンの上に互いに分離されて形成されており同一の層で形成されたソース用電極及びドレーン用電極と、前記ドレーン用電極と連結された画素電極を含む画素配線とを形成する段階と、
    を含む液晶表示装置用薄膜トランジスタ基板の製造方法。
JP2011090187A 1999-09-30 2011-04-14 液晶表示装置用薄膜トランジスタ基板及びその製造方法 Expired - Lifetime JP5466665B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1999P42108 1999-09-30
KR1019990042108A KR100623983B1 (ko) 1999-09-30 1999-09-30 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법
KR1019990062915A KR20010060519A (ko) 1999-12-27 1999-12-27 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR1999P62915 1999-12-27
KR2000P52184 2000-09-04
KR1020000052182A KR100767354B1 (ko) 2000-09-04 2000-09-04 박막 트랜지스터 기판 및 그 제조방법
KR1020000052184A KR100831224B1 (ko) 2000-09-04 2000-09-04 박막 트랜지스터 기판 및 그 제조방법
KR2000P52182 2000-09-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000302953A Division JP2001166338A (ja) 1999-09-30 2000-10-02 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011186484A true JP2011186484A (ja) 2011-09-22
JP5466665B2 JP5466665B2 (ja) 2014-04-09

Family

ID=27483393

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000302953A Pending JP2001166338A (ja) 1999-09-30 2000-10-02 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2011090187A Expired - Lifetime JP5466665B2 (ja) 1999-09-30 2011-04-14 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000302953A Pending JP2001166338A (ja) 1999-09-30 2000-10-02 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Country Status (3)

Country Link
US (4) US6674495B1 (ja)
JP (2) JP2001166338A (ja)
CN (1) CN1195243C (ja)

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US6812493B2 (en) * 2000-04-04 2004-11-02 Matsushita Electric Industrial Co., Ltd. Thin-film semiconductor element and method of producing same
KR100582598B1 (ko) * 2000-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 빛샘 현상을 방지하는 액정표시장치
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
JP2002244578A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 表示装置
US7095460B2 (en) 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100796749B1 (ko) 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20030016051A (ko) 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100801151B1 (ko) * 2001-10-04 2008-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 블랙매트릭스
US6961101B2 (en) * 2001-10-25 2005-11-01 Lg. Philips Lcd Co., Ltd. Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
US7358104B2 (en) 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
KR100814339B1 (ko) * 2001-11-16 2008-03-18 엘지.필립스 엘시디 주식회사 콜레스테릭 액정 컬러필터를 가지는 반사형 액정표시장치
JP2003177417A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 液晶表示装置
KR100491143B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
CN100380682C (zh) * 2002-03-07 2008-04-09 三星电子株式会社 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
KR100853220B1 (ko) * 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100853213B1 (ko) * 2002-04-09 2008-08-20 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
KR100848095B1 (ko) * 2002-05-09 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
KR100878236B1 (ko) * 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
JP4183990B2 (ja) * 2002-07-11 2008-11-19 シャープ株式会社 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。
KR100869740B1 (ko) * 2002-08-17 2008-11-21 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100539833B1 (ko) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
GB2396244B (en) * 2002-12-09 2006-03-22 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100947525B1 (ko) 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
KR100945579B1 (ko) * 2003-03-17 2010-03-08 삼성전자주식회사 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
US7279713B2 (en) * 2003-05-09 2007-10-09 Au Optronics Corp. Bonding pad and method for manufacturing the same
CN1324540C (zh) 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
CN100388102C (zh) * 2003-07-31 2008-05-14 奇美电子股份有限公司 薄膜晶体管液晶显示面板、其阵列基板及其制作方法
KR100560782B1 (ko) * 2003-08-25 2006-03-13 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
WO2005027187A2 (en) 2003-09-18 2005-03-24 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR101016525B1 (ko) * 2003-10-10 2011-02-24 엘지디스플레이 주식회사 수평전계방식 액정표시소자
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
WO2005047966A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2005167019A (ja) * 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
KR101090246B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
CN100504553C (zh) 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
US7172913B2 (en) * 2004-03-19 2007-02-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7557373B2 (en) * 2004-03-30 2009-07-07 Toshiba Matsushita Display Technology Co., Ltd. Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith
US7071045B2 (en) * 2004-05-06 2006-07-04 Chunghwa Picture Tubes, Ltd. Process of manufacturing thin film transistor
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4275038B2 (ja) * 2004-09-01 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
KR20060062913A (ko) * 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101055209B1 (ko) 2004-12-30 2011-08-08 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101107265B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101125254B1 (ko) 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101107251B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
GB2421833B (en) 2004-12-31 2007-04-04 Lg Philips Lcd Co Ltd Liquid crystal display device and method for fabricating the same
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
KR20060098522A (ko) * 2005-03-03 2006-09-19 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20060097967A (ko) * 2005-03-08 2006-09-18 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20060104092A (ko) * 2005-03-29 2006-10-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100761077B1 (ko) * 2005-05-12 2007-09-21 삼성에스디아이 주식회사 유기 전계발광 표시장치
US20060278877A1 (en) * 2005-06-09 2006-12-14 Kyung-Wook Kim Thin film transistor array panel and method of manufacturing the same
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR100718877B1 (ko) * 2005-06-20 2007-05-17 (주)실리콘화일 이미지센서의 칼라필터 형성방법 및 이를 이용하여 제조된이미지 센서
KR101219048B1 (ko) 2005-07-14 2013-01-09 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
KR20070014715A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
JP5148086B2 (ja) * 2005-08-18 2013-02-20 三星電子株式会社 有機薄膜トランジスタ表示板
WO2007034596A1 (ja) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
KR101171187B1 (ko) * 2005-11-07 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
JP5144055B2 (ja) * 2005-11-15 2013-02-13 三星電子株式会社 表示基板及びこれを有する表示装置
TWI280667B (en) * 2006-04-11 2007-05-01 Au Optronics Corp A manufacturing method for a liquid crystal display
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN101086576B (zh) * 2006-06-05 2010-05-12 统宝光电股份有限公司 图像显示系统的基板结构与图像显示系统
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
CN101131515B (zh) * 2006-08-21 2010-06-16 中华映管股份有限公司 薄膜晶体管阵列基板及液晶显示装置
KR101353269B1 (ko) 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080067406A (ko) * 2007-01-16 2008-07-21 삼성전자주식회사 박막 트랜지스터 표시판
US20080268938A1 (en) * 2007-04-28 2008-10-30 Stephane Pierre Doutriaux Systems and methods for gambling using combinations of gaming devices
KR101402047B1 (ko) * 2007-06-20 2014-06-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101393019B1 (ko) * 2007-08-03 2014-05-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
WO2009022522A1 (ja) * 2007-08-10 2009-02-19 Sharp Kabushiki Kaisha 配線基板、及び、液晶表示装置
US20120006584A1 (en) * 2007-08-10 2012-01-12 Takashi Matsui Wiring board and liquid crystal display device
CN101383128B (zh) 2007-09-07 2010-11-17 北京京东方光电科技有限公司 公共电极电压自动补偿的方法及装置
CN101435961B (zh) 2007-11-15 2010-08-25 北京京东方光电科技有限公司 Tft-lcd彩膜/阵列基板、液晶显示面板及其制造方法
KR101418586B1 (ko) * 2007-12-18 2014-07-14 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조방법, 이를 갖는 박막트랜지스터 기판 및 이를 갖는 표시장치
JP2009180981A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp アクティブマトリックス基板及びその製造方法
JP4916461B2 (ja) * 2008-02-18 2012-04-11 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
US20090246460A1 (en) * 2008-03-26 2009-10-01 Hans Cho Structure And Method For Forming Crystalline Material On An Amorphous Structure
KR101389923B1 (ko) * 2008-04-21 2014-04-29 삼성디스플레이 주식회사 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법
KR101525805B1 (ko) * 2008-06-11 2015-06-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8310645B2 (en) * 2008-06-25 2012-11-13 Sharp Kabushiki Kaisha Wiring board and liquid crystal display device
US20100020257A1 (en) * 2008-07-23 2010-01-28 Samsung Electronics Co., Ltd. Liquid crystal display device and manufacturing method thereof
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR102413263B1 (ko) * 2008-09-19 2022-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102246123B1 (ko) * 2008-09-19 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN101819363B (zh) 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5483151B2 (ja) * 2009-03-05 2014-05-07 カシオ計算機株式会社 薄膜素子およびその製造方法
TWI389256B (zh) * 2009-04-17 2013-03-11 Au Optronics Corp 主動元件陣列基板的製造方法
JPWO2011046230A1 (ja) 2009-10-16 2013-03-07 シャープ株式会社 感放射線性樹脂組成物および層間絶縁膜の形成方法
KR101620526B1 (ko) * 2010-01-22 2016-05-13 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
TW201200948A (en) * 2010-06-22 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the same
KR101801960B1 (ko) * 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
CN102403308A (zh) * 2010-09-13 2012-04-04 上海新储集成电路有限公司 一种不对称多芯片系统级集成封装器件及其封装方法
TWI415268B (zh) * 2011-09-22 2013-11-11 Au Optronics Corp 薄膜電晶體元件及顯示面板之畫素結構與驅動電路
KR101849406B1 (ko) * 2011-11-11 2018-04-16 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
KR101944704B1 (ko) 2012-03-02 2019-04-17 엘지디스플레이 주식회사 액정표시장치
CN102881697B (zh) * 2012-09-06 2015-01-21 广州新视界光电科技有限公司 一种可提高tft背板良率的布线结构
JP2014228834A (ja) * 2013-05-27 2014-12-08 株式会社ジャパンディスプレイ 液晶表示装置
KR102070437B1 (ko) * 2013-07-18 2020-01-29 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
GB2517489A (en) * 2013-08-23 2015-02-25 Plastic Logic Ltd Planarisation Layers
CN103605232A (zh) * 2013-11-15 2014-02-26 深圳市华星光电技术有限公司 液晶显示面板及液晶显示器
CN103941504B (zh) * 2014-02-08 2016-05-11 北京京东方光电科技有限公司 显示面板、显示装置以及显示面板的制作方法
CN104217994B (zh) * 2014-08-29 2017-10-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN104393000B (zh) * 2014-10-20 2018-06-19 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
KR102245304B1 (ko) * 2014-10-28 2021-04-27 엘지디스플레이 주식회사 커버형 전원 공급이 적용된 표시장치
TW202316486A (zh) 2015-03-30 2023-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102148491B1 (ko) * 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
KR102593485B1 (ko) * 2016-12-02 2023-10-24 삼성디스플레이 주식회사 표시 장치
CN108572477B (zh) 2017-03-08 2021-12-07 福州京东方光电科技有限公司 彩膜基板、显示面板及其检测方法
CN109585422B (zh) 2017-09-29 2021-06-11 昆山国显光电有限公司 阵列基板及其制造方法
KR102107384B1 (ko) * 2017-10-31 2020-05-07 엘지디스플레이 주식회사 프로세스 키를 포함하는 표시장치
CN108388057B (zh) * 2018-03-16 2020-09-29 深圳市华星光电半导体显示技术有限公司 阵列基板
TWI684045B (zh) * 2018-12-07 2020-02-01 友達光電股份有限公司 顯示裝置
CN111752056B (zh) * 2019-03-26 2023-05-30 和鑫光电股份有限公司 面板及其像素结构
GB2606871A (en) * 2020-03-27 2022-11-23 Boe Technology Group Co Ltd Display substrate and manufacturing method therefor, and display device

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60191288A (ja) * 1984-03-12 1985-09-28 キヤノン株式会社 カラ−表示装置
JPS61134785A (ja) * 1984-12-06 1986-06-21 松下電器産業株式会社 画像表示装置
JPS6275419A (ja) * 1985-09-28 1987-04-07 Sony Corp 光電変換装置
JPS62141776A (ja) * 1985-12-17 1987-06-25 Hitachi Ltd 薄膜トランジスタ
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH09120083A (ja) * 1995-08-19 1997-05-06 Lg Electron Inc 液晶表示装置および液晶表示装置の製造方法
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
JPH09197436A (ja) * 1996-01-23 1997-07-31 Toshiba Corp アクティブマトリクス基板
JPH09260668A (ja) * 1996-03-19 1997-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法
JPH1048651A (ja) * 1996-07-31 1998-02-20 Furontetsuku:Kk 薄膜トランジスタ型液晶表示装置
JPH10161140A (ja) * 1996-11-28 1998-06-19 Nec Corp アクティブマトリクス基板
JPH10163174A (ja) * 1996-11-29 1998-06-19 Sharp Corp 薄膜のパターニング方法
JPH10239680A (ja) * 1997-02-26 1998-09-11 Toppan Printing Co Ltd 液晶表示装置用電極板及びその製造方法
JPH11142882A (ja) * 1997-11-07 1999-05-28 Matsushita Electric Ind Co Ltd カラー液晶パネルおよびその製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766253B2 (ja) * 1986-06-20 1995-07-19 松下電器産業株式会社 マトリクス型画像表示装置
JPH0812356B2 (ja) 1988-06-29 1996-02-07 シャープ株式会社 アクティブ型液晶表示素子
JPH0228624A (ja) * 1988-07-18 1990-01-30 Fujitsu Ltd 薄膜トランジスタ
US5202572A (en) 1988-09-21 1993-04-13 Fuji Xerox Co., Ltd. Thin film transistor
JPH04294329A (ja) * 1991-03-22 1992-10-19 G T C:Kk 液晶表示装置およびその製造方法
FR2679057B1 (fr) * 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
WO1993011455A1 (en) * 1991-11-29 1993-06-10 Seiko Epson Corporation Liquid crystal display and method of manufacturing same
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JPH06273745A (ja) * 1993-03-23 1994-09-30 Citizen Watch Co Ltd カラー液晶表示装置及びその製造方法
US5354700A (en) * 1993-07-26 1994-10-11 United Microelectronics Corporation Method of manufacturing super channel TFT structure
JPH07134290A (ja) * 1993-11-12 1995-05-23 Toshiba Corp 液晶表示装置およびその製造方法
JPH07168073A (ja) * 1993-12-16 1995-07-04 Canon Inc レンズ駆動装置を有する光学機器
KR960001873B1 (ko) 1993-12-30 1996-02-06 주식회사기아기공 4륜구동자동차의 부변속기 제어장치
JPH086005A (ja) 1994-06-15 1996-01-12 Casio Comput Co Ltd 液晶表示装置およびその製造方法
JP3240858B2 (ja) 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
KR960018736A (ko) 1994-11-30 1996-06-17 엄길용 액정표시장치용 박막 트랜지스터의 제조방법
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
JP3369811B2 (ja) * 1995-09-13 2003-01-20 株式会社東芝 半導体装置、およびその製造方法
CN1143159C (zh) 1995-11-29 2004-03-24 三洋电机株式会社 显示装置和显示装置的制造方法
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3304272B2 (ja) * 1996-05-09 2002-07-22 シャープ株式会社 アクティブマトリクス基板およびその構造欠陥処置方法
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
JP2776378B2 (ja) * 1996-06-27 1998-07-16 日本電気株式会社 薄膜トランジスタアレイ基板およびその製造方法
JPH1031231A (ja) * 1996-07-15 1998-02-03 Sony Corp 反射型ゲストホスト液晶表示装置及びその製造方法
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JPH1031230A (ja) * 1996-07-18 1998-02-03 Toshiba Corp 表示装置用アレイ基板の製造方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
KR100255592B1 (ko) 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
KR100272556B1 (ko) 1997-04-10 2000-11-15 구본준 액정표시장치 및 그 제조방법
JP2967758B2 (ja) * 1997-04-11 1999-10-25 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
KR19990003712A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
JP4111569B2 (ja) * 1997-08-22 2008-07-02 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタ型液晶表示装置およびその製造方法
KR100471766B1 (ko) 1997-08-25 2005-07-18 삼성전자주식회사 반도체장치의제조장치
JPH1184316A (ja) 1997-09-05 1999-03-26 Sony Corp 立体写真
JPH11111991A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR100264888B1 (ko) 1997-12-12 2000-09-01 구본준 액정표시장치제조방법
JPH11202307A (ja) * 1998-01-14 1999-07-30 Toshiba Corp 液晶表示素子およびその製造方法、基板の位置合わせ方法
KR19990084316A (ko) 1998-05-04 1999-12-06 윤종용 톱 게이트 박막 트랜지스터 구조를 갖는 액정 표시 장치의 제조방법
KR100459482B1 (ko) * 1998-10-02 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
US6400440B1 (en) * 1999-06-23 2002-06-04 International Business Machines Corporation Passive liquid crystal display having pre-tilt control structure and light absorbent material at a center
KR100604717B1 (ko) * 1999-07-08 2006-07-28 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60191288A (ja) * 1984-03-12 1985-09-28 キヤノン株式会社 カラ−表示装置
JPS61134785A (ja) * 1984-12-06 1986-06-21 松下電器産業株式会社 画像表示装置
JPS6275419A (ja) * 1985-09-28 1987-04-07 Sony Corp 光電変換装置
JPS62141776A (ja) * 1985-12-17 1987-06-25 Hitachi Ltd 薄膜トランジスタ
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH09120083A (ja) * 1995-08-19 1997-05-06 Lg Electron Inc 液晶表示装置および液晶表示装置の製造方法
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
JPH09197436A (ja) * 1996-01-23 1997-07-31 Toshiba Corp アクティブマトリクス基板
JPH09260668A (ja) * 1996-03-19 1997-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法
JPH1048651A (ja) * 1996-07-31 1998-02-20 Furontetsuku:Kk 薄膜トランジスタ型液晶表示装置
JPH10161140A (ja) * 1996-11-28 1998-06-19 Nec Corp アクティブマトリクス基板
JPH10163174A (ja) * 1996-11-29 1998-06-19 Sharp Corp 薄膜のパターニング方法
JPH10239680A (ja) * 1997-02-26 1998-09-11 Toppan Printing Co Ltd 液晶表示装置用電極板及びその製造方法
JPH11142882A (ja) * 1997-11-07 1999-05-28 Matsushita Electric Ind Co Ltd カラー液晶パネルおよびその製造方法

Also Published As

Publication number Publication date
US7675062B2 (en) 2010-03-09
US20060231846A1 (en) 2006-10-19
CN1290922A (zh) 2001-04-11
JP2001166338A (ja) 2001-06-22
US20040046905A1 (en) 2004-03-11
CN1195243C (zh) 2005-03-30
US20040051103A1 (en) 2004-03-18
US7190421B2 (en) 2007-03-13
US6674495B1 (en) 2004-01-06
JP5466665B2 (ja) 2014-04-09
US7220991B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
JP5466665B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4856318B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100905472B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
JP4897995B2 (ja) 液晶表示装置用薄膜トランジスタ基板
JP4761600B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US7995162B2 (en) Liquid crystal display device and method for manufacturing the same
JP2002353465A (ja) 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
JP2000164584A (ja) 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法
JP2001005038A (ja) 表示装置用薄膜トランジスタ基板及びその製造方法
JP2001066639A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100897505B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR20030027302A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR101090245B1 (ko) 박막 트랜지스터 표시판
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR100947525B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
KR20050001710A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20040107674A (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR100767354B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20010060519A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100740927B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100864608B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100623983B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법
KR100831224B1 (ko) 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140124

R150 Certificate of patent or registration of utility model

Ref document number: 5466665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250