KR20070014715A - 개구율이 향상된 어레이 기판 및 이의 제조방법 - Google Patents

개구율이 향상된 어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20070014715A
KR20070014715A KR1020050069583A KR20050069583A KR20070014715A KR 20070014715 A KR20070014715 A KR 20070014715A KR 1020050069583 A KR1020050069583 A KR 1020050069583A KR 20050069583 A KR20050069583 A KR 20050069583A KR 20070014715 A KR20070014715 A KR 20070014715A
Authority
KR
South Korea
Prior art keywords
electrode
gate
film
capacitor
substrate
Prior art date
Application number
KR1020050069583A
Other languages
English (en)
Inventor
박진석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050069583A priority Critical patent/KR20070014715A/ko
Priority to US11/493,364 priority patent/US7838879B2/en
Priority to CNA2006101039485A priority patent/CN1905199A/zh
Publication of KR20070014715A publication Critical patent/KR20070014715A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

어레이 기판은 기판, 박막 트랜지스터, 커패시터, 화소 전극을 포함한다. 박막 트랜지스터는 기판 위에 구성된 게이트 전극과 상기 게이트 전극 상부에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 반도체막, 상기 반도체막 상부에 형성된 데이터 전극을 포함하고, 상기 커패시터는 상기 게이트 전극과 이격되고 상기 게이트 전극과 동일 층에 형성된 제1 커패시터 전극, 상기 게이트 절연막 상부에 형성되고 상기 화소 전극과 동일한 물질로 형성된 제2 커패시터 전극을 포함한다. 따라서 커패시터는 커패시터의 유전막을 게이트 절연막으로 형성함으로써 커패시터 충전 용량의 저하 없이 개구율을 향상시켜 영상의 표시 품질을 향상 시킬 수 있다.

Description

개구율이 향상된 어레이 기판 및 이의 제조방법{ARRAY SUBSTRATE HAVING ENHANCED APERTURE RATIO, AND METHOD OF MANUFACTURING THE SAME}
도 1은 종래의 액정 표시 장치의 개략적인 단면도이다.
도 2는 액정 표시 장치의 구동 원리를 설명하기 위한 개략도이다.
도 3은 본 발명의 일 실시예에 따른 어레이 기판의 레이아웃이다.
도 4a 내지 도 4f는 본 발명의 일 실시예 에 의한 액정 표시 장치의 제조 방법에 따른 단면도들이다.
도 5는 본 발명에 의한 반사-투과형 액정 표시 장치의 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
101,205: 박막 트랜지스터 102,201: 커패시터
103,305,461: 화소 전극 104,401: 게이트 전극
105,411: 게이트 절연막 203,303: 게이트 배선
204,304: 데이터 배선 402: 제 1 커패시터 전극
403: 게이트 패드 전극 412: 반도체막
413: 오믹 접촉막 421: 데이터 전극
431: 보호막 441: 절연막
442: 포토 레지스트막 443: 비어홀
451: 콘택홀 462: 반사 전극
본 발명은 어레이 기판 및 이의 제조방법에 관한 것으로, 보다 상세하게 설명하면 충전 용량의 감소 없이 개구율이 향상된 어레이 기판 및 이의 제조방법에 관한 것이다.
일반적으로 액정 표시 장치는 액정의 광학적 이방성을 이용하여 영상을 표시하는 장치로서, 크게 상부기판, 하부기판과 두 기판 사이에 위치한 액정으로 구성된다.
이하 도 1을 참조하여 설명한다.
도 1은 종래의 액정 표시 패널을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 어레이 기판은 박막 트랜지스터(101), 커패시터(102) 및 화소 전극(103)을 포함한다. 이러한 박막 트랜지스터(101), 커패시터 (102) 및 화소 전극(103)을 포함하는 어레이 기판은 컬러필터 기판과 대향한다.
상기 박막 트랜지스터(101)는 게이트 전극(104), 게이트 절연막(105), 반도체막(106) 및 데이터 전극(107)을 포함한다. 게이트 전극(104)에 전압이 인가되면, 박막 트랜지스터(101)가 턴 온(Turn on) 되고, 데이터 전극(107)의 전압이 화소 전극(103)에 인가된다. 화소 전극(103)에 화소 전압이 인가되면, 어레이 기판의 화소 전극(103)과 컬러필터 기판의 공통 전극 사이에 전계가 형성되고, 이러한 전계 에 의해 어레이 기판과 컬러필터 기판 사이에 위치한 액정층의 액정 분자 배열이 변하게 되어, 액정 분자의 광학적 성질이 변하게 된다.
이렇게 변화된 액정을 통과하는 빛에 의해 영상이 표시된다.
커패시터(102)는 어레이 기판의 화소전극(103)과 컬러필터 기판의 공통전극 사이에 형성되는 액정 커패시터의 충전 용량을 보조한다. 즉, 일단 데이터의 입력이 끝난 후 주변의 전압이 변할 때 커플링에 의해 화소전극(103)의 화소 전압이 변하는 것을 방지하는 액정 전하 유지 능력 보조 기능을 수행하고, 이미지 품질 향상 기능을 수행한다. 따라서 커패시터의 충전 용량을 크면 클수록 상기 기능을 효과적으로 수행할 수 있다.
커패시터의 충전 용량은 두께에 반비례하고 면적에 비례하는 특성을 가지고 있다. 충전 용량을 늘리기 위해서는 면적을 크게 형성하면 되지만, 면적을 크게 하면 액정 표시 패널의 개구율(aperture ratio)이 줄어들게 되는 문제점이 있다.
따라서 본 발명의 제 1 목적은 개구율이 향상된 어레이 기판을 제공함에 있다.
또한 본 발명의 제 2 목적은 개구율이 향상된 어레이 기판을 제조하는 방법을 제공함에 있다.
본 발명에 따른 어레이 기판은 기판, 박막 트랜지스터, 보호막, 화소 전극 및 커패시터를 포함한다. 상기 박막 트랜지스터는 기판 위에 형성된 게이트 전극과 상기 게이트 전극 상부에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 반도체막, 상기 반도체막 상부에 형성된 데이터 전극을 포함하고, 상기 보호막은 상기 박막 트랜지스터가 형성된 상기 기판 상에 형성된다. 상기 화소 전극은 상기 보호막이 형성된 상기 기판 상에 형성되며, 상기 보호막을 통하여 데이터 전극과 전기적으로 접촉하는 도전성 금속막으로 형성한다.
상기 커패시터는 상기 게이트 전극과 이격되고 상기 게이트 전극과 동일 층에 형성된 제1 커패시터 전극, 상기 게이트 절연막 상부에 형성되고, 상기 화소 전극과 동일한 물질로 형성된 제2 커패시터 전극을 포함한다.
또한 본 발명에 의한 어레이 기판 제조방법은 기판 상에 금속막을 증착하고 패턴닝하여 게이트 전극, 제1 커패시터 전극, 게이트 배선을 형성하는 단계, 상기 게이트 전극, 제1 커패시터 전극, 게이트 배선이 형성된 기판의 전면에 게이트 절연막, 상기 게이트 전극 상부에 반도체막을 형성하는 단계와 상기 반도체막이 형성된 기판 전면에 금속막을 증착하고 패턴닝하여 데이터 전극, 데이터 배선을 형성하는 단계, 상기 데이터 전극, 상기 데이터 배선이 형성된 상기 기판 전면에 절연물질로 이루어진 보호막을 형성하고 패턴닝하여 데이터 전극 및 커패시터의 유전막에 대응하는 상기 게이트 절연막을 노출시키는 단계, 상기 패터닝된 보호막 상부에 도전성 금속막을 증착하고 패턴닝하여 전기적으로 데이터 전극과 접촉하는 화소 전극을 형성하는 단계를 포함한다. 상기 화소 전극의 일부는 상기 제1 커패시터 전극의 상부에 위치하여 제2 커패시터 전극에 대응한다.
상기 어레이 기판의 제조방법에 있어서, 상기 기판 전면에 절연물질로 이루 어진 보호막을 형성하고 패턴닝하여 데이터 전극 및 커패시터의 유전막에 대응하는 상기 게이트 절연막을 노출시키는 단계에서 게이트 패드 전극을 노출시키는 단계와, 상기 화소 전극을 형성하는 단계에서 게이트 패드 전극과 접촉하는 화소 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명은 커패시터의 유전막을 얇게 형성하여 커패시터의 면적을 늘리지 않고 커패시터의 충전 용량을 늘리는 것이다.
또한, 부분 노광 방법을 적용하여 커패시터 형성 영역의 보호막을 부분적으로 제거함으로써 커패시터의 충전 용량을 확보할 수 있으므로 개구율을 향상시킬 수 있다.
이하, 본 발명을 도면을 중심으로 상세히 설명한다.
도 2는 액정표시장치의 구동 원리를 설명하기 위한 개략도이다.
도 2를 참조하면, 어레이 기판 위에는 복수의 데이터 배선(204)이 제 1 방향으로 일정 거리만큼 이격되어 형성되고, 복수의 게이트 배선(203)이 상기 제 1방향과 수직한 제 2 방향으로 일정 거리만큼 이격되어 형성된다. 데이터 배선(204)과 게이트 배선(203)은 어레이 기판으로부터 절연막을 사이로 서로 다른 높이에 형성되어 있다.
각 데이터 배선(204)과 각 게이트 배선(203)으로 둘러싸인 영역에 의해 하나의 화소가 정의된다. 하나의 화소는 박막 트랜지스터(205), 커패시터(201) 및 액정 커패시터(화소전극과 공통전극간에 형성되는 커패시터,202)를 포함한다. 박막 트랜지스터 (205)는 게이트 전극, 드레인 전극, 소오스 전극 및 반도체층 패턴을 포함한다.
박막 트랜지스터(205)의 게이트 전극은 게이트 배선(203)에 전기적으로 연결되어 있다. 박막 트랜지스터(205)의 소오스 전극은 데이터 배선(204)에 전기적으로 연결되어 있다. 또한 박막 트랜지스터(205)의 드레인 전극은 커패시터(201) 및 액정 커패시터(202)와 전기적으로 연결되어 있다.
게이트 전극에 게이트 전압이 인가되면, 박막 트랜지스터(205)가 턴온(turn on)된다. 박막 트랜지스터(205)가 턴온 되면, 데이터 배선(204)의 화소 전압이 박막 트랜지스터(205)를 통해서 커패시터(201) 및 액정 커패시터(202)에 인가된다. 액정 커패시터(202)에 화소 전압이 인가되면, 액정 커패시터(202)를 구성하는 공통전극과 화소 전극 사이에 개재된 액정의 배열이 변화하여 광학적 특성이 변화한다. 이러한 광학적 특성의 변화에 의해서 영상이 표현된다.
커패시터(201)는 데이터 입력이 끝난 후, 주변의 전압이 변할 때 액정 커패시터(202)의 화소 전극에 인가된 화소 전압이 변하는 것을 방지해 준다.
액정 커패시터(202)의 화소 전극은 투명 전극으로 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide:IZO)를 포함한다. 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.
또한 상기 화소 전극은 반사 전극을 더 포함할 수 있다. 상기 반사 전극은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 텅스텐(W), 네드뮴(Nd) 및 이들의 합금을 포함한다. 상기 화소 전극의 구조는 하부층을 투명 전극, 상부층을 반사 전극 또는 하부층을 반사 전극, 상부층을 투과 전극으로 형성할 수 있다.
도 3은 본 발명의 일 실시예에 따른 어레이 기판의 레이아웃이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 어레이 기판은 기판(300), 박막 트랜지스터(301), 커패시터(302), 화소 전극(305), 게이트 배선(303) 및 데이터 배선(304)을 포함한다.
박막 트랜지스터(301)는 기판(300) 위에 형성된 게이트 전극(301a), 게이트 전극 상부에 형성된 게이트 절연막(도시되지 않음), 상기 게이트 절연막 상부에 형성된 반도체막(도시되지 않음), 상기 반도체막 상부에 형성된 데이터 전극(301b)을 포함한다.
커패시터(302)는 게이트 전극(301a)과 이격되고 게이트 전극(301a)과 동일한 층에 형성된 제1 커패시터 전극(도시되지 않음) 및 상기 게이트 절연막의 상부에 형성되고 화소 전극(305)과 동일한 물질로 형성된 제2 커패시터 전극(도시되지 않음)을 포함한다.
게이트 배선(303)은 상기 제1 커패시터 전극 및 게이트 전극(301a)과 전기적으로 연결되고, 데이터 배선(304)은 데이터 전극(301b)과 전기적으로 연결된다.
데이터 배선(304) 상에는 보호막이 형성된다.
화소 전극(305)은 상기 보호막이 형성된 기판(300) 상에 형성되며, 상기 보호막을 관통하여 데이터 전극(301b)과 전기적으로 연결된다. 화소 전극(305)의 일부는 상기 제1 커패시터 전극의 상부에 위치하여 제2 커패시터 전극에 대응한다.
본 실시예에서, 상기 보호막을 부분 제거함으로써 커패시터(302) 유전막의 두께를 얇게 형성하여 커패시터(302) 충전 용량의 저하 없이 개구율을 향상시킬 수 있다.
이하에서는, 도 4a 내지 도 4f를 참조하여 어레이 기판의 제조 방법을 보다 상세하게 설명한다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 의한 액정 표시 장치의 제조 방법에 따른 단면도들이다.
도 4a를 참조하면, 먼저 절연성 기판(400) 위에 도전 물질을 소정의 두께로 증착 시킨 후 그 위에 포토 레지스트막을 코팅한다. 이어서, 상기 포토 레지스트막을 패터닝하여 사진 식각 마스크를 형성한다. 이후에 상기 사진 식각 마스크를 적용하여 상기 도전 물질을 식각함으로써 게이트 전극(401), 제 1 커패시터 전극(402) 및 게이트 패드 전극(403)을 형성한다. 상기 도전 물질은 단층구조 또는 다층구조 모두가 가능하며, 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 네오디뮴(Nd), 구리(Cu) 등의 금속을 포함하는 단일 배선 또는 합금 배선 등으로 사용한다.
도 4 b를 참조하면, 상기 게이트 배선(401) 형성 후 결과물 전면에 절연 물질을 도포하여 게이트 절연막(411)을 형성한다. 이어서, 상기 게이트 물질절연막(도시되지 않음) 위에 비정질 실리콘 또는 다결정 실리콘을 소정의 두께로 도포하여 반도체 물질막(도시되지 않음)을 형성하고, 상기 반도체 물질막 상부에 오믹 콘택물질막(도시되지 않음)을 형성한 후 상기 반도체 물질막 및 상기 오믹 콘택물질막 위에 소정의 사진 식각 마스크를 형성하고, 이를 적용하여 상기 반도체 물질막과 상기 오믹 콘택물질막을 식각하여 반도체막(412) 및 오믹 콘택막(413)을 형성한다. 상기 게이트 절연막(411)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)이며 두께는 약 1000 Å ~ 5000Å 정도로 한다. 상기 반도체막(412)은 비정질 실리콘막 또는 다결정 실리콘막으로 사용하며, 두께는 약 1000 Å ~ 3000 Å 정도로 한다
도 4c를 참조하면, 상기 반도체막(412)과 오믹 콘택막(413)이 형성된 기판 전면에 도전 물질을 증착시키고 소정의 사진 식각 마스크를 적용하여 상기 증착된 도전 물질을 패턴닝함으로써 데이터 전극(421)과 데이터 패드 전극(도시되지 않음)을 형성한다.
도 4d를 참조하면, 데이터 배선 형성 후 결과물 전면에 절연 물질을 소정의 두께로 증착 시켜 보호막(431)을 형성한다.
도 4e를 참조하면, 상기 보호막(431) 상부에 절연막(441)을 형성하고, 이어서 포토 레지스트막(442)을 도포한다. 마스크를 적용하여 비아홀(443)이 형성될 영역과 게이트 패드가 형성될 영역은 완전 노광, 커패시터가 형성될 영역은 부분 노광을 하여 비아홀(443)과 게이트 패드가 형성될 영역의 포토 레지스트막(442)은 제거하고, 커패시터가 형성될 영역의 포토 레지스트막(442)은 일부 남도록 형성한다. 상기 패턴닝된 포토 레지스트막(442)을 이용하여 상기 절연막(441)을 패턴닝하여 비아홀(443)과 게이트 패드 영역의 보호막(431)이 노출되도록 한다.
상기 절연막(441)은 감광성막으로 유기막으로 사용할 수 있다. 또한, 상기 부분노광은 슬릿(slit) 노광 또는 해프톤(half-tone) 노광중 어느 하나의 방법으로 사용할 수 있다.
도 4 f를 참조하면, 상기 잔류된 포토 레지스트막(442)을 이용하여 상기 콘 택홀(451)이 형성될 영역과 게이트 패드가 형성될 영역은 완전 식각하고, 커패시터가 형성될 영역은 부분 식각하여 커패시터가 형성될 영역에만 게이트 절연막(441)이 남도록 형성한다.
도 4g를 참조하면, 상기 절연막(441) 상부에 도전성 투명 금속을 증착시키고 상기 도전성 투명 금속을 소정의 사진 식각 마스크를 적용하여 패턴닝 함으로써 화소 전극(461)을 형성 한다. 상기 화소 전극(461)은 상기 절연막(441)의 비아홀(443)과 콘택홀(451)을 통하여 데이터 전극(421)과 접촉하게 되고 상기 제1 커패시터 전극(402)과 대응되도록 게이트 절연막(411)의 상부에 형성되어 제2 커패시터 전극으로 형성된다. 또한 상기 화소 전극(461)은 게이트 패드 전극(403)과 전기적으로 접촉되도록 형성하고, 바람직하게는 상기 게이트 패드 전극(403)의 측면과 상면을 덮을 수 있도록 형성하는 것이 좋다.
또한, 상기 화소 전극(461)은 상기 보호막(431) 상부에 형성하여 상기 절연막을 형성하지 않고 완전 노광과 부분 노광을 적용하여 콘택홀(451) 형성 영역과 게이트 패드 영역은 보호막(431)을 제거하고 커패시터(452) 형성될 영역은 보호막(431)의 일부를 잔류시킬 수 있다. 따라서 상기 커패시터 유전막을 게이트 절연막으로 형성할 수 있다.
상기 화소 전극(461)은 투명 전극으로 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide:IZO)를 포함한다. 상기 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.
또한 상기 화소 전극은 반사 전극을 더 포함할 수 있다. 상기 반사 전극은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 텅스텐(W), 네드뮴(Nd) 및 이들의 합금을 포함한다. 상기 화소 전극의 구조는 하부층을 투명 전극, 상부층을 반사 전극 또는 하부층을 반사 전극, 상부층을 투명 전극으로 형성할 수 있다.
제 5도에서는 반사-투과형 액정 표시 장치 구조를 설명한 것으로 상기 절연막(441) 상부에 투명 금속을 증착시키고 상기 도전성 투명 금속을 소정의 사진 식각 마스크를 적용하여 패턴닝하여 투명 전극(461)을 형성하고, 상기 투명 전극(461) 상부에 반사 금속을 증착시키고, 상기 반사 금속을 소정의 사진 식각 마스크를 적용하여 패턴닝 함으로써 반사 전극(462)을 형성한다.
따라서 반사 전극(462)이 형성된 영역은 반사영역으로 투명 전극(461)만 형성된 영역은 투과영역으로 형성할 수 있다.
이러한 각 화소의 조합으로 영상을 표시 하게 된다.
본 발명은 부분노광을 적용하여 커패시터 유전막의 두께를 줄이는 것이다. 즉, 커패시터 영역에서의 보호막을 일부 제거하여 상기 커패시터 유전막의 두께를 줄임으로써 커패시터 충전 용량의 저하 없이 개구율을 향상 시켜 영상의 표시 품질을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 기판;
    상기 기판 위에 형성된 게이트 전극, 상기 게이트 전극 상부에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 반도체막 및 상기 반도체막 상부에 형성된 데이터 전극으로 이루어지는 박막 트랜지스터;
    상기 박막 트랜지스터가 형성된 상기 기판 상에 형성된 보호막;
    상기 보호막이 형성된 상기 기판 상에 형성되며, 상기 보호막을 관통하여 상기 데이터 전극과 전기적으로 접촉하는 화소 전극; 및
    상기 게이트 전극과 이격되고 상기 게이트 전극과 동일 층에 형성된 제1 커패시터 전극과 상기 게이트 절연막 상부에 형성되고 상기 화소 전극과 동일한 물질로 형성된 제2 커패시터 전극으로 이루어지는 커패시터를 포함하는 어레이 기판.
  2. 제1항에 있어서,
    상기 게이트 전극 및 상기 제1 커패시터 전극과 이격되고 상기 게이트 전극 및 상기 제1 커패시터 전극과 동일 층에 형성된 게이트 패드 전극, 상기 보호막과 게이트 절연막의 콘택홀을 통하여 상기 게이트 패드 전극의 측면과 상면을 덮도록 형성된 화소 전극과 접촉하는 게이트 패드를 더 포함하는 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서,
    상기 보호막 위에 형성되어 있는 유기막을 더 포함하는 어레이 기판.
  4. 제3항에 있어서,
    상기 보호막은 실리콘 질화막인 것을 특징으로 하는 어레이 기판.
  5. 제1항에 있어서,
    상기 게이트 절연막은 실리콘 질화막인 것을 특징으로 하는 어레이 기판.
  6. 제1항에 있어서,
    상기 화소 전극은 산화인듐주석(ITO) 또는 산화인듐아연(IZO)을 포함하는 것을 특징으로 하는 어레이 기판.
  7. 제1항에 있어서,
    상기 데이터 전극은 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 네드뮴(Nd) 및 이들의 합금으로 구성된 그룹으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 어레이 기판.
  8. 기판 상에 금속막을 증착하고 패턴닝하여 게이트 전극, 제1 커패시터 전극 및 상기 게이트 전극과 전기적으로 연결된 게이트 배선을 형성하는 단계;
    상기 게이트 전극, 상기 제1 커패시터 전극 및 상기 게이트 배선이 형성된 상기 기판의 전면에 게이트 절연막을 형성하고, 상기 게이트 전극 상부에 반도체막을 형성하는 단계;
    상기 반도체막이 형성된 상기 기판의 전면에 금속막을 증착하고 패턴닝하여 데이터 전극 및 데이터 배선을 형성하는 단계;
    상기 데이터 전극 및 상기 데이터 배선이 형성된 상기 기판의 전면에 절연물질로 이루어진 보호막을 형성하고 패턴닝하여 상기 데이터 전극 및 커패시터 유전막에 대응하는 상기 게이트 절연막을 노출시키는 단계; 및
    상기 패턴닝된 보호막 상부에 투명 도전성 금속막을 증착하고 패턴닝하여 전기적으로 데이터 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하고,
    상기 화소 전극의 일부는 상기 제1 커패시터 전극의 상부에 위치하여 제2 커패시터 전극에 대응하는 것을 특징으로 하는 어레이 기판 제조 방법.
  9. 제8항에 있어서,
    상기 커패시터 유전막에 대응하는 상기 게이트 절연막을 노출시키는 단계는 부분 노광을 이용하는 것을 특징으로 하는 어레이 기판 제조 방법.
  10. 제9항에 있어서,
    상기 부분 노광은 슬릿(slit) 노광 또는 해프톤(half-tone) 노광중 어느 하나인 것을 특징으로 하는 어레이 기판 제조 방법.
  11. 기판 상에 금속막을 증착하고 패턴닝하여 게이트 전극, 제1 커패시터 전극 및 상기 게이트 전극과 전기적으로 연결된 게이트 패드 전극을 형성하는 단계;
    상기 게이트 전극, 상기 제1 커패시터 전극 및 상기 게이트 배선이 형성된 상기 기판의 전면에 게이트 절연막을 형성하고, 상기 게이트 전극 상부에 반도체막을 형성하는 단계;
    상기 반도체막이 형성된 상기 기판의 전면에 금속막을 증착하고 패턴닝하여 데이터 전극 및 데이터 배선을 형성하는 단계;
    상기 데이터 전극 및 상기 데이터 배선이 형성된 상기 기판의 전면에 절연물질로 이루어진 보호막을 형성하고 패턴닝하여 상기 데이터 전극, 커패시터 유전막에 대응하는 상기 게이트 절연막 및 상기 게이트 패드 전극을 노출시키는 단계; 및
    상기 패턴닝된 보호막 상부에 투명 도전성 금속막을 증착하고 패턴닝하여 전기적으로 데이터 전극 및 게이트 패드 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하고,
    상기 화소 전극의 일부는 상기 제1 커패시터 전극의 상부에 위치하여 제2 커패시터 전극에 대응하는 것을 특징으로 하는 어레이 기판 제조 방법.
  12. 제11항에 있어서,
    상기 화소 전극은 상기 게이트 패드 전극의 측면 및 상면을 덮도록 형성하는 것을 특징으로 하는 어레이 기판 제조 방법.
  13. 제11항에 있어서,
    상기 커패시터 유전막에 대응하는 상기 게이트 절연막을 노출시키는 단계는 부분 노광을 이용하는 것을 특징으로 하는 어레이 기판 제조 방법.
  14. 제13항에 있어서,
    상기 부분 노광은 슬릿(slit) 노광 또는 해프톤(half-tone) 노광중 어느 하나인 것을 특징으로 하는 어레이 기판 제조 방법.
  15. 기판;
    상기 기판 위에 형성된 게이트 전극, 상기 게이트 전극 상부에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 반도체막 및 상기 반도체막 상부에 형성된 데이터 전극으로 이루어지는 박막 트랜지스터;
    상기 게이트 전극과 이격되고 상기 게이트 전극과 동일한 층에 형성되며, 상기 게이트 절연막의 하부에 형성된 제1 커패시터 전극;
    상기 박막 트랜지스터 및 상기 게이트 절연막이 형성된 상기 기판 상에 형성된 보호막; 및
    상기 보호막이 형성된 상기 기판 상에 형성되며, 상기 보호막을 관통하여 상기 데이터 전극과 전기적으로 접촉하는 화소 전극를 포함하고,
    상기 화소 전극의 일부는 상기 제1 커패시터 전극의 상부에 위치하여 제2 커 패시터 전극에 대응하는 것을 특징으로 하는 어레이 기판.
KR1020050069583A 2005-07-29 2005-07-29 개구율이 향상된 어레이 기판 및 이의 제조방법 KR20070014715A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050069583A KR20070014715A (ko) 2005-07-29 2005-07-29 개구율이 향상된 어레이 기판 및 이의 제조방법
US11/493,364 US7838879B2 (en) 2005-07-29 2006-07-26 Array substrate having enhanced aperture ratio, method of manufacturing the same and display device having the same
CNA2006101039485A CN1905199A (zh) 2005-07-29 2006-07-28 具有提高孔径比的阵列基板及其制造方法、以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050069583A KR20070014715A (ko) 2005-07-29 2005-07-29 개구율이 향상된 어레이 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20070014715A true KR20070014715A (ko) 2007-02-01

Family

ID=37674400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069583A KR20070014715A (ko) 2005-07-29 2005-07-29 개구율이 향상된 어레이 기판 및 이의 제조방법

Country Status (3)

Country Link
US (1) US7838879B2 (ko)
KR (1) KR20070014715A (ko)
CN (1) CN1905199A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672705B2 (ja) 2010-01-26 2015-02-18 住友化学株式会社 発光装置およびその製造方法
KR101854698B1 (ko) * 2011-12-02 2018-05-08 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN104835827B (zh) * 2014-02-11 2018-06-05 群创光电股份有限公司 显示面板
CN104393020B (zh) * 2014-11-21 2017-07-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
US10199386B2 (en) * 2015-07-23 2019-02-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
CN106876407B (zh) * 2017-02-07 2019-11-08 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
KR100344844B1 (ko) * 1998-07-07 2002-11-18 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법
JP2000223670A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100404225B1 (ko) * 2000-12-28 2003-11-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP3835403B2 (ja) * 2002-11-26 2006-10-18 セイコーエプソン株式会社 電気光学装置及び電子機器
US20040233343A1 (en) * 2003-05-19 2004-11-25 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR101050292B1 (ko) * 2003-12-27 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
TWI282969B (en) * 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
TWI300149B (en) * 2004-11-05 2008-08-21 Au Optronics Corp Pixel structure and manufracturing method thereof
CN1317596C (zh) 2004-11-15 2007-05-23 友达光电股份有限公司 像素结构及其制造方法

Also Published As

Publication number Publication date
US20070029609A1 (en) 2007-02-08
CN1905199A (zh) 2007-01-31
US7838879B2 (en) 2010-11-23

Similar Documents

Publication Publication Date Title
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
KR100436181B1 (ko) 액정표시장치용 어레이기판 제조방법
JP4885805B2 (ja) 液晶表示装置用アレイ基板とその製造方法
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
KR100971955B1 (ko) 액정표시장치용 어레이기판 제조방법
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
US8237903B2 (en) Method for manufacturing a liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
US7504661B2 (en) Thin film transistor substrate and fabricating method thereof
WO2015027609A1 (zh) 阵列基板及其制备方法和显示装置
KR20040050238A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20070014715A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
TW200403859A (en) Thin film transistor array panel
JP2007183629A5 (ko)
US7768587B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
JP2004518173A (ja) アクティブマトリクス液晶ディスプレイのようなピクセル化されたデバイスおよびその製作方法
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20070013816A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20000051370A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100891987B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application