CN106876407B - 薄膜晶体管及制备方法 - Google Patents

薄膜晶体管及制备方法 Download PDF

Info

Publication number
CN106876407B
CN106876407B CN201710067059.6A CN201710067059A CN106876407B CN 106876407 B CN106876407 B CN 106876407B CN 201710067059 A CN201710067059 A CN 201710067059A CN 106876407 B CN106876407 B CN 106876407B
Authority
CN
China
Prior art keywords
layer
etching groove
electrode
tft
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710067059.6A
Other languages
English (en)
Other versions
CN106876407A (zh
Inventor
田金鹏
张毅先
任思雨
苏君海
李建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Huizhou Smart Display Ltd
Original Assignee
Truly Huizhou Smart Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Huizhou Smart Display Ltd filed Critical Truly Huizhou Smart Display Ltd
Priority to CN201710067059.6A priority Critical patent/CN106876407B/zh
Publication of CN106876407A publication Critical patent/CN106876407A/zh
Application granted granted Critical
Publication of CN106876407B publication Critical patent/CN106876407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管的制备方法，包括如下步骤：在基板上形成有源层；在形成有有源层的基板上形成栅极绝缘层；对栅极绝缘层进行图形化，以形成垂直于基板的第一刻蚀槽及第二刻蚀槽；在栅极绝缘层上形成金属层，且金属层覆盖第一刻蚀槽及第二刻蚀槽；对金属层进行图形化，第一电极及第二电极形成存储电容器；在栅极绝缘层、栅极及存储电容器上形成层间绝缘层；在层间绝缘层上形成源极及漏极，源极及漏极分别与有源层连接。上述薄膜晶体管的制备方法，制备工艺简单，生产效率较高。而且，第一电极与第二电极在垂直于基板的方向形成，可以减少光被电极遮挡的可能性，增加薄膜晶体管的开口率，增加薄膜晶体管的存储电容器的容量。

Description

薄膜晶体管及制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种薄膜晶体管及制备方法。
背景技术
AMOLED，即主动矩阵有机发光二极管(Active-Matrix Organic Light EmittingDiode)，因为具备广色域、高对比度、轻薄、能耗低等特点，已经受到广泛的运用，被誉为下一代显示技术。
随着显示技术的发展，薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD已经成为最为常见的显示装置。在AMOLED液晶显示器中，每个子像素都配置有一个薄膜晶体管，使得每一个子像素可以独立的运作，且不易受到其他子像素的影响。
薄膜晶体管上一般都包括存储电容器。存储电容器包括平行设置的第一电极及第二电极。目前，在薄膜晶体管的制备过程中，存储电容器的第一电极在栅极的制作过程中同时制备，该第一电极与栅极位于同一层中。然后，在栅极及电极层上形成绝缘层，然后再在绝缘层上与第一电极相对的地方形成第二电极。但是这种制备方法较繁琐，步骤较多，生产效率较低。
发明内容
基于此，有必要针对上述问题，提供一种薄膜晶体管及制备方法，以降低成本，同时提高薄膜晶体管的开口率。
一种薄膜晶体管的制备方法，包括如下步骤：
在基板上形成有源层；
在形成有所述有源层的所述基板上形成栅极绝缘层；
对所述栅极绝缘层进行图形化，以形成垂直于所述基板的第一刻蚀槽及第二刻蚀槽；
在所述栅极绝缘层上形成金属层，且所述金属层覆盖所述第一刻蚀槽及所述第二刻蚀槽；
对所述金属层进行图形化，以形成栅极、第一电极及第二电极，所述第一电极位于所述第一刻蚀槽内，所述第二电极位于所述第二刻蚀槽内，所述第一电极及所述第二电极形成存储电容器；
在所述栅极绝缘层、所述栅极及所述存储电容器上形成层间绝缘层；
在所述层间绝缘层上形成源极及漏极，所述源极及所述漏极分别与所述有源层连接；
其中，在对所述栅极绝缘层进行图形化的步骤中，还包括在所述栅极绝缘层上与所述栅极对应的位置形成第三刻蚀槽，所述第三刻蚀槽与所述基板垂直，以使栅极在第三刻蚀槽内。
在其中一个实施例中，所述第一刻蚀槽、所述第二刻蚀槽及所述第三刻蚀槽的深度相同。
在其中一个实施例中，所述栅极绝缘层的厚度为1500nm～2000nm。
在其中一个实施例中，在形成有所述有源层的基板上形成栅极绝缘层，包括如下步骤：
在形成有所述有源层的基板上形成氧化硅层；
在所述氧化硅层上形成氮化硅层。
在其中一个实施例中，所述氧化硅层的厚度小于所述氮化硅层的厚度。
在其中一个实施例中，所述第一刻蚀槽及所述第二刻蚀槽的深度等于氮化硅层的厚度。
在其中一个实施例中，所述第一刻蚀槽与所述第二刻蚀槽之间的间距为100nm～400nm。
在其中一个实施例中，采用干法刻蚀对所述栅极绝缘层进行图形化。
在其中一个实施例中，在基板上形成有源层，包括如下步骤：
在所述基板上形成多晶硅层；
对所述多晶硅层进行图形化，形成所述有源层。
一种薄膜晶体管，其采用上述的薄膜晶体管的制备方法制备。
上述薄膜晶体管的制备方法，由于存储电容器在栅极的制备过程中同时制备，即，在栅极形成过程中，存储电容器的第一电极及第二电极同时实现，相对于现有技术需要在第一电极上沉积绝缘层再在绝缘层上形成第二电极，上述薄膜晶体管的制备方法可以省去一层绝缘层的沉积，制备工艺简单，生产效率较高。而且，第一电极与第二电极在垂直于基板的方向形成，可以减少光被电极遮挡的可能性，增加薄膜晶体管的开口率，增加薄膜晶体管的存储电容器的容量。
附图说明
图1为本发明一实施例的薄膜晶体管的制备方法的流程示意图；
图2A～2J为本发明一实施例中薄膜晶体管的制备方法中各步骤对应的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中，需要理解的是，术语“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
请参阅图1，其为本发明一实施例中薄膜晶体管的制备方法的流程示意图。
例如，一种薄膜晶体管的制备方法，包括如下步骤：
S110、在基板上形成有源层。
具体地，步骤S110采用如下步骤实现：
S111、在所述基板上形成多晶硅层。
具体地，步骤S111包括：
S1111、在基板上形成缓冲层。
例如，在干净的基板上形成缓冲层，基板可为玻璃基板或柔性基板。形成的缓冲层可以提高待形成的非晶硅与基板之间的附着程度，有利于降低热传导效应，减缓被激光加热的硅的冷却速率，有利于多晶硅的结晶。同时，还可以防止基板中的金属离子扩散至多晶硅层，降低杂质缺陷，并且可以减少漏电流的产生。
S1112、在缓冲层上沉积非晶硅层。
例如，采用等离子体增强化学气相沉积(PECVD)工艺在缓冲层上沉积非晶硅层。又如，沉积温度一般控制在500℃以下。
在本实施例中，非晶硅层的厚度为40nm～60nm。当然，也可根据具体的工艺需要选择合适的厚度。例如，非晶硅层的厚度为42nm～55nm，又如，非晶硅层的厚度为45nm、48nm、50nm、52nm或54nm。
S1113、将所述非晶硅层转化为多晶硅层。
例如，采用准分子激光退火的方法将非晶硅层转化为多晶硅层。具体的，采用氯化氙(XeCl)、氟化氪(KrF)、氟化氩(ArF)等准分子激光器进行激光退火，例如波长为308nm的氯化氙激光器，来进行准分子激光退火。激光光束经过光学系统后为线性光源。
优选地，在进行激光退火工艺之前，需要对非晶硅层进行去氢处理，使得氢含量降至1％以下，防止氢爆现象的产生。例如，将基板置于高温炉中，在温度为400～500℃的条件下进行高温退火，以将氢从非晶硅层中排除。
需要说明的是，在其他实施例中，也可以省略步骤S1111，直接在基板上形成非晶硅层，再将非晶硅层转化为多晶硅层。
S112、对所述多晶硅层进行图形化，形成所述有源层。
具体的，步骤S112采用如下步骤实现：在多晶硅层的表面形成光刻胶层，通过掩膜板曝光，以形成图形化区域；通过刻蚀工艺对多晶硅层进行刻蚀后，去除光刻胶层，得到有源层。
S120、在形成有所述有源层的所述基板上形成栅极绝缘层。
例如，采用等离子体增强化学气相沉积(PECVD)工艺在形成有所述有源层的基板上沉积栅极绝缘层。又如，沉积温度一般控制在500℃以下。
在本实施例中，栅极绝缘层的厚度为1500～2000nm。
进一步的，步骤S120包括如下步骤：
S121、在形成有有源层的基板上形成氧化硅层。
通过在形成有有源层的基板上形成氧化硅层，利用氧化硅与多晶硅的较好的接触效果，可以提高栅极绝缘层与有源层的界面平整性。
S122、在氧化硅层上形成氮化硅层。
具体的，氧化硅层和氮化硅层通过连续沉积得到。进一步的，所述氧化硅层的厚度小于所述氮化硅层的厚度。更进一步的，氮化硅层的厚度为氧化硅层厚度的1.5～4倍。更进一步的，氮化硅层的厚度为氧化硅层的厚度的2～3倍。例如，氧化硅层的厚度为100～500nm。又如，氧化硅层的厚度为200～400nm。又如，氧化硅层的厚度为300～350nm。
S130、对所述栅极绝缘层进行图形化，以形成第一刻蚀槽及第二刻蚀槽。例如，对所述栅极绝缘层进行图形化，以形成垂直于所述基板的第一刻蚀槽及第二刻蚀槽。
例如，利用干法刻蚀对所述栅极绝缘层进行刻蚀。又如，步骤S130采用如下步骤实现：在栅极绝缘层的表面形成光刻胶层，通过掩膜板曝光，以形成图形化区域；通过干法刻蚀工艺对栅极层进行刻蚀后，去除光刻胶层，得到垂直于基板的第一刻蚀槽及第二刻蚀槽。
进一步的，第一刻蚀槽及第二刻蚀槽的深度等于氮化硅层的厚度。这样，有助于使形成的存储电容器的容量较大。更进一步的，第一刻蚀槽与第二刻蚀槽之间的间距为100～400nm，这样后续形成的存储电容器中第一电极与第二电极之间的间距也就为100～400nm，可以使得存储电容器的容量较大，同时还可以减小第一电极与第二电极被击穿的概率。更进一步的，第一刻蚀槽与第二刻蚀槽之间的间距为200～300nm。需要说明的是，第一刻蚀槽与第二刻蚀槽之间的间距为第一刻蚀槽与第二刻蚀槽中两个相邻侧壁之间的间距。即，第一刻蚀槽靠近第二刻蚀槽的侧壁与第二刻蚀槽靠近第一刻蚀槽的侧壁之间的间距。
进一步的，第一刻蚀槽的长度及厚度与第二刻蚀槽的长度及厚度均相等，即，第一刻蚀槽的长度与第二刻蚀槽的长度相等，及第一刻蚀槽的厚度与第二刻蚀槽的厚度相等。例如，第一刻蚀槽及第二刻蚀槽的长度为10～30μm。又如，第一刻蚀槽与第二刻蚀槽的长度为15～25μm。又如，第一刻蚀槽及第二刻蚀槽的长度为20μm。
具体的，在对所述栅极绝缘层进行图形化的步骤中，还包括在所述栅极绝缘层上与所述栅极对应的位置形成第三刻蚀槽。通过在栅极绝缘层与栅极对应的位置形成第三刻蚀槽，以使栅极在第三刻蚀槽内，这样可以使得栅极与有源层之间保持适合的距离，以保证薄膜晶体管电性能，同时，可以使得栅极绝缘层的厚度较大，有利于增加后续形成的存储电容器的容量。
在本实施例中，第三刻蚀槽与基板垂直，且第一刻蚀槽、第二刻蚀槽及第三刻蚀槽的深度相同。当然，在其他实施例中，也可以根据实际情况，选择第三刻蚀槽的深度与第一刻蚀槽及第二刻蚀槽的厚度不相等。
S140、在所述栅极绝缘层上形成金属层，且所述金属层覆盖所述第一刻蚀槽及所述第二刻蚀槽。例如，在所述栅极绝缘层、所述第一刻蚀槽及所述第二刻蚀槽上形成金属层，且所述金属层覆盖所述第一刻蚀槽及所述第二刻蚀槽。
例如，通过磁控溅射等常用成膜方式在栅极绝缘层上形成金属层，金属层覆盖第一刻蚀槽、第二刻蚀槽及第三刻蚀槽。
金属层的材料可包括钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钛(Ti)、钨(W)和铜(Cu)中至少一种金属。
例如，金属层的厚度为1500～2500nm。又如，金属层的厚度为1800～2200nm。又如，金属层的厚度为2000nm。
需要说明的是，当第一刻蚀槽、第二刻蚀槽及第三刻蚀槽深度较大时，金属层也可以不完全覆盖第一刻蚀槽、第二刻蚀槽及第三刻蚀槽。也就是说，金属层的厚度可以小于第一刻蚀槽、第二刻蚀槽及第三刻蚀槽。
S150、对所述金属层进行图形化，以形成栅极、第一电极及第二电极，所述第一电极位于所述第一刻蚀槽内，所述第二电极位于所述第二刻蚀槽内，所述第一电极及所述第二电极形成存储电容器。
例如，步骤S150采用如下步骤实现：在金属层的表面形成光刻胶层，通过掩膜板曝光，以形成图形化区域；通过刻蚀工艺对金属层进行刻蚀，保留第一刻蚀槽、第二刻蚀槽及第三刻蚀槽位置处的金属层，第一刻蚀槽的金属层形成第一电极，第二刻蚀槽的金属层形成第二电极，第三刻蚀槽的金属层形成栅极。
上述薄膜晶体管的制备方法，由于存储电容器在栅极的制备过程中同时制备，即，在传统的栅极形成过程中，存储电容器的第一电极及第二电极同时实现，与现有技术需要在第一电极上沉积绝缘层再在绝缘层上形成第二电极，可以省去一层绝缘层的沉积，制备工艺简单，生产效率较高。而且，第一电极与第二电极在垂直于基板的方向形成，可以减少光被电极遮挡的可能性，增加薄膜晶体管的开口率，增加薄膜晶体管的存储电容器的容量。
S160、在所述栅极绝缘层、所述栅极及所述存储电容器上形成层间绝缘层。
例如，采用等离子体增强化学气相沉积(PECVD)工艺在形成层间绝缘层。又如，沉积温度一般控制在500℃以下。
S170、在所述层间绝缘层上形成源极及漏极，所述源极与所述漏极分别与所述有源层连接。
具体的，步骤S170包括如下步骤：
S171、在所述栅极绝缘层及所述层间绝缘层上形成第一过孔，同时在层间绝缘层上对应第一电极的位置形成第二过孔，所述第二过孔与第一电极连通。
S172、在所述第一过孔内形成源极及漏极，所述源极及所述漏极分别与所述有源层连接，在所述第二过孔内形成用于链接存储电容器的连接件。例如，所述连接件与所述第一电极连接。
例如，源极及漏极通过在第一过孔内沉积金属材料形成，连接件通过在第二过孔内沉积金属材料形成。具体到本实施例中，金属材料包括钛/铝/钛合金。
另外，本发明还提供一种薄膜晶体管，包括上述任一制备方法制备得到的薄膜晶体管。例如，一种薄膜晶体管，其采用上述任一制备方法制备得到。
下面结合具体实施方式对本发明作进一步的详细说明，以便于本领域技术人员充分理解本发明。
请参阅图2A至图2J，其为本发明一实施例中薄膜晶体管的制备方法中各步骤对应的结构示意图。
请参阅图2A，在基板100上形成缓冲层200。
具体的，在玻璃基板上利用等离子体化学气相沉积法(PECVD)工艺沉积一层一定厚度的缓冲层，例如，所述缓冲层的厚度为50～400nm。沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。
请参阅图2B，在缓冲层200上形成非晶硅层，将非晶硅层转化为多晶硅层300。
具体地，采用等离子体增强化学气相沉积(PECVD)工艺在缓冲层200上沉积非晶硅层。然后，采用准分子激光退火的方法将非晶硅层转化为多晶硅层300。
请参阅图2C，对所述多晶硅层300进行图形化，形成所述有源层310。
具体的，在多晶硅层300的表面形成光刻胶层，通过掩膜板曝光，以形成图形化区域；通过刻蚀工艺对多晶硅层300进行刻蚀后，去除光刻胶层，得到有源层310。
请参阅图2D，在形成有所述有源层310的所述基板100上形成栅极绝缘层400。
具体的，栅极氧化层400包括依次沉积的氧化硅层及氮化硅层。优选地，氮化硅层的厚度大于氧化硅层的厚度。在本实施例中，栅极绝缘层的厚度为1500～2000nm。
请参阅图2E，对所述栅极绝缘层400进行图形化，以形成于垂直于所述基板的第一刻蚀槽410、第二刻蚀槽420及第三刻蚀槽430。
在本实施例中，第一刻蚀槽410、第二刻蚀槽420及第三刻蚀槽430的深度相同，且均等于氮化硅层的厚度。第一刻蚀槽410的长度、第二刻蚀槽420的长度及第三刻蚀槽的长度也相等，均等于20μm。第一刻蚀槽与第二刻蚀槽之间的间距为200nm。
请参阅图2F，在所述栅极绝缘层400上形成金属层500，且所述金属层覆盖所述第一刻蚀槽410、所述第二刻蚀槽420及所述第三刻蚀槽430。
例如，金属层的厚度为1500～2500nm。又如，金属层的厚度为1800～2200nm。又如，金属层的厚度为2000nm。
请参阅图2G，对所述金属层500进行图形化，以形成栅极530、第一电极510及第二电极520，所述第一电极510位于所述第一刻蚀槽410内，所述第二电极520位于所述第二刻蚀槽420内，所述第一电极510及所述第二电极520形成存储电容器。
请参阅图2H，在所述栅极绝缘层400、所述栅极530及所述存储电容器上形成层间绝缘层600。
请参阅图2I，在层间绝缘层600及栅极绝缘层400上形成第一过孔610，在层间绝缘层600上形成第二过孔620，所述第二过孔620与第一电极510连通。
请参阅图2J，在所述第一过孔610内形成源极710及漏极720，源极710及漏极720分别与有源层310连接，在所述第二过孔620内形成用于连接存储电容器的连接件730。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种薄膜晶体管的制备方法，其特征在于，包括如下步骤：
在基板上形成有源层；
在形成有所述有源层的所述基板上形成栅极绝缘层；
对所述栅极绝缘层进行图形化，以形成垂直于所述基板的第一刻蚀槽及第二刻蚀槽；
在所述栅极绝缘层上形成金属层，且所述金属层覆盖所述第一刻蚀槽及所述第二刻蚀槽；
对所述金属层进行图形化，以形成栅极、第一电极及第二电极，所述第一电极位于所述第一刻蚀槽内，所述第二电极位于所述第二刻蚀槽内，所述第一电极及所述第二电极形成存储电容器；
在所述栅极绝缘层、所述栅极及所述存储电容器上形成层间绝缘层；
在所述层间绝缘层上形成源极及漏极，所述源极及所述漏极分别与所述有源层连接；
其中，在对所述栅极绝缘层进行图形化的步骤中，还包括在所述栅极绝缘层上与所述栅极对应的位置形成第三刻蚀槽，所述第三刻蚀槽与所述基板垂直，以使栅极在第三刻蚀槽内。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一刻蚀槽、所述第二刻蚀槽及所述第三刻蚀槽的深度相同。
3.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述栅极绝缘层的厚度为1500nm～2000nm。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在形成有所述有源层的基板上形成栅极绝缘层，包括如下步骤：
在形成有所述有源层的基板上形成氧化硅层；
在所述氧化硅层上形成氮化硅层。
5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述氧化硅层的厚度小于所述氮化硅层的厚度。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述第一刻蚀槽及所述第二刻蚀槽的深度等于氮化硅层的厚度。
7.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一刻蚀槽与所述第二刻蚀槽之间的间距为100nm～400nm。
8.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，采用干法刻蚀对所述栅极绝缘层进行图形化。
9.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在基板上形成有源层，包括如下步骤：
在所述基板上形成多晶硅层；
对所述多晶硅层进行图形化，形成所述有源层。
10.一种薄膜晶体管，其特征在于，其采用权利要求1～9中任一所述的薄膜晶体管的制备方法制备。
CN201710067059.6A 2017-02-07 2017-02-07 薄膜晶体管及制备方法 Active CN106876407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710067059.6A CN106876407B (zh) 2017-02-07 2017-02-07 薄膜晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710067059.6A CN106876407B (zh) 2017-02-07 2017-02-07 薄膜晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN106876407A CN106876407A (zh) 2017-06-20
CN106876407B true CN106876407B (zh) 2019-11-08

Family

ID=59165740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710067059.6A Active CN106876407B (zh) 2017-02-07 2017-02-07 薄膜晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN106876407B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115185129B (zh) * 2022-06-07 2024-02-09 深圳技术大学 介质膜过孔的刻蚀方法、液晶显示面板及液晶显示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905199A (zh) * 2005-07-29 2007-01-31 三星电子株式会社 具有提高孔径比的阵列基板及其制造方法、以及显示装置
CN103499907A (zh) * 2013-10-25 2014-01-08 合肥京东方光电科技有限公司 阵列基板、显示装置和阵列基板的制作方法
CN105529334A (zh) * 2014-10-16 2016-04-27 三星显示有限公司 薄膜晶体管阵列基底及其制造方法和有机发光显示设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905199A (zh) * 2005-07-29 2007-01-31 三星电子株式会社 具有提高孔径比的阵列基板及其制造方法、以及显示装置
CN103499907A (zh) * 2013-10-25 2014-01-08 合肥京东方光电科技有限公司 阵列基板、显示装置和阵列基板的制作方法
CN105529334A (zh) * 2014-10-16 2016-04-27 三星显示有限公司 薄膜晶体管阵列基底及其制造方法和有机发光显示设备

Also Published As

Publication number Publication date
CN106876407A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
TWI422034B (zh) 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
KR101674347B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 어레이 기판 및 표시 장치
JP6398000B2 (ja) 薄膜トランジスタアレイ基板
JP4847917B2 (ja) 液晶ディスプレイ用基板の製作方法
US8450850B2 (en) Thin-film transistor substrate and method of manufacturing the same
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
KR101374414B1 (ko) 박막 트랜지스터, 그 제조 방법 및 표시 장치
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
US20170033192A1 (en) Thin film transistor and manufacturing method thereof, display device
KR20110055936A (ko) 어레이 기판 및 이의 제조방법
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN101170086A (zh) 制备薄膜晶体管基底的方法
CN103258743A (zh) 薄膜晶体管、薄膜晶体管阵列基板及其制造方法
TW200406829A (en) Interconnect, interconnect forming method, thin film transistor, and display device
CN110164868A (zh) 阵列基板、显示面板、显示装置及制作方法
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
CN106206620A (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN208637462U (zh) 一种显示器件的封装结构、显示装置
CN103081078A (zh) 薄膜晶体管及其制造方法以及显示装置
CN108987279A (zh) 薄膜晶体管的制造方法
CN103022355B (zh) 一种低温多晶硅薄膜晶体管及其制作方法
CN108474986A (zh) 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN106876407B (zh) 薄膜晶体管及制备方法
CN103782374A (zh) 显示装置用配线结构
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant