CN208637462U - 一种显示器件的封装结构、显示装置 - Google Patents

一种显示器件的封装结构、显示装置 Download PDF

Info

Publication number
CN208637462U
CN208637462U CN201821401545.3U CN201821401545U CN208637462U CN 208637462 U CN208637462 U CN 208637462U CN 201821401545 U CN201821401545 U CN 201821401545U CN 208637462 U CN208637462 U CN 208637462U
Authority
CN
China
Prior art keywords
display device
signal line
line graph
layer
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821401545.3U
Other languages
English (en)
Inventor
龙春平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201821401545.3U priority Critical patent/CN208637462U/zh
Application granted granted Critical
Publication of CN208637462U publication Critical patent/CN208637462U/zh
Priority to US16/612,925 priority patent/US11276741B2/en
Priority to PCT/CN2019/088943 priority patent/WO2020042690A1/zh
Priority to KR1020197035795A priority patent/KR20200026186A/ko
Priority to EP19829389.6A priority patent/EP3846235B1/en
Priority to JP2019561242A priority patent/JP7310070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型公开一种显示器件的封装结构、显示装置,涉及显示技术领域,为解决现有的封装层无法保证对位于显示器件的周边区域的信号线的封装效果,影响显示器件的使用寿命的问题。所述显示器件的封装结构包括:衬底基板和设置在所述衬底基板表面的显示器件,所述显示器件上覆盖有封装层,所述显示器件包括显示区域和围绕所述显示区域的周边区域,所述周边区域设置有信号线图形,所述信号线图形具有坡度角小于90度的斜侧面。本实用新型提供的显示器件的封装结构用于实现自发光显示。

Description

一种显示器件的封装结构、显示装置
技术领域
本实用新型涉及显示技术领域,尤其涉及一种显示器件的封装结构、显示装置。
背景技术
随着显示技术的不断发展,显示器件的应用越来越广泛,为了延长显示器件的使用寿命,目前显示器件的封装问题逐渐受到人们的关注。以有机发光二极管(英文:Organiclight emitting diode,以下简称OLED)显示器件的封装为例,现有技术中一般采用薄膜封装工艺对OLED显示器件进行薄膜封装,以实现在保证显示器件的使用寿命的同时,满足OLED显示器件的薄型化发展需求。
但是现有技术中在采用薄膜封装技术对显示器件进行封装时,封装层无法保证对位于显示器件的周边区域的信号线的封装效果,容易导致水和氧气从信号线所在的位置处侵入到显示器件内部,影响显示器件的使用寿命。
实用新型内容
本实用新型的目的在于提供一种显示器件的封装结构、显示装置,用于解决现有的封装层无法保证对位于显示器件的周边区域的信号线的封装效果,影响显示器件的使用寿命的问题。
为了实现上述目的,本实用新型提供如下技术方案:
本实用新型的第一方面提供一种显示器件的封装结构,包括:衬底基板和设置在所述衬底基板表面的显示器件,所述显示器件上覆盖有封装层,所述显示器件包括显示区域和围绕所述显示区域的周边区域,所述周边区域设置有信号线图形,所述信号线图形具有坡度角小于90度的斜侧面。
进一步地,所述斜侧面呈凹凸结构,所述凹凸结构包括多个间隔设置的凸起部,相邻所述凸起部之间形成凹陷槽。
进一步地,所述斜侧面沿所述信号线图形的延伸方向延伸,所述信号线图形在沿垂直于所述信号线图形的延伸方向的最大宽度在2μm-30μm之间,所述信号线图形在沿垂直于所述信号线图形的延伸方向的最小宽度在2μm-24μm之间。
进一步地,所述凹陷槽在沿垂直于所述信号线图形的延伸方向的凹陷深度在6μm以内。
进一步地,所述凸起部的坡度角小于凹陷槽的槽底的坡度角。
进一步地,所述凸起部在所述衬底基板上的正投影呈矩形、三角形、梯形和/或半圆形。
进一步地,所述信号线图形包括层叠设置的第一信号线子图形和第二信号线子图形,所述第一信号线子图形位于所述第二信号线子图形与所述衬底基板之间,在相同刻蚀液的刻蚀作用下,所述第一信号线子图形与所述第二信号线子图形的刻蚀选择比小于1。
进一步地,所述信号线图形与所述显示器件中的其中一层导电膜层同层同材料设置。
进一步地,所述信号线图形包括电源线图形。
基于上述显示器件的封装结构的技术方案,本实用新型的第二方面提供一种显示装置,包括上述显示器件的封装结构。
本实用新型提供的技术方案中,在显示器件的周边区域设置有具有坡度角小于90度的斜侧面的信号线图形,这样在对该显示器件进行封装时,沉积在信号线图形上的封装层不仅与信号线图形的侧面具有更大的接触面积,而且在封装层形成的过程中,封装材料能够很好的沉积在信号图形背向衬底基板的表面和信号线图形的斜面之间相交的边缘处,从而很好的保证了对信号线图形的封装效果。因此,本实用新型实施例提供的技术方案能够保证对位于显示器件的周边区域的信号线图形的封装效果,有效避免水和氧气从信号线图形的边缘位置处侵入到显示器件内部,影响显示器件的使用寿命。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解,构成本实用新型的一部分,本实用新型的示意性实施例及其说明用于解释本实用新型,并不构成对本实用新型的不当限定。在附图中:
图1为本实用新型实施例提供的显示器件的俯视示意图;
图2为本实用新型实施例提供的信号线图形的第一截面示意图;
图3为本实用新型实施例提供的信号线图形的第二截面示意图;
图4为本实用新型实施例提供的信号线图形的第一俯视示意图;
图5为本实用新型实施例提供的信号线图形的第二俯视示意图;
图6A~6H为本实用新型实施例提供的薄膜晶体管阵列层的制作流程图。
附图标记:
1-衬底基板, 2-缓冲层,
3-多晶硅存储电容, 4-多晶硅有源层,
5-光刻胶, 6-栅极绝缘层,
7-栅极, 8-层间绝缘层,
9-源电极, 10-漏电极,
11-钝化层, 12-像素电极,
13-像素定义层, 15-源电极接触孔,
16-漏电极接触孔, 17-过孔,
18-有机平坦化层, 19-显示器件,
191-显示区域, 192-周边区域,
193-信号线图形, 1931-凸起部,
1932-凹陷槽, 20-封装层。
具体实施方式
为了进一步说明本实用新型实施例提供的显示器件的封装结构、显示装置,下面结合说明书附图进行详细描述。
以显示器件为OLED显示器件为例,现有的OLED显示器件的结构一般包括:形成在衬底基板上的薄膜晶体管阵列层,制作在薄膜晶体管阵列层上的发光单元;其中,薄膜晶体管阵列层包括薄膜晶体管阵列、各种控制电路,以及用于控制控制电路和薄膜晶体管正常工作的栅线、数据线和其它信号线等,栅线、数据线和其它信号线用于为控制电路和薄膜晶体管提供相应的信号,以使得控制电路与薄膜晶体管配合工作,从而驱动发光单元发光。
示例性的,上述其它信号线可包括电源线,但不仅限于此。下面以其它信号线包括电源线为例进行说明,现有的OLED显示器件中主要包括显示区域和围绕显示区域的周边区域,OLED显示器件中包括的栅线、数据线、薄膜晶体管阵列、控制电路和发光单元一般位于显示区域,OLED显示器件中包括的电源线一般位于周边区域。在对OLED显示器件进行封装时,主要是在OLED显示器件的表面制作能够覆盖OLED显示器件的封装层,以通过该封装层将OLED显示器件完全与外界隔绝。但是由于封装层是直接覆盖在位于周边区域的电源线上,而该电源线沿其自身延伸方向的两侧的坡度角一般为直角,从而导致在采用薄膜封装技术对显示器件进行封装时,封装层无法保证对电源线沿其自身延伸方向的两侧边缘的封装效果,导致水和氧气容易从信号线的边缘位置处侵入到显示器件内部,影响显示器件的使用寿命。
基于上述问题的存在,本实用新型实施例提供了一种显示器件的封装结构,如图1和图2所示,包括:衬底基板1和设置在衬底基板表面的显示器件19,显示器件19上覆盖有封装层20,显示器件19包括显示区域191和围绕显示区域191的周边区域192,周边区域192设置有信号线图形193,信号线图形193具有坡度角α小于90度的斜侧面。
具体地,在制作上述信号线图形193时,可具体采用浸没式刻蚀工艺,即将形成有用于制作信号线图形193的信号线薄膜的衬底基板1放入浸渍槽内,并使衬底基板1保持静止,从而使得浸渍槽内的刻蚀液对位于衬底基板1上的信号线薄膜进行刻蚀,形成具有坡度角小于90度的斜侧面的信号线图形193。
需要说明,在实际制作信号线图形193时,可通过多种方式控制信号线图形193的坡度角的大小,下面列举几种具体的方式,但不仅限于此。
第一种方式,由于所制作的信号线图形193需要具备能够传输电信号的能力,因此可具体采用Cr、Al、Cu等金属材料来制作信号线图形193,在采用这些金属材料制作信号线图形193时,所选用的刻蚀液一般包括HF+HNO3+CH3COOH+H2O,或者H3PO4+HNO3+CH3COOH+H2O,在利用上述刻蚀液对信号线薄膜进行刻蚀以得到信号线图形193时,可通过增加氧化剂HNO3的体积百分比(例如体积百分比大于20%),实现所形成的信号线图形193具有较小的坡度角。
第二种方式,在使用刻蚀液对信号线薄膜进行刻蚀时,可在刻蚀液中增加有机添加剂,例如:加速横向刻蚀反应的刻蚀加速剂、抑制纵向刻蚀反应的刻蚀抑制剂,通过该刻蚀加速剂和刻蚀抑制剂的综合作用,使得该刻蚀液具有较高的横向刻蚀速率和较低的纵向刻蚀速率,在采用加入上述有机添加剂的刻蚀液对信号线薄膜进行刻蚀时,能够实现控制刻蚀液对信号线薄膜的横向和纵向的刻蚀速率,以形成满足需求的坡度角。需要说明,上述横向是指垂直于信号线图形193的延伸方向,上述纵向是指如图2中垂直于衬底基板1的方向。
第三种方式,降低浸渍槽中的刻蚀液的温度。现有技术中在利用刻蚀液对金属材料形成的薄膜进行刻蚀时,一般将刻蚀液的温度控制在40度至50度之间,在制作本实用新型实施例提供的信号线图形193时,可适当降低刻蚀液的温度,例如:控制刻蚀液的温度在30度至40度之间,这样更有利于减缓刻蚀液和刻蚀产物的扩散速度,使得对信号线薄膜的横向刻蚀速率大于纵向刻蚀速率,实现形成满足需求的坡度角。
需要说明的是,在制作信号线图形193时,不建议采用喷淋式刻蚀方式或者在采用浸没式刻蚀方式时控制基板往复运动,因为这样都会使得对信号线薄膜的刻蚀操作过于均匀,不利于形成小于90度的坡度角。
在采用上述方式形成具有坡度角小于90度的斜侧面的信号线图形193后,在对该信号线图形193进行封装时,可通过等离子体增强化学气相沉积法(英文:Plasma EnhancedChemical Vapor Deposition,以下简称PECVD),在该信号线图形193上沉积氮化硅和/或二氧化硅的多层封装薄膜结构,并采用喷墨打印方法形成有机封装薄膜,从而实现对信号线图形193的封装。值得注意,由于上述信号线图形193具有坡度角小于90度的斜侧面,使得在沉积形成封装层20时,封装材料能够很好的沉积在信号图形背向衬底基板1的表面和信号线图形193的斜面之间相交的边缘处。
需要说明,上述封装层20的结构和制作方法多种多样,一般是在整个显示器件19制作完成后,在显示器件19上制作该封装层20,示例性的,可先利用氮氧化硅,采用PECVD方法,或者原子层沉积法在显示器件19上形成第一无机层,该第一无机层的厚度可小于1μm;然后采用喷墨打印方式在第一无机层上形成有机层,该有机层的厚度可选为8.3μm;最后可利用氮化硅,继续采用PECVD方法,或者原子层沉积法在有机层上形成第二无机层,该第二无机层的厚度可小于1μm。值得注意,采用上述方法制作的封装层20中,所形成的有机层和无机层在阻止氧、钠、硼等杂质元素和水的扩散方面具有很好的效果,而且有机层具有良好的平坦化效果,有利于在具有表面结构(例如:凹凸不平)的阵列基板上形成覆盖良好的封装层20,从而实现高效的阻水阻氧要求。
根据上述显示器件19的封装结构的具体结构和制作方式可知,本实用新型实施例提供的显示器件19的封装结构中,在显示器件19的周边区域192设置有具有坡度角小于90度的斜侧面的信号线图形193,这样在对该显示器件19进行封装时,沉积在信号线图形193上的封装层20不仅与信号线图形193的侧面具有更大的接触面积,而且在封装层20形成的过程中,封装材料能够很好的沉积在信号图形背向衬底基板1的表面和信号线图形193的斜面之间相交的边缘处,从而很好的保证了对信号线图形193的封装效果。因此,本实用新型实施例提供的显示器件19的封装结构中,能够保证对位于显示器件19的周边区域192的信号线图形193的封装效果,有效避免水和氧气从信号线图形193的边缘位置处侵入到显示器件19内部,影响显示器件19的使用寿命。
进一步地,可将上述实施例提供的信号线图形193设置为具有坡度角小于60度的斜侧面,这样能够更好的提升封装层20与信号线图形193的接触面积,提升封装效果。
在制作信号线图形193中具有坡度角的斜侧面时,除了上述给出的三种方式外,还可以通过设置信号线图形193的结构和材料来实现制作信号线图形193的斜侧面。在一些实施例中,可设置信号线图形193包括层叠设置的第一信号线子图形和第二信号线子图形,第一信号线子图形位于第二信号线子图形与衬底基板1之间,在相同刻蚀液的刻蚀作用下,第一信号线子图形与第二信号线子图形的刻蚀选择比小于1。
具体地,上述设置信号线图形193包括第一信号线子图形和第二信号线子图形,以及第一信号线子图形与第二信号线子图形的刻蚀选择比小于1,能够使得当采用相同的刻蚀液刻蚀信号线图形193时,刻蚀液对位于顶层的第二子图形的刻蚀速率大于对位于底层的第一子图形的刻蚀速率,从而更有利于形成满足需求的坡度角。需要说明,刻蚀选择比指的是在同一刻蚀条件下一种材料与另一种材料相对刻蚀速率快多少,它定义为一种被刻蚀材料的刻蚀速率与另一种被刻蚀材料的刻蚀速率的比。高的刻蚀选择比意味着只刻除想要刻去的那一层材料,设置高的刻蚀选择比能够更好的确保关键尺寸和剖面的精准度。
值得注意,可设置第一子图形/第二子图形为:Cr/CrMo、或者Al/AlNd、或者Al/Ti、或者Cu/CuMn,但不仅限于此。
进一步地,如图4和图5所示,上述实施例提供的信号线图形193的斜侧面呈凹凸结构,凹凸结构包括多个间隔设置的凸起部1931,相邻凸起部1931之间形成凹陷槽1932。
具体地,将信号线图形193的斜侧表面设置成凹凸结构,不仅更好的提升了封装层20与信号线图形193的接触面积,还使得在对信号线图形193进行刻蚀时,刻蚀液与信号线图形193的接触面积增大,更多的刻蚀液能够聚集在信号线图形193周边,侵入和腐蚀信号线图形193,使得刻蚀液在垂直于信号线图形193的延伸方向(即横向)的刻蚀速率,大于刻蚀液在垂直于衬底基板1的方向(即纵向)的刻蚀速率,从而更有利于在电源线图形上形成具有较小坡度角的斜侧面,增加封装层20对信号线图形193的接触面积,提高封装层20对信号线图形193的覆盖率,降低水氧侵入几率,改善封装效果。
另外,设置信号线图形193的斜侧面呈凹凸结构,还使得在对其进行封装时,更多的封装材料能够堆积在凹陷槽1932内,使得凹陷槽1932内能够形成更厚的封装层20,从而进一步提升了对信号线图形193的封装效果。示例性的,当凹陷槽1932沿垂直于信号线图形193的延伸方向的深度在2μm-10μm之间时,在沉积封装材料形成封装层20时,在凹陷槽1932处在平行于基板的水平方向沉积了更多的薄膜封装材料,使得沉积的封装材料的厚度也相应地增加了2μm-10μm,从而实现了封装效果更好的封装结构。
进一步地,上述实施例提供的信号线图形193的斜侧面沿信号线图形193的延伸方向延伸,信号线图形193在沿垂直于信号线图形193的延伸方向的最大宽度在2μm-30μm之间,信号线图形193在沿垂直于信号线图形193的延伸方向的最小宽度在2μm-24μm之间。
需要说明,上述信号线图形193包括沿其自身延伸方向延伸,且分别设置在信号线图形193相对的两侧的两个斜侧面,这两个斜侧面均具有凹凸结构,或者仅有一个斜侧面具有凹凸结构。示例性的,如图4所示,当两个斜侧面均具有凹凸结构,且存在位于不同斜侧面上的凸起部1931在垂直于信号线图形193的延伸方向至少部分重叠,位于不同斜侧面上的凹陷槽1932在垂直于信号线图形193的延伸方向至少部分重叠,则信号线图形193在沿垂直于信号线图形193的延伸方向的最大宽度即为图4中的L1,信号线图形193在沿垂直于信号线图形193的延伸方向的最小宽度即为图4中的L2。
具体地,当斜侧面沿信号线图形193的延伸方向延伸时,斜侧面上设置的凹凸结构会影响信号线图形193在垂直于其自身延伸方向上的宽度,示例性的,可以将信号线图形193在沿垂直于信号线图形193的延伸方向的最大宽度在2μm-30μm之间,信号线图形193在沿垂直于信号线图形193的延伸方向的最小宽度在2μm-24μm之间,这样不仅保证了信号线图形193与封装层20的接触面积,还保证了信号线图形193对信号传输的稳定性。
需要说明,上述信号线图形193在沿垂直于衬底基板1方向上的厚度可根据实际需要设置,示例性的,可设置在100纳米至1000纳米之间,但不仅限于此。
进一步地,可设置上述凹凸结构中的凹陷槽1932在沿垂直于信号线图形193的延伸方向的凹陷深度在6μm以内。
具体地,设置凹陷槽1932在沿垂直于信号线图形193的延伸方向的凹陷深度(如图4中的H)在6μm以内,不仅能够使得信号线图形193在满足接触面积提升的情况下,更好的保证刻蚀效果,而且还能够控制信号线图形193在垂直于其自身的延伸方向上的宽度相对均匀,更有利于对信号的稳定传输。
进一步地,上述实施例提供的信号线图形193的斜侧面上,凸起部1931的坡度角(如图3所示)小于凹陷槽1932的槽底的坡度角(可参见图2中α)。
具体地,由于信号线图形193一般采用金属材料制作,而对金属材料的刻蚀一般采用湿法刻蚀工艺。示例性的,可采用磷酸、硝酸、盐酸、氢氟酸和醋酸中的一种或多种混合,再加入有机添加剂形成刻蚀液,对采用Al、Cu、Mo、Ti或AlNd等制作的单层金属薄膜,或者对Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜进行刻蚀,形成信号线图形193。
由于上述信号线图形193的制作一般采用湿法刻蚀,就使得刻蚀所用到的刻蚀液更容易扩散至凹凸结构的凸起部1931,而不容易扩散至凹凸结构的凹陷槽1932中,因此使得凸起部1931所在的位置的刻蚀液的有效浓度要高于凹陷槽1932所在的位置的刻蚀液的有效浓度,从而使得凸起部1931的坡度角小于凹陷槽1932的槽底的坡度角。在具有较小的坡度角的凸起部1931处,封装层20与信号线图形193之间的接触面积更大,提升了封装层20对信号线图形193的覆盖率,从而实现了在凸起部1931上形成紧密的封装薄膜,具有较少的空隙,可以降低水氧侵入几率,而在具有较大的坡度角的凹陷槽1932处,由于沿平行于衬底基板1的方向上堆积了更多了薄膜封装材料,使得形成的封装层20在凹陷槽1932处具有更大的厚度,同样具有良好的封装效果。
进一步地,上述实施例提供的信号线图形193的斜侧面中的凸起部1931的具体形状多种多样,如图4和图5所示,示例性的,凸起部1931在衬底基板1上的正投影呈矩形、三角形、梯形和/或半圆形,但不仅限于此。
进一步地,可设置上述实施例提供的信号线图形193与显示器件19中的其中一层导电膜层同层同材料设置。
具体的,将信号线图形193与显示器件19中的其中一层导电膜层同层同材料设置,能够实现通过一次构图工艺同时形成信号线图形193和显示器件19中的其中一层导电膜层,避免了为了制作信号线图形193而增加额外的构图工艺。
在一些实施例中,可将信号线图形193与显示器件19中的栅极同层同材料设置,或者将信号线图形193与显示器件19中的源极和漏极,但不仅限于此。
进一步地,上述实施例提供的信号线图形193的种类多种多样,例如:信号线图形193包括电源线图形。
具体地,当信号线图形193包括电源线图形时,该电源线图形可根据实际需要设置在显示区域191的一侧或者多测。此外,电源线可包括用于为发光单元中的阴极提供公共电压信号的阴极电源线ELVSS,以及用于为发光单元中的阳极提供阳极电压信号的阳极电源线ELVDD。
进一步地,在制作上述实施例提供的显示器件时,一般先在衬底基板上制作薄膜晶体管阵列层,以形成阵列基板,然后在该阵列基板上继续制作发光单元;其中阵列基板可具体为低温多晶硅薄膜场效应晶体管阵列基板,这种低温多晶硅薄膜场效应晶体管阵列基板的制备工艺中,一般需要8~9道掩模工序,下面参见附图6A~图6H,对低温多晶硅薄膜场效应晶体管阵列基板的制备工艺进行说明。需要说明,低温多晶硅薄膜场效应晶体管阵列基板中包括的低温多晶硅薄膜场效应晶体管一般形成在显示区域内,该显示区域内一般还包括呈阵列分布的多条数据线和多条栅线。
如图6A所示,通过PECVD方法在整个衬底基板1上依次沉积形成氮化硅薄膜和二氧化硅薄膜,形成由氮化硅和二氧化硅构成的缓冲层2;接着通过PECVD方法或者其它化学或物理气相沉积方法在缓冲层2上形成非晶硅薄膜,通过激光退火(ELA)或者固相结晶(SPC)方法,使得非晶硅结晶成为多晶硅薄膜;然后采用传统掩模工艺在多晶硅薄膜上形成光刻胶层的图案,以光刻胶层为刻蚀阻挡层,通过等离子体刻蚀没有被光刻胶层保护的多晶硅薄膜,形成多晶硅有源层4和多晶硅存储电容3。利用离子注入工艺对多晶硅有源层4中的晶体管沟道进行低浓度离子掺杂,在多晶硅有源层4中形成薄膜晶体管要求的导电沟道。
如图6B所示,通过掩模工艺在多晶硅有源层4上形成光阻材料组成的光刻胶5,以保护多晶硅有源层4不被离子注入。对没有光刻胶层保护的多晶硅存储电容3进行高浓度离子注入工艺,将多晶硅存储电容3转化为低电阻的掺杂多晶硅薄膜。在图6C~图6G所示的后续工艺过程中,由于只在多晶硅存储电容3上形成栅极绝缘层和栅极金属薄膜构成的电容的第二极板,因此在图6C~图6G中不再显示多晶硅存储电容3后续仅有的一次光刻工艺,即形成电容的第二极板的光刻工艺。
如图6C所示,通过光刻胶剥离工艺去除多晶硅有源层4上的光刻胶5,通过PECVD沉积形成二氧化硅薄膜或二氧化硅与氮化硅的复合薄膜,在多晶硅存储电容3、多晶硅有源层4以及整个缓冲层2上形成栅极绝缘层6。通过磁控溅射等物理气相沉积方法在栅极绝缘层6上沉积一种或者多种低电阻的金属材料薄膜,利用光刻工艺形成栅极7。该栅金属薄膜可以包括Al、Cu、Mo、Ti或铝钕合金(AlNd)等单层金属薄膜,也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。使用栅极7作为离子注入阻挡层,对多晶硅有源层4进行离子掺杂,在未被栅极阻挡的多晶硅有源层区域形成低阻抗的源电极和漏极电极接触区。
如图6D所示,在包含栅极7的整个表面,通过PECVD依次沉积二氧化硅薄膜和氮化硅薄膜形成层间绝缘层8,通过掩模和刻蚀工艺刻蚀层间绝缘层8而形成源电极接触孔15和漏电极接触孔16。如图6E所示,使用磁控溅射技术在层间绝缘层8及源电极接触孔15和漏电极接触孔16之上沉积一种或多种低电阻的金属薄膜,通过掩模和刻蚀工艺形成源电极9和漏电极10,源电极9和漏电极10分别通过源电极接触孔15和漏电极接触孔16与多晶硅有源层4形成欧姆接触。使用快速热退火或热处理炉退火,激活多晶硅有源层4中掺杂的离子,在栅极7之下的多晶硅有源层4中形成有效的导电沟道。值得注意,上述用于形成源电极9和漏电极10的金属薄膜可以是Al、Cu、Mo、Ti或AlNd等单层金属薄膜,也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。
如图6F所示,通过PECVD在包含源电极9和漏电极10的整个表面沉积一层氮化硅薄膜,通过掩模和刻蚀工艺形成包含过孔17的钝化层11。使用快速热退火或热处理炉退火进行氢化工艺,修复多晶硅有源层4内部和界面的缺陷。再一次通过掩模工艺,在钝化层11之上形成具有与过孔17相同的过孔的有机平坦化层18,填充器件表面的低凹形成平坦表面。
如图6G所示,使用磁控溅射在有机平坦化层18和过孔17之上沉积一层透明导电薄膜,通过光刻工艺刻蚀该透明导电薄膜,在过孔17及部分有机平坦化层18之上形成像素区域的像素电极12,然后在有机平坦化层18及像素电极12上涂覆一层与有机平坦化层18类似的光敏有机材料,通过最后一道掩模工艺暴露出像素电极12的部分区域,形成图6H中所示的像素定义层13,像素定义层13覆盖有机平坦化层18及部分的像素电极12区域。值得注意,上述用于形成像素电极12的透明导电薄膜可以是单层的氧化物导电薄膜,如氧化铟锡(ITO)或氧化铟锌(IZO)等,也可以是ITO/Ag/ITO或IZO/Ag等复合薄膜。
根据上述图6A~图6H的制作过程可知,至少需要8~9道光刻工艺才能够形成图6H所示的低温多晶硅薄膜场效应晶体管阵列基板。
本实用新型实施例还提供了一种显示装置,包括上述实施例提供的显示器件的封装结构。
由于上述实施例提供的显示器件的封装结构能够保证对位于显示器件的周边区域的信号线图形的封装效果,有效避免水和氧气从信号线图形的边缘位置处侵入到显示器件内部,影响显示器件的使用寿命,因此本实用新型实施例提供的显示装置在包括上述显示器件的封装结构时同样具有上述效果,此处不再赘述。
除非另外定义,本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示器件的封装结构,包括:衬底基板和设置在所述衬底基板表面的显示器件,所述显示器件上覆盖有封装层,其特征在于,所述显示器件包括显示区域和围绕所述显示区域的周边区域,所述周边区域设置有信号线图形,所述信号线图形具有坡度角小于90度的斜侧面。
2.根据权利要求1所述的显示器件的封装结构,其特征在于,所述斜侧面呈凹凸结构,所述凹凸结构包括多个间隔设置的凸起部,相邻所述凸起部之间形成凹陷槽。
3.根据权利要求2所述的显示器件的封装结构,其特征在于,所述斜侧面沿所述信号线图形的延伸方向延伸,所述信号线图形在沿垂直于所述信号线图形的延伸方向的最大宽度在2μm-30μm之间,所述信号线图形在沿垂直于所述信号线图形的延伸方向的最小宽度在2μm-24μm之间。
4.根据权利要求2或3所述的显示器件的封装结构,其特征在于,所述凹陷槽在沿垂直于所述信号线图形的延伸方向的凹陷深度在6μm以内。
5.根据权利要求2所述的显示器件的封装结构,其特征在于,所述凸起部的坡度角小于凹陷槽的槽底的坡度角。
6.根据权利要求2所述的显示器件的封装结构,其特征在于,所述凸起部在所述衬底基板上的正投影呈矩形、三角形、梯形和/或半圆形。
7.根据权利要求1所述的显示器件的封装结构,其特征在于,所述信号线图形包括层叠设置的第一信号线子图形和第二信号线子图形,所述第一信号线子图形位于所述第二信号线子图形与所述衬底基板之间,在相同刻蚀液的刻蚀作用下,所述第一信号线子图形与所述第二信号线子图形的刻蚀选择比小于1。
8.根据权利要求1所述的显示器件的封装结构,其特征在于,所述信号线图形与所述显示器件中的其中一层导电膜层同层同材料设置。
9.根据权利要求1所述的显示器件的封装结构,其特征在于,所述信号线图形包括电源线图形。
10.一种显示装置,其特征在于,包括权利要求1~9中任一项所述的显示器件的封装结构。
CN201821401545.3U 2018-08-29 2018-08-29 一种显示器件的封装结构、显示装置 Active CN208637462U (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201821401545.3U CN208637462U (zh) 2018-08-29 2018-08-29 一种显示器件的封装结构、显示装置
US16/612,925 US11276741B2 (en) 2018-08-29 2019-05-29 Display substrate and display device
PCT/CN2019/088943 WO2020042690A1 (zh) 2018-08-29 2019-05-29 显示器件的封装结构、显示装置
KR1020197035795A KR20200026186A (ko) 2018-08-29 2019-05-29 표시 소자의 봉지 구조 및 표시 장치
EP19829389.6A EP3846235B1 (en) 2018-08-29 2019-05-29 Encapsulation structure for display device, and display apparatus
JP2019561242A JP7310070B2 (ja) 2018-08-29 2019-05-29 表示素子の封止構造、表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821401545.3U CN208637462U (zh) 2018-08-29 2018-08-29 一种显示器件的封装结构、显示装置

Publications (1)

Publication Number Publication Date
CN208637462U true CN208637462U (zh) 2019-03-22

Family

ID=65743361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821401545.3U Active CN208637462U (zh) 2018-08-29 2018-08-29 一种显示器件的封装结构、显示装置

Country Status (6)

Country Link
US (1) US11276741B2 (zh)
EP (1) EP3846235B1 (zh)
JP (1) JP7310070B2 (zh)
KR (1) KR20200026186A (zh)
CN (1) CN208637462U (zh)
WO (1) WO2020042690A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767731A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 显示面板及显示装置
WO2020042690A1 (zh) * 2018-08-29 2020-03-05 京东方科技集团股份有限公司 显示器件的封装结构、显示装置
CN114937443A (zh) * 2022-06-16 2022-08-23 Tcl华星光电技术有限公司 阵列基板及显示面板
WO2023004768A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066223A (ja) 1998-08-17 2000-03-03 Hitachi Ltd 液晶表示装置
KR20060078549A (ko) 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101411677B1 (ko) * 2007-11-27 2014-06-25 엘지디스플레이 주식회사 유기전계발광소자
KR100862555B1 (ko) 2007-11-27 2008-10-09 엘지전자 주식회사 유기전계발광표시장치
KR101781506B1 (ko) * 2010-12-23 2017-09-26 엘지디스플레이 주식회사 유기전계 발광소자용 기판
CN103107135B (zh) 2013-02-19 2016-01-06 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
TWI528074B (zh) 2014-03-28 2016-04-01 群創光電股份有限公司 顯示面板
CN103995409A (zh) 2014-05-29 2014-08-20 京东方科技集团股份有限公司 阵列基板配线及其制造、修复方法以及阵列基板、显示面板、显示装置
US9450038B2 (en) * 2014-07-31 2016-09-20 Lg Display Co., Ltd. Flexible display
KR102331171B1 (ko) 2014-08-01 2021-11-29 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US9379355B1 (en) * 2014-12-15 2016-06-28 Lg Display Co., Ltd. Flexible display device having support layer with rounded edge
KR102595919B1 (ko) * 2016-05-09 2023-10-31 삼성디스플레이 주식회사 디스플레이 장치
JP6785627B2 (ja) 2016-11-29 2020-11-18 株式会社ジャパンディスプレイ 表示装置
CN107170679B (zh) 2017-05-19 2020-02-07 京东方科技集团股份有限公司 一种导电图形的制作方法、导电图形及显示基板
JP6321310B1 (ja) * 2017-06-13 2018-05-09 堺ディスプレイプロダクト株式会社 有機elデバイスおよびその製造方法
CN107437555A (zh) 2017-07-28 2017-12-05 京东方科技集团股份有限公司 一种显示基板和显示装置
CN208637462U (zh) 2018-08-29 2019-03-22 京东方科技集团股份有限公司 一种显示器件的封装结构、显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020042690A1 (zh) * 2018-08-29 2020-03-05 京东方科技集团股份有限公司 显示器件的封装结构、显示装置
US11276741B2 (en) 2018-08-29 2022-03-15 Boe Technology Group Co., Ltd. Display substrate and display device
CN110767731A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 显示面板及显示装置
WO2023004768A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 显示基板和显示装置
CN114937443A (zh) * 2022-06-16 2022-08-23 Tcl华星光电技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
EP3846235B1 (en) 2024-02-14
KR20200026186A (ko) 2020-03-10
EP3846235A1 (en) 2021-07-07
JP2021534435A (ja) 2021-12-09
JP7310070B2 (ja) 2023-07-19
WO2020042690A1 (zh) 2020-03-05
US11276741B2 (en) 2022-03-15
US20200335570A1 (en) 2020-10-22
EP3846235A4 (en) 2022-05-18

Similar Documents

Publication Publication Date Title
CN208637462U (zh) 一种显示器件的封装结构、显示装置
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
CN102456624B (zh) 有机电致发光显示器的阵列基板及其制造方法
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
EP3185305B1 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof and display device
CN103000628B (zh) 显示装置、阵列基板及其制作方法
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN107004721B (zh) 薄膜晶体管阵列基板
CN102456623B (zh) 有机电致发光设备的阵列基板及其制造方法
CN109166896A (zh) 显示面板及其制作方法
US20160254285A1 (en) Thin Film Transistor and Method of Fabricating the Same, Array Substrate and Method of Fabricating the Same, and Display Device
CN108140675A (zh) 半导体装置及其制造方法
EP3089217B1 (en) Thin film transistor, preparation method therefor, array substrate, and display device
CN208622728U (zh) 一种阵列基板、显示面板及显示装置
CN111627973B (zh) 一种显示基板及其制备方法、显示装置
CN103794555A (zh) 制造阵列基板的方法
JP2006178449A (ja) 薄膜トランジスタ表示板
CN106409878A (zh) 集成太阳能电池的oled显示装置及其制造方法及oled手表
KR101375846B1 (ko) 박막트랜지스터 및 그 제조방법
CN103489882A (zh) 一种阵列基板及其制备方法、显示装置
KR20200111868A (ko) 다결정 실리콘층을 포함하는 표시 장치, 다결정 실리콘층의 제조 방법, 및 표시 장치의 제조 방법
CN112736092B (zh) 阵列基板及其制备方法、显示面板
CN208706652U (zh) 用于有机发光显示装置的背板、有机发光显示装置
KR20090035768A (ko) 유기전계발광표시장치 및 그 제조방법
KR20200140982A (ko) 표시 장치의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant