JP2021534435A - 表示素子の封止構造、表示装置 - Google Patents

表示素子の封止構造、表示装置 Download PDF

Info

Publication number
JP2021534435A
JP2021534435A JP2019561242A JP2019561242A JP2021534435A JP 2021534435 A JP2021534435 A JP 2021534435A JP 2019561242 A JP2019561242 A JP 2019561242A JP 2019561242 A JP2019561242 A JP 2019561242A JP 2021534435 A JP2021534435 A JP 2021534435A
Authority
JP
Japan
Prior art keywords
signal line
display element
line pattern
sealing structure
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019561242A
Other languages
English (en)
Other versions
JP7310070B2 (ja
Inventor
春平 龍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021534435A publication Critical patent/JP2021534435A/ja
Application granted granted Critical
Publication of JP7310070B2 publication Critical patent/JP7310070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本発明は、表示素子の封止構造、表示装置を開示する。表示素子の封止構造は、ベース基板と、前記ベース基板の表面に設置された表示素子と、前記表示素子を被覆する封止層とを含み、前記表示素子は、表示領域と、前記表示領域を取り囲む周辺領域とを含み、前記周辺領域に、傾きが90度より小さい斜め側面を有する信号線パターンが設置される。

Description

関連出願の相互参照
本出願は、2018年8月29日に中国特許庁に提出された中国特許出願201821401545.3の優先権を主張し、その全ての内容が援用により本出願に取り込まれる。
本発明は、表示技術分野に関し、特に、表示素子の封止構造、表示装置に関する。
表示技術の絶えざる発展に伴って、表示素子の応用はますます広くなっている。表示素子の使用寿命を延長させるために、表示素子の封止課題がどんどん人々の注目を集めている。
本発明は以下のような技術方案を提供する。
本発明は、ベース基板と、前記ベース基板の表面に設置された表示素子と、前記表示素子を被覆する封止層とを含み、前記表示素子は、表示領域と、前記表示領域を取り囲む周辺領域とを含み、前記周辺領域に、傾きが90度より小さい斜め側面を有する信号線パターンが設置された表示素子の封止構造を提供する。
一例において、前記信号線パターンは、傾きが60度より小さい斜め側面を有する。
一例において、前記斜め側面は、離隔して設置された複数の突起部を含む凹凸構造を呈し、隣接する前記突起部の間に凹溝が形成される。
一例において、前記斜め側面は、前記信号線パターンの延在方向に沿って延在し、前記信号線パターンの前記信号線パターンの延在方向に垂直な方向に沿った最大幅は、2μm〜30μmの範囲である。また、前記信号線パターンの前記信号線パターンの延在方向に垂直な方向に沿った最小幅は、2μm〜24μmの範囲である。
一例において、前記凹溝の前記信号線パターンの延在方向に垂直な方向に沿った凹み深さは、6μm以内である。
一例において、前記突起部の傾きは凹溝の溝底の傾きより小さい。
一例において、前記突起部の前記ベース基板における正投影は、矩形、三角形、台形及び/又は半円形を呈する。
一例において、前記信号線パターンは、積層して設置された第1信号線サブパターンと、第2信号線サブパターンとを含み、前記第1信号線サブパターンは、前記第2信号線サブパターンと前記ベース基板の間に位置し、同じエッチング液のエッチング作用の下で、前記第1信号線サブパターンと前記第2信号線サブパターンのエッチング選択比は、1より小さい。
一例において、前記信号線パターンは、前記表示素子における導電膜層の1つと同一層に且つ同一材料で設置される。
一例において、前記信号線パターンは、電源線パターンを含む。
本発明は、上記の表示素子の封止構造を含む表示装置を更に提供する。
ここで説明される図面は本発明に対するさらなる理解を提供するために用いられて、本発明の一部を構成するが、例示的な実施例及びその説明は本発明を解釈するためのみに用いられ、本発明に対する不適切な限定を構成するものではない。図面は以下の通りである。
本発明の実施例に係る表示素子の平面概略図である。 本発明の実施例に係る信号線パターンの第1断面概略図である。 本発明の実施例に係る信号線パターンの第2断面概略図である。 本発明の実施例に係る信号線パターンの第1平面概略図である。 本発明の実施例に係る信号線パターンの第2平面概略図である。 本発明の実施例におけるアレイ基板の製作フローチャートである。 本発明の実施例におけるアレイ基板の製作フローチャートである。 本発明の実施例におけるアレイ基板の製作フローチャートである。 本発明の実施例におけるアレイ基板の製作フローチャートである。 本発明の実施例におけるアレイ基板の製作フローチャートである。 本発明の実施例におけるアレイ基板の製作フローチャートである。 本発明の実施例におけるアレイ基板の製作フローチャートである。 本発明の実施例におけるアレイ基板の製作フローチャートである。
本発明の実施例に係る表示素子の封止構造及び表示装置をさらに説明するために、以下では、明細書図面を結び付けて詳細に記述することにする。
関連技術では、一般的に、表示素子の使用寿命を保証するとともに、OLED表示素子の薄型化の発展要求を満たすことを実現するために、薄膜封止工程を採用して有機発光ダイオード(Organic light emitting diode、以下、OLEDと略称)表示素子に対する薄膜封止を行っている。
但し、関連技術において、薄膜封止技術を採用して表示素子を封止する場合、封止層は、表示素子の周辺領域に位置する信号線に対する封止効果を保証できず、水及び酸素が信号線の所在する位置から表示素子の内部に侵入しやすくなり、表示素子の使用寿命に影響を及ぼしている。
具体的に、関連技術において、OLED表示素子の構造は、一般的に、ベース基板上に形成された薄膜トランジスタアレイ層と、薄膜トランジスタアレイ層上に製作された発光ユニットとを含む。薄膜トランジスタアレイ層は、薄膜トランジスタアレイ、各種の制御回路、制御回路及び薄膜トランジスタの正常作動を制御するためのゲート線、データ線及び他の信号線等を含む。ゲート線、データ線及び他の信号線は、制御回路が薄膜トランジスタと協働して作動するように、制御回路及び薄膜トランジスタに相応する信号を提供して、発光ユニットの発光を駆動するために用いられる。
例示的に、上記の他の信号線は、電源線を含んでもよいが、これに限らない。以下、他の信号線が電源線を含む場合を例として説明することにする。関連するOLED表示素子は、主に表示領域と、表示領域を取り囲む周辺領域とを含み、OLED表示素子に含まれるゲート線、データ線、薄膜トランジスタアレイ、制御回路及び発光ユニットは、一般的に表示領域に位置し、OLED表示素子に含まれる電源線は、一般的に周辺領域に位置する。OLED表示素子を封止する時、主にOLED表示素子の表面に、OLED表示素子を外界から完全に断絶させるように、OLED表示素子を被覆することができる封止層を製作する。但し、封止層は、周辺領域に位置する電源線を直接被覆して、当該電源線の自体の延在方向に沿った両側の傾きは一般的に直角であるため、薄膜封止技術を採用して表示素子を封止する時、封止層は電源線の自体の延在方向に沿った両側の縁に対する封止効果を保証できず、水及び酸素が信号線の縁の箇所から表示素子の内部へ侵入しやすくなり、表示素子の使用寿命に影響を及ぼしている。
本発明的の目的は、関連技術において、封止層が表示素子の周辺領域に位置する信号線に対する封止効果を保証できず、表示素子の使用寿命に影響を及ぼすという問題点を解決するための表示素子の封止構造及び表示装置を提供することである。
本発明の実施例は、図1及び図2に示すように、ベース基板1と、ベース基板の表面に設置された表示素子19と、表示素子19を被覆する封止層20とを含み、表示素子19は、表示領域191と、表示領域191を取り囲む周辺領域192を含み、周辺領域192に、傾きαが90度より小さい斜め側面を有する信号線パターン193が設置された表示素子の封止構造を提供する。
本実施例において、上記の信号線パターン193を製作する時、例えば、具体的に浸漬エッチング工程を採用してもよい。浸漬エッチング工程は、信号線パターン193の信号線薄膜を製作するためのベース基板1を浸漬タンク内投入し、ベース基板1の静止を保持することで、浸漬タンク内のエッチング液がベース基板1上に位置する信号線薄膜をエッチングして、傾きが90度より小さい斜め側面を有する信号線パターン193を形成する。
説明すべきことは、実際に信号線パターン193を製作する時、多種多様な方式により制御信号線パターン193の傾きの大きさを制御することができる。幾つかの具体的な方式を以下に例挙するが、これらに限らない。
第1の態様として、製作される信号線パターン193は電気信号を伝送可能な能力を備える必要があるため、具体的にCr、Al、Cu等の金属材料を採用して信号線パターン193を製作してもよい。これら金属材料を採用して信号線パターン193を製作する場合、選んで用いられるエッチング液は一般的にHF+HNO+CHCOOH+HO、或いは、HPO+HNO+CHCOOH+HOを含む。信号線パターン193を得るために、上記のエッチング液を利用して信号線薄膜に対するエッチングを行う場合、酸化剤HNOの体積パーセントを増加させることで、例えば、HNOの体積パーセントを20%より大きくすることで、形成される信号線パターン193に比較的に小さい傾きを持たせることができる。
第2の態様として、エッチング液を使用して信号線薄膜に対するエッチングを行う場合、エッチング液の中に、例えば、横方向エッチング反応を加速させるエッチング加速剤、縦方向エッチング反応を抑制させるエッチング抑制剤のような有機添加剤を追加してもよい。当該エッチング加速剤及びエッチング抑制剤の総合的な作用により、当該エッチング液に比較的に高い横方向エッチン速度及び比較的に低い縦方向エッチン速度を持たせる。上記の有機添加剤が加われたエッチング液を採用して信号線薄膜に対するエッチングを行う場合、信号線薄膜の横方向及び縦方向に対するエッチング液のエッチン速度の制御を実現して、要求を満たす傾きを形成することができる。説明すべきことは、上記の横方向は、信号線パターン193の延在方向に垂直な方向を指し、上記の縦方向は図2におけるベース基板1に垂直な方向を指す。
第3の態様として、浸漬タンク内のエッチング液の温度を下げる。関連技術において、エッチング液を利用して金属材料から形成された薄膜に対するエッチングを行う場合、一般的にエッチング液の温度を40℃乃至50℃の範囲に制御する。本実施例の信号線パターン193を製作する時、例えば、30℃乃至40℃の範囲に制御するよう、エッチング液の温度を適宜に下げることができる。このようにすれば、エッチング液及びエッチング生成物の拡散速度を遅らせるのにより有利であり、信号線薄膜の横方向エッチン速度を縦方向エッチン速度より大きくすることができ、要求を満たす傾きを形成することができる。
説明すべきことは、信号線パターン193を製作する時、スプレー式エッチング方式を採用すること、或いは、浸漬エッチング方式を採用する場合において基板が往復運動するように制御することは推奨しない。これは、これらのやり方では、いずれも信号線薄膜に対するエッチング作業が均一過ぎになり、90度より小さい傾きを形成するのに不利であるからである。
上記の方式を採用して傾きが90度より小さい斜め側面を有する信号線パターン193を形成した後、当該信号線パターン193を封止する時、プラズマ強化化学気相堆積法(Plasma Enhanced Chemical Vapor Deposition、以下、PECVDと略称)により、当該信号線パターン193上に窒化ケイ素及び/又は二酸化ケイ素の多層封止薄膜構造を堆積させ、インクジェット印刷方法により有機封止薄膜を形成することで、信号線パターン193を封止できる。注意すべきことは、上記の信号線パターン193は、傾きが90度より小さい斜め側面を有するため、封止層20を堆積形成する時、封止材料が信号線パターン193のベース基板1に背向する表面と信号線パターン193の斜面とが交わる縁の所に好適に堆積できるようにする。
説明すべきことは、上記の封止層20の構造及び製作方法は多種多様であるが、一般的には、表示素子19全体が製作完了された後、表示素子19上に当該封止層20を製作する。例示的に、先ず酸窒化ケイ素を利用してPECVD又は原子層堆積法により、表示素子19上に、厚さが1μmより小さくてもよい第1無機層を形成する。そして、インクジェット刷方式を採用して、第1無機層上に、厚さが選択的に、8.3μmである有機層を形成する。最後に、窒化ケイ素を利用して、さらにPECVD又は原子層堆積法を採用して、有機層上に、厚さが1μmより小さくてもよい第2無機層を形成できる。注意すべきことは、上記の方法を採用して製作された封止層20において、形成される有機層及び無機層は、酸素、ナトリウム、ホウ素等の不純物元素及び水の拡散を阻止することにおいて非常によい効果を持ち、且つ、有機層は良好な平坦化効果を持つため、表面構造(例えば、凹凸して平らでない)を有するアレイ基板上に被覆効果が良好な封止層20を形成するのに有利であり、従って効率的な水・酸素遮断の要求を実現する。
上記の表示素子19の封止構造の具体的な構造及び製作方式によれば、本発明の実施例に係る表示素子19の封止構造において、表示素子19の周辺領域192に、傾きが90度より小さい斜め側面を有する信号線パターン193が設置されている。このような設置により、当該表示素子19を封止する時、信号線パターン193上に堆積された封止層20は、信号線パターン193の側面とのより大きい接触面積を有するだけでなく、封止層20が形成される過程において、封止材料は信号線パターン193のベース基板1に背向する表面と信号線パターン193の的斜面とが交わる縁の所に好適に堆積でき、従って信号線パターン193に対する封止効果を良好に確保する。このため、本発明の実施例に係る表示素子19の封止構造において、表示素子19の周辺領域192に位置する信号線パターン193に対する封止効果を確保して、水及び酸素が信号線パターン193の縁の所から表示素子19の内部へ侵入して表示素子19の使用寿命に影響を及ぼすのを効果的に回避できる。
さらに、上記の実施例において、信号線パターン193は、傾きが60度より小さい斜め側面を有するように設置されてもよい。このように、封止層20と信号線パターン193の接触面積をより良く向上させ、封止効果を向上できる。
信号線パターン193に傾きを有する斜め側面を製作する時、前述の3つの態様以外に、信号線パターン193の構造及び材料の設置により信号線パターン193の斜め側面を製作してもよい。一例において、信号線パターン193は、積層して設置された第1信号線サブパターンと、第2信号線サブパターンとを含んで良く、第1信号線サブパターンは第2信号線サブパターンとベース基板1の間に位置し、同じエッチング液のエッチング作用の下で、第1信号線サブパターンと第2信号線サブパターンのエッチング選択比は、1より小さい。
信号線パターン193が、第1信号線サブパターンと第2信号線サブパターンとを含み、且つ第1信号線サブパターンと第2信号線サブパターンのエッチング選択比が、1より小さくなるように設定することで、同じエッチング液を採用して信号線パターン193をエッチングする時、エッチング液の上層に位置する第2サブパターンに対するエッチン速度が下層に位置する第1サブパターンに対するエッチン速度より大きくようにし、従って要求を満たす傾きを形成するのにより有利である。説明すべきことは、エッチング選択比は、同一エッチング条件で、一種の材料のもう一種の材料に対するエッチン速度がどれくらい速いかを指すものであって、一種のエッチングされる材料のエッチン速度ともう一種のエッチングされる材料のエッチン速度の比と定義される。高いエッチング選択比は、エッチングして除去しようとする層の材料のみをエッチングして除去するのを意味し、高いエッチング選択比の設定は主要寸法及び断面の精度をより良く確保できる。
注意すべきことは、第1サブパターン/第2サブパターンを、Cr/CrMo又はAl/AlNd、又はAl/Ti、又はCu/CuMnに設置してもよいが、これに限らない。
さらに、図4及び図5に示すように、上記の実施例において、信号線パターン193の斜め側面は、複数の離隔して設置された突起部1931を含む凹凸構造を呈し、隣接する突起部1931の間に凹溝1932が形成されてもよい。
信号線パターン193の斜め側面を凹凸構造に設置することで、封止層20と信号線パターン193の接触面積をより良く向上させるばかりでなく、信号線パターン193に対するエッチングを行う時、エッチング液と信号線パターン193の接触面積を増大させ、より多いエッチング液が信号線パターン193の周辺に集まって、信号線パターン193へ侵入し腐蝕するようにし、信号線パターン193の延在方向に垂直な方向(即ち、横方向)におけるエッチング液のエッチン速度がベース基板1に垂直な方向(即ち、縦方向)におけるエッチング液のエッチン速度より大きくすることができ、電源線パターン上に比較的に小さい傾きを有する斜め側面を形成するのにより有利であり、従って封止層20の信号線パターン193に対する接触面積を増加でき、封止層20の信号線パターン193に対する被覆率を向上させ、水・酸素侵入確率を下げ、封止効果を改善させる。
また、信号線パターン193の斜め側面が凹凸構造を呈するように設置することで、信号線を封止する時、より多い封止材料が凹溝1932内に堆積できるようにし、凹溝1932内により厚い封止層20が形成されるようにし、信号線パターン193に対する封止効果をさらに向上させる。例示的に、凹溝1932の信号線パターン193の延在方向に垂直な方向に沿った深さが2μm〜10μmの範囲である場合、封止材料を堆積させて封止層20を形成する時、凹溝1932の箇所で、基板に平行な水平方向においてより多い薄膜封止材料が堆積され、堆積された封止材料の厚さもそれに応じて2μm〜10μm増加され、従って封止効果のよりよい封止構造を実現する。
さらに、上記の実施例において、信号線パターン193の斜め側面は、信号線パターン193の延在方向に沿って延在し、信号線パターン193の信号線パターン193の延在方向に垂直な方向に沿った最大幅は、例えば、2μm〜30μmの範囲であっても良く、信号線パターン193の信号線パターン193の延在方向に垂直な方向に沿った最小幅は、例えば、2μm乃至24μmの範囲であってもよい。
説明すべきことは、上記の信号線パターン193は、信号線パターン193自体の延在方向に沿って延在し且つ信号線パターン193の対向する両側にそれぞれ設置された二つの斜め側面を含み、この二つの斜め側面はいずれも凹凸構造を有するか、或いは、片方の斜め側面のみが凹凸構造を有する。例示的に、図4に示すように、両方の斜め側面がいずれも凹凸構造を有し、且つ異なる斜め側面に位置する突起部1931が信号線パターン193の延在方向に垂直な方向において少なくとも部分的に重なり、異なる斜め側面に位置する凹溝1932の信号線パターン193の延在方向に垂直な方向において少なくとも部分的に重なる場合、信号線パターン193の信号線パターン193の延在方向に垂直な方向に沿った最大幅は、図4におけるL1であり、信号線パターン193の信号線パターン193の延在方向に垂直な方向に沿った最小幅は、図4におけるL2である。
斜め側面が信号線パターン193の延在方向に沿って延在する場合、斜め側面上に設置された凹凸構造は、信号線パターン193の自体の延在方向に垂直な方向における幅に影響を及ぼすことになる。例示的に、信号線パターン193の信号線パターン193の延在方向に垂直な方向における最大幅が2μm〜30μmの範囲であり、信号線パターン193の信号線パターン193の延在方向に垂直な方向における最小幅が2μm〜24μmの範囲であるようにすることで、信号線パターン193と封止層20の接触面積を確保するばかりでなく、信号線パターン193の信号伝送に対する安定性も確保する。
説明すべきことは、上記の信号線パターン193のベース基板1に垂直な方向に沿った厚さは、実際の需要によって設置されてもよい。例示的に、100ナノメートル乃至1000ナノメートルの範囲に設定されてもよいが、これに限定されない。
さらに、上記の凹凸構造における凹溝1932の信号線パターン193の延在方向に垂直な方向に沿った凹み深さは、6μm以内に設置されてもよい。
凹溝1932の信号線パターン193の延在方向に垂直な方向に沿った凹み深さ(図4におけるH)を6μm以内に設置することで、信号線パターン193が接触面積の向上の要求を満たす状況下で、エッチング効果をより良く確保できるようにするばかりでなく、信号線パターン193の自体の延在方向上に垂直な方向における幅が相対的に均一であるように制御でき、信号の安定的な伝送により有利である。
さらに、上記の実施例において、信号線パターン193の斜め側面上において、突起部1931の傾き(図3に示す如く)は、凹溝1932の溝底の傾き(図2におけるαを参照)より小さい。
信号線パターン193は、一般的に金属材料を採用して製作される。金属材料に対するエッチングは、一般的にウェットエッチング工程を採用する。例示的に、リン酸、硝酸、塩酸、フッ化水素酸及び酢酸のうち一種又は複数種を採用して混合してから、有機添加剤を加えてエッチング液を形成し、Al、Cu、Mo、Ti又はAlNd等を採用して製作された単層金属薄膜、或いはMo/Al/Mo又はTi/Al/Ti等の多層金属薄膜に対してエッチングを行って、信号線パターン193を形成してもよい。
上記の信号線パターン193の製作は、一般的にウェットエッチングを採用するため、エッチングに用いられるエッチング液が凹凸構造の凹溝1932内へ容易に拡散されず、凹凸構造の突起部1931へより容易に拡散されるようにする。このため、突起部1931の所在する位置のエッチング液の有効濃度を、凹溝1932の所在する位置のエッチング液の有効濃度より高くすることで、突起部1931の傾きを凹溝1932の溝底の傾きより小さくする。比較的に小さい傾きを有する突起部1931において、封止層20と信号線パターン193の間の接触面積がより大きく、封止層20の信号線パターン193に対する被覆率を向上させることで、突起部1931上に隙間が比較的に少ない緻密な封止薄膜を形成し、水・酸素の侵入確率を低下させることができ、比較的に大きい傾きを有する凹溝1932では、ベース基板1に平行な方向においてより多い薄膜封止材料が堆積されるため、形成される封止層20が凹溝1932でより大きい厚さを有するようにし、同じく良好な封止効果を持つ。
さらに、上記の実施例において、信号線パターン193の斜め側面における突起部1931の具体的な形状は多種多様であってもよい。図4及び図5に示すように、例示的に、突起部1931のベース基板1における正投影は、矩形、三角形、台形及び/又は半円形を呈するが、これに限らない。
さらに、上記の実施例において、信号線パターン193は、表示素子19における導電膜層の1つと同一層に且つ同一材料で設置されてもよい。
信号線パターン193を、表示素子19における導電膜層の1つと同一層に且つ同一材料で設置することで、一回のパターニング工程により信号線パターン193、及び表示素子19における導電膜層の1つとを同時に形成し、信号線パターン193を製作するために追加的なパターニング工程を増やすことを回避できる。
一例において、信号線パターン193は、表示素子19におけるゲート電極と同一層に且つ同一材料で設置されるか、或いは、信号線パターン193は、表示素子19におけるソース電極及びドレイン電極と同一層に且つ同一材料で設置されてもよいが、これに限らない。
さらに、上記の実施例において、信号線パターン193の種類は多種多様であってもよい。例えば、信号線パターン193は、電源線パターンを含んでもよい。
信号線パターン193が電源線パターンを含む場合、当該電源線パターンは、実際の需要によって表示領域191の片側又は複数側に設置されてもよい。また、電源線は、発光ユニットにおける陰極に共通電圧信号を提供するための陰極電源線ELVSSと、発光ユニットにおける陽極に陽極電圧信号を提供するための陽極電源線ELVDDとを含んでもよい。
さらに、上記の実施例における表示素子を製作する時、一般的には、先ずベース基板上に薄膜トランジスタアレイ層を製作して、アレイ基板を形成し、その後、当該アレイ基板上に続いて発光ユニットを製作する。アレイ基板は、具体的に、低温ポリシリコン電界効果トランジスタアレイ基板であってもよい。このような低温ポリシリコン電界効果トランジスタアレイ基板の製造工程において、一般的に、8〜9つのマスキングプロセスが要る。以下、図面6A〜図6Hを参照しながら低温ポリシリコン電界効果トランジスタアレイ基板の製造工程を説明することにする。説明すべきことは、低温ポリシリコン電界効果トランジスタアレイ基板に含まれる低温ポリシリコン電界効果トランジスタは、一般的に表示領域内に形成され、当該表示領域内には、一般的にアレイ状の分布を呈する複数のデータ線と複数のゲート線とが更に含まれる。
図6Aに示すように、PECVDによりベース基板1全体に窒化ケイ素薄膜と二酸化ケイ素薄膜とを順次に堆積して形成し、窒化ケイ素と二酸化ケイ素とからなる緩衝層2を形成する。次に、PECVD又は他の化学或物理気相堆積方法により緩衝層2上に非晶質シリコン薄膜を形成し、レーザアニーリング(ELA)又は固相結晶化(SPC)方法により、非晶質シリコンをポリシリコン薄膜になるように結晶化させる。そして、従来のマスキング工程を採用して、ポリシリコン薄膜上にフォトレジスト層のパターンを形成して、フォトレジスト層をエッチング遮断層とし、プラズマにより、フォトレジスト層によって保護されてないポリシリコン薄膜をエッチングして、ポリシリコン活性層4とポリシリコン蓄積コンデンサ3とを形成する。イオン注入工程を利用して、ポリシリコン活性層4におけるトランジスタチャネルに対する低濃度イオンドーピングを行い、ポリシリコン活性層4に薄膜トランジスタに要求される導電チャネルを形成する。
図6Bに示すように、マスキング工程によりポリシリコン活性層4上に感光性材料からなるフォトレジスト5を形成して、イオンが注入されないように保護ポリシリコン活性層4を保護する。フォトレジスト層による保護のないポリシリコン蓄積コンデンサ3に対して高濃度イオン注入工程を施し、ポリシリコン蓄積コンデンサ3を低抵抗のドープされたポリシリコン薄膜に転化させる。図6C〜図6Gに示す後続の工程過程において、ポリシリコン蓄積コンデンサ3のみに、ゲート電極絶縁層とゲート電極金属薄膜とからなるコンデンサの第2極板を形成するため、図6C〜図6Gにはこれ以上ポリシリコン蓄積コンデンサ3の後続のたった一回だけのフォトエッチング工程であるコンデンサの第2極板を形成するフォトエッチング工程が示されていない。
図6Cに示すように、フォトレジスト剥離工程によりポリシリコン活性層4上のフォトレジスト5を除去し、PECVD堆積により二酸化ケイ素薄膜又は二酸化ケイ素と窒化ケイ素の複合薄膜を形成し、ポリシリコン蓄積コンデンサ3、ポリシリコン活性層4及び緩衝層2全体にゲート電極絶縁層6を形成する。マグネトロンスパッタリング等の物理気相堆積方法によりゲート電極絶縁層6上に、一種又は複数種の低抵抗の金属材料薄膜を堆積させ、フォトエッチング工程によりゲート電極7を形成する。ゲート電極金属薄膜は、Al、Cu、Mo、Ti又はアルミニウムネオジウム合金(AlNd)等の単層金属薄膜を含んでもよく、Mo/Al/Mo又はTi/Al/Ti等の多層金属薄膜であってもよい。ゲート電極7をイオン注入遮断層として用いて、ポリシリコン活性層4に対するイオンドーピングを行い、ゲート電極7により遮断されていないポリシリコン活性層4の領域に低インピーダンスのソース電極及びドレイン電極の電極接触領域を形成する。
図6Dに示すように、ゲート電極7を含む全体の表面に、PECVDにより二酸化ケイ素薄膜と窒化ケイ素薄膜とを順次に堆積させて、層間絶縁層8を形成する。マスキング及びエッチング工程により、層間絶縁層8をエッチングして、ソース電極コンタクトホール15及びドレイン電極コンタクトホール16を形成する。
図6Eに示すように、マグネトロンスパッタリング技術を使用して、層間絶縁層8並びにソース電極コンタクトホール15及びドレイン電極コンタクトホール16の上に、一種又は複数種の低抵抗の金属薄膜を堆積させ、マスキング及びエッチング工程によりソース電極9及びドレイン電極10を形成する。ソース電極9及びドレイン電極10は、それぞれソース電極コンタクトホール15及びドレイン電極コンタクトホール16を介してポリシリコン活性層4とのオーミック接触を形成する。ラピッドサーマルアニーリング又は熱処理炉アニーリングを使用して、ポリシリコン活性層4の中にドープされているイオンを活性化し、ゲート電極7の下のポリシリコン活性層4に、有効な導電チャネルを形成する。注意すべきことは、上記のソース電極9及びドレイン電極10を形成するための金属薄膜は、Al、CU、Mo、Ti又はAlNd等の単層金属薄膜であってもよいし、Mo/Al/Mo又はTi/Al/Ti等の多層金属薄膜であってもよい。
図6Fに示すように、PECVDによりソース電極9とドレイン電極10とを含む表面全体に、窒化ケイ素薄膜を一層堆積させ、マスキング及びエッチング工程により、ビアホール17を含むパッシベーション層11を形成する。ラピッドサーマルアニーリング又は熱処理炉アニーリングを使用して水素化工程を行って、ポリシリコン活性層4の内部及び界面の欠陥を修復する。再度マスキング工程により、パッシベーション層11の上に、ビアホール17と同一なビアホールを有する有機平坦化層18を形成し、素子表面の陥没部分を充填して平坦な表面を形成する。
図6Gに示すように、マグネトロンスパッタリングを使用して、有機平坦化層18及びビアホール17の上に、透明導電薄膜を一層堆積させ、フォトエッチング工程により当該透明導電薄膜をエッチングし、ビアホール17及び一部の有機平坦化層18の上に、画素領域の画素電極12を形成する。そして、有機平坦化層18及び画素電極12の上に、有機平坦化層18と類似した感光性有機材料を一層塗布し、最後の一つの工程であるマスキング工程により画素電極12の一部の領域を露出させて、図6Hに示す画素定義層13を形成する。画素定義層13は、有機平坦化層18及び一部の画素電極12の領域を被覆する。注意すべきことは、上記の画素電極12を形成するための透明導電薄膜は、例えば酸化錫インジウム(ITO)又は酸化インジウム亜鉛(IZO)等のような単一層の酸化物導電薄膜であってもよいし、ITO/Ag/ITO又はIZO/Ag等の複合薄膜であってもよい。
上記の図6A乃至図6Hの製作過程から分かるように、少なくとも8〜9つのフォトエッチング工程を通じてこそ図6Hに示す低温ポリシリコン電界効果トランジスタアレイ基板が形成できる。
本発明の実施例は、上記の表示素子の封止構造を含む表示装置を更に提供する。
上記の実施例に係る表示素子の封止構造は、表示素子の周辺領域に位置する信号線パターンに対する封止効果を確保し、水及び酸素が信号線パターンの縁の所から表示素子の内部へ侵入して、表示素子の使用寿命に影響を及ぼすのを効果的に回避できるため、本実施例に係る表示装置が上記の表示素子の封止構造を含む場合にも同じく上記の効果を持ち、ここではこれ以上贅言しないことにする。
別途に定義されない限り、本発明で使用される技術用語又は科学用語は、本発明の所属する分野における通常の知識を有する者により理解される通常の意味であるべきである。本発明で使用される「第1」、「第2」及び類似した語句はいかなる順序、数量又は重要性も表さず、単に異なる構成部分を区別するために用いられる。「含む」又は「含有」等の類似した語句は、当該語句の前に現れた素子又は物件が当該語句の後に現れて列挙された素子又は物件及びその均等物を包含することを意味するものであり、他の素子又は物件を排除するものではない。「接続」又は「互いに連なる」等の類似した語句は必ずしも物理的又は機械的接続に限定されものではなく、直接又は間接のいずれかを問わず、電気的接続を含み得る。「上」、「下」、「左」、「右」等は相対位置関係を表すためのみに用いられ、記述対象の絶対位置が変更された後、当該相対位置関係もそれに応じて変更され得る。
理解できることは、層、膜、領域又は基板のような素子が別の素子の「上」又は「下」に位置すると言及される場合、当該素子は別の素子の「直上」又は「直下」に位置し得、或いは、中間素子が存在し得る。
上記の具体的な実施形態の記述において、具体的な特徴、構造、材料又は特性はいずれの一つ又は複数の実施例又は例において適当な形態で結合され得る。
上記のものは単に本発明の具体的な実施形態であり、本発明の保護範囲はこれに限らない。本技術分野における通常の知識を有するいずれの者は本発明に開示された技術範囲内で変化又は交替を容易に想到でき、これら変化又は交替は全て本発明の保護範囲内に含まれるべきである。このため、本発明の保護範囲は添付される特許請求の範囲の保護範囲を基準とするべきである。

Claims (12)

  1. 表示素子の封止構造であって、
    ベース基板と、前記ベース基板の表面に設置された表示素子と、前記表示素子を被覆する封止層とを含み、
    前記表示素子は、表示領域と、前記表示領域を取り囲む周辺領域とを含み、
    前記周辺領域に、傾きが90度より小さい斜め側面を有する信号線パターンが設置された表示素子の封止構造。
  2. 前記信号線パターンは、傾きが60度より小さい斜め側面を有する請求項1に記載の表示素子の封止構造。
  3. 前記斜め側面は、離隔して設置された複数の突起部を含む凹凸構造を呈し、
    隣接する前記突起部の間に凹溝が形成された請求項1又は2に記載の表示素子の封止構造。
  4. 前記斜め側面は、前記信号線パターンの延在方向に沿って延在し、
    前記信号線パターンの前記信号線パターンの延在方向に垂直な方向に沿った最大幅は、2μm〜30μmの範囲である請求項3に記載の表示素子の封止構造。
  5. 前記信号線パターンの前記信号線パターンの延在方向に垂直な方向に沿った最小幅は、2μm〜24μmの範囲である請求項3又は4に記載の表示素子の封止構造。
  6. 前記凹溝の前記信号線パターンの延在方向に垂直な方向に沿った凹み深さは、6μm以内である請求項3乃至5のいずれか一項に記載の表示素子の封止構造。
  7. 前記突起部の傾きは、凹溝の溝底の傾きより小さい請求項3乃至6のいずれか一項に記載の表示素子の封止構造。
  8. 前記突起部の前記ベース基板における正投影は、矩形、三角形、台形及び/又は半円形を呈する請求項3乃至7のいずれか一項に記載の表示素子の封止構造。
  9. 前記信号線パターンは、積層して設置された第1信号線サブパターンと、第2信号線サブパターンとを含み、
    前記第1信号線サブパターンは、前記第2信号線サブパターンと前記ベース基板の間に位置し、
    同じエッチング液のエッチング作用の下で、前記第1信号線サブパターンと前記第2信号線サブパターンのエッチング選択比は、1より小さい請求項1乃至8のいずれか一項に記載の表示素子の封止構造。
  10. 前記信号線パターンは、前記表示素子における導電膜層の1つと同一層に且つ同一材料で設置される請求項1乃至9のいずれか一項に記載の表示素子の封止構造。
  11. 前記信号線パターンは、電源線パターンを含む請求項1乃至10のいずれか一項に記載の表示素子の封止構造。
  12. 請求項1乃至11のいずれか一項に記載の表示素子の封止構造を含む表示装置。
JP2019561242A 2018-08-29 2019-05-29 表示素子の封止構造、表示装置 Active JP7310070B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201821401545.3U CN208637462U (zh) 2018-08-29 2018-08-29 一种显示器件的封装结构、显示装置
CN201821401545.3 2018-08-29
PCT/CN2019/088943 WO2020042690A1 (zh) 2018-08-29 2019-05-29 显示器件的封装结构、显示装置

Publications (2)

Publication Number Publication Date
JP2021534435A true JP2021534435A (ja) 2021-12-09
JP7310070B2 JP7310070B2 (ja) 2023-07-19

Family

ID=65743361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019561242A Active JP7310070B2 (ja) 2018-08-29 2019-05-29 表示素子の封止構造、表示装置

Country Status (6)

Country Link
US (1) US11276741B2 (ja)
EP (1) EP3846235B1 (ja)
JP (1) JP7310070B2 (ja)
KR (1) KR20200026186A (ja)
CN (1) CN208637462U (ja)
WO (1) WO2020042690A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208637462U (zh) 2018-08-29 2019-03-22 京东方科技集团股份有限公司 一种显示器件的封装结构、显示装置
CN110767731B (zh) * 2019-10-31 2022-05-20 京东方科技集团股份有限公司 显示面板及显示装置
DE112021008071T5 (de) * 2021-07-30 2024-05-23 Boe Technology Group Co., Ltd. Anzeigesubstrat und anzeigevorrichtung
CN114937443A (zh) * 2022-06-16 2022-08-23 Tcl华星光电技术有限公司 阵列基板及显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066223A (ja) * 1998-08-17 2000-03-03 Hitachi Ltd 液晶表示装置
KR20060078549A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US20090135104A1 (en) * 2007-11-27 2009-05-28 Lg Electronics Inc. Organic light emitting device
KR20120072173A (ko) * 2010-12-23 2012-07-03 엘지디스플레이 주식회사 유기전계 발광소자용 기판
JP3196528U (ja) * 2014-03-28 2015-03-19 群創光電股▲ふん▼有限公司Innolux Corporation 表示パネル
US20160035274A1 (en) * 2014-08-01 2016-02-04 Samsung Display Co., Ltd. Display device and method for manufacturing the same
CN107170679A (zh) * 2017-05-19 2017-09-15 京东方科技集团股份有限公司 一种导电图形的制作方法、导电图形及显示基板
CN107437555A (zh) * 2017-07-28 2017-12-05 京东方科技集团股份有限公司 一种显示基板和显示装置
JP2018088346A (ja) * 2016-11-29 2018-06-07 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862555B1 (ko) 2007-11-27 2008-10-09 엘지전자 주식회사 유기전계발광표시장치
CN103107135B (zh) 2013-02-19 2016-01-06 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN103995409A (zh) * 2014-05-29 2014-08-20 京东方科技集团股份有限公司 阵列基板配线及其制造、修复方法以及阵列基板、显示面板、显示装置
US9450038B2 (en) * 2014-07-31 2016-09-20 Lg Display Co., Ltd. Flexible display
US9379355B1 (en) * 2014-12-15 2016-06-28 Lg Display Co., Ltd. Flexible display device having support layer with rounded edge
KR102595919B1 (ko) * 2016-05-09 2023-10-31 삼성디스플레이 주식회사 디스플레이 장치
WO2018229876A1 (ja) * 2017-06-13 2018-12-20 堺ディスプレイプロダクト株式会社 有機elデバイスおよびその製造方法
CN208637462U (zh) * 2018-08-29 2019-03-22 京东方科技集团股份有限公司 一种显示器件的封装结构、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066223A (ja) * 1998-08-17 2000-03-03 Hitachi Ltd 液晶表示装置
KR20060078549A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US20090135104A1 (en) * 2007-11-27 2009-05-28 Lg Electronics Inc. Organic light emitting device
KR20120072173A (ko) * 2010-12-23 2012-07-03 엘지디스플레이 주식회사 유기전계 발광소자용 기판
JP3196528U (ja) * 2014-03-28 2015-03-19 群創光電股▲ふん▼有限公司Innolux Corporation 表示パネル
US20160035274A1 (en) * 2014-08-01 2016-02-04 Samsung Display Co., Ltd. Display device and method for manufacturing the same
JP2018088346A (ja) * 2016-11-29 2018-06-07 株式会社ジャパンディスプレイ 表示装置
CN107170679A (zh) * 2017-05-19 2017-09-15 京东方科技集团股份有限公司 一种导电图形的制作方法、导电图形及显示基板
CN107437555A (zh) * 2017-07-28 2017-12-05 京东方科技集团股份有限公司 一种显示基板和显示装置

Also Published As

Publication number Publication date
EP3846235A1 (en) 2021-07-07
US11276741B2 (en) 2022-03-15
US20200335570A1 (en) 2020-10-22
JP7310070B2 (ja) 2023-07-19
KR20200026186A (ko) 2020-03-10
CN208637462U (zh) 2019-03-22
EP3846235B1 (en) 2024-02-14
EP3846235A4 (en) 2022-05-18
WO2020042690A1 (zh) 2020-03-05

Similar Documents

Publication Publication Date Title
CN110120463B (zh) 显示基板及其制备方法、显示装置
JP7310070B2 (ja) 表示素子の封止構造、表示装置
KR102458907B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9029838B2 (en) Methods of forming inclined structures on insulation layers, organic light emitting display devices and methods of manufacturing organic light emitting display devices
US8975636B2 (en) Organic light emitting display device having reflection structure and method of manufacturing organic light emitting display device having reflection structure
JP2020536262A (ja) 液晶表示パネル及びその製造方法
US20160254285A1 (en) Thin Film Transistor and Method of Fabricating the Same, Array Substrate and Method of Fabricating the Same, and Display Device
KR20160062646A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN111463242B (zh) 一种显示面板、其制作方法及显示装置
US20200152663A1 (en) Array substrate and fabricating method thereof, and display device
JP2007212699A (ja) 反射型tft基板及び反射型tft基板の製造方法
US8963134B2 (en) Display panel and method for manufacturing the same
CN113066834B (zh) 显示装置、显示面板及其制造方法
KR20120070870A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
WO2013170574A1 (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
JP2024020304A (ja) 表示素子の封止構造及び表示装置
US11489052B2 (en) Thin film transistor, manufacturing method of thin film transistor and display device
KR20110090308A (ko) 유기 발광 표시장치 및 그 제조방법
CN113658990A (zh) 显示面板及其制备方法、显示装置
CN113889526B (zh) 薄膜晶体管、显示基板及显示基板的制备方法
KR101866563B1 (ko) 마스크, 유기발광 표시장치 및 그 제조 방법
CN113410274A (zh) 一种显示基板及其制备方法、显示装置
CN219106158U (zh) 一种oled显示器
KR20190126019A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US20240215336A1 (en) Display panel and manufacturing method thereof, and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230614

R150 Certificate of patent or registration of utility model

Ref document number: 7310070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150