TWI422034B - 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備 - Google Patents

包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備 Download PDF

Info

Publication number
TWI422034B
TWI422034B TW097146793A TW97146793A TWI422034B TW I422034 B TWI422034 B TW I422034B TW 097146793 A TW097146793 A TW 097146793A TW 97146793 A TW97146793 A TW 97146793A TW I422034 B TWI422034 B TW I422034B
Authority
TW
Taiwan
Prior art keywords
insulating layer
oxide semiconductor
layer
gate
electrode
Prior art date
Application number
TW097146793A
Other languages
English (en)
Other versions
TW200941724A (en
Inventor
Ayumu Sato
Ryo Hayashi
Hisato Yabuta
Tomohiro Watanabe
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Publication of TW200941724A publication Critical patent/TW200941724A/zh
Application granted granted Critical
Publication of TWI422034B publication Critical patent/TWI422034B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Dram (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
本發明關於一種氧化物半導體裝置。更具體地，本發明關於一種包括絕緣層之氧化物半導體裝置及為該氧化物半導體裝置之應用範例的顯示設備。
近年來，包括含鋅氧化物(ZnO)作為主要成分之透明傳導氧化物多晶薄膜之通道層的薄膜電晶體(TFT)已活躍地發展(日本早期公開專利申請案No. 2002-076356)。
透明傳導氧化物多晶薄膜可以低溫形成，且相對於可見光而為透明，因此可於例如塑膠板或膜之基板上形成彈性透明TFT。
然而，包含ZnO之氧化物半導體相對於大氣具有高敏感性，因此為實際將氧化物半導體用作半導體裝置，需使用保護層將其半導體層與大氣隔離(日本早期公開專利申請案No. S63-101740)。此外亦有一說，其中矽氧化物(SiO2 )層可形成於與包括隔離層之氧化物半導體的介面上，該隔離層被用作使用ZnO作為半導體層之場效電晶體的保護層(美國專利申請案No. 2006/0244107)。
此外，揭露在包括使用ZnO等之氧化物半導體膜的薄膜電晶體中，使用以兩層形成之絕緣層(美國專利No. 6,563,174)。在此狀況下，形成與半導體之介面的絕緣層假定為氧化物絕緣體，例如SiO2 。此外，其他絕緣體係由具有高絕緣屬性之矽氮化物(SiNz )形成。基此結構，可預期氧化物半導體膜之結晶度的改善及介面缺陷程度的降低。
再者，已知的是在使用ZnO作為主要成分的氧化物半導體裝置中，當使用經由電漿增強化學蒸汽沈積(亦稱為PECVD)形成之矽氮化物(SiNx )作為閘極絕緣層時，便發生下列問題。換言之，由於絕緣層中氫濃度高，便發生ZnO成分的降低脫附，且因此ZnO表面層的電阻下降。接著，有關因此之避免措施，所揭露的是具氧化物半導體之介面端的氫濃度降低(日本早期公開專利申請案No. 2007-073562)。
本發明之發明者檢查包括In-Ga-Zn-O非結晶形氧化物半導體裝置之氧化物半導體裝置，已確認在降低大氣下氧化物半導體之電阻改變極大(改變為低電阻)。為降低其影響，已知為有效的是將氧化物半導體預先製造為具有高電阻，以允許電阻改變之量，並接著歷經等於或高於300℃之溫度的鍛燒。(C. J. Kim等人，2006年IEEE國際電子裝置會議公報)。然而，難以將此方法應用於具低耐熱性之塑膠基板等，因為基板本身對於氧化物半導體之製造溫度或鍛燒溫度不具充分耐熱性。此外，通常上述對低溫程序而言具低耐熱性之基板具有高氣體傳輸屬性或高氣體釋放屬性，且因此其必須形成屏障包覆層以抑制半導體裝置之影響。因而，在低溫程序之基板中，其係以塑膠基板為代表，需於等於或低於250℃之低溫區域中形成例如屏障包覆層之屏障層或保護層。有關屏障層之形成方法，通常使用PECVD，其提供較高的膜形成速率及極佳生產率。然而，經由PECVD形成之作為例如屏障包覆層之屏障層或保護層的絕緣層，包含大量的膜內氫(絕緣層中所包含之氫量)，因此若未使氧化物半導體具較低電阻使無法形成氧化物半導體。(以下，在本描述中屏障包覆層和保護層統稱為屏障層)。
日本早期公開專利申請案No. 2007-073562揭露，經由PECVD而以250℃溫度形成之SiNx 具有較低的氫含量並有效的作為與氧化物半導體接觸之絕緣層。然而，當本發明之發明者使用經由PECVD而以250℃溫度形成之SiNx 作為與氧化物半導體接觸之絕緣層時，發現在未執行以高於250℃溫度鍛燒之狀況下，便未充分抑制氧化物半導體之電阻的下降。美國專利No. 6,563,174描述，氧化物絕緣層之插入在改進氧化物半導體之結晶度和降低介面層密度方面是有效的，但發現在等於或低於250℃溫度所執行之膜形成中無法停止SiNz 之氫擴散，其未充分抑制氧化物半導體之電阻的下降。在美國專利No. 6,563,174中，結晶ZnO之結晶度的改進被列為焦點，因此無以設定為250℃或較低之最高溫度的低溫程序之描述，亦無有關抑制氧化物半導體之電阻下降之狀況的膜內氫之量的揭露。
如上述，尚不清楚可實行之氧化物半導體裝置的結構，其中氧化物半導體裝置係以等於或低於250℃溫度之低溫程序穩定地製造。因而，使用以低溫程序製造之氧化物半導體裝置的顯示設備尚未達到實際使用。
本發明的一個目標是解決上述問題並提供氧化物半導體和絕緣層之結構，其形成實際氧化物半導體裝置，及使用該實際氧化物半導體裝置之顯示設備。
依據本發明之一觀點，提供一種包括絕緣層之氧化物半導體裝置，其中該絕緣層包括：與氧化物半導體接觸之第一絕緣層，其具有50nm或更高之厚度，並包含含矽(Si)和氧(O)之氧化物；與該第一絕緣層接觸之第二絕緣層，其具有50nm或更高之厚度，並包含含矽(Si)和氮(N)之氮化物；及與該第二絕緣層接觸之第三絕緣層。
依據本發明之該觀點，該第一絕緣層和該第二絕緣層具有4×1021 原子/立方公分或更低之氫含量，且該第三絕緣層具有高於4×1021 原子/立方公分之氫含量。
依據本發明之該觀點，該第一絕緣層包含SiOx ，該第二絕緣層包含SiNy ，及該第三絕緣層包含SiNz 和SiOm Nn 之一。
依據本發明之該觀點，該第一絕緣層和該第二絕緣層係連續形成而為一絕緣層。
依據本發明之該觀點，該氧化物半導體層包含含選自下列群組之至少一元素的非結晶形氧化物半導體，該群組包括錫(Sn)、銦(In)和鋅(Zn)。
依據本發明之該觀點，至少一部分該第一絕緣層、該第二絕緣層和該第三絕緣層被用作閘極絕緣層。
依據本發明之另一觀點，提供一種顯示設備包括：一顯示裝置，其包含電極；及一場效電晶體，其包含源極電極和汲極電極，該場效電晶體之該源極電極和該汲極電極之一被連接至基板上該顯示裝置之該電極。在該顯示設備中，該場效電晶體包含上述任一項之氧化物半導體裝置。
依據本發明之另一觀點，該顯示裝置包含電致發光裝置。
依據本發明之另一觀點，該顯示裝置包含液晶格。
依據本發明之另一觀點，複數該顯示裝置和複數該場效電晶體係二維配置於該基板上。
依據本發明，可有效地抑制半導體層之電阻的下降，其係由大氣中之水、來自屏障層(屏障包覆層和保護層)擴散之氫及來自基板之水或擴散之氫所造成。此外，可提供一種氧化物半導體裝置，其可在250℃或以下之溫度經由低溫程序並使用包含4×1021 原子/立方公分以上之氫的屏障層而予形成，並具有高生產率。此外，PECVD可作為屏障層之形成方法。
以下，參照圖式詳細描述依據本發明之包括絕緣層的氧化物半導體裝置和使用氧化物半導體裝置之顯示設備。
圖1A和1B描繪底部閘極/底部接點場效電晶體之結構範例，其為包括依據本發明之絕緣層結構的代表性氧化物半導體裝置。
圖1A描繪基板10、作為屏障包覆層之第三絕緣層10a、第二絕緣層10b、閘極電極11、作為閘極絕緣層之第一絕緣層12、源極電極13、汲極電極14、氧化物半導體層15、作為保護層之第一絕緣層16、作為保護層之第二絕緣層17及作為保護層之第三絕緣層18。
圖1B描繪基板10、作為屏障包覆層之第三絕緣層10a、閘極電極11、作為第一閘極絕緣層之第二絕緣層12a、作為第二閘極絕緣層之第一絕緣層12b、源極電極13、汲極電極14、氧化物半導體層15、作為保護層之第一絕緣層16、作為保護層之第二絕緣層17及作為保護層之第三絕緣層18。請注意，在後續圖式中相同代號標示上述相同元件。
(基板)
有關圖1A和1B中所描繪之形成氧化物半導體裝置之基板10，可使用適於下列低溫程序之基板。具體地，可使用以聚乙烯對苯二甲酸酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醯亞氨或聚碳酸酯製造之塑膠膜或片，且其在250℃或以下之溫度執行的程序中是有效的。請注意，對低溫程序而言該等基板通常具有高氣體傳輸屬性或氣體釋放屬性，因此其需要形成屏障包覆層10a，以便抑制對於氧化物半導體層15之影響。此外，亦相對於低鹼玻璃基板，需要使用屏障包覆層10a以避免鹼金屬元件於形成氧化物半導體裝置之程序期間，擴散進入圖1A之閘極絕緣層12或進入圖1B之第二和第一閘極絕緣層12a和12b。此外，需要使用屏障包覆層10a以避免鹼金屬元件擴散進入氧化物半導體層15。
(氧化物半導體層)
對圖1A和1B中所描繪之氧化物半導體層15而言，可使用包含選自Sn、In和Zn組成之群組中至少一項元素的非結晶形氧化物。
此外，在Sn被選為非結晶形氧化物之至少一項組成元素的狀況下，Sn可以Sn1-p M4p 替代(0<p<1，M4係選自具有小於Sn之原子數的IV族元素之Si、Ge和Zr組成之群組)。
此外，在In被選為非結晶形氧化物之至少一項組成元素的狀況下，In可以In1-q M3q 替代(0<q<1，M3係選自具有小於In之原子數的III族元素之B、Al、Ga和Y組成之群組)。
此外，在Zn被選為非結晶形氧化物之至少一項組成元素的狀況下，Zn可以Zn1-r M2r 替代(0<r<1，M2係選自具有小於Zn之原子數的II族元素之Mg和Ca組成之群組)。
可應用於本發明之特定非結晶形材料包括Sn-In-Zn氧化物、In-Zn-Ga-Mg氧化物、In氧化物、In-Sn氧化物、In-Ga氧化物、In-Zn氧化物、Zn-Ga氧化物及Sn-In-Zn氧化物。組成金屬原子之成分比不必然設定為1：1。請注意，在僅使用Zn或Sn的狀況下，難以產生非結晶形。添加In，藉以易於產生非結晶形相位。例如，若為In-Zn系統，除了氧外，原子數之比例可設定為包含約20原子%或以上之In的成分。若為Sn-In系統，除了氧外，原子數之比例可設定為包含約80原子%或以上之In的成分。若為Sn-In-Zn系統，除了氧外，原子數之比例可設定為包含約15原子%或以上之In的成分。
當將檢測之薄膜歷經以約0.5度入射角之X光衍射且接著未檢測到清晰的衍射峰值(即觀察光環圖案)，便可判斷該薄膜具有非結晶形結構。請注意，當上述材料用於氧化物半導體裝置時，依據本發明未排除包含具微晶狀態之組成材料的半導體層。
(絕緣層)
依據本發明之絕緣層需具有抑制氧化物半導體縮小之功能。該縮小抑制功能需要兩種不同的功能：避免由絕緣層本身造成之氧化物半導體的縮小；及抑制氫原子擴散之功能，其中氫原子係從屏障層擴散進入氧化物半導體層。
第一絕緣層係由氧化物形成，該氧化物具有抑制與第一絕緣層接觸之氧化物半導體縮小之功能。具體地，希望具50nm或更高厚度之SiOx ，更具體地，希望具4×1021 原子/立方公分或更少氫含量之矽氧化物(SiOx )。在此描述中，為表示可使用SiO2 成分，即使當偏離化學計量學時亦然，便使用SiOx 標記。在本發明中，對於第一絕緣層之氫含量的下限值並無特別限制。只要可確保如設計之絕緣性能，氫含量可以是小的，且理論上可以為零。為如上述地降低氫含量，可經由噴濺而形成第一絕緣層。
依據本發明之發明者的知識，只要可發揮抑制氧化物半導體減少之功能而不造成其他裝置特徵的不利影響，SiOx 層(亦稱為SiOx 膜)之厚度上限並無特別限制。可考量裝置(例如TFT)之必要特徵、製造程序的節拍時間等，以適當地決定SiOx 層之厚度。在本發明中，可適當地採用厚度範圍從50nm至10μm之SiOx 層的厚度。
此外，為確認第一絕緣層SiOx 之屏障性能，於大氣中判斷僅包括第一絕緣層SiOx 之氧化物半導體的電阻變化。
圖10為用以測量於包含濕氣之大氣中鍛燒之In-Ga-Zn-O非結晶形氧化物膜的導電性變化而製造之樣本的示意截面圖。該樣本之形成係經由定型於Corning #1737玻璃基板上形成之具20nm厚度之InGaZnO4 薄膜，形成電極，並接著經由噴濺具100nm厚度之SiOx 膜而形成作為保護層。
圖11表示InGaZnO4 薄膜之導電性，其係當圖10中所描繪之樣本分別以200℃、250℃和300℃鍛燒時獲得。符號o標示樣本於空氣中鍛燒達一小時之導電性，及符號‧標示樣本於空氣中以各個溫度鍛燒達一小時並以相同溫度歷經蒸汽鍛燒達一小時之導電性。蒸汽鍛燒係經由將圖10中所描繪之樣本和純水真空密封於玻璃管內而予執行。此時純水的量於所使用之鍛燒溫度下被調整為約2大氣壓。如圖11中所描繪的，蒸汽鍛燒允許蒸汽傳播通過具100nm厚度之SiOx 絕緣層而達到氧化物半導體，且相較於於空氣中鍛燒的狀況，氧化物半導體之導電性增加。結果表示氧化物半導體之載子密度因蒸汽亦經由以250℃或更低之溫度執行之程序而予提升。咸認載子密度之提升係由藉蒸汽附加至氧化物半導體之H離子而造成。事實顯示僅100nm厚度之SiOx 層不足以具有如屏障層之功能，因此需形成另一屏障層。
此外，若如日本早期公開專利申請案No. 2003-086808中所描述的，使用通常用於包括氫化非結晶形矽之半導體裝置中的SiNy :H作為第一絕緣層，氧化物半導體層之電阻便降低。在此狀況下，經由噴濺形成之具有4×1021 原子/立方公分或更少之氫含量的SiOx 被用作第一絕緣層，和經由噴濺形成之具有4×1021 原子/立方公分或更少之氫含量的矽氮化物(SiNy )被用作第二絕緣層。在此描述中，為表示可使用Si3 N4 成分，即使當偏離化學計量學時亦然，便使用SiNy 標記。然而，如圖2A中所表示的，若SiOx 之厚度小於50nm，氧化物半導體之減少抑制功能便不充分。換言之，接觸氧化物半導體之第一絕緣層需為具50nm或更高厚度之SiOx 。
第二絕緣層係由具有避免氫原子從下述包含大量氫(例如5×1021 原子/立方公分或更多)之第三絕緣層(屏障層)擴散之功能的氮化物形成。(在此描述中，"大量"意即包含高於4×1021 原子/立方公分之氫。)此外，作為具有避免因以250℃之最高程序溫度執行之程序中的熱之氫擴散的功能之第二絕緣層，需使用50nm或更高厚度之SiNy 。
依據本發明之發明者的知識，類似於第一絕緣層，第二絕緣層之厚度上限並無特別限制。可考量裝置(例如TFT)之必要特徵、製造程序的節拍時間等，以適當地決定第二絕緣層之厚度。在本發明中，可適當地採用厚度範圍從50nm至10μm之SiNy 層的厚度。
其次，製造包括作為保護膜之第一絕緣層SiOx 和第二絕緣層之TFT，並經由改變第二絕緣層之氫含量而檢查來自絕緣層之氫擴散所造成之影響。SiOx 之厚度被設定為200nm，且SiNy 之厚度被設定為300nm。結果，在兩TFT之間的特徵中發現很大的差異，其中一TFT使用具有4×1021 原子/立方公分之氫含量的絕緣層SiNy 作為第二絕緣層，另一TFT使用具有3×1022 原子/立方公分之氫含量的絕緣層SiNy 作為第二絕緣層。圖2B顯示包括具有4×1021 原子/立方公分之氫含量的絕緣層SiNy 之TFT(‧)與具有3×1022 原子/立方公分之氫含量的絕緣層SiNy 之TFT(Δ)之轉移特徵的比較。從圖2B發現包括具有較大氫含量之絕緣層SiNy 的TFT(Δ)無法降低汲極電流，甚至當施予負閘極電壓亦然，因此氧化物半導體之電阻被降低。因電流流動超出用於判斷之裝置的判斷限制，所以使具有較大氫含量之TFT的轉移特徵完全平坦。
換言之，第二絕緣層之氫含量需被設定為4×1021 原子/立方公分或更低，以便不供應氫予具有避免氫擴散之低功能的第一絕緣層和氧化物半導體層。在本發明中，對於第二絕緣層之氫含量的下限值並無特別限制。只要可確保如同設計之絕緣性能，氫含量可為小，且理論上可以為零。此外，為體現具有小氫含量之層，需經由噴濺而形成第一絕緣層和第二絕緣層。
在本發明中，可連續形成第一絕緣層和第二絕緣層。為經由噴濺而連續形成第一絕緣層和第二絕緣層，例如，氧氣(氮氣)最初被用作噴濺氣體，並逐漸更換為氮氣(氧氣)藉以形成第一絕緣層和第二絕緣層。另一方面，除了於一噴濺設備中經由更換噴濺氣體之形成外，第一絕緣層和第二絕緣層可經由於多個噴濺設備(沈積膜形成室)間彼此交流並於每一沈積膜形成室使用不同噴濺氣體而予形成。因而形成之第一絕緣層和第二絕緣層具有層厚度方向之氧和氮之濃度分佈，其中第一絕緣層和第二絕緣層之一包含較多之氧，另一則包含較多之氮。在此狀況下，氧和氮之濃度分佈可為連續式或可為階梯式。
當形成具4×1021 原子/立方公分或更少之第一絕緣層和第二絕緣層時，便需噴濺，因為其材料不包含氫化物。然而，通常噴濺中之膜形成速率緩慢，且其難以以低成本形成具300nm或更高之厚度的膜。結果，其難以僅以第一絕緣層和第二絕緣層而確保充分的屏障性能。因而，其需要形成屏障層作為第三絕緣層。
有關屏障層，通常使用包含大量的氫並經由PECVD而形成之SiNz 、SiOm Nn 和SiC層。在此描述中，為區分具較大氫含量之第三絕緣層SiNy 與具較小氫含量之第二絕緣層SiNy ，將SiNz 標示用於具較大氫含量之第三絕緣層。此外，為表示成分可於具抗濕之屏障性能的範圍內適當地調整，將SiOm Nn 標示用於SiON。該些屏障層已知具有針對不利影響例如結晶矽、非結晶形矽和有機半導體之一般半導體的氧和水(包括蒸汽)之高屏蔽性能。此外，相較於用以形成SiNy 和SiOm Nn 之噴濺，PECVD提供較高的膜形成速率和高生產率。
此外，樹脂層可被用作第三絕緣層。
此處，描述第二絕緣層避免第三絕緣層氫擴散之影響。圖3至6描繪絕緣層之層壓膜結構，其係用於其中影響證明之實驗。結晶矽基板被用作基板，其中氫脫附量可予忽略。圖4描繪該結構，其中將成為第三絕緣層之SiNz 係以250℃之基板溫度經由PECVD而於結晶矽基板上形成350nm之厚度。圖5描繪成為第二絕緣層之SiNy ，及圖6描繪成為第一絕緣層之SiOx ，SiOx 和SiNy 係以室溫經由噴濺而直接於圖4之第三絕緣層上形成50至300nm之厚度。圖3描繪該結構，其中依據本發明之絕緣層的第二絕緣層和第一絕緣層層壓於基板上，其上層壓圖4之第三絕緣層。與氧化物半導體接觸之第一絕緣層為具100nm厚度之SiOx ，且未與氧化物半導體接觸之第二絕緣層為具50nm厚度之SiNy 。SiOx 和SiNy 層均以室溫經由噴濺而形成。對SiOx 之噴濺膜形成而言，使用具3吋直徑之SiO2 目標，且射頻(RF)輸入功率為400W。SiOx 之膜形成時的氣壓被設定為總壓力0.1Pa，且當時之氣體流速被設定為Ar：O2 =50：50。此外，對SiNy 之噴濺膜而言，使用具3吋直徑之Si3 N4 目標，且RF輸入功率為400W。SiNy 之膜形成時的氣壓被設定為總壓力0.1Pa，且當時之氣體流速被設定為Ar：N2 =50：50。
圖3至6中所描繪之第三絕緣層具350nm厚度，第一絕緣層具300nm厚度，及第二絕緣層具300nm厚度，係歷經次級離子質譜(SIMS)。SiNz 之第三絕緣層包含3×1022 原子/立方公分之氫，SiOx 之第一絕緣層包含4×1020 原子/立方公分之氫，及SiNy 之第二絕緣層包含1×1020 原子/立方公分之氫。
其次，圖3至6中所描繪之每一樣本的氫脫附量係由熱脫附光譜決定。
將被決定之溫度範圍被設定為50℃至350℃之溫度，其係以與基板表面接觸之熱電偶決定，且定量使用之溫度範圍被設定為50℃至250℃。
所釋放之氣體經相應於H2 + 之質量數的離子強度(m/z)2識別為氫。
圖7顯示SiNz 之氫脫附頻譜(o)，其係經由PECVD形成並被用作具有圖4之結構的第三絕緣層，及當第二絕緣層被設定為具圖5之結構並由熱脫附光譜決定之50nm的噴濺SiNy 時獲得之頻譜(█)。在經由PECVD形成並包含大量氫的第三絕緣層SiNz 中，約於200℃開始氫脫附。此外，作為第二絕緣層之50nm噴濺SiNy 於直至350℃的整個基板溫度範圍內抑制來自第三絕緣層之氫脫附，此揭露了噴濺SiNy 具有避免氫擴散之功能。
圖8顯示於圖5和6所描繪之結構中以50℃至250℃之基板溫度的整體氫脫附量，同時設定以50℃之基板溫度的H2 + 脫附量作為背景。圖8顯示當作為圖6之結構中之第一絕緣層的噴濺SiOx (Δ)之厚度和作為圖5之結構中之第二絕緣層的噴濺SiNy (█)之厚度各從50nm改變為200nm所獲得之整體氫脫附量的相依。此外，依據本發明在圖3之結構中，符號‧之圖表為當使用噴濺SiOx 作為100nm之第一絕緣層、噴濺SiNy 作為50nm之第二絕緣層和PECVD SiNz 作為350nm之第三絕緣層時所獲得之整體氫脫附量。
圖8顯示依據本發明之絕緣層的整體氫脫附量，其包括作為100nm之第一絕緣層的噴濺SiOx 、作為50nm之第二絕緣層的噴濺SiNy 和作為350nm之第三絕緣層的PECVD SiNz 等三層。此外，圖8表示包括依據本發明之三層的絕緣層具有經由避免從第三絕緣層發射之氫原子擴散而抑制半導體減少的功能。
如上述，包括各具個別功能之三或更多層之絕緣層在體現避免氫原子擴散之功能方面和抑制氧化物半導體減少之功能方面是有效的。
在該些絕緣層係形成於氧化物半導體之下部的狀況下，絕緣層變成圖1A中所描繪之屏障包覆層10a和10b及閘極絕緣層12，或圖1B中所描繪之屏障包覆層10a及第一和第二閘極絕緣層12a和12b。在該些絕緣層係形成於氧化物半導體之上部的狀況下，絕緣層變成圖1A和1B中所描繪之保護層16至18。
以下，依據本發明之氧化物半導體裝置係以場效電晶體之範例而予描述。
(底部閘極/底部接點氧化物半導體場效電晶體)
基於上述非結晶形氧化物半導體和絕緣層之使用，可製造圖9之底部閘極/底部接點薄膜電晶體。
以下，場效電晶體(即依據本發明之絕緣層被用作保護層之該等氧化物半導體裝置之一)係使用圖9作為範例而予相繼描述。
首先，用以形成閘極電極11之電極層係形成於基板10之上。有關基板10，可使用以聚乙烯對苯二甲酸酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醯亞氨或聚碳酸酯製造之塑膠膜或片，且其在250℃或以下之溫度執行的製造程序中是有效的。事實上，可使用玻璃基板或不銹鋼基板。閘極電極可使用噴濺、脈衝雷射蒸汽沈積法(PLD )、電子束蒸發、化學蒸汽沈積(CVD)等而予形成。電極材料可為任何具有令人滿意之導電性的材料。例如，可使用例如In2 O3 :Sn、ZnO和Inx Zny O之氧化物導體，例如鉑(Pt)、金(Au)、鎳(Ni)、鋁(Al)、鉬(Mo)和其合金之金屬的金屬電極材料，及其層壓膜。其次，經由使用光刻而形成閘極電極11之圖樣。接著，閘極絕緣層12係形成於具有定型閘極電極11之基板10上。閘極絕緣層可使用噴濺、脈衝雷射蒸汽沈積法(PLD)、電子束蒸發、化學蒸汽沈積(CVD)等而予形成。閘極絕緣材料可為任何具有相對於氧化物半導體而令人滿意之絕緣屬性和不可縮小屬性之材料。例如，可使用經由噴濺而形成之SiOx 。其次，形成用以形成源極電極13和汲極電極14之電極層。電極層可經由使用與閘極電極11相同之方法和材料而予形成。之後，經由使用光刻而形成源極電極13和汲極電極14。
包括氧化物膜之氧化物半導體層15係形成於包括定型源極電極13和汲極電極14之閘極絕緣層12上。氧化物半導體層15可經由使用噴濺、PLD、電子束蒸發、CVD等而予形成。氧化物半導體層15係使用光刻和蝕刻而予定型。
接著，經由噴濺而於氧化物半導體上形成具50nm或更高厚度之SiOx ，作為具有抑制減少之功能的第一絕緣層16。隨即，經由噴濺而形成具50nm或更高厚度之SiNy ，作為具有抑制氫原子傳輸之功能的第二絕緣層17。再隨即，經由PECVD而形成作為第三絕緣層18之SiNz 。當使用具低耐熱性之塑膠基板等時，用以形成SiNz 層之溫度被設定為250℃或更低，且該層包含大量氫。之後，經由光刻和蝕刻而於保護層16至18中形成接觸孔，藉以完成氧化物半導體場效電晶體。
在本發明中，如上述，多個氧化物半導體場效電晶體可二維(平面中垂直和水平)配置於基板上。
(底部閘極/頂部接點氧化物半導體場效電晶體)
圖12A描繪底部閘極/頂部接點薄膜電晶體，其中依據本發明之絕緣層被用作保護層。閘極電極11、閘極絕緣層12、氧化物半導體層15、源極電極13和汲極電極14及作為保護層之第一至第三絕緣層16至18係以與圖9之描述之相同方式而予形成，藉以獲得圖12A之結構。在此狀況下，可於源極電極13和汲極電極14形成之前沈積第一絕緣層16或第一和第二絕緣層16和17，且接著經由使用光刻而使第一和第二絕緣層歷經定型，藉以獲得圖12B或12C之結構。在圖12A至12C的任一結構中，於氧化物半導體層上形成三層絕緣層。
接著，使用圖12D作為範例而相繼描述底部閘極/頂部接點薄膜電晶體，其中依據本發明之絕緣層被用作基本層(包括屏障包覆層和閘極絕緣層)。
SiNz 之屏障包覆層(第三絕緣層)10a係經由PECVD而形成於圖12D中所描繪之基板10上，隨即，形成以金屬製造之閘極電極11。經由噴濺形成具50nm或更高厚度之SiNy ，作為具有避免氫原子從屏障包覆層擴散之功能的第二閘極絕緣層(第二絕緣層)12a，並經由噴濺而進一步於其上形成具50nm或更高厚度之SiOx ，作為具有抑制氧化物半導體減少之功能的第一閘極絕緣層(第一絕緣層)12b。
之後，形成氧化物半導體層15和作為保護層16之第一絕緣層。於第一絕緣層16中形成接觸孔，並形成源極電極13和汲極電極14，藉以完成底部閘極/頂部接點薄膜電晶體。當包括依據本發明之三層的絕緣層被用作基本層(閘極絕緣層和屏障包覆層)時，屏障包覆層中所包含之大量氫便無影響，藉此可提供具低洩漏電流之氧化物半導體裝置，其可以250℃或更低之溫度的低溫程序中形成。
在本發明中，如上述，多個底部閘極/頂部接點薄膜電晶體可二維(平面中垂直和水平)配置於基板上。
(頂部閘極/底部接點氧化物半導體場效電晶體)
圖13A描繪頂部閘極/底部接點薄膜電晶體，其中依據本發明之絕緣層被用作保護層。源極電極13和汲極電極14、氧化物半導體層15、閘極電極11及作為閘極絕緣層和保護層之第一至第三絕緣層16至18係以與圖9之描述之相同方式而予形成。在此狀況下，具有抑制氧化物半導體減少之功能的第一絕緣層16亦作為閘極絕緣層12。第二絕緣層17具有避免來自第三絕緣層18之氫擴散的功能。此外，如圖13B中所描繪的，具有抑制氧化物半導體減少之功能的第一絕緣層16和具有避免氫擴散之功能的第二絕緣層17可分別被用作第一閘極絕緣層12a和第二閘極絕緣層12b，且接著該層壓膜可被用作閘極絕緣層12。在圖13A和13B之任一結構中，於氧化物半導體上形成三層絕緣層。
此外，圖13C描繪頂部閘極/底部接點薄膜電晶體，其中依據本發明之絕緣層被用作基本層。
首先，經由PECVD而於基板10上形成SiNz 之屏障包覆層(第三絕緣層)10a。當使用具低熱電阻之塑膠基板等時，便以250℃或更低之溫度形成屏障包覆層，且其中包含大量氫。隨即，經由噴濺形成具50nm或更高厚度之SiNy ，以作為具有避免氫原子擴散之功能的第二絕緣層10b。此外，經由噴濺形成具50nm或更高厚度之SiOx ，以作為具有抑制氧化物半導體介面減少之功能的第一絕緣層10c。之後，形成源極電極13和汲極電極14。為形成該等電極，可使用噴濺、PLD、電子束蒸發、CVD等。電極材料可為具有令人滿意之導電性的任何材料。例如，可使用例如In2 O3 ：Sn、ZnO和Inx Zny O之氧化物導體，及例如Pt、Au、Ni、Al和Mo之金屬的金屬電極材料。
源極電極13和汲極電極14係經由光刻而予定型。
其次，於包括定型源極電極13和汲極電極14之第一基本層10c之上形成以氧化物膜形成之氧化物半導體層15。氧化物半導體層15可經由噴濺、PLD、電子束蒸發等而予製造。
接著，閘極絕緣層12係形成於氧化物半導體層15上。閘極絕緣層12可經由噴濺、PLD、電子束蒸發等而予製造。閘極絕緣材料可為具有令人滿意之絕緣性能的任何材料。例如，可使用經由噴濺而形成之SiOx 。其次，形成閘極電極11。閘極電極11可以與源極電極13和汲極電極14之相同方式用相同材料而予形成。因而，氧化物半導體場效電晶體完成。當包括依據本發明之三層的絕緣層被用作基本層時，屏障包覆層中所包含之大量氫便無影響，藉此可提供具低洩漏電流之氧化物半導體裝置，其可以等於或低於250℃之溫度的低溫程序中形成。
在本發明中，如上述，多個氧化物半導體場效電晶體可二維(平面中垂直和水平)配置於基板上。
(包括基本層和保護層之氧化物半導體場效電晶體)
下列描述一種氧化物半導體場效電晶體，其中依據本發明之絕緣層被用作基本層和保護層。
如圖1A中所描繪的具有避免氫擴散之功能的第一屏障包覆層10a(第三絕緣層)和第二屏障包覆層10b(第二絕緣層)被沈積於基板10上。之後，形成圖9和12A至12D或圖13A至13C中所描述之底部閘極場效電晶體或頂部閘極場效電晶體。此外，如圖1B中所示，當底部閘極場效電晶體係形成於以單一層形成之屏障包覆層10a(第三絕緣層)上時，閘極絕緣層被製造成第二絕緣層12a和第一絕緣層12b之層壓層。此外，可提供具避免氫擴散之功能並成為與屏障包覆層10a接觸之第二絕緣層12a。
在本發明中，如上述，多個場效電晶體可二維(平面中垂直和水平)配置於基板上。
(顯示設備)
以下，進行顯示設備之描述，其中使用依據本發明之氧化物半導體場效電晶體。
作為依據本發明之氧化物半導體場效電晶體的輸出端子之汲極，被連接至例如有機電致發光(EL)裝置或液晶裝置之顯示裝置的電極，藉此可形成顯示設備。以下，參照顯示設備之截面圖的圖14而描述顯示設備之架構的具體範例。
如圖14中所描繪的，場效電晶體120如上述圖1B中而形成於基板110上。在本發明中，多個場效電晶體可二維(平面中垂直和水平)配置於基板上。電極130被連接至場效電晶體120之汲極電極124，及電洞傳輸層131a和發射層131b被形成於電極130上。此外，電極132被形成於發射層131b上。基此結構，被允許流入發射層131b之電流，可依據從源極電極123流至汲極電極124並通過於非結晶形氧化物半導體層122中形成之通道的電流值而予控制。因此，電流值可依據場效電晶體120之閘極電極121的電壓而予控制。此處，電極130、電洞傳輸層131a、發射層131b及電極132形成有機電致發光裝置。請注意，圖14亦描繪第一絕緣層125、第二絕緣層126、第三絕緣層127、作為屏障包覆層之第三絕緣層10a、作為閘極絕緣層之第二絕緣層12a及作為閘極絕緣層之第一絕緣層12b。
另一方面，如圖15中所描繪的，汲極電極124被延伸並連接至電極130，因此可獲得該結構其中汲極電極124被用作電極130，其供應電壓予插於高電阻層133和135之間之液晶格或電泳粒子格134。液晶格或電泳粒子格134、高電阻層133和135、電極130及電極132形成顯示裝置。施予顯示裝置之電壓可依據從源極電極123經由圖15中未描繪之儲存電容器而流至汲極電極124並通過於非結晶形氧化物半導體層122中形成之通道的電流值而予控制。因此，該電流值可依據場效電晶體(TFT)120之閘極電極121的電壓而予控制。在此狀況下，當顯示裝置之顯示媒體為將液體和粒子密封於絕緣膜中之膠囊時，便不需高電阻層133和135。圖15中由其他代號標示之組件代表圖14中之相同組件。
(底部閘極/共面氧化物半導體場效電晶體)
圖16描繪底部閘極/共面氧化物半導體場效電晶體，其中本發明之絕緣層被用作保護層。
閘極電極11、閘極絕緣層12及氧化物半導體層15係形成如參照圖9之上述。接著，經由噴濺而於氧化物半導體上形成之具50nm或更高厚度的SiOx 將被用作具有抑制氧化物半導體減少之功能的保護層16(第一絕緣層)。隨即，經由噴濺而形成之具50nm或更高厚度的SiNy 將被用作具有抑制氫原子傳輸之功能的保護層17(第二絕緣層)。此外，保護層16和保護層17係經由光刻和蝕刻而予定型。在光刻中，可經由使用閘極電極11作為遮罩並以自我校準之方式定型保護層16和17，而執行背部曝光。再隨即，由SiNz 形成之第三絕緣層18係經由PECVD而予形成。有關源極氣體，係使用SiH4 氣體、NH3 氣體、N2 氣體等。此外，可使用例如SiNz 、SiOm Nn 或SiC之膜。由於經由PECVD形成膜期間產生之氫，包含氫作為組成元素之氣體所造成之電漿，或從所形成之絕緣層18擴散之氫，氫被附加至未被保護層16和17覆蓋之氧化物半導體層的區域。在此狀況下，有關為加氫之量的調整，可經由於PECVD形成膜之前僅使用H2 而執行加氫程序。基此加氫，未被保護層16和17覆蓋之氧化物半導體層的區域被製造成具有低電阻，且源極電極13和汲極電極14係相對於保護層16和17而以自我校準之方式形成。此外，在未被保護層16和17覆蓋之氧化物半導體層的區域中，其電阻可經由RF功率密度、膜形成溫度、電極間間距、源極氣體流速或在PECVD形成膜時之處理時間而予控制。
之後，接觸孔係形成於保護層18中，並形成源極線路19和汲極線路20，藉以完成底部閘極/共面氧化物半導體場效電晶體。
在本發明中，如上述，多個底部閘極/共面氧化物半導體場效電晶體可二維(平面中垂直和水平)配置於基板上。
以下，更詳細地描述本發明之範例。然而，本發明不限於下列範例。
(範例1)底部閘極/底部接點場效電晶體
描述一範例，其中製造圖9之底部閘極/底部接點場效電晶體。首先，用以形成閘極電極之電極層經由噴濺而被形成於玻璃基板10(Corning Inc.製造，#1737)。該電極係由Mo形成並具有50nm厚度。
接著，經由光刻和蝕刻而定型電極以形成閘極電極11。
其次，經由噴濺而形成具200nm厚度之SiOx 膜係作為閘極絕緣層12。該SiOx 膜係以室溫之基板溫度而由射頻(RF)噴濺設備形成。目標為具3吋直徑之SiO2 。RF輸入功率為400W。膜形成之大氣的總壓力為0.5Pa，且此時之氣體流速為Ar=100%。源極電極13和汲極電極14係以銦錫氧化物(ITO)形成並各具150nm厚度。源極電極13和汲極電極14係經由光刻和蝕刻而予定型。氧化物半導體層15係以具30nm厚度之In-Zn-Ga-O非結晶形氧化物半導體材料組成。氧化物半導體層15係以室溫(25℃)之基板溫度而由RF噴濺設備形成。具3吋直徑之具有In2 O3 ‧ZnO成分的多晶燒結體被用作目標，且RF輸入功率為200W。膜形成時大氣之總壓力為0.5Pa，且此時之氣體流速為Ar:O2 =95:5。之後，光刻和蝕刻被用以定型氧化物半導體層15。在氧化物半導體層15上，有關保護層16(第一絕緣層)和保護層17(第二絕緣層)，經由噴濺而相繼沈積具50nm厚度之SiOx 和具50nm厚度之SiNy 。為經由噴濺而沈積SiOx ，具3吋直徑之SiO2 被用作目標，且RF輸入功率為400W。SiOx 膜形成時大氣之總壓力為0.1Pa，且此時之氣體流速為Ar:O2 =50:50。為經由噴濺而沈積SiOy ，具3吋直徑之Si3 N4 被用作目標，且RF輸入功率為400W。SiNy 膜形成時之氣體流速為Ar:N2 =50:50。此外，經由PECVD而形成具300nm厚度之SiNz ，作為保護層18(第三絕緣層)。經由PECVD而形成SiNz 膜時之基板溫度被設定為250℃。有關程序氣體，係使用SiH4 氣體、NH3 氣體和N2 氣體。氣體流速被設定為SiH4 :NH3 :N2 =1:2.5:25。RF輸入功率密度和壓力分別被設定為0.9W/cm2 和150Pa。接著，接觸孔經由光刻和蝕刻而形成於該些保護層中。如上述，本發明之底部閘極/底部接點場效電晶體完成。
依據本範例而製造之底部閘極/底部接點場效電晶體展現有關磁滯現象特徵、一致性、高速可操作性等的極佳特徵，並相對於大氣而穩定。
(範例2)
描述一範例，其中製造圖12D之底部閘極/頂部接點場效電晶體。
首先，在包含鹼金屬的玻璃基板10，屏障包覆層10a係以250℃溫度經由PECVD而由SiNz 形成。隨即，閘極電極11係經由使用光刻、剝離和電子束蒸發而予定型。閘極電極11為5nm之Ti/40nm之Au/5nm之Ti的層壓層，其係經由電子束蒸發而沈積於屏障包覆層10a上。
其次，使用以SiNy 形成之閘極絕緣層12a和以SiOx 形成之閘極絕緣層12b的層壓結構，並如範例1中以室溫(25℃)經由噴濺而相繼分別沈積具150nm厚度之SiNy 和具50nm厚度之SiOx 。閘極絕緣層12b作為氧化物半導體層15之基本層。氧化物半導體層15係以與範例1相同之具30nm厚度的In-Zn-Ga-O非結晶形氧化物半導體材料形成。
接著，形成亦作為蝕刻停止層的保護層16(第一絕緣層)、源極電極13及汲極電極14。
有關亦作為蝕刻停止層的保護層16(第一絕緣層)，如範例1中以室溫(25℃)經由噴濺而形成具100nm厚度之SiOx 。此外，經由光刻和蝕刻而於保護層16(第一絕緣層)中形成接觸孔。
有關源極電極13和汲極電極14之電極材料，係使用銦錫氧化物(ITO)，其厚度為150nm。源極電極13和汲極電極14係經由光刻和蝕刻而予定型。
其次，鍛燒係以250℃之大氣溫度於熔爐中執行達0.5小時，以提升源極電極13和汲極電極14之導電性。因而，本發明之底部閘極/頂部接點場效電晶體完成。
依據本範例而製造之底部閘極/頂部接點場效電晶體展現有關磁滯現象特徵、一致性、高速可操作性等的極佳特徵。
(範例3)
本範例為一範例其中範例2之屏障包覆層10a係以250℃之基板溫度經由PECVD而以SiOm Nn 形成。當形成SiOm Nn 時，基板溫度被設定為250℃。有關程序氣體，係使用SiH4 氣體、N2 O氣體和N2 氣體。氣體流速被設定為SiH4 :N2 O:N2 =1:2.5:10。RF輸入功率密度和壓力分別被設定為0.25W/cm2 和150Pa。除了N2 氣體，可使用NH3 氣體。在形成屏障包覆層10a之後，以如範例2中之相同方式形成其他組件。因而，本發明之底部閘極/頂部接點場效電晶體完成。
依據本範例而製造之底部閘極/頂部接點場效電晶體展現有關磁滯現象特徵、一致性、高速可操作性等的極佳特徵。
(範例4)底部閘極/頂部接點場效電晶體
描述一範例，其中製造圖12C之底部閘極/頂部接點場效電晶體。
首先，閘極電極11經由光刻和蝕刻而被定型於玻璃基板10(Corning Inc.製造，#1737)上。閘極電極11係經由噴濺而以Mo形成於玻璃基板10上，具50nm厚度。
其次，如範例1中經由噴濺而形成具200nm厚度之SiO2 膜，作為閘極絕緣層12。氧化物半導體層15係以如範例1之相同In-Zn-Ga-O非結晶形氧化物半導體材料形成，具30nm厚度。
之後，經由光刻和蝕刻而定型氧化物半導體層15。
接著，形成亦作為氧化物半導體保護層之保護層16(第一絕緣層)和保護層17(第二絕緣層)、源極電極13和汲極電極14。
SiOx 和SiNy 之層壓結構被用於亦作為氧化物半導體保護層之保護層16和17，並如範例1中經由噴濺而相繼沈積具50nm厚度的SiOx 和具100nm厚度的SiNy 。此外，保護層16和17係經由光刻和蝕刻而予定型。
有關源極電極13和汲極電極14之電極材料，係使用ITO，其厚度為150nm。源極電極13和汲極電極14係經由光刻和蝕刻而予定型。
此外，有關保護層18(第三絕緣層)，係經由PECVD而形成具300nm厚度之SiNz 。此外，經由光刻和蝕刻而於保護層18中形成接觸孔。因而，本發明之底部閘極/頂部接點場效電晶體完成。
依據本範例而製造之底部閘極/頂部接點場效電晶體展現有關磁滯現象特徵、一致性、高速可操作性等的極佳特徵，並相對於大氣而穩定。
(範例5)頂部閘極/底部接點場效電晶體
描述一範例，其中製造圖13B之頂部閘極/底部接點場效電晶體。
首先，類似於範例1之以ITO形成之源極電極13和汲極電極14係經由噴濺而形成於玻璃基板10(Corning Inc.製造，#1737)上。請注意，源極電極13和汲極電極14具有50nm厚度。
接著，經由光刻和蝕刻而定型電極以獲得源極電極13和汲極電極14。
其次，在包括源極電極13和汲極電極14之玻璃基板10上，形成如範例1之具30nm厚度的相同In-Zn-Ga-O非結晶形氧化物半導體層15。之後，氧化物半導體層15係經由光刻和蝕刻而予定型。
接著，如範例1中經由噴濺而沈積閘極絕緣層16(12a)和17(12b)。SiOx 之厚度被設定為50nm以作為閘極絕緣層16(12a)，及SiNy 之厚度被設定為150nm以作為閘極絕緣層17(12b)。ITO被用作閘極電極材料並經由噴濺而沈積具50nm厚度。沈積之ITO歷經光刻和蝕刻而定型以形成閘極電極11。此外，經由PECVD而形成具300nm厚度之SiNz ，作為保護層18(第三絕緣層)。經由光刻和蝕刻而於保護層18中形成接觸孔。因而，本發明之頂部閘極/底部接點場效電晶體完成。
依據本範例而製造之頂部閘極/底部接點場效電晶體展現有關磁滯現象特徵、一致性、高速可操作性等的極佳特徵，並相對於大氣而穩定。
(範例6)
描述一範例，其中製造圖13C之頂部閘極/底部接點場效電晶體。
首先，在耐熱聚醯亞氨基板10上，以250℃溫度經由PECVD而形成具300nm厚度之屏障包覆層10a(第三絕緣層)。隨即，有關第二絕緣層10b，係在如範例1的相同狀況下以室溫(25℃)經由噴濺而形成具50nm厚度之SiNy 。再隨即，有關第一絕緣層10c，以室溫(25℃)經由噴濺而形成具100nm厚度之SiOx 。用以形成源極電極13和汲極電極14之電極層係以室溫(25℃)經由噴濺而予形成。有關電極材料，係使用銦錫氧化物(ITO)，其厚度為50nm。
接著，電極層係經由光刻和蝕刻而定型以形成源極電極13和汲極電極14。
其次，形成如範例1之具30nm厚度的相同In-Zn-Ga-O非結晶形氧化物。之後，經由光刻和蝕刻而定型氧化物半導體層15。
接著，形成閘極絕緣層12和閘極電極11。
SiOx 被用作閘極絕緣層材料，並經由噴濺而沈積具100nm厚度。閘極絕緣層12係經由光刻和剝離而予定型。
Mo被用作閘極電極材料，並經由噴濺而沈積具100nm厚度。閘極電極11係經由光刻和蝕刻而予定型。
其次，鍛燒係以250℃之大氣溫度於熔爐中執行達0.5小時，以提升源極電極13和汲極電極14之導電性。因而，本發明之頂部閘極/底部接點場效電晶體完成。
依據本範例而製造之頂部閘極/底部接點場效電晶體展現有關磁滯現象特徵、一致性、高速可操作性等的極佳特徵。
(範例7)包括基本層和保護層之底部閘極/底部接點場效電晶體
描述一範例，其中製造形成於圖1B之屏障包覆層上的底部閘極/底部接點場效電晶體。
首先，在耐熱聚醯亞氨基板10上，有關屏障包覆層10a(第三絕緣層)，係以250℃溫度經由PECVD而形成具100nm厚度之SiNz 。接著，用以於屏障包覆層10a上形成閘極電極之電極層係經由噴濺而予形成。有關電極材料，係使用Mo，其厚度為50nm。之後，電極層歷經光刻和蝕刻而定型以形成閘極電極11。
閘極絕緣層12a(第二絕緣層)和閘極絕緣層12b(第一絕緣層)係如範例1中經由噴濺而予沈積。分別形成具150nm厚度之SiNy 以作為閘極絕緣層12a，及形成具50nm厚度之SiOx 以作為閘極絕緣層12b。在形成閘極絕緣層12a和閘極絕緣層12b之後，以如範例1中之相同方式形成其他組件。
依據本範例而製造之底部閘極/底部接點場效電晶體展現有關磁滯現象特徵、一致性、高速可操作性等的極佳特徵，並相對於大氣而穩定。
(範例8)
在此範例中，描述圖14之顯示設備，其中使用底部閘極/底部接點場效電晶體。場效電晶體之製造程序與範例1相同。請注意，可使用圖1A、1B、9、12A至12D及13A至13C中所描繪的任一場效電晶體。接著，電極130係形成於場效電晶體120之汲極電極124之上並穿過保護層127。電極130係由經由噴濺而形成之ITO形成。電洞傳輸層131a和發射層131b係經由蒸汽沈積法而形成於電極130上。電洞傳輸層131a和發射層131b係分別由α-NPD和Alq3 形成。此外，電極132係經由蒸汽沈積法而形成於發射層131b上。MgAg被用作電極材料。因而，製造圖14中所描繪之顯示設備，其中有機電致發光裝置被用作顯示裝置。
(範例9)
在此範例中，描述圖15之顯示設備，其中使用底部閘極/底部接點場效電晶體。場效電晶體之製造程序與範例1相同。請注意，可使用圖1A、1B、9、12A至12D及13A至13C中所描繪的任一場效電晶體。在場效電晶體120中，形成汲極電極124之ITO島形膜的短端被延伸為100μm。除了延伸部分的90μm外，場效電晶體120被絕緣層125至127覆蓋，同時汲極電極124經由線路而電性連接至源極電極123和閘極電極121。絕緣層其上包覆聚醯亞氨膜133以執行研磨程序。
此時，銦錫氧化物(ITO)膜132和聚醯亞氨膜135以相同方式形成於塑膠基板140上並歷經研磨程序。因而準備之塑膠基板140被設於其上形成場效電晶體120之基板110的對面，彼此相距5μm。該空間被填注向列型液晶134。此外，一對極化板100和150被置於如上述所獲得之結構的兩端。此處，當將電壓施予場效電晶體120之源極電極123以改變施予閘極電極121之電壓時，該電壓變化僅改變30μm×90μm區域的光透射比，此係自汲極電極124延伸之ITO島形膜的一部分。此光透射比在場效電晶體120處於開啟(ON)狀態下，亦可隨著施予源極電極與汲極電極之間之閘極電壓的電壓而持續地被改變。如圖15中所描繪的，因而製造包括作為顯示裝置之液晶格的顯示設備。
(範例10)
在此範例中，相對於範例9，使用該結構其中白塑膠基板110被作為其上形成場效電晶體之基板，場效電晶體120之電極替代地以金形成，並排除聚醯亞氨膜133和135及極化板100和150。此外，採用該結構其中白塑膠基板110與透明塑膠基板140之間所定義之空間被填注包含粒子和封於絕緣膜中之液體的膠囊134。在具有該等結構之顯示設備中，施予延伸之汲極電極與置於上部之ITO膜之間之電壓係受場效電晶體控制，因而膠囊中之粒子上下移動。此移動可控制從透明基板端檢視之延伸汲極電極區域的反射係數，因而體現顯示。
(範例11)
描述一範例，其中製造圖16之底部閘極/共面場效電晶體。
首先，閘極電極11經由光刻和蝕刻而於玻璃基板10(Corning Inc.製造，#1737)上定型。閘極電極11係經由噴濺而以Mo於玻璃基板10上形成，具有50nm厚度。
其次，如範例1中經由噴濺而形成具200nm厚度之SiO2 膜，作為閘極絕緣層12。氧化物半導體層15係以如範例1之具30nm厚度之相同In-Zn-Ga-O非結晶形氧化物半導體材料形成。
之後，氧化物半導體層15係經由光刻和蝕刻而予定型。
接著，形成保護層16(第一絕緣層)和保護層17(第二絕緣層)。
SiOx 和SiNy 之層壓結構被用於保護層16和17，且具50nm厚度之SiOx 和具100nm厚度之SiNy 係如範例1中經由噴濺而相繼分別沈積。此外，保護層16和17係經由光刻和蝕刻而予定型。在光刻中，經由使用閘極電極11作為遮罩而執行背部曝光。
有關保護層18(第三絕緣層)，如範例1中經由PECVD而形成具300nm厚度之SiNz 。在此狀況下，未被保護層16和17覆蓋之氧化物半導體區域被製造為具低電阻，藉以形成源極電極13和汲極電極14。
接著，經由光刻和蝕刻而於保護層18中形成接觸孔。
Mo被用作源極線路19和汲極線路20之電極材料，其具有150nm厚度。源極線路19和汲極線路20經由光刻和蝕刻而予定型。因而，本發明之底部閘極/共面場效電晶體完成。
依據本範例而製造之底部閘極/底部接點場效電晶體展現有關磁滯現象特徵、一致性、高速可操作性等的極佳特徵，並相對於大氣而穩定。
雖然本發明已參照示範範例予以描述，應理解的是本發明不限於所揭露之示範範例。下列申請專利範圍將依據最廣泛之解譯，以便包含所有該等修改及等效結構和功能。
10．．．基板
10a、18、127．．．第三絕緣層
10a、10b．．．屏障包覆層
10b、17、12a、126．．．第二絕緣層
10c．．．第一基本層
11、121．．．閘極電極
12、16、12b、125．．．第一絕緣層
12、12a、12b．．．閘極絕緣層
13、123．．．源極電極
14、124．．．汲極電極
15．．．氧化物半導體層
16、17、18、127．．．保護層
19．．．源極線路
20．．．汲極線路
100、150．．．極化板
110、140．．．塑膠基板
120．．．場效電晶體
122．．．非結晶形氧化物半導體層
125、126、127．．．絕緣層
130、132．．．電極
131a．．．電洞傳輸層
131b．．．發射層
132．．．銦錫氧化物膜
133、135．．．聚醯亞氨膜
133、135．．．高電阻層
134．．．液晶格或電泳粒子格
134．．．向列型液晶
134．．．膠囊
Id．．．汲極電流
Vd．．．汲極電壓
Vg．．．閘極電壓
圖1A和1B為示意圖，描繪底部閘極/底部接點氧化物半導體場效電晶體，其中本發明之絕緣層被用作基本層和保護層。
圖2A和2B顯示若被用作第一絕緣層之SiOx 的厚度被改變為25nm、50nm和100nm，在汲極電壓(Vd)=12V之狀況下，相對於閘極電壓(Vg)之汲極電流(Id)的判斷結果。
圖3為一示意圖，描繪絕緣層之層壓膜，其係經由於被用作第三絕緣層之絕緣層上形成具50nm或更高之厚度而與氧化物半導體接觸並被用作第二絕緣層的SiNy ，及具50nm或更高之厚度並被用作第一絕緣層的SiOx 而獲得。
圖4為一示意圖，描繪包括被用作第三絕緣層之絕緣層的基板。
圖5為一示意圖，描繪絕緣層之層壓膜，其係經由於包括被用作第三絕緣層之絕緣層的基板上僅形成具50nm或更高之厚度並被用作第一絕緣層的SiOx 而獲得。
圖6為一示意圖，描繪絕緣層之層壓膜，其係經由於包括被用作第三絕緣層之絕緣層的基板上僅形成具50nm或更高之厚度並被用作第二絕緣層的SiNy 而獲得。
圖7顯示經由熱脫附光譜而判斷絕緣層之層壓膜的結果，該層壓膜具有圖4和6中所描繪之結構。
圖8顯示在圖3、5和6所描繪之結構中以50℃至250℃之基板溫度執行之熱脫附光譜中的整體氫脫附量，同時以50℃之基板溫度作為背景設定H2 + 脫附量。
圖9為一示意圖，描繪底部閘極/底部接點氧化物半導體場效電晶體，其中使用本發明之絕緣層。
圖10為一示意圖，描繪依據本發明當In-Ga-Zn-O非結晶形氧化物於包含濕氣之大氣中煅燒時，In-Ga-Zn-O非結晶形氧化物膜之樣本的形狀。
圖11顯示依據本發明當In-Ga-Zn-O非結晶形氧化物於包含濕氣之大氣中煅燒時，In-Ga-Zn-O非結晶形氧化物膜之電阻率的改變。
圖12A、12B、12C及12D為示意圖，描繪底部閘極/底部接點氧化物半導體場效電晶體，其中使用本發明之絕緣層。
圖13A、13B及13C為示意圖，描繪頂部閘極氧化物半導體場效電晶體，其中使用本發明之絕緣層。
圖14為依據本發明之示範實施例之顯示設備的截面圖。
圖15為依據本發明之另一示範實施例之顯示設備的截面圖。
圖16為一示意圖，描繪底部閘極/共面氧化物半導體場效電晶體，其中使用本發明之絕緣層。
10．．．基板
10a、10b．．．屏障包覆層
11．．．閘極電極
12、12a、12b．．．閘極絕緣層
13．．．源極電極
14．．．汲極電極
15．．．氧化物半導體層
16、17、18．．．保護層

Claims (9)

  1. 一種氧化物半導體裝置，包含：一基板；一閘極電極；一源極電極；一汲極電極；一氧化物半導體層；及一絕緣層，其與該氧化物半導體層接觸，其中：該絕緣層包含：與氧化物半導體層接觸之第一絕緣層，其具有50nm或更高之厚度，並包含含矽(Si)和氧(O)之氧化物；與該第一絕緣層接觸之第二絕緣層，其具有50nm或更高之厚度，並包含含矽(Si)和氮(N)之氮化物；及與該第二絕緣層接觸之第三絕緣層；及該第一絕緣層和該第二絕緣層之每一者分別具有4×1021 原子/立方公分或更低之氫含量，且該第三絕緣層具有高於4×1021 原子/立方公分之氫含量。
  2. 如申請專利範圍第1項之氧化物半導體裝置，其中該第一絕緣層包含矽氧化物，該第二絕緣層包含矽氮化物，及該第三絕緣層包含矽氮化物和氮氧化矽(SiON)之一。
  3. 如申請專利範圍第1項之氧化物半導體裝置，其 中該第一絕緣層和該第二絕緣層係連續形成而為一絕緣層。
  4. 如申請專利範圍第1項之氧化物半導體裝置，其中該氧化物半導體層包含含選自下列群組之至少一元素的非結晶形氧化物半導體，該群組包括錫(Sn)、銦(In)和鋅(Zn)。
  5. 如申請專利範圍第1項之氧化物半導體裝置，其中至少一部分該第一絕緣層和該第二絕緣層被用作閘極絕緣層。
  6. 一種顯示設備，包含：如申請專利範圍第1項之氧化物半導體裝置；及一顯示裝置，其被連接至一基板上之一源極電極和一汲極電極之一。
  7. 如申請專利範圍第6項之顯示設備，其中該顯示裝置包含電致發光裝置。
  8. 如申請專利範圍第6項之顯示設備，其中該顯示裝置包含液晶格。
  9. 如申請專利範圍第6項之顯示設備，其中複數該顯示裝置和複數該場效電晶體係二維配置於該基板上。
TW097146793A 2007-12-04 2008-12-02 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備 TWI422034B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007313579A JP5213422B2 (ja) 2007-12-04 2007-12-04 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Publications (2)

Publication Number Publication Date
TW200941724A TW200941724A (en) 2009-10-01
TWI422034B true TWI422034B (zh) 2014-01-01

Family

ID=40467267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097146793A TWI422034B (zh) 2007-12-04 2008-12-02 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備

Country Status (8)

Country Link
US (1) US8502217B2 (zh)
EP (1) EP2195849B1 (zh)
JP (1) JP5213422B2 (zh)
CN (1) CN101884109B (zh)
AT (1) ATE503273T1 (zh)
DE (1) DE602008005773D1 (zh)
TW (1) TWI422034B (zh)
WO (1) WO2009072532A1 (zh)

Families Citing this family (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010123595A (ja) 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101732859B1 (ko) 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101361303B1 (ko) * 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
KR102097932B1 (ko) * 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013596A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20190141791A (ko) * 2009-07-31 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI528527B (zh) 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI746064B (zh) * 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN105810753A (zh) * 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
CN102891181B (zh) * 2009-09-16 2016-06-22 株式会社半导体能源研究所 晶体管及显示设备
WO2011036993A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic appliance including the display device
KR101809759B1 (ko) 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101763959B1 (ko) 2009-10-08 2017-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
CN102549638B (zh) 2009-10-09 2015-04-01 株式会社半导体能源研究所 发光显示器件以及包括该发光显示器件的电子设备
WO2011043215A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101820973B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR102070268B1 (ko) 2009-10-09 2020-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20170024130A (ko) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
KR20240042253A (ko) * 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052385A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867982B (zh) * 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR101082254B1 (ko) * 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011058882A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
CN102612714B (zh) 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101922849B1 (ko) * 2009-11-20 2018-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102667910B (zh) 2009-12-18 2015-11-25 株式会社半导体能源研究所 液晶显示设备和电子设备
KR101729933B1 (ko) * 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
EP2519972B1 (en) 2009-12-28 2019-06-12 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102129540B1 (ko) * 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8879010B2 (en) 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101873730B1 (ko) 2010-01-24 2018-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8947337B2 (en) * 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101924318B1 (ko) 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
CN106340542A (zh) * 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
KR20230155614A (ko) * 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
CN102770903B (zh) * 2010-02-26 2015-10-07 株式会社半导体能源研究所 显示装置及具备该显示装置的电子书阅读器
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102114012B1 (ko) 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101840797B1 (ko) * 2010-03-19 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130001546A1 (en) * 2010-03-26 2013-01-03 Tsuyoshi Kamada Display device and method for producing array substrate for display device
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
GB2479150B (en) * 2010-03-30 2013-05-15 Pragmatic Printing Ltd Transistor and its method of manufacture
JP5567886B2 (ja) * 2010-04-09 2014-08-06 株式会社半導体エネルギー研究所 半導体装置
KR101803730B1 (ko) 2010-04-09 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101748404B1 (ko) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN105321961B (zh) * 2010-04-23 2018-10-02 株式会社半导体能源研究所 半导体装置的制造方法
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011136018A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102906881B (zh) * 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102893403B (zh) 2010-05-21 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR101938726B1 (ko) * 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
KR102143469B1 (ko) 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI587405B (zh) * 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8786815B2 (en) 2010-09-07 2014-07-22 Au Optronics Corporation Driving circuit and display panel having the same
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI569041B (zh) * 2011-02-14 2017-02-01 半導體能源研究所股份有限公司 顯示裝置
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
TWI565067B (zh) * 2011-07-08 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130042867A (ko) 2011-10-19 2013-04-29 삼성디스플레이 주식회사 보호막 용액 조성물, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN102651341B (zh) * 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
KR101942980B1 (ko) * 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
KR20220088814A (ko) 2012-01-25 2022-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102068956B1 (ko) * 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
KR20140138276A (ko) * 2012-03-09 2014-12-03 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 박막 트랜지스터 소자 상에 실리콘 함유 막을 제조하는 방법
KR102029286B1 (ko) * 2012-03-09 2019-10-07 버슘머트리얼즈 유에스, 엘엘씨 디스플레이 디바이스를 위한 배리어 물질
CN102683422B (zh) * 2012-03-21 2016-03-23 京东方科技集团股份有限公司 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102683424B (zh) * 2012-04-28 2013-08-07 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
US8860023B2 (en) 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112013002407B4 (de) * 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2013168624A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板
US8957694B2 (en) * 2012-05-22 2015-02-17 Broadcom Corporation Wafer level package resistance monitor scheme
US20150171220A1 (en) * 2012-05-28 2015-06-18 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR20200019269A (ko) 2012-06-29 2020-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220013471A (ko) * 2012-06-29 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 디바이스
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102004398B1 (ko) 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6125176B2 (ja) * 2012-08-27 2017-05-10 シャープ株式会社 高透過率保護膜作製方法および半導体発光素子の製造方法
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
CN104823230B (zh) * 2012-11-21 2017-08-08 夏普株式会社 显示装置
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6108898B2 (ja) * 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
JP6152729B2 (ja) * 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
CN103236441B (zh) * 2013-04-22 2015-11-25 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
US9035301B2 (en) 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
TWI635750B (zh) 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
CN103456745B (zh) * 2013-09-10 2016-09-07 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
JP2015060996A (ja) * 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
JP6384822B2 (ja) * 2013-11-07 2018-09-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその製造方法
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
KR102296917B1 (ko) * 2014-09-15 2021-09-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
KR102221910B1 (ko) 2014-10-10 2021-03-05 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102337370B1 (ko) * 2014-10-22 2021-12-09 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
WO2016067585A1 (ja) * 2014-10-29 2016-05-06 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置及び薄膜半導体装置の製造方法
JP6425508B2 (ja) * 2014-11-25 2018-11-21 株式会社ジャパンディスプレイ 薄膜トランジスタ
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI629791B (zh) * 2015-04-13 2018-07-11 友達光電股份有限公司 主動元件結構及其製作方法
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
JP6685675B2 (ja) * 2015-09-07 2020-04-22 株式会社Ｊｏｌｅｄ 有機ｅｌ素子、それを用いた有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
WO2017071658A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管构成的电路结构及制造方法和显示器面板
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
US9853210B2 (en) * 2015-11-17 2017-12-26 International Business Machines Corporation Reduced process degradation of spin torque magnetoresistive random access memory
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6607309B2 (ja) 2016-03-18 2019-11-20 株式会社リコー 電界効果型トランジスタの製造方法
JP2017175022A (ja) * 2016-03-24 2017-09-28 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN107516647B (zh) * 2017-08-18 2021-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109891559B (zh) * 2017-09-05 2023-04-07 株式会社爱发科 半导体装置的制造方法
US11107929B2 (en) 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11121263B2 (en) 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same
JP2021044426A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置
KR20210117389A (ko) 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563174B2 (en) * 2001-09-10 2003-05-13 Sharp Kabushiki Kaisha Thin film transistor and matrix display device
US20060244107A1 (en) * 2003-06-20 2006-11-02 Toshinori Sugihara Semiconductor device, manufacturing method, and electronic device
US20070052025A1 (en) * 2005-09-06 2007-03-08 Canon Kabushiki Kaisha Oxide semiconductor thin film transistor and method of manufacturing the same
EP1770788A2 (en) * 2005-09-29 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63101740A (ja) 1986-10-17 1988-05-06 Nippon Telegr & Teleph Corp <Ntt> 縦型電界効果トランジスタ型ガスセンサ
JP3445187B2 (ja) 1999-08-03 2003-09-08 キヤノン株式会社 半導体素子の欠陥補償方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002206168A (ja) 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
US6858308B2 (en) 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
JP2003007629A (ja) 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
JP2004289034A (ja) 2003-03-25 2004-10-14 Canon Inc 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2007220818A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5354862B2 (ja) 2007-02-19 2013-11-27 キヤノン株式会社 アモルファス絶縁体膜及び薄膜トランジスタ
US20090050953A1 (en) * 2007-08-22 2009-02-26 Macronix International Co., Ltd. Non-volatile memory device and method for manufacturing the same
JP5443873B2 (ja) * 2008-07-28 2014-03-19 株式会社東芝 半導体装置及びその製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563174B2 (en) * 2001-09-10 2003-05-13 Sharp Kabushiki Kaisha Thin film transistor and matrix display device
US20060244107A1 (en) * 2003-06-20 2006-11-02 Toshinori Sugihara Semiconductor device, manufacturing method, and electronic device
US20070052025A1 (en) * 2005-09-06 2007-03-08 Canon Kabushiki Kaisha Oxide semiconductor thin film transistor and method of manufacturing the same
EP1770788A2 (en) * 2005-09-29 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof

Also Published As

Publication number Publication date
US8502217B2 (en) 2013-08-06
US20100283049A1 (en) 2010-11-11
JP2009141002A (ja) 2009-06-25
DE602008005773D1 (de) 2011-05-05
EP2195849A1 (en) 2010-06-16
JP5213422B2 (ja) 2013-06-19
ATE503273T1 (de) 2011-04-15
CN101884109B (zh) 2011-12-28
EP2195849B1 (en) 2011-03-23
CN101884109A (zh) 2010-11-10
TW200941724A (en) 2009-10-01
WO2009072532A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
TWI422034B (zh) 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
US8084307B2 (en) Method for manufacturing thin film transistor
US20080277663A1 (en) Thin film transistor and method of manufacturing the same
US8558323B2 (en) Thin film transistors having multi-layer channel
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
CN107004721B (zh) 薄膜晶体管阵列基板
KR20080052107A (ko) 산화물 반도체층을 구비한 박막 트랜지스터
TW201005950A (en) Thin film transistor and method of manufacturing the same
JP2008141119A (ja) 酸化物半導体を用いた表示装置及びその製造方法
CN104882486B (zh) 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
CN103022143A (zh) 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
US9153651B2 (en) Thin film transistor and method for manufacturing the same
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
KR101760839B1 (ko) 박막 전극 및 박막 스택을 증착하기 위한 방법
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
WO2019107043A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
US20190207031A1 (en) Thin-film transistor and manufacturing method thereof
Hong Fabrication and characterization of thin-film transistor materials and devices
KR20200057372A (ko) 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법
KR20140090452A (ko) 산화 갈륨 및 산화 게르마늄을 함유하는 산화 인듐계 스퍼터링 타겟, 이를 이용한 박막 트랜지스터, 및 디스플레이 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees