CN102709189A - 一种薄膜晶体管及其制作方法及一种阵列基板 - Google Patents
一种薄膜晶体管及其制作方法及一种阵列基板 Download PDFInfo
- Publication number
- CN102709189A CN102709189A CN2012101591940A CN201210159194A CN102709189A CN 102709189 A CN102709189 A CN 102709189A CN 2012101591940 A CN2012101591940 A CN 2012101591940A CN 201210159194 A CN201210159194 A CN 201210159194A CN 102709189 A CN102709189 A CN 102709189A
- Authority
- CN
- China
- Prior art keywords
- layer
- protection layer
- film transistor
- etching barrier
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 95
- 238000005530 etching Methods 0.000 claims abstract description 76
- 230000004888 barrier function Effects 0.000 claims abstract description 74
- 238000006243 chemical reaction Methods 0.000 claims abstract description 28
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 54
- 238000002161 passivation Methods 0.000 claims description 44
- 239000007789 gas Substances 0.000 claims description 43
- 229910052786 argon Inorganic materials 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 238000005516 engineering process Methods 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 13
- 239000013077 target material Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 239000011787 zinc oxide Substances 0.000 claims description 2
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 23
- 239000010410 layer Substances 0.000 description 229
- 239000010408 film Substances 0.000 description 34
- 239000012212 insulator Substances 0.000 description 18
- 238000002360 preparation method Methods 0.000 description 14
- 229910004205 SiNX Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000280 densification Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical group 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006353 environmental stress Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- HPNSNYBUADCFDR-UHFFFAOYSA-N chromafenozide Chemical compound CC1=CC(C)=CC(C(=O)N(NC(=O)C=2C(=C3CCCOC3=CC=2)C)C(C)(C)C)=C1 HPNSNYBUADCFDR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 239000002912 waste gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制作方法及一种阵列基板，涉及薄膜晶体管及其制作领域，用以提高薄膜晶体管驱动电压的稳定性以及寿命。本发明提供的薄膜晶体管的制作方法包括：形成栅极、有源层、源极和漏极的过程，以及形成栅极保护层和刻蚀阻挡层的过程；所述栅极保护层位于所述栅极和有源层之间，所述刻蚀阻挡层位于所述有源层上方、用于保护所述有源层；其中，所述栅极保护层和刻蚀阻挡层至少之一采用射频反应磁控溅射方法制作而成。
Description
技术领域
本发明涉及薄膜晶体管及其制作领域，尤其涉及一种薄膜晶体管及其制作方法及一种阵列基板。
背景技术
在各种显示装置的显示元件中，通过施加驱动电压来驱动显示装置的薄膜晶体管（Thin Film Transistor，TFT）被大量使用。在TFT的有源层一直使用稳定性和加工性较好的非晶硅（a-Si）材料，但是a-Si材料的载流子迁移率较低，不能满足大尺寸、高分辨率显示器件的要求，特别是不能满足下一代有源矩阵式有机发光显示器件（Active Matrix Organic Light Emitting Device，AMOLED）的要求。
铟镓锌氧化物（In-Ga-Zn-Oxide，IGZO）薄膜晶体管，由于其有源层（IGZO）具有较高的载流子迁移率，以及较高的热学、化学稳定性，成为人们的研究热点。但是在制作IGZO薄膜晶体管的栅极绝缘层（Gate Insulator，GI）、刻蚀阻挡层（Etch Stop Layer，ESL）和钝化保护层（Passivation，PVX）时，对薄膜的致密性要求非常严格，一般GI、ESL、PVX层作为绝缘保护层，以避免有害物质如氢（H）、H2O扩散到有源层IGZO中，或者源极和漏极S/D层，导致IGZO-TFT特性的严重劣化，产生驱动电压不稳定，寿命大幅度下降等问题。
现有技术采用等离子体化学气相沉积（PECVD）制作GI、ESL、以及PVX层。通常情况下，GI、ESL，以及PVX层为氧化硅SiOx薄膜，在制作工艺上，GI或ESL或PVX采用SiH4和N2O气体在PECVD设备中反应生成。在生成的膜层中不可避免地残留有一定数量的H或H2O，这些物质会扩散到TFT的IGZO层，从而造成IGZO-TFT特性的严重劣化，产生驱动电压不稳定，寿命大幅度下降等问题。
现有技术可以通过控制PECVDF设备SiH4和N2O气体的流量，制作低H含量的SiOx薄膜，但是采用PECVD技术制作的薄膜不够致密，PVX层无法阻止外界的H2O或/和O2渗透到IGZO层，对TFT特性造成的劣化，也无法完全去除H对TFT的影响，导致薄膜晶体管的驱动电压不稳定，并且薄膜晶体管的寿命较短。
因此，在制作IGZO-TFT的过程中，控制GI、ESL和PVX膜层的H含量，制作低H含量或者没有H的GI、ESL和PVX膜层，对制作性能稳定良好的IGZO-TFT至关重要。然而现有技术通过PECVDF技术制作得到的IGZO-TFT，GI层、ESL层和PVX层不够致密，H含量较高，IGZO-TFT的驱动电压不稳定，以及寿命较短。
发明内容
本发明实施例提供一种薄膜晶体管及其制作方法及一种阵列基板，用以提高薄膜晶体管驱动电压的稳定性及薄膜晶体管的寿命。
本发明实施例提供的一种薄膜晶体管的制作方法，包括：形成栅极、有源层、源极和漏极的过程，以及形成栅极保护层和刻蚀阻挡层的过程；所述栅极保护层位于所述栅极和有源层之间，所述刻蚀阻挡层位于所述有源层上方、用于保护所述有源层；
其中，所述栅极保护层和刻蚀阻挡层至少之一采用射频反应磁控溅射方法制作而成。
本发明实施例提供的一种薄膜晶体管，利用上述方法制作而成。
本发明实施例提供的一种阵列基板，包括所述薄膜晶体管。
本发明实施例提供的薄膜晶体管及其制作方法，降低了栅极保护层、刻蚀阻挡层的H含量，提高了栅极保护层、刻蚀阻挡层的致密性，提高薄膜晶体管驱动电压的稳定性及薄膜晶体管的寿命。包含上述薄膜晶体管的阵列基板也具有同样效果。
附图说明
图1为本发明实施例提供的制作底栅型薄膜晶体管的方法流程示意图；
图2为本发明实施例提供的底栅型薄膜晶体管的结构示意图；
图3为本发明实施例提供的形成有栅极的薄膜晶体管的结构示意图；
图4为本发明实施例提供的形成有栅极保护层的薄膜晶体管的结构示意图；
图5为本发明实施例提供的形成有有源层的薄膜晶体管的结构示意图；
图6为本发明实施例提供的形成有刻蚀阻挡层的薄膜晶体管的结构示意图；
图7本发明实施例提供的形成有S/D层的薄膜晶体管的结构示意图；
图8本发明实施例提供的形成有钝化保护层的薄膜晶体管的结构示意图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法及一种阵列基板，用以降低GI、ESL和PVX膜层的H含量、提高GI、ESL和PVX膜层的致密性，提高薄膜晶体管驱动电压的稳定性及薄膜晶体管的寿命。
本发明实施例，通过采用射频反应磁控溅射（Radio Franquency ReactiveSputter）技术，制作不含氢H的GI、ESL和PVX膜层，实现高稳定性的IGZO薄膜晶体管，并且，在制作S/D层和有源层时，通过使用一个掩模板、同一次刻蚀工艺同时对S/D层和有源层进行刻蚀，简化制作工艺流程、节约器件的制作成本。
下面简单介绍一下射频反应磁控溅射技术。
射频反应磁控溅射属于磁控溅射中的一种。射频磁控溅射是利用气体放电中的高能粒子轰击固体表面，使得固体表面的原子溢出，并溅射到相应的基板上。在溅射绝缘材料时，通常采用射频磁控溅射。射频反应磁控溅射是为了控制沉积到基板上的薄膜的成份，在溅射气体中引入反应气体，使得固体表面（靶材）上溅射出来的原子和反应气体反应，最后得到的化合物沉积到相应的基板上形成所需要的成分的薄膜。
本发明实施例中，氩气（Ar）作为溅射气体，氧气（O2）或氮气（N2）作为反应气体，气体放电中的高能Ar离子对硅（Si）靶进行溅射，溅射产生的Si原子和反应气体O2或N2发生反应生成SiOx或SiNx，该SiOx或SiNx最后沉积到TFT的基板上，形成SiOx或SiNx绝缘层薄膜，该薄膜经过光刻刻蚀工艺，可以作为IGZO-TFT的GI、ESL或PVX膜层。采用所述射频反应磁控溅射技术，得到的GI、ESL和PVX膜层致密性好、相邻膜层之间或膜层与基板之间的附着力强、外界气体透过率小，能够很好的阻挡外界的H2O等气体，提高器件的性能（提高器件驱动电压的稳定性及寿命）。
本发明实施例提供的一种薄膜晶体管的制作方法，包括：形成栅极、有源层、源极和漏极的过程，以及形成栅极保护层和刻蚀阻挡层的过程；所述栅极保护层位于所述栅极和有源层之间，所述刻蚀阻挡层位于所述有源层上方、用于保护所述有源层；其中，所述栅极保护层和刻蚀阻挡层至少之一采用射频反应磁控溅射方法制作而成。
需要说明的是，本发明实施例提供的薄膜晶体管的制作方法，在制作栅极保护层和/或刻蚀阻挡层时采用射频反应磁控溅射方法。在形成栅极、有源层、源极和漏极的过程时，和现有技术相同。并且，本发明实施例提供的晶体管可以是任何包括所述栅极、有源层、源极、漏极、栅极保护层和刻蚀阻挡层的晶体管，并且该晶体管的所述栅极保护层位于所述栅极和有源层之间，所述刻蚀阻挡层位于所述有源层上方、用于保护所述有源层。
较佳地，所述方法还包括：采用射频反应磁控溅射方法形成位于薄膜晶体管最外层上的钝化保护层。
较佳地、所述栅极保护层、刻蚀阻挡层和钝化保护层，至少之一为氧化硅层或氮化硅层。
所述栅极保护层、刻蚀阻挡层和钝化保护层为氧化硅层时。较佳地，形成所述栅极保护层，具体为：在通有氩气和氧气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氧气和轰击出来的硅形成所述栅极保护层；和/或
形成所述刻蚀阻挡层，具体为：在通有氩气和氧气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氧气和轰击出来的硅形成所述刻蚀阻挡层；和/或
形成所述钝化保护层，具体为：在通有氩气和氧气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氧气和轰击出来的硅形成钝化保护层。
所述栅极保护层、刻蚀阻挡层和钝化保护层为氮化硅层时。形成所述栅极保护层，具体为：在通有氩气和氮气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氮气和轰击出来的硅形成所述栅极保护层；和/或
形成所述刻蚀阻挡层，具体为：在通有氩气和氮气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氮气和轰击出来的硅形成所述刻蚀阻挡层；和/或
形成所述钝化保护层，具体为：在通有氩气和氮气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氮气和轰击出来的硅形成所述钝化保护层。
较佳地，在形成所述栅极保护层之前，该方法还包括：对待形成所述栅极保护层的基板进行预热处理；和/或
在形成所述刻蚀阻挡层之前，该方法还包括：对待形成所述刻蚀阻挡层的基板进行预热处理；和/或
在形成所述钝化保护层之前，该方法还包括：对待形成所述钝化保护层的基板进行预热处理。
较佳地，在形成所述栅极保护层之后，该方法还包括：对形成有所述栅极保护层的基板进行退火处理；和/或
在形成所述刻蚀阻挡层之后，该方法还包括：对形成有所述刻蚀阻挡层的基板进行退火处理；和/或
在形成所述钝化保护层之后，该方法还包括：对形成有所述钝化保护层的基板进行退火处理。
较佳地，所述S/D层和所述有源层经同一次图形化工艺制作而成。
上述薄膜晶体管的制作方法可适用于任何结构的薄膜晶体管，其中，该薄膜晶体管的有源层为金属氧化物，如IGZO。薄膜晶体管的结构可以是底栅型或者顶栅型。上述本发明实施例提供的薄膜晶体管的制作方法，采用射频反应磁控溅射方法形成栅极保护层、刻蚀阻挡层、钝化保护层中的至少一种。降低了栅极保护层、刻蚀阻挡层，或钝化保护层的H含量、提高了栅极保护层、刻蚀阻挡层，或钝化保护层的致密性，提高薄膜晶体管驱动电压的稳定性及薄膜晶体管的寿命。
这是因为，射频反应磁控溅射技术应用于绝缘靶材的溅射沉积，成膜非常稳定且均匀，制备的薄膜的质量要远远优于PECVD技术制备的薄膜的质量，而且制备过程也不会对环境造成废气的污染，要清洁安全很多。由于IGZO薄膜对H的敏感，PECVD制备的薄膜已经无法应用于金属氧化物TFT制备。因为，PECVD技术制备的薄膜所含的H含量是射频反应磁控溅射技术制备的薄膜所含的H含量的几百倍还多，射频反应磁控溅射几乎无法检测到H的存在。所制备的金属氧化物TFT在工作工程中，阈值的漂移小于0.5V。而PECVD所制备TFT的阈值漂移则超过了2V，而且随着时间的推移，还有更大的漂移，很快会导致TFT-LCD的失效，更无法应用于要求苛刻的OLED。
本发明实施例提供的射频反应磁控溅射技术制备各绝缘层（栅极保护层、刻蚀阻挡层，和钝化保护层），制备的TFT中的IGZO薄膜可以达到不含H，提高了器件性能。
下面以底栅型薄膜晶体管为例说明本发明实施例提供的技术方案。本实施例薄膜晶体管的有源层以IGZO为例。
参见图1，针对底栅型TFT，本发明实施例提供的薄膜晶体管制作方法可以包括以下步骤：
S101、在基板上形成栅极层；
S102、在形成有栅极层的基板上形成栅极保护层，即栅极绝缘层（GateInsulator）；该栅极保护层可以采用射频反应溅射方法制作而成；
S103、在形成有栅极保护层的基板上形成位于所述栅极上方的有源层；该有源层采用金属氧化物IGZO材料，可以得到更高的载流子迁移率；
S104、在形成有有源层的基板上形成位于所述有源层上的刻蚀阻挡层；该刻蚀阻挡层可以采用射频反应溅射方法制作而成；
S105、在形成有刻蚀阻挡层的基板上形成位于所述有源层和刻蚀阻挡层上方的源极和漏极；所述源极和漏极之间形成TFT沟道。
为了能够很好地保护上述形成的TFT结构，本实施例中的薄膜晶体管制作方法还可以包括：
S106、在所述源极、漏极和刻蚀阻挡层上方形成钝化保护层；该钝化保护层可以采用射频反应溅射方法制作而成。
参见图2，IGZO薄膜晶体管包括依次形成在基板上的栅极层1（Gate）、栅极绝缘层2（GI）、有源层3（Active）IGZO、刻蚀阻挡层4（ESL）、S/D层5、钝化保护层6（PVX）。栅极绝缘层2、刻蚀阻挡层4，以及钝化保护层6均为SiOx或SiNx材料。
其中，形成栅极层、IGZO有源层、S/D层的过程和现有技术相同。形成栅极绝缘层、刻蚀阻挡层和钝化保护层的过程采用射频反应磁控溅射技术在较低的射频功率下获得致密的薄膜。
本发明IGZO薄膜晶体管的制作方法包括如下步骤：
步骤一、通过热蒸镀法或者溅射法，在基板上形成具有一定厚度的金属层，使用栅极掩模板对该金属层进行掩模曝光及刻蚀等工艺，得到如图3所示的TFT的栅极层1的图案。
步骤二、参见图4，在形成有栅极层1的基板上，通过射频反应磁控溅射技术形成用于保护所述栅极层1的栅极绝缘层2（GI），该绝缘层可以为氧化硅（SiOx）层或者氮化硅（SiNx）层。
以形成SiOx绝缘层为例，通过射频反应磁控溅射技术形成栅极绝缘层2具体如下：在磁控溅射设备中的Ar和O2气氛下以一定射频功率轰击Si靶材，Si原子和O2反应可以获得致密且不含H的SiOx薄膜。
具体地，Ar作为工作气体产生Ar等离子体对Si靶材进行轰击，O2作为反应气体和溅射产生的Si原子发生反应生成SiOx，同时修饰SiOx表面的形貌，以获得致密平坦的SiOx薄膜。其中，射频功率的大小与靶材的面积大小有关，靶材的面积越大，需要的射频功率越大；反之，靶材的面积越小，需要的射频功率越小。如果靶材较小，射频功率较大，会导致成膜不均匀，致密性较差。如果靶材较大，射频功率较小，会导致成膜速度较低，或者无法将靶材的Si溅射出。一般地，射频功率为10千瓦左右时，可对应面积为3*3cm2的靶材。通入所述氩气和氧气的比例可以在100∶1和10∶1之间较佳。如果氩气和氧气的比例太大，或太小均不利于形成均匀致密的膜层。反应室内的环境压强约在0.1至2.5Pa之间较佳，压强太小，射频反应溅射设备将无法工作，压强太大形成在基板上的膜层不均匀或不平整。具体反应室内的环境压强值与Ar与O2或N2的比例有关。还可以通过设备对各参数进行微调达到最佳的成膜效果。如果形成的绝缘层为SiNx层，只需在上述形成SiOx的过程中，将磁控溅射设备中通入的气体改为Ar和N2，Ar作为工作气体产生Ar等离子体对Si靶进行轰击，N2作为反应气体和溅射产生的Si原子发生反应生成SiNx。其余的反应室内的温度、压强、射频功率和形成SiOx的参数相同，可以通过设备对各参数进行微调达到最佳的成膜效果。
较佳地，步骤三中为了使得栅极绝缘层2在基板的成膜更均匀且更致密，在成膜之前，可以对基板进行预热。具体地，基板要预热到200℃左右，这样可以在较低的射频功率下获得更加均匀和致密的薄膜。为了使得形成的栅极绝缘层2的应力较小，本发明在形成栅极绝缘层2之后，进行下一步工艺之前，对形成有栅极绝缘层2的基板进行退火处理。
步骤三、在形成有栅极绝缘层2的基板上，通过射频反应磁控溅射技术，沉积TFT的有源层3，该有源层3为IGZO层，如图5所示，该步骤中暂时不对有源层3进行图形化处理，在制作成S/D层之后，在同一次图形化工艺中对S/D层和有源层3进行图形化（即通过光刻刻蚀工艺制作出具有一定图形的有源层和S/D层）。
步骤四、参见图6，通过射频反应磁控溅射技术，在形成有有源层3的基板上，形成具有一定厚度绝缘层，该绝缘层可以为SiOx或者SiNx，利用ESL掩模板、通过干法刻蚀对形成的绝缘层SiOx或SiNx进行刻蚀，得到薄膜晶体管的刻蚀阻挡层4（ESL），形成该ESL层的方法和形成栅极绝缘层2的方法相同。
同理，为了使得所述刻蚀阻挡层4的膜层更均匀且更致密，在进行镀膜之前对待镀膜的基板进行预热。具体地，基板要预热到200℃左右，这样可以在较低的射频功率下获得更加均匀和致密的薄膜。为了使得所述刻蚀阻挡层4的应力更小，在形成刻蚀阻挡层4之后，进行下一步工艺之前，对形成有刻蚀阻挡层4的基板进行退火处理。
步骤五、在图6所示的具有蚀阻挡层4的基板上形成一层金属层，对该金属层进行图形化工艺，得到如图7所示的TFT的源极和漏极层5（S/D层）。利用S/D掩模板对该金属层进行光刻及刻蚀，得到如图7所述的图形。该步骤中采用湿法刻蚀，刻蚀液可以将金属层或者金属氧化物层刻蚀掉，但不能将SiOx或SiNx刻蚀掉，所以刻蚀液在刻蚀S/D层5时，可以将与S/D层5相接触的部分有源层3刻蚀掉，但是无法将与S/D层5相接触的蚀阻挡层4刻蚀掉，保护了刻蚀阻挡层4下面的有源层3（IGZO层）。
所以，S/D层5和有源层3在同一次图形化工艺中获得，通过同一次光刻工艺刻蚀成型，省掉了单独对有源层进行图形化工艺的过程，简化了生产工艺，节约了一张有源层掩模板，提高了产率和良品率，节约了成本。
进一步地，用于形成S/D层的金属层可以是，在Ar气氛下形成的IGZO薄膜；在缺氧的情况下IGZO成膜后的电阻值相比较在氧环境下IGZO成膜后的电阻值明显变小，有利于S/D层电流的传输。
通过上述步骤，即可得到了一个完整的薄膜晶体管。进一步地，为了能够更好地保护上述TFT结构以及使包含上述TFT的阵列基板能够正常工作，还可以包含以下步骤：
步骤六、参见图8，在形成有S/D层5的基板上形成钝化保护层6，形成该钝化保护层的方法和形成栅极绝缘层1或刻蚀阻挡层4的方法相同。具体地，在S/D层5上通过射频反应磁控溅射技术，形成一层绝缘层，可以为SiOx或SiNx层。利用PVX掩模板对该钝化保护层6进行刻蚀，在该钝化保护层6上及S/D层5上方开出一定过孔8（via hole），露出一定面积的S/D层，该S/D层中的漏极可以与像素电极相连。
同理，较佳地，为了使得所述钝化保护层6的膜层更均匀且更致密，在进行镀膜之前对待镀膜的基板进行预热。具体地，基板要预热到200℃左右，这样可以在较低的射频功率下获得更加均匀和致密的薄膜。为了使得所述钝化保护层6的应力更小，在形成钝化保护层6之后，可以对其进行退火处理。
步骤七、在形成有钝化保护层6的基板上，通过热蒸度法或者溅射法，形成与S/D层5相连的ITO层。通过像素电极掩模板对该ITO层进行刻蚀，得到与S/D层相连的像素电极7，如图2所示。
本发明实施例，通过射频反应磁控溅射形成致密性较高、不含H的栅极绝缘层、刻蚀阻挡层，以及钝化保护层，制作出性能稳定良好的IGZO-TFT。而且，本发明在制作完有源层之后，不对其进行图形化处理，直到在在形成S/D层之后，在图形化S/D层的过程中，一起对有源层进行图形化，简化工艺流程。此外，相对于现有技术使用6张掩模板制作TFT，本发明在制作有源层和S/D层时使用了一张掩模板，在制作TFT时仅使用了5张掩模板，大大节约了器件的制作成本。另外，本发明实施例通过在制作各种绝缘层之前对基板进行预热，提高成膜的均匀性和致密性；具体地，基板要预热到200℃左右，这样可以在较低的射频功率下获得更加均匀和致密的薄膜。在制作完各种绝缘层之后对基板进行退火，降低了膜层的应力，使得器件的性能更高。
本发明实施例还提供了一种薄膜晶体管，采用上述薄膜晶体管的制作方法制作而成。
本发明实施例还提供了一种阵列基板，包括上述薄膜晶体管。
综上所述，本发明实施例提供了一种薄膜晶体管的制作方法，采用射频反应磁控溅射技术获得致密性较高、含氢量较低、成膜均匀，以及应力较小的栅极绝缘层、刻蚀阻挡层，以及钝化保护层，提高了IGZO-TFT驱动电压的稳定性及薄膜晶体管的寿命。使用一张掩模板同时刻蚀出S/D层和有源层图案，大大节约器件的制作成本。
需要说明的是，本发明仅是以底栅型结构的薄膜晶体管为例说明本发明提供的技术方案，但是不限于所述底栅型结构的薄膜晶体管，可以是其他任何结构的薄膜晶体管制作方法满足：形成栅极、有源层、源极和漏极的过程，以及形成栅极保护层和刻蚀阻挡层的过程；其中，所述栅极保护层位于所述栅极和有源层之间，所述刻蚀阻挡层位于所述有源层上方、用于保护所述有源层；所述栅极保护层和刻蚀阻挡层至少之一采用射频反应磁控溅射方法制作而成。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种薄膜晶体管的制作方法，包括：形成栅极、有源层、源极和漏极的过程，以及形成栅极保护层和刻蚀阻挡层的过程；其中，所述栅极保护层位于所述栅极和有源层之间，所述刻蚀阻挡层位于所述有源层上方、用于保护所述有源层；其特征在于，
所述栅极保护层和刻蚀阻挡层至少之一采用射频反应磁控溅射方法制作而成。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：采用射频反应磁控溅射方法形成位于薄膜晶体管最外层上的钝化保护层。
3.根据权利要求2所述的方法，其特征在于，所述栅极保护层、刻蚀阻挡层和钝化保护层，至少之一为氧化硅层或氮化硅层。
4.根据权利要求3所述的方法，其特征在于，形成所述栅极保护层，具体为：在通有氩气和氧气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氧气和轰击出来的硅形成所述栅极保护层；和/或
形成所述刻蚀阻挡层，具体为：在通有氩气和氧气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氧气和轰击出来的硅形成所述刻蚀阻挡层；和/或
形成所述钝化保护层，具体为：在通有氩气和氧气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氧气和轰击出来的硅形成钝化保护层。
5.根据权利要求3所述的方法，其特征在于，形成所述栅极保护层，具体为：在通有氩气和氮气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氮气和轰击出来的硅形成所述栅极保护层；和/或
形成所述刻蚀阻挡层，具体为：在通有氩气和氮气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氮气和轰击出来的硅形成所述刻蚀阻挡层；和/或
形成所述钝化保护层，具体为：在通有氩气和氮气的环境下，使氩气在射频高压电源的作用下形成等离子体轰击硅靶材，氮气和轰击出来的硅形成所述钝化保护层。
6.根据权利要求4或5所述的方法，其特征在于，在形成所述栅极保护层之前，该方法还包括：对待形成所述栅极保护层的基板进行预热处理；和/或
在形成所述刻蚀阻挡层之前，该方法还包括：对待形成所述刻蚀阻挡层的基板进行预热处理；和/或
在形成所述钝化保护层之前，该方法还包括：对待形成所述钝化保护层的基板进行预热处理。
7.根据权利要求4或5所述的方法，其特征在于，在形成所述栅极保护层之后，该方法还包括：对形成有所述栅极保护层的基板进行退火处理；和/或
在形成所述刻蚀阻挡层之后，该方法还包括：对形成有所述刻蚀阻挡层的基板进行退火处理；和/或
在形成所述钝化保护层之后，该方法还包括：对形成有所述钝化保护层的基板进行退火处理。
8.根据权利要求1所述的方法，其特征在于，所述源极和漏极层与所述有源层经同一次图形化工艺制作而成。
9.根据权利要求1所述的方法，其特征在于，所述有源层为铟镓锌氧化物IGZO层。
10.一种薄膜晶体管，其特征在于，使用权利要求1-9任一权项所述的方法制作而成。
11.一种阵列基板，其特征在于，包括权利要求10所述的薄膜晶体管。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101591940A CN102709189A (zh) | 2012-05-21 | 2012-05-21 | 一种薄膜晶体管及其制作方法及一种阵列基板 |
| PCT/CN2012/084540 WO2013174108A1 (zh) | 2012-05-21 | 2012-11-13 | 薄膜晶体管及其制作方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101591940A CN102709189A (zh) | 2012-05-21 | 2012-05-21 | 一种薄膜晶体管及其制作方法及一种阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102709189A true CN102709189A (zh) | 2012-10-03 |
Family
ID=46901858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101591940A Pending CN102709189A (zh) | 2012-05-21 | 2012-05-21 | 一种薄膜晶体管及其制作方法及一种阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102709189A (zh) |
| WO (1) | WO2013174108A1 (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000694A (zh) * | 2012-12-13 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| WO2013174108A1 (zh) * | 2012-05-21 | 2013-11-28 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法及阵列基板 |
| CN103963537A (zh) * | 2013-02-01 | 2014-08-06 | 比亚迪股份有限公司 | 一种基于半导体工艺的工艺品及其制造方法 |
| CN104795407A (zh) * | 2015-04-23 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| WO2016061995A1 (zh) * | 2014-10-22 | 2016-04-28 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板和显示装置 |
| CN105572990A (zh) * | 2015-12-21 | 2016-05-11 | 武汉华星光电技术有限公司 | 阵列基板及其制造方法、液晶显示面板 |
| CN107170835A (zh) * | 2017-07-07 | 2017-09-15 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法和阵列基板 |
| CN112038289A (zh) * | 2020-11-04 | 2020-12-04 | 成都中电熊猫显示科技有限公司 | 一种阵列基板、显示面板以及阵列基板的制作方法 |
| CN113363278A (zh) * | 2021-06-03 | 2021-09-07 | 吉林大学 | 一种基于透明薄膜晶体管的光电探测器阵列及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009072532A1 (en) * | 2007-12-04 | 2009-06-11 | Canon Kabushiki Kaisha | Oxide semiconductor device including insulating layer and display apparatus using the same |
| CN101673770A (zh) * | 2008-09-09 | 2010-03-17 | 富士胶片株式会社 | 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器 |
| CN101685835A (zh) * | 2008-07-31 | 2010-03-31 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| WO2011013561A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102105619A (zh) * | 2008-06-06 | 2011-06-22 | 出光兴产株式会社 | 氧化物薄膜用溅射靶及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4709442B2 (ja) * | 2001-08-28 | 2011-06-22 | 株式会社 日立ディスプレイズ | 薄膜トランジスタの製造方法 |
| JP5540517B2 (ja) * | 2008-02-22 | 2014-07-02 | 凸版印刷株式会社 | 画像表示装置 |
| CN102709189A (zh) * | 2012-05-21 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法及一种阵列基板 |
-
2012
- 2012-05-21 CN CN2012101591940A patent/CN102709189A/zh active Pending
- 2012-11-13 WO PCT/CN2012/084540 patent/WO2013174108A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009072532A1 (en) * | 2007-12-04 | 2009-06-11 | Canon Kabushiki Kaisha | Oxide semiconductor device including insulating layer and display apparatus using the same |
| CN102105619A (zh) * | 2008-06-06 | 2011-06-22 | 出光兴产株式会社 | 氧化物薄膜用溅射靶及其制造方法 |
| CN101685835A (zh) * | 2008-07-31 | 2010-03-31 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN101673770A (zh) * | 2008-09-09 | 2010-03-17 | 富士胶片株式会社 | 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器 |
| WO2011013561A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013174108A1 (zh) * | 2012-05-21 | 2013-11-28 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法及阵列基板 |
| CN103000694A (zh) * | 2012-12-13 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN103963537A (zh) * | 2013-02-01 | 2014-08-06 | 比亚迪股份有限公司 | 一种基于半导体工艺的工艺品及其制造方法 |
| WO2016061995A1 (zh) * | 2014-10-22 | 2016-04-28 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板和显示装置 |
| US9978782B2 (en) | 2014-10-22 | 2018-05-22 | Boe Technology Group Co., Ltd. | Manufacturing method of array substrate, array substrate and display apparatus |
| CN104795407A (zh) * | 2015-04-23 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| CN104795407B (zh) * | 2015-04-23 | 2016-02-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| US10192907B2 (en) | 2015-04-23 | 2019-01-29 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display panel and display device |
| CN105572990A (zh) * | 2015-12-21 | 2016-05-11 | 武汉华星光电技术有限公司 | 阵列基板及其制造方法、液晶显示面板 |
| WO2017107238A1 (zh) * | 2015-12-21 | 2017-06-29 | 武汉华星光电技术有限公司 | 阵列基板及其制造方法、液晶显示面板 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN107170835A (zh) * | 2017-07-07 | 2017-09-15 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法和阵列基板 |
| CN112038289A (zh) * | 2020-11-04 | 2020-12-04 | 成都中电熊猫显示科技有限公司 | 一种阵列基板、显示面板以及阵列基板的制作方法 |
| CN112038289B (zh) * | 2020-11-04 | 2021-02-02 | 成都中电熊猫显示科技有限公司 | 一种阵列基板、显示面板以及阵列基板的制作方法 |
| CN113363278A (zh) * | 2021-06-03 | 2021-09-07 | 吉林大学 | 一种基于透明薄膜晶体管的光电探测器阵列及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013174108A1 (zh) | 2013-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102709189A (zh) | 一种薄膜晶体管及其制作方法及一种阵列基板 | |
| CN103000694B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US8435843B2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| JP2019194996A (ja) | 発光装置 | |
| CN202957251U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| CN102683422B (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN102157564B (zh) | 顶栅金属氧化物薄膜晶体管的制备方法 | |
| JP2014123723A (ja) | 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置 | |
| KR20090056590A (ko) | 산화물 반도체 박막 트랜지스터의 제조 방법 | |
| CN103839826A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| CN102157562B (zh) | 底栅金属氧化物薄膜晶体管的制备方法 | |
| CN104241394A (zh) | 一种薄膜晶体管及相应的制备方法、显示基板和显示装置 | |
| JP2008108985A (ja) | 半導体素子の製法 | |
| CN103500710A (zh) | 一种薄膜晶体管制作方法、薄膜晶体管及显示设备 | |
| JP2012212714A (ja) | 薄膜トランジスタアレイ基板、その製造方法、および表示装置 | |
| CN104037127A (zh) | 一种多晶硅层及显示基板的制备方法、显示基板 | |
| CN104701265A (zh) | 低温多晶硅tft基板结构及其制作方法 | |
| CN103236400A (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 | |
| JP7060366B2 (ja) | 薄膜デバイス | |
| CN1245976A (zh) | 半导体器件 | |
| CN105514035A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| JP2010141224A (ja) | 半導体装置およびその製造方法 | |
| CN1265446C (zh) | 一种薄膜晶体管的制作方法 | |
| CN101976649A (zh) | 一种oled面板多晶硅制作方法 | |
| CN106206745B (zh) | 一种高迁移率金属氧化物tft的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121003 |