JP2014123723A - 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置 - Google Patents

薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置 Download PDF

Info

Publication number
JP2014123723A
JP2014123723A JP2013247184A JP2013247184A JP2014123723A JP 2014123723 A JP2014123723 A JP 2014123723A JP 2013247184 A JP2013247184 A JP 2013247184A JP 2013247184 A JP2013247184 A JP 2013247184A JP 2014123723 A JP2014123723 A JP 2014123723A
Authority
JP
Japan
Prior art keywords
thin film
layer
stop layer
film transistor
etching stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013247184A
Other languages
English (en)
Other versions
JP6321356B2 (ja
Inventor
振宇 ▲謝▼
Zhenyu Xie
Shaoying Xu
少▲穎▼ 徐
Tiansheng Li
田生 李
▲長▼江 ▲閻▼
Changjiang Yan
Jing Li
靖 李
Zongmin Tian
宗民 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of JP2014123723A publication Critical patent/JP2014123723A/ja
Application granted granted Critical
Publication of JP6321356B2 publication Critical patent/JP6321356B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】酸化物薄膜トランジスタが優れた特性を保持し、且つ、エッチングストップ層薄膜の蒸着速度を向上する。
【解決手段】ベース基板と、ゲート電極と、活性層と、ソース・トレイン電極と、画素電極と、一つ又は複数の絶縁層とを含み、その中で、少なくとも一つの絶縁層がボトム絶縁層及びトップ絶縁層を含み、前記トップ絶縁層中の水素含有量が前記ボトム絶縁層中の水素含有量よりも高いことを特徴とする薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置。
【選択図】図３

Description

本発明は、液晶ディスプレー技術分野における薄膜トランジスタ（ＴＦＴ）技術に関する。
図１は、従来の酸化物半導体薄膜トランジスタ（酸化物薄膜トランジスタ）の構造を示している。図１に示すように、従来の酸化物薄膜トランジスタは、下から上まで順次にベース基板１０と、ゲート電極１１と、ゲート絶縁層１２と、活性層１３と、エッチングストップ層１４と、ソース・トレイン電極１５と、保護層１６と、画素電極１７とを含む。
図２（ａ）−図２（ｇ）は、従来の酸化物薄膜トランジスタの製造方法を示している。図２（ａ）に示すように、従来の製造方法において、まず、ベース基板１０の上にゲート電極１１を形成し、図２（ｂ）に示すように、ベース基板１０とゲート電極１１を覆うようにゲート絶縁層１２を形成し、図２（ｃ）に示すように、ゲート絶縁層１２のゲート電極１１に対応する上方に、酸化物半導体（例えば、インジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ））からなる活性層１３を形成し、図２（ｄ）に示すように、活性層１３の上方にエッチングストップ層１４を形成し、図２（ｅ）に示すように、エッチングストップ層１４の上方にソース・トレイン電極１５を形成し、図２（ｆ）に示すように、ソース・トレイン電極１５、エッチングストップ層１４、ゲート絶縁層１２を覆うように保護層１６を形成し、最後に、図２（ｇ）に示すように、ソース・トレイン電極１５と保護層１６の上方に画素電極１７を形成する。
アモルファスシリコン（ａ−Ｓｉ）薄膜トランジスタを製造するプロセスに比べて、酸化物薄膜トランジスタの製造プロセスは、さらにエッチングストップ層のプロセス（つまり、図２（ｄ）に示すステップ）を含む。酸化物薄膜の特性が界面の特性、特にエッチングストップ層の薄膜蒸着プロセスの影響を大きく受けるため、エッチングストップ層のプロセスで製造される、例えば、酸化シリコン薄膜が低い水素含有量を保持することが要求され、一般に酸化シリコン薄膜中の水素含有量が６％（アモルファスシリコン薄膜トランジスタのプロセスで使われる窒化シリコン薄膜の水素含有量は２０％程度である）より低いことが要求される。エッチングストップ層のプロセスの目的として、一方、ソース・トレイン電極のエッチングプロセスの際に、エッチング液が活性層をエッチングすることを防止し、他方、エッチングストップ層が一般に酸化シリコン材料から形成され、酸化シリコン薄膜が低い水素含有量を保持することを確保するために、現在一般にプラズマ強化化学気相蒸着法（ＰＥＣＶＤ）を採用して酸化シリコン薄膜を蒸着する。このＰＥＣＶＤ方法で酸化シリコン薄膜を蒸着する際、シランの分解から生じる水素イオンは活性層中の金属酸化物（例えば、ＩＧＺＯ）の中のＩｎ、Ｚｎ、Ｏ等と反応し易いため、ＩＧＺＯ薄膜の特性を影響することになる。これに対して、現在よく採用する方法は、蒸着温度を２００℃ほどまで下げることであるが、この方法によれば、反応ガスの流量が一定である場合、蒸着形成された酸化シリコン薄膜中の水素含有量が増えてしまい、薄膜の安定性が悪化され、また、薄膜の蒸着速度も下がる不都合が生じる。
本発明の一方面は、ベース基板と、ゲート電極と、活性層と、ソース・トレイン電極と、画素電極と、一つ又は複数の絶縁層とを備え、少なくとも一つの絶縁層がボトム絶縁層及びトップ絶縁層を含み、前記トップ絶縁層中の水素含有量が前記ボトム絶縁層中の水素含有量よりも高い薄膜トランジスタを提供する。
例えば、前記薄膜トランジスタが酸化物薄膜トランジスタであり、前記酸化物薄膜トランジスタが複数の絶縁層を備え、当該複数の絶縁層がゲート絶縁層、エッチングストップ層及び保護層を含み、前記エッチングストップ層がボトムエッチングストップ層及びトップエッチングストップ層を含み、前記トップエッチングストップ層中の水素含有量が前記ボトムエッチングストップ層の水素含有量よりも高い。
例えば、前記酸化物薄膜トランジスタにおいて、前記トップエッチングストップ層の水素含有量が５〜１０％であり、前記ボトムエッチングストップ層の水素含有量が１〜５％である。
例えば、前記酸化物薄膜トランジスタにおいて、ゲート電極がベース基板の上方に設けられ、ゲート絶縁層がベース基板とゲート電極の上方を覆い、活性層がゲート絶縁層のゲート電極に対応する上方に設けられ、ボトムエッチングストップ層が活性層の上方に設けられ、トップエッチングストップ層がボトムエッチングストップ層の上方に設けられ、ソース・トレイン電極がトップエッチングストップ層の上方に設けられ、保護層がゲート絶縁層、ソース・トレイン電極及びトップエッチングストップ層の上方を覆い、画素電極がソース・トレイン電極と保護層の上方に設けられる。
例えば、前記酸化物薄膜トランジスタにおいて、前記ボトムエッチングストップ層の厚さが２００〜１０００オングストロームであり、前記トップエッチングストップ層の厚さが１０００〜１５００オングストロームである。
例えば、当該薄膜トランジスタにおいて、前記活性層が、インジウム・ガリウム・亜鉛酸化物半導体又はインジウム・亜鉛酸化物半導体からなる。
例えば、当該薄膜トランジスタにおいて、前記活性層がマグネトロンスパッタリング方式によって蒸着される。
また、本発明の他の一方面は、上述した前記薄膜トランジスタを備えるアレイ基板を提供する。
また、本発明のさらに他の一方面は、上述したアレイ基板を備えるディスプレー装置を提供する。
そして、本発明のまたさらに他の一方面は、ベース基板の上にゲート電極、活性層、ソース・トレイン電極、一つ又は複数の絶縁層、及び画素電極を形成し、少なくとも一つの絶縁層を形成する際、順次にボトム絶縁層及びトップ絶縁層を形成し、前記トップ絶縁層中の水素含有量が前記ボトム絶縁層中の水素含有量よりも高いようにする薄膜トランジスタの製造方法を提供する。
例えば、前記薄膜トランジスタは酸化物薄膜トランジスタであり、前記少なくとも一つの絶縁層がエッチングストップ層を含み、前記製造方法は、順次にベース基板の上にゲート電極、ゲート絶縁層、活性層、エッチングストップ層、ソース・トレイン電極、保護層及び画素電極を形成し、前記エッチングストップ層を形成する際、順次にボトムエッチングストップ層及びトップエッチングストップ層を形成し、前記トップエッチングストップ層中の水素含有量が前記ボトムエッチングストップ層の水素含有量よりも高くようにする。
例えば、前記製造方法は、ベース基板の上にゲート電極を形成し、ベース基板とゲート電極の上方を覆うようにゲート絶縁層を形成し、ゲート絶縁層のゲート電極に対応する上方に活性層を形成し、活性層の上方にボトムエッチングストップ層を形成し、ボトムエッチングストップ層の上方にトップエッチングストップ層を形成し、トップエッチングストップ層の上方にソース・トレイン電極を形成し、ゲート絶縁層、ソース・トレイン電極及びトップエッチングストップ層の上方を覆うように保護層を形成し、ソース・トレイン電極と保護層の上方に画素電極を形成する。
例えば、当該方法において、前記ボトムエッチングストップ層が２００〜３００℃、３００〜８００ｓｃｃｍのシランガス流量で蒸着され、前記トップエッチングストップ層は２４０〜３４０℃、６００〜１２００ｓｃｃｍのシランガス流量で蒸着される。
例えば、当該方法において、蒸着された前記ボトムエッチングストップ層の厚さが２００〜１０００オングストロームであり、蒸着された前記トップエッチングストップ層の厚さが１０００〜１５００オングストロームである。
例えば、当該方法において、インジウム・ガリウム・亜鉛酸化物半導体或はインジウム・亜鉛酸化物半導体によって活性層を製造する。
例えば、当該方法において、前記活性層はマグネトロンスパッタリング方式によって蒸着される。
図１は、従来の酸化物薄膜トランジスタの構造概略図である。 図２（ａ）−図２（ｇ）は、従来の酸化物薄膜トランジスタの製造プロセスの概略図である。 図３は、本発明の酸化物薄膜トランジスタの構造概略図である。 図４は、本発明の酸化物薄膜トランジスタの製造プロセスの概略図である。
本願明細書の背景技術において従来のＴＦＴ製造プロセスに対する記載によれば、酸化物薄膜トランジスタの構造及び製造プロセスをどのように改善するのか、例えば、エッチングストップ層中の酸化シリコン薄膜の水素含有量を下げ、酸化物薄膜トランジスタが優れた特性を保持し、且つ、エッチングストップ層薄膜の蒸着速度を向上するのが本技術分野の課題となっている。
本発明の一つの実施形態において、薄膜トランジスタの少なくとも一つの絶縁層は、二層構造プロセスを採用して製造される。即ち、ボトム絶縁層及びトップ絶縁層をそれぞれ製造することにより、絶縁層薄膜の性質に基づいてそれぞれ異なるプロセス条件を採用してボトム絶縁層及びトップ絶縁層を製造する。
以下、酸化物薄膜トランジスタ中のエッチングストップ層を例として、具体的な実施形態及び図面を結合しながら本発明の薄膜トランジスタ及びその製造方法を詳細に説明する。
特別に定義しなければ、ここで使われる技術用語又は科学用語は本発明の所属分野における一般の従業者が理解できる通常の意味である。ここで使われる「一つ」、「一」、又は「当該」等と類似する表現は、数を制限するものではなく、少なくとも一つ存在することを意味する。「含む」或は「包含」等と類似する表現は、この表現の前にある素子や部材が挙げられた素子や部材及び同じものを有しているが、他の素子又は部材も排除しないことを意味する。「接続」又は「繋がる」等と類似する表現は、物理的又は機械的な接続に制限されるものではなく、電気的な接続を含むこともでき、その上、直接や間接的接続に限らない。「上」、「下」、「左」、「右」等は単に相対位置関係を意味するものであり、説明される対象の絶対位置関係が変わると、当該相対位置関係もそれにつれて変わる可能性がある。
図３は、本発明の一つの実施形態に係る酸化物薄膜トランジスタの構造を示す。図３に示すように、本実施形態の酸化物薄膜トランジスタは、ベース基板２０、ゲート電極２１、ゲート絶縁層２２、活性層２３、エッチングストップ層２４、ソース・トレイン電極２５、保護層２６及び画素電極２７を備える。ベース基板２０に対して、前記エッチングストップ層２４はボトムエッチングストップ層２４ａ及びトップエッチングストップ層２４ｂを含み、トップエッチングストップ層２４ｂ中の水素含有量はボトムエッチングストップ層２４ａ中の水素含有量よりも高い。
製造中において、必ず水素イオンがエッチングストップ層に浸入するため、水素含有量を低い水準に保持しようとする場合、シランの流速を下げる必要があるが、そうすると薄膜蒸着の速度を影響し、また、高い薄膜蒸着速度を保持する場合、薄膜中の水素含有量がまた上がる。そのため、上層の水素含有量が比較的に高く、底層の水素含有量が比較的に低いように二層のエッチングストップ層を製造する場合、蒸着速度を影響しないに加え、エッチングストップ層中の水素イオンが酸化物半導体の活性層に対する影響を減少させることもできる。
例えば、トップエッチングストップ層２４ｂの水素含有量が５％〜１０％であり、ボトムエッチングストップ層２４ａの水素含有量が１％〜５％である。
上述した例示の水素含有量を条件として製造された酸化物薄膜トランジスタは、性能がさらに優れるともに、蒸着速度も改善される。
図３に示すように、ゲート電極２１がベース基板２０の上に形成され、ゲート絶縁層２２がベース基板２０とゲート電極２１の上を覆い、活性層２３がゲート絶縁層２２のゲート電極２１に対応する上に形成され、ボトムエッチングストップ層２４ａが活性層２３の上に形成し、トップエッチングストップ層２４ｂがボトムエッチングストップ層２４ａの上に形成され、ソース・トレイン電極２５がトップエッチングストップ層２４ｂの上に形成され、保護層２６がゲート絶縁層２２、ソース・トレイン電極２５及びトップエッチングストップ層２４ｂの上を覆い、画素電極２７がソース・トレイン電極２５と保護層２６の上に形成される。
酸化物薄膜トランジスタの特性を改善するために、この実施形態は二層エッチングストップ層構造を採用し、即ち、ボトムエッチングストップ層２４ａとトップエッチングストップ層２４ｂをそれぞれ設ける。ボトムエッチングストップ層２４ａを形成する時、低い蒸着温度及び低いシランガス流量を採用して、反応雰囲気におけるシランの分解から生じる水素イオンの含有量を下げ、水素イオンが活性層中の金属酸化物、例えば、ＩＧＺＯ中のＩｎ、Ｚｎ、Ｏ等と反応することで酸化物薄膜トランジスタの特性に与える影響を防止し、また、トップエッチングストップ層２４ｂを形成する時、高い蒸着温度及び高いシランガス流量を採用し、この際、蒸着温度が高いため、反応雰囲気中のシランが十分に分解される。また、高い蒸着温度及びシランガス流量とすることで、シランの分解から生じる水素イオンの濃度が高くなるが、ボトムエッチングストップ層２４ａが活性層中の金属酸化物、例えばＩＧＺＯと水素イオンの接触を阻止するため、水素イオンと金属酸化物例えばＩＧＺＯ中のＩｎ、Ｚｎ、Ｏ等が反応することが防止され、酸化物薄膜トランジスタの特性を影響しなく、同時に、このように得られたトップエッチングストップ層２４ｂの水素含有量がボトムエッチングストップ層の水素含有量よりも高いため、酸化シリコン薄膜中の水素含有量を効果的に下げ、酸化物薄膜トランジスタが優れた特性を保持でき、酸化物薄膜トランジスタの安定性を上げ、且つ、エッチングストップ層薄膜の蒸着速度を上げる。
ここで、エッチングストップ層を蒸着する際、反応温度及び反応雰囲気中のシランガス流量のいずれも反応雰囲気中でのシランの分解から生じる水素イオンの含有量を影響する。反応温度が一定である場合、シランガス流量が低いほどシランの分解が十分になり、形成された酸化シリコン薄膜中の水素含有量が低いが、蒸着速度もこれにつれて下がる。逆に、反応温度が一定である場合、シランガス流量を高く設定すると、蒸着速度の向上には有利であるが、シランガスの分解が不十分になり易いため、酸化シリコン薄膜中の水素含有量を下げるにはよくない。そのため、設定された温度及び実際の生産の要求に基づいてシランガス流量を適切に決める必要がある。一方、シランガス流量が一定である場合、温度が高いほどシランの分解が十分になり、分解から生じる水素イオンが多く、蒸着速度が速いが、生じた水素イオンが金属酸化物例えばＩＧＺＯ中のＩｎ、Ｚｎ、Ｏ等と反応し易くなるため、酸化物薄膜トランジスタの特性に影響を与えることになる。そのため、蒸着速度及び薄膜特性を総合的に考え、反応温度及び反応雰囲気中のシランガス流量を適切に設定するべきである。
本発明の実施形態の一つの例において、蒸着速度及び薄膜特性を総合的に考えた上、ボトムエッチングストップ層の蒸着温度を２００〜３００℃、好ましくは２５０℃に、シランガス流量を３００〜８００ｓｓｃｍ（標準状況でミリリットル毎分）、好ましくは６００ｓｓｃｍに、蒸着電力を６０００Ｗに設定して、反応雰囲気中のシランの分解から生じる水素イオンの含有量を下げ、水素イオンが活性層中の金属酸化物例えばＩＧＺＯ中のＩｎ、Ｚｎ、Ｏ等と反応することを防止する。トップエッチングストップ層に対しては、蒸着温度を２４０〜３４０℃、好ましくは２９０℃に設定して、反応雰囲気中のシランの分解がさらに十分になり、酸化シリコン薄膜中の水素含有量を下げるようにする。シランガス流量は実際の生産要求に基づいて設定でき、高いシランガス流量は薄膜の蒸着速度の向上に有利である。薄膜の蒸着速度を向上させるために、本発明の実施形態の一つの例において、シランガス流量は６００〜１２００ｓｓｃｍ、好ましくは９００ｓｓｃｍであり、蒸着電力は３５００Ｗである。
本発明の実施形態は上述したプロセス条件の設定によって、ボトムエッチングストップ層における酸化シリコン薄膜中の水素含有量を３％ほどまで減少でき、トップエッチングストップ層における酸化シリコン薄膜中の水素含有量を５％ほどまで減少できる（従来製造された酸化シリコン薄膜中の水素含有量は６％ほどである）。
また、ボトムエッチングストップ層とトップエッチングストップ層の厚さの設定もエッチングストップ層全体の蒸着速度及び薄膜特性を影響する。本発明の実施形態では、薄膜蒸着速度及び薄膜特性を総合的に考え、例えば、ボトムエッチングストップ層の厚さを２００〜１２００オングストローム、好ましくは５００オングストロームに設定し、前記トップエッチングストップ層の厚さを例えば１０００〜１５００オングストローム、好ましくは１５００オングストロームに設定する。
また、酸化シリコン薄膜とフォトレジストの接着性を向上すするために、例えば、トップエッチングストップ層とフォトレジストとの間に一層の接着層（図面で省略する）を添えてもよく、当該接着層は通常に一層数百オングストロームの窒化シリコン薄膜である。
本発明の実施形態に係る酸化物薄膜トランジスタは、各層の薄膜が従来の薄膜製造方法及び材料によって製造でき、例えば、ゲート電極はＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ或はＣｒの単層膜によって、又は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ或はＣｒのいずれかの組み合わせで構成される複合膜によって製造でき、また、ゲート絶縁層は窒化シリコン（ＳｉＮｘ）或は酸化シリコン（ＳｉＯ２）薄膜によって製造てき、そして、活性層はマグネトロンスパッタリング方式を採用してインジウム・亜鉛酸化物（ＩＺＯ）半導体或はドーピングされたＩＺＯ（例えばインジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ））半導体によって製造できる。
上述した酸化物薄膜トランジスタを実現するために、本発明のもう一つの実施形態は酸化物薄膜トランジスタの製造方法を提供する。図４に示すように、本発明の実施形態に係る製造方法は、
ベース基板２０の上にゲート電極２１を形成するステップ２ａと、
ベース基板２０とゲート電極２１を覆うようにゲート絶縁層２２を形成するステップ２ｂと、
ゲート絶縁層２２のゲート電極２１に対応する上方に活性層２３を形成するステップ２ｃと、
活性層２３の上方にボトムエッチングストップ層２４ａを形成するステップ２ｄと、
ボトムエッチングストップ層２４ａの上方にトップエッチングストップ層２４ｂを形成するステップ２ｅと、
トップエッチングストップ層２４ｂの上方にソース・トレイン電極２５を形成するステップ２ｆと、
ゲート絶縁層２２、ソース・トレイン電極２５及びトップエッチングストップ層２４ｂを覆うように保護層２６を形成するステップ２ｇと、
ソース・トレイン電極２５と保護層２６の上方に画素電極２７を形成するステップ２ｈと、を含む。
上述したステップは、それぞれ図４におけるステップ２ａ〜２ｇで示す。
上述した各層の薄膜はいずれも従来の薄膜製造方法及び材料によって製造できる。例えば、ステップ２ａにおいて、ゲート電極はＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ或はＣｒの単層膜によって、又は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ或はＣｒのいずれかの組み合わせで構成される複合膜によって製造でき、例えば、ステップ２ｂにおいて、ゲート絶縁層は窒化シリコン（ＳｉＮｘ）或は酸化シリコン（ＳｉＯ２）薄膜でもよく、例えば、ステップ２ｃにおいて、活性層はマグネトロンスパッタリング方式を採用してインジウム・ガリウム・亜鉛酸化物（ＩＧＺＯ）半導体又はインジウム・亜鉛酸化物（ＩＺＯ）半導体によって製造できる。
また、本発明の実施形態は、蒸着温度、シランガス流量及び薄膜蒸着厚さが酸化物薄膜トランジスタの特性及び蒸着速度に与える影響を総合的に考えている。一つの例において、例えば、ステップ２ｄにおいて、ボトムエッチングストップ層の蒸着温度を２００〜３００℃、好ましくは２５０℃に設定し、例えば、シランガス流量を３００〜８００ｓｓｃｍ、好ましくは６００ｓｓｃｍに、蒸着電力を６０００Ｗに、蒸着厚さを２００〜１０００オングストローム、好ましくは５００オングストロームに設定し、例えば、ステップ２ｅにおいて、トップエッチングストップ層の蒸着温度を２４０〜３４０℃、好ましく２９０℃に設定し、シランガス流量を６００〜１２００ｓｓｃｍ、好ましくは９００ｓｓｃｍに、蒸着電力を３５００Ｗに、蒸着厚さを１０００〜１５００オングストローム、好ましくは１５００オングストロームに設定する。
また、酸化シリコン薄膜とフォトレジストの接着性を向上するために、例えば、トップエッチングストップ層とフォトレジストとの間に一層の接着層（図示を省略する）をさらに備えるようにしてもよく、当該接着層は通常に一層の厚さが数百オングストロームである窒化シリコン薄膜である。
例えば、図２（ａ）〜（ｇ）に示す従来のプロセスに比べて、本発明の実施形態で提供する薄膜トランジスタは二層構造を採用してエッチングストップ層を製造し、以下のような利点を具備する。まず、ボトムエッチングストップ層において従来よりもやや低い蒸着温度及び低いシランガス流量のプロセスを採用し、従来よりも低い温度を採用したが、低いシランガス流量を採用したことで、シランの分解がさらに十分になり、また、トップエッチングストップ層に対してボトムエッチングストップ層の流量が低いため、ボトムシラン分解から生じる水素イオンの濃度がトップ絶縁層よりもさらに低くなり、これにより、エッチングストップ層中の水素含有量をさらに下げるのに有利である。そして、トップエッチングストップ層を蒸着する時、形成されたボトムエッチングストップ層は生じた水素イオンが活性層中の金属酸化物と反応することを阻止し、これにより、高温及び高シランガス流量の条件でトップエッチングストップ層を蒸着することができ、シランの分解から生じる水素イオンと活性層中の金属酸化物が反応されることを防止でき、且つ、エッチングストップ層の薄膜蒸着速度を向上させる。
以上、酸化物薄膜トランジスタ中のストップ層を例として、本発明の実施形態に係る薄膜トランジスタ及びその製造方法を説明した。なお、上述した温度、ガス流量及び蒸着電力、薄膜厚さなどを含むプロセスパラメータは全部、本発明の例示的なプロセスパラメータであり、本発明の実施形態を限定するものではなく、当業者が実際の需要に基づいてプロセスパラメータに対して調整を行うことができる。
また、本発明の実施形態に係る二層構造を採用して絶縁層を製造するプロセスは、酸化物薄膜トランジスタ中の、例えば酸化シリコンを材料とするエッチッグストップ層のみに限られなく、酸化物薄膜トランジスタ中の、例えば、酸化シリコンを材料とする保護層や、酸化物薄膜トランジスタ或はアモルファスシリコン薄膜トランジスタ中の、例えば窒化シリコンを材料とするストップ層又は保護層にも適用され、これらに係る具体的な原理は上述した酸化物薄膜トランジスタ中のストップ層と類似し、ここでその説明を省略する。
また、本発明のもう一つの実施形態は、上述した薄膜トランジスタを含み、当該薄膜トランジスタを例えば画素ユニットのスイッチング素子とするアレイ基板を提供する。例えば、本発明の実施形態に係るアレイ基板は、複数のゲートラインと複数のデータラインを備え、これらのゲートラインとデータラインとが互いに交差することでマトリクス状に配列された画素ユニットを制限し、各画素ユニットは、スイッチング素子である薄膜トランジスタと液晶の配列を制御するための画素電極を備える。例えば、各画素の薄膜トランジスタのゲート電極は、対応するゲートラインと電気的に接続され或は一体的に形成され、ソース電極は、対応するデータラインと電気的に接続され或は一体的に形成され、トレイン電極は、対応する画素電極と電気的に接続され或は一体的に形成される。
また、本発明のもう一つの実施形態は、上述したアレイ基板を備えるディスプレー装置を提供する。例えば、ディスプレー装置は液晶ディスプレー、有機発光ダイオード（ＯＬＥＤ）ディスプレーであってもよい。
液晶ディスプレー装置において、アレイ基板は対向基板と互いに対向され液晶セルを形成し、液晶セルに液晶材料が充填されている。当該対向基板は、例えばカラーフィルター基板である。例えば、当該液晶ディスプレー装置は、アレイ基板に対するバックライトをさらに備えてもよい。ＯＬＥＤにおいて、アレイ基板の上に有機発光材料の積層が形成され、各画素ユニットの画素電極が陽極又は陰極として有機発光材料を駆動して発光させ、表示操作を行うために用いられる。
上述した説明は、単に本発明の最適な実施形態に過ぎなく、本発明の保護範囲を制限するものではない。
１０、２０ ベース基板
１１、２１ ゲート電極
１２、２２ ゲート絶縁層
１３、２３ 活性層
１４ エッチングストップ層
２４ａ ボトムエッチングストップ層
２４ｂ トップエッチングストップ層
１５、２５ ソース・トレイン電極
１６、２６ 保護層
１７、２７ 画素電極

Claims (15)

  1. ベース基板と、ゲート電極と、活性層と、ソース・トレイン電極と、画素電極と、一つ又は複数の絶縁層とを備え、少なくとも一つの絶縁層がボトム絶縁層及びトップ絶縁層を含み、前記トップ絶縁層中の水素含有量が前記ボトム絶縁層中の水素含有量よりも高い、ことを特徴とする薄膜トランジスタ。
  2. 前記薄膜トランジスタが酸化物薄膜トランジスタであり、前記酸化物薄膜トランジスタが複数の絶縁層を備え、前記複数の絶縁層がゲート絶縁層、エッチングストップ層及び保護層を含み、前記エッチングストップ層がボトムエッチングストップ層及びトップエッチングストップ層を含み、前記トップエッチングストップ層中の水素含有量が前記ボトムエッチングストップ層の水素含有量よりも高い、ことを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記トップエッチングストップ層の水素含有量は５〜１０％であり、前記ボトムエッチングストップ層の水素含有量は１〜５％である、ことを特徴とする請求項２に記載の薄膜トランジスタ。
  4. 前記酸化物薄膜トランジスタにおいて、
    前記ゲート電極が前記ベース基板の上方に設けられ、
    前記ゲート絶縁層が前記ベース基板と前記ゲート電極の上方を覆い、
    前記活性層が前記ゲート絶縁層の前記ゲート電極に対応する上方に設けられ、
    前記ボトムエッチングストップ層が前記活性層の上方に設けられ、
    前記トップエッチングストップ層が前記ボトムエッチングストップ層の上方に設けられ、
    前記ソース・トレイン電極が前記トップエッチングストップ層の上方に設けられ、
    前記保護層が前記ゲート絶縁層、前記ソース・トレイン電極及び前記トップエッチングストップ層の上方を覆い、
    前記画素電極が前記ソース・トレイン電極と前記保護層の上方に設けられる、
    ことを特徴とする請求項２又は３に記載の薄膜トランジスタ。
  5. 前記ボトムエッチングストップ層の厚さが２００〜１０００オングストロームであり、前記トップエッチングストップ層の厚さは１０００〜１５００オングストロームである、ことを特徴とする請求項２から４の何れか一項に記載の薄膜トランジスタ。
  6. 前記活性層は、インジウム・ガリウム・亜鉛酸化物半導体又はインジウム・亜鉛酸化物半導体からなる、ことを特徴とする請求項２から４の何れか一項に記載の薄膜トランジスタ。
  7. 請求項１から６の何れか一項に記載の薄膜トランジスタを備える、ことを特徴とするアレイ基板。
  8. 請求項７に記載されたアレイ基板を含む、ことを特徴とするディスプレー装置。
  9. ベース基板の上にゲート電極、活性層、ソース・トレイン電極、一つ又は複数の絶縁層、及び画素電極を形成し、少なくとも一つの絶縁層を形成する際、順次にボトム絶縁層及びトップ絶縁層を形成し、前記トップ絶縁層中の水素含有量が前記ボトム絶縁層の水素含有量よりも高いようにする、ことを特徴とする薄膜トランジスタの製造方法。
  10. 前記薄膜トランジスタが酸化物薄膜トランジスタであり、前記少なくとも一つの絶縁層がエッチングストップ層を含み、前記製造方法は、順次にベース基板の上にゲート電極、ゲート絶縁層、活性層、エッチングストップ層、ソース・トレイン電極、保護層及び画素電極を形成し、前記エッチングストップ層を形成する際、順次にボトムエッチングストップ層及びトップエッチングストップ層を形成し、前記トップエッチングストップ層中の水素含有量が前記ボトムエッチングストップ層の水素含有量よりも高いようにする、ことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記ベース基板の上にゲート電極を形成し、
    前記ベース基板と前記ゲート電極の上方を覆うように前記ゲート絶縁層を形成し、
    前記ゲート絶縁層の前記ゲート電極に対応する上方に活性層を形成し、
    前記活性層の上方に前記ボトムエッチングストップ層を形成し、
    前記ボトムエッチングストップ層の上方に前記トップエッチングストップ層を形成し、
    前記トップエッチングストップ層の上方に前記ソース・トレイン電極を形成し、
    前記ゲート絶縁層、前記ソース・トレイン電極及び前記トップエッチングストップ層の上方を覆うように前記保護層を形成し、
    前記ソース・トレイン電極と前記保護層の上方に前記画素電極を形成する、
    ことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記ボトムエッチングストップ層は２００〜３００℃、３００〜８００ｓｃｃｍのシランガス流量で蒸着され、前記トップエッチングストップ層は２４０〜３４０℃、６００〜１２００ｓｃｃｍのシランガス流量で蒸着される、ことを特徴とする請求項１０又は１１に記載の薄膜トランジスタの製造方法。
  13. 蒸着された前記ボトムエッチングストップ層の厚さは２００〜１０００オングストロームであり、蒸着された前記トップエッチングストップ層の厚さは１０００〜１５００オングストロームである、ことを特徴とする請求項１０から１２の何れか一項に記載された薄膜トランジスタの製造方法。
  14. インジウム・ガリウム・亜鉛酸化物半導体或はインジウム・亜鉛酸化物半導体によって活性層を製造する、ことを特徴とする請求項１０から１３の何れか一項に記載された薄膜トランジスタの製造方法。
  15. 前記活性層がマグネトロンスパッタリング方式によって蒸着される、ことを特徴とする請求項１０から１４の何れか一項に記載された薄膜トランジスタの製造方法。
JP2013247184A 2012-12-21 2013-11-29 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置 Active JP6321356B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210564245.8 2012-12-21
CN201210564245.8A CN103887343B (zh) 2012-12-21 2012-12-21 薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
JP2014123723A true JP2014123723A (ja) 2014-07-03
JP6321356B2 JP6321356B2 (ja) 2018-05-09

Family

ID=49619836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013247184A Active JP6321356B2 (ja) 2012-12-21 2013-11-29 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置

Country Status (5)

Country Link
US (2) US20140175430A1 (ja)
EP (1) EP2747141B1 (ja)
JP (1) JP6321356B2 (ja)
KR (2) KR20140081703A (ja)
CN (1) CN103887343B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092299A (ja) * 2015-11-12 2017-05-25 株式会社 オルタステクノロジー 薄膜トランジスタ

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336743B (zh) * 2014-08-04 2019-06-18 群创光电股份有限公司 薄膜晶体管基板以及显示面板
US9614036B2 (en) 2014-08-20 2017-04-04 Shenzhen China Star Optoelectronics Technology Co., Ltd Manufacture method of TFT substrate and sturcture thereof
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104157610A (zh) * 2014-08-20 2014-11-19 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
CN104157611B (zh) * 2014-08-21 2017-04-05 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
WO2016056452A1 (ja) * 2014-10-08 2016-04-14 シャープ株式会社 半導体装置およびその製造方法
KR102221910B1 (ko) 2014-10-10 2021-03-05 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104637872B (zh) * 2015-02-02 2017-12-15 昆山龙腾光电有限公司 氧化物半导体薄膜晶体管阵列基板的制作方法
CN104966739A (zh) * 2015-07-02 2015-10-07 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN105552133A (zh) 2016-02-24 2016-05-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN105702586B (zh) * 2016-04-28 2019-06-07 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、其制作方法及显示装置
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN106783733B (zh) 2016-12-13 2019-10-22 上海天马微电子有限公司 显示面板、显示装置、阵列基板及其制作方法
KR102044244B1 (ko) * 2016-12-13 2019-12-02 (주)웨이비스 질화물계 전자소자 및 그 제조방법
CN107154421B (zh) * 2017-05-11 2020-05-22 京东方科技集团股份有限公司 显示装置及显示装置中基板上阻挡层的成型方法
CN107516647B (zh) * 2017-08-18 2021-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107681007A (zh) * 2017-09-15 2018-02-09 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、显示面板
CN109786470A (zh) * 2019-02-01 2019-05-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和显示背板
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN113419384B (zh) * 2021-06-17 2022-10-28 福州京东方光电科技有限公司 阵列基板及其制备方法和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202901A (ja) * 2005-01-19 2006-08-03 Seiko Epson Corp 半導体装置およびその製造方法
JP2007073562A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011258949A (ja) * 2010-06-04 2011-12-22 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US20120045904A1 (en) * 2010-08-20 2012-02-23 Applied Materials, Inc. Methods for forming a hydrogen free silicon containing dielectric film

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5370969A (en) * 1992-07-28 1994-12-06 Sharp Kabushiki Kaisha Trilayer lithographic process
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
KR101155900B1 (ko) * 2009-11-10 2012-06-20 삼성모바일디스플레이주식회사 무기막, 상기 무기막을 포함하는 표시 장치 및 그 제조 방법
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
KR102068956B1 (ko) * 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
CN102683422B (zh) 2012-03-21 2016-03-23 京东方科技集团股份有限公司 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
TWI522490B (zh) * 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法
CN103151369B (zh) * 2013-02-06 2016-01-06 京东方科技集团股份有限公司 一种像素结构及其制作方法
JP2016539514A (ja) * 2013-11-04 2016-12-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化物−ケイ素スタックのための付着性の改善

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202901A (ja) * 2005-01-19 2006-08-03 Seiko Epson Corp 半導体装置およびその製造方法
JP2007073562A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011258949A (ja) * 2010-06-04 2011-12-22 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US20120045904A1 (en) * 2010-08-20 2012-02-23 Applied Materials, Inc. Methods for forming a hydrogen free silicon containing dielectric film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092299A (ja) * 2015-11-12 2017-05-25 株式会社 オルタステクノロジー 薄膜トランジスタ

Also Published As

Publication number Publication date
EP2747141A1 (en) 2014-06-25
KR101674347B1 (ko) 2016-11-22
CN103887343B (zh) 2017-06-09
US10217774B2 (en) 2019-02-26
EP2747141B1 (en) 2018-03-07
US20140175430A1 (en) 2014-06-26
JP6321356B2 (ja) 2018-05-09
US20170287950A1 (en) 2017-10-05
KR20140081703A (ko) 2014-07-01
KR20160045049A (ko) 2016-04-26
CN103887343A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
JP6321356B2 (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置
KR101976133B1 (ko) 표시 장치
JP6021770B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
US10192957B2 (en) Thin-film transistor array substrate
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
CN102683422B (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
WO2013170574A1 (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
US9647127B2 (en) Semiconductor device and method for manufacturing the same
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
US11217698B2 (en) Method of manufacturing a thin film transistor
CN203134809U (zh) 一种薄膜晶体管、阵列基板和显示装置
US10580905B2 (en) Thin film transistor having etch stop multi-layer and method of preparing the same
WO2021237784A1 (zh) 薄膜晶体管及其制备方法、显示面板
KR102145978B1 (ko) 어레이기판 및 이의 제조방법
CN103811558A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2021179271A1 (zh) 显示基板及其制备方法、显示面板
CN202633311U (zh) 薄膜晶体管基板
TW201727757A (zh) 薄膜電晶體的製造方法
KR20140087830A (ko) 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180405

R150 Certificate of patent or registration of utility model

Ref document number: 6321356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250