CN113419384B - 阵列基板及其制备方法和显示面板 - Google Patents

阵列基板及其制备方法和显示面板 Download PDF

Info

Publication number
CN113419384B
CN113419384B CN202110670642.2A CN202110670642A CN113419384B CN 113419384 B CN113419384 B CN 113419384B CN 202110670642 A CN202110670642 A CN 202110670642A CN 113419384 B CN113419384 B CN 113419384B
Authority
CN
China
Prior art keywords
sublayer
layer
sub
array substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110670642.2A
Other languages
English (en)
Other versions
CN113419384A (zh
Inventor
邹振游
李梁梁
方鑫
席文星
余雪
伍蓉
林滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110670642.2A priority Critical patent/CN113419384B/zh
Publication of CN113419384A publication Critical patent/CN113419384A/zh
Application granted granted Critical
Publication of CN113419384B publication Critical patent/CN113419384B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及其制备方法和显示面板。该阵列基板，包括：基底；像素电极和公共电极；像素电极和公共电极位于基底上方，且二者不同层；像素电极和公共电极之间还设置有第一绝缘层；阵列基板还包括透光区和不透光区；公共电极包括第一子层、第二子层和第三子层；第一子层、第二子层和第三子层依次远离基底叠置；第一子层位于透光区和不透光区；第二子层和第三子层位于不透光区。该阵列基板，减少了需要开设掩模板的数量，同时还减少了曝光工艺次数，从而大大降低了阵列基板的制备成本，提高了阵列基板的产能。

Description

阵列基板及其制备方法和显示面板
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法和显示面板。
背景技术
目前，ADS(Advanced Super Dimension Switch，高级超维场转换)型有机膜液晶显示产品应用于高端监控产品。HADS型液晶显示产品是将公共电极制作为狭缝状，像素电极制作为板状。有机膜液晶显示产品是指在像素电极与像素电路之间设置厚度较厚(如厚度可达20000埃)的有机膜层，如此能够降低显示产品中有机膜层上下两侧导电膜层之间的寄生电容，从而降低液晶显示产品的显示功耗，提升其显示性能。
有机膜液晶显示产品中，为了改善或防止显示中出现的残像以及图像发绿等不良，大多都需求公共电极阻值较低。目前设计上是在原有单层ITO(氧化铟锡)制备公共电极的基础上，增加一金属层以减少公共电极电阻。由于金属层和原有ITO层的图形不同，使得公共电极的制备需要两个掩模板，且需要通过两次曝光工艺分别制备金属层和ITO层，这使得制备成本增加，产能下降。
发明内容
本发明针对上述有机膜液晶显示产品中公共电极制备成本较高的问题，提供一种阵列基板及其制备方法和显示面板。该阵列基板，减少了需要开设掩模板的数量，同时还减少了曝光工艺次数，从而大大降低了阵列基板的制备成本，提高了阵列基板的产能。
本发明提供一种阵列基板，包括：基底；像素电极和公共电极；
所述像素电极和所述公共电极位于所述基底上方，且二者不同层；
所述像素电极和所述公共电极之间还设置有第一绝缘层；
所述阵列基板还包括透光区和不透光区；
所述公共电极包括第一子层、第二子层和第三子层；所述第一子层、所述第二子层和所述第三子层依次远离所述基底叠置；
所述第一子层位于所述透光区和所述不透光区；
所述第二子层和所述第三子层位于所述不透光区。
可选地，所述第一子层和所述第三子层都采用金属氧化物透明导电材料；
所述第二子层采用金属导电材料。
可选地，所述第一子层和所述第三子层都采用氧化铟锡材料；
所述第二子层采用钼、铝、钼的叠层材料；钼、铝、钼层沿远离所述基底的方向依次叠置。
可选地，所述第一子层的厚度范围为450～550埃；
所述第三子层的厚度范围为250～350埃；
所述第二子层中沿远离所述基底的方向依次叠置的钼、铝、钼层的厚度范围依次为100～200埃、650～750埃、250～350埃。
本发明还提供一种显示面板，包括上述阵列基板。
本发明还提供一种上述阵列基板的制备方法，包括：在基底上制备像素电极、公共电极和第一绝缘层；
制备所述公共电极包括：采用半色调掩模板通过一次曝光工艺同时形成包括第一子层、第二子层和第三子层的图形。
可选地，所述制备所述公共电极包括：
在所述基底上方依次沉积形成第一子层膜、第二子层膜和第三子层膜；
在所述第三子层膜的背离所述基底的一侧涂敷光刻胶层；
采用所述半色调掩模板对所述光刻胶层进行曝光，使透光区和不透光区内所述第一子层、所述第二子层和所述第三子层的图形以外区域的所述光刻胶层完全曝光；只保留所述第一子层的图形区域的所述光刻胶层部分曝光；所述第一子层、所述第二子层和所述第三子层的图形全部保留区域的所述光刻胶层不曝光；
显影去除经曝光的所述光刻胶层；
刻蚀形成所述第三子层的中间图形；
刻蚀形成所述第二子层的中间图形；
刻蚀形成所述第一子层的图形；
灰化去除只保留所述第一子层的图形区域的所述光刻胶层；部分保留所述第一子层、所述第二子层和所述第三子层的图形全部保留区域的所述光刻胶层；
刻蚀形成所述第三子层的图形；
刻蚀形成所述第二子层的图形；
剥离部分保留的所述光刻胶层。
可选地，所述阵列基板为权利要求3中所述的阵列基板；
在所述刻蚀形成所述第二子层的图形之前，且在所述刻蚀形成所述第三子层的图形之后，所述制备方法还包括：
对所述阵列基板进行退火工艺处理，使所述第一子层的材料发生晶化。
可选地，所述在所述第三子层膜的背离所述基底的一侧涂敷光刻胶层的厚度范围为1.5～2.5μm。
可选地，所述显影去除经曝光的所述光刻胶层后，只保留所述第一子层的图形区域的所述光刻胶层的厚度范围为4500～5500埃。
本发明的有益效果：本发明所提供的阵列基板，通过使公共电极包括三个彼此叠置的子层，且第一子层位于透光区和不透光区；第二子层和第三子层位于不透光区，一方面，能够增大公共电极的截面积，从而降低公共电极的电阻，进而改善或防止显示中出现的残像以及图像发绿等不良；另一方面，单独开设一个掩模板并通过一次曝光工艺即可同时形成公共电极三个子层各自的图形，相对于目前的公共电极制备方法，减少了需要开设掩模板的数量，同时还减少了曝光工艺次数，从而大大降低了阵列基板的制备成本，提高了阵列基板的产能。
本发明所提供的显示面板，通过采用上述阵列基板，降低了该显示面板的制备成本，提高了显示面板的产能。
附图说明
图1为公开技术中HADS型有机膜液晶显示产品中阵列基板的一种制备流程示意图；
图2为公开技术中HADS型有机膜液晶显示产品中阵列基板的另一种制备流程示意图；
图3为公开技术中制备用作公共电极的金属膜层的掩模板示意图；
图4为公开技术中制备用作公共电极的氧化铟锡层的掩模板示意图；
图5为本发明实施例中阵列基板的结构剖视示意图；
图6为本发明实施例中阵列基板的制备流程示意图；
图7为本发明实施例中制备公共电极的掩模板示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明一种阵列基板及其制备方法和显示面板作进一步详细描述。
如图1和图2所示，为目前HADS型有机膜液晶显示产品中阵列基板的制备流程；包括：S01：在基底上制备像素电路。
制备像素电路具体包括：依次制备栅极、栅绝缘层、有源层、源漏电极层等的步骤。
S02：在完成上述步骤的基底上依次制备无机绝缘层和有机绝缘层。
其中，无机绝缘层能够阻隔有机绝缘层中的氧气进入像素电路中的金属导电膜层，从而防止金属导电膜层被氧化腐蚀。
S03：在完成上述步骤的基底上制备像素电极。
其中，像素电极采用ITO材料。
S04：在完成上述步骤的基底上制备钝化层。
S05：在完成上述步骤的基底上制备用作公共电极的金属膜层。
其中，该金属膜层为钼、铝、钼的叠层结构。该金属膜层需要采用一个单独开设的如图3所示的掩模板并通过一次曝光工艺制备。
S06：在完成上述步骤的基底上制备用作公共电极的氧化铟锡层(即ITO层)。
其中，该氧化铟锡层需要采用另一个单独开设的如图4所示的掩模板并通过一次曝光工艺制备。
上述HADS型有机膜液晶显示产品中的阵列基板，金属膜层和ITO层共同形成公共电极，金属膜层的设置能够降低只采用一个ITO层形成的公共电极的电阻，从而改善或防止显示中出现的残像以及图像发绿等不良。但形成公共电极的金属膜层和ITO层需要分别开设一个掩模板，且需要分别通过一次曝光工艺制备，制备成本较高，产能较低。
针对上述有机膜液晶显示产品中公共电极制备成本较高的问题，本发明实施例提供一种阵列基板，如图5所示，包括：基底1；像素电极2和公共电极3；像素电极2和公共电极3位于基底1上方，且二者不同层；像素电极2和公共电极3之间还设置有第一绝缘层4；阵列基板还包括透光区101和不透光区102；公共电极3包括第一子层31、第二子层32和第三子层33；第一子层31、第二子层32和第三子层33依次远离基底1叠置；第一子层31位于透光区101和不透光区102；第二子层32和第三子层33位于不透光区102。
本实施例中，公共电极3位于像素电极2背离基底1的一侧，且公共电极3为狭缝状电极，像素电极2为板状电极。阵列基板还包括像素电路，像素电路包括设置于基底1上的栅极、栅线、栅绝缘层5、有源层、源漏极、数据线6、无机绝缘层7、有机绝缘层8。像素电极2位于有机绝缘层8的背离无机绝缘层7的一侧。其中，栅极和栅线采用相同材料同层设置；源漏极和数据线6采用相同材料同层设置。无机绝缘层7能阻隔有机绝缘层8中释放的氧气进入像素电路的金属导电膜层(如栅极、栅线、源漏极、数据线6等)中，从而防止金属导电膜层被氧化腐蚀。有机绝缘层8的厚度可以做到20000埃，有机绝缘层8能够降低其上下两侧导电膜层之间的寄生电容，从而降低采用该阵列基板的显示面板的显示功耗，提升显示面板的显示性能。
其中，第一子层31和第三子层33都采用金属氧化物透明导电材料；第二子层32采用金属导电材料。可选地，第一子层31和第三子层33都采用氧化铟锡材料；第二子层32采用钼、铝、钼的叠层材料；钼、铝、钼层沿远离基底1的方向依次叠置。第一子层31用于形成狭缝状结构，第一子层31的位于透光区101的部分能与像素电极2形成驱动液晶偏转的电场。第二子层32用于降低公共电极3的电阻。第三子层33用于保护第二子层32，使其不被氧化，以防止第二子层32被氧化后电阻过大而导致不良。
可选地，第一子层31的厚度范围为450～550埃；如第一子层31的厚度为500埃。第三子层33的厚度范围为250～350埃；如第三子层33的厚度为300埃。第二子层32中沿远离基底1的方向依次叠置的钼、铝、钼层的厚度范围依次为100～200埃、650～750埃、250～350埃；如第二子层32中沿远离基底1的方向依次叠置的钼、铝、钼层的厚度依次为150埃、700埃、300埃。其中，第一子层31、第二子层32和第三子层33依次叠置构成的公共电极3整体电阻较低，能够很好地改善或防止显示中出现的残像以及图像发绿等不良。
通过使公共电极3包括三个彼此叠置的子层，且第一子层31位于透光区101和不透光区102；第二子层32和第三子层33位于不透光区102，一方面，能够增大公共电极3的截面积，从而降低公共电极3的电阻，进而改善或防止显示中出现的残像以及图像发绿等不良；另一方面，单独开设一个掩模板并通过一次曝光工艺即可同时形成公共电极3三个子层各自的图形，相对于目前的公共电极制备方法，减少了需要开设掩模板的数量，同时还减少了曝光工艺次数，从而大大降低了阵列基板的制备成本，提高了阵列基板的产能。
需要说明的是，阵列基板中，公共电极也可以位于像素电极靠近基底的一侧，在此情况下，公共电极为板状电极，像素电极为狭缝状电极。该方案图中未示出，该结构的阵列基板中，公共电极同样可以通过单独开设一个掩模板并通过一次曝光工艺同时形成公共电极三个子层各自的图形，因此，阵列基板的该结构设置方案同样能够降低其制备成本，同时提高其产能。
无论公共电极为板状或狭缝状，只是公共电极的图形有所不同，其制备中都能采用上述降低成本的方案，本实施例中以公共电极为狭缝状为例具体说明其制备过程。
基于阵列基板的上述结构，本实施例还提供一种该阵列基板的制备方法，包括：在基底上制备像素电极、公共电极和第一绝缘层；制备公共电极包括：采用半色调掩模板通过一次曝光工艺同时形成包括第一子层、第二子层和第三子层的图形。
其中，在制备公共电极时只需要开设一个半色调掩模板，且通过一次曝光工艺即可形成第一子层、第二子层和第三子层的图形，相对于目前的公共电极制备方法，减少了需要开设掩模板的数量，同时还减少了曝光工艺次数，从而大大降低了阵列基板的制备成本，提高了阵列基板的产能。
本实施例中，如图6所示，阵列基板的制备方法还包括在基底1上依次制备栅极和栅线、栅绝缘层5、有源层、源漏极和数据线6、无机绝缘层7和有机绝缘层8。然后，在有机绝缘层8上形成像素电极2；在像素电极2上形成第一绝缘层4。其中的导电层均采用构图工艺(包括成膜、曝光、显影、刻蚀等步骤)制备；栅绝缘层5、无机绝缘层7和第一绝缘层4均采用氮化硅材料，可以采用构图工艺(包括成膜、曝光、显影、刻蚀等步骤)制备；有机绝缘层8可以采用有机树脂材料，如聚酰亚胺、光刻胶等，可以通过膜层涂敷、曝光、显影工艺制备。
其中，栅极和栅线采用铌钼合金或铜等材料；铌钼合金的厚度为150埃，铜的厚度为4000埃。栅绝缘层5采用氮化硅材料，其厚度为4000埃。有源层采用非晶硅材料，其厚度为1700埃。源漏极和数据线6采用钼/铝/钼合金；其中各层的厚度分别为150埃/3500埃/1000埃。无机绝缘层7采用氮化硅材料，其厚度为1000埃。有机绝缘层8采用有机树脂材料，其厚度为20000埃。像素电极2采用氧化铟锡材料，其厚度为650埃。第一绝缘层4采用氮化硅材料，其厚度为4000埃。
本实施例中，制备公共电极3包括：
S11：在基底1上方依次沉积形成第一子层膜9、第二子层膜10和第三子层膜11。
该步骤中，采用溅射沉积的方法沉积形成各子层膜。其中，第一子层膜9的材料为氧化铟锡(ITO)，厚度为500埃；第二子层膜10的材料为钼/铝/钼，Mo/Al/Mo的厚度分别为150埃/700埃/300埃；第三子层膜11的材料为氧化铟锡，厚度为300埃。
S12：在第三子层膜11的背离基底1的一侧涂敷光刻胶层12。
该步骤中，在第三子层膜11的背离基底1的一侧涂敷光刻胶层12的厚度范围为1.5～2.5μm，优选为2μm。
S13：采用如图7所示的半色调掩模板13对光刻胶层进行曝光，该半色调掩模板13包括第一区131、第二区132和第三区133；第一区131为光线全透区；第二区132为光线半透区；第三区133为光线不透区；第一区131使透光区101和不透光区102内第一子层、第二子层和第三子层的图形以外区域的光刻胶层完全曝光；第二区132使只保留第一子层的图形区域的光刻胶层部分曝光；第三区133使第一子层、第二子层和第三子层的图形全部保留区域的光刻胶层不曝光；显影去除经曝光的光刻胶层。
该步骤中，显影去除经曝光的光刻胶层12后，只保留第一子层的图形区域的光刻胶层12的厚度范围为4500～5500埃，优选为5000埃。
S14：刻蚀形成第三子层的中间图形14。
该步骤中，采用的刻蚀液及其质量百分比浓度比例为：H2SO4：HNO3：添加剂A：添加剂B＝9：5：2：0.3，优选刻蚀时间80s。
S15：刻蚀形成第二子层的中间图形15。
该步骤中，采用的铝刻蚀液及其质量百分比浓度比例为：H3PO4：CH3COOH：HNO3：添加剂A：添加剂B＝70：11：2.8：0.1：1，优选刻蚀时间70s。
S16：刻蚀形成第一子层31的图形。
该步骤中，采用的刻蚀液及其质量百分比浓度比例为：H2SO4：HNO3：添加剂A：添加剂B＝9：5：2：0.3，优选刻蚀时间100s。
S17：灰化去除只保留第一子层的图形区域的光刻胶层；部分保留第一子层、第二子层和第三子层的图形全部保留区域的光刻胶层12。
该步骤中，采用干法刻蚀工艺进行刻蚀，优选刻蚀气体及其体积流量比例为：SF6/O2＝1000/11000，优选刻蚀时间75s。
S18：刻蚀形成第三子层33的图形。
该步骤中，采用的刻蚀液及其质量百分比浓度比例为：H2SO4：HNO3：添加剂A：添加剂B＝9：5：2：0.3，优选刻蚀时间90s。
S19：对阵列基板进行退火工艺处理，使第一子层31的材料发生晶化。
该步骤中，退火工艺处理能使第一子层31的材料发生晶化，从而防止对第二子层的中间图形15刻蚀时损伤第一子层31。第一子层31发生晶化后可进一步提高其光线的透过率，从而提高阵列基板的光线透过率，同时还能降低公共电极的电阻。其中，退火工艺的温度为230℃，时间为30分钟。
S20：刻蚀形成第二子层32的图形。
该步骤中，采用的铝刻蚀液及其质量百分比浓度比例为：H3PO4：CH3COOH：HNO3：添加剂A：添加剂B＝70：11：2.8：0.1：1，优选刻蚀时间为70s。
S21：剥离部分保留的光刻胶层。
该步骤中，采用的剥离液及其质量百分比浓度比例为：二甲基亚砜：乙醇胺＝7：3，优选剥离时间为105s。
该阵列基板，通过使公共电极包括三个彼此叠置的子层，且第一子层位于透光区和不透光区；第二子层和第三子层位于不透光区，一方面，能够增大公共电极的截面积，从而降低公共电极的电阻，进而改善或防止显示中出现的残像以及图像发绿等不良；另一方面，单独开设一个掩模板并通过一次曝光工艺即可同时形成公共电极三个子层各自的图形，相对于目前的公共电极制备方法，减少了需要开设掩模板的数量，同时还减少了曝光工艺次数，从而大大降低了阵列基板的制备成本，提高了阵列基板的产能。
本发明实施例还提供一种显示面板，包括上述实施例中的阵列基板。
本实施例中，显示面板还包括彩膜基板，彩膜基板与阵列基板对盒形成盒间隙，盒间隙中填充有液晶。液晶能在阵列基板上像素电极和公共电极之间形成的电场作用下偏转，从而实现该显示面板的显示。
该显示面板通过采用上述实施例中的阵列基板，降低了该显示面板的制备成本，提高了显示面板的产能。
本发明所提供的显示面板可以为LCD面板、LCD电视、显示器、手机、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括：基底；像素电极和公共电极；
所述像素电极和所述公共电极位于所述基底上方，且二者不同层；
所述像素电极和所述公共电极之间还设置有第一绝缘层；
所述阵列基板还包括透光区和不透光区；
其特征在于，所述公共电极包括采用半色调掩模板通过一次曝光工艺形成的第一子层、第二子层和第三子层；所述第一子层、所述第二子层和所述第三子层依次远离所述基底叠置；
所述第一子层位于所述透光区和所述不透光区；
所述第二子层和所述第三子层位于所述不透光区。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一子层和所述第三子层都采用金属氧化物透明导电材料；
所述第二子层采用金属导电材料。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一子层和所述第三子层都采用氧化铟锡材料；
所述第二子层采用钼、铝、钼的叠层材料；钼、铝、钼层沿远离所述基底的方向依次叠置。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一子层的厚度范围为450～550埃；
所述第三子层的厚度范围为250～350埃；
所述第二子层中沿远离所述基底的方向依次叠置的钼、铝、钼层的厚度范围依次为100～200埃、650～750埃、250～350埃。
5.一种显示面板，其特征在于，包括权利要求1-4任意一项所述的阵列基板。
6.一种如权利要求1-4任意一项所述的阵列基板的制备方法，包括：在基底上制备像素电极、公共电极和第一绝缘层；
其特征在于，制备所述公共电极包括：采用半色调掩模板通过一次曝光工艺同时形成包括第一子层、第二子层和第三子层的图形。
7.根据权利要求6所述的制备方法，其特征在于，所述制备所述公共电极包括：
在所述基底上方依次沉积形成第一子层膜、第二子层膜和第三子层膜；
在所述第三子层膜的背离所述基底的一侧涂敷光刻胶层；
采用所述半色调掩模板对所述光刻胶层进行曝光，使透光区和不透光区内所述第一子层、所述第二子层和所述第三子层的图形以外区域的所述光刻胶层完全曝光；只保留所述第一子层的图形区域的所述光刻胶层部分曝光；所述第一子层、所述第二子层和所述第三子层的图形全部保留区域的所述光刻胶层不曝光；
显影去除经曝光的所述光刻胶层；
刻蚀形成所述第三子层的中间图形；
刻蚀形成所述第二子层的中间图形；
刻蚀形成所述第一子层的图形；
灰化去除只保留所述第一子层的图形区域的所述光刻胶层；部分保留所述第一子层、所述第二子层和所述第三子层的图形全部保留区域的所述光刻胶层；
刻蚀形成所述第三子层的图形；
刻蚀形成所述第二子层的图形；
剥离部分保留的所述光刻胶层。
8.根据权利要求7所述的制备方法，其特征在于，所述阵列基板为权利要求3中所述的阵列基板；
在所述刻蚀形成所述第二子层的图形之前，且在所述刻蚀形成所述第三子层的图形之后，所述制备方法还包括：
对所述阵列基板进行退火工艺处理，使所述第一子层的材料发生晶化。
9.根据权利要求7所述的制备方法，其特征在于，所述在所述第三子层膜的背离所述基底的一侧涂敷光刻胶层的厚度范围为1.5～2.5μm。
10.根据权利要求7所述的制备方法，其特征在于，所述显影去除经曝光的所述光刻胶层后，只保留所述第一子层的图形区域的所述光刻胶层的厚度范围为4500～5500埃。
CN202110670642.2A 2021-06-17 2021-06-17 阵列基板及其制备方法和显示面板 Active CN113419384B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110670642.2A CN113419384B (zh) 2021-06-17 2021-06-17 阵列基板及其制备方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110670642.2A CN113419384B (zh) 2021-06-17 2021-06-17 阵列基板及其制备方法和显示面板

Publications (2)

Publication Number Publication Date
CN113419384A CN113419384A (zh) 2021-09-21
CN113419384B true CN113419384B (zh) 2022-10-28

Family

ID=77788874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110670642.2A Active CN113419384B (zh) 2021-06-17 2021-06-17 阵列基板及其制备方法和显示面板

Country Status (1)

Country Link
CN (1) CN113419384B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993820B1 (ko) * 2003-12-05 2010-11-12 삼성전자주식회사 컬러 필터 기판, 이를 갖는 액정 표시 패널, 이를 갖는액정 표시 장치 및 그 제조방법
KR20070092446A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 색필터 표시판의 제조 방법 및 액정 표시 장치
CN201788341U (zh) * 2010-08-31 2011-04-06 京东方科技集团股份有限公司 阵列基板、液晶面板及液晶显示器
CN102931138B (zh) * 2012-11-05 2015-04-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN108198785A (zh) * 2018-01-05 2018-06-22 京东方科技集团股份有限公司 一种阵列基板制备方法、阵列基板及显示装置

Also Published As

Publication number Publication date
CN113419384A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
JP4522660B2 (ja) 薄膜トランジスタ基板の製造方法
US8563980B2 (en) Array substrate and manufacturing method
TWI232556B (en) Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
JP5588740B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法
US8426259B2 (en) Array substrate and method for manufacturing the same
US20080030639A1 (en) Tft-lcd array substrate and manufacturing method thereof
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
JP2001221992A (ja) フリンジフィールド駆動液晶表示装置の製造方法
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
JPH0876144A (ja) 薄膜トランジスタの製造方法
US8420420B2 (en) Method of manufacturing thin film transistor array substrate and structure thereof
CN113419384B (zh) 阵列基板及其制备方法和显示面板
JP2019536284A (ja) アレイ基板及びアレイ基板の製造方法
KR101172666B1 (ko) 액정표시소자 및 그 제조방법
US20080024702A1 (en) Pixel structure and fabrication method thereof
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
CN112309970B (zh) 阵列基板的制作方法以及阵列基板
US7808569B2 (en) Method for manufacturing pixel structure
CN110729250A (zh) 阵列基板的制造方法及阵列基板
WO2014015622A1 (zh) Tft阵列基板、制造方法及液晶显示装置
KR100451849B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
US7238556B2 (en) Thin film transistor structure and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant