CN104637872B - 氧化物半导体薄膜晶体管阵列基板的制作方法 - Google Patents

氧化物半导体薄膜晶体管阵列基板的制作方法 Download PDF

Info

Publication number
CN104637872B
CN104637872B CN201510053760.3A CN201510053760A CN104637872B CN 104637872 B CN104637872 B CN 104637872B CN 201510053760 A CN201510053760 A CN 201510053760A CN 104637872 B CN104637872 B CN 104637872B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
pixel electrode
active layer
photoresistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510053760.3A
Other languages
English (en)
Other versions
CN104637872A (zh
Inventor
何佳新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201510053760.3A priority Critical patent/CN104637872B/zh
Publication of CN104637872A publication Critical patent/CN104637872A/zh
Application granted granted Critical
Publication of CN104637872B publication Critical patent/CN104637872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

一种氧化物半导体薄膜晶体管阵列基板的制作方法，包括：在衬底基板上制作形成栅极；在栅极上依次沉积形成栅极绝缘层、氧化物半导体层、以及像素电极层；在像素电极层上涂布光阻，并对有源层区域上的光阻进行半曝光，使有源层区域上的光阻厚度小于像素电极区域上的光阻厚度；蚀刻去除有源层区域和像素电极区域之外的像素电极层及氧化物半导体层；去除有源层区域上的光阻；蚀刻去除有源层区域位于氧化物半导体层上的像素电极层，使有源层区域的氧化物半导体层露出；去除像素电极区域上的光阻；在有源层区域的氧化物半导体层上制作形成源极和漏极；在源极和漏极上制作形成保护层；以及在保护层上制作形成公共电极层。

Description

氧化物半导体薄膜晶体管阵列基板的制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种氧化物半导体薄膜晶体管阵列基板的制作方法。
背景技术
由于非晶硅(a-Si)存在因本身自有的缺陷而导致的电子迁移率低等问题，使它在显示领域的运用受到了限制。氧化物半导体薄膜晶体管(oxide semiconductor thin filmtransistor，OS-TFT)是指半导体沟道采用氧化物半导体制备的薄膜晶体管，由于氧化物半导体具备电子迁移率高、工艺温度低、光透过性高等特点，因此成为目前薄膜晶体管显示领域的研究热点之一。
液晶显示器具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点，目前在平板显示领域占主导地位，且随着显示技术的快速发展，采用广视角技术架构的液晶显示器由于拥有更大的可视角度以及更好的色彩表现等多种优势，因此受到消费者的关注。目前，可实现广视角的技术有FFS(Fringe-field-Switch，边缘电场开关)模式等，在FFS模式的液晶显示器中，用于驱动液晶分子偏转的像素电极(pixelelectrode)和公共电极(common electrode)均形成在同一基板即阵列基板上。
承上述，为提高液晶显示器的性能，以提高开口率为例，目前有新型的像素结构(如FFS模式)、高电子迁移率的主动层材料(如低温多晶硅)等技术。针对FFS模式的液晶显示器，其阵列基板将存储电容设计在像素电极与公共电极之间，而像素电极和公共电极一般由透明的ITO(Indium Tin Oxide,氧化铟锡)材料制成，可以做为开口区，而早期的TN(Twisted Nematic)模式的液晶显示器则需要额外在M1/M2金属层上制作存储电容电极，由于金属不透光并占据一定的面积，影响开口区的大小；FFS模式的阵列基板中采用像素电极位于公共电极下方的设计时，M2金属层中的漏极可以直接接触下方的像素电极，不需要更多的面积来制作通孔(through hole)以使漏极和像素电极形成电学接触，从而在开口率方面占有优势；而且，高电子迁移率的主动层材料(如低温多晶硅)的使用相较由非晶硅有源层可以显著减小一个像素中TFT所占用的面积，从而达到提高开口率的目的。
现有技术的液晶显示器在带来显示性能提升的同时，缺点是在制作时会导致需要更多的光罩(mask)使用数量以及更复杂的制程，使制作成本随之上升。
发明内容
有鉴于此，本发明目的在于提供一种氧化物半导体薄膜晶体管阵列基板的制作方法，其使用氧化物半导体作为有源层，在提高显示装置性能的同时，减少制作阵列基板时的光罩使用数量，使制程变得更简单，达到提升显示装置性能的同时维持低成本的目的。
本发明实施例提供一种氧化物半导体薄膜晶体管阵列基板的制作方法，该制作方法包括：
在衬底基板上制作形成栅极；
在该栅极上依次沉积形成栅极绝缘层、氧化物半导体层、以及像素电极层；
在该像素电极层上涂布光阻，并对有源层区域上的光阻进行半曝光，使得在显影后留下的光阻中，有源层区域上的光阻厚度小于像素电极区域上的光阻厚度；
蚀刻去除有源层区域和像素电极区域之外的该像素电极层及该氧化物半导体层；
去除有源层区域上的光阻；
蚀刻去除有源层区域位于该氧化物半导体层上的该像素电极层，使有源层区域的该氧化物半导体层露出；
去除像素电极区域上的光阻；
在有源层区域的该氧化物半导体层上制作形成源极和漏极；
在该源极和该漏极上制作形成保护层；以及
在该保护层上制作形成公共电极层。
进一步地，在对有源层区域上的光阻进行半曝光时，具体为采用半色调光罩或灰色调光罩对有源层区域上的光阻进行半曝光。
进一步地，该源极和该漏极相互间隔开，该源极和该漏极均与有源层区域的该氧化物半导体层相接触，同时该漏极还与像素电极区域的该像素电极层相接触。
进一步地，还包括在去除像素电极区域上的光阻之后，在有源层区域的该氧化物半导体层上制作形成蚀刻阻挡层，使该源极和该漏极制作形成在有源层区域的该氧化物半导体层及该蚀刻阻挡层上。
进一步地，该蚀刻阻挡层覆盖有源层区域的该氧化物半导体层的中部，该氧化物半导体层的两侧从该蚀刻阻挡层露出，该源极和该漏极相互间隔开，该源极和该漏极均与从该蚀刻阻挡层露出的该氧化物半导体层相接触，同时该漏极还与像素电极区域的该像素电极层相接触。
本发明实施例还提供一种氧化物半导体薄膜晶体管阵列基板的制作方法，该制作方法包括：
在衬底基板上制作形成栅极；
在该栅极上依次沉积形成栅极绝缘层、氧化物半导体层、以及像素电极层；
在该像素电极层上涂布光阻，并对有源层区域上位于中间的光阻进行半曝光，使得在显影后留下的光阻中，有源层区域上位于中间的光阻厚度小于有源层区域上位于两侧的光阻厚度以及小于像素电极区域上的光阻厚度；
蚀刻去除有源层区域和像素电极区域之外的该像素电极层及该氧化物半导体层；
去除有源层区域上位于中间的光阻；
蚀刻去除有源层区域位于中间的该氧化物半导体层上的该像素电极层，使有源层区域位于中间的该氧化物半导体层露出，而有源层区域位于两侧的该氧化物半导体层上仍覆盖有该像素电极层；
去除像素电极区域上的光阻以及有源层区域上位于两侧的光阻；
在有源层区域位于两侧的该像素电极层上制作形成源极和漏极；
在该源极和漏极上制作形成保护层；以及
在该保护层上制作形成公共电极层。
进一步地，在对有源层区域上位于中间的光阻进行半曝光时，具体为采用半色调光罩或灰色调光罩对有源层区域上位于中间的光阻进行半曝光。
进一步地，该源极和该漏极相互间隔开，该源极和该漏极均与有源层区域位于两侧的该像素电极层相接触，同时该漏极还与像素电极区域的该像素电极层相接触。
进一步地，还包括在去除像素电极区域上的光阻以及有源层区域上位于两侧的光阻之后，在有源层区域的该氧化物半导体层上制作形成蚀刻阻挡层，使该源极和该漏极制作形成在有源层区域位于两侧的该像素电极层及该蚀刻阻挡层上。
进一步地，该蚀刻阻挡层覆盖有源层区域的该氧化物半导体层的中部，有源层区域位于两侧的该像素电极层从该蚀刻阻挡层露出，该源极和该漏极相互间隔开，该源极和该漏极均与从该蚀刻阻挡层露出的该像素电极层相接触，同时该漏极还与像素电极区域的该像素电极层相接触。
本发明实施例提供的制作方法，适合制作氧化物半导体薄膜晶体管阵列基板，其薄膜晶体管的半导体层采用金属氧化物，具备电子迁移率高、工艺温度低、光透过性高等特点，由该阵列基板制备而成的显示装置在带来显示性能提升的同时，由于作为有源层的氧化物半导体层和作为像素电极的像素电极层均采用金属氧化物材料，具有相似的物理和化学特性，这样就可以连续沉积作为有源层的氧化物半导体层和作为像素电极的像素电极层这两层材料，然后又根据有源层区域和像素电极区域无交叠的特点，利用半曝光制程，即可在一次光罩蚀刻制程中，同时定义出有源层区域和像素电极区域，完成两层薄膜的图案化，可以为使用氧化物半导体和FFS模式的显示装置在制作阵列基板时省去一道光罩制程，减少了光罩的使用数量，实现精简制程，在提升显示装置性能的同时维持较低的制作成本。
附图说明
图1至图8为本发明第一实施例中氧化物半导体薄膜晶体管阵列基板的制作过程剖面示意图。
图9至图11为本发明第二实施例中氧化物半导体薄膜晶体管阵列基板的部分制作过程剖面示意图。
图12至图18为本发明第三实施例中氧化物半导体薄膜晶体管阵列基板的制作过程剖面示意图。
图19至图21为本发明第四实施例中氧化物半导体薄膜晶体管阵列基板的部分制作过程剖面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
首先需要说明的是，薄膜晶体管阵列基板上包括多条扫描线和多条数据线相互交叉限定出的多个像素区域，扫描线和数据线交叉位置处设置有薄膜晶体管，薄膜晶体管的漏极与位于像素区域的像素电极电连接，此为本领域技术人员所熟知，在此不再赘述。为了图示简洁，图1至图21仅绘示其中一个像素区域的局部剖面结构示意图。
第一实施例
图1至图8为本发明的第一实施例中氧化物半导体薄膜晶体管阵列基板的制作过程剖面示意图，该制作方法包括：
如图1所示，首先在衬底基板101上制作形成栅极102。具体地，衬底基板101例如为透明的玻璃基板，栅极102可以通过光刻工艺制作形成在衬底基板101上，光刻工艺主要包括膜层沉积、光阻涂布、曝光、显影、蚀刻、去光阻等工序，此为本领域技术人员熟知，在此不赘述。
如图1所示，然后在栅极102上依次沉积形成栅极绝缘层103、氧化物半导体层104、以及像素电极层105。栅极绝缘层103的材料例如为氧化硅(SiOx)或氮化硅(SiNx)等，氧化物半导体层104的材料例如为IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物)、ITZO(Indium Tin Zinc Oxide,铟锡锌氧化物)等，像素电极层105的材料例如为ITO(IndiumTin Oxide,氧化铟锡)或IZO(Indium Zinc Oxide,氧化铟锌)等。
本实施例中，以栅极绝缘层103、氧化物半导体层104和像素电极层105的材料依次为SiOx、IGZO、ITO为例进行说明。栅极绝缘层103例如通过电浆增强化学气相沉积法(PECVD)先沉积在栅极102上，氧化物半导体层104例如通过溅射法(sputter)再沉积在栅极绝缘层103上，然后再将像素电极层105例如通过溅射法沉积在氧化物半导体层104上。
需要特别指出的是，做为有源层的IGZO薄膜材料，其表面和体内的缺陷和杂质应得到妥善的控制，以得到良好的TFT(薄膜晶体管)电学特性。例如，通过溅射镀膜的方式在栅极绝缘层103上沉积形成氧化物半导体层104的IGZO薄膜时，优选使用较低的溅射功率(sputtering power)，这样可以降低高能粒子对IGZO薄膜的轰击损伤，减少IGZO薄膜的内缺陷的产生。类似地，通过溅射镀膜的方式在IGZO薄膜上沉积形成像素电极层105的ITO薄膜时，也应优选使用较低的溅射功率，以减小对IGZO薄膜上表面的轰击损伤。
通常，高温会加速物质间的元素扩散，为了防止两层金属氧化物薄膜(IGZO薄膜与ITO薄膜)之间在高温环境下出现显著的元素扩散，此处ITO成膜应优选地在室温附近的较低的温度下进行，以将ITO薄膜与IGZO薄膜之间的元素扩散控制在尽可能低的水平。
目前在TFT量产中，ITO薄膜的溅射成膜广泛使用H2O作为运载气体(carriergas)，可以保持所形成的ITO薄膜为非晶态、低电阻率和稳定的再现性。不可避免地，ITO在成膜过程中会有一部分H2O分子在电浆(plasma)中解离出的物质被植入IGZO薄膜中。有研究表明，当在IGZO溅射成膜的过程也通入H2O做为运载气体，且所通的H2O分压大于在ITO成膜时的H2O分压时，可以得到具有良好电学特性的IGZO TFT。还有研究表明，IGZO在溅射成膜过程中通入H2O也会起到抑制IGZO薄膜内氧空位的作用，与通入O2的作用类似。另有研究表明，IGZO TFT通入水蒸气进行退火，得到的TFT性能显著优于在空气中退火的TFT，其原因在于H2O分子比O2分子更小，具有更高的扩散性，更易钝化IGZO薄膜中的氧空位缺陷。因此，从理论上可以推断，在ITO成膜时通入H2O作为运载气体，不会显著改变IGZO薄膜的半导体特性。
如图2所示，然后在像素电极层105上涂布光阻106，并对有源层区域201上的光阻106进行半曝光，使得在显影后留下的光阻106中，有源层区域201上的光阻厚度T1小于像素电极区域202上的光阻厚度T2。具体地，本实施例中，使用半色调光罩(half-tone mask)或灰色调光罩(gray-tone mask)对有源层区域201上的光阻106进行半曝光，其中半色调光罩在对应有源层区域201的位置上设置半透射薄膜，通过半透射薄膜减小对有源层区域201上的光阻106的曝光能量；灰色调光罩则在对应有源层区域201的位置上设置间隔紧密排布的多个狭缝(slit)，通过这些狭缝的光衍射减小对有源层区域201上的光阻106的曝光能量。以采用正性光阻为例，在曝光时，对像素电极区域202上的光阻106采取不曝光，对有源层区域201上的光阻106采取半曝光，对其他区域的光阻106采取完全曝光，这样在曝光后进行显影，使得在显影后留下的光阻106中，有源层区域201上的光阻厚度T1即小于像素电极区域202上的光阻厚度T2。
如图3所示，然后蚀刻去除有源层区域201和像素电极区域202之外的像素电极层105及氧化物半导体层104。也就是说，以留下的光阻106为遮罩，以湿蚀刻为例，使用蚀刻液(草酸等)蚀刻去除有源层区域201和像素电极区域202之外的没有被光阻覆盖的像素电极层105及氧化物半导体层104，而有源层区域201和像素电极区域202在蚀刻后仍保留有氧化物半导体层104及像素电极层105。
如图4所示，然后去除有源层区域201上的光阻106。具体地，可以使用氧气电浆(O2plasma)进行光阻灰化(ashing)，完全去除半曝光之后留在有源层区域201上的光阻106，以露出有源层区域201上的像素电极层105(本实施例中为ITO薄膜)，像素电极区域202上的光阻106虽然在本步骤的光阻灰化过程中光阻厚度也会减小，但由于像素电极区域202上的光阻厚度T2远大于有源层区域201上的光阻厚度T1，因此在灰化过后，像素电极区域202上仍会残留一定厚度的光阻106。在此需要指出的是，去除光阻106的方法，包括湿式去光阻法，即利用有机溶液将光阻材料溶解而达到去除光阻之目的；以及干式去光阻法，即利用氧气电浆将光阻加以灰化，将光阻氧化、分离并加以去除的灰化法(ashing)，本步骤中即采用干式去光阻法(即灰化法)去除有源层区域201上的光阻106。
如图5所示，然后蚀刻去除有源层区域201位于氧化物半导体层104上的像素电极层105，使有源层区域201的氧化物半导体层104露出。此处对像素电极层105的ITO薄膜进行蚀刻，优选使用具有高蚀刻率且对氧化物半导体层104的IGZO薄膜和栅极绝缘层103的SiOx薄膜具有大的选择比(selectivity)的蚀刻方式。对于湿蚀刻，ITO蚀刻液(草酸、乙酸、盐酸等)虽然对栅极绝缘层103的SiOx几乎没有蚀刻作用，但通常对氧化物半导体层104的IGZO有非常快的蚀刻率，导致像素电极层105的ITO蚀刻终点难以控制，故不优选。
而ITO干蚀刻和IGZO干蚀刻，因两者物理化学上的相似性，有诸多相似之处。例如，所使用的蚀刻气体均大致可分为氯气、卤化物和烷烃，且通常多辅以氩气，通过所谓的离子辅助化学反应机制(Ion-assisted chemical reaction)提升蚀刻速率，ITO和IGZO干蚀刻率多在的范围，根据成膜/蚀刻设备及所使用参数的不同而存在一定差异。例如，蚀刻电浆模式主要为RIE(reactive ion etching,反应离子刻蚀)和ICP(inductively coupled plasma,电感耦合电浆)两种，ICP模式因在相同压力下电浆浓度更高，蚀刻率一般高于RIE模式。此处在蚀刻气体的选择上，卤化氢和烷烃电浆因会解离出大量的氢，在蚀刻ITO薄膜过程中会植入IGZO薄膜而改变IGZO的电性，故不宜使用。此处以混合气体BCl3/Ar(三氯化硼气体和氩气)构成的蚀刻电浆为例，BCl3解离的自由基或离子与ITO薄膜的氧元素结合生成BOCl、(BOCl)3、ClxOy等易挥发产物，与ITO薄膜的In、Sn元素结合生成InClx、SnClx、B2O3等难挥发产物，这些难挥发产物需借助Ar+离子的轰击能量脱离ITO表面，蚀刻反应才能继续进行。由于在相近的蚀刻条件，ITO和IGZO的蚀刻率接近，因此容易通过适当的制程条件使ITO/IGZO的蚀刻选择比接近1。另外，考虑到像素电极层105的ITO薄膜需要有一定的过蚀刻(over etching,O/E)以保证ITO蚀刻干净，故氧化物半导体层104的IGZO膜厚不应过薄，例如像素电极层105的ITO膜厚为时，则优选地氧化物半导体层104的IGZO膜厚不低于以保证在ITO薄膜蚀刻后，IGZO薄膜仍有足够的厚度未被干蚀刻，从而得到良好的TFT电性。另外，在对ITO进行干蚀刻时，ITO/SiOx、ITO/PR(photoresist,PR)的选择比分别为1和0.4，以这样的选择比对ITO进行蚀刻，对栅极绝缘层103的SiOx和像素电极区域202上的光阻106的膜厚减少都在可接受的范围内。
如图6所示，然后去除像素电极区域202上的光阻106。在这里，优选采用湿式去光阻法，即利用有机溶液将像素电极区域202上的光阻106材料溶解而去除。当然，同样也可以采取干式去光阻法(即灰化法)将像素电极区域202上的光阻106去除。至此，完成了有源层区域201和像素电极区域202上两层材料(即氧化物半导体层104和像素电极层105)的图案化制作过程。在有源层区域201，利用氧化物半导体层104的IGZO薄膜作为TFT的有源层(即半导体层)；在像素电极区域202，利用像素电极层105的ITO薄膜作为每个像素区域的像素电极。
然后进行高温退火，退火优选在含氧气(纯氧或干燥的压缩空气(CDA))的气氛下进行，目的是使像素电极区域202的像素电极层105的ITO结晶化，同时可以对有源层区域201的氧化物半导体层104的IGZO所受的电浆损伤起到修复作用。需要指出的是，基于控制元素扩散效应的考虑，不应在有源层区域201上的ITO薄膜(即像素电极层105)蚀刻去除之前进行高温退火，以免影响TFT特性。
如图7所示，然后在有源层区域201的氧化物半导体层104上制作形成源极111和漏极112。具体地，先在有源层区域201的氧化物半导体层104上及像素电极区域202的像素电极层105上沉积形成一层源漏金属层，然后通过光刻工艺对该源漏金属层进行蚀刻图案化，以在有源层区域201的氧化物半导体层104上制作形成源极111和漏极112。源极111和漏极112相互间隔开，源极111和漏极112均与有源层区域201的氧化物半导体层104相接触，氧化物半导体层104的中部从源极111和漏极112之间露出，同时漏极112还与像素电极区域202的像素电极层105相接触，即漏极112直接与像素区域的像素电极形成电性接触，这样在后续制程中则不需要另外制作通孔(through hole)使漏极112和像素电极形成电性接触。
源漏金属层的蚀刻应优选对有源层区域201的氧化物半导体层104的IGZO薄膜无损伤或损伤尽可能小的方式。例如当源极111和漏极112采用纯钼(Mo)材料，以H2O2的碱性蚀刻液进行蚀刻为例，其蚀刻机制为：
Mo+2H2O2→MoO2+2H2O
因碱性H2O2蚀刻液中H+浓度非常低，故对IGZO蚀刻速率极慢，几乎不反应。通过X射线光电子能谱分析(X-ray Photoelectron Spectroscopy,XPS)观看结果亦显示，纯钼的源极111和漏极112经过H2O2碱性蚀刻液蚀刻后，IGZO表面未出现新的能量峰(energypeak)，表示有源层区域201的氧化物半导体层104的IGZO薄膜几乎未被H2O2碱性蚀刻液损伤，这样有助于得到良好的TFT电性。
源极111和漏极112的图案化过程也可以使用干蚀刻或湿蚀刻-干蚀刻结合的多步蚀刻，比如当源极111和漏极112采用纯Mo、Mo/Ti、AlNd/MoTi、Cu/Ti/Si、或Ti/Cu/Mo材料时。
另外，如果作为有源层的氧化物半导体层104的材料可以耐受PAN(phosphoric-acetic-nitric acid)蚀刻液，例如当氧化物半导体层104的材料选用ITZO时，ITZO具有耐PAN酸的特性，因此源极111和漏极112可选择Mo/Al/Mo或纯Mo，再用普通PAN蚀刻液进行蚀刻图案化，而不会损伤到有源层的ITZO薄膜。进一步的，当氧化物半导体层104的材料选用ITZO时，前述的有源层区域201上蚀刻去除像素电极层105的ITO蚀刻也可以使用PAN蚀刻液。
前面所述的对有源层区域201上的ITO蚀刻和对源漏金属层的蚀刻会损伤氧化物半导体层104的背沟道，导致TFT性能下降，因此可以增加O2电浆处理、N2O电浆处理、O3电浆处理、在含氧气氛中退火等制程以修复金属氧化物TFT的背沟道，以得到良好的TFT电性。
如图8所示，然后在源极111和漏极112上制作形成保护层113以及在保护层113上制作公共电极层114，最终完成氧化物半导体的显示装置的阵列基板的制作。保护层113的材料可以为氧化硅、氮化硅或氮氧化硅等，例如通过电浆增强化学气相沉积法沉积形成在源极111和漏极112上，同时覆盖有源层区域201的氧化物半导体层104和像素电极区域202的像素电极层105。公共电极层114的材料可以为ITO或IZO等，例如通过溅射方式沉积形成在保护层113上，并通过光刻工艺进行图案化。鉴于此部分制程及后续制程已与本发明宗旨无关，不再赘述。
本发明实施例制作形成的阵列基板中，像素电极层105(用于作为每个像素单元的像素电极)位于公共电极层114(用于作为每个像素单元的公共电极)的下方，漏极112可以直接与像素电极形成电性接触，因此不需要另外制作通孔(through hole)使漏极112和像素电极形成电性接触，精简了制程且有利于提高开口率。
另外需要说明的是，上述的衬底基板101、栅极绝缘层103、氧化物半导体层104、像素电极层105、保护层113、及公共电极层114均是透明的。
第二实施例
图9至图11为本发明的第二实施例，其区别于第一实施例的部分在于其TFT器件采用刻蚀阻挡结构，即比第一种实施例在有源层区域201的氧化物半导体层104与源极111、漏极112之间增加了蚀刻阻挡层(etch stopper layer,ESL)115，以保护有源层的半导体沟道不受源漏金属层的蚀刻工艺损伤。本实施例在形成蚀刻阻挡层115之前的工艺与第一实施例是通用的，可参见第一实施例对相应制程的描述和图1至图6。
在蚀刻阻挡层115成膜前，优选地对作为有源层的氧化物半导体层104进行蚀刻损伤修复处理，例如增加O2电浆处理、N2O电浆处理、O3电浆处理、在含氧气氛中退火等制程以修复金属氧化物TFT的背沟道，以得到良好的TFT电性。
在去除像素电极区域202上的光阻106(如图6)之后，即在有源层区域201的氧化物半导体层104上制作形成蚀刻阻挡层115，如图9所示。具体地，蚀刻阻挡层115的材料可以为氧化硅或氮化硅等，蚀刻阻挡层115例如通过PECVD方式沉积形成在有源层区域201的氧化物半导体层104及像素电极区域202的像素电极层105上，并通过光刻工艺进行蚀刻图案化，以在有源层区域201的氧化物半导体层104上形成蚀刻阻挡层115，蚀刻阻挡层115覆盖氧化物半导体层104的中部，氧化物半导体层104的两侧从蚀刻阻挡层115露出，以实现源极111和漏极112分别与氧化物半导体层104的接触。
蚀刻阻挡层115的成膜优选在低温低氢环境下进行，以使氢对氧化物半导体层104的掺杂得到控制，从而避免有源层区域201的氧化物半导体层104在蚀刻阻挡层115成膜后转变为导体。此处以PECVD机台使用SiH4/N2O混合反应气体沉积形成蚀刻阻挡层115(材料选为SiOx)为例，将蚀刻阻挡层115的成膜温度控制在200℃或更低，SiH4/N2O气体流量比控制在60或更高的条件是优选的。成膜后，蚀刻阻挡层115采用干蚀刻，如SF6或CF4做为蚀刻气体的RIE蚀刻模式。
如图10所示，下一步在有源层区域201的氧化物半导体层104上制作形成源极111和漏极112时，使源极111和漏极112制作形成在有源层区域201的氧化物半导体层104及蚀刻阻挡层115上，且对源极111和漏极112的材料和蚀刻方式的选择因为蚀刻阻挡层115的加入，相对限制较少。例如，针对非晶硅薄膜晶体管(a-Si TFT)量产使用的Mo/Al/Mo材料和湿蚀刻，以及Ti/Al/Ti材料和干蚀刻均可。制作形成的源极111和漏极112相互间隔开，源极111和漏极112均与从蚀刻阻挡层115露出的氧化物半导体层104相接触，蚀刻阻挡层115从源极111和漏极112之间露出，同时漏极112还与像素电极区域202的像素电极层105相接触。
如图11所示，后续进行保护层113和公共电极层114的制作等制程，最终完成氧化物半导体的显示装置的阵列基板的制作。
另外，本实施例在形成蚀刻阻挡层115之后的工艺与第一实施例是通用的，因此还可参见第一实施例对相应制程的描述和图7至图8。
第三实施例
图12至图18为本发明的第三实施例，其区别于第一实施例的部分在于对像素电极层105上涂布的光阻106进行半曝光的制程及有源层上的结构。
如图12所示，在对光阻106进行半曝光时，半曝光的区域由整个有源层区域201变为TFT背沟道区，即仅针对TFT背沟道区进行半曝光，相当于缩小了半曝光的面积。换句话说，有源层区域201可以划分为中间、左侧和右侧三个分区域，该中间区域即对应于TFT背沟道区，本实施例中只对有源层区域201上位于中间的光阻106进行半曝光，对有源层区域201上位于两侧(左侧和右侧)的光阻106则进行正常曝光(完全曝光或完全不曝光)。在经过半曝光及显影后留下的光阻106中，有源层区域201上位于中间的光阻厚度T1小于有源层区域201上位于两侧的光阻厚度T2以及小于像素电极区域202上的光阻厚度T2。
如图13所示，蚀刻去除有源层区域201和像素电极区域202之外没有被光阻覆盖的的像素电极层105和氧化物半导体层104。
如图14所示，去除有源层区域201上位于中间的光阻106。
如图15所示，蚀刻去除有源层区域201位于中间的氧化物半导体层104上的像素电极层105，使有源层区域201位于中间的氧化物半导体层104露出，而有源层区域201位于两侧的氧化物半导体层104上仍覆盖有像素电极层105。
如图16所示，去除像素电极区域202上的光阻106以及有源层区域201上位于两侧的光阻106。
如图17所示，在有源层区域201位于两侧的像素电极层105上制作形成源极111和漏极112。源极111和漏极112相互间隔开，源极111和漏极112均与有源层区域201位于两侧的像素电极层105相接触，氧化物半导体层104的中部从源极111和漏极112之间露出，同时漏极112还与像素电极区域202的像素电极层105相接触。
在图案设计上，源极111和漏极112之间的沟道宽度H1应大于氧化物半导体层104两侧的像素电极层105之间的沟道宽度H2，以免基板上部分TFT因制程波动使源极111和漏极112直接接触到背沟道内的氧化物半导体而造成TFT间电性差异。
作为区别于第一实施例的部分，源极111或漏极112通过像素电极层105的ITO薄膜与氧化物半导体层104的IGZO薄膜相接触。首先，ITO与IGZO都属于金属氧化物，其能带结构类似，相互间的电荷注入不存在问题。其次，当源极111和漏极112采用常用金属Mo和Ti时，源极111与像素电极层105的ITO之间以及漏极112与像素电极层105的ITO之间均可以形成良好的欧姆接触。
如图18所示，在源极111和漏极112上制作形成保护层113以及在保护层113上制作形成公共电极层114，最终完成氧化物半导体的显示装置的阵列基板的制作。
本实施例与第一实施例具有相通之处，关于本实施例的更多内容还可参见第一实施例对相应制程的描述和图2至图8，在此不再赘述。
第四实施例
图19至图21为本发明的第四实施例，其区别于第三实施例的部分在于其TFT器件采用蚀刻阻挡结构，即比第三种实施例在有源层区域201的氧化物半导体层104与源极111、漏极112之间增加了蚀刻阻挡层115，以保护有源层的半导体沟道不受源漏金属层的蚀刻工艺损伤。本实施例在形成蚀刻阻挡层115之前的工艺与第三实施例是通用的，可参见第三实施例对相应制程的描述和图12至图16。
在去除像素电极区域202上的光阻106以及有源层区域201上位于两侧的光阻106(如图16)之后，即在有源层区域201的氧化物半导体层104上制作形成蚀刻阻挡层115，如图19所示，蚀刻阻挡层115覆盖有源层区域201的氧化物半导体层104的中部，蚀刻阻挡层115还延伸至有源层区域201位于两侧的像素电极层105的一部分表面上，有源层区域201位于两侧的像素电极层105还有一部分表面从蚀刻阻挡层115露出，以实现源极111和漏极112分别与像素电极层105的接触。
如图20所示，下一步在有源层区域201位于两侧的像素电极层105上制作形成源极111和漏极112时，使源极111和漏极112制作形成在有源层区域201位于两侧的像素电极层105及蚀刻阻挡层115上，且对源极111和漏极112的材料和蚀刻方式的选择因为蚀刻阻挡层115的加入，相对限制较少。制作形成的源极111和漏极112相互间隔开，源极111和漏极112均与从蚀刻阻挡层115露出的像素电极层105相接触，蚀刻阻挡层115从源极111和漏极112之间露出，同时漏极112还与像素电极区域202的像素电极层105相接触。
如图21所示，后续进行保护层113和公共电极层114的制作等制程，最终完成氧化物半导体的显示装置的阵列基板的制作。
第二实施例对蚀刻阻挡层115和其后制程的描述同样适用于本实施例，仅存在一些层间对位等一般性TFT设计考量上的差异，故还可参见第二实施例对相应制程的描述和图9至图11，本实施例不再赘述。
综合上述，本发明上述实施例提供的制作方法，适合制作氧化物半导体薄膜晶体管阵列基板，其薄膜晶体管的半导体层采用氧化物半导体，具备电子迁移率高、工艺温度低、光透过性高等特点，由该阵列基板制备而成的显示装置在带来显示性能提升的同时，由于作为有源层的氧化物半导体层和作为像素电极的像素电极层均采用金属氧化物材料，具有相似的物理和化学特性，这样就可以连续沉积作为有源层的氧化物半导体层和作为像素电极的像素电极层这两层材料，然后又根据有源层区域和像素电极区域无交叠的特点，利用半曝光制程，即可在一次光罩蚀刻制程中，同时定义出有源层区域和像素电极区域，完成两层薄膜的图案化，可以为使用氧化物半导体和FFS模式的显示装置在制作阵列基板时省去一道光罩制程，减少了光罩的使用数量和精简制程，在提升显示装置性能的同时维持较低的制作成本。
可以理解的是，上述制作形成的阵列基板可作为液晶显示装置的下基板，例如液晶显示装置包括相对设置的阵列基板和与阵列基板相对设置的上基板(例如彩色滤光基板等)、以及夹设于阵列基板与彩色滤光基板之间的液晶层，此为本领域技术人员所熟知，在此不再赘述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法包括：
在衬底基板上制作形成栅极；
在该栅极上依次连续沉积形成栅极绝缘层、氧化物半导体层、以及像素电极层；
在该像素电极层上涂布光阻，并对有源层区域上的光阻进行半曝光，使得在显影后留下的光阻中，有源层区域上的光阻厚度小于像素电极区域上的光阻厚度；
蚀刻去除有源层区域和像素电极区域之外的该像素电极层及该氧化物半导体层；
去除有源层区域上的光阻；
蚀刻去除有源层区域位于该氧化物半导体层上的该像素电极层，使有源层区域的该氧化物半导体层露出；
去除像素电极区域上的光阻；
在有源层区域的该氧化物半导体层上制作形成源极和漏极；
在该源极和该漏极上制作形成保护层；以及
在该保护层上制作形成公共电极层。
2.如权利要求1所述的氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，在对有源层区域上的光阻进行半曝光时，具体为采用半色调光罩或灰色调光罩对有源层区域上的光阻进行半曝光。
3.如权利要求1所述的氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该源极和该漏极相互间隔开，该源极和该漏极均与有源层区域的该氧化物半导体层相接触，同时该漏极还与像素电极区域的该像素电极层相接触。
4.如权利要求1所述的氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，还包括在去除像素电极区域上的光阻之后，在有源层区域的该氧化物半导体层上制作形成蚀刻阻挡层，使该源极和该漏极制作形成在有源层区域的该氧化物半导体层及该蚀刻阻挡层上。
5.如权利要求4所述的氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该蚀刻阻挡层覆盖有源层区域的该氧化物半导体层的中部，该氧化物半导体层的两侧从该蚀刻阻挡层露出，该源极和该漏极相互间隔开，该源极和该漏极均与从该蚀刻阻挡层露出的该氧化物半导体层相接触，同时该漏极还与像素电极区域的该像素电极层相接触。
6.一种氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法包括：
在衬底基板上制作形成栅极；
在该栅极上依次连续沉积形成栅极绝缘层、氧化物半导体层、以及像素电极层；
在该像素电极层上涂布光阻，并对有源层区域上位于中间的光阻进行半曝光，使得在显影后留下的光阻中，有源层区域上位于中间的光阻厚度小于有源层区域上位于两侧的光阻厚度以及小于像素电极区域上的光阻厚度；
蚀刻去除有源层区域和像素电极区域之外的该像素电极层及该氧化物半导体层；
去除有源层区域上位于中间的光阻；
蚀刻去除有源层区域位于中间的该氧化物半导体层上的该像素电极层，使有源层区域位于中间的该氧化物半导体层露出，而有源层区域位于两侧的该氧化物半导体层上仍覆盖有该像素电极层；
去除像素电极区域上的光阻以及有源层区域上位于两侧的光阻；
在有源层区域位于两侧的该像素电极层上制作形成源极和漏极；
在该源极和漏极上制作形成保护层；以及
在该保护层上制作形成公共电极层。
7.如权利要求6所述的氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，在对有源层区域上位于中间的光阻进行半曝光时，具体为采用半色调光罩或灰色调光罩对有源层区域上位于中间的光阻进行半曝光。
8.如权利要求6所述的氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该源极和该漏极相互间隔开，该源极和该漏极均与有源层区域位于两侧的该像素电极层相接触，同时该漏极还与像素电极区域的该像素电极层相接触。
9.如权利要求6所述的氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，还包括在去除像素电极区域上的光阻以及有源层区域上位于两侧的光阻之后，在有源层区域的该氧化物半导体层上制作形成蚀刻阻挡层，使该源极和该漏极制作形成在有源层区域位于两侧的该像素电极层及该蚀刻阻挡层上。
10.如权利要求9所述的氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该蚀刻阻挡层覆盖有源层区域的该氧化物半导体层的中部，有源层区域位于两侧的该像素电极层从该蚀刻阻挡层露出，该源极和该漏极相互间隔开，该源极和该漏极均与从该蚀刻阻挡层露出的该像素电极层相接触，同时该漏极还与像素电极区域的该像素电极层相接触。
CN201510053760.3A 2015-02-02 2015-02-02 氧化物半导体薄膜晶体管阵列基板的制作方法 Active CN104637872B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510053760.3A CN104637872B (zh) 2015-02-02 2015-02-02 氧化物半导体薄膜晶体管阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510053760.3A CN104637872B (zh) 2015-02-02 2015-02-02 氧化物半导体薄膜晶体管阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN104637872A CN104637872A (zh) 2015-05-20
CN104637872B true CN104637872B (zh) 2017-12-15

Family

ID=53216457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510053760.3A Active CN104637872B (zh) 2015-02-02 2015-02-02 氧化物半导体薄膜晶体管阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN104637872B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108803161B (zh) * 2018-06-29 2021-07-09 上海天马微电子有限公司 显示面板、显示面板的制造方法以及显示装置
CN109461658A (zh) * 2018-10-09 2019-03-12 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法及薄膜晶体管
CN111180466B (zh) * 2020-01-06 2023-09-05 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN112687715B (zh) * 2020-12-29 2024-03-15 上海奕瑞光电子科技股份有限公司 基于氧化物薄膜晶体管的像素结构、探测器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685299A (zh) * 2008-09-26 2010-03-31 上海电机学院 人流密集区流量的控制装置
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103887343A (zh) * 2012-12-21 2014-06-25 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US8878181B2 (en) * 2010-05-12 2014-11-04 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685299A (zh) * 2008-09-26 2010-03-31 上海电机学院 人流密集区流量的控制装置
US8878181B2 (en) * 2010-05-12 2014-11-04 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same
CN103887343A (zh) * 2012-12-21 2014-06-25 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置

Also Published As

Publication number Publication date
CN104637872A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
CN102034750B (zh) 阵列基板及其制造方法
CN104102059B (zh) Tft阵列基板及其制造方法
CN102856389B (zh) 薄膜晶体管及其制造方法
US8426259B2 (en) Array substrate and method for manufacturing the same
US8349630B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
US20080030639A1 (en) Tft-lcd array substrate and manufacturing method thereof
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN104637872B (zh) 氧化物半导体薄膜晶体管阵列基板的制作方法
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN107968097A (zh) 一种显示设备、显示基板及其制作方法
CN109524419A (zh) Tft阵列基板的制作方法
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN103560114B (zh) 一种tft阵列基板及其制造方法、显示装置
CN210272363U (zh) 阵列基板及显示面板
CN101964309B (zh) 薄膜晶体管的制造方法
CN104505372A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
US8647902B2 (en) Method of manufacturing array substrate for liquid crystal display device
US7803673B2 (en) Method of manufacturing a thin film transistor substrate
CN1174480C (zh) 薄膜晶体管平面显示器的制作方法
CN105870132A (zh) Tft阵列基板及其制作方法
CN106952823A (zh) 金属氧化物半导体薄膜晶体管的制作方法
CN107275343A (zh) 底栅型tft基板的制作方法
CN101197332A (zh) 像素结构的制作方法
CN100557787C (zh) 像素结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Patentee after: Kunshan Longteng Au Optronics Co

Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Patentee before: Kunshan Longteng Optronics Co., Ltd.

CP01 Change in the name or title of a patent holder