WO2017159702A1 - 電界効果型トランジスタの製造方法 - Google Patents

電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
WO2017159702A1
WO2017159702A1 PCT/JP2017/010279 JP2017010279W WO2017159702A1 WO 2017159702 A1 WO2017159702 A1 WO 2017159702A1 JP 2017010279 W JP2017010279 W JP 2017010279W WO 2017159702 A1 WO2017159702 A1 WO 2017159702A1
Authority
WO
WIPO (PCT)
Prior art keywords
precursor
layer
oxide
forming
effect transistor
Prior art date
Application number
PCT/JP2017/010279
Other languages
English (en)
French (fr)
Inventor
真二 松本
植田　尚之
中村　有希
由希子 安部
雄司 曽根
遼一 早乙女
定憲 新江
嶺秀 草柳
Original Assignee
株式会社リコー
真二 松本
植田　尚之
中村　有希
由希子 安部
雄司 曽根
遼一 早乙女
定憲 新江
嶺秀 草柳
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社リコー, 真二 松本, 植田　尚之, 中村　有希, 由希子 安部, 雄司 曽根, 遼一 早乙女, 定憲 新江, 嶺秀 草柳 filed Critical 株式会社リコー
Priority to SG11201807957SA priority Critical patent/SG11201807957SA/en
Priority to RU2018136356A priority patent/RU2706296C1/ru
Priority to EP17766699.7A priority patent/EP3432349A4/en
Priority to CN201780017476.8A priority patent/CN108780756B/zh
Priority to KR1020187029755A priority patent/KR20180124934A/ko
Priority to JP2018505964A priority patent/JP6607309B2/ja
Publication of WO2017159702A1 publication Critical patent/WO2017159702A1/ja
Priority to US16/131,760 priority patent/US10586873B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Definitions

  • the present invention relates to a method for manufacturing a field effect transistor.
  • a field effect transistor As an example of a field effect transistor, a field effect transistor using an oxide semiconductor as an active layer is known (see, for example, Patent Document 1).
  • a uniform front channel interface and back channel interface In order to improve transistor performance and operational stability, it is required to form a uniform front channel interface and back channel interface to reduce defect density.
  • a method using an etching stopper layer is widely used as a method for preventing an oxide semiconductor from being damaged by an etchant and reducing a defect density of a back channel.
  • Patent Document 2 a method of manufacturing a field effect transistor using a coating method has been proposed (for example, see Patent Document 2).
  • the method using the etching stopper layer may not be able to form the front channel interface and the back channel interface uniformly.
  • the present invention manufactures a field-effect transistor capable of forming a front channel interface and a back channel interface uniformly to reduce defect density and improving transistor characteristics when a coating method is used to form a front channel or a back channel. It aims to provide a method.
  • the method for producing a field effect transistor according to the present invention includes: A method of manufacturing a field effect transistor having a front channel or a back channel in a region where a first oxide layer and a second oxide layer are adjacent to each other, Forming a second precursor layer, which is a precursor of the second oxide layer, in contact with the first precursor layer, which is a precursor of the first oxide layer; An oxide layer forming step of converting the precursor layer and the second precursor layer into the first oxide layer and the second oxide layer, respectively, The oxide layer forming step includes at least one of the following treatments (I) and (II).
  • a first oxide precursor-forming coating solution capable of forming a first oxide precursor and containing a solvent is applied, and then the solvent is removed to remove the first oxidation.
  • a second oxide precursor-forming coating solution capable of forming a second oxide precursor and containing a solvent is applied, and then the solvent is removed to remove the second oxidation.
  • a coating method when a coating method is used for forming a front channel or a back channel, a field effect transistor that can form a front channel interface and a back channel interface uniformly to reduce defect density and improve transistor characteristics.
  • a manufacturing method can be provided.
  • FIG. 1A is a schematic diagram for explaining an example of a method for producing a field effect transistor (part 1).
  • FIG. 1B is a schematic diagram for explaining an example of a method for producing a field effect transistor (part 2).
  • FIG. 1C is a schematic diagram for explaining an example of a method for producing a field-effect transistor (part 3).
  • FIG. 1D is a schematic view for explaining one example of a method for producing a field effect transistor (No. 4).
  • FIG. 1E is a schematic view for explaining one example of a method for producing a field effect transistor (part 5).
  • FIG. 2A is a schematic diagram for explaining another example of the method of manufacturing a field effect transistor (part 1).
  • FIG. 1A is a schematic diagram for explaining another example of the method of manufacturing a field effect transistor (part 1).
  • FIG. 1B is a schematic diagram for explaining an example of a method for producing a field effect transistor (part 2).
  • FIG. 1C is a schematic diagram for explaining an example of
  • FIG. 2B is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 2).
  • FIG. 2C is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 3).
  • FIG. 2D is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 4).
  • FIG. 2E is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 5).
  • FIG. 3A is a schematic diagram for explaining another example of the method of manufacturing a field effect transistor (part 1).
  • FIG. 3B is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 2).
  • FIG. 3C is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 3).
  • FIG. 3D is a schematic view for explaining another example of the method for producing the field-effect transistor (No. 4).
  • FIG. 3E is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 5).
  • FIG. 3F is a schematic view for explaining another example of the method of manufacturing the field effect transistor (No. 6).
  • FIG. 4A is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 1).
  • FIG. 4B is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 2).
  • FIG. 4C is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 3).
  • FIG. 4D is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 4).
  • FIG. 4E is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 5).
  • FIG. 4F is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (No. 6).
  • FIG. 4G is a schematic diagram for explaining another example of the method for producing the field-effect transistor (part 7).
  • FIG. 4H is a schematic diagram for explaining another example of the method for producing the field-effect transistor (No. 8).
  • FIG. 5A is a schematic diagram for explaining another example of the method of manufacturing a field effect transistor (part 1).
  • FIG. 5B is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 2).
  • FIG. 5C is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 3).
  • FIG. 5D is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 4).
  • FIG. 5E is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 5).
  • FIG. 5F is a schematic view for explaining another example of the method of manufacturing the field effect transistor (No. 6).
  • FIG. 5G is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 7).
  • FIG. 5H is a schematic diagram for explaining another example of the method for producing the field-effect transistor (No. 8).
  • FIG. 6A is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 1).
  • FIG. 6B is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 2).
  • FIG. 6A is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 1).
  • FIG. 6B is a schematic diagram for explaining another example of the method of manufacturing the field effect transistor (part 2).
  • FIG. 6C is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 3).
  • FIG. 6D is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 4).
  • FIG. 6E is a schematic view for explaining another example of the method of manufacturing the field effect transistor (part 5).
  • FIG. 6F is a schematic view for explaining another example of the method of manufacturing the field effect transistor (No. 6).
  • FIG. 7 is a graph showing current-voltage characteristics of the field effect transistors of Example 1 and Comparative Example 1.
  • the field effect transistor manufactured by the present invention has a front channel or a back channel in a region where the first oxide layer and the second oxide layer are adjacent to each other.
  • the manufacturing method of the field effect transistor includes at least an oxide layer forming step, and further includes other steps as necessary.
  • the oxide layer forming step forms a second precursor layer that is a precursor of the second oxide layer so as to be in contact with the first precursor layer that is a precursor of the first oxide layer.
  • the first precursor layer and the second precursor layer are converted into the first oxide layer and the second oxide layer, respectively.
  • the oxide layer forming step includes at least one of the following treatments (I) and (II).
  • a first oxide precursor-forming coating solution capable of forming a first oxide precursor and containing a solvent is applied, and then the solvent is removed to remove the first oxidation.
  • a second oxide precursor-forming coating solution capable of forming a second oxide precursor and containing a solvent is applied, and then the solvent is removed to remove the second oxidation.
  • the present inventors have induced inhomogeneities and defects at the front channel interface and the back channel interface when using a coating method for forming the front channel or the back channel, and I discovered that the cause was not limited to the damage caused by the etchant.
  • the cause was not limited to the damage caused by the etchant.
  • an oxide semiconductor or an oxide gate insulating film is formed through a high-temperature process, diffusion and aggregation of particles and atoms occur on the film surface so that the surface energy at the interface between the oxide film and the air is minimized, As a result, surface roughness and defect density may increase.
  • transistor performance is deteriorated and operation is unstable.
  • the present inventors have used a coating method for forming a front channel or a back channel, and when forming an oxide from an oxide precursor, a front channel interface or a back channel interface. It is found that the front channel interface and the back channel interface can be formed homogeneously by preventing the portion to be in contact with air (so as not to be a free surface), and the defect density can be reduced. It came.
  • the following effects can be expected with respect to transistor characteristics because the defect density can be reduced by forming the front channel interface and the back channel interface uniformly.
  • the mobility is increased by reducing the defect density of the front channel.
  • SS subthreshold swing
  • the SS characteristic is defined as the increase in gate voltage required for the drain current to increase by an order of magnitude when the slope of the logarithmic graph is maximum in the sub-threshold region where the transfer characteristic transitions from the off region to the on region. Is done. The smaller the SS value, the sharper the rise and the better the switch characteristics.
  • the front channel is a semiconductor layer region in which an induced charge is formed through a gate insulating film by a voltage applied to the gate electrode, and means a main current path of a source / drain current in a transistor-on state.
  • the back channel means a semiconductor layer region excluding the front channel.
  • the front channel is also simply called a channel.
  • ⁇ Oxide layer forming step> In the oxide layer forming step, a second precursor layer is formed so as to be in contact with the first precursor layer, and then the first precursor layer and the second precursor layer are respectively formed on the first precursor layer. It is a step of converting into one oxide layer and the second oxide layer.
  • the first precursor layer is a precursor of the first oxide layer.
  • the precursor of the first oxide layer means a substance that is oxidized by applying external energy and can be converted into the first oxide layer.
  • the precursor of the first oxide layer may partially include an oxide.
  • the coating liquid for forming the first oxide precursor is not particularly limited as long as it can form the precursor of the first oxide and contains a solvent, and can be appropriately selected according to the purpose. Details will be described later.
  • the method for applying the first oxide precursor forming coating solution is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include spin coating, die coating, ink jet, nanoimprint, Examples include gravure printing.
  • the method of removing a solvent by heating is preferable.
  • the heating temperature is preferably 30 ° C to 300 ° C, more preferably 50 ° C to 250 ° C.
  • time of the said heating According to the objective, it can select suitably.
  • the first precursor layer may contain a solvent.
  • first oxide layer is adjacent to the second oxide layer, and a front channel or a back channel is formed in a region where the first oxide layer and the second oxide layer are adjacent to each other.
  • a front channel or a back channel is formed in a region where the first oxide layer and the second oxide layer are adjacent to each other.
  • it can select suitably, For example, an oxide semiconductor layer, an oxide insulating layer, etc. are mentioned. Examples of the oxide insulating layer include a gate insulating layer. Details of the first oxide layer will be described later.
  • the second precursor layer is a precursor of the second oxide layer.
  • the precursor of the second oxide layer means a substance that is oxidized by applying energy from the outside and can be converted into the second oxide layer.
  • the precursor of the second oxide layer may partially include an oxide.
  • the coating liquid for forming the second oxide precursor is not particularly limited as long as it can form a precursor of the second oxide and contains a solvent, and can be appropriately selected according to the purpose. Details will be described later.
  • the method for applying the second oxide precursor forming coating solution is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include spin coating, die coating, ink jet, nanoimprint, Examples include gravure printing.
  • the method of removing a solvent by heating is preferable.
  • the heating temperature is preferably 30 ° C to 300 ° C, more preferably 50 ° C to 250 ° C.
  • time of the said heating According to the objective, it can select suitably.
  • limiting in particular as said heating atmosphere According to the objective, it can select suitably.
  • the second precursor layer may contain a solvent.
  • the second oxide layer is adjacent to the first oxide layer, and a front channel or a back channel is provided in a region where the first oxide layer and the second oxide layer are adjacent to each other.
  • a front channel or a back channel is provided in a region where the first oxide layer and the second oxide layer are adjacent to each other.
  • it can select suitably, For example, an oxide semiconductor layer, an oxide insulating layer, etc. are mentioned.
  • the oxide insulating layer include a gate insulating layer and a protective layer. Details of the second oxide layer will be described later.
  • the method for converting the first precursor layer and the second precursor layer into the first oxide layer and the second oxide layer, respectively, is not particularly limited and is appropriately selected depending on the purpose. Heating is preferred.
  • the heating temperature is not particularly limited and may be appropriately selected depending on the intended purpose. It is preferably 200 ° C. to 600 ° C., more preferably 250 ° C. to 500 ° C.
  • the conversion from the first precursor layer to the first oxide layer may be performed to such an extent that the first oxide layer functions.
  • the first oxide layer includes: The residual content of the precursor may be included as an impurity.
  • the conversion from the second precursor layer to the second oxide layer may be performed to such an extent that the second oxide layer functions.
  • the second oxide layer is The residual content of the precursor may be included as an impurity.
  • the interface of the region that becomes the front channel or the back channel of the transistor can be uniformly formed by performing a conversion process from the precursor to the oxide, An interface with a low defect density can be formed. Formation of an interface with a low defect density results in good transistor characteristics.
  • the number of steps can be reduced as compared with the case where each of the plurality of layers is converted from the precursor to the oxide.
  • the “oxide layer” means the first oxide layer or the second oxide layer.
  • oxide layer is an oxide semiconductor layer >>> -Oxide semiconductor layer (oxide layer)-
  • oxide layer oxide layer
  • n-type oxide semiconductor for example, ZnO, SnO 2, In 2 O 3, etc. TiO 2, Ga 2 O 3 and the like.
  • the n-type oxide semiconductor includes at least one of indium, zinc, tin, gallium, and titanium, and an alkaline earth metal because high field effect mobility can be obtained and the electron carrier concentration can be appropriately controlled. Is preferable, and it is more preferable to contain indium and an alkaline earth metal.
  • -Oxide semiconductor layer precursor precursor layer-
  • a material of the precursor of the said oxide semiconductor layer According to the objective, it can select suitably, For example, an inorganic metal compound, an organometallic compound, etc. are mentioned.
  • the inorganic metal compound is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include inorganic indium compounds and inorganic alkaline earth metal-containing compounds.
  • inorganic indium compound there is no restriction
  • inorganic indium compounds indium nitrate, indium sulfate, and indium chloride are particularly preferable because of their high solubility in various solvents.
  • the hydrate of an indium nitrate etc. are mentioned. Examples of the indium nitrate hydrate include indium nitrate trihydrate and indium nitrate pentahydrate.
  • Examples of the inorganic alkaline earth metal compound include alkaline earth metal nitrates, alkaline earth metal sulfates, alkaline earth metal chlorides, alkaline earth metal fluorides, alkaline earth metal bromides, alkaline earth metal salts, and the like. And the like. Examples thereof include calcium nitrate, calcium sulfate, calcium chloride, strontium nitrate, strontium sulfate, and strontium chloride.
  • the organometallic compound is not particularly limited as long as it is a compound having the metal and an organic group, and can be appropriately selected according to the purpose.
  • the metal and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.
  • the organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like.
  • Examples of the alkyl group include an alkyl group having 1 to 6 carbon atoms.
  • Examples of the alkoxy group include an alkoxy group having 1 to 6 carbon atoms.
  • Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms.
  • the coating solution for forming an oxide semiconductor precursor as the coating solution for forming an oxide precursor can form a precursor of an oxide semiconductor.
  • the coating liquid for forming an oxide semiconductor precursor contains a solvent.
  • organic solvent examples include hydrocarbons such as tetradecane; cyclic hydrocarbons such as cyclohexane and cyclododecene; aromatic hydrocarbons such as toluene, xylene and mesitylene; glycol ethers such as diethylene glycol monoethyl ether; ethylene glycol monomethyl ether and the like Monoalcohol ethers; polyhydric alcohols such as ethylene glycol and propylene glycol; monoalcohols such as butanol; and the like. These may be used individually by 1 type and may use 2 or more types together.
  • the gate insulating layer is provided between the gate electrode and the oxide semiconductor layer as an active layer, and is a layer for insulating the gate electrode from the active layer.
  • the average film thickness of the gate insulating layer is not particularly limited and may be appropriately selected depending on the intended purpose, but is preferably 50 nm to 3 ⁇ m, and more preferably 100 nm to 1 ⁇ m.
  • the metal oxide film contains, for example, at least an element A that is an alkaline earth metal and an element B that is at least one of gallium (Ga), scandium (Sc), yttrium (Y), and a lanthanoid.
  • the metal oxide film contains a C element that is at least one of Zr (zirconium) and Hf (hafnium), and further contains other components as necessary.
  • the alkaline earth metal contained in the metal oxide film may be one type or two or more types.
  • alkaline earth elements examples include beryllium (Be), magnesium (Mg), calcium (Ca), strontium (Sr), barium (Ba), and radium (Ra).
  • Lanthanoids include lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), promethium (Pm), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), dysprosium. (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), and lutetium (Lu).
  • -Gate insulating layer precursor precursor layer
  • the material of the precursor of the gate insulating layer include an alkaline earth metal-containing compound, a B element-containing compound, and a C element-containing compound.
  • the B element in the B element-containing compound is at least one of Ga, Sc, Y, and a lanthanoid.
  • the C element in the C element-containing compound is at least one of Al, Ti, Zr, Hf, Nb, and Ta.
  • Examples of the alkaline earth metal-containing compound include inorganic alkaline earth metal compounds and organic alkaline earth metal compounds.
  • Examples of the inorganic alkaline earth metal compound include alkaline earth metal nitrates, alkaline earth metal sulfates, alkaline earth metal chlorides, alkaline earth metal fluorides, alkaline earth metal bromides, alkaline earth metal salts, and the like. And the like.
  • the organic alkaline earth metal compound is not particularly limited as long as it is a compound having an alkaline earth metal and an organic group, and can be appropriately selected according to the purpose.
  • the alkaline earth metal and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.
  • the organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like.
  • Examples of the alkyl group include an alkyl group having 1 to 6 carbon atoms.
  • Examples of the alkoxy group include an alkoxy group having 1 to 6 carbon atoms.
  • Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms.
  • Examples of the B element-containing compound include inorganic B element compounds and organic B element compounds.
  • Examples of the inorganic B element compound include nitrate of B element, sulfate of B element, fluoride of B element, chloride of B element, bromide of B element, iodide of B element Etc.
  • the organic B element compound is not particularly limited as long as it is a compound having the B element and an organic group, and can be appropriately selected according to the purpose.
  • the element B and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.
  • the organic group is not particularly limited and may be appropriately selected depending on the intended purpose.
  • Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like.
  • Examples of the alkyl group include an alkyl group having 1 to 6 carbon atoms.
  • Examples of the alkoxy group include an alkoxy group having 1 to 6 carbon atoms.
  • Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms.
  • Examples of the C element-containing compound include an inorganic compound of the C element and an organic compound of the C element.
  • the inorganic compound of the C element include nitrate of the C element, sulfate of the C element, fluoride of the C element, chloride of the C element, bromide of the C element, iodine of the C element.
  • the organic compound of the C element is not particularly limited as long as it is a compound having the C element and an organic group, and can be appropriately selected according to the purpose.
  • the C element and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.
  • the organic group is not particularly limited and may be appropriately selected depending on the intended purpose.
  • Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like.
  • Examples of the alkyl group include an alkyl group having 1 to 6 carbon atoms.
  • Examples of the alkoxy group include an alkoxy group having 1 to 6 carbon atoms.
  • Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms.
  • the gate insulating layer precursor forming coating solution as the oxide precursor forming coating solution can form a gate insulating layer precursor.
  • the gate insulating layer precursor forming coating solution contains a solvent.
  • the solvent is not particularly limited as long as it is a solvent that can stably dissolve or disperse the various compounds, and can be appropriately selected according to the purpose.
  • propylene urea 4-butyrolactone, 2-methoxyethanol, and water.
  • the protective layer is a layer that protects the oxide semiconductor layer from moisture, hydrogen, and oxygen contained in the atmosphere.
  • the oxide semiconductor layer is a layer that protects the oxide semiconductor layer in the manufacturing process after the formation of the oxide semiconductor layer. Examples of the manufacturing process include an etching process.
  • the average film thickness of the protective layer is not particularly limited and may be appropriately selected depending on the intended purpose, but is preferably 10 nm to 3 ⁇ m, and more preferably 30 nm to 1 ⁇ m.
  • a metal oxide etc. are mentioned.
  • the metal oxide include a metal oxide containing an alkaline earth metal and Si, a metal oxide containing an alkaline earth metal and a rare earth element, and the like.
  • the metal oxide further contains other components as necessary.
  • the alkaline earth metal contained in the metal oxide may be one type or two or more types. Examples of alkaline earth elements include beryllium (Be), magnesium (Mg), calcium (Ca), strontium (Sr), barium (Ba), and radium (Ra).
  • Sc candium
  • Y yttrium
  • La lanthanum
  • Ce cerium
  • Pr palladium
  • Nd neodymium
  • Pm promethium
  • Sm sinarium
  • Eu europium
  • Gd gadolinium
  • Tb terbium
  • Dy dysprosium
  • Ho holmium
  • Er Er
  • Tm thulium
  • Yb ytterbium
  • Lu Lu
  • Precursor of protective layer (precursor layer)-
  • the material for the precursor of the protective layer include silicon-containing compounds, alkaline earth metal-containing compounds, and rare earth element-containing compounds.
  • Examples of the silicon-containing compound include inorganic silicon compounds and organic silicon compounds.
  • Examples of the inorganic silicon compound include tetrachlorosilane, tetrabromosilane, and tetraiodosilane.
  • the organosilicon compound is not particularly limited as long as it is a compound having silicon and an organic group, and can be appropriately selected according to the purpose.
  • the silicon and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.
  • the organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent.
  • an acyloxy group which may have a phenyl group and a phenyl group which may have a substituent examples include an alkyl group having 1 to 6 carbon atoms.
  • Examples of the alkoxy group include an alkoxy group having 1 to 6 carbon atoms.
  • Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms.
  • Examples of the organosilicon compound include tetramethoxysilane, tetraethoxysilane, tetraisopropoxysilane, tetrabutoxysilane, 1,1,1,3,3,3-hexamethyldisilazane (HMDS), and bis (trimethylsilyl). Examples include acetylene, triphenylsilane, silicon 2-ethylhexanoate, and tetraacetoxysilane.
  • Examples of the alkaline earth metal-containing compound include inorganic alkaline earth metal compounds and organic alkaline earth metal compounds.
  • Examples of the inorganic alkaline earth metal compound include alkaline earth metal nitrates, alkaline earth metal sulfates, alkaline earth metal chlorides, alkaline earth metal fluorides, alkaline earth metal bromides, alkaline earth metal salts, and the like. And the like.
  • the organic alkaline earth metal compound is not particularly limited as long as it is a compound having an alkaline earth metal and an organic group, and can be appropriately selected according to the purpose.
  • the alkaline earth metal and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.
  • the organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like.
  • Examples of the alkyl group include an alkyl group having 1 to 6 carbon atoms.
  • Examples of the alkoxy group include an alkoxy group having 1 to 6 carbon atoms.
  • Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms.
  • the rare earth element-containing compound examples include rare earth element inorganic compounds (rare earth element inorganic compounds), rare earth element organic compounds (rare earth element organic compounds), and the like.
  • the rare earth element inorganic compounds include rare earth element nitrates, rare earth element sulfates, rare earth element fluorides, rare earth element chlorides, rare earth element bromides, rare earth element iodides, and the like.
  • the organic compound of the rare earth element is not particularly limited as long as it is a compound having a rare earth element and an organic group, and can be appropriately selected according to the purpose.
  • the rare earth element and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.
  • the organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have a substituent, an acetylacetonate group which may have a substituent, a cyclopentadienyl group which may have a substituent, and the like.
  • Examples of the alkyl group include an alkyl group having 1 to 6 carbon atoms.
  • Examples of the alkoxy group include an alkoxy group having 1 to 6 carbon atoms.
  • Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms.
  • the protective layer precursor forming coating solution as the oxide precursor forming coating solution can form a precursor of the protective layer.
  • the coating liquid for forming the protective layer precursor contains a solvent.
  • the solvent is not particularly limited as long as it is a solvent that can stably dissolve or disperse the various compounds, and can be appropriately selected according to the purpose.
  • propylene urea 4-butyrolactone, 2-methoxyethanol, and water.
  • Examples of the combination of the first oxide layer and the second oxide layer include the following combinations.
  • a back channel is formed in a region where the first oxide layer and the second oxide layer are adjacent to each other.
  • the protective layer when the obtained field effect transistor has a protective layer and the protective layer is an oxide, the protective layer may be obtained by a coating process, It may be obtained by a vacuum process.
  • the gate insulating layer of the obtained field effect transistor when the gate insulating layer of the obtained field effect transistor is an oxide, the gate insulating layer may be obtained by a coating process or a vacuum process.
  • Examples of the other processes include a gate electrode forming process and a source / drain electrode forming process.
  • the gate electrode forming step is not particularly limited as long as it is a step of forming a gate electrode, and can be appropriately selected according to the purpose. For example, (i) after film formation by sputtering, dip coating, or the like A step of patterning by photolithography, and (ii) a step of directly forming a desired shape by a printing process such as inkjet, nanoimprint, or gravure.
  • the gate electrode is not particularly limited as long as it is an electrode for applying a gate voltage, and can be appropriately selected according to the purpose.
  • the material of the gate electrode is not particularly limited and may be appropriately selected depending on the purpose. For example, platinum, palladium, gold, silver, copper, zinc, aluminum, nickel, chromium, tantalum, molybdenum, titanium, etc. Metals, alloys thereof, mixtures of these metals, and the like. Also, In 2 O 3 (ITO) to which indium oxide, zinc oxide, tin oxide, gallium oxide, niobium oxide, tin (Sn) is added, ZnO to which gallium (Ga) is added, and aluminum (Al) are added. ZnO, conductive oxides such as SnO 2 to which antimony (Sb) is added, composite compounds thereof, mixtures thereof, and the like.
  • ITO In 2 O 3
  • ITO In 2 O 3
  • ZnO conductive oxides such as SnO 2 to which antimony (Sb) is added, composite compounds thereof, mixtures thereof, and the like.
  • the average thickness of the gate electrode is not particularly limited and may be appropriately selected depending on the intended purpose, but is preferably 10 nm to 200 nm, and more preferably 50 nm to 100 nm.
  • the gate electrode is formed on a base material, for example.
  • size of the said base material According to the objective, it can select suitably.
  • a material of the said base material According to the objective, it can select suitably, For example, a glass base material, a plastic base material, etc. are mentioned.
  • limiting in particular as said glass base material According to the objective, it can select suitably, For example, an alkali free glass, silica glass, etc. are mentioned.
  • plastic base material there is no restriction
  • pretreatments such as oxygen plasma, UV ozone, and UV irradiation washing
  • the source / drain electrode formation step is not particularly limited as long as it is a step of forming a source electrode and a drain electrode, and can be appropriately selected according to the purpose.
  • sputtering method, dip coating method examples include a step of patterning by photolithography after film formation by a method such as (ii) a step of directly forming a desired shape by a printing process such as ink jet, nanoimprint, and gravure.
  • the material of the source electrode and the drain electrode is not particularly limited and may be appropriately selected depending on the purpose. Examples thereof include the materials exemplified in the description of the gate electrode.
  • the average thickness of the source electrode and the drain electrode is not particularly limited and may be appropriately selected depending on the intended purpose, but is preferably 10 nm to 200 nm, and more preferably 50 nm to 100 nm.
  • FIG. 1A to 1E are schematic views for explaining an example of a method for manufacturing a field effect transistor.
  • the source electrode 2 and the drain electrode 3 are formed on the base material 1 (FIG. 1A).
  • an oxide semiconductor precursor-forming coating solution as an oxide precursor-forming coating solution is applied onto the substrate 1, the source electrode 2, and the drain electrode 3, and an oxide that is a first precursor layer A semiconductor layer precursor 4 ′ is formed (FIG. 1B).
  • a gate insulating layer precursor forming coating solution as an oxide precursor forming coating solution is applied onto the oxide semiconductor layer precursor 4 ′, and the gate insulating layer as the second precursor layer is coated.
  • a precursor 5 ′ is formed (FIG. 1C).
  • the precursor 4 ′ of the oxide semiconductor layer and the precursor 5 ′ of the gate insulating layer are heated to form the oxide semiconductor layer 4 which is an oxide layer and the gate insulating layer 5 which is an oxide layer, respectively. Convert (FIG. 1D).
  • the gate electrode 6 is formed on the gate insulating layer 5 (FIG. 1E). Thus, a field effect transistor having a top gate / bottom contact can be obtained.
  • FIG. 2A to 2E are schematic views for explaining an example of a method for manufacturing a field effect transistor.
  • the gate electrode 6 is formed on the base material 1 (FIG. 2A).
  • a gate insulating layer precursor forming coating solution as an oxide precursor forming coating solution is applied onto the base material 1 and the gate electrode 6, and the precursor of the gate insulating layer which is the first precursor layer is applied.
  • a coating liquid for forming an oxide semiconductor precursor as a coating liquid for forming an oxide precursor is applied onto the precursor 5 ′ of the gate insulating layer, and the oxide semiconductor layer that is the second precursor layer is applied.
  • a precursor 4 ′ is formed (FIG. 2C).
  • the precursor 4 ′ of the oxide semiconductor layer and the precursor 5 ′ of the gate insulating layer are heated to form the oxide semiconductor layer 4 which is an oxide layer and the gate insulating layer 5 which is an oxide layer, respectively. Convert ( Figure 2D).
  • the source electrode 2 and the drain electrode 3 are formed over the oxide semiconductor layer 4 (FIG. 2E). Thus, a bottom gate / top contact field effect transistor can be obtained.
  • FIG. 3A to 3F are schematic views for explaining an example of a method for manufacturing a field effect transistor.
  • the gate electrode 6 is formed on the base material 1 (FIG. 3A).
  • the gate insulating layer 5 is formed on the base material 1 and the gate electrode 6 (FIG. 3B).
  • the source electrode 2 and the drain electrode 3 are formed on the gate insulating layer 5 (FIG. 3C).
  • a coating liquid for forming an oxide semiconductor precursor as a coating liquid for forming an oxide precursor is applied onto the gate insulating layer 5, the source electrode 2, and the drain electrode 3, and an oxidation that is a first precursor layer.
  • the precursor 4 ′ of the physical semiconductor layer is formed (FIG. 3D).
  • a protective layer forming coating solution as an oxide precursor forming coating solution is applied onto the oxide semiconductor layer precursor 4 ′, and the protective layer precursor 7 ′ as the second precursor layer is applied.
  • the precursor 4 ′ of the oxide semiconductor layer and the precursor 7 ′ of the protective layer are heated to convert them into the oxide semiconductor layer 4 that is an oxide layer and the protective layer 7 that is an oxide layer, respectively.
  • FIG. 3F a bottom gate / bottom contact field effect transistor can be obtained.
  • FIG. 4A to 4H are schematic views for explaining an example of a method for manufacturing a field effect transistor.
  • the gate electrode 6 is formed on the base material 1 (FIG. 4A).
  • a gate insulating layer precursor forming coating solution as an oxide precursor forming coating solution is applied onto the base material 1 and the gate electrode 6, and the precursor of the gate insulating layer which is the first precursor layer is applied.
  • a coating liquid for forming an oxide semiconductor precursor as a coating liquid for forming an oxide precursor is applied onto the precursor 5 ′ of the gate insulating layer, and the oxide semiconductor layer that is the second precursor layer is applied.
  • a precursor 4 ′ is formed (FIG. 4C).
  • a protective layer forming coating solution as an oxide precursor forming coating solution is applied onto the oxide semiconductor layer precursor 4 ′, and the protective layer precursor 7 ′ as the third precursor layer is applied.
  • FIG. 4D the precursor 5 ′ of the gate insulating layer, the precursor 4 ′ of the oxide semiconductor layer, and the precursor 7 ′ of the protective layer are heated to form the gate insulating layer 5 and the oxide layer, respectively, which are oxide layers. It is converted into a certain oxide semiconductor layer 4 and a protective layer 7 which is an oxide layer (FIG. 4E). Next, other portions of the protective layer 7 are removed while leaving the protective layer 7 in the channel region (FIG. 4F).
  • the protective layer 7 functions as an etching stopper that protects the oxide semiconductor layer 4 from a film forming process when forming the source electrode and the drain electrode and a patterning process such as etching.
  • the electrode film 23 is formed over the oxide semiconductor layer 4 and the protective layer 7 (FIG. 4G).
  • the source electrode 2 and the drain electrode 3 are formed from the electrode film 23 using a patterning technique including etching (FIG. 4H).
  • a bottom gate / top contact field effect transistor having an etching stopper can be obtained.
  • FIG. 5A to 5H are schematic views for explaining an example of a method for manufacturing a field effect transistor.
  • the gate electrode 6 is formed on the base material 1 (FIG. 5A).
  • the gate insulating layer 5 is formed on the base material 1 and the gate electrode 6 (FIG. 5B).
  • a coating liquid for forming an oxide semiconductor precursor as a coating liquid for forming an oxide precursor is applied onto the gate insulating layer 5, and the precursor 4 ′ of the oxide semiconductor layer as the first precursor is applied.
  • FIG. 5C a protective layer forming coating solution as an oxide precursor forming coating solution is applied onto the oxide semiconductor layer precursor 4 ′, and a protective layer precursor 7 ′ as a second precursor is applied.
  • the precursor 4 ′ of the oxide semiconductor layer and the precursor 7 ′ of the protective layer are heated to convert them into the oxide semiconductor layer 4 that is an oxide layer and the protective layer 7 that is an oxide layer, respectively.
  • FIG. 5E Next, other portions of the protective layer 7 are removed while leaving the protective layer 7 in the channel region (FIG. 5F).
  • the protective layer 7 functions as an etching stopper that protects the oxide semiconductor layer 4 from a film forming process when forming the source electrode and the drain electrode and a patterning process such as etching.
  • the electrode film 23 is formed over the oxide semiconductor layer 4 and the protective layer 7 (FIG. 5G).
  • the source electrode 2 and the drain electrode 3 are formed from the electrode film 23 using a patterning technique including etching (FIG. 5H).
  • a bottom gate / top contact field effect transistor having an etching stopper can be obtained.
  • FIG. 6A to 6F are schematic views for explaining an example of a method for manufacturing a field effect transistor.
  • a coating liquid for forming an oxide semiconductor precursor as a coating liquid for forming an oxide precursor is coated on the base material 1 to form a precursor 4 ′ of an oxide semiconductor layer that is a first precursor.
  • a gate insulating layer precursor forming coating solution as an oxide precursor forming coating solution is applied onto the oxide semiconductor layer precursor 4 ′, and the gate insulating layer as the second precursor layer is coated.
  • a precursor 5 ′ is formed (FIG. 6B).
  • the precursor 4 ′ of the oxide semiconductor layer and the precursor 5 ′ of the gate insulating layer are heated to form the oxide semiconductor layer 4 which is an oxide layer and the gate insulating layer 5 which is an oxide layer, respectively. Convert ( Figure 6C).
  • the gate electrode 6 is formed on the gate insulating layer 5 (FIG. 6D).
  • other portions of the gate electrode 6 are removed while leaving the gate electrode in the channel region.
  • the gate insulating layer 6 in a region where the gate electrode 6 is not formed is removed by etching (FIG. 6E).
  • an interlayer insulating layer 8 is formed so as to cover the oxide semiconductor layer 4, the gate electrode 6, and the gate insulating layer 5.
  • two holes reaching the oxide semiconductor layer 4 are formed in the interlayer insulating layer 8 at a position facing each other with the gate electrode 6 and the gate insulating layer 5 interposed therebetween. Further, the source electrode 2 and the drain electrode 3 are formed so as to fill the two holes. Thus, a top gate / top contact field effect transistor can be obtained.
  • Example 1 Manufacture of top gate / bottom contact field effect transistor> -Formation of source / drain electrodes- A Cr / Au film was formed on the substrate using a vacuum deposition method. Photolithography and etching were performed to form source / drain electrodes having a predetermined shape.
  • oxide semiconductor layer precursor was formed on the base material and the source / drain electrodes. Specifically, the following method was used. 3.55 g of indium nitrate (In (NO 3 ) 3 .3H 2 O) and 0.139 g of strontium chloride (SrCl 2 .6H 2 O) are weighed, 20 mL of 1,2-propanediol and 20 mL of ethylene glycol monomethyl ether was added and mixed and dissolved at room temperature to prepare a coating solution for forming an oxide semiconductor layer precursor. The oxide semiconductor layer precursor forming coating solution was applied in a predetermined pattern on the source / drain electrodes and the substrate using an inkjet apparatus. The substrate was heated on a hot plate heated to 120 ° C. for 10 minutes to form an oxide semiconductor layer precursor. Note that the oxide semiconductor layer precursor obtained in this step does not function as an active layer.
  • a gate insulating layer precursor was formed. Specifically, the following method was used. To 1.2 mL of cyclohexylbenzene, 1.95 mL of a lanthanum toluene solution of 2-ethylhexanoate (La content 7 mass%, Wako 122-03371, manufactured by Wako Chemical Co., Ltd.) and a strontium 2-ethylhexanoate toluene solution (Sr content 2) 0.57 mL by mass, Wako 195-09561, manufactured by Wako Chemical Co., Ltd.) and 2-ethylhexanoic acid zirconium oxide mineral spirit solution (Zr content 12 mass%, Wako 269-01116, manufactured by Wako Chemical Co., Ltd.) 0.09 mL And a coating solution for forming a gate insulating layer precursor was prepared.
  • a lanthanum toluene solution of 2-ethylhexanoate La content 7 mass%, Wak
  • the coating liquid for forming a gate insulating layer precursor was dropped and spin-coated under predetermined conditions.
  • the substrate was heated in an oven at 120 ° C. for 1 hour to form a gate insulating layer precursor. Note that the gate insulating layer precursor obtained in this step does not function as a gate insulating layer.
  • the base material was heated in an oven at 400 ° C. for 3 hours to form an oxide semiconductor layer and a gate insulating layer. That is, the oxide semiconductor layer precursor was converted into an oxide semiconductor layer, and the gate insulating layer precursor was converted into a gate insulating layer.
  • transistor performance evaluation was implemented using the semiconductor parameter analyzer apparatus (Agilent Technology company make, semiconductor parameter analyzer B1500A).
  • FIG. 7 shows the measured current-voltage characteristics (transfer characteristics). When the SS value was calculated, it was 0.4V.
  • “e” represents a power of 10. That is, “e-3” represents “0.001”.
  • Example 1 The heating step of Example 1 is carried out after forming the oxide semiconductor layer precursor and the gate insulating layer precursor, respectively, thereby converting the oxide semiconductor layer precursor into an oxide semiconductor layer, and the gate insulation.
  • a field effect transistor was fabricated in the same manner as in Example 1 except that the layer precursor was converted into a gate insulating layer. That is, after forming the oxide semiconductor layer precursor, the substrate is heated in an oven at 400 ° C. for 3 hours to form an oxide semiconductor layer, and then after forming the gate insulating layer precursor, The material was heated in an oven at 400 ° C. for 3 hours to form a gate insulating layer.
  • FIG. 5 shows the measured current-voltage characteristics (transfer characteristics). When the SS value was calculated, it was 0.85V.
  • the manufacturing process can be simplified by performing the high-temperature heating process necessary for forming the oxide film constituting the oxide semiconductor layer and the gate insulating layer at a time.
  • the oxide semiconductor layer and the gate insulating layer by stacking the oxide semiconductor layer and the gate insulating layer and then performing a baking process, it is possible to form an interface with a low defect density in the front channel region, and to manufacture a transistor with excellent SS characteristics. It is thought that it became.
  • Comparative Example 1 since the surface of the oxide semiconductor layer is in contact with air in the process of converting the oxide semiconductor layer precursor to the oxide semiconductor layer, diffusion of particles and atoms on the surface in the heating step It is considered that the density of defects on the surface of the oxide semiconductor layer increased as a result. Such a defect is considered to be caused by a decrease in SS characteristics as a result of inducing a charge trap.
  • the surfaces of the oxide semiconductor layer precursor and the converted oxide semiconductor layer are free surfaces. Since the free surface is not constrained by atoms on one side, atom movement (ie, diffusion) is likely to occur. In the process of conversion from precursor to semiconductor, the movement of atoms is likely to occur due to the influence of the inside and outside of the layer, resulting in local non-uniformity of elements constituting the semiconductor, and oxide semiconductors. There is a possibility that the surface of the layer is not smooth and structurally irregular. Further, when crystallization is involved in the process of conversion from the precursor to the semiconductor, the more the free surface is, the more excessive the crystal grains may be.
  • the oxide semiconductor layer precursor and the converted oxide semiconductor layer do not have a free surface in the process of converting the oxide semiconductor layer precursor into the oxide semiconductor layer. It is considered that the (front channel region) is easily formed uniformly and a semiconductor layer having excellent electrical characteristics can be formed.
  • Example 2 Manufacture of bottom gate / top contact field effect transistor> -Formation of gate electrode- A Cr / Au film was formed on the substrate using a vacuum deposition method. Photolithography and etching were performed to form a gate electrode having a predetermined shape.
  • a gate insulating layer precursor was formed. Specifically, the following method was used. To 1.2 mL of cyclohexylbenzene, 1.95 mL of a lanthanum toluene solution of 2-ethylhexanoate (La content 7 mass%, Wako 122-03371, manufactured by Wako Chemical Co., Ltd.) and a strontium 2-ethylhexanoate toluene solution (Sr content 2) 0.57 mL by mass, Wako 195-09561, manufactured by Wako Chemical Co., Ltd.) and 2-ethylhexanoic acid zirconium oxide mineral spirit solution (Zr content 12 mass%, Wako 269-01116, manufactured by Wako Chemical Co., Ltd.) 0.09 mL And a coating solution for forming a gate insulating layer precursor was prepared.
  • a lanthanum toluene solution of 2-ethylhexanoate La content 7 mass%, Wak
  • the coating liquid for forming a gate insulating layer precursor was dropped and spin-coated under predetermined conditions.
  • the substrate was heated in an oven at 120 ° C. for 1 hour to form a gate insulating layer precursor. Note that the gate insulating layer precursor obtained in this step does not function as a gate insulating layer.
  • oxide semiconductor layer precursor was formed on the gate insulating layer precursor. Specifically, the following method was used. 3.55 g of indium nitrate (In (NO 3 ) 3 .3H 2 O) and 0.139 g of strontium chloride (SrCl 2 .6H 2 O) are weighed, 20 mL of 1,2-propanediol and 20 mL of ethylene glycol monomethyl ether was added and mixed and dissolved at room temperature to prepare a coating solution for forming an oxide semiconductor layer precursor. The coating liquid for forming an oxide semiconductor layer precursor was applied in a predetermined pattern on the gate insulating layer precursor using an inkjet apparatus. The substrate was heated on a hot plate heated to 120 ° C. for 10 minutes to form an oxide semiconductor layer precursor. Note that the oxide semiconductor layer precursor obtained in this step does not function as an active layer.
  • the base material was heated in an oven at 400 ° C. for 3 hours to form an oxide semiconductor layer and a gate insulating layer. That is, the oxide semiconductor layer precursor was converted into an oxide semiconductor layer, and the gate insulating layer precursor was converted into a gate insulating layer.
  • Transistor performance evaluation> The obtained field effect transistor was evaluated for transistor performance in the same manner as in Example 1.
  • the SS value calculated from the measured current-voltage characteristics (transfer characteristics) was 0.43 V.
  • Example 2 The heating process of Example 2 is carried out after forming the gate insulating layer precursor and the oxide semiconductor layer precursor, respectively, thereby converting the gate insulating layer precursor into a gate insulating layer, and the oxide semiconductor layer A field effect transistor was fabricated in the same manner as in Example 2 except that the precursor was converted into an oxide semiconductor layer. That is, after forming a gate insulating layer precursor, the base material is heated in an oven at 400 ° C. for 3 hours to form a gate insulating layer, and then an oxide semiconductor layer precursor is formed. Was heated in an oven at 400 ° C. for 3 hours to form an oxide semiconductor layer.
  • transistor performance evaluation was performed in the same manner as in Example 2.
  • the measured current-voltage characteristics are shown.
  • the SS value was calculated, it was 0.82V.
  • the manufacturing process can be simplified by performing a high-temperature heating process necessary for forming the oxide film constituting the semiconductor layer and the gate insulating layer at a time. Furthermore, after laminating the semiconductor layer and the gate insulating layer, it is possible to form an interface with a low defect density in the front channel region through a baking process, and it is possible to manufacture a transistor with excellent SS characteristics. Conceivable. On the other hand, in Comparative Example 2, in the process of converting the gate insulating layer precursor into the gate insulating layer, the surface of the gate insulating layer is in contact with air, so that diffusion and aggregation of surface particles and atoms occur in the heating process.
  • the surface roughness of the gate insulating layer is increased.
  • the oxide semiconductor layer By forming the oxide semiconductor layer on such a heterogeneous gate insulating layer, it is considered that the defect density of the front channel is increased and the SS characteristics are decreased.
  • Example 3 Manufacture of bottom gate / bottom contact field effect transistor> -Formation of gate electrode- An Au film was formed on the substrate using a vacuum deposition method. Photolithography and etching were performed to form a gate electrode having a predetermined shape.
  • a gate insulating layer was formed by depositing SiO 2 to a thickness of 200 nm by plasma CVD.
  • Source / drain electrodes An ITO film was formed on the gate insulating layer by sputtering. Photolithography and etching were performed to form source / drain electrodes having a predetermined shape.
  • oxide semiconductor layer precursor was formed on the base material and the source / drain electrodes. Specifically, the following method was used. 3.55 g of indium nitrate (In (NO 3 ) 3 .3H 2 O) and 0.139 g of strontium chloride (SrCl 2 .6H 2 O) are weighed, 20 mL of 1,2-propanediol and 20 mL of ethylene glycol monomethyl ether was added and mixed and dissolved at room temperature to prepare a coating solution for forming an oxide semiconductor layer precursor. The oxide semiconductor layer precursor forming coating solution was applied in a predetermined pattern on the source / drain electrodes and the substrate using an inkjet apparatus. The substrate was heated on a hot plate heated to 120 ° C. for 10 minutes to form an oxide semiconductor layer precursor. Note that the oxide semiconductor layer precursor obtained in this step does not function as an active layer.
  • a protective layer precursor was formed. Specifically, the following method was used. To 1 mL of toluene, 0.99 mL of lanthanum 2-ethylhexanoate toluene solution (La content 7% by mass, Wako 122-03371, manufactured by Wako Chemical Co., Ltd.) and strontium 2-ethylhexanoate toluene solution (Sr content 2% by mass, Wako 195-0951, manufactured by Wako Chemical Co., Ltd.) (0.27 mL) was mixed to prepare a coating solution for forming a protective layer precursor.
  • La content 7% by mass, Wako 122-03371 manufactured by Wako Chemical Co., Ltd.
  • strontium 2-ethylhexanoate toluene solution Sr content 2% by mass, Wako 195-0951, manufactured by Wako Chemical Co., Ltd.
  • the coating solution for forming a protective layer precursor was dropped and spin-coated under predetermined conditions.
  • the substrate was heated in an oven at 120 ° C. for 1 hour to form a protective layer precursor. Note that the protective layer precursor obtained in this step does not function as a protective layer.
  • the base material was heated in an oven at 400 ° C. for 3 hours to form an oxide semiconductor layer and a protective layer. That is, the oxide semiconductor layer precursor was converted into an oxide semiconductor layer, and the protective layer precursor was converted into a protective layer.
  • Transistor performance evaluation> The obtained field effect transistor was evaluated for transistor performance in the same manner as in Example 1.
  • the SS value calculated from the measured current-voltage characteristics (transfer characteristics) was 0.41 V.
  • Example 3 The heating step of Example 3 is carried out after forming the oxide semiconductor layer precursor and the protective layer precursor, respectively, thereby converting the oxide semiconductor layer precursor into an oxide semiconductor layer, and the protective layer precursor.
  • a field effect transistor was produced in the same manner as in Example 3 except that the body was converted into a protective layer. That is, after forming an oxide semiconductor layer precursor, the base material is heated in an oven at 400 ° C. for 3 hours to form an oxide semiconductor layer, and then a protective layer precursor is formed. Was heated in an oven at 400 ° C. for 3 hours to form a protective layer.
  • transistor performance evaluation was performed in the same manner as in Example 3.
  • the SS value calculated from the measured current-voltage characteristics (transfer characteristics) was 0.78V.
  • the manufacturing process can be simplified by performing the high-temperature heating process necessary for forming the oxide film constituting the semiconductor layer and the protective layer at a time. Furthermore, after laminating the semiconductor layer and the protective layer, it is possible to form an interface with a low defect density at the back channel interface by passing through a baking process, which makes it possible to manufacture a transistor with excellent SS characteristics. It is done.
  • Comparative Example 3 since the surface of the oxide semiconductor layer is in contact with air in the process of converting the oxide semiconductor layer precursor to the oxide semiconductor layer, diffusion of particles and atoms on the surface in the heating step It is considered that the density of defects on the surface of the oxide semiconductor layer increased as a result. As a result of such a defect inducing a charge trap, it is considered that the SS characteristic is deteriorated.
  • Example 4 Manufacture of bottom gate / top contact field effect transistor> -Formation of gate electrode- A Cr / Au film was formed on the substrate using a vacuum deposition method. Photolithography and etching were performed to form a gate electrode having a predetermined shape.
  • a gate insulating layer was formed by depositing SiO 2 to a thickness of 200 nm by plasma CVD.
  • oxide semiconductor layer precursor was formed on the gate insulating layer. Specifically, the following method was used. 3.55 g of indium nitrate (In (NO 3 ) 3 .3H 2 O) and 0.139 g of strontium chloride (SrCl 2 .6H 2 O) are weighed, 20 mL of 1,2-propanediol and 20 mL of ethylene glycol monomethyl ether And mixed and dissolved at room temperature to prepare a coating solution for forming an oxide precursor. The coating liquid for forming an oxide precursor was applied to the gate insulating layer in a predetermined pattern using an inkjet device. The substrate was heated on a hot plate heated to 120 ° C. for 10 minutes to form an oxide semiconductor layer precursor. Note that the oxide semiconductor layer precursor obtained in this step does not function as an active layer.
  • a protective layer precursor was formed. Specifically, the following method was used. To 1 mL of toluene, 0.99 mL of lanthanum 2-ethylhexanoate toluene solution (La content 7% by mass, Wako 122-03371, manufactured by Wako Chemical Co., Ltd.) and strontium 2-ethylhexanoate toluene solution (Sr content 2% by mass, Wako 195-0951, manufactured by Wako Chemical Co., Ltd.) (0.27 mL) was mixed to prepare a coating solution for forming a protective layer precursor.
  • La content 7% by mass, Wako 122-03371 manufactured by Wako Chemical Co., Ltd.
  • strontium 2-ethylhexanoate toluene solution Sr content 2% by mass, Wako 195-0951, manufactured by Wako Chemical Co., Ltd.
  • the coating solution for forming a protective layer precursor was dropped and spin-coated under predetermined conditions.
  • the substrate was heated in an oven at 120 ° C. for 1 hour to form a protective layer precursor. Note that the protective layer precursor obtained in this step does not function as a protective layer.
  • the base material was heated in an oven at 400 ° C. for 3 hours to form an oxide semiconductor layer and a protective layer. That is, the oxide semiconductor layer precursor was converted into an oxide semiconductor layer, and the protective layer precursor was converted into a protective layer. Next, photolithography and etching were performed to pattern the protective layer into a predetermined shape.
  • Source / drain electrodes An Au film was formed on the protective layer and the oxide semiconductor layer by vacuum evaporation. Next, photolithography and etching were performed to form source / drain electrodes in a predetermined shape.
  • FIG. 5H a bottom gate / top contact field effect transistor
  • oxide semiconductor layer precursor was formed on the base material. Specifically, the following method was used. 3.55 g of indium nitrate (In (NO 3 ) 3 .3H 2 O) and 0.139 g of strontium chloride (SrCl 2 .6H 2 O) are weighed, 20 mL of 1,2-propanediol and 20 mL of ethylene glycol monomethyl ether And mixed and dissolved at room temperature to prepare a coating solution for forming an oxide precursor. The coating solution for forming an oxide precursor was applied in a predetermined pattern on the substrate using an ink jet apparatus. The substrate was heated on a hot plate heated to 120 ° C. for 10 minutes to form an oxide semiconductor layer precursor. Note that the oxide semiconductor layer precursor obtained in this step does not function as an active layer.
  • a gate insulating layer precursor was formed. Specifically, the following method was used. To 1.2 mL of cyclohexylbenzene, 1.95 mL of a lanthanum toluene solution of 2-ethylhexanoate (La content 7 mass%, Wako 122-03371, manufactured by Wako Chemical Co., Ltd.) and a strontium 2-ethylhexanoate toluene solution (Sr content 2) 0.57 mL by mass, Wako 195-09561, manufactured by Wako Chemical Co., Ltd.) and 2-ethylhexanoic acid zirconium oxide mineral spirit solution (Zr content 12 mass%, Wako 269-01116, manufactured by Wako Chemical Co., Ltd.) 0.09 mL Were mixed to prepare a gate insulating layer precursor coating solution.
  • a lanthanum toluene solution of 2-ethylhexanoate La content 7 mass%, Wako 122-0
  • the gate insulating layer precursor forming coating solution was dropped and spin-coated under predetermined conditions.
  • the substrate was heated in an oven at 120 ° C. for 1 hour to form a gate insulating layer precursor. Note that the gate insulating layer precursor obtained in this step does not function as a gate insulating layer.
  • the base material was heated in an oven at 400 ° C. for 3 hours to form an oxide semiconductor layer and a gate insulating layer. That is, the oxide semiconductor layer precursor was converted into an oxide semiconductor layer, and the gate insulating layer precursor was converted into a gate insulating layer.
  • SiO 2 was deposited to a thickness of 300 nm by plasma CVD.
  • the SiO 2 in the region where the resist pattern was not formed was removed by photolithography and etching to form an interlayer insulating layer.
  • Source / drain electrodes An Al film was formed on the substrate using DC sputtering. Photolithography and etching were performed to form source / drain electrodes having a predetermined shape.
  • FIG. 6F a top gate / top contact field effect transistor
  • the method for producing a field effect transistor is characterized in that the oxide layer forming step includes at least one of the following treatments (I) and (II).
  • a first oxide precursor-forming coating solution capable of forming a first oxide precursor and containing a solvent is applied, and then the solvent is removed to remove the first oxidation.
  • a second oxide precursor-forming coating solution capable of forming a second oxide precursor and containing a solvent is applied, and then the solvent is removed to remove the second oxidation.
  • ⁇ 3> The method for producing a field effect transistor according to ⁇ 2>, wherein the oxide insulating layer is a gate insulating layer.
  • ⁇ 4> The method for producing a field effect transistor according to ⁇ 1>, wherein the first oxide layer is an oxide semiconductor layer, and the second oxide layer is an oxide insulating layer. .
  • ⁇ 5> The method for producing a field effect transistor according to ⁇ 4>, wherein the oxide insulating layer is a gate insulating layer.
  • ⁇ 6> The method for producing a field effect transistor according to ⁇ 4>, wherein the oxide insulating layer is a protective layer.
  • the front channel interface and the back channel interface are formed uniformly to reduce the defect density, and the transistor It is possible to provide a method for manufacturing a field-effect transistor capable of improving characteristics.

Abstract

第１の酸化物層と第２の酸化物層とが隣接した領域にフロントチャネル又はバックチャネルを有する電界効果型トランジスタの製造方法であって、前記第１の酸化物層の前駆体である第１の前駆体層に接するように前記第２の酸化物層の前駆体である第２の前駆体層を形成し、前記第１の前駆体層及び前記第２の前駆体層を前記第１の酸化物層及び前記第２の酸化物層にそれぞれ転化する酸化物層形成工程を含み、前記酸化物層形成工程が、以下の（Ｉ）及び（ＩＩ）の少なくともいずれかの処理を含む電界効果型トランジスタの製造方法。 （Ｉ）第１の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第１の酸化物前駆体形成用塗布液を塗布し、前記溶剤を除去して前記第１の前駆体層を形成する処理。 （ＩＩ）第２の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第２の酸化物前駆体形成用塗布液を塗布し、前記溶剤を除去して前記第２の前駆体層を形成する処理。

Description

電界効果型トランジスタの製造方法
　本発明は、電界効果型トランジスタの製造方法に関する。
　電界効果型トランジスタの一例として、酸化物半導体を活性層に用いた電界効果型トランジスタが知られている（例えば、特許文献１参照）。
　トランジスタの性能や動作安定性の向上には、フロントチャネル界面やバックチャネル界面を均質に形成し欠陥密度を低減することが求められる。例えば、ソース電極及びドレイン電極のパターニングを行う際に、酸化物半導体がエッチャントからダメージを受けることを防ぎバックチャネルの欠陥密度を低減する方法としてエッチングストッパ層を用いる方法などが広く用いられている。
　近年、塗布法を用いて電界効果型トランジスタを製造する方法が提案されている（例えば、特許文献２参照）。
　フロントチャネル又はバックチャネルの形成に塗布法を用いる場合には、エッチングストッパ層を用いる方法では、フロントチャネル界面やバックチャネル界面を均質に形成できない場合がある。
特許第５１１８８１１号公報 特開２００９－１７７１４９号公報
　本発明は、フロントチャネル又はバックチャネルの形成に塗布法を用いる場合に、フロントチャネル界面やバックチャネル界面を均質に形成して欠陥密度を低減し、トランジスタ特性を良好にできる電界効果型トランジスタの製造方法を提供することを目的とする。
　前記課題を解決するための手段としては、以下の通りである。即ち、
　本発明の電界効果型トランジスタの製造方法は、
　第１の酸化物層と第２の酸化物層とが隣接した領域にフロントチャネル又はバックチャネルを有する電界効果型トランジスタの製造方法であって、
　前記第１の酸化物層の前駆体である第１の前駆体層に接するように前記第２の酸化物層の前駆体である第２の前駆体層を形成し、次に、前記第１の前駆体層及び前記第２の前駆体層を前記第１の酸化物層及び前記第２の酸化物層にそれぞれ転化する酸化物層形成工程を含み、
　前記酸化物層形成工程が、以下の（Ｉ）及び（ＩＩ）の少なくともいずれかの処理を含むことを特徴とする。
　（Ｉ）第１の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第１の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第１の酸化物層の前駆体である前記第１の前駆体層を形成する処理。
　（ＩＩ）第２の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第２の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第２の酸化物層の前駆体である前記第２の前駆体層を形成する処理。
　本発明によると、フロントチャネル又はバックチャネルの形成に塗布法を用いる場合に、フロントチャネル界面やバックチャネル界面を均質に形成して欠陥密度を低減し、トランジスタ特性を良好にできる電界効果型トランジスタの製造方法を提供することができる。
図１Ａは、電界効果型トランジスタの製造方法の一例を説明するための概略図である（その１）。 図１Ｂは、電界効果型トランジスタの製造方法の一例を説明するための概略図である（その２）。 図１Ｃは、電界効果型トランジスタの製造方法の一例を説明するための概略図である（その３）。 図１Ｄは、電界効果型トランジスタの製造方法の一例を説明するための概略図である（その４）。 図１Ｅは、電界効果型トランジスタの製造方法の一例を説明するための概略図である（その５）。 図２Ａは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その１）。 図２Ｂは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その２）。 図２Ｃは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その３）。 図２Ｄは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その４）。 図２Ｅは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その５）。 図３Ａは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その１）。 図３Ｂは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その２）。 図３Ｃは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その３）。 図３Ｄは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その４）。 図３Ｅは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その５）。 図３Ｆは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その６）。 図４Ａは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その１）。 図４Ｂは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その２）。 図４Ｃは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その３）。 図４Ｄは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その４）。 図４Ｅは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その５）。 図４Ｆは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その６）。 図４Ｇは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その７）。 図４Ｈは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その８）。 図５Ａは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その１）。 図５Ｂは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その２）。 図５Ｃは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その３）。 図５Ｄは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その４）。 図５Ｅは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その５）。 図５Ｆは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その６）。 図５Ｇは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その７）。 図５Ｈは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その８）。 図６Ａは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その１）。 図６Ｂは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その２）。 図６Ｃは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その３）。 図６Ｄは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その４）。 図６Ｅは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その５）。 図６Ｆは、電界効果型トランジスタの製造方法の他の一例を説明するための概略図である（その６）。 図７は、実施例１及び比較例１の電界効果型トランジスタの電流－電圧特性を示すグラフである。
（電界効果型トランジスタの製造方法）
　本発明で製造される電界効果型トランジスタは、第１の酸化物層と第２の酸化物層とが隣接した領域にフロントチャネル又はバックチャネルを有する。
　前記電界効果型トランジスタの製造方法は、酸化物層形成工程を少なくとも含み、更に必要に応じて、その他の工程を含む。
　前記酸化物層形成工程は、前記第１の酸化物層の前駆体である第１の前駆体層に接するように前記第２の酸化物層の前駆体である第２の前駆体層を形成し、次に、前記第１の前駆体層及び前記第２の前駆体層を前記第１の酸化物層及び前記第２の酸化物層にそれぞれ転化する工程である。
　前記酸化物層形成工程は、以下の（Ｉ）及び（ＩＩ）の少なくともいずれかの処理を含む。
　（Ｉ）第１の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第１の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第１の酸化物層の前駆体である前記第１の前駆体層を形成する処理。
　（ＩＩ）第２の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第２の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第２の酸化物層の前駆体である前記第２の前駆体層を形成する処理。
　本発明者らは、電界効果トランジスタの製造において、フロントチャネル又はバックチャネルの形成に塗布法を用いる場合に、フロントチャネル界面やバックチャネル界面の不均質性や欠陥を誘発すること、及びその誘発の原因はエッチャントによるダメージにとどまらないことを知見した。
　例えば、酸化物半導体や酸化物ゲート絶縁膜が高温プロセスを経て形成された場合、酸化物膜と空気界面での表面エネルギーが最小となるように膜表面で粒子や原子の拡散や凝集が生じ、結果として表面粗さや欠陥密度が増大してしまうことがある。そのような酸化物半導体表面や酸化物ゲート絶縁膜表面をトランジスタのフロントチャネル界面やバックチャネル界面として用いると、トランジスタ性能の低下や動作不安定性を招く。
　本発明者らは、上記知見に基づいて、鋭意検討した結果、フロントチャネル又はバックチャネルの形成に塗布法を用い、酸化物前駆体から酸化物を形成する場合に、フロントチャネル界面やバックチャネル界面となる箇所が、空気と接しないようにする（自由表面とならないようにする）ことで、フロントチャネル界面やバックチャネル界面を均質に形成して欠陥密度を低減できることを見出し、本発明の完成に至った。
　なお、フロントチャネル界面やバックチャネル界面を均質に形成して欠陥密度を低減できることで、トランジスタ特性に関して、以下の効果が期待される。
　フロントチャネルの欠陥密度低減により、移動度が高くなる。
　フロントチャネルの欠陥密度低減により、ＳＳ（サブスレッショルドスイング）特性（しきい値下特性、Ｓ値、ＳＳ値、Ｓパラメータなどと呼ばれる）が向上する。ＳＳ特性は、伝達特性のオフ領域からオン領域へと遷移するしきい値下領域において、対数グラフの傾きが最大のところで、ドレイン電流が１桁分増加するために必要なゲート電圧の増分として定義される。ＳＳ値が小さいほど、急峻な立上がりとなり、スイッチ特性に優れる。
　フロントチャネル及びバックチャネルの欠陥密度低減により、電荷トラップが抑制され、ストレス信頼性が向上する。
　ここで、フロントチャネルとは、ゲート電極に印加した電圧によりゲート絶縁膜を介して誘起電荷が形成された半導体層領域で、トランジスタオン状態でのソースドレイン電流の主な電流経路のことを意味し、バックチャネルとは、フロントチャネルを除く半導体層領域のことを意味する。フロントチャネルは、単にチャネルとも呼ばれる。
＜酸化物層形成工程＞
　前記酸化物層形成工程は、第１の前駆体層に接するように第２の前駆体層を形成し、次に、前記第１の前駆体層及び前記第２の前駆体層をそれぞれ前記第１の酸化物層及び前記第２の酸化物層に転化する工程である。
＜＜第１の前駆体層＞＞
　前記第１の前駆体層は、前記第１の酸化物層の前駆体である。
　前記第１の酸化物層の前駆体とは、外部からのエネルギーの付与により酸化され、前記第１の酸化物層に転化可能な物質を意味する。ここで、前記第１の酸化物層の前駆体は、一部に酸化物を有していてもよい。
　前記第１の前駆体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、以下の（Ｉ）の処理などが挙げられる。
　（Ｉ）第１の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第１の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第１の酸化物層の前駆体である前記第１の前駆体層を形成する処理。
　前記第１の酸化物前駆体形成用塗布液としては、第１の酸化物の前駆体を形成可能であり、かつ溶剤を含有する限り特に制限はなく、目的に応じて適宜選択することができ、詳細は後述する。
　前記第１の酸化物前駆体形成用塗布液を塗布する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、ダイコート法、インクジェット法、ナノインプリント法、グラビア印刷法などが挙げられる。
　前記溶剤を除去する方法としては、特に制限はなく、目的に応じて適宜選択することができるが、加熱により溶剤を除去する方法が好ましい。
　前記加熱の温度としては、３０℃～３００℃が好ましく、５０℃～２５０℃がより好ましい。
　前記加熱の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
　前記溶剤の除去においては、得られる塗膜の流動が抑制できる程度に溶剤が除去されていればよく、その点で前記第１の前駆体層は、溶剤を含んでいてもよい。
＜＜第１の酸化物層＞＞
　前記第１の酸化物層としては、前記第２の酸化物層と隣接しており、前記第１の酸化物層と前記第２の酸化物層とが隣接した領域にフロントチャネル又はバックチャネルが形成される酸化物層であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸化物半導体層、酸化物絶縁層などが挙げられる。前記酸化物絶縁層としては、例えば、ゲート絶縁層などが挙げられる。前記第１の酸化物層の詳細は、後述する。
＜＜第２の前駆体層＞＞
　前記第２の前駆体層は、前記第２の酸化物層の前駆体である。
　前記第２の酸化物層の前駆体とは、外部からのエネルギーの付与により酸化され、前記第２の酸化物層に転化可能な物質を意味する。ここで、前記第２の酸化物層の前駆体は、一部に酸化物を有していてもよい。
　前記第２の前駆体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、以下の（ＩＩ）の処理などが挙げられる。
　（ＩＩ）第２の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第２の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第２の酸化物層の前駆体である前記第２の前駆体層を形成する処理。
　前記第２の酸化物前駆体形成用塗布液としては、第２の酸化物の前駆体を形成可能であり、かつ溶剤を含有する限り特に制限はなく、目的に応じて適宜選択することができ、詳細は後述する。
　前記第２の酸化物前駆体形成用塗布液を塗布する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、ダイコート法、インクジェット法、ナノインプリント法、グラビア印刷法などが挙げられる。
　前記溶剤を除去する方法としては、特に制限はなく、目的に応じて適宜選択することができるが、加熱により溶剤を除去する方法が好ましい。
　前記加熱の温度としては、３０℃～３００℃が好ましく、５０℃～２５０℃がより好ましい。
　前記加熱の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
　前記加熱の雰囲気としては、特に制限はなく、目的に応じて適宜選択することができる。
　前記溶剤の除去においては、得られる塗膜の流動が抑制できる程度に溶剤が除去されていればよく、その点で前記第２の前駆体層は、溶剤を含んでいてもよい。
＜＜第２の酸化物層＞＞
　前記第２の酸化物層としては、前記第１の酸化物層と隣接しており、前記第１の酸化物層と前記第２の酸化物層とが隣接した領域にフロントチャネル又はバックチャネルが形成される酸化物層であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸化物半導体層、酸化物絶縁層などが挙げられる。前記酸化物絶縁層としては、例えば、ゲート絶縁層、保護層などが挙げられる。前記第２の酸化物層の詳細は、後述する。
＜＜転化＞＞
　前記第１の前駆体層及び前記第２の前駆体層をそれぞれ前記第１の酸化物層及び前記第２の酸化物層に転化する方法としては、特に制限はなく、目的に応じて適宜選択することができるが、加熱が好ましい。
　前記加熱の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、２００℃～６００℃が好ましく、２５０℃～５００℃がより好ましい。
　前記加熱の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
　前記加熱の雰囲気としては、特に制限はなく、目的に応じて適宜選択することができる。
　前記第１の前駆体層から前記第１の酸化物層への転化は、前記第１の酸化物層が機能する程度に行われていればよく、例えば、前記第１の酸化物層は、前駆体の残留分を不純物として含んでいてもよい。
　前記第２の前駆体層から前記第２の酸化物層への転化は、前記第２の酸化物層が機能する程度に行われていればよく、例えば、前記第２の酸化物層は、前駆体の残留分を不純物として含んでいてもよい。
　このように、前駆体による積層界面をあらかじめ形成したのち、前駆体から酸化物への転化工程を経ることで、トランジスタのフロントチャネル又はバックチャネルとなる領域の界面を均質に形成することができ、欠陥密度の少ない界面を形成できる。欠陥密度の少ない界面の形成は、結果、トランジスタ特性を良好にする。
　また、複数の層を、それぞれに前駆体から酸化物へ転化する場合に比べて、工程数を削減できる。
　以下に、第１の酸化物層、第２の酸化物層の詳細について、説明する。なお、以下において、「酸化物層」は、第１の酸化物層又は第２の酸化物層を意味する。
＜＜＜酸化物層が酸化物半導体層である場合＞＞＞
－酸化物半導体層（酸化物層）－
　前記酸化物半導体層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ｎ型酸化物半導体、ｐ型酸化物半導体などが挙げられる。
　前記ｎ型酸化物半導体としては、例えば、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３などが挙げられる。また、Ｉｎ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ系酸化物、Ｉｎ－Ｇａ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ系酸化物、Ｚｎ－Ｇａ系酸化物、Ｉｎ－Ｚｎ－Ｓｎ系酸化物、Ｉｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｇａ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物等、複数の金属を含む酸化物であってもよい。
　前記ｎ型酸化物半導体は、高い電界効果移動度が得られる点、及び電子キャリア濃度を適切に制御しやすい点から、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくともいずれかと、アルカリ土類金属とを含有することが好ましく、インジウムとアルカリ土類金属とを含有することがより好ましい。
－酸化物半導体層の前駆体（前駆体層）－
　前記酸化物半導体層の前駆体の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機金属化合物、有機金属化合物、などが挙げられる。
　前記無機金属化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機インジウム化合物、無機アルカリ土類金属含有化合物などが挙げられる。
　前記無機インジウム化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、硝酸インジウム、硫酸インジウム、水酸化インジウム、炭酸インジウム、燐酸インジウム、シアン化インジウム等の塩類、塩化インジウム、臭化インジウム、沃化インジウム等のハロゲン化物などが挙げられる。
　前記無機インジウム化合物のうち硝酸インジウム、硫酸インジウム、塩化インジウムは各種溶媒に対する溶解度が高く特に好ましい。
　前記硝酸インジウムとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、硝酸インジウムの水和物などが挙げられる。前記硝酸インジウムの水和物としては、例えば、硝酸インジウム三水和物、硝酸インジウム五水和物などが挙げられる。
　前記無機アルカリ土類金属化合物としては、例えば、アルカリ土類金属硝酸塩、アルカリ土類金属硫酸塩、アルカリ土類金属塩化物、アルカリ土類金属フッ化物、アルカリ土類金属臭化物、アルカリ土類金属よう化物などが挙げられる。例えば、硝酸カルシウム、硫酸カルシウム、塩化カルシウム、硝酸ストロンチウム、硫酸ストロンチウム、塩化ストロンチウムなどが挙げられる。
　前記有機金属化合物としては、前記金属と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記金属と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
　前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１～６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１～６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１～１０のアシルオキシ基などが挙げられる。
－酸化物半導体前駆体形成用塗布液（酸化物前駆体形成用塗布液）－
　酸化物前駆体形成用塗布液としての酸化物半導体前駆体形成用塗布液は、酸化物半導体の前駆体を形成可能である。
　前記酸化物半導体前駆体形成用塗布液は、溶剤を含有する。
　前記溶剤としては、特に制限はなく、目的に応じて適宜選択することができるが、有機溶剤が好ましい。
　前記有機溶剤としては、例えば、テトラデカン等の炭化水素；シクロヘキサン、シクロドデセン等の環状炭化水素；トルエン、キシレン、メシチレン等の芳香族炭化水素；ジエチレングリコールモノエチルエーテル等のグリコールエーテル；エチレングリコールモノメチルエーテル等のモノアルコールエーテル；エチレングリコール、プロピレングリコール等の多価アルコール；ブタノール等のモノアルコール；などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
＜＜＜酸化物層がゲート絶縁層である場合＞＞＞
－ゲート絶縁層（酸化物層）－
　前記ゲート絶縁層は、ゲート電極と活性層しての酸化物半導体層との間に設けられ、ゲート電極と活性層とを絶縁するための層である。
　前記ゲート絶縁層の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ～３μｍが好ましく、１００ｎｍ～１μｍがより好ましい。
　前記ゲート絶縁層としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、金属酸化物膜などが挙げられる。
　前記金属酸化物膜は、例えば、アルカリ土類金属である第Ａ元素と、ガリウム（Ｇａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及びランタノイドの少なくとも何れかである第Ｂ元素とを少なくとも含有し、好ましくは、Ｚｒ（ジルコニウム）及びＨｆ（ハフニウム）の少なくとも何れかである第Ｃ元素を含有し、更に必要に応じて、その他の成分を含有する。
　前記金属酸化物膜に含まれるアルカリ土類金属は、１種類であってもよいし、２種類以上であってもよい。アルカリ土類元素としては、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ラジウム（Ｒａ）が挙げられる。
　ランタノイドとしては、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）が挙げられる。
－ゲート絶縁層の前駆体（前駆体層）－
　前記ゲート絶縁層の前駆体の材質としては、例えば、アルカリ土類金属含有化合物、第Ｂ元素含有化合物、第Ｃ元素含有化合物などが挙げられる。
　ここで、前記第Ｂ元素含有化合物における第Ｂ元素は、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである。
　ここで、前記第Ｃ元素含有化合物にける第Ｃ元素は、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、及びＴａの少なくともいずれかである。
　前記アルカリ土類金属含有化合物としては、例えば、無機アルカリ土類金属化合物、有機アルカリ土類金属化合物などが挙げられる。
　前記無機アルカリ土類金属化合物としては、例えば、アルカリ土類金属硝酸塩、アルカリ土類金属硫酸塩、アルカリ土類金属塩化物、アルカリ土類金属フッ化物、アルカリ土類金属臭化物、アルカリ土類金属よう化物などが挙げられる。
　前記有機アルカリ土類金属化合物としては、アルカリ土類金属と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記アルカリ土類金属と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
　前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１～６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１～６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１～１０のアシルオキシ基などが挙げられる。
　前記第Ｂ元素含有化合物としては、例えば、無機第Ｂ元素化合物、有機第Ｂ元素化合物などが挙げられる。
　前記無機第Ｂ元素化合物としては、例えば、第Ｂ元素の硝酸塩、第Ｂ元素の硫酸塩、第Ｂ元素のフッ化物、第Ｂ元素の塩化物、第Ｂ元素の臭化物、第Ｂ元素のヨウ化物などが挙げられる。
　前記有機第Ｂ元素化合物としては、第Ｂ元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記第Ｂ元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
　前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１～６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１～６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１～１０のアシルオキシ基などが挙げられる。
　前記第Ｃ元素含有化合物としては、例えば、第Ｃ元素の無機化合物、第Ｃ元素の有機化合物などが挙げられる。
　前記第Ｃ元素の無機化合物としては、例えば、第Ｃ元素の硝酸塩、第Ｃ元素の硫酸塩、第Ｃ元素のフッ化物、第Ｃ元素の塩化物、第Ｃ元素の臭化物、第Ｃ元素のヨウ化物などが挙げられる。
　前記第Ｃ元素の有機化合物としては、第Ｃ元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記第Ｃ元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
　前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１～６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１～６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１～１０のアシルオキシ基などが挙げられる。
－ゲート絶縁層前駆体形成用塗布液（酸化物前駆体形成用塗布液）－
　酸化物前駆体形成用塗布液としてのゲート絶縁層前駆体形成用塗布液は、ゲート絶縁層の前駆体を形成可能である。
　前記ゲート絶縁層前駆体形成用塗布液は、溶剤を含有する。
　前記溶剤としては、前記各種化合物を安定に溶解又は分散する溶剤であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、イソプロパノール、安息香酸エチル、Ｎ，Ｎ－ジメチルホルムアミド、炭酸プロピレン、２－エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、４－ブチロラクトン、２－メトキシエタノール、水などが挙げられる。
＜＜＜酸化物層が保護層である場合＞＞＞
－保護層（酸化物層）－
　前記保護層は、大気中に含まれる水分、水素、酸素から前記酸化物半導体層を保護する層である。また、酸化物半導体層形成後の製造工程で、前記酸化物半導体層を保護する層である。前記製造工程としては、例えばエッチング工程などが挙げられる。
　前記保護層の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ～３μｍが好ましく、３０ｎｍ～１μｍがより好ましい。
　前記保護層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、金属酸化物などが挙げられる。
　前記金属酸化物としては、アルカリ土類金属とＳｉを含有する金属酸化物や、アルカリ土類金属と希土類元素を含有する金属酸化物、などが挙げられる。前記金属酸化物は、更に必要に応じて、その他の成分を含有する。
　前記金属酸化物に含まれるアルカリ土類金属は、１種類であってもよいし、２種類以上であってもよい。アルカリ土類元素としては、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ラジウム（Ｒａ）が挙げられる。
　希土類元素としては、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、Ｃｅ（セリウム）、Ｐｒ（プラセオジム）、Ｎｄ（ネオジム）、Ｐｍ（プロメチウム）、Ｓｍ（サマリウム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホルミウム）、Ｅｒ（エルビウム）、Ｔｍ（ツリウム）、Ｙｂ（イッテルビウム）、Ｌｕ（ルテチウム）が挙げられる。
－保護層の前駆体（前駆体層）－
　前記保護層の前駆体の材質としては、例えば、ケイ素含有化合物、アルカリ土類金属含有化合物、希土類元素含有化合物などが挙げられる。
　前記ケイ素含有化合物としては、例えば、無機ケイ素化合物、有機ケイ素化合物などが挙げられる。
　前記無機ケイ素化合物としては、例えば、テトラクロロシラン、テトラブロモシラン、テトラヨードシランなどが挙げられる。
　前記有機ケイ素化合物としては、ケイ素と、有機基とを有する化合物であれば、特に限定はなく、目的に応じて適宜選択することができる。前記ケイ素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
　前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１～６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１～６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１～１０のアシルオキシ基などが挙げられる。
　前記有機ケイ素化合物としては、例えば、テトラメトキシシラン、テトラエトキシシラン、テトライソプロポキシシラン、テトラブトキシシラン、１，１，１，３，３，３－ヘキサメチルジシラザン（ＨＭＤＳ）、ビス（トリメチルシリル）アセチレン、トリフェニルシラン、２－エチルヘキサン酸ケイ素、テトラアセトキシシランなどが挙げられる。
　前記アルカリ土類金属含有化合物としては、例えば、無機アルカリ土類金属化合物、有機アルカリ土類金属化合物などが挙げられる。
　前記無機アルカリ土類金属化合物としては、例えば、アルカリ土類金属硝酸塩、アルカリ土類金属硫酸塩、アルカリ土類金属塩化物、アルカリ土類金属フッ化物、アルカリ土類金属臭化物、アルカリ土類金属よう化物などが挙げられる。
　前記有機アルカリ土類金属化合物としては、アルカリ土類金属と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記アルカリ土類金属と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
　前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１～６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１～６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１～１０のアシルオキシ基などが挙げられる。
　前記希土類元素含有化合物としては、例えば、希土類元素無機化合物（希土類元素の無機化合物）、希土類元素有機化合物（希土類元素の有機化合物）などが挙げられる。
　前記希土類元素の無機化合物としては、例えば、希土類元素硝酸塩、希土類元素硫酸塩、希土類元素フッ化物、希土類元素塩化物、希土類元素臭化物、希土類元素ヨウ化物などが挙げられる。
　前記希土類元素の有機化合物としては、希土類元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記希土類元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
　前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１～６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１～６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１～１０のアシルオキシ基などが挙げられる。
－保護層前駆体形成用塗布液（酸化物前駆体形成用塗布液）－
　酸化物前駆体形成用塗布液としての保護層前駆体形成用塗布液は、保護層の前駆体を形成可能である。
　前記保護層前駆体形成用塗布液は、溶剤を含有する。
　前記溶剤としては、前記各種化合物を安定に溶解又は分散する溶剤であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、イソプロパノール、安息香酸エチル、Ｎ，Ｎ－ジメチルホルムアミド、炭酸プロピレン、２－エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、４－ブチロラクトン、２－メトキシエタノール、水などが挙げられる。
　前記第１の酸化物層と、前記第２の酸化物層との組合せとしては、例えば、以下の組合せなどが挙げられる。
　（ｉ）第１の酸化物層がゲート絶縁層であって、第２の酸化物層が酸化物半導体層である組合せ。なお、この組合せの場合、前記第１の酸化物層と前記第２の酸化物層とが隣接した領域にフロントチャネルが形成される。
　（ｉｉ）第１の酸化物層が酸化物半導体層であって、第２の酸化物層がゲート絶縁層である組合せ。なお、この組合せの場合、前記第１の酸化物層と前記第２の酸化物層とが隣接した領域にフロントチャネルが形成される。
　（ｉｉｉ）第１の酸化物層が酸化物半導体層であって、第２の酸化物層が保護層である組合せ。なお、この組合せの場合、前記第１の酸化物層と前記第２の酸化物層とが隣接した領域にバックチャネルが形成される。
　なお、上記（ｉ）及び（ｉｉ）において、得られる電界効果型トランジスタが保護層を有し、前記保護層が酸化物である場合、前記保護層は、塗布プロセスにより得られてもよいし、真空プロセスで得られてもよい。
　また、上記（ｉｉｉ）において、得られる電界効果型トランジスタのゲート絶縁層が酸化物である場合、前記ゲート絶縁層は、塗布プロセスにより得られてもよいし、真空プロセスで得られてもよい。
＜その他の工程＞
　前記その他の工程としては、ゲート電極形成工程、ソース／ドレイン電極形成工程などが挙げられる。
＜＜ゲート電極形成工程＞＞
　前記ゲート電極形成工程としては、ゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
　前記ゲート電極は、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
　前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、白金、パラジウム、金、銀、銅、亜鉛、アルミニウム、ニッケル、クロム、タンタル、モリブデン、チタン等の金属、これらの合金、これら金属の混合物などが挙げられる。また、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ、スズ（Ｓｎ）が添加されたＩｎ２Ｏ３（ＩＴＯ）、ガリウム（Ｇａ）が添加されたＺｎＯ、アルミニウム（Ａｌ）が添加されたＺｎＯ、アンチモン（Ｓｂ）が添加されたＳｎＯ２等の導電性酸化物、これらの複合化合物、これらの混合物、などが挙げられる。
　前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ～２００ｎｍが好ましく、５０ｎｍ～１００ｎｍがより好ましい。
　前記ゲート電極は、例えば、基材上に形成される。
　前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
　前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
　前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
　前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
　なお、前記基材としては、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄などの前処理が行われることが好ましい。
＜＜ソース／ドレイン電極形成工程＞＞
　前記ソース／ドレイン電極形成工程としては、ソース電極及びドレイン電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
　前記ソース電極及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明で例示した材質などが挙げられる。
　前記ソース電極及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ～２００ｎｍが好ましく、５０ｎｍ～１００ｎｍがより好ましい。
　ここで、本発明の電界効果型トランジスタの製造方法の一例を図を用いて説明する。
　図１Ａ～図１Ｅは、電界効果型トランジスタの製造方法の一例を説明するための概略図である。
　まず、基材１上に、ソース電極２及びドレイン電極３を形成する（図１Ａ）。
　次に、基材１、ソース電極２及びドレイン電極３上に、酸化物前駆体形成用塗布液としての酸化物半導体前駆体形成用塗布液を塗布し、第１の前駆体層である酸化物半導体層の前駆体４’を形成する（図１Ｂ）。
　次に、酸化物半導体層の前駆体４’上に、酸化物前駆体形成用塗布液としてのゲート絶縁層前駆体形成用塗布液を塗布し、第２の前駆体層であるゲート絶縁層の前駆体５’を形成する（図１Ｃ）。
　次に、酸化物半導体層の前駆体４’及びゲート絶縁層の前駆体５’を加熱して、それぞれを酸化物層である酸化物半導体層４及び酸化物層であるゲート絶縁層５にそれぞれ転化させる（図１Ｄ）。
　次に、ゲート絶縁層５上に、ゲート電極６を形成する（図１Ｅ）。
　以上により、トップゲート／ボトムコンタクトの電界効果型トランジスタが得られる。
　図２Ａ～図２Ｅは、電界効果型トランジスタの製造方法の一例を説明するための概略図である。
　まず、基材１上に、ゲート電極６を形成する（図２Ａ）。
　次に、基材１、及びゲート電極６上に、酸化物前駆体形成用塗布液としてのゲート絶縁層前駆体形成用塗布液を塗布し、第１の前駆体層であるゲート絶縁層の前駆体５’を形成する（図２Ｂ）。
　次に、ゲート絶縁層の前駆体５’上に、酸化物前駆体形成用塗布液としての酸化物半導体前駆体形成用塗布液を塗布し、第２の前駆体層である酸化物半導体層の前駆体４’を形成する（図２Ｃ）。
　次に、酸化物半導体層の前駆体４’及びゲート絶縁層の前駆体５’を加熱して、それぞれを酸化物層である酸化物半導体層４及び酸化物層であるゲート絶縁層５にそれぞれ転化させる（図２Ｄ）。
　次に、酸化物半導体層４上に、ソース電極２及びドレイン電極３を形成する（図２Ｅ）。
　以上により、ボトムゲート／トップコンタクトの電界効果型トランジスタが得られる。
　図３Ａ～図３Ｆは、電界効果型トランジスタの製造方法の一例を説明するための概略図である。
　まず、基材１上に、ゲート電極６を形成する（図３Ａ）。
　次に、基材１、及びゲート電極６上に、ゲート絶縁層５を形成する（図３Ｂ）。
　次に、ゲート絶縁層５上に、ソース電極２及びドレイン電極３を形成する（図３Ｃ）。
　次に、ゲート絶縁層５、ソース電極２及びドレイン電極３上に、酸化物前駆体形成用塗布液としての酸化物半導体前駆体形成用塗布液を塗布し、第１の前駆体層である酸化物半導体層の前駆体４’を形成する（図３Ｄ）。
　次に、酸化物半導体層の前駆体４’上に、酸化物前駆体形成用塗布液としての保護層形成用塗布液を塗布し、第２の前駆体層である保護層の前駆体７’を形成する（図３Ｅ）。
　次に、酸化物半導体層の前駆体４’及び保護層の前駆体７’を加熱して、それぞれを酸化物層である酸化物半導体層４及び酸化物層である保護層７にそれぞれ転化させる（図３Ｆ）。
　以上により、ボトムゲート／ボトムコンタクトの電界効果型トランジスタが得られる。
　図４Ａ～図４Ｈは、電界効果型トランジスタの製造方法の一例を説明するための概略図である。
　まず、基材１上に、ゲート電極６を形成する（図４Ａ）。
　次に、基材１、及びゲート電極６上に、酸化物前駆体形成用塗布液としてのゲート絶縁層前駆体形成用塗布液を塗布し、第１の前駆体層であるゲート絶縁層の前駆体５’を形成する（図４Ｂ）。
　次に、ゲート絶縁層の前駆体５’上に、酸化物前駆体形成用塗布液としての酸化物半導体前駆体形成用塗布液を塗布し、第２の前駆体層である酸化物半導体層の前駆体４’を形成する（図４Ｃ）。
　次に、酸化物半導体層の前駆体４’上に、酸化物前駆体形成用塗布液としての保護層形成用塗布液を塗布し、第３の前駆体層である保護層の前駆体７’を形成する（図４Ｄ）。
　次に、ゲート絶縁層の前駆体５’、酸化物半導体層の前駆体４’及び保護層の前駆体７’を加熱して、それぞれを酸化物層であるゲート絶縁層５、酸化物層である酸化物半導体層４及び酸化物層である保護層７にそれぞれ転化させる（図４Ｅ）。
　次に、保護層７について、チャネル領域の保護層７を残して、他の部分を除去する（図４Ｆ）。この保護層７は、ソース電極及びドレイン電極を形成する際の製膜プロセスやエッチングなどのパターニングプロセスから酸化物半導体層４を保護するエッチングストッパとして機能する。
　次に、酸化物半導体層４及び保護層７上に、電極膜２３を形成する（図４Ｇ）。
　次に、エッチングを含むパターニング技術を用いて、電極膜２３からソース電極２及びドレイン電極３を形成する（図４Ｈ）。
　以上により、エッチングストッパを有するボトムゲート／トップコンタクトの電界効果型トランジスタが得られる。
　図５Ａ～図５Ｈは、電界効果型トランジスタの製造方法の一例を説明するための概略図である。
　まず、基材１上に、ゲート電極６を形成する（図５Ａ）。
　次に、基材１、及びゲート電極６上に、ゲート絶縁層５を形成する（図５Ｂ）。
　次に、ゲート絶縁層５上に、酸化物前駆体形成用塗布液としての酸化物半導体前駆体形成用塗布液を塗布し、第１の前駆体である酸化物半導体層の前駆体４’を形成する（図５Ｃ）。
　次に、酸化物半導体層の前駆体４’上に、酸化物前駆体形成用塗布液としての保護層形成用塗布液を塗布し、第２の前駆体である保護層の前駆体７’を形成する（図５Ｄ）。
　次に、酸化物半導体層の前駆体４’及び保護層の前駆体７’を加熱して、それぞれを酸化物層である酸化物半導体層４及び酸化物層である保護層７にそれぞれ転化させる（図５Ｅ）。
　次に、保護層７について、チャネル領域の保護層７を残して、他の部分を除去する（図５Ｆ）。この保護層７は、ソース電極及びドレイン電極を形成する際の製膜プロセスやエッチングなどのパターニングプロセスから酸化物半導体層４を保護するエッチングストッパとして機能する。
　次に、酸化物半導体層４及び保護層７上に、電極膜２３を形成する（図５Ｇ）。
　次に、エッチングを含むパターニング技術を用いて、電極膜２３からソース電極２及びドレイン電極３を形成する（図５Ｈ）。
　以上により、エッチングストッパを有するボトムゲート／トップコンタクトの電界効果型トランジスタが得られる。
　図６Ａ～図６Ｆは、電界効果型トランジスタの製造方法の一例を説明するための概略図である。
　まず、基材１上に、酸化物前駆体形成用塗布液としての酸化物半導体前駆体形成用塗布液を塗布し、第１の前駆体である酸化物半導体層の前駆体４’を形成する（図６Ａ）。
　次に、酸化物半導体層の前駆体４’上に、酸化物前駆体形成用塗布液としてのゲート絶縁層前駆体形成用塗布液を塗布し、第２の前駆体層であるゲート絶縁層の前駆体５’を形成する（図６Ｂ）。
　次に、酸化物半導体層の前駆体４’及びゲート絶縁層の前駆体５’を加熱して、それぞれを酸化物層である酸化物半導体層４及び酸化物層であるゲート絶縁層５にそれぞれ転化させる（図６Ｃ）。
　次に、ゲート絶縁層５上にゲート電極６を形成する（図６Ｄ）。
　次に、ゲート電極６について、チャネル領域のゲート電極を残して、他の部分を除去する。更に、ゲート電極６が形成されていない領域のゲート絶縁層６をエッチングにより除去する（図６Ｅ）。
　次に、酸化物半導体層４、ゲート電極６、及びゲート絶縁層５を覆うように、層間絶縁層８を形成する。更に、ゲート電極６、及びゲート絶縁層５を挟んで対向する位置の層間絶縁層８において、酸化物半導体層４に達する２つの穴を形成する。更に、２つの穴を充填するように、ソース電極２、及びドレイン電極３を形成する。
　以上により、トップゲート／トップコンタクトの電界効果型トランジスタが得られる。
　以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
（実施例１）
＜トップゲート／ボトムコンタクト電界効果型トランジスタの製造＞
－ソース／ドレイン電極の形成－
　基材上に、真空蒸着法を用いてＣｒ／Ａｕ膜を形成した。
　フォトリソグラフィとエッチングを行って、所定の形状のソース／ドレイン電極を形成した。
－酸化物半導体層前駆体の形成－
　前記基材とソース／ドレイン電極上に、酸化物半導体層前駆体を形成した。具体的には以下の方法で行った。
　３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１３９ｇの塩化ストロンチウム（ＳｒＣｌ２・６Ｈ２Ｏ）を秤量し、１，２－プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、酸化物半導体層前駆体形成用塗布液を作製した。前記ソース／ドレイン電極および基材上にインクジェット装置を用いて前記酸化物半導体層前駆体形成用塗布液を所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間加熱することで、酸化物半導体層前駆体を形成した。
　なお、この工程で得られる酸化物半導体層前駆体は、活性層として機能はしない。
－ゲート絶縁層前駆体の形成－
　次に、ゲート絶縁層前駆体を形成した。具体的には以下の方法で行った。
　シクロヘキシルベンゼン１．２ｍＬに、２－エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７質量％、Ｗａｋｏ　１２２－０３３７１、株式会社ワコーケミカル製）１．９５ｍＬと、２－エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２質量％、Ｗａｋｏ　１９５－０９５６１、株式会社ワコーケミカル製）０．５７ｍＬと、２－エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２質量％、Ｗａｋｏ　２６９－０１１１６、株式会社ワコーケミカル製）０．０９ｍＬとを混合し、ゲート絶縁層前駆体形成用塗布液を作製した。前記基材上に、前記ゲート絶縁層前駆体形成用塗布液を滴下し、所定の条件でスピンコートした。その基板をオーブンで１２０℃１時間加熱することで、ゲート絶縁層前駆体を形成した。
　なお、この工程で得られるゲート絶縁層前駆体は、ゲート絶縁層として機能はしない。
－加熱工程－
　次に、前記基材をオーブンで４００℃で３時間加熱することにより、酸化物半導体層ならびにゲート絶縁層を形成した。すなわち、前記酸化物半導体層前駆体を酸化物半導体層に転化し、前記ゲート絶縁層前駆体をゲート絶縁層に転化した。
－ゲート電極の形成－
　前記ゲート絶縁層上に、真空蒸着法を用いてＡｕ膜を形成した。
　フォトリソグラフィとエッチングを行って、所定の形状のゲート電極を形成した。
　以上により、トップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
＜トランジスタ性能評価＞
　得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００Ａ）を用いて、トランジスタ性能評価を実施した。ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝－１５Ｖから＋１５Ｖに変化させて、電流－電圧特性（伝達特性）を評価した。図７（実線）に、測定した電流－電圧特性（伝達特性）を示した。ＳＳ値を算出したところ、０．４Ｖであった。
　なお、図７において、「ｅ」は、１０のべき乗を表す。すなわち「ｅ－３」は、「０．００１」を表す。
（比較例１）
　実施例１の加熱工程を、酸化物半導体層前駆体及びゲート絶縁層前駆体を形成したのち、それぞれ実施することにより、前記酸化物半導体層前駆体を酸化物半導体層に転化し、前記ゲート絶縁層前駆体をゲート絶縁層に転化したことを除いて、実施例１と同様にして電界効果型トランジスタを作製した。すなわち、酸化物半導体層前駆体を形成したのち、前記基材をオーブンで４００℃３時間加熱することにより、酸化物半導体層を形成し、次いで、ゲート絶縁層前駆体を形成したのち、前記基材をオーブンで４００℃３時間加熱することにより、ゲート絶縁層を形成した。
　得られた電界効果型トランジスタについて、実施例１と同様にしてトランジスタ性能評価を実施した。図５（破線）に、測定した電流－電圧特性（伝達特性）を示した。ＳＳ値を算出したところ、０．８５Ｖであった。
＜発明の効果＞
　実施例１の製造方法では、酸化物半導体層ならびにゲート絶縁層を構成する酸化物膜の形成に必要な高温の加熱工程を一度に行うことで、製造工程が簡略化することができている。
　さらに、酸化物半導体層とゲート絶縁層を積層した後、焼成工程を経ることで、フロントチャネル領域の欠陥密度の少ない界面を形成することが可能となり、ＳＳ特性に優れたトランジスタの製造が可能となったと考えられる。
　一方、比較例１では、酸化物半導体層前駆体を酸化物半導体層に転化する過程で、酸化物半導体層表面が空気と接する表面となっているため、加熱工程で表面の粒子や原子の拡散や凝集が生じ、結果として酸化物半導体層表面の欠陥密度が増加したものと考えられる。そのような欠陥は、電荷トラップを誘起した結果、ＳＳ特性が低下したものと考えられる。
　比較例１では、酸化物半導体層前駆体、及び転化された酸化物半導体層の表面は自由表面となっている。自由表面は片側で原子による拘束が無い状態であるため、原子の移動（すなわち拡散）が生じやすい。前駆体から半導体へ転化する過程で、層内部及び外部の影響を受けて、原子の移動が起こりやすく、結果として、半導体を構成する元素の局所的な不均一性を招くことや、酸化物半導体層表面が滑らかでなく構造的に不規則である状態などを招く恐れがある。また、前駆体から半導体へ転化する過程で結晶化をともなう場合には、自由表面があるほど結晶粒の過度な増大を招くことがある。その結果、結晶粒界を移動する電荷に対して捕獲準位を形成することや、電荷移動に対するエネルギー障壁を増大させる恐れがある。以上のような半導体層の構造的な不均一性は、半導体層での電荷の流れを阻害し、半導体の電気特性を低下させる恐れがある。実施例１では、酸化物半導体層前駆体が酸化物半導体層に転化する過程で、酸化物半導体層前駆体、及び転化された酸化物半導体層には自由表面がないため、酸化物半導体層表面（フロントチャネル領域）が均質に形成されやすく、電気特性に優れた半導体層を形成することが可能となっていると考えられる。
（実施例２）
＜ボトムゲート／トップコンタクト電界効果型トランジスタの製造＞
－ゲート電極の形成－
　基材上に、真空蒸着法を用いてＣｒ／Ａｕ膜を形成した。
　フォトリソグラフィとエッチングを行って、所定の形状のゲート電極を形成した。
－ゲート絶縁層前駆体の形成－
　次に、ゲート絶縁層前駆体を形成した。具体的には以下の方法で行った。
　シクロヘキシルベンゼン１．２ｍＬに、２－エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７質量％、Ｗａｋｏ　１２２－０３３７１、株式会社ワコーケミカル製）１．９５ｍＬと、２－エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２質量％、Ｗａｋｏ　１９５－０９５６１、株式会社ワコーケミカル製）０．５７ｍＬと、２－エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２質量％、Ｗａｋｏ　２６９－０１１１６、株式会社ワコーケミカル製）０．０９ｍＬとを混合し、ゲート絶縁層前駆体形成用塗布液を作製した。前記基材上に、前記ゲート絶縁層前駆体形成用塗布液を滴下し、所定の条件でスピンコートした。その基板をオーブンで１２０℃１時間加熱することで、ゲート絶縁層前駆体を形成した。
　なお、この工程で得られるゲート絶縁層前駆体は、ゲート絶縁層として機能はしない。
－酸化物半導体層前駆体の形成－
　前記ゲート絶縁層前駆体上に、酸化物半導体層前駆体を形成した。具体的には以下の方法で行った。
　３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１３９ｇの塩化ストロンチウム（ＳｒＣｌ２・６Ｈ２Ｏ）を秤量し、１，２－プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、酸化物半導体層前駆体形成用塗布液を作製した。前記ゲート絶縁層前駆体上にインクジェット装置を用いて前記酸化物半導体層前駆体形成用塗布液を所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間加熱することで、酸化物半導体層前駆体を形成した。
　なお、この工程で得られる酸化物半導体層前駆体は、活性層として機能はしない。
－加熱工程－
　次に、前記基材をオーブンで４００℃で３時間加熱することにより、酸化物半導体層ならびにゲート絶縁層を形成した。すなわち、前記酸化物半導体層前駆体を酸化物半導体層に転化し、前記ゲート絶縁層前駆体をゲート絶縁層に転化した。
－ソース／ドレイン電極の形成－
　基材上に、メタルマスクと真空蒸着法を用いてＡｕ膜を形成し、ソース／ドレイン電極を形成した。
　以上により、ボトムゲート／トップコンタクトの電界効果型トランジスタを作製した。
＜トランジスタ性能評価＞
　得られた電界効果型トランジスタについて、実施例１と同様にして、トランジスタ性能評価を実施した。測定した電流－電圧特性（伝達特性）からＳＳ値を算出したところ、０．４３Ｖであった。
（比較例２）
　実施例２の加熱工程を、ゲート絶縁層前駆体及び酸化物半導体層前駆体を形成したのち、それぞれ実施することにより、前記ゲート絶縁層前駆体をゲート絶縁層に転化し、前記酸化物半導体層前駆体を酸化物半導体層に転化したことを除いて、実施例２と同様にして電界効果型トランジスタを作製した。すなわち、ゲート絶縁層前駆体を形成したのち、前記基材をオーブンで４００℃３時間加熱することにより、ゲート絶縁層を形成し、次いで、酸化物半導体層前駆体を形成したのち、前記基材をオーブンで４００℃３時間加熱することにより、酸化物半導体層を形成した。
　得られた電界効果型トランジスタについて、実施例２と同様にしてトランジスタ性能評価を実施した。測定した電流－電圧特性（伝達特性）を示した。ＳＳ値を算出したところ、０．８２Ｖであった。
＜発明の効果＞
　実施例２の製造方法では、半導体層ならびにゲート絶縁層を構成する酸化物膜の形成に必要な高温の加熱工程を一度に行うことで、製造工程が簡略化することができている。
　さらに、半導体層とゲート絶縁層を積層した後、焼成工程を経ることで、フロントチャネル領域の欠陥密度の少ない界面を形成することが可能となり、ＳＳ特性に優れたトランジスタの製造が可能となったと考えられる。
　一方、比較例２では、ゲート絶縁層前駆体をゲート絶縁層に転化する過程で、ゲート絶縁層が空気と接する表面となっているため、加熱工程で表面の粒子や原子の拡散や凝集が生じ、結果としてゲート絶縁層の表面粗さが増加したものと考えられる。そのような不均質なゲート絶縁層上に酸化物半導体層を形成したことで、フロントチャネルの欠陥密度が増加したものと考えられ、ＳＳ特性が低下したものと考えられる。
（実施例３）
＜ボトムゲート／ボトムコンタクト電界効果型トランジスタの製造＞
－ゲート電極の形成－
　基材上に、真空蒸着法を用いてＡｕ膜を形成した。
　フォトリソグラフィとエッチングを行って、所定の形状のゲート電極を形成した。
－ゲート絶縁層の形成－
　次に、プラズマＣＶＤにより、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁層を形成した。
－ソース／ドレイン電極の形成－
　ゲート絶縁層上に、スパッタ法を用いてＩＴＯ膜を形成した。
　フォトリソグラフィとエッチングを行って、所定の形状のソース／ドレイン電極を形成した。
－酸化物半導体層前駆体の形成－
　前記基材とソース／ドレイン電極上に、酸化物半導体層前駆体を形成した。具体的には以下の方法で行った。
　３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１３９ｇの塩化ストロンチウム（ＳｒＣｌ２・６Ｈ２Ｏ）を秤量し、１，２－プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、酸化物半導体層前駆体形成用塗布液を作製した。前記ソース／ドレイン電極および基材上にインクジェット装置を用いて前記酸化物半導体層前駆体形成用塗布液を所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間加熱することで、酸化物半導体層前駆体を形成した。
　なお、この工程で得られる酸化物半導体層前駆体は、活性層として機能はしない。
－保護層前駆体の形成－
　次に、保護層前駆体を形成した。具体的には以下の方法で行った。
　トルエン１ｍＬに、２－エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７質量％、Ｗａｋｏ　１２２－０３３７１、株式会社ワコーケミカル製）０．９９ｍＬと、２－エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２質量％、Ｗａｋｏ　１９５－０９５６１、株式会社ワコーケミカル製）０．２７ｍＬとを混合し、保護層前駆体形成用塗布液を作製した。前記基材上に、前記保護層前駆体形成用塗布液を滴下し、所定の条件でスピンコートした。その基板をオーブンで１２０℃１時間加熱することで、保護層前駆体を形成した。
　なお、この工程で得られる保護層前駆体は、保護層として機能はしない。
－加熱工程－
　次に、前記基材をオーブンで４００℃で３時間加熱することにより、酸化物半導体層ならびに保護層を形成した。すなわち、前記酸化物半導体層前駆体を酸化物半導体層に転化し、前記保護層前駆体を保護層に転化した。
　以上により、ボトムゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
＜トランジスタ性能評価＞
　得られた電界効果型トランジスタについて、実施例１と同様にして、トランジスタ性能評価を実施した。測定した電流－電圧特性（伝達特性）からＳＳ値を算出したところ、０．４１Ｖであった。
（比較例３）
　実施例３の加熱工程を、酸化物半導体層前駆体及び保護層前駆体を形成したのち、それぞれ実施することにより、前記酸化物半導体層前駆体を酸化物半導体層に転化し、前記保護層前駆体を保護層に転化したことを除いて、実施例３と同様にして電界効果型トランジスタを作製した。すなわち、酸化物半導体層前駆体を形成したのち、前記基材をオーブンで４００℃３時間加熱することにより、酸化物半導体層を形成し、次いで、保護層前駆体を形成したのち、前記基材をオーブンで４００℃３時間加熱することにより、保護層を形成した。
　得られた電界効果型トランジスタについて、実施例３と同様にしてトランジスタ性能評価を実施した。測定した電流－電圧特性（伝達特性）からＳＳ値を算出したところ、０．７８Ｖであった。
＜発明の効果＞
　実施例３の製造方法では、半導体層ならびに保護層を構成する酸化物膜の形成に必要な高温の加熱工程を一度に行うことで、製造工程が簡略化することができている。
　さらに、半導体層と保護層を積層した後、焼成工程を経ることで、バックチャネル界面の欠陥密度の少ない界面を形成することが可能となり、ＳＳ特性に優れたトランジスタの製造が可能となったと考えられる。
　一方、比較例３では、酸化物半導体層前駆体を酸化物半導体層に転化する過程で、酸化物半導体層表面が空気と接する表面となっているため、加熱工程で表面の粒子や原子の拡散や凝集が生じ、結果として酸化物半導体層表面の欠陥密度が増加したものと考えられる。そのような欠陥が電荷トラップを誘起した結果、ＳＳ特性が低下したものと考えられる。
（実施例４）
＜ボトムゲート／トップコンタクト電界効果型トランジスタの製造＞
－ゲート電極の形成－
　基材上に、真空蒸着法を用いてＣｒ／Ａｕ膜を形成した。
　フォトリソグラフィとエッチングを行って、所定の形状のゲート電極を形成した。
－ゲート絶縁層の形成－
　次に、プラズマＣＶＤにより、２００ｎｍの厚みになるようにＳｉＯ２を成膜することによって、ゲート絶縁層を形成した。
－酸化物半導体層前駆体の形成－
　前記ゲート絶縁層上に、酸化物半導体層前駆体を形成した。具体的には以下の方法で行った。
　３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１３９ｇの塩化ストロンチウム（ＳｒＣｌ２・６Ｈ２Ｏ）を秤量し、１，２－プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、酸化物前駆体形成用塗布液を作製した。前記ゲート絶縁層にインクジェット装置を用いて前記酸化物前駆体形成用塗布液を所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間加熱することで、酸化物半導体層前駆体を形成した。なお、この工程で得られる酸化物半導体層前駆体は、活性層として機能はしない。
－保護層前駆体の形成－
　次に、保護層前駆体を形成した。具体的には以下の方法で行った。
　トルエン１ｍＬに、２－エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７質量％、Ｗａｋｏ　１２２－０３３７１、株式会社ワコーケミカル製）０．９９ｍＬと、２－エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２質量％、Ｗａｋｏ　１９５－０９５６１、株式会社ワコーケミカル製）０．２７ｍＬとを混合し、保護層前駆体形成用塗布液を作製した。前記基材上に、前記保護層前駆体形成用塗布液を滴下し、所定の条件でスピンコートした。その基板をオーブンで１２０℃１時間加熱することで、保護層前駆体を形成した。なお、この工程で得られる保護層前駆体は、保護層として機能はしない。
－加熱工程－
　次に、前記基材をオーブンで４００℃で３時間加熱することにより、酸化物半導体層及び保護層を形成した。すなわち、前記酸化物半導体層前駆体を酸化物半導体層に転化し、前記保護層前駆体を保護層に転化した。
　次いで、フォトリソグラフィとエッチングを行って、所定の形状に保護層をパターニングした。
－ソース／ドレイン電極の形成－
　前記保護層及び酸化物半導体層上に、真空蒸着法を用いてＡｕ膜を形成した。
　次いで、フォトリソグラフィとエッチングを行って、所定の形状にソース／ドレイン電極を形成した。
　以上により、ボトムゲート／トップコンタクトの電界効果型トランジスタ（図５Ｈ）を作製した。
（実施例５）
＜トップゲート／トップコンタクト電界効果型トランジスタの製造＞
－酸化物半導体層前駆体の形成－
　基材上に、酸化物半導体層前駆体を形成した。具体的には以下の方法で行った。
　３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１３９ｇの塩化ストロンチウム（ＳｒＣｌ２・６Ｈ２Ｏ）を秤量し、１，２－プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、酸化物前駆体形成用塗布液を作製した。前記基材上にインクジェット装置を用いて前記酸化物前駆体形成用塗布液を所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間加熱することで、酸化物半導体層前駆体を形成した。なお、この工程で得られる酸化物半導体層前駆体は、活性層として機能はしない。
－ゲート絶縁層前駆体の形成－
　次に、ゲート絶縁層前駆体を形成した。具体的には以下の方法で行った。
　シクロヘキシルベンゼン１．２ｍＬに、２－エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７質量％、Ｗａｋｏ　１２２－０３３７１、株式会社ワコーケミカル製）１．９５ｍＬと、２－エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２質量％、Ｗａｋｏ　１９５－０９５６１、株式会社ワコーケミカル製）０．５７ｍＬと、２－エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２質量％、Ｗａｋｏ　２６９－０１１１６、株式会社ワコーケミカル製）０．０９ｍＬとを混合し、ゲート絶縁層前駆体塗布液を作製した。前記酸化物半導体層前駆体上に、前記ゲート絶縁層前駆体形成用塗布液を滴下し、所定の条件でスピンコートした。その基板をオーブンで１２０℃１時間加熱することで、ゲート絶縁層前駆体を形成した。
　なお、この工程で得られるゲート絶縁層前駆体は、ゲート絶縁層として機能はしない。
－加熱工程－
　次に、前記基材をオーブンで４００℃で３時間加熱することにより、酸化物半導体層及びゲート絶縁層を形成した。すなわち、前記酸化物半導体層前駆体を酸化物半導体層に転化し、前記ゲート絶縁層前駆体をゲート絶縁層に転化した。
－ゲート電極の形成－
　前記ゲート絶縁層上に、ＤＣスパッタリングを用いてＡｌ膜を形成した。次いで、フォトリソグラフィとエッチングを行って、所定の形状にゲート電極を形成した。ゲート電極の形成されていない領域のゲート絶縁層をエッチングにより除去することにより、ゲート絶縁層をパターニングした。
－層間絶縁層の形成－
　次に、プラズマＣＶＤにより、３００ｎｍの厚みになるようにＳｉＯ２を成膜した。フォトリソグラフィとエッチングにより、レジストパターンの形成されていない領域のＳｉＯ２を除去し、層間絶縁層を形成した。
－ソース／ドレイン電極の形成－
　前記基材上に、ＤＣスパッタリングを用いてＡｌ膜を形成した。
　フォトリソグラフィとエッチングを行って、所定の形状のソース／ドレイン電極を形成した。
　以上により、トップゲート／トップコンタクトの電界効果型トランジスタ（図６Ｆ）を作製した。
　本発明の態様は、例えば、以下のとおりである。
　＜１＞　第１の酸化物層と第２の酸化物層とが隣接した領域にフロントチャネル又はバックチャネルを有する電界効果型トランジスタの製造方法であって、
　前記第１の酸化物層の前駆体である第１の前駆体層に接するように前記第２の酸化物層の前駆体である第２の前駆体層を形成し、次に、前記第１の前駆体層及び前記第２の前駆体層を前記第１の酸化物層及び前記第２の酸化物層にそれぞれ転化する酸化物層形成工程を含み、
　前記酸化物層形成工程が、以下の（Ｉ）及び（ＩＩ）の少なくともいずれかの処理を含むことを特徴とする電界効果型トランジスタの製造方法である。
　（Ｉ）第１の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第１の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第１の酸化物層の前駆体である前記第１の前駆体層を形成する処理。
　（ＩＩ）第２の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第２の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第２の酸化物層の前駆体である前記第２の前駆体層を形成する処理。
　＜２＞　前記第１の酸化物層が、酸化物絶縁層であり、前記第２の酸化物層が、酸化物半導体層である前記＜１＞に記載の電界効果型トランジスタの製造方法である。
　＜３＞　前記酸化物絶縁層が、ゲート絶縁層である前記＜２＞に記載の電界効果型トランジスタの製造方法である。
　＜４＞　前記第１の酸化物層が、酸化物半導体層であり、前記第２の酸化物層が、酸化物絶縁層である前記＜１＞に記載の電界効果型トランジスタの製造方法である。
　＜５＞　前記酸化物絶縁層が、ゲート絶縁層である前記＜４＞に記載の電界効果型トランジスタの製造方法である。
　＜６＞　前記酸化物絶縁層が、保護層である前記＜４＞に記載の電界効果型トランジスタの製造方法である。
　＜７＞　前記第１の前駆体層及び前記第２の前駆体層をそれぞれ前記第１の酸化物層及び前記第２の酸化物層に転化する処理が加熱により行われる前記＜１＞から＜６＞のいずれかに記載の電界効果型トランジスタの製造方法である。
　本発明によれば、従来における前記諸問題を解決し、フロントチャネル又はバックチャネルの形成に塗布法を用いる場合に、フロントチャネル界面やバックチャネル界面を均質に形成して欠陥密度を低減し、トランジスタ特性を良好にできる電界効果型トランジスタの製造方法を提供することができる。
　１　　基材
　２　　ソース電極
　３　　ドレイン電極
　４’　酸化物半導体層の前駆体
　４　　酸化物半導体層
　５’　ゲート絶縁層の前駆体
　５　　ゲート絶縁層
　６　　ゲート電極
　７’　保護層の前駆体
　７　　保護層
　８　　層間絶縁層
　２３　電極膜

Claims (7)

  1. 　第１の酸化物層と第２の酸化物層とが隣接した領域にフロントチャネル又はバックチャネルを有する電界効果型トランジスタの製造方法であって、
    　前記第１の酸化物層の前駆体である第１の前駆体層に接するように前記第２の酸化物層の前駆体である第２の前駆体層を形成し、次に、前記第１の前駆体層及び前記第２の前駆体層を前記第１の酸化物層及び前記第２の酸化物層にそれぞれ転化する酸化物層形成工程を含み、
    　前記酸化物層形成工程が、以下の（Ｉ）及び（ＩＩ）の少なくともいずれかの処理を含むことを特徴とする電界効果型トランジスタの製造方法。
    　（Ｉ）第１の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第１の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第１の酸化物層の前駆体である前記第１の前駆体層を形成する処理。
    　（ＩＩ）第２の酸化物の前駆体を形成可能であり、かつ溶剤を含有する第２の酸化物前駆体形成用塗布液を塗布し、次に前記溶剤を除去して前記第２の酸化物層の前駆体である前記第２の前駆体層を形成する処理。
  2. 　前記第１の酸化物層が、酸化物絶縁層であり、前記第２の酸化物層が、酸化物半導体層である請求項１に記載の電界効果型トランジスタの製造方法。
  3. 　前記酸化物絶縁層が、ゲート絶縁層である請求項２に記載の電界効果型トランジスタの製造方法。
  4. 　前記第１の酸化物層が、酸化物半導体層であり、前記第２の酸化物層が、酸化物絶縁層である請求項１に記載の電界効果型トランジスタの製造方法。
  5. 　前記酸化物絶縁層が、ゲート絶縁層である請求項４に記載の電界効果型トランジスタの製造方法。
  6. 　前記酸化物絶縁層が、保護層である請求項４に記載の電界効果型トランジスタの製造方法。
  7. 　前記第１の前駆体層及び前記第２の前駆体層をそれぞれ前記第１の酸化物層及び前記第２の酸化物層に転化する処理が加熱により行われる請求項１から６のいずれかに記載の電界効果型トランジスタの製造方法。

     
PCT/JP2017/010279 2016-03-18 2017-03-14 電界効果型トランジスタの製造方法 WO2017159702A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
SG11201807957SA SG11201807957SA (en) 2016-03-18 2017-03-14 Method for manufacturing a field effect transistor
RU2018136356A RU2706296C1 (ru) 2016-03-18 2017-03-14 Способ изготовления полевого транзистора
EP17766699.7A EP3432349A4 (en) 2016-03-18 2017-03-14 METHOD FOR PRODUCING A FIELD EFFECT TRANSISTOR
CN201780017476.8A CN108780756B (zh) 2016-03-18 2017-03-14 用于制造场效应晶体管的方法
KR1020187029755A KR20180124934A (ko) 2016-03-18 2017-03-14 전계 효과형 트랜지스터의 제조 방법
JP2018505964A JP6607309B2 (ja) 2016-03-18 2017-03-14 電界効果型トランジスタの製造方法
US16/131,760 US10586873B2 (en) 2016-03-18 2018-09-14 Method for producing field-effect transistor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-055630 2016-03-18
JP2016055630 2016-03-18
JP2017-038178 2017-03-01
JP2017038178 2017-03-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/131,760 Continuation US10586873B2 (en) 2016-03-18 2018-09-14 Method for producing field-effect transistor

Publications (1)

Publication Number Publication Date
WO2017159702A1 true WO2017159702A1 (ja) 2017-09-21

Family

ID=59851204

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/010279 WO2017159702A1 (ja) 2016-03-18 2017-03-14 電界効果型トランジスタの製造方法

Country Status (9)

Country Link
US (1) US10586873B2 (ja)
EP (1) EP3432349A4 (ja)
JP (1) JP6607309B2 (ja)
KR (1) KR20180124934A (ja)
CN (1) CN108780756B (ja)
RU (1) RU2706296C1 (ja)
SG (1) SG11201807957SA (ja)
TW (1) TWI681461B (ja)
WO (1) WO2017159702A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022233A1 (en) * 2018-07-23 2020-01-30 Ricoh Company, Ltd. Coating liquid for forming metal oxide film, oxide insulator film, field-effect transistor, display element, image display device, and system
RU2745586C1 (ru) * 2020-01-22 2021-03-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118811B2 (ja) 1972-08-01 1976-06-12
JP2009177149A (ja) 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
JP2010129742A (ja) * 2008-11-27 2010-06-10 Konica Minolta Holdings Inc 電子デバイス及びその製造方法
WO2014045543A1 (ja) * 2012-09-21 2014-03-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置
JP2014123670A (ja) * 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
JP5899615B2 (ja) 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6421446B2 (ja) 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6264090B2 (ja) 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN108878267A (zh) 2013-08-09 2018-11-23 国立大学法人北陆先端科学技术大学院大学 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、半导体元件及电子装置
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3142160A4 (en) * 2014-05-08 2017-05-24 Fujifilm Corporation Semiconductor element and insulating layer-forming composition
JP6651714B2 (ja) 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6744395B2 (ja) 2016-03-14 2020-08-19 国立大学法人北陸先端科学技術大学院大学 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118811B2 (ja) 1972-08-01 1976-06-12
JP2009177149A (ja) 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
JP2010129742A (ja) * 2008-11-27 2010-06-10 Konica Minolta Holdings Inc 電子デバイス及びその製造方法
WO2014045543A1 (ja) * 2012-09-21 2014-03-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置
JP2014123670A (ja) * 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3432349A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022233A1 (en) * 2018-07-23 2020-01-30 Ricoh Company, Ltd. Coating liquid for forming metal oxide film, oxide insulator film, field-effect transistor, display element, image display device, and system
JP2020017553A (ja) * 2018-07-23 2020-01-30 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP7305933B2 (ja) 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US11901431B2 (en) 2018-07-23 2024-02-13 Ricoh Company, Ltd. Coating liquid for forming metal oxide film, oxide insulator film, field-effect transistor, display element, image display device, and system
RU2745586C1 (ru) * 2020-01-22 2021-03-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Also Published As

Publication number Publication date
CN108780756A (zh) 2018-11-09
TWI681461B (zh) 2020-01-01
EP3432349A4 (en) 2019-03-20
US20190027608A1 (en) 2019-01-24
US10586873B2 (en) 2020-03-10
KR20180124934A (ko) 2018-11-21
CN108780756B (zh) 2021-10-22
RU2706296C1 (ru) 2019-11-15
JP6607309B2 (ja) 2019-11-20
EP3432349A1 (en) 2019-01-23
SG11201807957SA (en) 2018-10-30
TW201735188A (zh) 2017-10-01
JPWO2017159702A1 (ja) 2019-01-24

Similar Documents

Publication Publication Date Title
JP5929132B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP5729707B2 (ja) 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法
US9748097B2 (en) Coating liquid for forming metal oxide film, metal oxide film, field-effect transistor, and method for producing field-effect transistor
JP6014243B2 (ja) 酸化物薄膜の製造方法
TWI483292B (zh) 用於形成金屬氧化物薄膜的塗佈液，金屬氧化物薄膜，場效電晶體以及用於製造該場效電晶體的方法
US20140151694A1 (en) Metal oxide tft with improved source/drain contacts
KR101301215B1 (ko) 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
US10586873B2 (en) Method for producing field-effect transistor
KR101260957B1 (ko) 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
JPWO2011142088A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
JP6236778B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN103311313B (zh) 氧化物薄膜晶体管及其制备方法
JP2021103791A (ja) 塗布型半導体前駆体溶液、塗布型酸化物半導体、薄膜トランジスタおよびその製造方法
JP2016111360A (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
KR101375846B1 (ko) 박막트랜지스터 및 그 제조방법
US10818770B2 (en) Metal oxide, field-effect transistor, and method for producing the same
JP6741439B2 (ja) 薄膜トランジスタの製造方法
JP6848405B2 (ja) 電界効果型トランジスタの製造方法
JP5578078B2 (ja) 機能性層の製造方法
KR102000829B1 (ko) 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법
JP2013232598A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP7476490B2 (ja) 金属酸化物、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR20140006575A (ko) 산화물반도체 조성물 및 그 제조방법, 산화물반도체 박막 형성 방법, 전자소자 제조 방법 및 그에 따라 제조된 전자 부품
KR20130106181A (ko) 산화물 박막용 조성물, 이를 이용한 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터
KR20110105542A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018505964

Country of ref document: JP

Ref document number: 11201807957S

Country of ref document: SG

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187029755

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2017766699

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017766699

Country of ref document: EP

Effective date: 20181018

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17766699

Country of ref document: EP

Kind code of ref document: A1