CN108780756A - 用于制造场效应晶体管的方法 - Google Patents

用于制造场效应晶体管的方法 Download PDF

Info

Publication number
CN108780756A
CN108780756A CN201780017476.8A CN201780017476A CN108780756A CN 108780756 A CN108780756 A CN 108780756A CN 201780017476 A CN201780017476 A CN 201780017476A CN 108780756 A CN108780756 A CN 108780756A
Authority
CN
China
Prior art keywords
precursor
oxide
coating
layer
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780017476.8A
Other languages
English (en)
Other versions
CN108780756B (zh
Inventor
松本真二
植田尚之
中村有希
安部由希子
曾根雄司
早乙女辽
早乙女辽一
新江定宪
草柳岭秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN108780756A publication Critical patent/CN108780756A/zh
Application granted granted Critical
Publication of CN108780756B publication Critical patent/CN108780756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

提供了一种用于制造场效应晶体管的方法，所述场效应晶体管具有在所述第一氧化物层和第二氧化物层彼此相邻的区域中的前沟道或后沟道，所述方法包括：氧化物层形成步骤，用于形成是第二氧化物层的前体的第二前体层，以便与是第一氧化物层的前体的第一前体层相邻，然后将所述第一前体层和第二前体层分别转换为所述第一氧化物层和第二氧化物层，其中所述氧化物层形成步骤包括如下限定的处理(I)和(II)中的至少一个：(I)处理：用于涂覆能够形成第一氧化物前体并含有溶剂的涂布液；然后除去溶剂，由此形成第一前体层；和(II)处理：用于涂覆能够形成第二氧化物前体并含有溶剂的涂布液；除去溶剂，由此形成第二前体层。

Description

用于制造场效应晶体管的方法
技术领域
本发明涉及一种用于制造场效应晶体管的方法。
背景技术
作为场效应晶体管的一个示例，已知在有源层中使用氧化物半导体的场效应晶体管(例如参见PTL1)。
为了改善晶体管的性能和操作稳定性，需要均匀地形成前沟道界面和后沟道界面以降低缺陷密度。例如，使用蚀刻阻挡层的方法已广泛用作通过防止氧化物半导体在源电极和漏电极的图案化期间受到蚀刻剂的损害来降低后沟道的缺陷密度的方法。
近年来，已经提出了使用涂覆方法来制造场效应晶体管的方法(例如参见PTL2)。
在涂覆方法用于形成前沟道或后沟道的情况下，使用蚀刻阻挡层的方法在一些情况下不能均匀地形成前沟道界面和后沟道界面。
引文列表
专利文献
PTL1：日本专利第5118811号
PTL2：日本未审查专利申请公开No.2009-177149
发明内容
技术问题
本发明的目的是提供一种用于制造场效应晶体管的方法，其中当涂覆方法用于形成前沟道或后沟道时，该方法可以均匀地形成前沟道界面和后沟道界面以降低缺陷密度，从而可以获得更好的晶体管特性。
问题的解决方案
解决上述问题的手段如下。也就是说，本发明的用于制造场效应晶体管的方法是一种制造场效应晶体管的方法，包括第一氧化物层和第二氧化物层，并在所述第一氧化物层和第二氧化物层彼此相邻的区域中形成前沟道或后沟道，该方法包括：形成第二前体层的氧化物层形成步骤，该第二前体层是第二氧化物层的前体，以与是第一氧化物层的前体的第一前体层接触，然后将所述第一前体层和第二前体层分别转换为所述第一氧化物层和第二氧化物层。
氧化物层形成步骤包括以下处理(I)和(II)中的至少一个：
(I)处理：涂覆第一氧化物前体形成涂布液，该第一氧化物前体形成涂布液能够形成第一氧化物的前体并含有溶剂；然后除去溶剂以形成是第一氧化物层的前体的第一前体层；和
(II)处理：涂覆第二氧化物前体形成涂布液，该第二氧化物前体形成涂布液能够形成第二氧化物的前体并含有溶剂；然后除去溶剂以形成是第二氧化物层的前体的第二前体层。
本发明的有益效果
根据本发明，可以提供一种用于制造场效应晶体管的方法，其中当涂覆方法用于形成前沟道或后沟道时，该方法可以均匀地形成前沟道界面和后沟道界面以降低缺陷密度，从而可以获得更好的晶体管特性。
附图说明
图1A是示出用于制造场效应晶体管(部分1)的方法的一个示例的示意图；
图1B是示出用于制造场效应晶体管(部分2)的方法的一个示例的示意图；
图1C是示出用于制造场效应晶体管(部分3)的方法的一个示例的示意图；
图1D是示出用于制造场效应晶体管(部分4)的方法的一个示例的示意图；
图1E是示出用于制造场效应晶体管(部分5)的方法的一个示例的示意图；
图2A是示出用于制造场效应晶体管(部分1)的方法的另一示例的示意图；
图2B是示出用于制造场效应晶体管(部分2)的方法的另一示例的示意图；
图2C是示出用于制造场效应晶体管(部分3)的方法的另一示例的示意图；
图2D是示出用于制造场效应晶体管(部分4)的方法的另一示例的示意图；
图2E是示出用于制造场效应晶体管(部分5)的方法的另一示例的示意图；
图3A是示出用于制造场效应晶体管(部分1)的方法的又一示例的示意图；
图3B是示出用于制造场效应晶体管(部分2)的方法的又一示例的示意图；
图3C是示出用于制造场效应晶体管(部分3)的方法的又一示例的示意图；
图3D是示出用于制造场效应晶体管(部分4)的方法的又一示例的示意图；
图3E是示出用于制造场效应晶体管(部分5)的方法的又一示例的示意图；
图3F是示出用于制造场效应晶体管(部分6)的方法的又一示例的示意图；
图4A是示出用于制造场效应晶体管(部分1)的方法的又一示例的示意图；
图4B是示出用于制造场效应晶体管(部分2)的方法的又一示例的示意图；
图4C是示出用于制造场效应晶体管(部分3)的方法的又一示例的示意图；
图4D是示出用于制造场效应晶体管(部分4)的方法的又一示例的示意图；
图4E是示出用于制造场效应晶体管(部分5)的方法的又一示例的示意图；
图4F是示出用于制造场效应晶体管(部分6)的方法的又一示例的示意图；
图4G是示出用于制造场效应晶体管(部分7)的方法的又一示例的示意图；
图4H是示出用于制造场效应晶体管(部分8)的方法的又一示例的示意图；
图5A是示出用于制造场效应晶体管(部分1)的方法的又一示例的示意图；
图5B是示出用于制造场效应晶体管(部分2)的方法的又一示例的示意图；
图5C是示出用于制造场效应晶体管(部分3)的方法的又一示例的示意图；
图5D是示出用于制造场效应晶体管(部分4)的方法的又一示例的示意图；
图5E是示出用于制造场效应晶体管(部分5)的方法的又一示例的示意图；
图5F是示出用于制造场效应晶体管(部分6)的方法的又一示例的示意图；
图5G是示出用于制造场效应晶体管(部分7)的方法的又一示例的示意图；
图5H是示出用于制造场效应晶体管(部分8)的方法的又一示例的示意图；
图6A是示出用于制造场效应晶体管(部分1)的方法的又一示例的示意图；
图6B是示出用于制造场效应晶体管(部分2)的方法的又一示例的示意图；
图6C是示出用于制造场效应晶体管(部分3)的方法的又一示例的示意图；
图6D是示出用于制造场效应晶体管(部分4)的方法的又一示例的示意图；
图6E是示出用于制造场效应晶体管(部分5)的方法的又一示例的示意图；
图6F是示出用于制造场效应晶体管(部分6)的方法的又一示例的示意图；
图7是表示示例1和比较例1的场效应晶体管的电流-电压特性的曲线图。
具体实施方式
(用于制造场效应晶体管的方法)
在本发明中制造的场效应晶体管包括第一氧化物层和第二氧化物层，并且在第一氧化物层和第二氧化物层彼此相邻的区域中形成前沟道或后沟道。
用于制造场效应晶体管的方法包括氧化物层形成步骤，并且根据需要还包括其他步骤。
氧化物层形成步骤是形成第二前体层的步骤，该第二前体层是第二氧化物层的前体，以与第一前体层接触，所述第一前体层是第一氧化物层的前体，然后将所述第一前体层和第二前体层分别转换为所述第一氧化物层和第二氧化物层。
氧化物层形成步骤包括以下处理(I)和(II)中的至少一个：
(I)处理：涂覆第一氧化物前体形成涂布液，其可形成第一氧化物的前体并含有溶剂；然后除去溶剂以形成第一前体层，其是第一氧化物层的前体；和
(II)处理：涂覆第二氧化物前体形成涂布液，其可形成第二氧化物的前体并含有溶剂；然后除去溶剂以形成第二前体层，其是第二氧化物层的前体。
本发明人已经发现，在场效应晶体管的制造中，使用用于形成前沟道或后沟道的涂覆方法导致前沟道界面和后沟道界面的不均匀性和缺陷，以及由蚀刻剂造成的损坏不仅是造成这种不均匀性和缺陷的原因之一。
例如，当通过高温工艺形成氧化物半导体或氧化物栅极绝缘膜时，在膜表面上发生颗粒和原子的扩散和聚集，使得氧化物膜和空气之间的界面处的表面能变为最小。结果，不利的是，表面粗糙度和缺陷密度可能增加。使用这种氧化物半导体表面或氧化物栅极绝缘膜表面作为前沟道表面或后沟道表面会导致晶体管性能的降低和操作的不稳定性。
本发明人基于上述发现进行了广泛的研究，并且发现当使用涂覆方法形成前沟道或后沟道并且氧化物由氧化物前体形成时，可以通过允许部分成为前沟道界面和后沟道界面而不与空气接触(不成为自由表面)并均匀地形成前沟道界面和后沟道界面来减少缺陷密度。本发明人基于该发现完成了本发明。
注意，由于能够通过均匀地形成前沟道界面和后沟道界面来降低缺陷密度，因此可以预期关于晶体管特性的以下效果。
前沟道的缺陷密度的降低导致迁移率增加。
前沟道的缺陷密度的降低导致改善的亚阈值摆动(SS)特性(其被称为例如亚阈值特性、S值、SS值或S参数)。SS特性被定义为在转移特性从OFF区域转换到ON区域的亚阈值区域中在对数图的最大梯度处将漏极电压增加一位所需的栅极电压的增量。较小的SS值提供更快速的上升和优越的开关特性。
前沟道的缺陷密度的降低导致电荷俘获的抑制和应力可靠性的提高。
这里，前沟道是指半导体层区域中的晶体管的ON状态下的源极-漏极电流的主电流路径，其中通过施加到栅电极的电压经由栅极绝缘膜形成感应电荷。后沟道是指除前沟道之外的半导体层区域。前沟道也简称为沟道。
<氧化物层形成步骤>
氧化物层形成步骤是形成第二前体层的步骤，以与第一前体层接触，然后将第一前体层和第二前体层分别转换为第一氧化物层和第二氧化物层。
<<第一前体层>>
第一前体层是第一氧化物层的前体。
第一氧化物层的前体是指通过施加外部能量氧化可以转化为第一氧化物层的物质。这里，第一氧化物层的前体可以在其一部分中包含氧化物。
形成第一前体层的方法没有特别限制，并且可以根据预期目的而适当地选择。该方法的示例包括以下处理(I)。
(I)处理：涂覆第一氧化物前体形成涂布液，其可形成第一氧化物的前体并含有溶剂；然后除去溶剂以形成第一前体层，其是第一氧化物层的前体。
第一氧化物前体形成涂布液没有特别限制，并且可以根据预期目的而适当地选择，只要其可以形成第一氧化物的前体并含有溶剂即可。下面将描述第一氧化物前体形成涂布液的细节。
涂覆第一氧化物前体形成涂布液的方法没有特别限制，并且可以根据预期目的而适当地选择。该方法的示例包括旋涂法、模涂法、喷墨法、纳米压印法和凹版印刷法。
除去溶剂的方法没有特别限制，并且可以根据预期目的而适当地选择。优选的是通过加热除去溶剂的方法。
加热温度优选为30℃至300℃，更优选为50℃至250℃。
加热时间没有特别限制，并且可以根据预期目的而适当地选择。
在除去溶剂时，仅需要除去溶剂至可以抑制所得涂膜中的流动的程度。在该意义上，第一前体层可含有溶剂。
<<第一氧化层>>
第一氧化物层没有特别限制，并且可以根据预期目的而适当地选择，只要它是与第二氧化物层相邻并且包括形成在第一氧化物层和第二氧化物层彼此相邻的区域中的前沟道或后沟道的氧化物层即可。第一氧化物层的示例包括氧化物半导体层和氧化物绝缘层。氧化物绝缘层的示例包括栅极绝缘层。下面将描述第一氧化物层的细节。
<<第二前体层>>
第二前体层是第二氧化物层的前体。
第二氧化物层的前体是指通过施加外部能量氧化可以转化为第二氧化物层的物质。这里，第二氧化物层的前体可以在其一部分中包含氧化物。
形成第二前体层的方法没有特别限制，并且可以根据预期目的而适当地选择。该方法的示例包括以下处理(II)。
(II)处理：涂覆第二氧化物前体形成涂布液，其可形成第二氧化物的前体并含有溶剂；然后除去溶剂以形成第二前体层，其是第二氧化物层的前体。
第二氧化物前体形成涂布液没有特别限制，并且可以根据预期目的而适当地选择，只要其可以形成第二氧化物的前体并含有溶剂即可。下面将描述第二氧化物前体形成涂布液的细节。
涂覆第二氧化物前体形成涂布液的方法没有特别限制，并且可以根据预期目的而适当地选择。该方法的示例包括旋涂法、模涂法、喷墨法、纳米压印法和凹版印刷法。
除去溶剂的方法没有特别限制，并且可以根据预期目的而适当地选择。优选的是通过加热除去溶剂的方法。
加热温度优选为30℃至300℃，更优选为50℃至250℃。
加热时间没有特别限制，并且可以根据预期目的而适当地选择。
加热气氛没有特别限制，并且可以根据预期目的而适当地选择。
在除去溶剂时，仅需要除去溶剂至可以抑制所得涂膜中的流动的程度。在该意义上，第二前体层可含有溶剂。
<<第二氧化层>>
第二氧化物层没有特别限制，并且可以根据预期目的而适当地选择，只要它是与第一氧化物层相邻并且包括形成在第一氧化物层和第二氧化物层彼此相邻的区域中的前沟道或后沟道的氧化物层即可。第二氧化物层的示例包括氧化物半导体层和氧化物绝缘层。氧化物绝缘层的示例包括栅极绝缘层和钝化层。下面将描述第二氧化物层的细节。
<<转换>>
将第一前体层和第二前体层分别转换为第一氧化物层和第二氧化物层的方法没有特别限制，并且可以根据预期目的而适当地选择。加热是优选的。
加热温度没有特别限制，并且可以根据预期目的而适当地选择，但优选200℃至600℃，更优选250℃至500℃。
加热时间没有特别限制，并且可以根据预期目的而适当地选择。
加热气氛没有特别限制，并且可以根据预期目的而适当地选择。
第一前体层到第一氧化物层的转换仅需要被执行到第一氧化物层可以起作用的程度。例如，第一氧化物层可包含前体的残余物作为杂质。
第二前体层到第二氧化物层的转换仅需要被执行到第二氧化物层可以起作用的程度。例如，第二氧化物层可包含前体的残余物作为杂质。
以预先形成前体的层叠界面的上述方式，随后是从前体到氧化物的转化步骤，可以均匀地形成区域的界面，以成为晶体管的前沟道或后沟道，可以形成具有低缺陷密度的界面。形成具有低缺陷密度的界面导致更好的晶体管特性。
另外，与多层从前体单独转化为氧化物的情况相比，可以减少步骤数量。
现在将描述第一氧化物层和第二氧化物层的细节。注意，在以下描述中，“氧化物层”表示第一氧化物层或第二氧化物层。
<<<氧化物层是氧化物半导体层的情况>>>
-氧化物半导体层(氧化层)-
氧化物半导体层的材料没有特别限制，并且可以根据预期目的而适当地选择。该材料的示例包括n型氧化物半导体和p型氧化物半导体。
n型氧化物半导体的示例包括ZnO、SnO2、In2O3、TiO2和Ga2O3。此外，n型氧化物半导体可以是包含多种金属的氧化物，比如In-Zn基氧化物、In-Sn基氧化物、In-Ga基氧化物、Sn-Zn基氧化物、Sn-Ga基于氧化物、Zn-Ga基氧化物、In-Zn-Sn基氧化物、In-Ga-Zn基氧化物、In-Sn-Ga基氧化物、Sn-Ga-Zn基氧化物、In-Al-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物和In-Al-Ga-Zn基氧化物。
在能够获得高场效应迁移率并且易于适当地控制电子载流子密度方面，n型氧化物半导体优选含有选自由铟、锌、锡、镓和钛组成的组中的至少一种和至少一种碱土金属，更优选的是铟和至少一种碱土金属。
-氧化物半导体层(前体层)的前体-
氧化物半导体层的前体的材料没有特别限制，并且可以根据预期目的而适当地选择。材料的示例包括无机金属化合物和有机金属化合物。
无机金属化合物没有特别限制，并且可以根据预期目的而适当地选择。无机金属化合物的示例包括无机铟化合物和含无机碱土金属的化合物。
无机铟化合物没有特别限制，并且可以根据预期目的而适当地选择。无机铟化合物的示例包括：盐，比如硝酸铟、硫酸铟、氢氧化铟、碳酸铟、磷酸铟和氰化铟；和卤化物，比如氯化铟、溴化铟和碘化铟。
在无机铟化合物中，特别优选的是硝酸铟、硫酸铟和氯化铟，因为它们在各种溶剂中具有高溶解度。
硝酸铟没有特别限制，并且可以根据预期目的而适当地选择。硝酸铟的示例包括硝酸铟水合物。硝酸铟水合物的示例包括硝酸铟三水合物和硝酸铟五水合物。
含有无机碱土金属的化合物的示例包括碱土金属的硝酸盐、碱土金属的硫酸盐、碱土金属的氯化物、碱土金属的氟化物、碱土金属的溴化物和碱土金属的碘化物。含有无机碱土金属的化合物的具体示例包括硝酸钙、硫酸钙、氯化钙、硝酸锶、硫酸锶和氯化锶。
有机金属化合物没有特别限制，并且可以根据预期目的而适当地选择，只要有机金属化合物各自是含有金属和有机基团的化合物即可。金属和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制，并且可以根据预期目的而适当地选择。有机基团的示例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基、可具有取代基的乙酰丙酮基和可具有取代基的环戊二烯基。烷基的示例包括含有1至6个碳原子的烷基。烷氧基的示例包括含有1至6个碳原子的烷氧基。酰氧基的示例包括含有1至10个碳原子的酰氧基。
-氧化物半导体前体形成涂布液(氧化物前体形成涂布液)-
氧化物半导体前体形成涂布液作为氧化物前体形成涂布液可以形成氧化物半导体的前体。
氧化物半导体前体形成涂布液含有溶剂。
溶剂没有特别限制，并且可以根据预期目的而适当地选择，但优选为有机溶剂。
有机溶剂的示例包括烃类如十四烷；环状烃如环己烷和环十二碳烯；芳烃如甲苯、二甲苯和均三甲苯；乙二醇醚如二乙二醇单乙醚；一元醇醚如乙二醇单甲醚；多元醇如乙二醇和丙二醇；和一元醇如丁醇。这些可以单独使用或组合使用。
<<<氧化物层是栅极绝缘层的情况>>>
-栅极绝缘层(氧化层)-
栅极绝缘层是设置在栅电极和用作有源层的氧化物半导体层之间的层，并且配置为实现栅电极和有源层之间的绝缘。
栅极绝缘层的平均膜厚度没有特别限制，并且可以根据预期目的而适当地选择，但优选为50nm至3μm，更优选为100nm至1μm。
栅极绝缘层没有特别限制，并且可以根据预期目的而适当地选择。材料的示例包括金属氧化物膜。
例如，金属氧化物膜含有作为碱土金属的A组元素和作为选自由镓(Ga)、钪(Sc)、钇(Y)和镧系元素组成的组中的至少一种的B组元素，优选含有选自由锆(Zr)和铪(Hf)组成的组中的至少一种的C组元素，并且根据需要还含有其它成分。
金属氧化物膜中可以含有一种碱土金属或者两种或更多种碱土金属。碱土金属的示例包括铍(Be)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)和镭(Ra)。
镧系元素的示例包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和镥(Lu)。
-栅极绝缘层(前体层)的前体-
栅极绝缘层的前体的材料例如是含碱土金属的化合物、含B组元素的化合物或含C组元素的化合物。
这里，含B组元素化合物中的B组元素是选自由Ga、Sc、Y和镧系元素组成的组中的至少一种。
这里，含C组元素化合物中的C组元素是选自由Al、Ti、Zr、Hf、Nb和Ta组成的组中的至少一种。
含碱土金属的化合物的示例包括无机碱土金属化合物和有机碱土金属化合物。
无机碱土金属化合物的示例包括碱土金属的硝酸盐、碱土金属的硫酸盐、碱土金属的氯化物、碱土金属的氟化物、碱土金属的溴化物和碱土金属的碘化物。
有机碱土金属化合物没有特别限制，并且可以根据预期目的而适当地选择，只要有机碱土金属化合物各自是含有碱土金属和有机基团的化合物即可。碱土金属和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制，并且可以根据预期目的而适当地选择。有机基团的示例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基、可具有取代基的乙酰丙酮基和可具有取代基的环戊二烯基。烷基的示例包括含有1至6个碳原子的烷基。烷氧基的示例包括含有1至6个碳原子的烷氧基。酰氧基的示例包括含有1至10个碳原子的酰氧基。
含B组元素化合物的示例包括无机B组元素化合物和有机B组元素化合物。
无机B组元素化合物的示例包括B组元素的硝酸盐、B组元素的硫酸盐、B组元素的氟化物、B组元素的氯化物、B组元素的溴化物和B组元素的碘化物。
有机B组元素化合物没有特别限制，并且可以根据预期目的而适当地选择，只要有机B组元素化合物各自是含有B组元素和有机基团的化合物即可。B组元素和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制，并且可以根据预期目的而适当地选择。有机基团的示例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基、可具有取代基的乙酰丙酮基和可具有取代基的环戊二烯基。烷基的示例包括含有1至6个碳原子的烷基。烷氧基的示例包括含有1至6个碳原子的烷氧基。酰氧基的示例包括含有1至10个碳原子的酰氧基。
含C组元素化合物的示例包括C组元素的无机化合物和C组元素的有机化合物。
C组元素的无机化合物的示例包括C组元素的硝酸盐、C组元素的硫酸盐、C组元素的氟化物、C组元素的氯化物、C组元素的溴化物和C组元素的碘化物。
C组元素的有机化合物没有特别限制，并且可以根据预期目的而适当地选择，只要C组元素的有机化合物各自是含有C组元素和有机基团的化合物即可。C组元素和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制，并且可以根据预期目的而适当地选择。有机基团的示例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基、可具有取代基的乙酰丙酮基和可具有取代基的环戊二烯基。烷基的示例包括含有1至6个碳原子的烷基。烷氧基的示例包括含有1至6个碳原子的烷氧基。酰氧基的示例包括含有1至10个碳原子的酰氧基。
-栅极绝缘层前体形成涂布液(氧化物前体形成涂布液)-
用作氧化物前体形成涂布液的栅极绝缘层前体形成涂布液可以形成栅极绝缘层的前体。
栅极绝缘层前体形成涂布液含有溶剂。
溶剂没有特别限制，并且可以根据预期目的而适当地选择，只要它是能够稳定地溶解或分散上述各种化合物的溶剂即可。溶剂的示例包括甲苯、二甲苯、均三甲苯、伞花烃、戊基苯、十二烷基苯、双环己基、环己基苯、癸烷、十一烷、十二烷、十三烷、十四烷、十五烷、四氢化萘、十氢化萘、异丙醇、苯甲酸乙酯、N,N-二甲基甲酰胺、碳酸亚丙酯、2-乙基己酸酯、矿物油精、二甲基丙烯脲、4-丁内酯、2-甲氧基乙醇和水。
<<<氧化层是钝化层的情况>>>
-钝化层(氧化层)-
钝化层是配置为保护氧化物半导体层免受大气中包含的水分、氢和氧的层。而且，钝化层是配置为在形成氧化物半导体层之后的制造步骤中保护氧化物半导体层的层。制造步骤的示例包括蚀刻步骤。
钝化层的平均厚度没有特别限制，并且可以根据预期目的而适当地选择，但优选为10nm至3μm，更优选为30nm至1μm。
钝化层的材料没有特别限制，并且可以根据预期目的而适当地选择。材料的示例包括金属氧化物。
金属氧化物的示例包括含有碱土金属和Si的金属氧化物，以及含有碱土金属和稀土元素的金属氧化物。根据需要，金属氧化物还含有其他成分。
金属氧化物中可以含有一种碱土金属或者两种或更多种碱土金属。碱土金属的示例包括铍(Be)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)和镭(Ra)。
金属氧化物中包含的稀土元素的示例包括钪(Sc)、钇(Y)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)，铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和镥(Lu)。
-钝化层(前体层)的前体-
钝化层的前体的材料例如是含硅化合物、含碱土金属的化合物或含稀土元素的化合物。
含硅化合物的示例包括无机硅化合物和有机硅化合物。
无机硅化合物的示例包括四氯硅烷、四溴硅烷和四碘硅烷。
有机硅化合物没有特别限制，并且可以根据预期目的而适当地选择，只要有机硅化合物各自是含有硅和有机基团的化合物即可。硅和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制，并且可以根据预期目的而适当地选择。有机基团的示例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基和可具有取代基的苯基。烷基的示例包括含有1至6个碳原子的烷基。烷氧基的示例包括含有1至6个碳原子的烷氧基。酰氧基的示例包括含有1至10个碳原子的酰氧基。
有机硅化合物的示例包括四甲氧基硅烷、四乙氧基硅烷、四异丙氧基硅烷、四丁氧基硅烷、1,1,1,3,3,3-六甲基二硅氮烷(HMDS)、双(三甲基甲硅烷基)乙炔、三苯基硅烷、2-乙基己酸硅和四乙酰氧基硅烷。
含碱土金属的化合物的示例包括无机碱土金属化合物和有机碱土金属化合物。
无机碱土金属化合物的示例包括碱土金属的硝酸盐、碱土金属的硫酸盐、碱土金属的氯化物、碱土金属的氟化物、碱土金属的溴化物和碱土金属的碘化物。
有机碱土金属化合物没有特别限制，并且可以根据预期目的而适当地选择，只要有机碱土金属化合物各自是含有碱土金属和有机基团的化合物即可。碱土金属和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制，并且可以根据预期目的而适当地选择。有机基团的示例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基、可具有取代基的乙酰丙酮基和可具有取代基的环戊二烯基。烷基的示例包括含有1至6个碳原子的烷基。烷氧基的示例包括含有1至6个碳原子的烷氧基。酰氧基的示例包括含有1至10个碳原子的酰氧基。
含稀土元素的化合物的示例包括稀土元素无机化合物(稀土元素的无机化合物)和稀土元素有机化合物(稀土元素的有机化合物)。
稀土元素的无机化合物的示例包括稀土元素的硝酸盐、稀土元素的硫酸盐、稀土元素的氟化物、稀土元素的氯化物、稀土元素的溴化物和稀土元素的碘化物。
稀土元素的有机化合物没有特别限制，并且可以根据预期目的而适当地选择，只要稀土元素的有机化合物各自是含有稀土元素和有机基团的化合物即可。稀土元素和有机基团例如通过离子键、共价键或配位键键合。
有机基团没有特别限制，并且可以根据预期目的而适当地选择。有机基团的示例包括可具有取代基的烷基、可具有取代基的烷氧基、可具有取代基的酰氧基、可具有取代基的乙酰丙酮基和可具有取代基的环戊二烯基。烷基的示例包括含有1至6个碳原子的烷基。烷氧基的示例包括含有1至6个碳原子的烷氧基。酰氧基的示例包括含有1至10个碳原子的酰氧基。
-钝化层前体形成涂布液(氧化物前体形成涂布液)-
用作氧化物前体形成涂布液的钝化层前体形成涂布液可以形成钝化层的前体。
钝化层前体形成涂布液含有溶剂。
溶剂没有特别限制，并且可以根据预期目的而适当地选择，只要它是能够稳定地溶解或分散上述各种化合物的溶剂即可。溶剂的示例包括甲苯、二甲苯、均三甲苯、伞花烃、戊基苯、十二烷基苯、双环己基、环己基苯、癸烷、十一烷、十二烷、十三烷、十四烷、十五烷、四氢化萘、十氢化萘、异丙醇、苯甲酸乙酯、N,N-二甲基甲酰胺、碳酸亚丙酯、2-乙基己酸酯、矿物油精、二甲基丙烯脲、4-丁内酯、2-甲氧基乙醇和水。
第一氧化物层和第二氧化物层的组合包括以下组合。
(i)组合，其中第一氧化物层是栅极绝缘层，第二氧化物层是氧化物半导体层。在该组合中，前沟道形成在第一氧化物层和第二氧化物层彼此相邻的区域中。
(ii)组合，其中第一氧化物层是氧化物半导体层并且第二氧化物层是栅极绝缘层。在该组合中，前沟道形成在第一氧化物层和第二氧化物层彼此相邻的区域中。
(iii)组合，其中第一氧化物层是氧化物半导体层并且第二氧化物层是钝化层。在该组合中，后沟道形成在第一氧化物层和第二氧化物层彼此相邻的区域中。
在上述(i)和(ii)中，当所得的场效应晶体管包括钝化层并且钝化层是氧化物时，可以通过涂覆工艺或真空工艺获得钝化层。
在上述(iii)中，当所得的场效应晶体管的栅极绝缘层是氧化物时，可以通过涂覆工艺或真空工艺获得栅极绝缘层。
<其他步骤>
其他步骤的示例包括栅电极形成步骤和源/漏电极形成步骤。
<<栅电极形成步骤>>
栅电极形成步骤没有特别限制，并且可以根据预期目的而适当地选择，只要它是形成栅电极的步骤即可。栅电极形成步骤的示例包括：(i)通过溅射法或浸涂法形成膜并通过光刻法对膜进行图案化的步骤；(ii)通过印刷方法比如喷墨印刷、纳米压印或凹版印刷而直接形成具有所需形状的膜的步骤。
栅电极没有特别限制，并且可以根据预期目的而适当地选择，只要它是配置为施加栅电压的电极即可。
栅电极的材料没有特别限制，并且可以根据预期目的而适当地选择。材料的示例包括金属(例如铂、钯、金、银、铜、锌、铝、镍、铬、钽、钼和钛)、这些金属的合金以及这些金属的混合物。材料的其他示例包括：导电氧化物，比如氧化铟、氧化锌、氧化锡、氧化镓、氧化铌、添加锡(Sn)的In2O3(ITO)、添加镓(Ga)的ZnO、添加铝(Al)的ZnO和添加锑(Sb)的SnO2；这些复杂的化合物；和这些的混合物。
栅电极的平均厚度没有特别限制，并且可以根据预期目的而适当地选择，但优选为10nm至200nm，更优选为50nm至100nm。
栅电极形成在例如衬底上。
衬底的形状、结构和尺寸没有特别限制，并且可以根据预期目的适当地选择。
衬底的材料没有特别限制，并且可以根据预期目的而适当地选择。材料的示例包括玻璃衬底和塑料衬底。
玻璃衬底没有特别限制，并且可以根据预期目的而适当地选择。玻璃衬底的示例包括无碱玻璃和二氧化硅玻璃。
塑料衬底没有特别限制，并且可以根据预期目的而适当地选择。塑料衬底的示例包括聚碳酸酯(PC)、聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)和聚萘二甲酸乙二醇酯(PEN)。
优选对衬底进行预处理(例如通过氧等离子体、UV-臭氧和UV照射进行洗涤)，以清洁衬底表面并改善紧密粘合性。
<<源/漏电极形成步骤>>
源/漏电极形成步骤没有特别限制，并且可以根据预期目的而适当地选择，只要它是形成源电极和漏电极的步骤即可。源/漏电极形成步骤的示例包括：(i)通过溅射法或浸涂法形成膜并通过光刻法对膜进行图案化的步骤；(ii)通过印刷方法比如喷墨印刷、纳米压印或凹版印刷而直接形成具有所需形状的膜的步骤。
源电极和漏电极的材料没有特别限制，并且可以根据预期目的而适当地选择。材料的示例包括在栅电极的描述中举例说明的材料。
源电极和漏电极的平均厚度没有特别限制，并且可以根据预期目的而适当地选择，但优选为10nm至200nm，更优选为50nm至100nm。
现在参考附图，将描述本发明的用于制造场效应晶体管的方法的一个示例。
图1A至图1E是示出用于制造场效应晶体管的方法的一个示例的示意图。
首先，在衬底1上形成源电极2和漏电极3(图1A)。
接下来，在衬底1、源电极2和漏电极3上涂覆用作氧化物前体形成涂布液的氧化物半导体前体形成涂布液，以形成氧化物半导体层的前体4'作为第一前体层(图1B)。
接下来，在氧化物半导体层的前体4'上涂覆用作氧化物前体形成涂布液的栅极绝缘层前体形成涂布液，以形成栅极绝缘层的前体5'作为第二前体层(图1C)。
接下来，氧化物半导体层的前体4'和栅极绝缘层的前体5'被加热并分别转换为氧化物半导体层4(氧化物层)和栅极绝缘层5(氧化物层)(图1D)。
接下来，在栅极绝缘层5上形成栅电极6(图1E)。
通过上述过程，获得顶栅极/底部接触场效应晶体管。
图2A至图2E是示出用于制造场效应晶体管的方法的一个示例的示意图。
首先，在衬底1上形成栅电极6(图2A)。
接下来，在衬底1和栅电极6上涂覆用作氧化物前体形成涂布液的栅极绝缘层前体形成涂布液，以形成栅极绝缘层的前体5'作为第一前体层(图2B)。
接下来，在栅极绝缘层的前体5'上涂覆用作氧化物前体形成涂布液的氧化物半导体前体形成涂布液，以形成氧化物半导体层的前体4'作为第二前体层(图2C)。
接下来，氧化物半导体层的前体4'和栅极绝缘层的前体5'被加热并分别转换为氧化物半导体层4(氧化物层)和栅极绝缘层5(氧化物层)(图2D)。
接下来，在氧化物半导体层4上形成源电极2和漏电极3(图2E)。
通过上述过程，获得底部栅极/顶部接触场效应晶体管。
图3A至图3F是示出用于制造场效应晶体管的方法的一个示例的示意图。
首先，在衬底1上形成栅电极6(图3A)。
接下来，在衬底1和栅电极6上形成栅极绝缘层5(图3B)。
接下来，在栅极绝缘层5上形成源电极2和漏电极3(图3C)。
接下来，在栅极绝缘层5、源电极2和漏电极3上涂覆用作氧化物前体形成涂布液的氧化物半导体前体形成涂布液，以形成氧化物半导体层的前体4'作为第一前体层(图3D)。
接下来，在氧化物半导体层的前体4'上涂覆用作氧化物前体形成涂布液的钝化层形成涂布液，以形成钝化层的前体7'作为第二前体层(图3E)。
接下来，氧化物半导体层的前体4'和钝化层的前体7'被加热并分别转换为氧化物半导体层4(氧化物层)和钝化层7(氧化物层)(图3F)。
通过上述过程，获得底部栅极/底部接触场效应晶体管。
图4A至图4H是示出用于制造场效应晶体管的方法的一个示例的示意图。
首先，在衬底1上形成栅电极6(图4A)。
接下来，在衬底1和栅电极6上涂覆用作氧化物前体形成涂布液的栅极绝缘层前体形成涂布液，以形成栅极绝缘层的前体5'作为第一前体层(图4B)。
接下来，在栅极绝缘层的前体5'上涂覆用作氧化物前体形成涂布液的氧化物半导体前体形成涂布液，以形成氧化物半导体层的前体4'作为第二前体层(图4C)。
接下来，在氧化物半导体层的前体4'上涂覆用作氧化物前体形成涂布液的钝化层形成涂布液，以形成钝化层的前体7'作为第三前体层(图4D)。
接下来，栅极绝缘层的前体5'、氧化物半导体层的前体4'和钝化层的前体7'被加热并分别转换为栅极绝缘层5(氧化物层)、氧化物半导体为层4(氧化物层)和钝化层7(氧化物层)(图4E)。
接下来，保留对应于沟道区域的钝化层7的一部分，并去除其他部分(图4F)。该钝化层7用作蚀刻阻挡层，其配置为保护氧化物半导体层4免于膜形成工艺和图案化工艺，比如在源电极和漏电极的形成中的蚀刻。
接下来，在氧化物半导体层4和钝化层7上形成电极膜23(图4G)。
接下来，使用包括蚀刻的图案化技术以从电极膜23形成源电极2和漏电极3(图4H)。
通过上述过程，获得了包括蚀刻阻挡层的底部栅极/顶部接触场效应晶体管。
图5A至图5H是示出用于制造场效应晶体管的方法的一个示例的示意图。
首先，在衬底1上形成栅电极6(图5A)。
接下来，在衬底1和栅电极6上形成栅极绝缘层5(图5B)。
接下来，在栅极绝缘层5上涂覆用作氧化物前体形成涂布液的氧化物半导体前体形成涂布液，以形成氧化物半导体层的前体4'作为第一前体(图5C)。
接下来，在氧化物半导体层的前体4'上涂覆用作氧化物前体形成涂布液的钝化层形成用涂布液，以形成钝化层的前体7'作为第二前体(图5D)。
接下来，氧化物半导体层的前体4'和钝化层的前体7'被加热并分别转换为氧化物半导体层4(氧化物层)和钝化层7(氧化物层)(图5E)。
接下来，保留对应于沟道区域的钝化层7的一部分，并去除其他部分(图5F)。该钝化层7用作蚀刻阻挡层，其配置为保护氧化物半导体层4免于膜形成工艺和图案化工艺，比如在源电极和漏电极的形成中的蚀刻。
接下来，在氧化物半导体层4和钝化层7上形成电极膜23(图5G)。
接下来，使用包括蚀刻的图案化技术以从电极膜23形成源电极2和漏电极3(图5H)。
通过上述过程，获得了包括蚀刻阻挡层的底部栅极/顶部接触场效应晶体管。
图6A至图6F是示出用于制造场效应晶体管的方法的一个示例的示意图。
首先，在衬底1上涂覆用作氧化物前体形成涂布液的氧化物半导体前体形成涂布液，以形成氧化物半导体层的前体4'作为第一前体(图6A)。
接下来，在氧化物半导体层的前体4'上涂覆用作氧化物前体形成涂布液的栅极绝缘层前体形成涂布液，以形成栅极绝缘层的前体5'作为第二前体层(图6B)。
接下来，氧化物半导体层的前体4'和栅极绝缘层的前体5'被加热并分别转换为氧化物半导体层4(氧化物层)和栅极绝缘层5(氧化物层)(图6C)。
接下来，在栅极绝缘层5上形成栅电极6(图6D)。
接下来，保留对应于沟道区域的栅电极6的一部分，并去除其他部分。此外，通过蚀刻去除未形成栅电极6的区域中的栅极绝缘层6(图6E)。
接下来，形成层间绝缘层8以覆盖氧化物半导体层4、栅电极6和栅极绝缘层5。此外，通过栅电极6和栅极绝缘层5，在层间绝缘层8中在彼此面对的位置处形成到达氧化物半导体层4的两个空穴。此外，形成源电极2和漏电极3以对两个空穴充电。
通过上述过程，获得了包括蚀刻阻挡层的顶部栅极/顶部接触场效应晶体管。
示例
接下来将通过示例描述本发明，但示例不应解释为以任何方式限制本发明。
(示例1)
<顶部栅极/底部接触场效应晶体管的制造>
-源/漏电极的形成-
使用真空气相沉积法在衬底上形成Cr/Au膜。
进行光刻和蚀刻以形成具有预定形状的源/漏电极。
-氧化物半导体层前体的形成-
在衬底和源/漏电极上形成氧化物半导体层前体。具体地，以下列方式形成氧化物半导体层前体。
称量3.55g的硝酸铟(In(NO3)3·3H2O)和0.139g的氯化锶(SrCl2·6H2O)。向其中加入20mL的1,2-丙二醇和20mL的乙二醇单甲醚，然后在室温下混合并溶解，以形成氧化物半导体层前体形成涂布液。使用喷墨装置以预定图案在源/漏电极和衬底上涂覆氧化物半导体层前体形成涂布液。在加热至120℃的热板上将衬底加热10分钟，以形成氧化物半导体层前体。
注意，在该步骤中获得的氧化物半导体层前体不用作有源层。
-栅极绝缘层前体的形成-
接下来，形成栅极绝缘层前体。具体地，以下列方式形成栅极绝缘层前体。
在1.2mL的环己基苯中，1.95mL的2-乙基己酸镧(La含量：7质量％，Wako 122-03371，可从Wako Chemical，Ltd.获得)的甲苯溶液、0.57mL的2-乙基己酸锶的甲苯溶液(Sr含量：2质量％，Wako 195-09561，可从Wako Chemical，Ltd.获得)和0.09mL的2-乙基己酸锆氧化物的矿物油溶液(Zr含量：12质量％，Wako 269-01116，可从Wako Chemical，Ltd.获得)混合，以获得栅极绝缘层前体形成涂布液。将栅极绝缘层前体形成涂布液滴下并在预定条件下旋涂在衬底上。将衬底在120℃的烘箱中加热1小时，以形成栅极绝缘层前体。
注意，在该步骤中获得的栅极绝缘层前体不用作栅极绝缘层。
-加热步骤-
接下来，将衬底在400℃的烘箱中加热3小时，以形成氧化物半导体层和栅极绝缘层。也就是说，氧化物半导体层前体被转换为氧化物半导体层，并且栅极绝缘层前体被转换为栅极绝缘层。
-栅电极的形成-
使用真空气相沉积法在栅极绝缘层上形成Au膜。
进行光刻和蚀刻以形成具有预定形状的栅电极。
通过上述过程，制造顶部栅极/底部接触场效应晶体管。
<晶体管性能的评估>
使用半导体参数分析仪装置(半导体参数分析仪B1500A，可从AgilentTechnologies，Inc.获得)来针对晶体管性能评估所获得的场效应晶体管。通过将栅极电压Vg从-15V改变到+15V并且源极/漏极电压Vds是10V来评估电流-电压特性(转移特性)。图7(实线)表示测量的电流-电压特性(转移特性)。SS值计算为0.4V。
注意在图7中，“e”表示10的指数。具体地，“e-3”是“0.001”。
(比较例1)
除了在形成氧化物半导体层前体以将氧化物半导体层前体转化为氧化物半导体层之后进行示例1中的加热步骤和在形成栅极绝缘层前体以将栅极绝缘层前体转换为栅极绝缘层之后进行示例1中的加热步骤之外，以与示例1相同的方式制造场效应晶体管。具体地，在形成氧化物半导体层前体之后，将衬底在400℃的烘箱中加热3小时，以形成氧化物半导体层。接下来，在形成栅极绝缘层前体之后，将衬底在400℃的烘箱中加热3小时，以形成栅极绝缘层。
以与示例1中相同的方式针对晶体管性能评估所获得的场效应晶体管。图5(虚线)表示测量的电流-电压特性(转移特性)。SS值计算为0.85V。
<本发明的效果>
示例1的制造方法可以通过在形成构成氧化物半导体层和栅极绝缘层的氧化膜所需的一次进行高温加热步骤来实现简化的制造工艺。
此外，可以设想，在层叠氧化物半导体层和栅极绝缘层之后执行烘焙步骤使得可以在前沟道区域中形成具有较少缺陷密度的界面，从而制造SS特性优异的晶体管。
同时，在比较例1中，在将氧化物半导体层前体转换为氧化物半导体层的过程中，氧化物半导体层表面成为与空气接触的表面。因此，可以设想，在加热步骤中发生颗粒和原子在表面上的扩散和聚集，导致氧化物半导体层表面的缺陷密度增加。设想这种缺陷会引起电荷俘获，导致SS特性降低。
在比较例1中，氧化物半导体层前体和转化的氧化物半导体层的表面是自由表面。自由表面处于不受一侧原子约束的状态，因此容易发生原子的运动(即扩散)。在前体转化为半导体的过程中，原子的运动倾向于通过接收层内外的影响而发生。结果，这可能导致构成半导体的元件的局部不均匀性，以及氧化物半导体层的表面不光滑并且在结构上不规则的状态。而且，当在将前体转化为半导体的过程中发生结晶时，更多的自由表面可能导致晶粒的过度增大。结果，这可能导致移动晶界的电荷形成俘获水平，并增加电荷移动的能垒。半导体层的上述结构不均匀性可以抑制半导体层中的电荷流动，从而降低半导体的电特性。在示例1中，在氧化物半导体层前体转换为氧化物半导体层的过程中，氧化物半导体层前体和转换的氧化物半导体层不具有自由表面。因此，可以设想，氧化物半导体层表面(前沟道区域)容易均匀地形成，这使得可以形成具有优异电特性的半导体层。
(示例2)
<底部栅极/顶部接触场效应晶体管的制造>
-栅电极的形成-
使用真空气相沉积法在衬底上形成Cr/Au膜。
进行光刻和蚀刻以形成具有预定形状的栅电极。
-栅极绝缘层前体的形成-
接下来，形成栅极绝缘层前体。具体地，以下列方式形成栅极绝缘层前体。
在1.2mL的环己基苯中，1.95mL的2-乙基己酸镧(La含量：7质量％，Wako 122-03371，可从Wako Chemical，Ltd.获得)的甲苯溶液、0.57mL的2-乙基己酸锶的甲苯溶液(Sr含量：2质量％，Wako 195-09561，可从Wako Chemical，Ltd.获得)和0.09mL的2-乙基己酸锆氧化物的矿物油溶液(Zr含量：12质量％，Wako 269-01116，可从Wako Chemical，Ltd.获得)混合，以获得栅极绝缘层前体形成涂布液。将栅极绝缘层前体形成涂布液滴下并在预定条件下旋涂在衬底上。将衬底在120℃的烘箱中加热1小时，以形成栅极绝缘层前体。
注意，在该步骤中获得的栅极绝缘层前体不用作栅极绝缘层。
-氧化物半导体层前体的形成-
在栅极绝缘层前体上形成氧化物半导体层前体。具体地，以下列方式形成氧化物半导体层前体。
称量3.55g的硝酸铟(In(NO3)3·3H2O)和0.139g的氯化锶(SrCl2·6H2O)。向其中加入20mL的1,2-丙二醇和20mL的乙二醇单甲醚，然后在室温下混合并溶解，以形成氧化物半导体层前体形成涂布液。使用喷墨装置以预定图案在源/漏电极和衬底上涂覆氧化物半导体层前体形成涂布液。在加热至120℃的热板上将衬底加热10分钟，以形成氧化物半导体层前体。
注意，在该步骤中获得的氧化物半导体层前体不用作有源层。
-加热步骤-
接下来，将衬底在400℃的烘箱中加热3小时，以形成氧化物半导体层和栅极绝缘层。也就是说，氧化物半导体层前体被转换为氧化物半导体层，并且栅极绝缘层前体被转换为栅极绝缘层。
-源/漏电极的形成-
使用金属掩模和真空气相沉积法在衬底上形成Au膜，以形成源/漏电极。
通过上述过程，制造了底部栅极/顶部接触场效应晶体管。
<晶体管特性的评估>
以与示例1中相同的方式针对晶体管性能评估所获得的场效应晶体管。根据测量的电流-电压特性(转移特性)计算SS值为0.43V。
(比较例2)
除了在形成栅极绝缘层前体以将栅极绝缘层前体转换为栅极绝缘层之后进行示例2中的加热步骤和在形成氧化物半导体层前体以将氧化物半导体层前体转换为氧化物半导体层之后进行示例2中的加热步骤之外，以与示例2中相同的方式制造场效应晶体管。具体地，在形成栅极绝缘层前体之后，将衬底在400℃的烘箱中加热3小时，以形成栅极绝缘层。接下来，在形成氧化物半导体层前体之后，将衬底在400℃的烘箱中加热3小时，以形成氧化物半导体层。
以与示例2中相同的方式针对晶体管性能评估所获得的场效应晶体管。给出了测量的电流-电压特性(转移特性)。SS值计算为0.82V。
<本发明的效果>
示例2的制造方法可以通过在形成构成半导体层和栅极绝缘层的氧化膜所需的一次进行高温加热步骤来实现简化的制造工艺。
此外，可以设想，在层叠半导体层和栅极绝缘层之后执行烘焙步骤使得可以在前沟道区域中形成具有较少缺陷密度的界面，从而制造SS特性优异的晶体管。
同时，在比较例2中，在将栅极绝缘层前体转换为栅极绝缘层的过程中，栅极绝缘层成为与空气接触的表面。因此，可以设想，在加热步骤中发生颗粒和原子在表面上的扩散和聚集，导致栅极绝缘层的表面粗糙度增加。在这种不均匀的栅极绝缘层上形成氧化物半导体层被认为会增加前沟道的缺陷密度，导致SS特性降低。
(示例3)
<底部栅极/底部接触场效应晶体管的制造>
-栅电极的形成-
使用真空气相沉积法在衬底上形成Au膜。
进行光刻和蚀刻以形成具有预定形状的栅电极。
-栅极绝缘层的形成-
接下来，通过等离子体CVD形成SiO2膜以具有200nm的厚度，以形成栅极绝缘层。
-源/漏电极的形成-
使用溅射法在栅极绝缘层上形成ITO膜。
进行光刻和蚀刻以形成具有预定形状的源/漏电极。
-氧化物半导体层前体的形成-
在衬底和源/漏电极上形成氧化物半导体层前体。具体地，以下列方式形成氧化物半导体层前体。
称量3.55g的硝酸铟(In(NO3)3·3H2O)和0.139g的氯化锶(SrCl2·6H2O)。向其中加入20mL的1,2-丙二醇和20mL的乙二醇单甲醚，然后在室温下混合并溶解，以形成氧化物半导体层前体形成涂布液。使用喷墨装置以预定图案在源/漏电极和衬底上涂覆氧化物半导体层前体形成涂布液。在加热至120℃的热板上将衬底加热10分钟，以形成氧化物半导体层前体。
注意，在该步骤中获得的氧化物半导体层前体不用作有源层。
-钝化层前体的形成-
接下来，形成钝化层前体。具体地，以下列方式形成钝化层前体。
在1mL的甲苯中，0.99mL的2-乙基己酸镧(La含量：7质量％，Wako 122-03371，可从Wako Chemical，Ltd.获得)的甲苯溶液和0.27mL的2-乙基己酸锶的甲苯溶液(Sr含量：2质量％，Wako 195-09561，可从Wako Chemical，Ltd.获得)混合，以获得钝化层前体形成涂布液。将钝化层前体形成涂布液滴下并在预定条件下旋涂在衬底上。将衬底在120℃的烘箱中加热1小时，以形成钝化层前体。
注意，在该步骤中获得的钝化层前体不用作钝化层。
-加热步骤-
接下来，将衬底在400℃的烘箱中加热3小时，以形成氧化物半导体层和钝化层。也就是说，将氧化物半导体层前体转换为氧化物半导体层，并且将钝化层前体转换为钝化层。
通过上述过程，制造了底部栅极/底部接触场效应晶体管。
<晶体管特性的评估>
以与示例1中相同的方式针对晶体管性能评估所获得的场效应晶体管。根据测量的电流-电压特性(转移特性)计算SS值为0.41V。
(比较例3)
除了在形成氧化物半导体层前体以将氧化物半导体层前体转换为氧化物半导体层之后进行示例3中的加热步骤和在形成钝化层前体以将钝化层前体转化为钝化层之后进行示例3中的加热步骤之外，以与示例3相同的方式制造场效应晶体管。具体地，在形成氧化物半导体层前体之后，将衬底在400℃的烘箱中加热3小时，以形成氧化物半导体层。接下来，在形成钝化层前体之后，将衬底在400℃的烘箱中加热3小时，以形成钝化层。
以与示例3中相同的方式针对晶体管性能评估所获得的场效应晶体管。根据测量的电流-电压特性(转移特性)计算SS值为0.78V。
<本发明的效果>
示例3的制造方法可以通过在形成构成半导体层和钝化层的氧化膜所需的一次进行高温加热步骤来实现简化的制造工艺。
此外，可以设想，在层叠半导体层和钝化层之后执行烘焙步骤使得可以在后沟道界面中形成具有较少缺陷密度的界面，从而制造SS特性优异的晶体管。
同时，在比较例3中，在将氧化物半导体层前体转换为氧化物半导体层的过程中，氧化物半导体层表面成为与空气接触的表面。因此，可以设想，在加热步骤中发生颗粒和原子在表面上的扩散和聚集，导致氧化物半导体层表面的缺陷密度增加。设想这种缺陷会引起电荷俘获，导致SS特性降低。
(示例4)
<底部栅极/顶部接触场效应晶体管的制造>
-栅电极的形成-
使用真空气相沉积法在衬底上形成Cr/Au膜。
进行光刻和蚀刻以形成具有预定形状的栅电极。
-栅极绝缘层的形成-
接下来，通过等离子体CVD形成SiO2膜以具有200nm的厚度，以形成栅极绝缘层。
-氧化物半导体层前体的形成-
在栅极绝缘层上形成氧化物半导体层前体。具体地，以下列方式形成氧化物半导体层前体。
称量3.55g的硝酸铟(In(NO3)3·3H2O)和0.139g的氯化锶(SrCl2·6H2O)。向其中加入20mL的1,2-丙二醇和20mL的乙二醇单甲醚，然后在室温下混合并溶解，以形成氧化物前体形成涂布液。使用喷墨装置以预定图案在栅极绝缘层上涂覆氧化物前体形成涂布液。在加热至120℃的热板上将衬底加热10分钟，以形成氧化物半导体层前体。注意，在该步骤中获得的氧化物半导体层前体不用作有源层。
-钝化层前体的形成-
接下来，形成钝化层前体。具体地，以下列方式形成钝化层前体。
在1mL的甲苯中，0.99mL的2-乙基己酸镧(La含量：7质量％，Wako 122-03371，可从Wako Chemical，Ltd.获得)的甲苯溶液和0.27mL的2-乙基己酸锶的甲苯溶液(Sr含量：2质量％，Wako 195-09561，可从Wako Chemical，Ltd.获得)混合，以获得钝化层前体形成涂布液。将钝化层前体形成涂布液滴下并在预定条件下旋涂在衬底上。将衬底在120℃的烘箱中加热1小时，以形成钝化层前体。注意，在该步骤中获得的钝化层前体不用作钝化层。
-加热步骤-
接下来，将衬底在400℃的烘箱中加热3小时，以形成氧化物半导体层和钝化层。也就是说，将氧化物半导体层前体转换为氧化物半导体层，并且将钝化层前体转换为钝化层。
接下来，执行光刻和蚀刻以将钝化层图案化为预定形状。
-源/漏电极的形成-
使用真空气相沉积法在钝化层和氧化物半导体层上形成Au膜。
接下来，进行光刻和蚀刻以将源/漏电极形成为预定形状。
通过上述过程，制造了底部栅极/顶部接触场效应晶体管(图5H)。
(示例5)
<顶部栅极/顶部接触场效应晶体管的制造>
-氧化物半导体层前体的形成-
在衬底上形成氧化物半导体层前体。具体地，以下列方式形成氧化物半导体层前体。
称量3.55g的硝酸铟(In(NO3)3·3H2O)和0.139g的氯化锶(SrCl2·6H2O)。向其中加入20mL的1,2-丙二醇和20mL的乙二醇单甲醚，然后在室温下混合并溶解，以形成氧化物前体形成涂布液。使用喷墨装置以预定图案在衬底上涂覆氧化物前体形成涂布液。在加热至120℃的热板上将衬底加热10分钟，以形成氧化物半导体层前体。注意，在该步骤中获得的氧化物半导体层前体不用作有源层。
-栅极绝缘层前体的形成-
接下来，形成栅极绝缘层前体。具体地，以下列方式形成栅极绝缘层前体。
在1.2mL的环己基苯中，1.95mL的2-乙基己酸镧(La含量：7质量％，Wako 122-03371，可从Wako Chemical，Ltd.获得)的甲苯溶液、0.57mL的2-乙基己酸锶的甲苯溶液(Sr含量：2质量％，Wako 195-09561，可从Wako Chemical，Ltd.获得)和0.09mL的2-乙基己酸锆氧化物的矿物油溶液(Zr含量：12质量％，Wako 269-01116，可从Wako Chemical，Ltd.获得)混合，以获得栅极绝缘层前体形成涂布液。将栅极绝缘层前体形成涂布液滴下并在预定条件下旋涂在氧化物半导体层前体上。将衬底在120℃的烘箱中加热1小时，以形成栅极绝缘层前体。
注意，在该步骤中获得的栅极绝缘层前体不用作栅极绝缘层。
-加热步骤-
接下来，将衬底在400℃的烘箱中加热3小时，以形成氧化物半导体层和栅极绝缘层。也就是说，氧化物半导体层前体被转换为氧化物半导体层，并且栅极绝缘层前体被转换为栅极绝缘层。
-栅电极的形成-
使用DC溅射在栅极绝缘层上形成Al膜。接下来，进行光刻和蚀刻以形成具有预定形状的栅电极。通过蚀刻去除未形成栅电极的区域中的栅极绝缘层，以图案化栅极绝缘层。
-层间绝缘层的形成-
接下来，通过等离子体CVD形成SiO2膜，以具有300nm的厚度。进行光刻和蚀刻以去除未形成抗蚀剂图案的区域中的SiO2，以形成层间绝缘层。
-源/漏电极的形成-
使用DC溅射在衬底上形成Al膜。
进行光刻和蚀刻以形成具有预定形状的源/漏电极。
通过上述过程，制造了顶部栅极/顶部接触场效应晶体管(图6F)。
例如，本发明的各方面如下。
<1>一种用于制造场效应晶体管的方法，所述场效应晶体管包括第一氧化物层和第二氧化物层并在所述第一氧化物层和第二氧化物层彼此相邻的区域中形成前沟道或后沟道，所述方法包括：
形成是第二氧化物层的前体的第二前体层，以便与是第一氧化物层的前体的第一前体层接触，然后将所述第一前体层和第二前体层分别转换为所述第一氧化物层和第二氧化物层，
形成包括以下处理(I)和(II)中的至少一个：
(I)处理：涂覆第一氧化物前体形成涂布液，该第一氧化物前体形成涂布液能够形成第一氧化物的前体并含有溶剂；然后除去溶剂以形成是第一氧化物层的前体的第一前体层；和
(II)处理：涂覆第二氧化物前体形成涂布液，该第二氧化物前体形成涂布液能够形成第二氧化物的前体并含有溶剂；然后除去溶剂以形成是第二氧化物层的前体的第二前体层。
<2>根据<1>所述的用于制造场效应晶体管的方法，其中，所述第一氧化物层包括氧化物绝缘层，以及所述第二氧化物层包括氧化物半导体层。
<3>根据<2>所述的用于制造场效应晶体管的方法，其中，所述氧化物绝缘层包括栅极绝缘层。
<4>根据<1>所述的用于制造场效应晶体管的方法，其中，所述第一氧化物层包括氧化物半导体层，以及所述第二氧化物层包括氧化物绝缘层。
<5>根据<4>所述的用于制造场效应晶体管的方法，其中，所述氧化物绝缘层包括栅极绝缘层。
<6>根据<4>所述的用于制造场效应晶体管的方法，其中，所述氧化物绝缘层包括钝化层。
<7>根据<1>至<6>中任一项所述的用于制造场效应晶体管的方法，其中，将所述第一前体层和第二前体层分别转换为所述第一氧化物层和第二氧化物层是通过加热进行的。
本发明可以解决上述存在的问题，并且可以提供一种制造场效应晶体管的方法，其中当使用涂覆方法来形成前沟道或后沟道时，该方法可以均匀地形成前沟道界面和后沟道界面，以减少缺陷密度，从而可以获得更好的晶体管特性。
附图标记列表
1 衬底
2 源电极
3 漏电极
4' 氧化物半导体层的前体
4 氧化物半导体层
5' 栅极绝缘层的前体
5 栅极绝缘层
6 栅电极
7' 钝化层的前体
7 钝化层
8 层间绝缘层
23 电极膜

Claims (7)

1.一种用于制造场效应晶体管的方法，所述场效应晶体管包括第一氧化物层和第二氧化物层并在所述第一氧化物层和第二氧化物层彼此相邻的区域中形成前沟道或后沟道，所述方法包括：
形成是第二氧化物层的前体的第二前体层，以便与是第一氧化物层的前体的第一前体层接触，然后将所述第一前体层和第二前体层分别转换为所述第一氧化物层和第二氧化物层，
形成包括以下处理(I)和(II)中的至少一个：
(I)处理：涂覆第一氧化物前体形成涂布液，该第一氧化物前体形成涂布液能够形成第一氧化物的前体并含有溶剂；然后除去溶剂以形成是第一氧化物层的前体的第一前体层；和
(II)处理：涂覆第二氧化物前体形成涂布液，该第二氧化物前体形成涂布液能够形成第二氧化物的前体并含有溶剂；然后除去溶剂以形成是第二氧化物层的前体的第二前体层。
2.根据权利要求1所述的用于制造场效应晶体管的方法，其中，所述第一氧化物层包括氧化物绝缘层，以及所述第二氧化物层包括氧化物半导体层。
3.根据权利要求2所述的用于制造场效应晶体管的方法，其中，所述氧化物绝缘层包括栅极绝缘层。
4.根据权利要求1所述的用于制造场效应晶体管的方法，其中，所述第一氧化物层包括氧化物半导体层，以及所述第二氧化物层包括氧化物绝缘层。
5.根据权利要求4所述的用于制造场效应晶体管的方法，其中，所述氧化物绝缘层包括栅极绝缘层。
6.根据权利要求4所述的用于制造场效应晶体管的方法，其中，所述氧化物绝缘层包括钝化层。
7.根据权利要求1至6中任一项所述的用于制造场效应晶体管的方法，其中，将所述第一前体层和第二前体层分别转换为所述第一氧化物层和第二氧化物层是通过加热进行的。
CN201780017476.8A 2016-03-18 2017-03-14 用于制造场效应晶体管的方法 Active CN108780756B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-055630 2016-03-18
JP2016055630 2016-03-18
JP2017-038178 2017-03-01
JP2017038178 2017-03-01
PCT/JP2017/010279 WO2017159702A1 (ja) 2016-03-18 2017-03-14 電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
CN108780756A true CN108780756A (zh) 2018-11-09
CN108780756B CN108780756B (zh) 2021-10-22

Family

ID=59851204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780017476.8A Active CN108780756B (zh) 2016-03-18 2017-03-14 用于制造场效应晶体管的方法

Country Status (9)

Country Link
US (1) US10586873B2 (zh)
EP (1) EP3432349A4 (zh)
JP (1) JP6607309B2 (zh)
KR (1) KR20180124934A (zh)
CN (1) CN108780756B (zh)
RU (1) RU2706296C1 (zh)
SG (1) SG11201807957SA (zh)
TW (1) TWI681461B (zh)
WO (1) WO2017159702A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7305933B2 (ja) * 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
RU2745586C1 (ru) * 2020-01-22 2021-03-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577912A (zh) * 2003-07-03 2005-02-09 三星电子株式会社 包含多层栅绝缘体的有机薄膜晶体管
US20090159880A1 (en) * 2007-12-20 2009-06-25 Konica Minolta Holdings, Inc. Electronic device and method of manufacturing the same
JP2010129742A (ja) * 2008-11-27 2010-06-10 Konica Minolta Holdings Inc 電子デバイス及びその製造方法
TW201542658A (zh) * 2014-05-08 2015-11-16 Fujifilm Corp 半導體元件及絕緣層形成用組成物

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118811B2 (zh) 1972-08-01 1976-06-12
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2009177149A (ja) * 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
JP5899615B2 (ja) 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
WO2014045543A1 (ja) 2012-09-21 2014-03-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2014123670A (ja) * 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6421446B2 (ja) 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6264090B2 (ja) 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN105474372B (zh) * 2013-08-09 2018-08-03 国立大学法人北陆先端科学技术大学院大学 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6651714B2 (ja) 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN108885987A (zh) 2016-03-14 2018-11-23 国立大学法人北陆先端科学技术大学院大学 层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法、及薄膜晶体管的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577912A (zh) * 2003-07-03 2005-02-09 三星电子株式会社 包含多层栅绝缘体的有机薄膜晶体管
US20090159880A1 (en) * 2007-12-20 2009-06-25 Konica Minolta Holdings, Inc. Electronic device and method of manufacturing the same
JP2010129742A (ja) * 2008-11-27 2010-06-10 Konica Minolta Holdings Inc 電子デバイス及びその製造方法
TW201542658A (zh) * 2014-05-08 2015-11-16 Fujifilm Corp 半導體元件及絕緣層形成用組成物

Also Published As

Publication number Publication date
SG11201807957SA (en) 2018-10-30
CN108780756B (zh) 2021-10-22
EP3432349A4 (en) 2019-03-20
WO2017159702A1 (ja) 2017-09-21
US20190027608A1 (en) 2019-01-24
JP6607309B2 (ja) 2019-11-20
EP3432349A1 (en) 2019-01-23
TWI681461B (zh) 2020-01-01
KR20180124934A (ko) 2018-11-21
US10586873B2 (en) 2020-03-10
TW201735188A (zh) 2017-10-01
JPWO2017159702A1 (ja) 2019-01-24
RU2706296C1 (ru) 2019-11-15

Similar Documents

Publication Publication Date Title
CN105684135B (zh) 场效应晶体管、显示元件、图像显示装置和系统
JP5929132B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP6454974B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
CN107424910A (zh) 用于形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和其制造方法
CN104022044B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
KR101301215B1 (ko) 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
JP5063832B2 (ja) 電界効果トランジスタおよびその製造方法
CN108780756A (zh) 用于制造场效应晶体管的方法
CN103311313B (zh) 氧化物薄膜晶体管及其制备方法
CN103730373B (zh) 一种半导体器件的制备方法及半导体器件
JP6236778B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP2010147206A (ja) 薄膜トランジスタ、及びその製造方法
JP7476490B2 (ja) 金属酸化物、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
Li et al. High-performance back-channel-etch thin-film transistors with zinc tin oxide as barrier layer via spray coating
KR101389451B1 (ko) 산화물 박막용 조성물, 이를 이용한 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法
JP2023155745A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
EP3748687A1 (en) Thin film transistor and manufacturing method thereof, display substrate and display device
CN108288589A (zh) 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant