JP5063832B2 - 電界効果トランジスタおよびその製造方法 - Google Patents

電界効果トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5063832B2
JP5063832B2 JP2012524994A JP2012524994A JP5063832B2 JP 5063832 B2 JP5063832 B2 JP 5063832B2 JP 2012524994 A JP2012524994 A JP 2012524994A JP 2012524994 A JP2012524994 A JP 2012524994A JP 5063832 B2 JP5063832 B2 JP 5063832B2
Authority
JP
Japan
Prior art keywords
metal salt
channel layer
field effect
effect transistor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012524994A
Other languages
English (en)
Other versions
JPWO2012090891A1 (ja
Inventor
浩一 平野
慎五 小松
恭輝 齊藤
直樹 池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DKS CO. LTD.
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
DKS CO. LTD.
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DKS CO. LTD., Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical DKS CO. LTD.
Priority to JP2012524994A priority Critical patent/JP5063832B2/ja
Application granted granted Critical
Publication of JP5063832B2 publication Critical patent/JP5063832B2/ja
Publication of JPWO2012090891A1 publication Critical patent/JPWO2012090891A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、電界効果トランジスタおよびその製造方法に関する。より詳細には、本発明は、ＴＦＴとして用いることができる電界効果トランジスタおよびその製造方法に関する。
情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。フラットパネルディスプレイにおいては、一般に、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。こうした表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（例えばＴＦＴ素子などの電界効果トランジスタ）を用いる技術が主流となっている。ＴＦＴは、“Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ”の略であって薄膜トランジスタとも称されるものである。例えば、通常のコンピュータディスプレイでは基板上にＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
ここで、ＴＦＴ素子においては主にａ−Ｓｉ（アモルファスシリコン）等の半導体を用いることが主流となっているものの、ａ−Ｓｉの移動度が０．５程度と高くないため、ディスプレイの大面積化・高速駆動化の流れに対しては対応が困難になりつつある。
こうした状況の中、高特性で比較的簡便に作製できる半導体として、酸化物半導体が注目されている。現在における金属酸化物膜の製造法としては、スパッタ法またはＡＬＤ法といった真空プロセスや溶液法などが存在するが、酸化物半導体の製造法としてはスパッタ法を用いるものが主流となってきている。
国際公開（ＷＯ）第２００９／０８１８６２号公報 特開２００３−１８３００９号公報
金属酸化物膜の製造についていえば、前駆体溶液の塗布・印刷などによって薄膜を形成することができれば、スパッタやＰＥＣＶＤ（プラズマＣＶＤ）のような高価な真空装置を用いる必要がなくなり、簡易なプロセスを実現できる。つまり、大面積な薄膜トランジスタを低コストで作製できる。
この点、比較的簡易とされる溶液法が存在するものの、アルコキシドや酢酸塩等の特定の金属塩でのみ実現可能となっているにすぎない。また、このような溶液法は、緻密で均一かつ平坦な膜を形成することができず、それゆえ、高特性な薄膜トランジスタの形成に対して適しているといえない。
本発明は、上記事情に鑑みてなされたものである。つまり、本願発明の主たる課題は、薄膜トランジスタなどの電界効果トランジスタにおける膜形成・層形成の点で好適となった製造方法を提供することであり、また、それに伴って高性能な電界効果トランジスタを提供することでもある。
上記課題を解決するため、本発明では、
ゲート電極、ソース電極、ドレイン電極、チャネル層およびゲート絶縁層を有して成る電界効果トランジスタの製造方法であって、
金属塩、
−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸、
有機溶媒、および
水
を含んで成り、金属塩に対する多価カルボン酸のモル比が０．５以上かつ４．０以下となった金属塩含有組成物を用いてチャネル層を形成することを特徴とする、電界効果トランジスタの製造方法が提供される。
本発明は、電界効果トランジスタのチャネル層形成において「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」を用いることを特徴の１つとしている。
本明細書において「電界効果トランジスタ」とは、電流通路（チャネル）のコンダクタンスをゲート電極からの電界によって制御するトランジスタのことを意味している。かかる電界効果トランジスタの１つを例示すれば、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を挙げることができる。
ある好適な態様では、金属塩含有組成物に含まれる金属塩が、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｃｒ、Ｗ、Ｆｅ、Ｎｉ、Ｃｕ、Ａｇ、Ｚｎ、Ａｌ、Ｇａ、Ｉｎ、ＳｎおよびＳｂから成る群から選択される少なくとも１種類以上の塩となっている。かかる金属塩の形態は、硝酸塩、硫酸塩、カルボン酸塩、ハロゲン化物、アルコキシドおよびアセチルアセトン塩から成る群から選択される少なくとも１種類以上の塩形態であってよい。
好ましくは、金属塩含有組成物に含まれる金属塩はＺｎを少なくとも含んで成る塩である。かかる場合、金属塩含有組成物に含まれる金属塩がＩｎおよびＧａから成る群から選択される少なくも１種類以上の金属の塩を更に含んで成ることが好ましい。
別のある好適な態様では、金属塩含有組成物に含まれる多価カルボン酸が、マレイン酸、シトラコン酸、フタル酸およびトリメリット酸から成る群から選択される少なくとも１種類以上となっている。
「水」は、金属塩含有組成物中にどのような形態で含まれていてもよく、例えば有機溶剤が水を含むものであってよく、あるいは、金属塩の水和物として水が含まれていてもよい。このような水成分は組成物全体基準で０．０５重量％以上の割合で含まれていることが好ましい。
本発明の製造方法は、以下の工程（ｉ）〜（ｉｖ）を有し得る：
（ｉ）基板上にゲート電極を形成する工程、
（ｉｉ）ゲート電極を覆うように基板上にゲート絶縁層を形成する工程、
（ｉｉｉ）ゲート絶縁層の上に金属塩含有組成物を供してチャネル前駆体層を形成し、かかるチャネル前駆体層を加熱処理してチャネル層を形成する工程、ならびに
（ｉｖ）チャネル層と接するようにソース電極およびドレイン電極を形成する工程
また、別の好適な形態では本発明の製造方法は、以下の工程（ｉ）’〜（ｖｉ）’を有し得る：
（ｉ）’金属箔を用意する工程、
（ｉｉ）’金属箔上にゲート絶縁層を形成する工程、
（ｉｉｉ）’ゲート絶縁層上に金属塩含有組成物を供してチャネル前駆体層を形成し、チャネル前駆体層を加熱処理してチャネル層を形成する工程、
（ｉｖ）’チャネル層と接するようにソース電極およびドレイン電極を形成する工程、
（ｖ）’チャネル層、ソース電極およびドレイン電極を覆うように封止層を形成する工程、ならびに
（ｖｉ）’金属箔をエッチングしてゲート電極を形成する工程
本発明の製造方法では、ゲート絶縁層の形成に対しても金属塩含有組成物を用いてよい。かかる場合、ゲート絶縁層形成に用いる金属塩含有組成物に含まれている金属塩はＢａ、Ｙ、Ｚｒ、Ｈｆ、Ｔａ、ＡｌおよびＳｉから成る群から選択される少なくとも１種類以上の金属の塩であることが好ましい。
また、本発明の製造方法では、ソース電極および／またはドレイン電極の形成に対しても金属塩含有組成物を用いてよい。かかる場合、ソース・ドレイン電極形成に用いる金属塩含有組成物に含まれている金属塩は“導電性金属の塩”であることが好ましい。
本発明では、上記製造方法によって得ることができる電界効果トランジスタも提供される。かかる本発明の電界効果トランジスタは、
チャネル層、
ゲート電極、
チャネル層とゲート電極との間に少なくとも位置するゲート絶縁層、および
チャネル層に接して配置されたソース電極およびドレイン電極
を有して成り、
チャネル層が金属酸化物を含んで成り、かかる金属酸化物が、上記の金属塩含有組成物から形成された酸化物であることを特徴としている。
本発明の電界効果トランジスタは、チャネル層が「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」に起因した金属酸化物から形成されていることを特徴の１つとしている。本発明の電界効果トランジスタは薄膜トランジスタであってよい。
本明細書において「チャネル層とゲート電極との間に少なくとも位置するゲート絶縁層」とは、ゲート絶縁膜の少なくも一部がチャネル層とゲート電極との間に存在している態様を実質的に意味している（図１参照）。
ある好適な態様では、チャネル層における表面の算術平均粗さＲａが１０ｎｍ以下、好ましくは０．５ｎｍ以下、更に好ましくは０．１５ｎｍ以下となっている。即ち、チャネル層における表面（図面における上側表面）の算術平均粗さＲａは０（０を除く）〜１０ｎｍ、好ましくは０（０を除く）〜０．５ｎｍ、更に好ましくは０（０を除く）〜０．１５ｎｍとなっており、それゆえ、チャネル層が実質的に平坦となっている。ここで、本明細書でいう「算術平均粗さ（Ｒａ）」とは、図２６に示すような粗さ曲線（本発明でいうと「チャネル層の表面の断面形状プロファイル」）から、その平均線の方向に基準長さＬだけ抜き取り、この抜き取り部分における平均線から測定曲線までの偏差の絶対値を合計して得られる値を平均化したものを実質的に意味している。
別のある好適な態様では、チャネル層の金属酸化物がアモルファス酸化物となっている。また、あくまでも原料組成物の金属塩に依存することになるが、チャネル層の金属酸化物はＺｎを含んで成る金属酸化物となっている。金属酸化物がＺｎを含んで成る場合、好ましくは、金属酸化物がＩｎおよびＧａから成る群から選択される少なくも１種類以上の金属を更に含んで成る。また、かかる場合、金属酸化物膜たるチャネル層は好ましくは４．０〜５．５ｇ／ｃｍ３の密度を有しており、それゆえ、チャネル層は緻密な膜を構成している。
更に別のある好適な態様では、ゲート絶縁層が金属酸化物を含んで成り、かかる金属酸化物がゲート絶縁層形成用の金属塩含有組成物から形成された酸化物となっている。つまり、ゲート絶縁層が「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」に起因した金属酸化物から成っている。かかる場合、ゲート絶縁層の金属酸化物はＢａ、Ｙ、Ｚｒ、Ｈｆ、ＴａおよびＡｌから成る群から選択される少なくとも１種類以上の金属の酸化物であることが好ましい。
更に別のある好適な態様では、ソース電極および／またはドレイン電極が導電性金属酸化物を含んで成る。この導電性金属酸化物はソース・ドレイン電極形成用の金属塩含有組成物から形成された酸化物である。つまり、ソース電極および／またはドレイン電極が「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」に起因した導電性金属酸化物から成っている。
本発明に係る電界効果トランジスタの製造方法に従えば、原料を塗布・印刷して加熱処理することによって薄膜状のチャネル層を得ることができる。それゆえ、電界効果トランジスタを簡便なプロセスによって作製できるので（特に大面積なトランジスタをより簡易なプロセスで作製できるので）、生産性が向上して低コスト化につながる。
特に本発明においては、用いられる金属塩含有組成物に起因して、実質的に緻密で均一かつ平坦なチャネル層を得ることができる。これによって、電界効果トランジスタでは広い面積にわたって形成された複数のトランジスタ間のばらつきが小さくなり、安定で高特性なＴＦＴが得られるといった効果が奏される。
また、同様に金属塩含有組成物を用いれば、実質的に緻密で均一かつ平坦なゲート絶縁層も得ることもできる。これによって、電界効果トランジスタでは高い移動度と動作耐圧、信頼性を持つ素子を広い面積にわたって得ることが出来るといった効果が奏される。
更に同様に金属塩含有組成物を用いれば、実質的に緻密で均一かつ平坦なソース電極および／またはドレイン電極も得ることもできる。これによって、電界効果トランジスタでは電極との接触抵抗が低くなり、高い移動度を持つ素子を広い面積にわたって得ることが出来るといった効果が奏される。
図１（Ｆｉｇ．１）は、本発明の第１実施形態における薄膜トランジスタの構造を示す断面図である。
図２（Ｆｉｇ．２）は、本発明の第１実施形態における薄膜トランジスタの製造工程を示す工程断面図である。
図３（Ｆｉｇ．３）は、本発明の第１実施形態における薄膜トランジスタの別の製造工程を示す工程断面図である。
図４（Ｆｉｇ．４）は、本発明の第２実施形態における薄膜トランジスタの製造工程を示す工程断面図である。
図５（Ｆｉｇ．５）は、本発明の第３実施形態における薄膜トランジスタの製造工程を示す工程断面図である。
図６（Ｆｉｇ．６）は、本発明の第４実施形態における薄膜トランジスタの構造を示す断面図である。
図７（Ｆｉｇ．７）は、本発明の第４実施形態における薄膜トランジスタの製造工程を示す工程断面図である。
図８（Ｆｉｇ．８）は、本発明の第５実施形態における薄膜トランジスタの構造を示す断面図である。
図９（Ｆｉｇ．９）は、本発明の第５実施形態における薄膜トランジスタの製造工程を示す工程断面図である。
図１０（Ｆｉｇ．１０）は、画像表示装置の全体外観を示す外観斜視図である。
図１１（Ｆｉｇ．１１）は、本発明の変更形態における薄膜トランジスタの構造を示す断面図である。
図１２（Ｆｉｇ．１２）は、本発明の変更形態における薄膜トランジスタの構造を示す断面図である。
図１３（Ｆｉｇ．１３）は、本発明の変更形態における薄膜トランジスタの構造を示す断面図である。
図１４（Ｆｉｇ．１４）は、実施例１の一次加熱後の基板表面のＳＥＭ写真である。
図１５（Ｆｉｇ．１５）は、比較例１の一次加熱後の基板表面のＳＥＭ写真である。
図１６（Ｆｉｇ．１６）は、比較例４の一次加熱後の基板表面のＳＥＭ写真である。
図１７（Ｆｉｇ．１７）は、比較例５の一次加熱後の基板表面のＳＥＭ写真である。
図１８（Ｆｉｇ．１８）は、実施例１の二次加熱後の基板表面のＳＥＭ写真である。
図１９（Ｆｉｇ．１９）は、比較例１の二次加熱後の基板表面のＳＥＭ写真である。
図２０（Ｆｉｇ．２０）は、比較例４の二次加熱後の基板表面のＳＥＭ写真である。
図２１（Ｆｉｇ．２１）は、比較例５の二次加熱後の基板表面のＳＥＭ写真である。
図２２（Ｆｉｇ．２２）は、比較例１４の基板表面のＳＥＭ写真である。
図２３（Ｆｉｇ．２３）は、比較例１５の基板表面のＳＥＭ写真である。
図２４（Ｆｉｇ．２４）は、Ｘ線反射率測定結果のグラフ図である。
図２５（Ｆｉｇ．２５）は、ＡＦＭによる膜表面観察の結果である。
図２６（Ｆｉｇ．２６）は、算術平均粗さＲａの説明図である。
図２７（Ｆｉｇ．２７）は、トランジスタ特性の確認試験の説明図である。
図２８（Ｆｉｇ．２８）は、トランジスタ特性の確認試験の結果のグラフ図である。
図２９（Ｆｉｇ．２９）は、電界効果トランジスタの製品適用例（テレビ画像表示部）を示した模式図である。
図３０（Ｆｉｇ．３０）は、電界効果トランジスタの製品適用例（携帯電話の画像表示部）を示した模式図である。
図３１（Ｆｉｇ．３１）は、電界効果トランジスタの製品適用例（モバイル・パソコンまたはノート・パソコンの画像表示部）を示した模式図である。
図３２（Ｆｉｇ．３２）は、電界効果トランジスタの製品適用例（デジタルスチルカメラの画像表示部）を示した模式図である。
図３３（Ｆｉｇ．３３）は、電界効果トランジスタの製品適用例（カムコーダーの画像表示部）を示した模式図である。
図３４（Ｆｉｇ．３４）は、電界効果トランジスタの製品適用例（電子ペーパーの画像表示部）を表した模式図である。
図面中、参照番号は次の要素を意味する：
１０ チャネル層
１１ チャネル前駆体層
１２ 金属酸化物膜
２０ ゲート電極
３０ ゲート絶縁層（ゲート絶縁膜）
３１ ゲート絶縁前駆体層
４０ ソース電極
４１、５１ ソース電極・ドレイン電極の前駆体層
５０ ドレイン電極
６０ 基板
７０ 封止層
８０ａ、８０ｂ 取出し電極
９０ 金属箔
１００ 電界効果トランジスタ（例えば薄膜トランジスタ）
１０００ 画像表示装置
１１００ ＴＦＴ部
１２００、１３００ ドライバ部
１４００ ＥＬ部
次に、図面を参照しながら、本発明の電界効果トランジスタの製造方法について説明する。また、かかる製造方法の説明に付随させる形で電界効果トランジスタについても説明を行う。
《金属塩含有組成物》
本発明の製造方法は、ゲート電極２０、ソース電極４０、ドレイン電極５０、チャネル層１０およびゲート絶縁層３０を有して成る電界効果トランジスタ１００の製造方法である（図１参照）。かかる本発明の製造方法では、電界効果トランジスタのチャネル層形成に際して「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」を用いることを特徴の１つとしている。
本発明の製造方法では、チャネル層の形成のみならず、電界効果トランジスタのゲート絶縁層やソース電極・ドレイン電極の形成にも、そのような金属塩含有組成物を用いてもよい。いずれにせよ、本発明の製造方法は、電界効果トランジスタを構成する層や膜を形成するために「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」を用いる。以下の説明では主としてチャネル層形成用の金属塩含有組成物について説明するが、特段の説明を付さない限り、かかる説明内容は、ゲート絶縁層用およびソース・ドレイン電極形成用の金属塩含有組成物についても同様に当てはまる。
本願発明者らは、シス型構造部位を持たない多価カルボン酸を用いた場合、得られた金属酸化物薄膜の均一性や平坦性などが低下したことから、シス型構造部位が必要であることを見出した。金属塩に対する多価カルボン酸の添加量が少なすぎると金属酸化物薄膜の均一性が低下し、逆に多すぎると焼成時に膜中の有機分が多くなりすぎるために、膜の均一性が低下することなる。それゆえ、金属塩に対する多価カルボン酸のモル比は０．５以上かつ４．０以下とすることが好ましく、更に好ましくは０．８以上かつ２．０以下である。
多価カルボン酸は、シス型構造部位を有する限りいずれのカルボン酸を用いてもよい。例えば、多価カルボン酸は、マレイン酸、シトラコン酸、フタル酸およびトリメリット酸から成る群から選択される少なくとも１種類以上のカルボン酸であってよい。分解温度が低く、より緻密で均一かつ平坦な金属酸化物薄膜を形成できるといった点でいえば、多価カルボン酸としてマレイン酸が好ましい。尚、多価カルボン酸におけるＣ＝Ｃ結合は芳香族を構成する炭素−炭素二重結合であってもよい。
多価カルボン酸は、どのような形態で用いてもよい。例えば、上記例示した多価カルボン酸の無水物と、水を含む溶媒とを併せて使用して、溶媒中で多価カルボン酸を発生させてもよい。
金属塩含有組成物に含まれる金属塩の種類は、対象となる層や膜に応じて適宜変更してよい。例えば、チャネル層の形成に用いる金属塩含有組成物に含まれる金属塩は、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｙ（イットリウム）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｎｂ（ニオブ）、Ｔａ（タンタル）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｆｅ（鉄）、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ａｇ（銀）、Ｚｎ（亜鉛）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＳｂ（アンチモン）から成る群から選択される少なくとも１種類以上の金属の塩となっていることが好ましい。これらの金属塩の酸化物は、単体あるいは複合酸化物となることで半導体になり得るからである。
特にチャネル層形成についていえば、金属塩含有組成物に含まれる金属塩がＺｎ（亜鉛）を少なくとも含んで成る塩であることが好ましい。かかる場合、組成物はＩｎ（インジウム）およびＧａ（ガリウム）から成る群から選択される少なくも１種類以上の金属の塩を更に含んで成ることが好ましい。これらの金属塩の酸化物は移動度や安定性の点で電界効果トランジスタ（例えば薄膜トランジスタ）にとって好適となるからである。
金属塩の塩形態としては、特に制限はなく、例えば、硝酸塩、硫酸塩、カルボン酸塩、ハロゲン化物、アルコキシドおよびアセチルアセトン塩から成る群から選択される少なくとも１種類以上の塩形態であってよい。
金属塩含有組成物中の金属塩の含有量（濃度）は、金属塩自体が溶媒中に溶解するのであれば特に制限はなく、形成される金属酸化物薄膜（即ち、チャネル層、ゲート絶縁層および／またはソース電極・ドレイン電極）の厚さなどに応じて適宜調整することができる。例えば、金属塩含有組成物中の金属塩の含有量（濃度）は約０．００５ｍｏｌ／Ｌ以上かつ約１ｍｏｌ／Ｌ以下の範囲であってよい（室温下の組成物全体基準）。
特にチャネル層形成についていえば、Ｚｎを含む塩、Ｉｎを含む塩およびＧａを含む塩を含んで成る組成物を用いる場合、それぞれ等モルずつ用いてよく、例えば各０．０１〜０．５ｍｏｌ／Ｌ程度、好ましくは各０．０５〜０．１５ｍｏｌ／Ｌ程度（一例を挙げれば約０．１ｍｏｌ／Ｌ）の濃度であってよい（室温下の組成物全体基準）。
ゲート絶縁層の形成についていえば、金属塩含有組成物に含まれる金属塩が、Ｂａ（バリウム）、Ｙ（イットリウム）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｔａ（タンタル）およびＡｌ（アルミニウム）から成る群から選択される少なくとも１種類以上の金属の塩であることが好ましい。あくまでも例示にすぎないが、これらいずれかの金属の塩を含んだ組成物を用いる場合、金属塩濃度は例えば０．０５〜１ｍｏｌ／Ｌ、好ましくは０．２〜０．８ｍｏｌ／Ｌ程度であってよい（室温下の組成物全体基準）。
また、ソース電極・ドレイン電極の形成についていえば、金属塩含有組成物に含まれる金属塩が導電性金属の塩であることが好ましい。例えば、Ｚｎ（亜鉛）、Ａｌ（アルミニウム）、Ｉｎ（インジウム）、Ｓｎ（スズ）、Ｍｏ（モリブデン）、Ｉｒ（イリジウム）およびＲｕ（ルテニウム）から成る群から選択される少なくとも１種類以上の金属の塩であることが好ましい。これらいずれかの金属の塩を含んだ組成物を用いる場合、金属塩濃度は例えば０．０５〜１ｍｏｌ／Ｌ、好ましくは０．２〜０．８ｍｏｌ／Ｌ程度であってよい（室温下の組成物全体基準）。
金属塩含有組成物に含まれる有機溶媒は、金属塩および多価カルボン酸を安定に溶解できるものであれば特に制限はない。例えば、有機溶剤としては、メタノール、エタノール、エチレングリコール、プロピレングリコール、１，３−プロパンジオール、１，３−ブタンジオール、３−メトキシメチルブタノール（例えば３−メトキシ−３−メチル−１−ブタノール）、Ｎ−メチルピロリドンおよびテルピネオールなどから成る群から選択される少なくとも１種類以上の有機溶剤であってよい。このような有機溶媒の含有量は、特に制限されるわけではないが、例えば６０〜９０重量％程度、好ましくは６８〜８５重量％程度であってよい（組成物全体基準）。
金属塩含有組成物には水が含まれている。ここで、金属塩と、多価カルボン酸と、有機溶媒とを含有する溶液は、かかる溶液としての水分含有量が約０．０５重量％以上であることが好ましい。このような水分含有量は、組成物全体を基準にして、より好ましくは１重量％〜５０重量％、更に好ましくは５重量％〜２０重量％である。
金属塩含有組成物に含まれている水の形態は、特に制限はなく、いずれの形態であってもかまわない。例えば、水が、当該組成物に含まれる金属塩の水和物に起因するものであってよい。あるいは、金属塩含有組成物に含まれる有機溶媒自体が水を含有していてもよい。いずれの形態であるにせよ、組成物全体を基準にした水分含有量が約０．０５重量％以上であることが好ましい。
《製造プロセス》
第１実施形態
次に、図２（ａ）〜（ｅ）を参照しながら、図１に示す薄膜トランジスタ（ＴＦＴ）１００の製造工程について例示する。
薄膜トランジスタ１００の製造に際しては、まず、工程（ｉ）を実施する。つまり、図２（ａ）に示すように、基板６０上にゲート電極２０を形成する。
基板６０の材質としては、ガラス、アルミナ、ガラス−アルミナ複合材、シリコン、エポキシ樹脂、ポリイミド樹脂またはステンレス鋼などを挙げることができる。本実施形態は基板６０としてガラス基板を用いる。基板６０の厚さは、好ましくは約５０μｍ〜約１８００μｍの範囲、より好ましくは約２００μｍ〜約８００μｍの範囲（例えば約７００μｍ）である。
ゲート電極２０は基板上の所定の位置に形成される。ゲート電極２０の材質としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）および／または亜鉛（Ｚｎ）等の金属材料、あるいは、酸化スズ（ＳｎＯ２）、酸化インジウムスズ（ＩＴＯ）、フッ素含有酸化スズ（ＦＴＯ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）、酸化白金（ＰｔＯ２）などの導電性酸化物などを挙げることができる。ゲート電極の形成方法は、特に制限されるものではなく、常套の電極形成法を採用してよい。例えば、ゲート電極を印刷法・印刷プロセスによって形成してよいし、あるいは、真空蒸着法やスパッタ法などによって形成してもよい。本実施形態としては、マスクを用いたスパッタ法でＩＴＯを成膜することによってゲート電極を形成する。ゲート電極２０の厚さは、好ましくは約１０ｎｍ〜約１００ｎｍの範囲、より好ましくは約１５ｎｍ〜約５０ｎｍの範囲（例えば約３０ｎｍ）である。
工程（ｉ）に引き続いて工程（ｉｉ）を実施する。つまり、図２（ｂ）に示すように、ゲート電極２０を覆うように基板６０上にゲート絶縁層３０を形成する。
ゲート絶縁層３０は樹脂系または無機絶縁物系の絶縁膜であり得る。樹脂系の絶縁膜としては、例えば、エポキシ樹脂、ポリイミド（ＰＩ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリフェニレンオキシド樹脂（ＰＰＯ）、ポリビニルピロリドン（ＰＶＰ）樹脂などから成る膜を挙げることができる。一方、無機絶縁物系の絶縁膜としては、例えば、タンタル酸化物（Ｔａ２Ｏ５等）、アルミニウム酸化物（Ａｌ２Ｏ３等）、シリコン酸化物（ＳｉＯ２等）、ゼオライト酸化物（ＺｒＯ２等）、チタン酸化物（ＴｉＯ２等）、イットリウム酸化物（Ｙ２Ｏ３等）、ランタン酸化物（Ｌａ２Ｏ３等）、ハフニウム酸化物（ＨｆＯ２等）などの金属酸化物や、それらの金属の窒化物などから成る膜を挙げることができる。チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）などの誘電体から成る膜を挙げることができる。
ゲート絶縁層３０の形成も印刷法・印刷プロセスによって行ってもよいし、あるいは、真空蒸着法やスパッタ法などを使用してもよい。樹脂系絶縁膜の形成の場合では特に、樹脂材料を媒体に混合させたコーティング剤（感光剤を含むレジストであってもよい）を被形成位置に対して塗布した後で乾燥に付し、熱処理を施して硬化させることによって、ゲート絶縁層３０を形成することができる。一方、無機絶縁物系の場合では、マスクを用いた薄膜形成法（スパッタ法など）などによってゲート絶縁層３０を形成することができる。本実施形態としては、タンタル酸化物膜（Ｔａ２Ｏ５）をスパッタ法で形成してゲート絶縁層３０とする。ゲート絶縁層３０の厚さは、好ましくは約０．１μｍ〜約２μｍの範囲、より好ましくは約０．２μｍ〜約１μｍの範囲（例えば約０．３μｍ）である。
工程（ｉｉ）に引き続いて工程（ｉｉｉ）を実施する。つまり、図２（ｃ）に示すようにゲート絶縁層３０の上に金属塩含有組成物を塗布してチャネル前駆体層１１を形成した後、チャネル前駆体層１１を加熱処理してチャネル層１０を得る（図２（ｄ）参照）。
金属塩含有組成物の塗布方法は、特に制限されない。例えば、スプレーコート、スピンコート、スクリーン印刷、グラビアコート、バーコート、ロールコート、ダイコートまたはインクジェットなどの手法を金属塩含有組成物の塗布方法として用いてよい。これら塗布方法は、金属塩含有組成物の粘度に応じて適宜選択すればよく、それによって、均一な前駆体層厚さ（即ち均一な膜厚）を形成することができる。チャネル前駆体層１１の厚さは、好ましくは約３０μｍ〜約３００μｍの範囲、より好ましくは約５０μｍ〜約１５０μｍの範囲（例えば約７０μｍ）である。
チャネル前駆体層１１の加熱処理で前駆体層が焼成に付されることによって、その前駆体層１１からチャネル層１０が形成されることになる。かかる加熱処理は、一次加熱工程と二次加熱工程との２段階で行うことが好ましい。具体的には、一次加熱工程として１００℃以上かつ２５０℃以下の温度条件下でチャネル前駆体１１の乾燥処理を１〜１５分程度行った後、二次加熱工程として４００℃以上かつ６００℃以下（より好ましくは４００℃以上かつ５００℃以下）の実質的な焼成処理を１０〜６０分程度行うことが好ましい。一次加熱工程を経ずに４００℃以上の加熱処理を行うと、得られる金属酸化物膜（即ち“チャネル層”）が不均一になり易く、斑状痕などが発生し易くなるからである。このような“不均一”が生じると、薄膜トランジスタの特性が安定し得ず、実用価値が損なわれてしまう。
一次加熱工程の温度は、金属塩含有組成物に含まれる有機溶媒の種類に応じて適宜選択すればよい。しかしながら、金属塩含有組成物には水分が含まれるので、その観点から１００℃以上であることが好ましく、それゆえ一次加熱工程の下限温度は１００℃であることが好ましい。一方、一次加熱工程の温度が必要以上に高くなると一次加熱工程後に形成される中間酸化物膜が均一になりにくいので、その観点から一次加熱工程の上限温度は２５０℃であることが好ましい。
二次加熱工程の温度は、金属酸化物膜の形成を促進させるものである。しかしながら、必要以上に二次加熱工程の温度が低くなると金属酸化物膜中にて残渣が多くなり、チャネル層の半導体特性が低下し易くなるので、その観点から４００℃以上であることが好ましい。つまり、二次加熱工程の下限温度は４００℃であることが好ましい。一方、二次加熱工程の上限温度については、基板６０の耐熱温度や金属酸化物膜の性質によって適宜決定すればよい。例えば基板としてガラス基板を用いた場合では５００℃程度が二次加熱工程の上限温度となり得る。また、耐熱性の高い基板を用いた場合であっても、６００℃を超えると金属酸化物膜（例えばＩｎ−Ｇａ−Ｚｎ系アモルファス金属酸化物膜など）が結晶化して信頼性を低下させ得るので、その観点から二次加熱工程の上限温度は６００℃であることが好ましい。
工程（ｉｉｉ）の加熱処理時の圧力条件は特に制限されない。例えば、かかる圧力条件は大気圧条件下であってよい。
加熱手段としては、例えば加熱炉を用いてよい。加熱炉内に「ゲート電極２０、ゲート絶縁層３０およびチャネル前駆体層１１を備えた基板６０」を供すことによって、チャネル前駆体層を全体的に加熱処理することができる。
工程（ｉｉｉ）の加熱処理によって最終的に得られるチャネル層１０の厚さは、好ましくは約８ｎｍ〜約５０ｎｍの範囲、より好ましくは約１０ｎｍ〜約３０ｎｍの範囲（例えば約１５ｎｍ）となり得る。
尚、工程（ｉｉｉ）におけるチャネル前駆体層の加熱処理は、上述のような焼成以外にも、レーザー照射による焼成も可能である。
工程（ｉｉｉ）に引き続いて工程（ｉｖ）を実施する。つまり、図２（ｅ）に示すようにチャネル層１０に接するようにソース電極４０およびドレイン電極５０を形成する。ソース電極・ドレイン電極の材料としては、良好な導電性を持つ金属が好ましく、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ステンレス（ＳＵＳ）などを使用することができる。ソース電極４０およびドレイン電極５０の形成も、特に制限されるものではなく、常套の電極形成法を採用してよい。即ち、ソース電極およびドレイン電極の形成を印刷法・印刷プロセスによって行ってよいし、あるいは、真空蒸着法やスパッタ法などを使用してもよい。本実施形態としては、真空蒸着法を実施することによってアルミ電極を形成してソース電極・ドレイン電極を得る。ソース電極４０およびドレイン電極５０の各厚さは、好ましくは約０．０２μｍ〜約１０μｍの範囲、より好ましくは約０．０３μｍ〜約１μｍの範囲（例えば約０．１μｍ）である。
ソース電極・ドレイン電極の形成後、必要に応じてチャネル層の封止工程や配線層の形成などを行う。
以上のような工程（ｉ）〜（ｉｖ）を経ることによって、図２（ｅ）ないしは図１に示すような薄膜トランジスタ１００を得ることができる。このような製造プロセスでは、チャネル層１０を構成する「金属酸化物から成る半導体膜」を、従来の塗布法よりも均一で緻密かつ平坦に形成することができる。つまり、チャネル形成に高価な真空装置などを用いず低コストで高性能な薄膜トランジスタを得ることができる。
得られた薄膜トランジスタ１００は、図１に示すように、チャネル層１０、ゲート電極２０、チャネル層１０とゲート電極２０との間に少なくとも位置するゲート絶縁層３０、および、チャネル層１０に接して配置されたソース電極４０およびドレイン電極５０を有して成っている。薄膜トランジスタ１００では、チャネル層１０が金属酸化物から成っており、かかる金属酸化物が上述の金属塩含有組成物から形成された酸化物となっている。特に上述の金属塩含有組成物から形成されたことに起因して、チャネル層１０は、実質的に均一かつ緻密で表面が平坦な薄膜形態を有している。また、好ましくはチャネル層１０の金属酸化物がアモルファス酸化物となっている。更に、好ましくはチャネル層１０のキャリア移動度は１０１８ｃｍ−３未満となっている（その結果、オフ電流が大きくなく好都合なものとなっている）。
例えば、Ｚｎ（亜鉛）を少なくとも含んで成る塩を含んだ金属塩含有組成物を用いてチャネル層を形成した場合では、得られたチャネル層１０がＺｎを含んで成る金属酸化物から成る膜形態を有している。また、Ｚｎを含んだ塩に加えて、Ｉｎ（インジウム）およびＧａ（ガリウム）から成る群から選択される少なくも１種類以上の金属の塩を更に含んだ金属塩含有組成物を用いてチャネル層を形成した場合、得られたチャネル層１０がＺｎに加えて、Ｉｎおよび／またはＧａを含んで成る金属酸化物から成る膜形態を有している。ここで特にチャネル層がＺｎ、ＩｎおよびＧａを含んだ金属酸化物から形成された膜形態を有している場合、チャネル層１０の密度が４．０〜５．５ｇ／ｃｍ３程度、例えば４．３〜４．８ｇ／ｃｍ３程度となり得る（膜厚さ１０ｎｍ〜４０ｎｍ程度）。
第１実施形態の変更態様
次に、図３（ａ）〜（ｅ）を参照して、第１実施形態の薄膜トランジスタの製造方法について変更態様を説明する。尚、上述した製造プロセスと同様の点については説明を省略する。
まず、図３（ａ）に示すように、基板６０上にゲート電極２０およびゲート絶縁層３０を形成する。
次いで、図３（ｂ）に示すように、ゲート絶縁層３０の略全体に及ぶように金属塩含有組成物を塗布してチャネル前駆体層１１を形成する。引き続いて、チャネル前駆体層１１を加熱処理して、その前駆体層１１から金属酸化物膜１２を形成する（図３（ｃ）参照）。
次いで、図３（ｄ）に示すように、金属酸化物膜１２を部分的に除去し、ゲート電極２０に対向する位置にチャネル層１０を形成する。かかる金属酸化物膜の部分的な除去は、例えば、ドライエッチングまたはウエットエッチングにより実施できる。
最後に、図３（ｅ）に示すように、チャネル層１０と接するようにソース電極４０およびドレイン電極５０を形成することによって薄膜トランジスタ１００を完成させる。
第２実施形態
図４（ａ）〜（ｅ）を参照して、第２実施形態の薄膜トランジスタの製造方法について説明する。本実施形態は、チャネル層の形成のみならず、ゲート絶縁層の形成に対しても金属塩含有組成物を用いる形態である。上述した製造プロセスと同様の点については説明を省略する。
まず、図４（ａ）に示すように、基板６０上にゲート電極２０を形成した後、ゲート絶縁層用の金属塩含有組成物を塗布してゲート絶縁前駆体層３１を形成する。ここで、用いられるゲート絶縁層用の金属塩含有組成物は、「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」である。ゲート絶縁層用の金属塩含有組成物に含まれる金属塩は、Ｂａ、Ｙ、Ｚｒ、Ｈｆ、Ｔａ、ＡｌおよびＳｉから成る群から選択される少なくとも１種類以上の金属の塩であることが好ましい。そのような金属の酸化物は高い絶縁性および誘電率を有しているので、その点でゲート絶縁膜として好適となるからである。本実施形態としては、Ａｌを含んだ金属塩を使用する。
次いで、ゲート絶縁前駆体層３１を加熱処理して、かかる前駆体層からゲート絶縁層３０を形成する（図４（ｂ）参照）。かかる加熱処理も、上述のチャネル層形成と同様、一次加熱工程と二次加熱工程との２段階で行うことが好ましい。即ち、一次加熱工程として１００℃以上かつ２５０℃以下の温度条件下でゲート絶縁前駆体層３１の乾燥処理を１〜１５分程度行った後、その二次加熱工程として４００℃以上かつ６００℃以下（より好ましくは４００℃以上かつ５００℃以下）の焼成処理を１０〜６０分程度行うことが好ましい。
ゲート絶縁層の形成後、図４（ｃ）に示すようにゲート絶縁層３０の上に金属塩含有組成物を塗布してチャネル前駆体層１１を形成した後、チャネル前駆体層１１を加熱処理してチャネル層１０を形成する（図４（ｄ）参照）。
最後に、図４（ｅ）に示すように、チャネル層１０と接するようにソース電極４０およびドレイン電極５０を形成することによって薄膜トランジスタ１００を完成させる（ソース電極・ドレイン電極の形成後においては、必要に応じて、チャネル層の封止工程や配線層の形成などを行ってよい）。
このような薄膜トランジスタ１００では、上記金属塩に起因して、ゲート絶縁膜３０がＢａ、Ｙ、Ｚｒ、Ｈｆ、Ｔａ、ＡｌおよびＳｉから成る群から選択される少なくとも１種類以上の金属の酸化物膜から構成されたものとなる。
本実施形態では、チャネル層１０だけでなく、ゲート絶縁層３０も同様に簡便な手法で作製することができるので、大面積な薄膜トランジスタを更に低コストで作製することができる。
第３実施形態
図５（ａ）〜（ｅ）を参照して、第３実施形態の薄膜トランジスタの製造方法について説明する。本実施形態は、チャネル層のみならず、ソース電極・ドレイン電極の形成に対しても金属塩含有組成物を用いる形態である。上述した製造プロセスと同様の点については説明を省略する。
図５（ａ）〜（ｃ）は、図２（ａ）〜（ｄ）に相当する態様である。つまり、まず図５（ａ）に示すように、基板６０上にゲート電極２０およびゲート絶縁層３０を形成する。次いで、図５（ｂ）に示すようにゲート絶縁層３０の上に金属塩含有組成物を塗布してチャネル前駆体層１１を形成した後、チャネル前駆体層１１を加熱処理して図５（ｃ）に示すようなチャネル層１０を形成する。
引き続いて、チャネル層１０と接するように、ソース電極・ドレイン電極形成用の金属塩含有組成物を塗布してソース電極・ドレイン電極の前駆体層４１，５１を形成する（図５（ｄ）参照）。ここで、用いられるソース・ドレイン電極形成用の金属塩含有組成物は、「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」である。ソース・ドレイン電極形成用の金属塩含有組成物に含まれる金属塩は、Ｚｎ、Ａｌ、Ｉｎ、Ｓｎ、Ｍｏ、ＩｒおよびＲｕから成る群から選択される少なくとも１種類以上の金属の塩であることが好ましい。そのような金属の単体あるいは複合酸化物は導電体を成し得るので、その点でソース電極・ドレイン電極として好適となるからである。本実施形態としては、Ｉｎを含んだ金属塩およびＳｎを含んだ金属塩を使用する。
次いで、ソース電極・ドレイン電極の前駆体層４１，５１を加熱処理して、かかる前駆体層からソース電極４０およびドレイン電極５０を形成する（図５（ｅ）参照）。ここでの加熱処理も、上述のチャネル層形成と同様、一次加熱工程と二次加熱工程との２段階で行うことが好ましい。即ち、一次加熱工程として１００℃以上かつ２５０℃以下の温度条件下でソース電極・ドレイン電極の前駆体層４１，５１の乾燥処理を１〜１５分程度行った後、その二次加熱工程として４００℃以上かつ６００℃以下（より好ましくは４００℃以上かつ５００℃以下）の焼成処理を１０〜６０分程度行うことが好ましい。
ソース電極・ドレイン電極の形成後においては、必要に応じて、チャネル層の封止工程や配線層の形成などが行われ得る。以上のような工程を経ることによって薄膜トランジスタ１００を得ることができる。
このような薄膜トランジスタ１００では、上記金属塩に起因して、ソース電極・ドレイン電極４０，５０がＺｎ、Ａｌ、Ｉｎ、Ｓｎ、Ｍｏ、ＩｒおよびＲｕから成る群から選択される少なくとも１種類以上の金属の酸化物膜から構成されたものとなる。
本実施形態では、チャネル層のみならず、ソース電極・ドレイン電極４０，５０も簡便な手法で作製することができるので、大面積な薄膜トランジスタを更に低コストで作製することができる。
第４実施形態
次に、図７（ａ）〜（ｆ）を参照しながら、図６に示すような薄膜トランジスタ（ＴＦＴ）１００の製造プロセスについて例示する。かかる製造プロセスは［発明の概要］で説明した工程（ｉ）’〜（ｖｉ）’に相当するものである。上述した製造プロセスと同様の点については説明を省略する。
まず、工程（ｉ）’として金属箔９０を用意し、次いで、工程（ｉｉ）’として金属箔９０の上にゲート絶縁層３０を形成する（図７（ａ）参照）。
金属箔９０は、ゲート絶縁層３０やチャネル層１０を支持する部材として機能するものの、最終的には電極材料として利用される。それゆえ、金属箔９０を構成する金属としては、導電性を有し且つ融点が比較的高い金属が好ましい。例えば、金属箔９０を構成する金属として、銅（Ｃｕ、融点：１０８３℃）、ニッケル（Ｎｉ、融点：１４５３℃）、アルミニウム（Ａｌ、融点：６６０℃）、ステンレス（ＳＵＳ）を使用することができる。
ゲート絶縁層３０は、実施形態１または２と同様の手法で形成することができる。つまり、マスクを用いた薄膜形成法（スパッタ法など）などによってゲート絶縁層３０を形成してよいし、あるいは、ゲート絶縁層用の金属塩含有組成物の塗布・加熱処理によってゲート絶縁層３０を形成してもよい。
工程（ｉｉ）’に引き続いて工程（ｉｉｉ）’を実施する。つまり、図７（ｂ）に示すようにゲート絶縁層３０の上に金属塩含有組成物を塗布してチャネル前駆体層１１を形成した後、チャネル前駆体層１１を加熱処理してチャネル層１０を形成する（図７（ｃ）参照）。より具体的には、「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」の塗布および加熱処理を実施してチャネル層１０を形成する。
引き続いて工程（ｉｖ）’を実施する。つまり、図７（ｄ）に示すように、ソース電極４０およびドレイン電極５０をその両端がチャネル層１０と金属箔９０とに接するように形成する。かかるソース電極４０およびドレイン電極５０の形成方法としては、実施形態１または３と同様の手法で形成することができる。つまり、真空蒸着法やスパッタ法などによってソース電極・ドレイン電極を形成してよいし、あるいは、ソース・ドレイン電極用の金属塩含有組成物の塗布・加熱処理によってソース電極・ドレイン電極を形成してもよい。
次いで、工程（ｖ）’を実施する。つまり、チャネル層１０、ソース電極４０およびドレイン電極５０を覆うように封止層７０を形成する（図７（ｅ）参照）。封止層７０を構成する材料としては、硬化後に可撓性を有する樹脂材料が好ましい。このような樹脂材料としては、例えば、エポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、それらの複合物等が挙げられる。これらの樹脂材料は、可撓性や寸法安定性などの性質に優れており、得られる薄膜トランジスタにフレキシブル性を付与する点で好ましい。
封止層７０の形成方法は特に限定されないが、例えば未硬化の液状樹脂をスピンコートなどで塗布する方法や、未硬化の樹脂をフィルム状にして金属箔９０の上面に貼り合わせる方法や、フィルム状の封止層７０の表面に接着性材料を塗布し、該接着性材料を介して金属箔９０の上面に貼り合わせる方法などを採用することができる。このような貼り合わせに際しては、ロールラミネート、真空ラミネート、熱プレスなどで加熱しながら加圧する手法などを適宜採用することができる。
最後に、工程（ｖｉ）’を実施する。つまり、図７（ｆ）に示すように、支持体として機能していた金属箔９０をエッチングすることによって、ゲート電極２０および取出し電極８０ａ，８０ｂを形成する。金属箔９０のエッチングは、特に制限されず、常套の方法（例えばフォトリソグラフィーを用いたエッチングなど）で行ってよい。
以上のような工程（ｉ）’〜（ｖｉ）’を経ることによって、図６ないしは図７（ｆ）に示すような薄膜トランジスタ１００を得ることができる。このような製造プロセスであっても、チャネル層１０を構成する「金属酸化物から成る半導体膜」を、従来の塗布法よりも緻密で均一かつ平坦に形成することができ、それゆえ、チャネル形成に高価な真空装置などを用いずに低コストで高性能な薄膜トランジスタを得ることができる。また、本実施形態の製造方法によれば、トランジスタ１００の支持体が可撓性を呈する樹脂封止層７０となるので、フレキシブル性を具備した薄膜トランジスタを比較的簡易に得ることができる。更には、本実施形態の製造方法によれば、金属箔９０を支持体としてその上面にゲート絶縁膜３０、チャネル層１０、ソース電極４０およびドレイン電極５０を形成した後で、金属箔９０上に封止層７０を形成しているので、チャネル層１０のみならずゲート絶縁膜３０やソース電極４０およびドレイン電極５０の作製までを封止樹脂の耐熱温度よりも高い焼成プロセスで実行することができる。
得られた薄膜トランジスタ１００は、図６に示すように、ゲート電極２０と、チャネル層１０と、ゲート絶縁層３０と、ソース電極４０と、ドレイン電極５０と、封止層７０と、取出し電極８０ａ、８０ｂとを有して成る。具体的には、金属箔をエッチングすることによって形成されたゲート電極２０および取出し電極８０ａ、８０ｂと、チャネル層１０と、それらの間に形成されたゲート絶縁膜３０と、チャネル層１０および取出し電極８０ａ、８０ｂにそれぞれ接しているソース電極４０およびドレイン電極５０と、チャネル層１０とソース電極４０およびドレイン電極５０を封止する封止層７０とが設けられている。ゲート電極２０および取出し電極８０ａ、８０ｂは同一の金属箔から形成されたものであるので、図示するように、互いに同一平面状に位置している。ソース電極４０、ドレイン電極５０は、その一端がチャネル層１０およびゲート絶縁層３０の外縁よりも外側まで延びており、チャネル層１０と取出し電極８０ａ、８０ｂとを相互に電気的に接続している。
なお、図示していないが、チャネル層１０の上に、少なくともチャネル層１０を封止する別の保護層が形成されていてもよい。このような保護層があれば、封止工程によるチャネル層の損傷を防ぐことができ、バックチャネルの更なる安定化につながるので、トランジスタ特性の向上と安定とをより好適に図ることができる。かかる保護層の材質としては、例えばフッ素樹脂、ポリイミド樹脂のような熱硬化性樹脂、ＳｉＯ２、Ａｌ２Ｏ３などの酸化物あるいはＳｉＮなどの窒化物を使用できる。
第５実施形態
図９（ａ）〜（ｆ）を参照しながら、図８に示すような薄膜トランジスタ（ＴＦＴ）１００の製造プロセスについて例示する。上述した製造プロセスと同様の点については説明を省略する。
まず、図９（ａ）に示すように、金属箔９０を用意し、その上にゲート絶縁層３０を形成する。マスクを用いた薄膜形成法（スパッタ法など）などによってゲート絶縁層３０を形成してよいし、あるいは、ゲート絶縁層用の金属塩含有組成物の塗布・加熱処理によってゲート絶縁層３０を形成してもよい。
次いで、図９（ｂ）に示すように、ソース電極４０およびドレイン電極５０をその両端がチャネル層１０および金属箔９０に接するように形成する。真空蒸着法やスパッタ法などによってソース電極・ドレイン電極を形成してよいし、あるいは、ソース電極・ドレイン電極用の金属塩含有組成物の塗布および加熱処理によってソース・ドレイン電極を形成してもよい。
次いで、図９（ｃ）に示すように、「金属塩、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸（金属塩に対する多価カルボン酸のモル比が０．５〜４．０）、有機溶媒および水を含んで成る金属塩含有組成物」を、ソース電極４０およびドレイン電極５０と接するようにゲート絶縁層３０の上に塗布して、チャネル前駆体層１１を形成する。そして、チャネル前駆体層１１を加熱処理することによって、かかる前駆体層１１からチャネル層１０を形成する（図９（ｄ）参照）。
次いで、図９（ｅ）に示すように、チャネル層１０、ゲート絶縁層３０、ソース電極４０およびドレイン電極５０を覆うように、金属箔９０の上面に封止層７０を形成する。かかる封止層７０は、実施形態４と同様の手法で形成してよい。
最後に、図９（ｆ）に示すように、支持体として機能していた金属箔９０をエッチングすることによって、ゲート電極２０および取出し電極８０ａ、８０ｂを形成して薄膜トランジスタ１００を完成させる。
得られた薄膜トランジスタ１００は、図８に示すように、ゲート電極２０と、チャネル層１０と、ゲート絶縁層３０と、ソース電極４０と、ドレイン電極５０と、封止層７０と、取出し電極８０ａ、８０ｂとを有して成る。より具体的には、金属箔をエッチングすることによって形成されたゲート電極２０および取出し電極８０ａ、８０ｂと、チャネル層１０と、それらの間に形成されたゲート絶縁膜３０と、チャネル層１０および取出し電極８０ａ、８０ｂにそれぞれ接しているソース電極４０およびドレイン電極５０と、チャネル層１０およびソース電極・ドレイン電極４０，５０を封止する封止層７０とが設けられている。
《画像表示装置》
図１０に画像表示装置１０００の一例を示す。図１０では、画像表示装置１０００の全体の外観が示されている。
画像表示装置１０００は、例えば、有機ＥＬディスプレイである。図示するように、画像表示装置１０００は、ＴＦＴ部１１００と、ドライバ部（１２００、１３００）と、ＥＬ部１４００とから構成されており、ＴＦＴ部１１００の各画素に上記実施形態１〜５に係る薄膜トランジスタ１００が含まれている。
具体的には、薄膜トランジスタ１００は、ＥＬ部１４００が備える有機ＥＬ素子の下に形成されており、薄膜トランジスタ１００を備える駆動用ＴＦＴ素子のドレイン電極５０は、有機ＥＬ素子に接続されている。なお、有機ＥＬ素子の上には、透明電極が形成されている。加えて、その上には、保護フィルム（例えば、ＰＥＴ、ＰＥＮなどの樹脂フィルム）が形成されている。
以上、本発明の実施形態について説明してきたが、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。
例えば、本発明に係る薄膜トランジスタは、種々の形態で実現することができる。例示すれば、図１１〜１３に示すような形態の薄膜トランジスタ１００を挙げることができる。
●図１１に示す薄膜トランジスタ１００では、基板６０の上にソース電極４０およびドレイン電極５０が形成されており、ソース電極４０とドレイン電極５０との間にチャネル層１０がそれぞれに接するように形成されている。ゲート絶縁層３０はチャネル層１１およびソース電極・ドレイン電極４０，５０を覆うように形成されている。ゲート絶縁層３０の上にはチャネル層１０と対向する位置にゲート電極２０が形成されている。チャネル層１０、ゲート絶縁層３０、ソース電極４０およびドレイン電極５０は上記実施形態１〜３などで説明した方法で形成することができる。
●図１２に示す薄膜トランジスタ１００では、基板６０の上にゲート電極２０およびゲート絶縁膜３０がこの順で形成されている。ゲート絶縁膜３０上にはソース電極４０およびドレイン電極５０が形成されており、チャネル層１０がソース電極４０およびドレイン電極５０に接するようにしてゲート絶縁膜３０上のゲート電極２０と対向する位置に形成されている。チャネル層１０、ゲート絶縁層３０、ソース電極４０およびドレイン電極５０は上記実施形態１〜３などで説明した方法で形成することができる。
●図１３に示す薄膜トランジスタ１００では、基板６０の上にチャネル層１０が形成されており、その上にソース電極４０およびドレイン電極５０がチャネル層１０に接するようにして形成されている。ゲート絶縁層３０はチャネル層１１およびソース電極・ドレイン電極４０，５０を覆うように形成されている。ゲート絶縁層３０の上のチャネル層１０と対向する位置にはゲート電極２０が形成されている。チャネル層１０、ゲート絶縁層３０、ソース電極４０およびドレイン電極５０は上記実施形態１〜３などで説明した方法で形成することができる。
最後に、本発明は下記の態様を有するものであることを確認的に述べておく。
第１態様：ゲート電極、ソース電極、ドレイン電極、チャネル層およびゲート絶縁層を有して成る電界効果トランジスタの製造方法であって、
金属塩、
−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸、
有機溶媒、および
水
を含んで成り、前記金属塩に対する前記多価カルボン酸のモル比が０．５以上かつ４．０以下となった金属塩含有組成物を用いて前記チャネル層を形成することを特徴とする、電界効果トランジスタの製造方法。
第２態様：上記第１態様において、前記多価カルボン酸が、マレイン酸、シトラコン酸、フタル酸およびトリメリット酸から成る群から選択される１種以上であることを特徴とする電界効果トランジスタの製造方法。
第３態様：上記第１態様または第２態様において、前記水が前記金属塩の水和物に起因していることを特徴とする電界効果トランジスタの製造方法。
第４態様：上記第１態様〜第３態様のいずれかにおいて、前記金属塩含有組成物に含まれる前記金属塩が、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｃｒ、Ｗ、Ｆｅ、Ｎｉ、Ｃｕ、Ａｇ、Ｚｎ、Ａｌ、Ｇａ、Ｉｎ、ＳｎおよびＳｂから成る群から選択される１種以上の塩であることを特徴とする電界効果トランジスタの製造方法。
第５態様：上記第１態様〜第４態様のいずれかにおいて、前記金属塩含有組成物に含まれる前記金属塩が、Ｚｎを少なくとも含んで成る金属の塩であることを特徴とする電界効果トランジスタの製造方法。
第６態様：上記第５態様において、前記金属塩含有組成物に含まれる前記金属塩が、ＩｎおよびＧａから成る群から選択される１種以上の金属の塩を更に含んで成ることを特徴とする電界効果トランジスタの製造方法。
第７態様：上記第１態様〜第６態様のいずれかにおいて、前記金属塩が、硝酸塩、硫酸塩、カルボン酸塩、ハロゲン化物、アルコキシドおよびアセチルアセトン塩から成る群から選択される１種以上であることを特徴とする電界効果トランジスタの製造方法。
第８態様：上記第１態様〜第７態様のいずれかにおいて、
（ｉ）基板上にゲート電極を形成する工程、
（ｉｉ）前記ゲート電極を覆うように前記基板上に前記ゲート絶縁層を形成する工程、
（ｉｉｉ）前記ゲート絶縁層の上に前記金属塩含有組成物を供してチャネル前駆体層を形成し、該チャネル前駆体層を加熱処理して前記チャネル層を形成する工程、ならびに
（ｉｖ）前記チャネル層と接するように前記ソース電極および前記ドレイン電極を形成する工程
を含んで成ることを特徴とする電界効果トランジスタの製造方法。
第９態様：上記第１態様〜第７態様のいずれかにおいて、
（ｉ）’金属箔を用意する工程、
（ｉｉ）’前記金属箔上に前記ゲート絶縁層を形成する工程、
（ｉｉｉ）’前記ゲート絶縁層上に前記金属塩含有組成物を供してチャネル前駆体層を形成し、該チャネル前駆体層を加熱処理して前記チャネル層を形成する工程、
（ｉｖ）’前記チャネル層と接するように前記ソース電極および前記ドレイン電極を形成する工程、
（ｖ）’前記チャネル層、前記ソース電極および前記ドレイン電極を覆うように封止層を形成する工程、ならびに
（ｖｉ）’前記金属箔をエッチングして前記ゲート電極を形成する工程
を含んで成ることを特徴とする電界効果トランジスタの製造方法。
第１０態様：上記第１態様〜第９態様のいずれかにおいて、前記ゲート絶縁層の形成に対しても前記金属塩含有組成物を用いており、
前記ゲート絶縁層の形成に用いる前記金属塩含有組成物に含まれる前記金属塩がＢａ、Ｙ、Ｚｒ、Ｈｆ、ＴａおよびＡｌから成る群から選択される１種以上の金属の塩であることを特徴とする電界効果トランジスタの製造方法。
第１１態様：上記第１態様〜第１０態様のいずれかにおいて、前記ソース電極および／または前記ドレイン電極の形成に対しても前記金属塩含有組成物を用いており、
前記ソース電極および／または前記ドレイン電極の形成に用いる前記金属塩含有組成物に含まれる前記金属塩が導電性金属の塩であることを特徴とする電界効果トランジスタの製造方法。
第１２態様：上記第１態様〜第１１態様のいずれかの製造方法で得られる電界効果トランジスタであって、
チャネル層、
ゲート電極、
前記チャネル層と前記ゲート電極との間に少なくとも位置するゲート絶縁層、および
前記チャネル層に接して配置されたソース電極およびドレイン電極
を有して成り、
前記チャネル層が金属酸化物を含んで成り、該金属酸化物が、前記金属塩含有組成物から形成された酸化物であることを特徴とする、電界効果トランジスタ。
第１３態様：上記第１２態様において、前記チャネル層における表面の算術平均粗さＲａが１０ｎｍ以下となっていることを特徴とする電界効果トランジスタ。
第１４態様：上記第５態様に従属する上記第１２態様または第１３態様において、前記金属酸化物が、Ｚｎを含んで成る金属酸化物であることを特徴とする電界効果トランジスタ。
第１５態様：上記第６態様に従属する上記第１４態様において、前記金属酸化物が、ＩｎおよびＧａから成る群から選択される１種以上の金属を更に含んで成る金属酸化物であることを特徴とする電界効果トランジスタ。
第１６態様：上記第１４態様または第１５態様において、前記金属酸化物が４．０〜５．５ｇ／ｃｍ３の密度を有していることを特徴とする電界効果トランジスタ。
第１７態様：上記第１２態様〜第１６態様のいずれかにおいて、前記金属酸化物がアモルファス酸化物であることを特徴とする電界効果トランジスタ。
第１８態様：上記第１０態様に従属する上記第１２態様〜第１７態様のいずれかにおいて、前記ゲート絶縁層が金属酸化物を含んで成り、該金属酸化物が前記ゲート絶縁層形成用の前記金属塩含有組成物から形成された酸化物であって、Ｂａ、Ｙ、Ｚｒ、Ｈｆ、Ｔａ、ＡｌおよびＳｉから成る群から選択される１種以上の金属の酸化物であることを特徴とする電界効果トランジスタ。
第１９態様：上記第１１態様に従属する上記第１２態様〜第１８態様のいずれかにおいて、前記ソース電極および／または前記ドレイン電極が導電性金属酸化物を含んで成り、該導電性金属酸化物が前記ソース電極および／または前記ドレイン電極形成用の前記金属塩含有組成物から形成された酸化物であることを特徴とする電界効果トランジスタ。
第２０態様：上記第１２態様〜第１９態様のいずれかにおいて、前記電界効果トランジスタが薄膜トランジスタ（ＴＦＴ）であることを特徴とする電界効果トランジスタ。
《金属酸化物薄膜の特性確認試験》
（実施例１）
硝酸亜鉛六水和物０．８９２４ｇ（０．００３ｍｏｌ）、マレイン酸０．５２２１ｇ（０．００４５ｍｏｌ）、３−メトキシ−３−メチル−１−ブタノール（ＭＭＢ：製品名ソルフィットファイングレード、クラレ株式会社製）７．９６ｇを混合し、超音波バスで１０分〜３０分間超音波処理して金属塩の含有量が０．３ｍｏｌ／Ｌの溶液（金属塩含有組成物）を調製し、その性状を確認した。
次に、調製した溶液をスライドガラス（ガラス基板）上にスピンコート（２０００ｒｐｍ×３０秒間）した後、送風乾燥炉にて１５０℃×１０分間一次加熱した後、基板表面に形成された金属複合体薄膜の外観観察を行った。さらに、電気マッフル炉で５００℃×３０分間空気中で基板を二次加熱（焼成）した後、基板表面に形成された金属酸化物薄膜の外観観察を行った。尚、基板表面に形成される金属複合体薄膜及び金属酸化物薄膜の膜厚は０．０３μｍ以上かつ０．０５μｍ以下の範囲であった。
（実施例２〜４６）
金属塩、多価カルボン酸、モル比、有機溶媒および水含量を変えて、実施例１と同様の操作を行った。また、一次加熱後及び二次加熱後に基板表面の外観観察を行った。実施例１〜４６の組成および観察結果を表１に示す。
尚、表１において、モル比とは金属塩に対する多価カルボン酸のモル比を意味する。外観１は一次加熱後の金属複合体薄膜の外観、外観２は二次加熱後の金属酸化物薄膜の外観を意味する。クラックは二次加熱後の金属酸化物薄膜におけるクラックの有無を意味する。また、実施例４３〜４６においては、２種類の金属硝酸塩を等モル混合したものを使用した。
また、表１および後述する表２における３−メトキシ−３−メチル−１−ブタノール（ＭＭＢ）は、水を０．０５重量％程度含有していた。
（比較例１〜１３）
金属塩として硝酸亜鉛を使用し、カルボン酸等の種類や使用量を変え、実施例１と同様の操作を行った。また、実施例１と同様の観察を行った。その結果を、表２に示す。なお、基板表面に形成された金属複合体薄膜および金属酸化物薄膜の膜厚は０．０５μｍ以上かつ１μｍ以下の範囲であった。
実施例１〜４６では、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−のシス型構造を有する多価カルボン酸を、金属塩に対して１．５倍のモル比で混合して有機溶剤に溶解させたが、いずれの実施例においても溶液（金属塩含有組成物）の性状は、透明な液体であった。このため、スピンコートによってスライドガラス上に均一に塗布することが可能であった。また、一次乾燥後の基板上に形成される金属複合体薄膜は、均一であって白濁やクラックは認められなかった。
一方、比較例７〜９、１１および１２では、金属塩とカルボン酸等とを有機溶媒と混合しても、溶解させることができないか、又はすぐにゲル状となってスピンコートによりスライドガラス上に塗布することができなかった。また、これら以外の比較例では、透明な溶液となったが、一次加熱後の基板を観察すると、薄膜が白濁したり、表面にムラやクラックが発生していた。そのような基板は、二次加熱後も同じ状態であった。
〈一次乾燥後に形成される金属複合体〉
硝酸亜鉛六水和物０．８９２４ｇ（０．００３ｍｏｌ）、マレイン酸０．５２２１ｇ（０．００４５ｍｏｌ）、メタノール７ｇおよび水１ｇを混合し、超音波バスで１０分〜３０分間処理することにより溶解させた。その後、溶媒を蒸発させることで淡白色の粉体が得られた。この粉体を１５０℃で１０分間加熱すると、粉体の色が黄色〜茶色に変色した。
この黄色〜茶色の粉体をＣＤＣｌ３溶液に溶かし、１Ｈ−ＮＭＲスペクトルを測定するとピークは現れなかった。一方、Ｄ２Ｏ溶液に溶かし、同様に１Ｈ−ＮＭＲスペクトルを測定するとケミカルシフトの位置にピークが観測され、マレイン酸のみのＮＭＲスペクトルと比較して低磁場シフトしていた。
亜鉛と結合していないマレイン酸が残存している場合、ＣＤＣｌ３溶液にマレイン酸が溶解するため、黄色〜茶色の上記粉体をＣＤＣｌ３溶液に溶かしたサンプルでマレイン酸のＮＭＲスペクトルが観測されるはずである。しかしながら、マレイン酸のＮＭＲスペクトルが観察されなかったことからＤ２Ｏ溶液に溶かした場合のスペクトルのケミカルシフトの状況から考えて、上記粉体は亜鉛：マレイン酸＝１：１の錯体であると推測された。
尚、亜鉛以外の２価の金属塩と、−Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−のシス型構造を有するマレイン酸以外の多価カルボン酸とを有機溶媒に溶解させた溶液についても、上記と同様の検討を行った結果、金属：マレイン酸＝１：１の錯体と推測されるＮＭＲスペクトルのケミカルシフトが観測された。よって、一次乾燥工程後、基板表面には下記式で表わされる金属複合体の薄膜が形成されることが推定された。尚、下記式においてＭは２価金属である。
〈基板表面の電子顕微鏡写真〉
実施例１で作製した基板の、一次加熱後の基板表面（塗布液をスピンコートした面）の走査型電子顕微鏡（ＳＥＭ）写真を、図１４に示す。また、比較例１、４、５で作製した基板の、一次加熱後の基板表面（塗布液をスピンコートした面）のＳＥＭ写真を、それぞれ図１５、１６および１７に示す。
実施例１の基板表面は均一であり、緻密な金属複合体薄膜が形成されていることが確認された。一方、比較例１の基板は凝集体の形成および、緻密度の低い膜が形成されていることが確認され、比較例４の基板は凝集体の形成が確認され、比較例５の基板は凝集体の形成が確認され、均一、緻密な膜は形成できなかった。
また、実施例１で作製した基板の、二次加熱後の基板表面（塗布液をスピンコートした面）の走査型電子顕微鏡（ＳＥＭ）写真を図１８に示す。また、比較例１、４、５で作製した基板の、二次加熱後の基板表面（塗布液をスピンコートした面）のＳＥＭ写真を、それぞれ図１９、２０および２１に示す。
実施例１の基板表面は均一であり、緻密な金属酸化物薄膜が形成されていることが確認された。一方、比較例１、４、５の基板は不均一であり、クラックが多く認められ、金属酸化物薄膜を形成させた基板としての実用的価値は認められなかった。
〈二次加熱温度〉
二次加熱は、４００℃以上の温度とする必要があり、上記実施例では５００℃とした。二次加熱の上限温度は基板の耐熱温度によって決めることが好ましい。例えば、スライドグラスより耐熱温度が低い基板であれば４００℃に近い温度で二次加熱することが好ましく、逆にスライドグラスよりも耐熱温度が高い基板であれば、基板の耐熱温度に近い温度で二次加熱することが可能である。
〈一次加熱の効果〉
（比較例１４）
調製した溶液を、スライドガラス上にスピンコートした後、送風乾燥炉にて１５０℃×１０分間加熱することなく、電気マッフル炉で５００℃×３０分間空気中で基板を加熱（焼成）した以外は、すべて実施例１と同様の操作を行い、基板表面に形成された金属酸化物薄膜の外観を観察した。すなわち、実施例１において一次加熱を省略して基板上に金属酸化物薄膜を形成させた。
比較例１４の基板表面（塗布液をスピンコートした面）を外観観察した結果、均一性はある程度見られるものの、全体に斑状痕が発生していた。このため、金属酸化物薄膜を形成させた基板としての実用的価値は認められなかった。尚、比較例１４の薄膜表面の電子顕微鏡写真を、図２２に示す。ＳＥＭ写真より、細かいクラックが発生していることを確認した。
実施例１と比較例１４との比較から、同じ塗布液を基板上に塗布しても、所定の温度で一次加熱および二次加熱を順次行わなければ、緻密で均一な金属酸化物薄膜を基板上に形成させることができないことが確認された。
〈水含有量の影響〉
（比較例１５）
水含有量を０．０３重量％とした以外は、すべて実施例１と同様の操作を行った。また、実施例１と同様の外観観察およびＳＥＭ写真撮影を行った。外観を観察したところ、ある程度均一であったが、ＳＥＭ写真を見ると、細かいクラックが全面に発生していることが確認された。なお、比較例１５の基板表面（塗布液をスピンコートした面）のＳＥＭ写真を、図２３に示す。
実施例１と比較例１５との比較から、塗布液中に水分を含まなければ、緻密で均一な金属酸化薄膜を基板上に形成させることができないことが確認された。
《膜密度の確認試験》
本発明に係る金属酸化物膜につき膜密度を確認した。具体的には、以下の示す条件において、金属塩含有組成物の塗布・加熱で得られた膜につき密度を調べた
・測定方法：ＸＲＲ（Ｘ線反射率測定法）
・装置：Ｘ線回折装置（Ｓｍａｒｔ Ｌａｂ Ｒｉｇａｋｕ製）、Ｃｕ−Ｋα線
・ソフトウェア（ＧｌｏｂａｌＦｉｔ）によるフィッティングで膜密度を算出
・原料塗布液：Ｉｎ、ＺｎおよびＧａの金属塩（各０．１Ｍの等モル比：全濃度０．３Ｍ）、ＭＭＢ、マレイン酸および水１０重量％を含んだ混合液
・金属酸化物膜：Ｓｉ（１００）ウエハ上に原料塗布液をスピンコート（２０００ｒｐｍ）し、１５０℃にて１０分間の乾燥に付した後、５５０℃にて３０分間の焼成に付して得られた金属酸化物膜。
Ｘ線反射率測定結果を図２４に示す。本確認試験によって以下の事項を確認することができ、本発明に従って得られる金属酸化物膜（即ち、チャネル層など）が緻密なものであることが分かった。
・フィッティングで求めた膜の密度：４．３９２ｇ／ｃｍ３（フィッティングで求めた膜の厚み：３０．９ｎｍ）
・数種類の塗布液を用いて検討した金属酸化物膜の密度：約４．３ｇ／ｃｍ３〜約４．８ｇ／ｃｍ３
《膜平坦性の確認試験》
本発明に係る金属酸化物膜につき膜平坦性を確認した。具体的には、以下の２種類の膜について、ＡＦＭ（原子間力顕微鏡）によって膜表面を観察した。装置としてはｎａｎｏ−Ｒ２（パシフィック・ナノテクノロジー社製）を使用した。
実施例４７（本発明）
・原料塗布液：Ｉｎ、ＺｎおよびＧａの金属塩（各０．１Ｍの等モル比：全濃度０．３Ｍ）、ＭＭＢ、マレイン酸および水１０重量％を含んだ混合液
・金属酸化物膜：Ｓｉ（１００）ウエハ上に原料塗布液をスピンコート（２０００ｒｐｍ）し、１５０℃にて１０分間の乾燥に付した後、５５０℃にて３０分間の焼成に付して得られた金属酸化物膜。
比較例１６（多価カルボン酸なし）
・原料塗布液：Ｉｎ、ＺｎおよびＧａの各金属塩（各０．１Ｍの等モル比：濃度０．３Ｍ）、ＭＭＢ、水１０重量％を含んだ混合液
・金属酸化物膜：Ｓｉウエハ（１００）上に原料塗布液をスピンコート（２０００ｒｐｍ）し、１５０℃にて１０分間の乾燥に付した後、５５０℃にて３０分間の焼成に付して得られた金属酸化物膜。
ＡＦＭによる膜表面観察の結果を図２５に示す。図２５に示す結果から分かるように、実施例４７（本発明）では金属酸化物膜の膜平坦性が、比較例１６（多価カルボン酸なし）よりも向上していることが分かった。具体的には、実施例４７（本発明）の金属酸化物膜についての表面の算術平均粗さＲａが０．１１ｎｍとなっている一方、比較例１６（多価カルボン酸なし）の金属酸化物膜についての表面の算術平均粗さＲａは１１．１ｎｍとなっていた。尚、かかる算術平均粗さＲａは、走査プローブイメージプロセッサ「ＳＰＩＰ」（イメージメトロロジー社製）を用いることによって算出された値である（“Ｒａ”については図２６も参照のこと）。
《トランジスタ特性の確認試験》
本発明で得られるトランジスタの特性を確認するために、以下の手法に基づいて試験を行った（図２７参照）：
− 厚さ３００ｎｍの熱酸化膜付きＳｉ基板上に原料塗布液（「膜密度の確認試験」で使用した原料塗布液）をスピンコート法（２０００ｒｐｍ）で塗布し、１５０℃にて１０分間の乾燥に付した後で５５０℃にて３０分間の焼成に付すことによって半導体膜を形成した。
− アルミをマスク蒸着することによってソース電極・ドレイン電極を形成した。
− シリコン基板をゲート電極として半導体特性を測定した。
− 半導体パラメータアナライザ（Ｂ１５００Ａ、アジレントテクノロジー株式会社製）を用いて半導体特性を測定した。
− ドレイン電圧（Ｖｄ）を１Ｖおよび１０Ｖに設置して、ゲート電圧（Ｖｇ）を変化させたときのドレイン電流（Ｉｄ）を測定した。
結果のグラフを図２８に示す。図２８のグラフから、本発明で得られた半導体膜が薄膜トランジスタのチャネル層として良好な特性を示していることが分かった。
本発明の製造方法は、電界効果トランジスタの生産性に優れている。尚、得られる電界効果トランジスタは、各種画像表示部に用いることもでき、電子ペーパーやデジタルペーパー等にも用いることができる。例えば、図２９に示すようなテレビ画像表示部、図３０に示すような携帯電話の画像表示部、図３１に示すようなモバイル・パソコンまたはノート・パソコンの画像表示部、図３２および図３３に示すようデジタルスチルカメラおよびカムコーダーの画像表示部、ならびに、図３４に示すような電子ペーパーの画像表示部などに用いることができる。更には、本発明の製造方法で得られるフレキシブル半導体装置は、現在、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ−ＩＤ、メモリ、ＭＰＵ、太陽電池、センサなど）にも適応することができる。
関連出願の相互参照
本出願は、日本国特許出願第２０１０−２９０５１６号（出願日：２０１０年１２月２７日、発明の名称「電界効果トランジスタおよびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるとする。

Claims (20)

  1. ゲート電極、ソース電極、ドレイン電極、チャネル層およびゲート絶縁層を有して成る電界効果トランジスタの製造方法であって、
    金属塩、
    −Ｃ（ＣＯＯＨ）＝Ｃ（ＣＯＯＨ）−シス型構造を有する多価カルボン酸、
    有機溶媒、および
    水
    を含んで成り、前記金属塩に対する前記多価カルボン酸のモル比が０．５以上かつ４．０以下となった金属塩含有組成物を用いて前記チャネル層を形成することを特徴とする、電界効果トランジスタの製造方法。
  2. 前記多価カルボン酸が、マレイン酸、シトラコン酸、フタル酸およびトリメリット酸から成る群から選択される１種以上であることを特徴とする、請求項１に記載の電界効果トランジスタの製造方法。
  3. 前記水が前記金属塩の水和物に起因していることを特徴とする、請求項１に記載の電界効果トランジスタの製造方法。
  4. 前記金属塩含有組成物に含まれる前記金属塩が、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｃｒ、Ｗ、Ｆｅ、Ｎｉ、Ｃｕ、Ａｇ、Ｚｎ、Ａｌ、Ｇａ、Ｉｎ、ＳｎおよびＳｂから成る群から選択される１種以上の塩であることを特徴とする、請求項１に記載の電界効果トランジスタの製造方法。
  5. 前記金属塩含有組成物に含まれる前記金属塩が、Ｚｎを少なくとも含んで成る金属の塩であることを特徴とする、請求項１に記載の電界効果トランジスタの製造方法。
  6. 前記金属塩含有組成物に含まれる前記金属塩が、ＩｎおよびＧａから成る群から選択される１種以上の金属の塩を更に含んで成ることを特徴とする、請求項５に記載の電界効果トランジスタの製造方法。
  7. 前記金属塩が、硝酸塩、硫酸塩、カルボン酸塩、ハロゲン化物、アルコキシドおよびアセチルアセトン塩から成る群から選択される１種以上であることを特徴とする、請求項１に記載の電界効果トランジスタの製造方法。
  8. （ｉ）基板上にゲート電極を形成する工程、
    （ｉｉ）前記ゲート電極を覆うように前記基板上に前記ゲート絶縁層を形成する工程、
    （ｉｉｉ）前記ゲート絶縁層の上に前記金属塩含有組成物を供してチャネル前駆体層を形成し、該チャネル前駆体層を加熱処理して前記チャネル層を形成する工程、ならびに
    （ｉｖ）前記チャネル層と接するように前記ソース電極および前記ドレイン電極を形成する工程
    を含んで成ることを特徴とする、請求項１に記載の電界効果トランジスタの製造方法。
  9. （ｉ）’金属箔を用意する工程、
    （ｉｉ）’前記金属箔上に前記ゲート絶縁層を形成する工程、
    （ｉｉｉ）’前記ゲート絶縁層上に前記金属塩含有組成物を供してチャネル前駆体層を形成し、該チャネル前駆体層を加熱処理して前記チャネル層を形成する工程、
    （ｉｖ）’前記チャネル層と接するように前記ソース電極および前記ドレイン電極を形成する工程、
    （ｖ）’前記チャネル層、前記ソース電極および前記ドレイン電極を覆うように封止層を形成する工程、ならびに
    （ｖｉ）’前記金属箔をエッチングして前記ゲート電極を形成する工程
    を含んで成ることを特徴とする、請求項１に記載の電界効果トランジスタの製造方法。
  10. 前記ゲート絶縁層の形成に対しても前記金属塩含有組成物を用いており、
    前記ゲート絶縁層の形成に用いる前記金属塩含有組成物に含まれる前記金属塩がＢａ、Ｙ、Ｚｒ、Ｈｆ、ＴａおよびＡｌから成る群から選択される１種以上の金属の塩であることを特徴とする、請求項１に記載の電界効果トランジスタの製造方法。
  11. 前記ソース電極および／または前記ドレイン電極の形成に対しても前記金属塩含有組成物を用いており、
    前記ソース電極および／または前記ドレイン電極の形成に用いる前記金属塩含有組成物に含まれる前記金属塩が導電性金属の塩であることを特徴とする、請求項１に記載の電界効果トランジスタの製造方法。
  12. 請求項１に記載の製造方法で得られる電界効果トランジスタであって、
    チャネル層、
    ゲート電極、
    前記チャネル層と前記ゲート電極との間に少なくとも位置するゲート絶縁層、および
    前記チャネル層に接して配置されたソース電極およびドレイン電極
    を有して成り、
    前記チャネル層が金属酸化物を含んで成り、該金属酸化物が、前記金属塩含有組成物から形成された酸化物であることを特徴とする、電界効果トランジスタ。
  13. 前記チャネル層における表面の算術平均粗さＲａが１０ｎｍ以下となっていることを特徴とする、請求項１２に記載の電界効果トランジスタ。
  14. 請求項５に記載の製造方法で得られる電界効果トランジスタであって、
    チャネル層、
    ゲート電極、
    前記チャネル層と前記ゲート電極との間に少なくとも位置するゲート絶縁層、および
    前記チャネル層に接して配置されたソース電極およびドレイン電極
    を有して成り、
    前記チャネル層が金属酸化物を含んで成り、該金属酸化物が前記金属塩含有組成物から形成された酸化物であってＺｎを含んで成ることを特徴とする、電界効果トランジスタ。
  15. 請求項６に記載の製造方法で得られる電界効果トランジスタであって、
    チャネル層、
    ゲート電極、
    前記チャネル層と前記ゲート電極との間に少なくとも位置するゲート絶縁層、および
    前記チャネル層に接して配置されたソース電極およびドレイン電極
    を有して成り、
    前記チャネル層が金属酸化物を含んで成り、該金属酸化物は、前記金属塩含有組成物から形成された酸化物であってＺｎを含んで成り、更にはＩｎおよびＧａから成る群から選択される１種以上の金属をも含んで成ることを特徴とする、電界効果トランジスタ。
  16. 前記金属酸化物が４．０〜５．５ｇ／ｃｍ３の密度を有していることを特徴とする、請求項１４に記載の電界効果トランジスタ。
  17. 前記金属酸化物がアモルファス酸化物であることを特徴とする、請求項１２に記載の電界効果トランジスタ。
  18. 請求項１０に記載の製造方法で得られる電界効果トランジスタであって、
    チャネル層、
    ゲート電極、
    前記チャネル層と前記ゲート電極との間に少なくとも位置するゲート絶縁層、および
    前記チャネル層に接して配置されたソース電極およびドレイン電極
    を有して成り、
    前記チャネル層が金属酸化物を含んで成り、該チャネル層の該金属酸化物が前記金属塩含有組成物から形成された酸化物であり、また
    前記ゲート絶縁層が金属酸化物を含んで成り、該ゲート絶縁層の該金属酸化物が前記ゲート絶縁層形成用の前記金属塩含有組成物から形成された酸化物であって、Ｂａ、Ｙ、Ｚｒ、Ｈｆ、Ｔａ、ＡｌおよびＳｉから成る群から選択される１種以上の金属の酸化物であることを特徴とする、電界効果トランジスタ。
  19. 請求項１１に記載の製造方法で得られる電界効果トランジスタであって、
    チャネル層、
    ゲート電極、
    前記チャネル層と前記ゲート電極との間に少なくとも位置するゲート絶縁層、および
    前記チャネル層に接して配置されたソース電極およびドレイン電極
    を有して成り、
    前記チャネル層が金属酸化物を含んで成り、該チャネル層の該金属酸化物が、前記金属塩含有組成物から形成された酸化物であり、また
    前記ソース電極および／または前記ドレイン電極が導電性金属酸化物を含んで成り、該導電性金属酸化物が前記ソース電極および／または前記ドレイン電極形成用の前記金属塩含有組成物から形成された酸化物であることを特徴とする、電界効果トランジスタ。
  20. 前記電界効果トランジスタが薄膜トランジスタ（ＴＦＴ）であることを特徴とする、請求項１２に記載の電界効果トランジスタ。
JP2012524994A 2010-12-27 2011-12-19 電界効果トランジスタおよびその製造方法 Expired - Fee Related JP5063832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012524994A JP5063832B2 (ja) 2010-12-27 2011-12-19 電界効果トランジスタおよびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010290516 2010-12-27
JP2010290516 2010-12-27
PCT/JP2011/079979 WO2012090891A1 (ja) 2010-12-27 2011-12-19 電界効果トランジスタおよびその製造方法
JP2012524994A JP5063832B2 (ja) 2010-12-27 2011-12-19 電界効果トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP5063832B2 true JP5063832B2 (ja) 2012-10-31
JPWO2012090891A1 JPWO2012090891A1 (ja) 2014-06-05

Family

ID=46382995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012524994A Expired - Fee Related JP5063832B2 (ja) 2010-12-27 2011-12-19 電界効果トランジスタおよびその製造方法

Country Status (7)

Country Link
US (1) US8871567B2 (ja)
EP (1) EP2660870A4 (ja)
JP (1) JP5063832B2 (ja)
KR (1) KR20130139744A (ja)
CN (1) CN102763222A (ja)
TW (1) TW201234499A (ja)
WO (1) WO2012090891A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6236778B2 (ja) * 2012-12-19 2017-11-29 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN108565207A (zh) * 2013-08-07 2018-09-21 株式会社尼康 金属氧化物膜的制造方法和晶体管的制造方法
KR102147816B1 (ko) * 2013-08-09 2020-08-25 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 산화물 반도체층 및 그 제조방법, 그리고 산화물 반도체의 전구체, 산화물 반도체층, 반도체 소자, 및 전자 디바이스
US9558929B2 (en) * 2013-11-25 2017-01-31 Nutech Ventures Polymer on graphene
TWI560781B (en) * 2014-09-10 2016-12-01 Au Optronics Corp Method for fabricating thin film transistor and apparatus thereof
JP6582655B2 (ja) * 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6848405B2 (ja) * 2016-12-07 2021-03-24 株式会社リコー 電界効果型トランジスタの製造方法
US11015243B2 (en) 2017-10-18 2021-05-25 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof
KR102201378B1 (ko) * 2017-10-18 2021-01-12 한양대학교 산학협력단 금속 산화물 트랜지스터 및 그 제조방법
WO2021102711A1 (zh) * 2019-11-27 2021-06-03 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法与薄膜晶体管阵列

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006231169A (ja) * 2005-02-23 2006-09-07 Seiko Epson Corp 成膜方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2008544522A (ja) * 2005-06-16 2008-12-04 イーストマン コダック カンパニー 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ
JP2010147206A (ja) * 2008-12-18 2010-07-01 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP2010283190A (ja) * 2009-06-05 2010-12-16 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP2011124289A (ja) * 2009-12-08 2011-06-23 Sekisui Chem Co Ltd 金属酸化物半導体粒子分散組成物
JP2012109088A (ja) * 2010-11-16 2012-06-07 Sekisui Chem Co Ltd 金属酸化物半導体粒子分散組成物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870776B2 (ja) * 2001-12-17 2007-01-24 日亜化学工業株式会社 金属酸化物薄膜用組成物及びパターン状金属酸化物薄膜の製造方法
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US7649215B2 (en) * 2003-12-05 2010-01-19 International Rectifier Corporation III-nitride device passivation and method
US20080200636A1 (en) * 2005-02-25 2008-08-21 Masataka Nakanishi Epoxy Resin, Hardenable Resin Composition Containing the Same and Use Thereof
KR20100057074A (ko) * 2007-09-26 2010-05-28 이데미쓰 고산 가부시키가이샤 유기 박막 트랜지스터
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2009081862A1 (ja) 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
TWI514585B (zh) * 2010-05-07 2015-12-21 Japan Science & Tech Agency A manufacturing method of a functional element, a thin film transistor, and a piezoelectric ink jet head

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006231169A (ja) * 2005-02-23 2006-09-07 Seiko Epson Corp 成膜方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2008544522A (ja) * 2005-06-16 2008-12-04 イーストマン コダック カンパニー 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ
JP2010147206A (ja) * 2008-12-18 2010-07-01 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP2010283190A (ja) * 2009-06-05 2010-12-16 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP2011124289A (ja) * 2009-12-08 2011-06-23 Sekisui Chem Co Ltd 金属酸化物半導体粒子分散組成物
JP2012109088A (ja) * 2010-11-16 2012-06-07 Sekisui Chem Co Ltd 金属酸化物半導体粒子分散組成物

Also Published As

Publication number Publication date
JPWO2012090891A1 (ja) 2014-06-05
EP2660870A1 (en) 2013-11-06
WO2012090891A1 (ja) 2012-07-05
KR20130139744A (ko) 2013-12-23
EP2660870A4 (en) 2014-03-05
US20130032797A1 (en) 2013-02-07
TW201234499A (en) 2012-08-16
US8871567B2 (en) 2014-10-28
CN102763222A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5063832B2 (ja) 電界効果トランジスタおよびその製造方法
JP5929132B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP6562089B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2011159697A (ja) 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
TWI757615B (zh) 用於形成金屬氧化物薄膜的塗佈液、氧化物絕緣膜、場效電晶體、顯示元件、影像顯示裝置及系統
Le et al. Versatile solution‐processed organic–inorganic hybrid superlattices for ultraflexible and transparent high‐performance optoelectronic devices
JP6520489B2 (ja) 電子回路装置、及び表示素子
JP2021103791A (ja) 塗布型半導体前駆体溶液、塗布型酸化物半導体、薄膜トランジスタおよびその製造方法
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
CN109478560A (zh) 场效应晶体管及其制作方法，显示元件，图像显示装置和系统
JP2010147206A (ja) 薄膜トランジスタ、及びその製造方法
JP5478963B2 (ja) 電子素子及び電子素子の製造方法
JP7476490B2 (ja) 金属酸化物、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR20190061896A (ko) 고성능 ｉｇｚｏ ｔｆｔ를 위한 저온 용액 공정 기반의 고품질 ａｌ２ｏ３ ｂｎ 절연막 제조 방법 및 그 ｉｇｚｏ ｔｆｔ
JP2013175648A (ja) 電界効果トランジスタおよびその製造方法
JP6741439B2 (ja) 薄膜トランジスタの製造方法
JP6177713B2 (ja) 薄膜の製造方法
JP6250481B2 (ja) 金属酸化物膜、金属酸化物膜の製造方法、薄膜トランジスタ、及び電子デバイス
KR101446703B1 (ko) 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2018110151A (ja) 電界効果型トランジスタの製造方法
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR20170025248A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
Meena et al. Environmentally stable flexible metal-insulator-metal capacitors using zirconium-silicate and hafnium-silicate thin film composite materials as gate dielectrics
WO2014102881A1 (ja) 半導体装置、mis型トランジスタ及び多層配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Ref document number: 5063832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees