KR20130139744A - 전계 효과 트랜지스터 및 그 제조 방법 - Google Patents

전계 효과 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20130139744A
KR20130139744A KR1020127021975A KR20127021975A KR20130139744A KR 20130139744 A KR20130139744 A KR 20130139744A KR 1020127021975 A KR1020127021975 A KR 1020127021975A KR 20127021975 A KR20127021975 A KR 20127021975A KR 20130139744 A KR20130139744 A KR 20130139744A
Authority
KR
South Korea
Prior art keywords
metal salt
channel layer
metal
effect transistor
containing composition
Prior art date
Application number
KR1020127021975A
Other languages
English (en)
Inventor
고이치 히라노
신고 고마츠
야스테루 사이토
나오키 이케
Original Assignee
파나소닉 주식회사
다이이치 고교 세이야쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사, 다이이치 고교 세이야쿠 가부시키가이샤 filed Critical 파나소닉 주식회사
Publication of KR20130139744A publication Critical patent/KR20130139744A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 박막 트랜지스터에서 금속 산화물 막의 형성을 간이한 프로세스로 실현하는 것에 관한 것이다. 게이트 전극, 소스 전극, 드레인 전극, 채널층 및 게이트 절연층을 가지고 이루어지는 전계 효과 트랜지스터의 제조 방법에 있어서, 상기 채널층의 형성을, 금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산, 유기 용매, 및 물을 포함하여 이루어지고, 금속염에 대한 다가 카복실산의 몰비가 0.5 이상 4.0 이하로 이루어진 금속염 함유 조성물을 이용하여 행한다.

Description

전계 효과 트랜지스터 및 그 제조 방법{FIELD-EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING SAME}
본 발명은, 전계 효과 트랜지스터 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은, TFT로서 이용할 수 있는 전계 효과 트랜지스터 및 그 제조 방법에 관한 것이다.
정보 단말의 보급에 따라, 컴퓨터용의 디스플레이로서 평면 패널 디스플레이에 대한 수요가 높아지고 있다. 평면 패널 디스플레이에서는, 일반적으로, 액정, 유기 EL(유기 전기발광), 전기 영동 등을 이용한 소자를 이용하여 표시 매체를 형성하고 있다. 이러한 표시 매체에서는 화면 휘도의 균일성이나 화면 고쳐쓰기 속도 등을 확보하기 위해서, 화상 구동 소자로서 액티브 구동 소자(예컨대, TFT 소자 등의 전계 효과 트랜지스터)를 이용하는 기술이 주류로 되어 있다. TFT는, "Thin Film Transistor"의 약어로서, 박막 트랜지스터로도 호칭되는 것이다. 예컨대, 보통의 컴퓨터용 디스플레이에서는 기판 상에 TFT 소자를 형성하고, 액정, 유기 EL 소자 등이 봉지되어 있다.
여기서, TFT 소자에서는 주로 a-Si(비정질 실리콘) 등의 반도체를 이용하는 것이 주류로 되어 있지만, a-Si의 이동도가 0.5 정도로 높지 않기 때문에, 디스플레이의 대면적화·고속 구동화의 흐름에 대한 대응이 곤란해지고 있다.
이러한 상황 중, 고특성이고 비교적 간편하게 제작할 수 있는 반도체로서, 산화물 반도체가 주목되고 있다. 현재에서의 금속 산화물 막의 제조법으로서는, 스퍼터법 또는 ALD법이라고 하는 진공 프로세스나 용액법 등이 존재하지만, 산화물 반도체의 제조법으로서는 스퍼터법을 이용하는 것이 주류로 되어 왔다.
국제공개(WO) 제2009/081862호 공보 일본 특허공개 제2003-183009호 공보
금속 산화물 막의 제조에 대하여 말하면, 전구체 용액의 도포·인쇄 등에 의해서 박막을 형성할 수 있으면, 스퍼터나 PECVD(플라즈마 CVD)와 같은 고가의 진공 장치를 이용할 필요가 없어져, 간이한 프로세스를 실현할 수 있다. 즉, 대면적인 박막 트랜지스터를 저비용으로 제작할 수 있다.
이 점, 비교적 간이하다고 여겨지는 용액법이 존재하지만, 알콕사이드나 초산염 등의 특정한 금속염으로만 실현 가능하게 된 것에 지나지 않는다. 또한, 이러한 용액법은, 치밀하고 균일하고 또한 평탄한 막을 형성할 수 있지만, 그 때문에, 고특성인 박막 트랜지스터의 형성에 대하여 적합하다고 할 수 없다.
본 발명은, 상기 사정에 비추어 이루어진 것이다. 즉, 본원 발명의 주된 과제는, 박막 트랜지스터 등의 전계 효과 트랜지스터에서의 막 형성·층 형성의 점에서 적합하게 된 제조 방법을 제공하는 것이며, 또한, 그것에 따라 고성능인 전계 효과 트랜지스터를 제공하는 것이기도 한다.
상기 과제를 해결하기 위해서, 본 발명에서는,
게이트 전극, 소스 전극, 드레인 전극, 채널층 및 게이트 절연층을 가지고 이루어지는 전계 효과 트랜지스터의 제조 방법으로서,
금속염,
-C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산,
유기 용매, 및
물을
포함하여 이루어지고, 금속염에 대한 다가 카복실산의 몰비가 0.5 이상 4.0 이하로 된 금속염 함유 조성물을 이용하여 채널층을 형성하는 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법이 제공된다.
본 발명은, 전계 효과 트랜지스터의 채널층 형성에 있어서, 「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대한 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」을 이용하는 것을 특징의 하나로 하고 있다.
본 명세서에서 「전계 효과 트랜지스터」란, 전류 통로(채널)의 컨덕턴스를 게이트 전극으로부터의 전계에 의해서 제어하는 트랜지스터인 것을 뜻하고 있다. 이러한 전계 효과 트랜지스터 중 하나를 예시하면, 박막 트랜지스터(TFT: Thin Film Transistor)를 들 수 있다.
어떤 바람직한 태양에서는, 금속염 함유 조성물에 포함되는 금속염이, Mg, Ca, Sr, Ba, Y, Ti, Zr, Hf, Nb, Ta, Cr, W, Fe, Ni, Cu, Ag, Zn, Al, Ga, In, Sn 및 Sb로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 염으로 되어 있다. 이러한 금속염의 형태는, 질산염, 황산염, 카복실산염, 할로젠화물, 알콕사이드 및 아세틸아세톤염으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 염 형태이어도 좋다.
바람직하게는, 금속염 함유 조성물에 포함되는 금속염은 Zn을 적어도 포함하여 이루어지는 염이다. 이러한 경우, 금속염 함유 조성물에 포함되는 금속염이 In 및 Ga로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 염을 추가로 포함하여 이루어지는 것이 바람직하다.
다른 어떤 바람직한 태양에서는, 금속염 함유 조성물에 포함되는 다가 카복실산이, 말레산, 시트라콘산, 프탈산 및 트라이멜리트산으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상으로 되어 있다.
「물」은, 금속염 함유 조성물 중에 어떠한 형태로 포함되어 있어도 좋고, 예컨대 유기 용제가 물을 포함하는 것이어도 좋고, 또는, 금속염의 수화물로서 물이 포함되어 있어도 좋다. 이러한 물 성분은 조성물 전체 기준으로 0.05중량% 이상의 비율로 포함되어 있는 것이 바람직하다.
본 발명의 제조 방법은, 이하의 공정 (i)~(iv)을 가질 수 있다:
(i) 기판 상에 게이트 전극을 형성하는 공정,
(ii) 게이트 전극을 덮도록 기판 상에 게이트 절연층을 형성하는 공정,
(iii) 게이트 절연층 상에 금속염 함유 조성물을 제공하여 채널 전구체층을 형성하고, 이러한 채널 전구체층을 가열 처리하여 채널층을 형성하는 공정, 및
(iv) 채널층과 접하도록 소스 전극 및 드레인 전극을 형성하는 공정.
또한, 다른 적절한 형태에서는 본 발명의 제조 방법은, 이하의 공정 (i)'~(vi)'을 가질 수 있다:
(i)' 금속박을 준비하는 공정,
(ii)' 금속박 상에 게이트 절연층을 형성하는 공정,
(iii)' 게이트 절연층 상에 금속염 함유 조성물을 제공하여 채널 전구체층을 형성하고, 채널 전구체층을 가열 처리하여 채널층을 형성하는 공정,
(iv)' 채널층과 접하도록 소스 전극 및 드레인 전극을 형성하는 공정,
(v)' 채널층, 소스 전극 및 드레인 전극을 덮도록 봉지층을 형성하는 공정, 및
(vi)' 금속박을 에칭하여 게이트 전극을 형성하는 공정.
본 발명의 제조 방법에서는, 게이트 절연층의 형성에 대해서도 금속염 함유 조성물을 이용하여도 좋다. 이러한 경우, 게이트 절연층 형성에 이용하는 금속염 함유 조성물에 포함되어 있는 금속염은 Ba, Y, Zr, Hf, Ta, Al 및 Si로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 염인 것이 바람직하다.
또한, 본 발명의 제조 방법에서는, 소스 전극 및/또는 드레인 전극의 형성에 대해서도 금속염 함유 조성물을 이용하여도 좋다. 이러한 경우, 소스·드레인 전극 형성에 이용하는 금속염 함유 조성물에 포함되어 있는 금속염은 "도전성 금속의 염"인 것이 바람직하다.
본 발명에서는, 상기 제조 방법에 의해서 얻을 수 있는 전계 효과 트랜지스터도 제공된다. 이러한 본 발명의 전계 효과 트랜지스터는,
채널층,
게이트 전극,
채널층과 게이트 전극 사이에 적어도 위치하는 게이트 절연층, 및
채널층에 접하여 배치된 소스 전극 및 드레인 전극을 가지고 이루어지며,
채널층이 금속 산화물을 포함하여 이루어지고, 이러한 금속 산화물이 상기의 금속염 함유 조성물로부터 형성된 산화물인 것을 특징으로 하고 있다.
본 발명의 전계 효과 트랜지스터는, 채널층이 「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대한 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」에 기인한 금속 산화물로부터 형성되어 있는 것을 특징의 하나로 하고 있다. 본 발명의 전계 효과 트랜지스터는 박막 트랜지스터이어도 좋다.
본 명세서에서 「채널층과 게이트 전극 사이에 적어도 위치하는 게이트 절연층」이란, 게이트 절연막의 적어도 일부가 채널층과 게이트 전극 사이에 존재하고 있는 태양을 실질적으로 의미하고 있다(도 1 참조).
어떤 바람직한 태양에서는, 채널층에서의 표면의 산술 평균 조도 Ra가 10nm 이하, 바람직하게는 0.5nm 이하, 더욱 바람직하게는 0.15nm 이하로 되어 있다. 즉, 채널층에서의 표면(도면에서의 상측 표면)의 산술 평균 조도 Ra는 0(0을 제외함)~10nm, 바람직하게는 0(0을 제외함)~0.5nm, 더욱 바람직하게는 0(0을 제외함)~0.15nm로 되어 있고, 그 때문에, 채널층이 실질적으로 평탄하게 되어 있다. 여기서, 본 명세서에서 말하는 「산술 평균 조도(Ra)」란, 도 26에 나타내는 것 같은 조도 곡선(본 발명에서 말하면 「채널층의 표면의 단면 형상 프로파일」)으로부터, 그 평균선의 방향으로 기준 길이 L만큼 발취(拔取)하고, 그 발취한 부분에서의 평균선으로부터 측정 곡선까지의 편차의 절대값을 합계하여 얻어지는 값을 평균화한 것을 실질적으로 의미하고 있다.
다른 어떤 바람직한 태양에서는, 채널층의 금속 산화물이 비정질 산화물로 되어 있다. 또한, 어디까지나 원료 조성물의 금속염에 의존하게 되지만, 채널층의 금속 산화물은 Zn을 포함하여 이루어지는 금속 산화물로 되어 있다. 금속 산화물이 Zn을 포함하여 이루어지는 경우, 바람직하게는 금속 산화물이 In 및 Ga으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속을 추가로 포함하여 이루어진다. 또한, 이러한 경우, 금속 산화물 막인 채널층은 바람직하게는 4.0~5.5g/cm3의 밀도를 갖고 있고, 그 때문에, 채널층은 치밀한 막을 구성하고 있다.
추가로 다른 어떤 바람직한 태양에서는, 게이트 절연층이 금속 산화물을 포함하여 이루어지고, 이러한 금속 산화물이 게이트 절연층 형성용의 금속염 함유 조성물로부터 형성된 산화물로 되어 있다. 즉, 게이트 절연층이 「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대한 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」에 기인한 금속 산화물로 이루어져 있다. 이러한 경우, 게이트 절연층의 금속 산화물은 Ba, Y, Zr, Hf, Ta 및 Al로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 산화물인 것이 바람직하다.
추가로 다른 어떤 바람직한 태양에서는, 소스 전극 및/또는 드레인 전극이 도전성 금속 산화물을 포함하여 이루어진다. 이 도전성 금속 산화물은 소스·드레인 전극 형성용의 금속염 함유 조성물로부터 형성된 산화물이다. 즉, 소스 전극 및/또는 드레인 전극이「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대한 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」에 기인한 도전성 금속 산화물로 이루어져 있다.
본 발명에 따른 전계 효과 트랜지스터의 제조 방법에 따르면, 원료를 도포·인쇄하여 가열 처리함으로써 박막 형상의 채널층을 얻을 수 있다. 그러므로, 전계 효과 트랜지스터를 간편한 프로세스에 의해서 제작할 수 있기 때문에(특히, 대면적인 트랜지스터를 보다 간이한 프로세스로 제작할 수 있기 때문에), 생산성이 향상되어 저비용화로 이어진다.
특히, 본 발명에서는, 사용되는 금속염 함유 조성물에 기인하여, 실질적으로 치밀하고 균일하고 또한 평탄한 채널층을 얻을 수 있다. 이에 의해서, 전계 효과 트랜지스터에서는 넓은 면적에 걸쳐 형성된 복수의 트랜지스터 사이의 격차가 작게 되어, 안정적으로 고특성인 TFT가 얻어진다고 하는 효과가 나타난다.
또한, 마찬가지로 금속염 함유 조성물을 이용하면, 실질적으로 치밀하고 균일하고 또한 평탄한 게이트 절연층도 얻을 수 있다. 이에 의해서, 전계 효과 트랜지스터에서는 높은 이동도와 동작 내압(耐壓), 신뢰성을 갖는 소자를 넓은 면적에 걸쳐 얻을 수 있다고 하는 효과가 나타난다.
또한, 마찬가지로 금속염 함유 조성물을 이용하면, 실질적으로 치밀하고 균일하고 또한 평탄한 소스 전극 및/또는 드레인 전극도 얻을 수 있다. 이에 의해서, 전계 효과 트랜지스터에서는 전극과의 접촉 저항이 낮게 되어, 높은 이동도를 갖는 소자를 넓은 면적에 걸쳐 얻을 수 있다고 하는 효과가 나타난다.
도 1은 본 발명의 제 1 실시 형태에서의 박막 트랜지스터의 구조를 나타내는 단면도이다.
도 2는 본 발명의 제 1 실시 형태에서의 박막 트랜지스터의 제조 공정을 나타내는 공정 단면도이다.
도 3은 본 발명의 제 1 실시 형태에서의 박막 트랜지스터의 다른 제조 공정을 나타내는 공정 단면도이다.
도 4는 본 발명의 제 2 실시 형태에서의 박막 트랜지스터의 제조 공정을 나타내는 공정 단면도이다.
도 5는 본 발명의 제 3 실시 형태에서의 박막 트랜지스터의 제조 공정을 나타내는 공정 단면도이다.
도 6은 본 발명의 제 4 실시 형태에서의 박막 트랜지스터의 구조를 나타내는 단면도이다.
도 7은 본 발명의 제 4 실시 형태에서의 박막 트랜지스터의 제조 공정을 나타내는 공정 단면도이다.
도 8은 본 발명의 제 5 실시 형태에서의 박막 트랜지스터의 구조를 나타내는 단면도이다.
도 9는 본 발명의 제 5 실시 형태에서의 박막 트랜지스터의 제조 공정을 나타내는 공정 단면도이다.
도 10은 화상 표시 장치의 전체 외관을 나타내는 외관 사시도이다.
도 11은 본 발명의 변경 형태에서의 박막 트랜지스터의 구조를 나타내는 단면도이다.
도 12는 본 발명의 변경 형태에서의 박막 트랜지스터의 구조를 나타내는 단면도이다.
도 13은 본 발명의 변경 형태에서의 박막 트랜지스터의 구조를 나타내는 단면도이다.
도 14는 실시예 1의 1차 가열 후의 기판 표면의 SEM 사진이다.
도 15는 비교예 1의 1차 가열 후의 기판 표면의 SEM 사진이다.
도 16은 비교예 4의 1차 가열 후의 기판 표면의 SEM 사진이다.
도 17은 비교예 5의 1차 가열 후의 기판 표면의 SEM 사진이다.
도 18은 실시예 1의 2차 가열 후의 기판 표면의 SEM 사진이다.
도 19는 비교예 1의 2차 가열 후의 기판 표면의 SEM 사진이다.
도 20은 비교예 4의 2차 가열 후의 기판 표면의 SEM 사진이다.
도 21은 비교예 5의 2차 가열 후의 기판 표면의 SEM 사진이다.
도 22는 비교예 14의 기판 표면의 SEM 사진이다.
도 23은 비교예 15의 기판 표면의 SEM 사진이다.
도 24는 X선 반사율 측정 결과의 그래프 도면이다.
도 25는 AFM에 의한 막 표면 관찰의 결과이다.
도 26은 산술 평균 조도 Ra의 설명도이다.
도 27은 트랜지스터 특성의 확인 시험의 설명도이다.
도 28은 트랜지스터 특성의 확인 시험의 결과의 그래프 도면이다.
도 29는 전계 효과 트랜지스터의 제품 적용예(텔레비젼 화상 표시부)를 나타낸 모식도이다.
도 30은 전계 효과 트랜지스터의 제품 적용예(휴대전화의 화상 표시부)를 나타낸 모식도이다.
도 31은 전계 효과 트랜지스터의 제품 적용예(모바일·개인용 컴퓨터 또는 노트북·개인용 컴퓨터의 화상 표시부)를 나타낸 모식도이다.
도 32는 전계 효과 트랜지스터의 제품 적용예(디지털 스틸 카메라의 화상 표시부)를 나타낸 모식도이다.
도 33은 전계 효과 트랜지스터의 제품 적용예(캠코더의 화상 표시부)를 나타낸 모식도이다.
도 34는 전계 효과 트랜지스터의 제품 적용예(전자 종이의 화상 표시부)를 나타낸 모식도이다.
[부호의 설명]
도면 중, 참조 번호는 다음 요소를 의미한다:
10 채널층
11 채널 전구체층
12 금속 산화물 막
20 게이트 전극
30 게이트 절연층(게이트 절연막)
31 게이트 절연 전구체층
40 소스 전극
41, 51 소스 전극·드레인 전극의 전구체층
50 드레인 전극
60 기판
70 봉지층
80a, 80b 취출 전극
90 금속박
100 전계 효과 트랜지스터(예컨대, 박막 트랜지스터)
1000 화상 표시 장치
1100 TFT부
1200, 1300 드라이버부
1400 EL부
다음으로, 도면을 참조하면서, 본 발명의 전계 효과 트랜지스터의 제조 방법에 대하여 설명한다. 또한, 이러한 제조 방법의 설명에 부수시키는 형식으로 전계 효과 트랜지스터에 대해서도 설명을 행한다.
《금속염 함유 조성물》
본 발명의 제조 방법은, 게이트 전극(20), 소스 전극(40), 드레인 전극(50), 채널층(10) 및 게이트 절연층(30)을 가지고 이루어지는 전계 효과 트랜지스터(100)의 제조 방법이다(도 1 참조). 이러한 본 발명의 제조 방법에서는, 전계 효과 트랜지스터의 채널층 형성에 있어서 「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대한 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」을 이용하는 것을 특징의 하나로 하고 있다.
본 발명의 제조 방법에서는, 채널층의 형성뿐만 아니라, 전계 효과 트랜지스터의 게이트 절연층이나 소스 전극·드레인 전극의 형성에도, 그와 같은 금속염 함유 조성물을 사용할 수 있다. 어쨌든, 본 발명의 제조 방법은, 전계 효과 트랜지스터를 구성하는 층이나 막을 형성하기 위해서 「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대한 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」을 이용한다. 이하의 설명에서는 주로 채널층 형성용의 금속염 함유 조성물에 대하여 설명하지만, 특별히 설명을 붙이지 않는 한, 이러한 설명 내용은, 게이트 절연층용 및 소스·드레인 전극 형성용의 금속염 함유 조성물에 대해서도 마찬가지로 적용된다.
본원 발명자들은, 시스형 구조 부위를 갖지 않는 다가 카복실산을 이용한 경우, 수득된 금속 산화물 박막의 균일성이나 평탄성 등이 저하된 것으로부터, 시스형 구조 부위가 필요한 것을 발견했다. 금속염에 대한 다가 카복실산의 첨가량이 지나치게 적으면 금속 산화물 박막의 균일성이 저하되고, 반대로 지나치게 많으면 소성 시에 막 중의 유기분이 지나치게 많아지기 때문에, 막의 균일성이 저하된다. 그러므로, 금속염에 대한 다가 카복실산의 몰비는 0.5 이상 4.0 이하로 하는 것이 바람직하고, 더욱 바람직하게는 0.8 이상 2.0 이하이다.
다가 카복실산은, 시스형 구조 부위를 갖는 한, 어느 쪽의 카복실산을 사용하여도 좋다. 예컨대, 다가 카복실산은, 말레산, 시트라콘산, 프탈산 및 트라이멜리트산으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 카복실산이어도 좋다. 분해 온도가 낮고, 보다 치밀하고 균일하고 또한 평탄한 금속 산화물 박막을 형성할 수 있다고 하는 점에서 말하면, 다가 카복실산으로서 말레산이 바람직하다. 한편, 다가 카복실산에서의 C=C 결합은 방향족을 구성하는 탄소-탄소 2중 결합이어도 좋다.
다가 카복실산은, 어떠한 형태로 사용하여도 좋다. 예컨대, 상기 예시한 다가 카복실산의 무수물과, 물을 포함하는 용매를 함께 사용하여, 용매 중에서 다가 카복실산을 발생시켜도 좋다.
금속염 함유 조성물에 포함되는 금속염의 종류는, 대상이 되는 층이나 막에 따라 적절히 변경하여도 좋다. 예컨대, 채널층의 형성에 이용하는 금속염 함유 조성물에 포함되는 금속염은, Mg(마그네슘), Ca(칼슘), Sr(스트론튬), Ba(바륨), Y(이트륨), Ti(타이타늄), Zr(지르코늄), Hf(하프늄), Nb(니오븀), Ta(탄탈륨), Cr(크로뮴), W(텅스텐), Fe(철), Ni(니켈), Cu(구리), Ag(은), Zn(아연), Al(알루미늄), Ga(갈륨), In(인듐), Sn(주석) 및 Sb(안티몬)으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 염으로 되어 있는 것이 바람직하다. 이들의 금속염의 산화물은, 단체 또는 복합 산화물이 되는 것으로 반도체가 될 수 있기 때문이다.
특히 채널층 형성에 대하여 말하면, 금속염 함유 조성물에 포함되는 금속염이 Zn(아연)을 적어도 포함하여 이루어지는 염인 것이 바람직하다. 이러한 경우, 조성물은 In(인듐) 및 Ga(갈륨)으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 염을 추가로 포함하여 이루어지는 것이 바람직하다. 이들의 금속염의 산화물은 이동도나 안정성의 점에서 전계 효과 트랜지스터(예컨대, 박막 트랜지스터)에서 적합해지기 때문이다.
금속염의 염 형태로서는, 특별히 제한은 없고, 예컨대, 질산염, 황산염, 카복실산염, 할로젠화물, 알콕사이드 및 아세틸아세톤염으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 염 형태이어도 좋다.
금속염 함유 조성물 중의 금속염의 함유량(농도)은, 금속염 자체가 용매 중에 용해하는 것이면 특별히 제한은 없고, 형성되는 금속 산화물 박막(즉, 채널층, 게이트 절연층 및/또는 소스 전극·드레인 전극)의 두께 등에 따라 적절히 조정할 수 있다. 예컨대, 금속염 함유 조성물 중의 금속염의 함유량(농도)은 약 0.005mol/L 이상 약 1mol/L 이하의 범위이어도 좋다(실온 하의 조성물 전체 기준).
특별히 채널층 형성에 대하여 말하면, Zn을 포함하는 염, In을 포함하는 염 및 Ga를 포함하는 염을 포함하여 이루어지는 조성물을 이용하는 경우, 각각 등 몰씩 이용해도 좋고, 예컨대 각 0.01~0.5mol/L 정도, 바람직하게는 각 0.05~0.15mol/L 정도(일례를 들면 약 0.1mol/L)의 농도이어도 좋다(실온 하의 조성물 전체 기준).
게이트 절연층의 형성에 대하여 말하면, 금속염 함유 조성물에 포함되는 금속염이, Ba(바륨), Y(이트륨), Zr(지르코늄), Hf(하프늄), Ta(탄탈륨) 및 Al(알루미늄)으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 염인 것이 바람직하다. 어디까지나 예시에 지나지 않지만, 이들 어느 것의 금속의 염을 포함한 조성물을 이용하는 경우, 금속염 농도는 예컨대 0.05~1mol/L, 바람직하게는 0.2~0.8mol/L 정도이어도 좋다(실온 하의 조성물 전체 기준).
또한, 소스 전극·드레인 전극의 형성에 대하여 말하면, 금속염 함유 조성물에 포함되는 금속염이 도전성 금속의 염인 것이 바람직하다. 예컨대, Zn(아연), Al(알루미늄), In(인듐), Sn(주석), Mo(몰리브덴), Ir(이리듐) 및 Ru(루테늄)으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 염인 것이 바람직하다. 이들 어느 것의 금속의 염을 포함한 조성물을 이용하는 경우, 금속염 농도는 예컨대 0.05~1mol/L, 바람직하게는 0.2~0.8mol/L 정도이어도 좋다(실온 하의 조성물 전체 기준).
금속염 함유 조성물에 포함되는 유기 용매는, 금속염 및 다가 카복실산을 안정되게 용해할 수 있는 것이면 특별히 제한은 없다. 예컨대, 유기 용제로서는, 메탄올, 에탄올, 에틸렌글라이콜, 프로필렌글라이콜, 1,3-프로페인다이올, 1,3-부테인다이올, 3-메톡시메틸뷰탄올(예컨대, 3-메톡시-3-메틸-1-뷰탄올), N-메틸피롤리돈 및 터피네올 등으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 유기 용제이어도 좋다. 이러한 유기 용매의 함유량은, 특별히 제한되는 것은 아니지만, 예컨대 60~90중량% 정도, 바람직하게는 68~85중량% 정도이어도 좋다(조성물 전체 기준).
금속염 함유 조성물에는 물이 포함되어 있다. 여기서, 금속염과, 다가 카복실산과, 유기 용매를 함유하는 용액은, 이러한 용액으로서의 수분 함유량이 약 0.05중량% 이상인 것이 바람직하다. 이러한 수분 함유량은, 조성물 전체를 기준으로 하여, 보다 바람직하게는 1중량%~50중량%, 더욱 바람직하게는 5중량%~20중량%이다.
금속염 함유 조성물에 포함되어 있는 물의 형태는, 특별히 제한은 없고, 어느 형태이어도 괜찮다. 예컨대, 물이, 상기 조성물에 포함되는 금속염의 수화물에 기인하는 것이어도 좋다. 또는, 금속염 함유 조성물에 포함되는 유기 용매 자체가 물을 함유하고 있어도 좋다. 어느 형태이든 간에, 조성물 전체를 기준으로 한 수분 함유량이 약 0.05중량% 이상인 것이 바람직하다.
《제조 프로세스》
제 1 실시 형태
다음으로, 도 2(a)~(e)를 참조하면서, 도 1에 나타내는 박막 트랜지스터(TFT)(100)의 제조 공정에 대하여 예시한다.
박막 트랜지스터(100)의 제조에서는, 우선, 공정 (i)을 실시한다. 즉, 도 2(a)에 나타낸 바와 같이, 기판(60) 상에 게이트 전극(20)을 형성한다.
기판(60)의 재질로서는, 유리, 알루미나, 유리-알루미나 복합재, 실리콘, 에폭시 수지, 폴리이미드 수지 또는 스테인레스 강 등을 들 수 있다. 본 실시 형태는 기판(60)으로서 유리 기판을 이용한다. 기판(60)의 두께는, 바람직하게는 약 50㎛~약 1800㎛의 범위, 보다 바람직하게는 약 200㎛~약 800㎛의 범위(예컨대, 약 700㎛)이다.
게이트 전극(20)은 기판 상의 소정의 위치에 형성된다. 게이트 전극(20)의 재질로서는, 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 크로뮴(Cr), 코발트(Co), 마그네슘(Mg), 칼슘(Ca), 백금(Pt), 몰리브덴(Mo), 철(Fe) 및/또는 아연(Zn) 등의 금속 재료, 또는 산화주석(SnO2), 산화인듐주석(ITO), 불소 함유 산화주석(FTO), 산화루테늄(RuO2), 산화이리듐(IrO2), 산화백금(PtO2) 등의 도전성 산화물 등을 들 수 있다. 게이트 전극의 형성 방법은, 특별히 제한되는 것이 아니고, 상투적인 전극 형성법을 채용하여도 좋다. 예컨대, 게이트 전극을 인쇄법·인쇄 프로세스에 의해서 형성하여도 좋고, 또는, 진공 증착법이나 스퍼터법 등에 의해서 형성하여도 좋다. 본 실시 형태로서는, 마스크를 이용한 스퍼터법으로 ITO를 성막함으로써 게이트 전극을 형성한다. 게이트 전극(20)의 두께는, 바람직하게는 약 10nm~약 100nm의 범위, 보다 바람직하게는 약 15nm~약 50nm의 범위(예컨대, 약 30nm)이다.
공정 (i)에 이어서 공정 (ii)를 실시한다. 즉, 도 2(b)에 나타낸 바와 같이, 게이트 전극(20)을 덮도록 기판(60) 상에 게이트 절연층(30)을 형성한다.
게이트 절연층(30)은 수지계 또는 무기 절연물계의 절연막일 수 있다. 수지계의 절연막으로서는, 예컨대, 에폭시 수지, 폴리이미드(PI) 수지, 폴리페닐렌에터(PPE) 수지, 폴리페닐렌옥사이드 수지(PPO), 폴리바이닐피롤리돈(PVP) 수지 등으로 이루어지는 막을 들 수 있다. 한편, 무기 절연물계의 절연막으로서는, 예컨대, 탄탈륨산화물(Ta2O5 등), 알루미늄산화물(Al2O3 등), 실리콘산화물(SiO2 등), 제올라이트산화물(ZrO2 등), 타이타늄산화물(TiO2 등), 이트륨산화물(Y2O3 등), 란타늄산화물(La2O3 등), 하프늄산화물(HfO2 등) 등의 금속 산화물이나, 그들의 금속의 질화물 등으로 이루어지는 막을 들 수 있다. 타이타늄산바륨(BaTiO3), 타이타늄산스트론튬(SrTiO3), 타이타늄산칼슘(CaTiO3) 등의 유전체로 이루어지는 막을 들 수 있다.
게이트 절연층(30)의 형성도 인쇄법·인쇄 프로세스에 의해서 행하여도 좋고, 또는 진공 증착법이나 스퍼터법 등을 사용하여도 좋다. 수지계 절연막의 형성의 경우에서는 특히, 수지 재료를 매체에 혼합시킨 코팅제(감광제를 포함하는 레지스트이어도 좋다)를 피형성 위치에 대하여 도포한 후에 건조시키고, 열 처리를 실시하여 경화시킴에 의해, 게이트 절연층(30)을 형성할 수 있다. 한편, 무기 절연물계의 경우에서는, 마스크를 이용한 박막 형성법(스퍼터법 등) 등에 의해서 게이트 절연층(30)을 형성할 수 있다. 본 실시 형태로서는, 탄탈륨산화물 막(Ta2O5)을 스퍼터법으로 형성하여 게이트 절연층(30)으로 한다. 게이트 절연층(30)의 두께는, 바람직하게는 약 0.1㎛~약 2㎛의 범위, 보다 바람직하게는 약 0.2㎛~약 1㎛의 범위(예컨대, 약 0.3㎛)이다.
공정 (ii)에 이어서 공정 (iii)을 실시한다. 즉, 도 2(c)에 나타낸 바와 같이 게이트 절연층(30) 상에 금속염 함유 조성물을 도포하여 채널 전구체층(11)을 형성한 후, 채널 전구체층(11)을 가열 처리하여 채널층(10)을 얻는다(도 2(d) 참조).
금속염 함유 조성물의 도포 방법은, 특별히 제한되지 않는다. 예컨대, 스프레이 코팅, 스핀 코팅, 스크린 인쇄, 그라비어 코팅, 바 코팅, 롤 코팅, 다이 코팅 또는 잉크 젯 등의 수법을 금속염 함유 조성물의 도포 방법으로서 이용하여도 좋다. 이들 도포 방법은, 금속염 함유 조성물의 점도에 따라 적절히 선택하면 좋고, 그에 의하여, 균일한 전구체층 두께(즉, 균일한 막 두께)를 형성할 수 있다. 채널 전구체층(11)의 두께는, 바람직하게는 약 30㎛~약 300㎛의 범위, 보다 바람직하게는 약 50㎛~약 150㎛의 범위(예컨대, 약 70㎛)이다.
채널 전구체층(11)의 가열 처리로 전구체층에 소성을 부여하는 것에 의해, 그 전구체층(11)에서 채널층(10)이 형성되게 된다. 이러한 가열 처리는, 1차 가열 공정과 2차 가열 공정의 2단계로 행하는 것이 바람직하다. 구체적으로는, 1차 가열 공정으로서 100℃ 이상 250℃ 이하의 온도 조건 하에서 채널 전구체(11)의 건조 처리를 1~15분 정도 행한 후, 2차 가열 공정으로서 400℃ 이상 600℃ 이하(보다 바람직하게는 400℃ 이상 500℃ 이하)의 실질적인 소성 처리를 10~60분 정도 행하는 것이 바람직하다. 1차 가열 공정을 거치지 않고서 400℃ 이상의 가열 처리를 행하면, 얻어지는 금속 산화물 막(즉, "채널층")이 불균일해지기 쉽고, 얼룩 형상의 흔적 등이 발생하기 쉬워지기 때문이다. 이러한 "불균일"이 생기면, 박막 트랜지스터의 특성이 안정될 수 없고, 실용 가치가 손상되어 버린다.
1차 가열 공정의 온도는, 금속염 함유 조성물에 포함되는 유기 용매의 종류에 따라 적절히 선택하면 바람직하다. 그러나, 금속염 함유 조성물에는 수분이 포함되기 때문에, 그 관점에서 100℃ 이상인 것이 바람직하고, 그러므로 1차 가열 공정의 하한 온도는 100℃인 것이 바람직하다. 한편, 1차 가열 공정의 온도가 필요 이상으로 높아지면 1차 가열 공정 후에 형성되는 중간 산화물 막이 균일하게 되기 어렵기 때문에, 그 관점에서 1차 가열 공정의 상한 온도는 250℃인 것이 바람직하다.
2차 가열 공정의 온도는, 금속 산화물 막의 형성을 촉진시키는 것이다. 그러나, 필요 이상으로 2차 가열 공정의 온도가 낮게 되면 금속 산화물 막 중에 잔사가 많아지고, 채널층의 반도체 특성이 저하되기 쉬워지기 때문에, 그 관점에서 400℃ 이상인 것이 바람직하다. 즉, 2차 가열 공정의 하한 온도는 400℃인 것이 바람직하다. 한편, 2차 가열 공정의 상한 온도에 대해서는, 기판(60)의 내열 온도나 금속 산화물 막의 성질에 따라서 적절히 결정하면 좋다. 예컨대, 기판으로서 유리 기판을 이용한 경우에서는 500℃ 정도가 2차 가열 공정의 상한 온도가 될 수 있다. 또한, 내열성이 높은 기판을 이용한 경우에서도, 600℃를 초과하면 금속 산화물 막(예컨대, In-Ga-Zn계 비정질 금속 산화물 막 등)이 결정화하여 신뢰성을 저하시킬 수 있기 때문에, 그 관점에서 2차 가열 공정의 상한 온도는 600℃인 것이 바람직하다.
공정 (iii)의 가열 처리 시의 압력 조건은 특별히 제한되지 않는다. 예컨대, 이러한 압력 조건은 대기압 조건 하이어도 좋다.
가열 수단으로서는, 예컨대 가열로를 이용하여도 좋다. 가열로 내에 「게이트 전극(20), 게이트 절연층(30) 및 채널 전구체층(11)을 갖춘 기판(60)」을 제공함에 의해, 채널 전구체층을 전체적으로 가열 처리할 수 있다.
공정 (iii)의 가열 처리에 의해서 최종적으로 얻어지는 채널층(10)의 두께는, 바람직하게는 약 8nm~약 50nm의 범위, 보다 바람직하게는 약 10nm~약 30nm의 범위(예컨대, 약 15nm)일 수 있다.
한편, 공정 (iii)에서의 채널 전구체층의 가열 처리는, 상술한 바와 같이 소성 이외에도, 레이저 조사에 의한 소성도 가능하다.
공정 (iii)에 이어서 공정 (iv)을 실시한다. 즉, 도 2(e)에 나타낸 바와 같이 채널층(10)에 접하도록 소스 전극(40) 및 드레인 전극(50)을 형성한다. 소스 전극·드레인 전극의 재료로서는, 양호한 도전성을 가지는 금속이 바람직하고, 예컨대, 구리(Cu), 니켈(Ni), 알루미늄(Al), 스테인레스(SUS) 등을 사용할 수 있다. 소스 전극(40) 및 드레인 전극(50)의 형성도, 특별히 제한되는 것이 아니고, 상투적인 전극 형성법을 채용하여도 좋다. 즉, 소스 전극 및 드레인 전극의 형성을 인쇄법·인쇄 프로세스에 의해서 행하여도 좋고, 또는, 진공 증착법이나 스퍼터법 등을 사용할 수도 있다. 본 실시 형태로서는, 진공 증착법을 실시함으로써 알루미늄 전극을 형성하여 소스 전극·드레인 전극을 얻는다. 소스 전극(40) 및 드레인 전극(50)의 각 두께는, 바람직하게는 약 0.02㎛~약 10㎛의 범위, 보다 바람직하게는 약 0.03㎛~약 1㎛의 범위(예컨대, 약 0.1㎛)이다.
소스 전극·드레인 전극의 형성 후, 필요에 따라 채널층의 봉지 공정이나 배선층의 형성 등을 행한다.
이상과 같은 공정 (i)~(iv)를 거치는 것에 의해, 도 2(e) 내지는 도 1에 나타내는 것과 같은 박막 트랜지스터(100)를 얻을 수 있다. 이러한 제조 프로세스에서는, 채널층(10)을 구성하는 「금속 산화물로 이루어지는 반도체막」을, 종래의 도포법보다도 균일하고 치밀하고 또한 평탄하게 형성할 수 있다. 즉, 채널 형성에 비싼 진공 장치 등을 이용하지 않고 저비용으로 고성능인 박막 트랜지스터를 얻을 수 있다.
수득된 박막 트랜지스터(100)는, 도 1에 나타낸 바와 같이, 채널층(10), 게이트 전극(20), 채널층(10)과 게이트 전극(20)의 사이에 적어도 위치하는 게이트 절연층(30), 및 채널층(10)에 접하여 배치된 소스 전극(40) 및 드레인 전극(50)을 가지고 이루어져 있다. 박막 트랜지스터(100)에서는, 채널층(10)이 금속 산화물로 이루어져 있고, 이러한 금속 산화물이 상술한 금속염 함유 조성물로부터 형성된 산화물로 되어 있다. 특히 상술한 금속염 함유 조성물로부터 형성된 것에 기인하여, 채널층(10)은, 실질적으로 균일하고 또한 치밀하고 표면이 평탄한 박막 형태를 갖고 있다. 또한, 바람직하게는 채널층(10)의 금속 산화물이 비정질 산화물로 되어 있다. 또한, 바람직하게는 채널층(10)의 캐리어 이동도는 1018cm-3 미만으로 되어 있다(그 결과, 오프 전류가 크지 않고 적절한 것으로 되어 있다).
예컨대, Zn(아연)을 적어도 포함하여 이루어지는 염을 포함한 금속염 함유 조성물을 이용하여 채널층을 형성한 경우에서는, 수득된 채널층(10)이 Zn을 포함하여 이루어지는 금속 산화물로 이루어지는 막 형태를 갖고 있다. 또한, Zn을 포함한 염에 더하여, In(인듐) 및 Ga(갈륨)으로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 염을 추가로 포함한 금속염 함유 조성물을 이용하여 채널층을 형성한 경우, 수득된 채널층(10)이 Zn에 더하여, In 및/또는 Ga을 포함하여 이루어지는 금속 산화물로 이루어지는 막 형태를 갖고 있다. 여기서 특히 채널층이 Zn, In 및 Ga를 포함한 금속 산화물로부터 형성된 막 형태를 갖고 있는 경우, 채널층(10)의 밀도가 4.0~5.5g/cm3 정도, 예컨대 4.3~4.8g/cm3 정도로 될 수 있다(막 두께 10nm~40nm 정도).
제 1 실시 형태의 변경 태양
다음으로, 도 3(a)~(e)를 참조하여, 제 1 실시 형태의 박막 트랜지스터의 제조 방법에 대하여 변경 태양을 설명한다. 한편, 상술한 제조 프로세스와 동일한 점에 대해서는 설명을 생략한다.
우선, 도 3(a)에 나타낸 바와 같이, 기판(60) 상에 게이트 전극(20) 및 게이트 절연층(30)을 형성한다.
이어서, 도 3(b)에 나타낸 바와 같이, 게이트 절연층(30)의 대략 전체에 미치도록 금속염 함유 조성물을 도포하여 채널 전구체층(11)을 형성한다. 이어서, 채널 전구체층(11)을 가열 처리하여, 그 전구체층(11)으로부터 금속 산화물 막(12)을 형성한다(도 3(c) 참조).
이어서, 도 3(d)에 나타낸 바와 같이, 금속 산화물 막(12)을 부분적으로 제거하여, 게이트 전극(20)에 대향하는 위치에 채널층(10)을 형성한다. 이러한 금속 산화물 막의 부분적인 제거는, 예컨대, 드라이 에칭 또는 웨트 에칭에 의해 실시할 수 있다.
최후에, 도 3(e)에 나타낸 바와 같이, 채널층(10)과 접하도록 소스 전극(40) 및 드레인 전극(50)을 형성함으로써 박막 트랜지스터(100)를 완성시킨다.
제 2 실시 형태
도 4(a)~(e)를 참조하여, 제 2 실시 형태의 박막 트랜지스터의 제조 방법에 대하여 설명한다. 본 실시 형태는, 채널층의 형성뿐만 아니라, 게이트 절연층의 형성에 대해서도 금속염 함유 조성물을 이용하는 형태이다. 상술한 제조 프로세스와 동일한 점에 대해서는 설명을 생략한다.
우선, 도 4(a)에 나타낸 바와 같이, 기판(60) 상에 게이트 전극(20)을 형성한 후, 게이트 절연층용의 금속염 함유 조성물을 도포하여 게이트 절연 전구체층(31)을 형성한다. 여기서, 사용되는 게이트 절연층용의 금속염 함유 조성물은, 「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대한 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」이다. 게이트 절연층용의 금속염 함유 조성물에 포함되는 금속염은, Ba, Y, Zr, Hf, Ta, Al 및 Si로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 염인 것이 바람직하다. 그와 같은 금속의 산화물은 높은 절연성 및 유전율을 갖고 있기 때문에, 그 점에서 게이트 절연막으로서 적합해지기 때문이다. 본 실시 형태로서는, Al을 포함한 금속염을 사용한다.
이어서, 게이트 절연 전구체층(31)을 가열 처리하여, 이러한 전구체층으로부터 게이트 절연층(30)을 형성한다(도 4(b) 참조). 이러한 가열 처리도, 상술한 채널층 형성과 마찬가지로 1차 가열 공정과 2차 가열 공정의 2단계로 행하는 것이 바람직하다. 즉, 1차 가열 공정으로서 100℃ 이상 250℃ 이하의 온도 조건 하에서 게이트 절연 전구체층(31)의 건조 처리를 1~15분 정도 행한 후, 그 2차 가열 공정으로서 400℃ 이상 600℃ 이하(보다 바람직하게는 400℃ 이상 500℃ 이하)의 소성 처리를 10~60분 정도 행하는 것이 바람직하다.
게이트 절연층의 형성 후, 도 4(c)에 나타낸 바와 같이 게이트 절연층(30) 상에 금속염 함유 조성물을 도포하여 채널 전구체층(11)을 형성한 후, 채널 전구체층(11)을 가열 처리하여 채널층(10)을 형성한다(도 4(d) 참조).
최후에, 도 4(e)에 나타낸 바와 같이, 채널층(10)과 접하도록 소스 전극(40) 및 드레인 전극(50)을 형성함으로써 박막 트랜지스터(100)를 완성시킨다(소스 전극·드레인 전극의 형성 후에는, 필요에 따라, 채널층의 봉지 공정이나 배선층의 형성 등을 행하여도 좋다).
이러한 박막 트랜지스터(100)에서는, 상기 금속염에 기인하여, 게이트 절연막(30)이 Ba, Y, Zr, Hf, Ta, Al 및 Si로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 산화물 막으로 구성된 것으로 된다.
본 실시 형태에서는, 채널층(10)뿐만 아니라, 게이트 절연층(30)도 마찬가지로 간편한 수법으로 제작할 수 있기 때문에, 대면적인 박막 트랜지스터를 더욱 저비용으로 제작할 수 있다.
제 3 실시 형태
도 5(a)~(e)를 참조하여, 제 3 실시 형태의 박막 트랜지스터의 제조 방법에 대하여 설명한다. 본 실시 형태는, 채널층뿐만 아니라, 소스 전극·드레인 전극의 형성에 대해서도 금속염 함유 조성물을 이용하는 형태이다. 상술한 제조 프로세스와 동일한 점에 대해서는 설명을 생략한다.
도 5(a)~(c)는, 도 2(a)~(d)에 상당하는 태양이다. 즉, 우선 도 5(a)에 나타낸 바와 같이, 기판(60) 상에 게이트 전극(20) 및 게이트 절연층(30)을 형성한다. 이어서, 도 5(b)에 나타낸 바와 같이 게이트 절연층(30) 상에 금속염 함유 조성물을 도포하여 채널 전구체층(11)을 형성한 후, 채널 전구체층(11)을 가열 처리하여 도 5(c)에 나타내는 것과 같은 채널층(10)을 형성한다.
이어서, 채널층(10)과 접하도록, 소스 전극·드레인 전극 형성용의 금속염 함유 조성물을 도포하여 소스 전극·드레인 전극의 전구체층(41,51)을 형성한다(도 5(d) 참조). 여기서, 사용되는 소스·드레인 전극 형성용의 금속염 함유 조성물은, 「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대하는 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」이다. 소스·드레인 전극 형성용의 금속염 함유 조성물에 포함되는 금속염은, Zn, Al, In, Sn, Mo, Ir 및 Ru로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 염인 것이 바람직하다. 그와 같은 금속의 단체 또는 복합 산화물은 전도체를 이룰 수 있기 때문에, 그 점에서 소스 전극·드레인 전극으로서 적합해지기 때문이다. 본 실시 형태로서는, In을 포함한 금속염 및 Sn을 포함한 금속염을 사용한다.
이어서, 소스 전극·드레인 전극의 전구체층(41,51)을 가열 처리하여, 이러한 전구체층으로부터 소스 전극(40) 및 드레인 전극(50)을 형성한다(도 5(e) 참조). 여기서의 가열 처리도, 상술한 채널층 형성과 마찬가지로, 1차 가열 공정과 2차 가열 공정의 2단계로 행하는 것이 바람직하다. 즉, 1차 가열 공정으로서 100℃ 이상 250℃ 이하의 온도 조건 하에서 소스 전극·드레인 전극의 전구체층(41,51)의 건조 처리를 1~15분 정도 행한 후, 그 2차 가열 공정으로서 400℃ 이상 600℃ 이하(보다 바람직하게는 400℃ 이상 500℃ 이하)의 소성 처리를 10~60분 정도 행하는 것이 바람직하다.
소스 전극·드레인 전극의 형성 후에는, 필요에 따라, 채널층의 봉지 공정이나 배선층의 형성 등이 행해질 수 있다. 이상과 같은 공정을 거치는 것에 의해 박막 트랜지스터(100)를 얻을 수 있다.
이러한 박막 트랜지스터(100)에서는, 상기 금속염에 기인하여, 소스 전극·드레인 전극(40,50)이 Zn, Al, In, Sn, Mo, Ir 및 Ru로 이루어지는 군으로부터 선택되는 적어도 1종류 이상의 금속의 산화물 막으로부터 구성된 것으로 된다.
본 실시 형태에서는, 채널층뿐만 아니라, 소스 전극·드레인 전극(40,50)도 간편한 수법으로 제작할 수 있기 때문에, 대면적인 박막 트랜지스터를 더욱 저비용으로 제작할 수 있다.
제 4 실시 형태
다음으로, 도 7(a)~(f)를 참조하면서, 도 6에 나타내는 것과 같은 박막 트랜지스터(TFT)(100)의 제조 프로세스에 대하여 예시한다. 이러한 제조 프로세스는 [발명의 개요]에서 설명한 공정 (i)'~(vi)'에 상당하는 것이다. 상술한 제조 프로세스와 동일한 점에 대해서는 설명을 생략한다.
우선, 공정 (i)'로서 금속박(90)을 준비하고, 이어서, 공정 (ii)'로서 금속박(90) 상에 게이트 절연층(30)을 형성한다(도 7(a) 참조).
금속박(90)은, 게이트 절연층(30)이나 채널층(10)을 지지하는 부재로서 기능하지만, 최종적으로는 전극 재료로서 이용된다. 그러므로, 금속박(90)을 구성하는 금속으로서는, 도전성을 갖고 또한 융점이 비교적 높은 금속이 바람직하다. 예컨대, 금속박(90)을 구성하는 금속으로서, 구리(Cu, 융점: 1083℃), 니켈(Ni, 융점: 1453℃), 알루미늄(Al, 융점: 660℃), 스테인레스(SUS)를 사용할 수 있다.
게이트 절연층(30)은, 실시 형태 1 또는 2와 동일한 수법으로 형성할 수 있다. 즉, 마스크를 이용한 박막 형성법(스퍼터법 등) 등에 의해서 게이트 절연층(30)을 형성하여도 좋고, 또는, 게이트 절연층용의 금속염 함유 조성물의 도포·가열 처리에 의해서 게이트 절연층(30)을 형성하여도 좋다.
공정 (ii)'에 이어서 공정 (iii)'를 실시한다. 즉, 도 7(b)에 나타낸 바와 같이 게이트 절연층(30) 상에 금속염 함유 조성물을 도포하여 채널 전구체층(11)을 형성한 후, 채널 전구체층(11)을 가열 처리하여 채널층(10)을 형성한다(도 7(c) 참조). 보다 구체적으로는, 「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대한 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」의 도포 및 가열 처리를 실시하여 채널층(10)을 형성한다.
이어서 공정 (iv)'를 실시한다. 즉, 도 7(d)에 나타낸 바와 같이, 소스 전극(40) 및 드레인 전극(50)을 그 양단이 채널층(10)과 금속박(90)에 접하도록 형성한다. 이러한 소스 전극(40) 및 드레인 전극(50)의 형성 방법으로서는, 실시 형태 1 또는 3과 동일한 수법으로 형성할 수 있다. 즉, 진공 증착법이나 스퍼터법 등에 의해서 소스 전극·드레인 전극을 형성하여도 좋고, 또는, 소스·드레인 전극용의 금속염 함유 조성물의 도포·가열 처리에 의해서 소스 전극·드레인 전극을 형성하여도 좋다.
이어서, 공정 (v)'를 실시한다. 즉, 채널층(10), 소스 전극(40) 및 드레인 전극(50)을 덮도록 봉지층(70)을 형성한다(도 7(e) 참조). 봉지층(70)을 구성하는 재료로서는, 경화 후에 가요성을 갖는 수지 재료가 바람직하다. 이러한 수지 재료로서는, 예컨대, 에폭시 수지, 폴리이미드(PI) 수지, 아크릴 수지, 폴리에틸렌테레프탈레이트(PET) 수지, 폴리에틸렌나프탈레이트(PEN) 수지, 폴리페닐렌설파이드(PPS) 수지, 폴리페닐렌에터(PPE) 수지, 그들의 복합물 등을 들 수 있다. 이들의 수지 재료는, 가요성이나 치수 안정성 등의 성질이 우수하고, 얻어지는 박막 트랜지스터에 가요성을 부여한다는 점에서 바람직하다.
봉지층(70)의 형성 방법은 특별히 한정되지 않지만, 예컨대 미경화된 액상 수지를 스핀 코팅 등으로 도포하는 방법이나, 미경화된 수지를 필름 형상으로 하여 금속박(90)의 상면에 접합하는 방법이나, 필름 형상의 봉지층(70)의 표면에 접착성 재료를 도포하고, 상기 접착성 재료을 통해서 금속박(90)의 상면에 접합하는 방법 등을 채용할 수 있다. 이러한 접합 시에서는, 롤 라미네이트, 진공 라미네이트, 열 프레스 등으로 가열하면서 가압하는 수법 등을 적절히 채용할 수 있다.
최후에, 공정 (vi)'를 실시한다. 즉, 도 7(f)에 나타낸 바와 같이, 지지체로서 기능하고 있었던 금속박(90)을 에칭함으로써, 게이트 전극(20) 및 취출 전극(80a,80b)을 형성한다. 금속박(90)의 에칭은, 특별히 제한되지 않고, 상투적인 방법(예컨대, 포토리소그라피를 이용한 에칭 등)으로 행하여도 좋다.
이상과 같은 공정 (i)'~(vi)'를 경유하는 것에 의해, 도 6 내지는 도 7(f)에 나타내는 것과 같은 박막 트랜지스터(100)를 얻을 수 있다. 이러한 제조 프로세스에서도, 채널층(10)을 구성하는 「금속 산화물로 이루어지는 반도체막」을, 종래의 도포법보다도 치밀하고 균일하고 또한 평탄하게 형성할 수 있고, 그러므로, 채널 형성에 비싼 진공 장치 등을 이용하지 않고서 저비용으로 고성능인 박막 트랜지스터를 얻을 수 있다. 또한, 본 실시 형태의 제조 방법에 의하면, 트랜지스터(100)의 지지체가 가요성을 나타내는 수지 봉지층(70)이 되기 때문에, 가요성을 구비한 박막 트랜지스터를 비교적 간단히 얻을 수 있다. 또한, 본 실시 형태의 제조 방법에 의하면, 금속박(90)을 지지체로서 그 상면에 게이트 절연막(30), 채널층(10), 소스 전극(40) 및 드레인 전극(50)을 형성한 후에, 금속박(90) 상에 봉지층(70)을 형성하고 있기 때문에, 채널층(10)뿐만 아니라 게이트 절연막(30)이나 소스 전극(40) 및 드레인 전극(50)의 제작까지를 봉지 수지의 내열 온도보다도 높은 소성프로세스로 실행할 수 있다.
수득된 박막 트랜지스터(100)는, 도 6에 나타낸 바와 같이, 게이트 전극(20)과, 채널층(10)과, 게이트 절연층(30)과, 소스 전극(40)과, 드레인 전극(50)과, 봉지층(70)과, 취출 전극(80a,80b)을 가지고 이루어진다. 구체적으로는, 금속박을 에칭함으로써 형성된 게이트 전극(20) 및 취출 전극(80a,80b)과, 채널층(10)과, 그들 사이에 형성된 게이트 절연막(30)과, 채널층(10) 및 취출 전극(80a,80b)에 각각 접하고 있는 소스 전극(40) 및 드레인 전극(50)과, 채널층(10)과 소스 전극(40) 및 드레인 전극(50)을 봉지하는 봉지층(70)이 설치되어 있다. 게이트 전극(20) 및 취출 전극(80a,80b)은 동일한 금속박으로부터 형성된 것이기 때문에, 도시한 것과 같이, 서로 동일 평면 형상으로 위치해 있다. 소스 전극(40), 드레인 전극(50)은, 그 일단이 채널층(10) 및 게이트 절연층(30)의 외연으로부터 외측까지 연장되고 있고, 채널층(10)과 취출 전극(80a,80b)을 서로 전기적으로 접속하고 있다.
한편, 도시하지 않고 있지만, 채널층(10) 상에, 적어도 채널층(10)을 봉지하는 별도의 보호층이 형성되어 있어도 좋다. 이러한 보호층이 있으면, 봉지 공정에 의한 채널층의 손상을 방지할 수 있고, 백(back) 채널의 추가적인 안정화로 이어지기 때문에, 트랜지스터 특성의 향상과 안정을 보다 적절하게 도모할 수 있다. 이러한 보호층의 재질로서는, 예컨대 불소 수지, 폴리이미드 수지와 같은 열경화성 수지, SiO2, Al2O3 등의 산화물 또는 SiN 등의 질화물을 사용할 수 있다.
제 5 실시 형태
도 9(a)~(f)를 참조하면서, 도 8에 나타내는 것과 같은 박막 트랜지스터(TFT)(100)의 제조 프로세스에 대하여 예시한다. 상술한 제조 프로세스와 동일한 점에 대해서는 설명을 생략한다.
우선, 도 9(a)에 나타낸 바와 같이, 금속박(90)을 준비하고, 그 위에 게이트 절연층(30)을 형성한다. 마스크를 이용한 박막 형성법(스퍼터법 등) 등에 의해서 게이트 절연층(30)을 형성하여도 좋고, 또는, 게이트 절연층용의 금속염 함유 조성물의 도포·가열 처리에 의해서 게이트 절연층(30)을 형성하여도 좋다.
이어서, 도 9(b)에 나타낸 바와 같이, 소스 전극(40) 및 드레인 전극(50)을 그 양단이 채널층(10) 및 금속박(90)에 접하도록 형성한다. 진공 증착법이나 스퍼터법 등에 의해서 소스 전극·드레인 전극을 형성하여도 좋고, 또는, 소스 전극·드레인 전극용의 금속염 함유 조성물의 도포 및 가열 처리에 의해서 소스·드레인 전극을 형성하여도 좋다.
이어서, 도 9(c)에 나타낸 바와 같이, 「금속염, -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산(금속염에 대한 다가 카복실산의 몰비는 0.5~4.0이다), 유기 용매 및 물을 포함하여 이루어지는 금속염 함유 조성물」을, 소스 전극(40) 및 드레인 전극(50)과 접하도록 게이트 절연층(30) 상에 도포하여, 채널 전구체층(11)을 형성한다. 그리고, 채널 전구체층(11)을 가열 처리함으로써, 이러한 전구체층(11)으로부터 채널층(10)을 형성한다(도 9(d) 참조).
이어서, 도 9(e)에 나타낸 바와 같이, 채널층(10), 게이트 절연층(30), 소스 전극(40) 및 드레인 전극(50)을 덮도록, 금속박(90)의 상면에 봉지층(70)을 형성한다. 이러한 봉지층(70)은, 실시 형태 4와 같은 수법으로 형성하여도 좋다.
최후에, 도 9(f)에 나타낸 바와 같이, 지지체로서 기능하고 있었던 금속박(90)을 에칭함으로써, 게이트 전극(20) 및 취출 전극(80a,80b)을 형성하여 박막 트랜지스터(100)를 완성시킨다.
수득된 박막 트랜지스터(100)는, 도 8에 나타낸 바와 같이, 게이트 전극(20)과, 채널층(10)과, 게이트 절연층(30)과, 소스 전극(40)과, 드레인 전극(50)과, 봉지층(70)과, 취출 전극(80a,80b)을 가지고 이루어진다. 보다 구체적으로는, 금속박을 에칭함으로써 형성된 게이트 전극(20) 및 취출 전극(80a,80b)과, 채널층(10)과, 그들 사이에 형성된 게이트 절연막(30)과, 채널층(10) 및 취출 전극(80a,80b)에 각각 접하고 있는 소스 전극(40) 및 드레인 전극(50)과, 채널층(10) 및 소스 전극·드레인 전극(40,50)을 봉지하는 봉지층(70)이 설치되어 있다.
《화상 표시 장치》
도 10에 화상 표시 장치(1000)의 일례를 나타낸다. 도 10에서는, 화상 표시 장치(1000)의 전체의 외관이 나타나 있다.
화상 표시 장치(1000)는, 예컨대, 유기 EL 디스플레이이다. 도시하는 것과 같이, 화상 표시 장치(1000)는, TFT부(1100)와, 드라이버부(1200,1300)와, EL부(1400)로 구성되어 있고, TFT부(1100)의 각 화소에 상기 실시 형태 1~5에 따른 박막 트랜지스터(100)가 포함되어 있다.
구체적으로는, 박막 트랜지스터(100)는, EL부(1400)를 갖춘 유기 EL 소자의 아래에 형성되어 있고, 박막 트랜지스터(100)를 갖춘 구동용 TFT 소자의 드레인 전극(50)은, 유기 EL 소자에 접속되어 있다. 한편, 유기 EL 소자의 위에는, 투명 전극이 형성되어 있다. 이에 더하여, 그 위에는, 보호 필름(예컨대, PET, PEN 등의 수지 필름)이 형성되어 있다.
이상, 본 발명의 실시 형태에 대하여 설명해 왔지만, 본 발명은 이것에 한정되지 않고, 여러가지의 변경이 이루어질 수 있음을 당업자는 용이하게 이해할 것이다.
예컨대, 본 발명에 따른 박막 트랜지스터는, 여러가지의 형태로 실현할 수 있다. 예시하면, 도 11~13에 나타내는 것과 같은 형태의 박막 트랜지스터(100)를 들 수 있다.
● 도 11에 나타내는 박막 트랜지스터(100)에서는, 기판(60) 상에 소스 전극(40) 및 드레인 전극(50)이 형성되어 있고, 소스 전극(40)과 드레인 전극(50) 사이에 채널층(10)이 각각 접하도록 형성되어 있다. 게이트 절연층(30)은 채널층(11) 및 소스 전극·드레인 전극(40,50)을 덮도록 형성되어 있다. 게이트 절연층(30) 상에는 채널층(10)과 대향하는 위치에 게이트 전극(20)이 형성되어 있다. 채널층(10), 게이트 절연층(30), 소스 전극(40) 및 드레인 전극(50)은 상기 실시 형태 1~3 등에서 설명한 방법으로 형성할 수 있다.
● 도 12에 나타내는 박막 트랜지스터(100)에서는, 기판(60) 상에 게이트 전극(20) 및 게이트 절연막(30)이 이 순서로 형성되어 있다. 게이트 절연막(30) 상에는 소스 전극(40) 및 드레인 전극(50)이 형성되어 있고, 채널층(10)이 소스 전극(40) 및 드레인 전극(50)에 접하도록 하여 게이트 절연막(30) 상의 게이트 전극(20)과 대향하는 위치에 형성되어 있다. 채널층(10), 게이트 절연층(30), 소스 전극(40) 및 드레인 전극(50)은 상기 실시 형태 1~3 등에서 설명한 방법으로 형성할 수 있다.
● 도 13에 나타내는 박막 트랜지스터(100)에서는, 기판(60) 상에 채널층(10)이 형성되어 있고, 그 위에 소스 전극(40) 및 드레인 전극(50)이 채널층(10)에 접하도록 하여 형성되어 있다. 게이트 절연층(30)은 채널층(11) 및 소스 전극·드레인 전극(40,50)을 덮도록 형성되어 있다. 게이트 절연층(30) 상의 채널층(10)과 대향하는 위치에는 게이트 전극(20)이 형성되어 있다. 채널층(10), 게이트 절연층(30), 소스 전극(40) 및 드레인 전극(50)은 상기 실시 형태 1~3 등에서 설명한 방법으로 형성할 수 있다.
최후에, 본 발명은 하기의 태양을 갖는다는 것을 확인적으로 서술해 놓는다.
제 1 태양: 게이트 전극, 소스 전극, 드레인 전극, 채널층 및 게이트 절연층을 가지고 이루어지는 전계 효과 트랜지스터의 제조 방법으로서,
금속염,
-C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산,
유기 용매, 및
물을 포함하여 이루어지고,
상기 금속염에 대한 상기 다가 카복실산의 몰비가 0.5 이상 4.0 이하로 된 금속염 함유 조성물을 이용하여 상기 채널층을 형성하는 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
제 2 태양: 상기 제 1 태양에 있어서, 상기 다가 카복실산이, 말레산, 시트라콘산, 프탈산 및 트라이멜리트산으로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 3 태양: 상기 제 1 태양 또는 제 2 태양에 있어서, 상기 물이 상기 금속염의 수화물에 기인하고 있는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 4 태양: 상기 제 1 태양~제 3 태양 중 어느 하나에 있어서, 상기 금속염 함유 조성물에 포함되는 상기 금속염이, Mg, Ca, Sr, Ba, Y, Ti, Zr, Hf, Nb, Ta, Cr, W, Fe, Ni, Cu, Ag, Zn, Al, Ga, In, Sn 및 Sb으로 이루어지는 군으로부터 선택되는 1종 이상의 염인 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 5 태양: 상기 제 1 태양~제 4 태양 중 어느 하나에 있어서, 상기 금속염 함유 조성물에 포함되는 상기 금속염이, Zn을 적어도 포함하여 이루어지는 금속의 염인 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 6 태양: 상기 제 5 태양에 있어서, 상기 금속염 함유 조성물에 포함되는 상기 금속염이, In 및 Ga로 이루어지는 군으로부터 선택되는 1종 이상의 금속의 염을 추가로 포함하여 이루어지는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 7 태양: 상기 제 1 태양~제 6 태양 중 어느 하나에 있어서, 상기 금속염이, 질산염, 황산염, 카복실산염, 할로젠화물, 알콕사이드 및 아세틸아세톤염으로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 8 태양: 상기 제 1 태양~제 7 태양 중 어느 하나에 있어서,
(i) 기판 상에 게이트 전극을 형성하는 공정,
(ii) 상기 게이트 전극을 덮도록 상기 기판 상에 상기 게이트 절연층을 형성하는 공정,
(iii) 상기 게이트 절연층 상에 상기 금속염 함유 조성물을 제공하여 채널 전구체층을 형성하고, 상기 채널 전구체층을 가열 처리하여 상기 채널층을 형성하는 공정, 및
(iv) 상기 채널층과 접하도록 상기 소스 전극 및 상기 드레인 전극을 형성하는 공정을
포함하여 이루어지는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 9 태양: 상기 제 1 태양~제 7 태양 중 어느 하나에 있어서,
(i)' 금속박을 준비하는 공정,
(ii)' 상기 금속박 상에 상기 게이트 절연층을 형성하는 공정,
(iii)' 상기 게이트 절연층 상에 상기 금속염 함유 조성물을 제공하여 채널 전구체층을 형성하고, 상기 채널 전구체층을 가열 처리하여 상기 채널층을 형성하는 공정,
(iv)' 상기 채널층과 접하도록 상기 소스 전극 및 상기 드레인 전극을 형성하는 공정,
(v)' 상기 채널층, 상기 소스 전극 및 상기 드레인 전극을 덮도록 봉지층을 형성하는 공정, 및
(vi)' 상기 금속박을 에칭하여 상기 게이트 전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 10 태양: 상기 제 1 태양~제 9 태양 중 어느 하나에 있어서, 상기 게이트 절연층의 형성에 대해서도 상기 금속염 함유 조성물을 이용하고,
상기 게이트 절연층의 형성에 이용하는 상기 금속염 함유 조성물에 포함되는 상기 금속염이 Ba, Y, Zr, Hf, Ta 및 Al로 이루어지는 군으로부터 선택되는 1종 이상의 금속의 염인 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 11 태양: 상기 제 1 태양~제 10 태양 중 어느 하나에 있어서, 상기 소스 전극 및/또는 상기 드레인 전극의 형성에 대해서도 상기 금속염 함유 조성물을 이용하고,
상기 소스 전극 및/또는 상기 드레인 전극의 형성에 이용하는 상기 금속염 함유 조성물에 포함되는 상기 금속염이 도전성 금속의 염인 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
제 12 태양: 상기 제 1 태양~제 11 태양 중 어느 하나의 제조 방법으로 얻어지는 전계 효과 트랜지스터로서,
채널층,
게이트 전극,
상기 채널층과 상기 게이트 전극 사이에 적어도 위치하는 게이트 절연층, 및
상기 채널층에 접하여 배치된 소스 전극 및 드레인 전극을 가지고 이루어지며,
상기 채널층이 금속 산화물을 포함하여 이루어지고, 상기 금속 산화물이 상기 금속염 함유 조성물로부터 형성된 산화물인 것을 특징으로 하는, 전계 효과 트랜지스터.
제 13 태양: 상기 제 12 태양에 있어서, 상기 채널층에서의 표면의 산술 평균 조도 Ra가 10nm 이하로 되어 있는 것을 특징으로 하는 전계 효과 트랜지스터.
제 14 태양: 상기 제 5 태양에 종속하는 상기 제 12 태양 또는 제 13 태양에 있어서, 상기 금속 산화물이, Zn을 포함하여 이루어지는 금속 산화물인 것을 특징으로 하는 전계 효과 트랜지스터.
제 15 태양: 상기 제 6 태양에 종속하는 상기 제 14 태양에 있어서, 상기 금속 산화물이, In 및 Ga으로 이루어지는 군으로부터 선택되는 1종 이상의 금속을 추가로 포함하여 이루어지는 금속 산화물인 것을 특징으로 하는 전계 효과 트랜지스터.
제 16 태양: 상기 제 14 태양 또는 제 15 태양에 있어서, 상기 금속 산화물이 4.0~5.5g/cm3의 밀도를 갖고 있는 것을 특징으로 하는 전계 효과 트랜지스터.
제 17 태양: 상기 제 12 태양~제 16 태양 중 어느 하나에 있어서, 상기 금속 산화물이 비정질 산화물인 것을 특징으로 하는 전계 효과 트랜지스터.
제 18 태양: 상기 제 10 태양에 종속하는 상기 제 12 태양~제 17 태양 중 어느 하나에 있어서, 상기 게이트 절연층이 금속 산화물을 포함하여 이루어지고, 상기 금속 산화물이 상기 게이트 절연층 형성용의 상기 금속염 함유 조성물로부터 형성된 산화물로서, Ba, Y, Zr, Hf, Ta, Al 및 Si로 이루어지는 군으로부터 선택되는 1종 이상의 금속의 산화물인 것을 특징으로 하는 전계 효과 트랜지스터.
제 19 태양: 상기 제 11 태양에 종속하는 상기 제 12 태양~제 18 태양 중 어느 하나에 있어서, 상기 소스 전극 및/또는 상기 드레인 전극이 도전성 금속 산화물을 포함하여 이루어지고, 상기 도전성 금속 산화물이 상기 소스 전극 및/또는 상기 드레인 전극 형성용의 상기 금속염 함유 조성물로부터 형성된 산화물인 것을 특징으로 하는 전계 효과 트랜지스터.
제 20 태양: 상기 제 12 태양~제 19 태양 중 어느 하나에 있어서, 상기 전계 효과 트랜지스터가 박막 트랜지스터(TFT)인 것을 특징으로 하는 전계 효과 트랜지스터.
실시예
《금속 산화물 박막의 특성 확인 시험》
(실시예 1)
질산아연 6수화물 0.8924g(0.003mol), 말레산 0.5221g(0.0045mol), 3-메톡시-3-메틸-1-뷰탄올(MMB: 제품명 솔핏트 파인 그레이드, 쿠라레주식회사제) 7.96g을 혼합하고, 초음파 욕조에서 10분~30분간 초음파 처리하고 금속염의 함유량이 0.3mol/L인 용액(금속염 함유 조성물)을 조제하여, 그 성상을 확인했다.
다음으로, 조제한 용액을 슬라이드 글라스(유리 기판) 상에 스핀 코팅(2000rpm×30초간)한 후, 송풍 건조로에서 150℃×10분간 1차 가열한 후, 기판 표면에 형성된 금속 복합체 박막의 외관 관찰을 행했다. 또한, 전기 머플로로 500℃×30분간 공기 중에서 기판을 2차 가열(소성)한 후, 기판 표면에 형성된 금속 산화물 박막의 외관 관찰을 행했다. 한편, 기판 표면에 형성되는 금속 복합체 박막 및 금속 산화물 박막의 막 두께는 0.03㎛ 이상 0.05㎛ 이하의 범위였다.
(실시예 2~46)
금속염, 다가 카복실산, 몰비, 유기 용매 및 물 함량을 변경하여, 실시예 1과 동일한 조작을 행했다. 또한, 1차 가열 후 및 2차 가열 후에 기판 표면의 외관 관찰을 행했다. 실시예 1~46의 조성 및 관찰 결과를 표 1에 나타낸다.
한편, 표 1에서, 몰비란, 금속염에 대한 다가 카복실산의 몰비를 의미한다. 외관(1)은 1차 가열 후의 금속 복합체 박막의 외관, 외관(2)은 2차 가열 후의 금속 산화물 박막의 외관을 의미한다. 크랙은 2차 가열 후의 금속 산화물 박막에 있어서의 크랙의 유무를 의미한다. 또한, 실시예 43~46에서는, 2종류의 금속 질산염을 등몰 혼합한 것을 사용했다.
또한, 표 1 및 후술하는 표 2에서의 3-메톡시-3-메틸-1-뷰탄올(MMB)은, 물을 0.05중량% 정도 함유하고 있었다.
Figure pct00001
(비교예 1~ 13)
금속염으로서 질산아연을 사용하고, 카복실산 등의 종류나 사용량을 변경하여, 실시예 1과 동일한 조작을 했다. 또한, 실시예 1과 동일한 관찰을 했다. 그 결과를, 표 2에 나타낸다. 한편, 기판 표면에 형성된 금속 복합체 박막 및 금속 산화물 박막의 막 두께는 0.05㎛ 이상 1㎛ 이하의 범위였다.
Figure pct00002
실시예 1~46에서는, -C(COOH)=C(COOH)-의 시스형 구조를 갖는 다가 카복실산을, 금속염에 대하여 1.5배의 몰비로 혼합하여 유기 용제에 용해시켰지만, 어느 실시예에서도 용액(금속염 함유 조성물)의 성상은 투명한 액체였다. 이 때문에, 스핀 코팅에 의해서 슬라이드 글라스 상에 균일하게 도포하는 것이 가능했다. 또한, 1차 건조 후의 기판 상에 형성되는 금속 복합체 박막은, 균일하여 백탁(白濁)이나 크랙은 확인되지 않았다.
한편, 비교예 7~9, 11 및 12에서는, 금속염과 카복실산 등을 유기 용매와 혼합하여도, 용해시킬 수 없거나, 또는 곧 겔 상이 되어 스핀 코팅에 의해 슬라이드 글라스 상에 도포할 수 없었다. 또한, 이들 이외의 비교예에서는, 투명한 용액이 되었지만, 1차 가열 후의 기판을 관찰하면, 박막이 백탁하거나, 표면에 불균일이나 크랙이 발생하고 있었다. 그와 같은 기판은, 2차 가열 후도 같은 상태였다.
〈1차 건조 후에 형성되는 금속 복합체〉
질산아연 6수화물 0.8924g(0.003mol), 말레산 0.5221g(0.0045mol), 메탄올 7g 및 물 1g을 혼합하고, 초음파 욕조에서 10분~30분간 처리하는 것에 의해 용해시켰다. 그 후, 용매를 증발시키는 것으로 옅은 백색의 분체가 얻어졌다. 이 분체를 150℃로 10분간 가열하면, 분체의 빛깔이 황색~갈색으로 변색되었다.
이 황색~갈색의 분체를 CDCl3 용액에 녹이고, 1H-NMR 스펙트럼을 측정하면 피크는 나타나지 않았다. 한편, D2O 용액에 녹이고, 마찬가지로 1H-NMR 스펙트럼을 측정하면 케미칼 시프트(chemical shift)의 위치에 피크가 관측되어, 말레산만의 NMR 스펙트럼과 비교하여 저(低)자장 시프트되어 있었다.
아연과 결합하지 않고 있는 말레산이 잔존하고 있는 경우, CDCl3 용액에 말레산이 용해하기 때문에, 황색~갈색의 상기 분체를 CDCl3 용액에 녹인 샘플에서 말레산의 NMR 스펙트럼이 관측될 것이다. 그러나, 말레산의 NMR 스펙트럼이 관찰되지 않았기 때문에 D2O 용액에 녹인 경우의 스펙트럼의 케미칼 시프트의 상황에서 고려하여, 상기 분체는 아연:말레산=1:1의 착체라고 추측되었다.
한편, 아연 이외의 2가의 금속염과, -C(COOH)=C(COOH)-의 시스형 구조를 갖는 말레산 이외의 다가 카복실산을 유기 용매에 용해시킨 용액에 대해서도, 상기와 동일한 검토를 한 결과, 금속:말레산=1:1의 착체로 추측되는 NMR 스펙트럼의 케미칼 시프트가 관측되었다. 따라서, 1차 건조 공정 후, 기판 표면에는 하기 화학식으로 나타나는 금속 복합체의 박막이 형성되는 것이 추정되었다. 한편, 하기 화학식에서 M은 2가 금속이다.
[화학식 1]
Figure pct00003
〈기판 표면의 전자 현미경 사진〉
실시예 1에서 제작한 기판의, 1차 가열 후의 기판 표면(도포액을 스핀 코팅한 면)의 주사형 전자 현미경(SEM) 사진을 도 14에 나타낸다. 또한, 비교예 1, 4, 5에서 제작한 기판의 1차 가열 후의 기판 표면(도포액을 스핀 코팅한 면)의 SEM 사진을 각각 도 15, 16 및 17에 나타낸다.
실시예 1의 기판 표면은 균일하며, 치밀한 금속 복합체 박막이 형성되어 있는 것이 확인되었다. 한편, 비교예 1의 기판은 응집체의 형성 및 치밀도가 낮은 막이 형성되어 있는 것이 확인되고, 비교예 4의 기판은 응집체의 형성이 확인되고, 비교예 5의 기판은 응집체의 형성이 확인되고, 균일, 치밀한 막은 형성할 수 없었다.
또한, 실시예 1에서 제작한 기판의 2차 가열 후의 기판 표면(도포액을 스핀 코팅한 면)의 주사형 전자 현미경(SEM) 사진을 도 18에 나타낸다. 또한, 비교예 1, 4, 5에서 제작한 기판의 2차 가열 후의 기판 표면(도포액을 스핀 코팅한 면)의 SEM 사진을 각각 도 19, 20 및 21에 나타낸다.
실시예 1의 기판 표면은 균일하며, 치밀한 금속 산화물 박막이 형성되어 있는 것이 확인되었다. 한편, 비교예 1, 4, 5의 기판은 불균일하며, 크랙이 많이 확인되고, 금속 산화물 박막을 형성시킨 기판으로서의 실용적 가치는 확인되지 않았다.
〈2차 가열 온도〉
2차 가열은, 400℃ 이상의 온도로 할 필요가 있어, 상기 실시예에서는 500℃로 했다. 2차 가열의 상한 온도는 기판의 내열 온도에 의해서 정하는 것이 바람직하다. 예컨대, 슬라이드 글라스보다 내열 온도가 낮은 기판이면 400℃에 가까운 온도에서 2차 가열하는 것이 바람직하고, 반대로 슬라이드 글라스보다도 내열 온도가 높은 기판이면, 기판의 내열 온도에 가까운 온도에서 2차 가열하는 것이 가능하다.
〈1차 가열의 효과〉
(비교예 14)
조제한 용액을, 슬라이드 글라스 상에 스핀 코팅한 후, 송풍 건조로에서 150℃×10분간 가열하지 않고, 전기 머플로에서 500℃×30분간 공기 중에서 기판을 가열(소성)한 것 이외는, 전부 실시예 1과 동일한 조작을 행하여, 기판 표면에 형성된 금속 산화물 박막의 외관을 관찰했다. 즉, 실시예 1에서 1차 가열을 생략하여 기판 상에 금속 산화물 박막을 형성시켰다.
비교예 14의 기판 표면(도포액을 스핀 코팅한 면)을 외관 관찰한 결과, 균일성은 어느 정도 보이지만, 전체에 얼룩 형상의 흔적이 발생되어 있었다. 이 때문에, 금속 산화물 박막을 형성시킨 기판으로서의 실용적 가치는 확인되지 않았다. 한편, 비교예 14의 박막 표면의 전자 현미경 사진을 도 22에 나타낸다. SEM 사진으로부터, 미세한 크랙이 발생되어 있는 것을 확인했다.
실시예 1과 비교예 14의 비교로부터, 같은 도포액을 기판 상에 도포하여도, 소정의 온도에서 1차 가열 및 2차 가열을 순차적으로 행하지 않으면, 치밀하고 균일한 금속 산화물 박막을 기판 상에 형성시킬 수 없다는 것이 확인되었다.
〈물 함유량의 영향〉
(비교예 15)
물 함유량을 0.03중량%로 한 것 이외는, 전부 실시예 1과 동일한 조작을 했다. 또한, 실시예 1과 같이 외관 관찰 및 SEM 사진 촬영을 행했다. 외관을 관찰한 바, 어느 정도 균일하지만, SEM 사진을 보면, 미세한 크랙이 전체 면에 발생되어 있는 것이 확인되었다. 한편, 비교예 15의 기판 표면(도포액을 스핀 코팅한 면)의 SEM 사진을 도 23에 나타낸다.
실시예 1과 비교예 15의 비교로부터, 도포액 중에 수분을 포함하지 않으면, 치밀하고 균일한 금속 산화 박막을 기판 상에 형성시킬 수 없다는 것이 확인되었다.
《막 밀도의 확인 시험》
본 발명에 따른 금속 산화물 막에 관하여 막 밀도를 확인했다. 구체적으로는, 이하에 나타내는 조건에서, 금속염 함유 조성물의 도포·가열로 수득된 막에 관하여 밀도를 조사하였다.
·측정방법: XRR(X선 반사율 측정법)
·장치: X선 회절 장치(Smart Lab Rigaku제), Cu-Kα선
·소프트웨어(GlobalFit)에 의해 피팅하여 막 밀도를 산출
·원료 도포액: In, Zn 및 Ga의 금속염(각 0.1M의 등몰비: 전체 농도 0.3M), MMB, 말레산 및 물 10중량%를 포함한 혼합액
·금속 산화물 막: Si(100) 웨이퍼 상에 원료 도포액을 스핀 코팅(2000rpm)하고, 150℃에서 10분간의 건조에 부친 후, 550℃에서 30분간의 소성에 부쳐서 수득된 금속 산화물 막.
X선 반사율 측정 결과를 도 24에 나타낸다. 본 확인 시험에 의해서 이하의 사항을 확인할 수 있고, 본 발명에 따라서 얻어지는 금속 산화물 막(즉, 채널층 등)이 치밀한 것임을 알 수 있었다.
·피팅하여 구한 막의 밀도: 4.392g/cm3(피팅하여 구한 막의 두께: 30.9nm)
·수 종류의 도포액을 이용하여 검토한 금속 산화물 막의 밀도: 약 4.3g/cm3 ~ 약 4.8g/cm3
《막 평탄성의 확인 시험》
본 발명에 따른 금속 산화물 막에 관하여 막 평탄성을 확인했다. 구체적으로는, 이하의 두 가지의 막에 대하여, AFM(원자간력 현미경)에 의해서 막 표면을 관찰했다. 장치로서는 nano-R2(퍼시픽·나노테크놀로지사제)를 사용했다.
실시예 47(본 발명)
·원료 도포액: In, Zn 및 Ga의 금속염(각 0.1M의 등몰비: 전체 농도 0.3M), MMB, 말레산 및 물 10중량%를 포함한 혼합액
·금속 산화물 막: Si(100) 웨이퍼 상에 원료 도포액을 스핀 코팅(2000rpm)하여, 150℃에서 10분간의 건조에 부친 후, 550℃에서 30분간의 소성에 부쳐서 수득된 금속 산화물 막.
비교예 16(다가 카복실산 없음)
·원료 도포액: In, Zn 및 Ga의 각 금속염(각 0.1M의 등몰비: 농도 0.3M), MMB, 물 10중량%를 포함한 혼합액
·금속 산화물 막: Si 웨이퍼(100) 상에 원료 도포액을 스핀 코팅(2000rpm)하고, 150℃에서 10분간의 건조에 부친 후, 550℃에서 30분간의 소성에 부쳐서 수득된 금속 산화물 막.
AFM에 의한 막 표면 관찰의 결과를 도 25에 나타낸다. 도 25에 나타내는 결과로부터 알 수 있는 것과 같이, 실시예 47(본 발명)에서는 금속 산화물 막의 막 평탄성이, 비교예 16(다가 카복실산 없음)보다도 향상되어 있는 것을 알 수 있었다. 구체적으로는, 실시예 47(본 발명)의 금속 산화물 막에 대한 표면의 산술 평균 조도 Ra가 0.11nm로 되어 있는 한편, 비교예 16(다가 카복실산 없음)의 금속 산화물 막에 대한 표면의 산술 평균 조도 Ra는 11.1nm로 되어 있었다. 한편, 이러한 산술 평균 조도 Ra는, 주사 프로브 이미지 프로세서 「SPIP」(이미지 메트롤로지사제)를 이용함으로써 산출된 값이다("Ra"에 관해서는 도 26도 참조할 것).
《트랜지스터 특성의 확인 시험》
본 발명으로 얻어지는 트랜지스터의 특성을 확인하기 위해서, 이하의 수법에 기해서 시험을 행하였다(도 27 참조):
- 두께 300nm의 열 산화막 부착 Si 기판 상에 원료 도포액(「막 밀도의 확인 시험」으로 사용한 원료 도포액)을 스핀 코팅법(2000rpm)으로 도포하고, 150℃에서 10분간의 건조에 부친 후에 550℃에서 30분간의 소성에 부친 것에 의해 반도체막을 형성했다.
- 알루미늄을 마스크 증착함으로써 소스 전극·드레인 전극을 형성했다.
- 실리콘 기판을 게이트 전극으로서 반도체 특성을 측정했다.
- 반도체 파라미터 애널라이저(B1500A, 어질런트테크놀러지주식회사제)를 이용하여 반도체 특성을 측정했다.
- 드레인 전압(Vd)을 1V 및 10V에 설치하여, 게이트 전압(Vg)을 변화시켰을 때의 드레인 전류(Id)를 측정했다.
결과의 그래프를 도 28에 나타낸다. 도 28의 그래프로부터, 본 발명에서 수득된 반도체막이 박막 트랜지스터의 채널층으로서 양호한 특성을 나타내고 있는 것을 알 수 있었다.
본 발명의 제조 방법은, 전계 효과 트랜지스터의 생산성이 우수하다. 한편, 얻어지는 전계 효과 트랜지스터는, 각종 화상 표시부에 이용할 수 있고, 전자 종이나 디지털 종이 등에도 이용할 수 있다. 예컨대, 도 29에 나타내는 것과 같은 텔레비젼 화상 표시부, 도 30에 나타내는 것과 같은 휴대전화의 화상 표시부, 도 31에 나타내는 것과 같은 모바일·개인용 컴퓨터 또는 노트북·개인용 컴퓨터의 화상 표시부, 도 32 및 도 33에 나타내는 것과 같은 디지털 스틸 카메라 및 캠코더의 화상 표시부, 및 도 34에 나타내는 것과 같은 전자 종이의 화상 표시부 등에 이용할 수 있다. 또한, 본 발명의 제조 방법으로 얻어지는 가요성 반도체 장치는, 현재, 인쇄 일렉트로닉스에 적용이 검토되고 있는 각종 용도(예컨대, RF-ID, 메모리, MPU, 태양 전지, 센서 등)에도 적응될 수 있다.
관련출원의 상호참조
본 출원은, 일본국 특허출원 제2010-290516호(출원일: 2010년 12월 27일, 발명의 명칭: 「전계 효과 트랜지스터 및 그 제조 방법」)에 근거하는 파리조약 상의 우선권을 주장한다. 상기 출원에 개시된 내용은 모두, 이 인용에 의해, 본 명세서에 포함되는 것으로 한다.

Claims (20)

  1. 게이트 전극, 소스 전극, 드레인 전극, 채널층 및 게이트 절연층을 가지고 이루어지는 전계 효과 트랜지스터의 제조 방법으로서,
    금속염,
    -C(COOH)=C(COOH)- 시스형 구조를 갖는 다가 카복실산,
    유기 용매, 및
    물을 포함하여 이루어지고,
    상기 금속염에 대한 상기 다가 카복실산의 몰비가 0.5 이상 4.0 이하로 된 금속염 함유 조성물을 이용하여 상기 채널층을 형성하는 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 다가 카복실산이, 말레산, 시트라콘산, 프탈산 및 트라이멜리트산으로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  3. 제 1 항에 있어서,
    상기 물이 상기 금속염의 수화물에 기인하고 있는 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  4. 제 1 항에 있어서,
    상기 금속염 함유 조성물에 포함되는 상기 금속염이, Mg, Ca, Sr, Ba, Y, Ti, Zr, Hf, Nb, Ta, Cr, W, Fe, Ni, Cu, Ag, Zn, Al, Ga, In, Sn 및 Sb로 이루어지는 군으로부터 선택되는 1종 이상의 염인 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  5. 제 1 항에 있어서,
    상기 금속염 함유 조성물에 포함되는 상기 금속염이 Zn을 적어도 포함하여 이루어지는 금속의 염인 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  6. 제 5 항에 있어서,
    상기 금속염 함유 조성물에 포함되는 상기 금속염이 In 및 Ga로 이루어지는 군으로부터 선택되는 1종 이상의 금속의 염을 추가로 포함하여 이루어지는 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  7. 제 1 항에 있어서,
    상기 금속염이, 질산염, 황산염, 카복실산염, 할로젠화물, 알콕사이드 및 아세틸아세톤염으로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  8. 제 1 항에 있어서,
    (i) 기판 상에 게이트 전극을 형성하는 공정,
    (ii) 상기 게이트 전극을 덮도록 상기 기판 상에 상기 게이트 절연층을 형성하는 공정,
    (iii) 상기 게이트 절연층 상에 상기 금속염 함유 조성물을 제공하여 채널 전구체층을 형성하고, 상기 채널 전구체층을 가열 처리하여 상기 채널층을 형성하는 공정, 및
    (iv) 상기 채널층과 접하도록 상기 소스 전극 및 상기 드레인 전극을 형성하는 공정을
    포함하여 이루어지는 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  9. 제 1 항에 있어서,
    (i)' 금속박을 준비하는 공정,
    (ii)' 상기 금속박 상에 상기 게이트 절연층을 형성하는 공정,
    (iii)' 상기 게이트 절연층 상에 상기 금속염 함유 조성물을 제공하여 채널 전구체층을 형성하고, 상기 채널 전구체층을 가열 처리하여 상기 채널층을 형성하는 공정,
    (iv)' 상기 채널층과 접하도록 상기 소스 전극 및 상기 드레인 전극을 형성하는 공정,
    (v)' 상기 채널층, 상기 소스 전극 및 상기 드레인 전극을 덮도록 봉지층을 형성하는 공정, 및
    (vi)' 상기 금속박을 에칭하여 상기 게이트 전극을 형성하는 공정을
    포함하여 이루어지는 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  10. 제 1 항에 있어서,
    상기 게이트 절연층의 형성에 대해서도 상기 금속염 함유 조성물을 이용하고,
    상기 게이트 절연층의 형성에 이용하는 상기 금속염 함유 조성물에 포함되는 상기 금속염이 Ba, Y, Zr, Hf, Ta 및 Al로 이루어지는 군으로부터 선택되는 1종 이상의 금속의 염인 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  11. 제 1 항에 있어서,
    상기 소스 전극 및/또는 상기 드레인 전극의 형성에 대해서도 상기 금속염 함유 조성물을 이용하고,
    상기 소스 전극 및/또는 상기 드레인 전극의 형성에 이용하는 상기 금속염 함유 조성물에 포함되는 상기 금속염이 도전성 금속의 염인 것을 특징으로 하는, 전계 효과 트랜지스터의 제조 방법.
  12. 제 1 항에 기재된 제조 방법으로 얻어지는 전계 효과 트랜지스터로서,
    채널층,
    게이트 전극,
    상기 채널층과 상기 게이트 전극 사이에 적어도 위치하는 게이트 절연층, 및
    상기 채널층에 접하여 배치된 소스 전극 및 드레인 전극을 가지고 이루어지며,
    상기 채널층이 금속 산화물을 포함하여 이루어지고, 상기 금속 산화물이 상기 금속염 함유 조성물로부터 형성된 산화물인 것을 특징으로 하는, 전계 효과 트랜지스터.
  13. 제 12 항에 있어서,
    상기 채널층에서의 표면의 산술 평균 조도 Ra가 10nm 이하로 되어 있는 것을 특징으로 하는, 전계 효과 트랜지스터.
  14. 제 5 항에 기재된 제조 방법으로 얻어지는 전계 효과 트랜지스터로서,
    채널층,
    게이트 전극,
    상기 채널층과 상기 게이트 전극 사이에 적어도 위치하는 게이트 절연층, 및
    상기 채널층에 접하여 배치된 소스 전극 및 드레인 전극을 가지고 이루어지며,
    상기 채널층이 금속 산화물을 포함하여 이루어지고, 상기 금속 산화물이 상기 금속염 함유 조성물로부터 형성된 산화물로서 Zn을 포함하여 이루어지는 것을 특징으로 하는, 전계 효과 트랜지스터.
  15. 제 6 항에 기재된 제조 방법으로 얻어지는 전계 효과 트랜지스터로서,
    채널층,
    게이트 전극,
    상기 채널층과 상기 게이트 전극 사이에 적어도 위치하는 게이트 절연층, 및
    상기 채널층에 접하여 배치된 소스 전극 및 드레인 전극을 가지고 이루어지며,
    상기 채널층이 금속 산화물을 포함하여 이루어지고, 상기 금속 산화물은 상기 금속염 함유 조성물로부터 형성된 산화물로서 Zn을 포함하여 이루어지고, 추가로 In 및 Ga로 이루어지는 군으로부터 선택되는 1종 이상의 금속을 포함하여 이루어지는 것을 특징으로 하는, 전계 효과 트랜지스터.
  16. 제 14 항에 있어서,
    상기 금속 산화물이 4.0~5.5g/cm3의 밀도를 갖고 있는 것을 특징으로 하는, 전계 효과 트랜지스터.
  17. 제 12 항에 있어서,
    상기 금속 산화물이 비정질 산화물인 것을 특징으로 하는, 전계 효과 트랜지스터.
  18. 제 10 항에 기재된 제조 방법으로 얻어지는 전계 효과 트랜지스터로서,
    채널층,
    게이트 전극,
    상기 채널층과 상기 게이트 전극 사이에 적어도 위치하는 게이트 절연층, 및
    상기 채널층에 접하여 배치된 소스 전극 및 드레인 전극을 가지고 이루어지며,
    상기 채널층이 금속 산화물을 포함하여 이루어지고, 상기 채널층의 상기 금속 산화물이 상기 금속염 함유 조성물로부터 형성된 산화물이고, 또한
    상기 게이트 절연층이 금속 산화물을 포함하여 이루어지고, 상기 게이트 절연층의 상기 금속 산화물이 상기 게이트 절연층 형성용의 상기 금속염 함유 조성물로부터 형성된 산화물로서, Ba, Y, Zr, Hf, Ta, Al 및 Si로 이루어지는 군으로부터 선택되는 1종 이상의 금속의 산화물인 것을 특징으로 하는, 전계 효과 트랜지스터.
  19. 제 11 항에 기재된 제조 방법으로 얻어지는 전계 효과 트랜지스터로서,
    채널층,
    게이트 전극,
    상기 채널층과 상기 게이트 전극 사이에 적어도 위치하는 게이트 절연층, 및
    상기 채널층에 접하여 배치된 소스 전극 및 드레인 전극을 가지고 이루어지며,
    상기 채널층이 금속 산화물을 포함하여 이루어지고, 상기 채널층의 상기 금속 산화물이 상기 금속염 함유 조성물로부터 형성된 산화물이고, 또한
    상기 소스 전극 및/또는 상기 드레인 전극이 도전성 금속 산화물을 포함하여 이루어지고, 상기 도전성 금속 산화물이 상기 소스 전극 및/또는 상기 드레인 전극 형성용의 상기 금속염 함유 조성물로부터 형성된 산화물인 것을 특징으로 하는, 전계 효과 트랜지스터.
  20. 제 12 항에 있어서,
    상기 전계 효과 트랜지스터가 박막 트랜지스터(TFT)인 것을 특징으로 하는, 전계 효과 트랜지스터.
KR1020127021975A 2010-12-27 2011-12-19 전계 효과 트랜지스터 및 그 제조 방법 KR20130139744A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010290516 2010-12-27
JPJP-P-2010-290516 2010-12-27
PCT/JP2011/079979 WO2012090891A1 (ja) 2010-12-27 2011-12-19 電界効果トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
KR20130139744A true KR20130139744A (ko) 2013-12-23

Family

ID=46382995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127021975A KR20130139744A (ko) 2010-12-27 2011-12-19 전계 효과 트랜지스터 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8871567B2 (ko)
EP (1) EP2660870A4 (ko)
JP (1) JP5063832B2 (ko)
KR (1) KR20130139744A (ko)
CN (1) CN102763222A (ko)
TW (1) TW201234499A (ko)
WO (1) WO2012090891A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190043486A (ko) * 2017-10-18 2019-04-26 한양대학교 산학협력단 금속 산화물 트랜지스터 및 그 제조방법
US11015243B2 (en) 2017-10-18 2021-05-25 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6236778B2 (ja) * 2012-12-19 2017-11-29 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN108565207A (zh) * 2013-08-07 2018-09-21 株式会社尼康 金属氧化物膜的制造方法和晶体管的制造方法
KR102147816B1 (ko) * 2013-08-09 2020-08-25 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 산화물 반도체층 및 그 제조방법, 그리고 산화물 반도체의 전구체, 산화물 반도체층, 반도체 소자, 및 전자 디바이스
US9558929B2 (en) * 2013-11-25 2017-01-31 Nutech Ventures Polymer on graphene
TWI560781B (en) * 2014-09-10 2016-12-01 Au Optronics Corp Method for fabricating thin film transistor and apparatus thereof
JP6582655B2 (ja) * 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6848405B2 (ja) * 2016-12-07 2021-03-24 株式会社リコー 電界効果型トランジスタの製造方法
WO2021102711A1 (zh) * 2019-11-27 2021-06-03 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法与薄膜晶体管阵列

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870776B2 (ja) * 2001-12-17 2007-01-24 日亜化学工業株式会社 金属酸化物薄膜用組成物及びパターン状金属酸化物薄膜の製造方法
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US7649215B2 (en) * 2003-12-05 2010-01-19 International Rectifier Corporation III-nitride device passivation and method
JP2006231169A (ja) * 2005-02-23 2006-09-07 Seiko Epson Corp 成膜方法、電子デバイス用基板、電子デバイスおよび電子機器
US20080200636A1 (en) * 2005-02-25 2008-08-21 Masataka Nakanishi Epoxy Resin, Hardenable Resin Composition Containing the Same and Use Thereof
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR20100057074A (ko) * 2007-09-26 2010-05-28 이데미쓰 고산 가부시키가이샤 유기 박막 트랜지스터
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2009081862A1 (ja) 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
JP2010147206A (ja) * 2008-12-18 2010-07-01 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP2010283190A (ja) * 2009-06-05 2010-12-16 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
JP2011124289A (ja) * 2009-12-08 2011-06-23 Sekisui Chem Co Ltd 金属酸化物半導体粒子分散組成物
TWI514585B (zh) * 2010-05-07 2015-12-21 Japan Science & Tech Agency A manufacturing method of a functional element, a thin film transistor, and a piezoelectric ink jet head
JP2012109088A (ja) * 2010-11-16 2012-06-07 Sekisui Chem Co Ltd 金属酸化物半導体粒子分散組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190043486A (ko) * 2017-10-18 2019-04-26 한양대학교 산학협력단 금속 산화물 트랜지스터 및 그 제조방법
US11015243B2 (en) 2017-10-18 2021-05-25 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof
US11732354B2 (en) 2017-10-18 2023-08-22 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof

Also Published As

Publication number Publication date
JPWO2012090891A1 (ja) 2014-06-05
EP2660870A1 (en) 2013-11-06
WO2012090891A1 (ja) 2012-07-05
JP5063832B2 (ja) 2012-10-31
EP2660870A4 (en) 2014-03-05
US20130032797A1 (en) 2013-02-07
TW201234499A (en) 2012-08-16
US8871567B2 (en) 2014-10-28
CN102763222A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
KR20130139744A (ko) 전계 효과 트랜지스터 및 그 제조 방법
US9748097B2 (en) Coating liquid for forming metal oxide film, metal oxide film, field-effect transistor, and method for producing field-effect transistor
CN103608906B (zh) 非晶质氧化物薄膜的制造方法及薄膜晶体管
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
CN105706243B (zh) 金属氧化物半导体膜、薄膜晶体管、显示装置、图像传感器及x射线传感器
Le et al. Versatile solution‐processed organic–inorganic hybrid superlattices for ultraflexible and transparent high‐performance optoelectronic devices
TW200927987A (en) Functional material for printed electronic components
RU2692401C1 (ru) Полевой транзистор, способ его изготовления, элемент отображения, устройство отображения и система
JP2010245366A (ja) 電子素子及びその製造方法、並びに表示装置
CN101154588A (zh) 介电薄膜用组合物、使用其的金属氧化物介电薄膜及制法
US8471253B2 (en) Crosslinked hybrid gate dielectric materials and electronic devices incorporating same
JP5478963B2 (ja) 電子素子及び電子素子の製造方法
JP2013175648A (ja) 電界効果トランジスタおよびその製造方法
JP6177713B2 (ja) 薄膜の製造方法
Wang et al. Pentacene thin-film transistors with sol–gel derived amorphous Ba0. 6Sr0. 4TiO3 gate dielectric
JP6250481B2 (ja) 金属酸化物膜、金属酸化物膜の製造方法、薄膜トランジスタ、及び電子デバイス
Hwang et al. Hybrid gate insulator for OTFT using dip-coating method
JP2018125395A (ja) 半導体素子形成用分散液、並びに、それを用いた半導体膜及び半導体素子
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
WO2020170925A1 (ja) 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置
TW201721680A (zh) 電容器及其製造方法，以及使用該電容器的無線通信裝置
Meena et al. Environmentally stable flexible metal-insulator-metal capacitors using zirconium-silicate and hafnium-silicate thin film composite materials as gate dielectrics
JP2023035942A (ja) ｐ型半導体素子、その製造方法、それを用いた相補型半導体装置、無線通信装置および薄膜トランジスタアレイ
TW201939756A (zh) 半導體膜，及使用該半導體膜之半導體元件，以及分散液
KR20180096249A (ko) 유기 전계효과 트랜지스터 소스-드레인 전극 형성용 조성물

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid