KR101446703B1 - 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터 - Google Patents

유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터 Download PDF

Info

Publication number
KR101446703B1
KR101446703B1 KR1020130036314A KR20130036314A KR101446703B1 KR 101446703 B1 KR101446703 B1 KR 101446703B1 KR 1020130036314 A KR1020130036314 A KR 1020130036314A KR 20130036314 A KR20130036314 A KR 20130036314A KR 101446703 B1 KR101446703 B1 KR 101446703B1
Authority
KR
South Korea
Prior art keywords
thin film
metal oxide
film transistor
organic insulator
oxide semiconductor
Prior art date
Application number
KR1020130036314A
Other languages
English (en)
Inventor
장광석
가재원
이미혜
김윤호
김진수
위두영
Original Assignee
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국화학연구원 filed Critical 한국화학연구원
Priority to KR1020130036314A priority Critical patent/KR101446703B1/ko
Application granted granted Critical
Publication of KR101446703B1 publication Critical patent/KR101446703B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 유기절연체와 금속산화물 반도체 사이에 형성된 금속산화물 층간박막을 이용한 박막 트랜지스터, 이의 제조방법 및 이를 이용한 박막 트랜지스터의 전기적 특성 향상 방법에 관한 것으로 구체적으로 유기 절연체층과 금속산화물 반도체층 사이에 금속산화물 층간박막을 형성시켜 유기절연체를 화학적으로 손상시키지 않으면서 금속산화물 반도체에 화학적으로 유사한 계면을 제공함으로써, 용액공정을 이용하여 금속산화물 반도체층을 매끄러운 표면을 갖는 고른 막의 형태로 형성시킬 수 있다. 즉, 금속산화물 층간박막은 유기 절연체층의 절연특성을 저하하지 않으면서 유기 절연체층과 금속산화물 반도체층 계면특성을 향상시킴으로써 최종적으로 용액공정용 금속산화물 박막 트랜지스터의 전기적 특성 즉, 소자 특성을 향상시키는 효과가 있다.

Description

유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터{Thin film transistor using metal oxide interlayer between organic insulator and metal oxide semiconductor}
본 발명은 유기절연체와 금속산화물 반도체 사이에 형성된 금속산화물 층간박막을 이용한 박막 트랜지스터, 이의 제조방법 및 이를 이용한 박막 트랜지스터의 전기적 특성 향상 방법에 관한 것이다.
디스플레이 산업이 급속히 발전하면서, 디스플레이 산업의 핵심 기술인 박막 트랜지스터를 제작하기 위한 연구가 많이 이루어지고 있다. 박막 트랜지스터는 절연성 기판 위에 유기반도체 또는 금속산화물 반도체 박막을 입혀 만든 전계효과 트랜지스터(Field Effect Transistor, FET)로 정의할 수 있다.
특히 금속산화물을 반도체로 이용하는 박막 트랜지스터의 경우, 성능이 우수하고 제작공정 측면에서 유리하여 차세대 디스플레이 백플레인 소재로 각광받고 있다. 금속산화물 박막 트랜지스터를 제작하는 방법에는 크게 진공 장비를 이용한 증착 방법과 용액 공정을 이용한 방법으로 나눌 수 있다.
구체적으로, 진공 장비로 형성된 박막은 전기적 특성이 좋고 낮은 온도에서 제작할 수 있다는 장점이 있으나 진공 장비의 가격이 비싸고 수율이 좋지 않다는 단점이 있다.
반면, 용액 공정을 이용한 증착 방법은 스핀 코팅, 잉크젯 프린팅 등 다양한 방법에 의해 구현할 수 있다. 상기 용액 공정 방법은 진공 증착 방식에 비해 전기적 특성이 다소 떨어지지만 경제적으로 저렴하게 구현이 가능하고, 공정 단계를 줄일 수 있는 장점이 있다.
한편, 박막 트랜지스터의 구성에 있어서 절연체층은 반도체층와 계면을 형성하게 되므로 절연체의 계면 특성에 따라 반도체의 결정성, 형태 등이 좌우된다. 따라서, 박막 트랜지스터의 구성에 있어서 절연체는 최종 박막 트랜지스터의 소자 특성에 핵심적인 부분이다.
일반적으로, 박막 트랜지스터의 절연체로 높은 유전상수를 갖는 무기 박막, 예를 들면, 실리콘 질화물(silicon nitride), 바륨 스트론튬(barium strontium), 바륨 티타네이트(barium titanate) 등이 사용되고, 유기 박막, 예를 들어 폴리비닐알코올(PVA), 폴리비닐 페놀(PVP), 폴리메틸메타아크릴레이트(PMMA) 등이 사용되고 있다.
구체적으로, 종래 SiO2 게이트 절연막을 이용한 용액 공정용 금속 산화물 박막 트랜지스터는 높은 전하이동도와 점멸비를 나타내며 훌륭한 소자 성능을 나타내는 것으로 보고되고 있다(Kim, M.-G.; Kanatzidis, M.G.; Facchetti, A.; Marks, T.J. Nat. Mater. 2011, 10, 382-388). 다만, SiO2 게이트 절연막은 진공 증착에 의해 Si 기판상에 형성되는데, 전기소자에 저비용으로 프린팅 공정을 수행하기 위해서는 용액 공정 가능한 게이트 절연체 물질의 개발이 필요한 실정이다.
이에 최근에는 상기 무기 절연체의 대안으로서 유기 절연체는 저온에서 용액공정이 가능하고, 유연한 기판에 적용할 수 있기 때문에 박막 트랜지스터의 절연체 물질로 많이 연구되고 있다. 그러나, 상기 유기 절연체는 유기 박막 트랜지스터에의 절연체 물질로는 폭넓게 연구되고 사용되고 있으나, 용액공정용 금속 산화물 박막 트랜지스터의 절연체 물질로 사용한 경우 우수한 소자 특성을 보이지 않는 것으로 보고되고 있다.
상기와 같이 유기절연체를 용액공정용 금속산화물 박막 트랜지스터에 적용하기 어려운 이유는 유기물과 무기물(금속산화물)은 그 화학적 결합구조에 유사성이 떨어져 우수한 물리/화학적 특성을 갖는 유기/무기 계면을 형성하기가 어렵기 때문이다.
즉, 박막 트랜지스터가 우수한 소자 특성을 나타내기 위해서는 활성층인 반도체층이 절연체층 위에 매끄러운 표면을 갖는 고른 막으로 형성되어야 하는데, 유기절연체 상에서는 금속산화물 반도체를 용액공정으로 코팅하기 위한 전구체 용액의 젖음성이 떨어지는 문제점이 있는 것이다.
나아가, 절연체층과 반도체층의 화학적 적합성은 절연체층의 화학적 손상없이 접합-계면을 형성하는 것과 깊이 관련되어 있는데. 최근 보고된 바에 따르면, 하부-게이트 구조의 박막 트랜지스터의 제작에 있어서, 폴리(4-비닐페놀), 폴리메타아크릴레이트, 폴리이미드, 폴리비닐 알코올 등과 같은 유기절연체의 경우, ZnO 반도체층이 증착되는 과정에서 손상되는 문제점이 있다. 이러한 문제점 때문에 유기절연체를 적용한 ZnO 박막트랜지스터는 불활성이거나 그 성능이 좋지 않은 것으로 보고되고 있다(Jung, Y.; Jun, T.; Kim, A.; Song, K.; Yeo, T. H.; Moon, J. J. Mater . Chem . 2011, 21, 11879-11885.).
이에, 본 발명자들은 유기절연체를 이용한 용액공정용 금속산화물 박막 트랜지스터의 소자 특성을 향상시키기 위한 방법에 대해 관심을 가지고 연구를 진행하던 중, 유기 절연체층 상에 금속산화물 층간박막을 형성시킬 경우 유기절연체를 화학적으로 손상시키지 않으면서 금속산화물 반도체에 화학적으로 유사한 계면을 제공함으로써 용액공정을 이용하여 금속산화물 반도체층을 표면이 매끄러운 고른 막으로 형성시킬 수 있고, 이로부터 최종적으로 박막 트랜지스터의 소자 특성을 향상시킬 수 있음을 확인하고 본 발명을 완성하였다.
본 발명의 목적은 유기절연체를 이용한 용액공정용 금속산화물 박막 트랜지스터에 있어서, 유기절연체를 화학적으로 손상시키지 않으면서도, 유기절연체와 금속산화물 반도체의 계면 적합성을 향상시켜 최종적으로 박막 트랜지스터의 전기적 특성을 향상시키고자 하는 데 있다.
상기의 목적을 달성하기 위하여, 본 발명은
기판, 게이트 전극, 유기 절연체층, 금속산화물 반도체층, 소스 전극 및 드레인 전극을 포함하고, 상기 유기 절연체층과 금속산화물 반도체층 사이에 금속산화물 층간박막이 형성된 것을 특징으로 하는 박막 트랜지스터를 제공한다.
또한, 본 발명은
기판 상에 게이트 전극을 형성하는 단계 (단계 1);
상기 게이트 전극 상에 유기 절연체층을 형성하는 단계(단계 2);
상기 유기 절연체층 상에 금속산화물 층간박막을 형성하는 단계(단계 3);
상기 금속산화물 층간박막 상에 금속산화물 반도체층을 형성하는 단계(단계 4); 및
상기 금속산화물 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계(단계 5);
를 포함하는 박막 트랜지스터의 제조방법을 제공한다.
나아가, 본 발명은
유기 절연체층과 금속산화물 반도체층 사이에 형성된 금속산화물 층간박막을 이용하여 박막 트랜지스터의 전기적 특성을 향상시키는 방법을 제공한다.
본 발명에 따르면, 유기절연체를 이용한 용액공정용 금속산화물 박막 트랜지스터에 있어서, 유기 절연체층과 금속산화물 반도체층 사이에 금속산화물 층간박막을 형성시킴으로써 유기절연체를 화학적으로 손상시키지 않으면서 금속산화물 반도체에 화학적으로 유사한 계면을 제공함으로써, 용액공정을 이용하여 금속산화물 반도체층을 매끄러운 표면을 갖는 고른 막의 형태로 형성시킬 수 있다.
즉, 금속산화물 층간박막은 유기 절연체층의 절연특성을 저하하지 않으면서 유기 절연체층과 금속산화물 반도체층 계면특성을 향상시킴으로써 최종적으로 용액공정용 금속산화물 박막 트랜지스터의 소자 특성을 향상시키는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 금속산화물 층간박막이 형성된 박막 트랜지스터를 나타내는 단면도이다.
도 2는 실시예 1의 YOx/유기절연막 및 비교예 1의 순수 유기절연막 표면의 AFM 이미지이다.
도 3은 실시예 1의 ITO 기판에 형성된 YOx/유기절연체의 XRD 분석 결과 그래프이다.
도 4는 실시예 1의 YOx/유기절연막 및 비교예 1의 순수 유기절연막의 누설전류밀도 분석 결과 그래프이다.
도 5는 실시예 1의 YOx/유기절연막 및 비교예 1의 순수 유기절연막을 적용한 박막 트랜지스터의 전기적 특성 비교 그래프이다.
도 6는 실시예 1의 YOx/유기절연막을 적용한 박막 트랜지스터의 전기적 특성을 나타낸 그래프이다.
도 7은 실시예 1의 YOx/유기절연막 및 비교예 1의 순수 유기절연막 위에 형성된 ZnO 반도체층 표면의 AFM 이미지이다.
도 8은 SiO2 무기절연체를 적용한 박막 트랜지스터의 전기적 특성을 나타낸 그래프이다.
본 발명은 유기절연체와 금속산화물 반도체 사이에 형성된 금속산화물 층간박막을 이용한 박막 트랜지스터, 이의 제조방법 및 이를 이용한 박막 트랜지스터의 전기적 특성 향상 방법에 관한 것이다.
이하 본 발명을 상세히 설명한다.
본 발명은 기판, 게이트 전극, 유기 절연체층, 금속산화물 반도체층, 소스 전극 및 드레인 전극을 포함하고, 상기 유기 절연체층과 금속산화물 반도체층 사이에 금속산화물 층간박막이 형성된 것을 특징으로 하는 박막 트랜지스터를 제공한다.
구체적으로, 본 발명의 박막 트랜지스터에 있어서 상기 금속산화물 층간박막은 이트륨(Y), 스칸듐(Sc), 세륨(Ce), 사마륨(Sm) 및 가돌리늄(Gd)으로부터 선택되는 희토류 원소, 티타늄(Ti), 알루미늄(Al), 갈륨(Ga) 및 지르코늄(Zr) 중에서 1종 이상의 금속의 산화물을 선택하여 사용할 수 있으며, 본 발명의 일 실시예에 따르면 이트륨(Y) 산화물을 선택하여 사용할 수 있다.
또한, 본 발명의 박막 트랜지스터에 있어서 상기 금속산화물 층간박막은 유기 절연체층에 대하여 1:0.01 - 1:0.5 두께 비율로 형성되는 것이 바람직하다. 상기 금속산화물 층간박막의 두께 비율이 0.01 미만인 경우 매끄러운 표면을 형성하기 어렵다는 문제점이 있고, 0.5 초과인 경우 전체 누설전류가 많이 증가하는 문제점이 있으므로, 상기 두께 비율을 유지하는 것이 좋다.
본 발명에 따르면 상기 유기 절연체층과 금속산화물 반도체층 사이에 형성된 금속산화물 층간박막은 유기절연체를 화학적으로 손상시키지 않으면서 금속산화물 반도체에 화학적으로 유사한 계면을 제공함으로써, 용액공정을 이용하여 금속산화물 반도체층을 매끄러운 표면을 갖는 고른 막의 형태로 형성시킬 수 있는 역할을 한다.
즉, 상기 금속산화물 층간박막은 유기 절연체의 절연특성을 저하하지 않으면서 유기 절연체층과 금속산화물 반도체층 계면특성을 향상시킴으로써 최종적으로 용액공정용 금속산화물 박막 트랜지스터의 소자 특성을 향상시킬 수 있다.
나아가, 본 발명의 박막 트랜지스터에 있어서 상기 유기 절연체층은 폴리이미드(PI), 폴리비닐알코올(PVA), 폴리비닐 페놀(PVP), 폴리메틸메타아크릴레이트(PMMA) 및 폴리스타이렌(PS) 중에서 1종의 유기물을 선택하여 사용할 수 있으나, 이에 제한되는 것은 아니다.
특히, 본 발명의 박막 트랜지스터가 금속 산화물을 반도체층으로 사용한다는 점에서 상기 유기절연체는 하기 화학식 1로 표시되는 폴리이미드계 고분자 화합물로부터 제조되는 것이 바람직하다.
[화학식 1]
Figure 112013029026311-pat00001
상기 화학식 1에 있어서, n은 10 - 3000의 정수이다.
상기 화학식 1의 폴리이미드계 고분자 화합물은 절연특성이 우수하고 다양한 용매에 용해특성이 있어 용액공정이 가능할 뿐만 아니라, 종래 알려진 유기절연체 물질보다 내열성이 우수하므로 200 - 400 ℃의 높은 공정 온도를 요구하는 용액 공정용 금속산화물 박막 트랜지스터의 유기절연막의 재료로 유용하게 사용할 수 있기 때문이다.
또한, 본 발명의 박막 트랜지스터에 있어서 상기 금속산화물 반도체는 아연 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 구리 산화물, 카드뮴 산화물, 마그네슘 산화물 및 망간 산화물로 이루어진 군으로부터 1종 이상의 금속 산화물을 선택하여 사용할 수 있다. 본 발명의 일 실시예에 따르면, 저온 용액공저용으로 가장 널리 사용되고 상대적으로 좋은 성능을 가진 아연산화물을 선택하여 사용할 수 있다.
한편, 본 발명은
기판 상에 게이트 전극을 형성하는 단계 (단계 1);
상기 게이트 전극 상에 유기 절연체층을 형성하는 단계(단계 2);
상기 유기 절연체 상에 금속산화물 층간박막을 형성하는 단계(단계 3);
상기 금속산화물 층간박막 상에 금속산화물 반도체층을 형성하는 단계(단계 4); 및
상기 금속산화물 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계(단계 5);
를 포함하는 박막 트랜지스터의 제조방법을 제공한다.
이하, 본 발명의 박막 트랜지스터의 제조방법을 더욱 상세히 설명한다.
먼저, 본 발명의 박막 트랜지스터의 제조방법에 있어서 단계 1은 기판 상에 게이트 전극을 형성하는 단계이다.
구체적으로, 단계 1의 상기 기판은 유리 기판 또는 플라스틱 기판을 사용할 수 있다. 본 발명은 저온 용액공정이 가능한 유기 절연체를 사용하므로 상대적으로 열에 약한 폴리카르보네이트(polycarbonate), 폴리설폰(polysulfone), 폴리에테르설폰(polyethersulfone) 등의 플라스틱 기판 위에서도 적용이 가능하다.
또한, 단계 1의 상기 게이트 전극은 ITO(indium-tin oxide)), IZO(Indium Zinc Oxide), 금(Au), 은(Ag) 및 알루미늄(Al) 중에서 선택하여 사용할 수 있으며, 본 발명의 일 실시예에 따르면 ITO를 사용할 수 있다. 예를 들어 기판에 ITO 층을 코팅한 후 게이트 전극의 형상으로 패터닝하여 기판 상에 ITO 게이트 전극을 형성할 수 있다.
다음으로, 본 발명의 박막 트랜지스터의 제조방법에 있어서 단계 2는 상기 게이트 전극 상에 유기 절연체층을 형성하는 단계이다.
구체적으로, 단계 2의 상기 유기 절연체층은 폴리이미드(PI), 폴리비닐알코올(PVA), 폴리비닐 페놀(PVP), 폴리메틸메타아크릴레이트(PMMA) 및 폴리스타이렌(PS) 중에서 선택하여 사용할 수 있으나, 이에 제한되는 것은 아니다.
또한, 본 발명의 박막 트랜지스터의 제조방법이 금속 산화물을 반도체층으로 사용한다는 점에서 상기 유기절연체는 하기 화학식 1로 표시되는 폴리이미드계 고분자 화합물로부터 제조되는 것이 바람직하다.
[화학식 1]
Figure 112013029026311-pat00002
상기 화학식 1에 있어서,
n은 10 - 3000의 정수이다.
나아가, 단계 2의 상기 유기 절연체층은 고분자 물질을 용매에 용해시킨 후, 스핀코팅, 잉크젯 프린팅, 롤코팅, 스크린 프린팅 또는 딥핑법 등의 용액공정을 통해 형성될 수 있으며, 본 발명의 일 실시예에 따르면 스핀코팅법에 의하여 형성될 수 있다.
또한, 단계 2의 상기 유기 절연체층의 두께는 100 - 500 nm 범위로 조절할 수 있다. 상기 두께 범위를 벗어나 너무 얇은 경우에는 유기절연막의 절연성이 크게 저하되고, 너무 두꺼운 경우에는 최종 박막 트랜지스터의 구동전압이 높아지는 문제가 있어, 상기 범위를 유지하는 것이 좋다.
다음으로, 본 발명의 박막 트랜지스터의 제조방법에 있어서 단계 3은 상기 유기 절연체 상에 금속산화물 층간박막을 형성하는 단계이다.
구체적으로 단계 3의 상기 금속산화물 층간박막은 이트륨(Y), 스칸듐(Sc), 세륨(Ce), 사마륨(Sm) 및 가돌리늄(Gd)으로부터 선택되는 희토류 원소, 티타늄(Ti), 알루미늄(Al), 갈륨(Ga) 및 지르코늄(Zr)으로부터 중에서 1종 이상의 금속의 산화물을 선택하여 사용할 수 있으며, 본 발명의 일 실시예에 따르면 이트륨(Y) 산화물을 선택하여 사용할 수 있다.
또한, 단계 3의 상기 금속산화물 층간박막은 유기절연체층에 대하여 1:0.01 - 1:0.5 두께 비율로 형성되는 것이 바람직하다. 상기 금속산화물 층간박막의 두께 비율이 0.01 미만인 경우 매끄러운 표면을 형성하기 어렵다는 문제점이 있고, 0.5 초과인 경우 전체 누설전류가 많이 증가하는 문제점이 있으므로, 상기 두께 비율을 유지하는 것이 좋다.
나아가, 단계 3의 상기 금속산화물 층간박막은 금속산화물염의 수화물을 포함하는 전구체 용액으로부터 형성될 수 있다. 상기 금속산화물염은 질산염, 클로라이드염 및 아세테이트염 중에서 선택하여 사용할 수 있으며, 본 발명의 일 실시예에 따르면 질산염을 선택하여 사용할 수 있다.
또한, 상기 금속산화물염의 수화물을 포함하는 전구체 용액의 용매는 2-부톡시에탄올(2-buthoxyethanol), 2-메톡시에탄올(2-methoxyethanol), 물 및 에탄올(ethanol) 중에서 선택하여 사용할 수 있으며, 본 발명의 일 실시예에 따르면 2-부톡시에탄올(2-butoxyethanol)를 선택하여 사용할 수 있다.
다음으로, 본 발명의 박막 트랜지스터의 제조방법에 있어서 단계 4는 상기 금속산화물 층간박막 상에 금속산화물 반도체층을 형성하는 단계이다.
구체적으로, 단계 4의 상기 금속산화물 반도체는 아연 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 구리 산화물, 카드뮴 산화물, 마그네슘 산화물 및 망간 산화물로 이루어진 군으로부터 1종 이상의 금속산화물을 선택하여 사용할 수 있다. 본 발명의 일 실시예에 따르면, 저온 용액공저용으로 가장 널리 사용되고 상대적으로 좋은 성능을 가진 아연산화물을 선택하여 사용할 수 있다.
또한, 단계 4의 상기 금속산화물 반도체층은 스핀코팅, 잉크젯 프린팅, 롤코팅, 스크린프린팅, 전사법 또는 딥핑법 등의 용액공정 방법으로 형성할 수 있으며, 본 발명의 일 실시예에 따르면 스핀코팅법을 선택하여 금속산화물 반도체층을 형성시킬 수 있다. 상기 용액공정법은 진공 증착 방식에 비해 경제적으로 저렴하게 구현이 가능하고, 공정 단계를 줄일 수 있는 장점이 있다.
종래, 용액 공정용 금속산화물 박막 트랜지스터에 유기 절연체를 게이트 절연막으로 적용한 경우, 유기물과 무기물(금속산화물) 간의 화학적 결합구조의 유사성이 떨어져 유기절연체 상에 금속산화물 반도체층을 매끄러운 표면을 갖는 고른 막으로 형성시키지 못할 뿐만 아니라, 유기절연체 상에 금속산화물 반도체층을 증착하는 과정에서 유기 절연체층이 손상되어 박막 트랜지스터의 소자 성능이 좋지 않은 것으로 보고되고 있다.
본 발명에 따르면, 유기 절연체층과 금속산화물 반도체층 사이에 금속산화물 층간박막을 형성시킴으로써 유기절연체를 화학적으로 손상시키지 않으면서 금속산화물 반도체에 화학적으로 유사한 계면을 제공함으로써, 용액공정을 이용하여 금속산화물 반도체층을 매끄러운 표면을 갖는 고른 막의 형태로 형성시킬 수 있다.
따라서, 금속산화물 층간박막은 유기 절연체층의 절연특성을 저하하지 않으면서 유기 절연체층과 금속산화물 반도체층 계면특성을 향상시킴으로써 최종적으로 용액공정용 금속산화물 박막 트랜지스터의 소자 특성을 향상시키는 효과가 있다.
다음으로, 본 발명의 박막 트랜지스터의 제조방법에 있어서 단계 5는 상기 금속산화물 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계이다.
구체적으로, 상기 소스 전극 및 드레인 전극은 ITO(indium-tin oxide), IZO(indium- zinc oxide), 금(Au), 은(Au) 및 알루미늄(Al) 중에서 선택하여 사용할 수 있으며, 본 발명의 일 실시예에 따르면 알루미늄(Al)을 선택하여 사용할 수 있다.
한편, 본 발명은 유기 절연체층과 금속산화물 반도체층 사이에 형성된 금속산화물 층간박막을 이용하여 박막 트랜지스터의 전기적 특성을 향상시키는 방법을 제공한다.
본 발명에 따르면, 유기절연체를 이용한 용액공정용 금속산화물 박막 트랜지스터에 있어서, 유기 절연체층과 금속산화물 반도체층 사이에 금속산화물 층간박막을 형성시킴으로써 유기절연체를 화학적으로 손상시키지 않으면서 금속산화물 반도체에 화학적으로 유사한 계면을 제공하여, 용액공정을 이용하여 금속산화물 반도체층을 매끄러운 표면을 갖는 고른 막의 형태로 형성시킬 수 있다.
즉, 본 발명에 따르면 금속산화물 층간박막은 유기 절연체층의 절연특성을 저하하지 않으면서 유기 절연체층과 금속산화물 반도체층 계면특성을 향상시킴으로써 최종적으로 용액공정용 금속산화물 박막 트랜지스터의 소자 특성을 향상시키는 효과가 있다.
아래에 실시예 및 실험예를 통하여 본 발명을 더 구체적으로 설명한다. 단, 하기 실시예 및 실험예는 본 발명의 예시에 불과한 것으로서 본 발명의 특허 청구 범위가 이에 따라 한정되는 것은 아니다.
<실시예 1> 유기절연체/YOx 층간박막을 이용한 금속산화물 박막 트랜지스터
본 발명에 따른 유기절연체와 금속산화물 반도체 사이에 형성된 금속산화물 층간박막을 이용한 박막 트랜지스터의 성능을 평가하기 위하여 하부-게이트, 상부-접촉 형식의 금속산화물 박막 트랜지스터 소자를 제작하였다. 도 1은 본 발명의 일실시예에 따른 금속산화물 층간박막이 형성된 박막 트랜지스터의 구조의 단면도이다. 유기절연체는 신규 고내열 폴리이미드계 고분자 화합물인 DOCDA-NDA를 사용하였고, 금속산화물 반도체는 무기 박막 트랜지스터에 가장 널리 사용되고 상대적으로 좋은 성능을 가진 산화아연(ZnO)을 사용하였으며, 금속 산화물 층간박막은 이트륨 산화물을 사용하였다.
구체적으로, 유기절연체 화합물은 0.01mol의 DOCDA(5-(2,5-dioxytetrahydrofuryl)-3methyl-3-cyclohexene-1,2-dicarboxylic anhydride)와 0.01mol의 1,5-NDA(1,5-naphthalenediamine)을 전체 단량체 혼합물의 농도가 15 wt%가 되도록 메타크레졸(m-cresol) 용매에 넣고, 기계적 교반기를 이용하여 용해시켰다. 단량체 화합물이 완전히 용해된 후, 염기 촉매인 이소퀴놀린(isoquinoline)을 첨가하고, 반응 혼합물을 유욕(oil bath)를 이용하여 130 ℃ 까지 6시간 동안 서서히 가열하고, 중합반응을 위하여 상기 온도를 유지하였다. 용액의 점도가 포화점까지 도달한 후, 유욕(oil bath)을 제거하고 반응을 종료시킨 뒤, 상온에서 냉각시켰다. 냉각된 반응 혼합물을 드롭와이즈(dropwise)로 차가운 메탄올에 첨가하여 화합물을 침전시키고, 메탄올에 세척 및 여과를 수회 반복한 후, 진공상태에서 건조시켰다. 다음으로 반응 혼합물의 정제를 위해 다시 메타크레졸에 녹인 후, 드롭와이즈를 이용하여 메타크레졸에 첨가하여, 침전시켰으며, 상기 정제 과정을 흰색 고체가 수득 될 때까지 수회 반복하여 DOCDA-NDA 유기절연체를 얻었다.
다음으로, ITO 가 코팅된 유리 기판을 준비하고, 게이트 전극을 형성시키기 위하여 ITO를 2mm 너비로 패터닝하였다. 다음으로, 상기 DOCDA-NDA 유기절연체를 γ-부티로락톤(butyrolactone)(8wt%)에 용해한 후, ITO가 코팅된 유리기판에 스핀코팅하고. 대기에서 핫플레이트를 이용하여 90 ℃에서 10분간, 300 ℃에서 30분 동안 어닐링하여 기판에 150 nm 두께의 유기절연막을 형성시켰다.
다음으로, 상기 폴리이미드 유기 절연막 위에 스핀-코팅법을 이용하여 YOx 층간박막을 증착시켰다. 구체적으로, 이트륨(Ⅲ)나이트레이트·헥사하이드레이트[(Y(NO3)3)6H2O; Yttrium(Ⅲ) nitrate hexahydrate]를 2-부톡시에탄올(2-butoxyethanol)에 10 wt%로 용해시켜 YOx 전구체 용액을 제조하였다. 상기 YOx 전구체 용액을 폴리이미드 유기 절연막 위에 2000 rpm 속도로 30 초간 스핀코팅시킨 후, 대기에서 핫플레이트를 이용하여 90 ℃에서 10 분간, 300 ℃에서 40 분간 어닐링하여 15 nn의 YOx 박막을 형성시켰다.
다음으로, YOx 박막 위에 스핀 코팅 법을 이용하여 ZnO 반도체층을 증착시켰다. 구체적으로, 아연수산화물[Zn(OH)2; zinc hydroxide]을 수용성 암모니아(NH4OH, NH3 ~10%)에 0.1M의 농도로 용해시켜 ZnO 전구체 용액을 제조하였다. 상기 ZnO 전구체 용액을 YOx 박막 위에 2000 rpm 속도로 45 초간 스핀코팅시킨 후, 대기에서 핫플레이트를 이용하여 90 ℃에서 10 분간, 300 ℃에서 1 시간 어닐링하여 ZnO 반도체층을 형성시켯다.
마지막으로, 120 nm 두께의 소스 및 드레인 알루미늄 전극을 열기상증착법에 의해 상기 금속산화물 반도체층 위에 쉐도우 마스크를 이용하여 증착시켰으며, 이로부터 제조된 최종 무기 박막 트랜지스터는 체널길이가 50 ㎛ ,채널너비가 1000 ㎛였다.
< 비교예 1> 유기절연체를 이용한 금속산화물 박막 트랜지스터
실시예 1에 있어서, YOx 층간박막을 형성시키는 단계를 수행하지 않은 것을 제외하고는 실시예 1과 동일한 방법을 수행하여 비교예 1의 유기절연체를 이용한 금속산화물 박막 트랜지스터를 제작하였다.
< 비교예 2> 무기절연체를 이용한 금속산화물 박막 트랜지스터
비교예 1에 있어서, 절연체 층으로 유기절연체 대신에 100 nm 두께의 SiO2 무기 절연체층을 사용한 것을 제외하고는 비교예 1과 동일한 방법을 수행하여 비교예 2의 무기절연체를 이용한 금속산화물 박막 트랜지스터를 제작하였다.
< 실험예 1> 유기 절연막의 표면특성, 절연특성 및 유전특성 평가
본 발명에 따른 금속산화물 층간박막이 유기 절연체층에 미치는 영향을 알아보기 위하여, 실시예 1의 YOx 박막이 형성된 유기절연막 및 비교예 1의 순수 유기절연막에 대하여 표면특성, 절연특성 및 유전특성을 비교평가하였다.
표면특성 중 물에 대한 접촉각(contact angle) 측정하였으며, 그 결과 비교예 1의 순수 유기절연막의 경우 접촉각이 52.9°인 반면, YOx 박막을 증착한 실시예 1의 YOx/유기절연막의 경우 접촉각이 19.9°임을 확인할 수 있었다. 이로부터 YOx 박막을 형성시킴으로써 유기절연막의 표면을 친수성으로 개질시킬 수 있음을 알 수 있다.
다음으로, 도 2는 실시예 1의 YOx/유기절연막 및 비교예 1의 순수 유기절연막 표면의 AFM(Atomic Force Microscope) 이미지이다. 또한, 5㎛ x 5㎛ 면적에 대하여 표면 거칠기(Surface root-mean-square roughness)를 분석하였으며, 그 결과 비교예 1의 순수 유기절연막의 경우 표면 거칠기가 0.53 nm인 반면, 실시예 1의 YOx/유기절연막의 경우 표면 거칠기가 1.63 nm 임을 확인할 수 있었다. 이로부터, YOx 층간박막의 코팅 후에도 표면 거칠기가 2 nm 이하인 매끄러운 표면을 얻을 수 있음을 알 수 있다.
다음으로, 도 3은 실시예 1의 YOx/유기절연막의 XRD(X-ray diffraction) 분석 그래프이다. XRD 분석 결과 YOx 층간박막은 무정형(비결정질)인 것으로 확인되었다. 결정형 이트륨 산화물은 이트륨 나이트레이트로부터 500 ℃이상의 온도에서 형성되는 것으로 알려져 있으며, 이에 부합하는 결과임을 알 수 있다.
다음으로, 도 4는 실시예 1의 YOx/유기절연막 및 비교예 1의 순수 유기절연막의 절연특성 분석 결과를 나타낸다. 일반적으로 300℃에서 어닐링된 층간박막에 전환되지 않은 전구체 물질에 의해 잔존하는 유기 잔여물도 존재할 것이고, 금속 산화물 게이트 절연체로의 불완전한 전구체의 전환은 절연막의 누설 전류 밀도를 증가시키는 것으로 알려져 있다.
그러나, 본 발명에 따른 실시예 1과 같이 150 nm의 유기절연막 위에 증착된 15 nm의 YOx 박막은 게이트 절연체로서의 역할이 아닌 표면특성을 개질하기 위한 층간박막의 역할을 함을 확인할 수 있다. 즉, YOx 층간박막이 형성되는 동안 150 nm의 유기절연막이 손상되지 않아, YOx 층간박막이 게이트 절연막의 절연특성에 영향을 주지 않음을 알 수 있었다.
도 4를 참조하면, 0 - 1 MV/cm의 전계의존-누설전류밀도 분석 결과 비교예 1의 150 nm 두께의 순수 유기절연막의 경우 누설전류밀도가 5.86 x 10-5A/cm2이하인 반면, 실시예 1의 165 nm 두께의 YOx/유기절연막의 경우 누설전류밀도가 1.63 x 10-5 A/cm2 이하임을 확인할 수 있었다. 또한, 100 Hz - 10 kHz의 주파수 범위에서 유전특성을 분석한 결과, 비교예 1의 순수 유기절연막의 경우 유전상수가 2.9인 반면, 실시예 1의 YOx/유기절연막의 경우 유전상수가 3.0임을 확인할 수 있다. 실시예 1이 비교예 1에 비해 누설전류밀도와 유전상수가 약간 증가한 것은 YOx 박막의 특성에 기인한 것으로 판단된다.
따라서, 상기 실험 결과로부터 본 발명에 따른 유기절연체와 금속산화물 반도체 사이에 금속산화물 층간박막을 형성시킬 경우 유기절연체의 절연특성을 저하시키지 않으면서 유기절연체의 표면을 개질시키는 효과가 있음을 알 수 있다.
< 실험예 2> 박막 트랜지스터의 전기적 특성 평가
본 발명의 유기 절연체층과 금속산화물 반도체층 사이에 형성된 금속산화물 층간박막이 박막 트랜지스터의 소자 특성에 미치는 영향을 알아보기 위하여, 실시예 1 및 비교예 1, 2의 박막 트랜지스터에 대하여 전기적 특성을 비교 평가하였다.
도 5는 실시예 1과 비교예 1의 박막 트랜지스터의 전이(transfer)(I ds vs. V gs) 특성을 나타낸 그래프이다. 도 5를 참조하면, 비교예 1의 순수 유기절연막을 이용한 박막 트랜지스터의 경우 불활성인 반면, 실시예 1의 YOx/유기절연막을 이용한 박막 트랜지스터의 경우 박막 트랜지스터 소자로서 적합한 성능을 보임을 확인할 수 있다.
구체적으로, 도 6은 실시예 1의 박막 트랜지스터의 출력(output)특성(I ds vs. V ds) 및 전이(transfer)특성(I ds vs. Vgs 및 I ds 1/2 vs. V gs)을 나타낸 그래프이다. ZnO 박막 트랜지스터는 전형적인 n-형 박막 트랜지스터의 특성을 나타냈다. 도 6을 참조하면, 실시예 1의 박막 트랜지스터의 경우 전하이동도 0.456 cm2/Vs, 문턱전압 15.3 V, 서브스레스홀드 전압 0.73 V/decade, 전류 점멸비 2.12 x 106의 특성을 보임으로써 박막 트랜지스터로서의 적합한 성능을 나타냄을 확인할 수 있다. 또한, 실시예 1의 박막 트랜지스터의 이력 현상은 무시할만한 정도로, 이로부터 YOx 층간박막에 존재하는 유기 잔여물이 박막 트랜지스터의 전기적 특성, 즉 소자 성능에 미치는 영향이 미미함을 알 수 있다.
또한, 도 7은 실시예 1의 YOx/유기절연막 위에 형성된 ZnO 반도체층 및 비교예 1의 순수 유기절연막 위에 형성된 ZnO 반도체층의 표면 AMF 이미지이다. 도 7을 참조하면, 비교예 1의 순수 유기절연막의 경우 연속적인 ZnO 층이 형성되지 않으며 ZnO 입자들이 불규칙적으로 뭉쳐있는 것을 확인할 수 있다. 이는, 유기절연체와 ZnO 반도체층 간의 화학적 비적합성(incompatibility)에 기인하는 것으로 판단된다. 반면, 실시예 1의 YOx/유기절연막의 경우 연속적인 ZnO 층이 형성되고, 20 - 90 nm 직경의 ZnO 입자들이 밀집되어 접합-계면을 형성함을 확인할 수 있다. 또한, 실시예 1의 ZnO 반도체층의 5 ㎛ x 5 ㎛ 면적에 대한 표면거칠기 값은 1.84 nm 였으며, 부분적으로 약간 거친 표면도 관찰되었으나 이는 용액공정용 금속산화물 반도체층에서 일반적으로 발견되는 표면 특성 정도이다. 즉, 상기 실험결과로부터 본 발명의 YOx 층간박막은 ZnO 반도체층에 화학적으로 적합한 표면을 제공하는 것을 알 수 있다.
다음으로, 하기 표 1에 실시예 1 및 비교예 1, 2의 박막 트랜지스터의 소자 특성을 비교하였다. 비교예 2의 박막 트랜지스터의 전이(transfer)특성(I ds vs. Vgs 및 I ds 1 /2 vs. V gs)은 도 8에 나타내었다.
전하 이동도
(cm2/Vs)
점멸비
(Ion/Ioff)
문턱전압
(V/decade)
서브스레스홀드 전압 (Vth)
실시예 1
(YOx/유기절연막)
0.456 2.12 x 106 0.73 15.3
비교예 1
(순수 유기절연막)
불활성 - - -
비교예 2
(SiO2 절연막)
0.135 3.07 x 106 0.67 18.5
상기 표 1을 참조하면, 비교예 1의 순수 유기절연막을 적용한 박막 트랜지스터의 경우 박막 트랜지스터로서의 성능을 보이지 않는 반면, 실시예 1의 YOx/유기절연막을 적용한 박막 트랜지스터의 경우, 적합한 성능을 보일 뿐만 아니라 비교예 2의 SiO2 무기절연막을 적용한 박막 트랜지스터와 비교하여도 소자 성능이 더욱 향상됨을 확인할 수 있다.
즉, 상기 실험결과로부터 본 발명의 금속산화물 층간박막은 유기 절연체층과 금속산화물 반도체층 간의 계면 적합성을 향상시켜 최종적으로 박막 트랜지스터의 소자 성능을 향상시키는 효과가 있음을 알 수 있다.

Claims (10)

  1. 기판, 게이트 전극, 유기 절연체층, 금속산화물 반도체층, 소스 전극 및 드레인 전극을 포함하고, 상기 유기 절연체층과 금속산화물 반도체층 사이에 이트륨(Y), 스칸듐(Sc), 세륨(Ce), 사마륨(Sm) 및 가돌리늄(Gd)으로부터 선택되는 희토류 원소로부터 선택되는 1종 이상의 금속의 산화물을 포함하는 금속산화물 층간박막이 형성된 것을 특징으로 하는 용액공정용 박막 트랜지스터.
  2. 삭제
  3. 제1항에 있어서, 상기 금속산화물 층간박막은 유기 절연체층에 대하여 1:0.01 - 1:0.5 두께 비율로 형성되는 것을 특징으로 하는 용액공정용 박막 트랜지스터.
  4. 제1항에 있어서, 상기 유기 절연체는 폴리이미드(PI), 폴리비닐알코올(PVA), 폴리비닐 페놀(PVP), 폴리메틸메타아크릴레이트(PMMA) 및 폴리스타이렌(PS)로 이루어진 군으로부터 선택되는 1종 이상의 유기화합물을 포함하는 것을 특징으로 하는 용액공정용 박막 트랜지스터.
  5. 제1항에 있어서, 상기 유기 절연체층은 하기 화학식 1로 표시되는 폴리이미드계 고분자 화합물로부터 제조되는 것을 특징으로 하는 용액공정용 박막 트랜지스터:
    [화학식 1]
    Figure 112014037547498-pat00003

    상기 화학식 1에 있어서,
    n은 10 - 3000의 정수이다.
  6. 제1항에 있어서, 상기 금속산화물 반도체층은 아연 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 구리 산화물, 카드뮴 산화물, 마그네슘 산화물 및 망간 산화물로 이루어진 군으로부터 선택되는 1종 이상의 금속 산화물을 포함하는 것을 특징으로 하는 용액공정용 박막 트랜지스터.
  7. 기판 상에 게이트 전극을 형성하는 단계 (단계 1);
    상기 게이트 전극 상에 유기 절연체층을 용액공정으로 형성하는 단계(단계 2);
    상기 유기 절연체 상에 이트륨(Y), 스칸듐(Sc), 세륨(Ce), 사마륨(Sm) 및 가돌리늄(Gd)으로부터 선택되는 희토류 원소로부터 선택되는 1종 이상의 금속의 산화물을 포함하는 금속산화물 층간박막을 용액공정으로 형성하는 단계(단계 3);
    상기 금속산화물 층간박막 상에 금속산화물 반도체층을 용액공정으로 형성하는 단계(단계 4); 및
    상기 금속산화물 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계(단계 5);
    를 포함하는 용액공정용 박막 트랜지스터의 제조방법.
  8. 제7항에 있어서, 금속산화물 층간박막은 이트륨(Y), 스칸듐(Sc), 세륨(Ce), 사마륨(Sm) 및 가돌리늄(Gd)으로부터 선택되는 희토류 원소로부터 선택되는 1종 이상의 금속을 포함하는 금속염의 수화물을 포함하는 전구체 용액으로부터 형성되는 것을 특징으로 하는 용액공정용 박막 트랜지스터의 제조방법.
  9. 제7항에 있어서, 상기 금속산화물 반도체층은 스핀코팅, 잉크젯 프린팅, 롤코팅, 스크린프린팅, 전사법 및 딥핑법으로부터 선택되는 어느 하나의 용액 공정법에 의해 형성되는 것을 특징으로 하는 용액공정용 박막 트랜지스터의 제조방법.
  10. 유기 절연체층과 금속산화물 반도체층 사이에 형성된 이트륨(Y), 스칸듐(Sc), 세륨(Ce), 사마륨(Sm) 및 가돌리늄(Gd)으로부터 선택되는 희토류 원소로부터 선택되는 1종 이상의 금속의 산화물을 포함하는 금속산화물 층간박막을 이용하여 용액공정용 박막 트랜지스터의 전기적 특성을 향상시키는 방법.
KR1020130036314A 2013-04-03 2013-04-03 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터 KR101446703B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130036314A KR101446703B1 (ko) 2013-04-03 2013-04-03 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130036314A KR101446703B1 (ko) 2013-04-03 2013-04-03 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터

Publications (1)

Publication Number Publication Date
KR101446703B1 true KR101446703B1 (ko) 2014-10-07

Family

ID=51996371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130036314A KR101446703B1 (ko) 2013-04-03 2013-04-03 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR101446703B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200069472A (ko) 2018-12-07 2020-06-17 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873992B1 (ko) 2007-02-09 2008-12-17 한국화학연구원 저온공정용 가용성 폴리이미드 수지 혼합 조성물 및 이를절연막으로 사용하여 제조한 전유기 박막 트랜지스터 소자
JP2010258126A (ja) 2009-04-23 2010-11-11 Bridgestone Corp 薄膜トランジスタ及びその製造方法
KR20120074760A (ko) * 2010-12-28 2012-07-06 경희대학교 산학협력단 알루미늄 산화물 게이트 절연막이 형성된 산화물 박막 트랜지스터 및 그 제조방법
KR20130020877A (ko) * 2011-08-19 2013-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873992B1 (ko) 2007-02-09 2008-12-17 한국화학연구원 저온공정용 가용성 폴리이미드 수지 혼합 조성물 및 이를절연막으로 사용하여 제조한 전유기 박막 트랜지스터 소자
JP2010258126A (ja) 2009-04-23 2010-11-11 Bridgestone Corp 薄膜トランジスタ及びその製造方法
KR20120074760A (ko) * 2010-12-28 2012-07-06 경희대학교 산학협력단 알루미늄 산화물 게이트 절연막이 형성된 산화물 박막 트랜지스터 및 그 제조방법
KR20130020877A (ko) * 2011-08-19 2013-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200069472A (ko) 2018-12-07 2020-06-17 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터

Similar Documents

Publication Publication Date Title
US7491646B2 (en) Electrically conductive feature fabrication process
Li et al. Fabrication conditions for solution-processed high-mobility ZnO thin-film transistors
US20070287221A1 (en) Fabrication process for crystalline zinc oxide semiconductor layer
US8871567B2 (en) Field-effect transistor and method for manufacturing the same
KR102060492B1 (ko) 고성능 및 전기 안정성의 반전도성 금속 산화물 층의 제조 방법, 및 상기 방법에 따라 제조된 층 및 그의 용도
US20150087110A1 (en) Low-Temperature Fabrication of Spray-Coated Metal Oxide Thin Film Transistors
KR20110131179A (ko) 인듐 알콕시드를 함유하는 조성물, 그의 제조 방법 및 그의 용도
US8471253B2 (en) Crosslinked hybrid gate dielectric materials and electronic devices incorporating same
Khound et al. Hybrid La2O3-cPVP dielectric for organic thin film transistor applications
KR101446703B1 (ko) 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터
JP2019169728A (ja) 金属酸化物半導体層形成用組成物及びそれを用いた金属酸化物半導体層の製造方法
KR101554943B1 (ko) 이트륨 산화물로 표면 처리된 폴리이미드 유기절연체 및 이를 이용한 박막 트랜지스터
Zhang et al. Full-solution-processed high mobility zinc-tin-oxide thin-film-transistors
US9978591B2 (en) Formulations comprising ammoniacal hydroxozinc compounds
KR101607962B1 (ko) 저온-용액공정으로 제조된 알루미나/폴리이미드 게이트 절연체 및 이를 포함하는 박막 트랜지스터
KR101451928B1 (ko) 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법
KR20190061896A (ko) 고성능 igzo tft를 위한 저온 용액 공정 기반의 고품질 al2o3 bn 절연막 제조 방법 및 그 igzo tft
JP6177713B2 (ja) 薄膜の製造方法
KR102028437B1 (ko) 유기절연체 표면처리 기술 및 이를 이용한 박막 트랜지스터
TWI673327B (zh) 用於形成金屬氧化物膜的塗佈液、氧化物膜、場效電晶體、及其製造方法
KR101685035B1 (ko) 박막 트랜지스터 유기 절연체용 고분자 화합물 및 이를 이용한 박막 트랜지스터
KR20230077188A (ko) 요오드 도핑된 CuO 필름을 포함하는 반도체 소자 및 이의 제조 방법
KR101446712B1 (ko) 고내열 폴리이미드 화합물, 이를 포함하는 유기절연체 조성물 및 이를 이용한 박막트랜지스터
CN111081876A (zh) 一种以高介电、宽带隙金属氧化物为绝缘层的有机薄膜晶体管及其制备方法与应用
JP2015038973A (ja) 金属酸化物半導体層形成用前駆体組成物、金属酸化物半導体層及びその製造方法、並びに電界効果トランジスタ及び半導体デバイス

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 6