CN108885987A - 层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法、及薄膜晶体管的制造方法 - Google Patents

层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法、及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN108885987A
CN108885987A CN201680083034.9A CN201680083034A CN108885987A CN 108885987 A CN108885987 A CN 108885987A CN 201680083034 A CN201680083034 A CN 201680083034A CN 108885987 A CN108885987 A CN 108885987A
Authority
CN
China
Prior art keywords
oxide
layer
pattern
aliphatic polycarbonate
precursor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680083034.9A
Other languages
English (en)
Inventor
井上聪
下田达也
深田和宏
西冈圣司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Seika Chemicals Co Ltd
Japan Advanced Institute of Science and Technology
Original Assignee
Japan Advanced Institute of Science and Technology
Seitetsu Kagaku Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Advanced Institute of Science and Technology, Seitetsu Kagaku Co Ltd filed Critical Japan Advanced Institute of Science and Technology
Publication of CN108885987A publication Critical patent/CN108885987A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L69/00—Compositions of polycarbonates; Compositions of derivatives of polycarbonates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Polyesters Or Polycarbonates (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

本发明的课题为：使用具备蚀刻掩模功能的含有脂肪族聚碳酸酯的膏状物或溶液来得到层叠体。本发明的技术手段为一种层叠体的制造方法，其包含下列步骤：图案形成步骤：在氧化物层44上、或在被氧化时成为氧化物层44的第2氧化物前驱体层上，形成第1氧化物前驱物层的图案80，所述第1氧化物前驱物层为如后所述的氧化物前驱体层：在含有包含脂肪族聚碳酸酯的粘结剂(可以含有不可避免的杂质)的溶液中分散有被氧化时成为金属氧化物的金属化合物；蚀刻步骤：在该图案形成步骤后，将未被图案80保护的氧化物层44或第2氧化物前驱体层进行蚀刻；加热步骤：在蚀刻步骤后，将氧化物层44或第2氧化物前驱体层、及第1氧化物前驱体层加热至所述粘结剂发生分解的温度以上。

Description

层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法、 及薄膜晶体管的制造方法
技术领域
本发明涉及一种层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法以及薄膜晶体管的制造方法。
现有技术
目前，作为电子器件的一个例子的薄膜晶体管的沟道层，主要使用多晶硅膜或非晶硅膜。但是，多晶硅膜的情况下，因在多晶晶界产生的电子的散射，致使电子迁移率受到限制，结果使晶体管特性不稳定。另外，非晶硅膜的情况，电子迁移率为非常低，且随时间推移元件发生劣化，存在元件的可靠性变得非常低的问题。因此，关注点集中在相较于非晶硅膜，电子迁移率较高，而且相较于多晶硅膜，晶体管特性的不稳定性较小的氧化物半导体。另外，例如为了实现只使用氧化物的电子器件，不仅氧化物半导体，由氧化物所构成的氧化物导体或氧化物绝缘体也是不可缺少的技术要素，所以产业界对于它们的关注度也非常高。
最近，已积极地尝试在柔性树脂基板上以印刷法等低能耗制造工艺制造电子器件。通过使用印刷法等，能够直接在基板上将半导体层图案化，因此具有能够省略用以图案化的蚀刻处理步骤的优点。
例如，如专利文献1～3所述，进行了使用导电性高分子、有机半导体等进行涂布而制造柔性电子器件的尝试。另外，本申请的申请人公开了解决所述问题点的一部分的技术(专利文献4、5)。
现有技术文献
专利文献
[专利文献1]日本特开2007-134547号公报
[专利文献2]日本特开2007-165900号公报
[专利文献3]日本特开2007-201056号公报
[专利文献4]国际公开第WO2015/019771号小册子
[专利文献5]国际公开第WO2015/093455号小册子
发明内容
发明所要解决的课题
鉴于产业界及消费者对各式各样形态的信息终端设备、信息家电等要求，需要半导体进一步高速地工作、长期稳定且低环境负荷。但是在现有技术中，通常采用例如真空工艺、使用光刻法的工艺等需要较长时间和/或昂贵的设备的工艺，所以原材料和制造能源的使用效率变为非常差。这从工业性上或量产性的观点而言是不理想的。另一方面，现状是，对以往被作为主流使用的硅半导体或其它半导体，极为难以使用凹版印刷、丝网印刷、平版印刷、喷墨印刷等印刷法来形成层。另外，即便在采用在专利文献1～3所记载的导电性高分子、有机半导体等的情况下，其电气性能、稳定性等仍不充分。
解决课题的手段
本申请的发明人在到目前为止进行的由液体材料形成的各种金属氧化物的研究开发的基础上，以实现下述的蚀刻掩模为目的反复认真地进行了研究和分析：所述蚀刻掩模在高准确性地形成所述金属氧化物的图案的同时，尽可能不损害而能够保护该金属氧化物的功能。更具体而言，以实现下述基础技术以及使用该基础技术实现各种器件为目的，反复认真地进行了研究和分析：所述基础技术不仅具备作为能够形成图案的蚀刻掩模的功能，还能通过使用该蚀刻掩模，实现高准确性的各种层的功能保持或提升、或削减所述层的制造步骤。
在本申请的发明人到目前为止进行的研究及分析中，已对由上述的膏状物或溶液所得到的凝胶状态的层(以下亦称为“凝胶层”)形成图案的过程进行了研究。结果，在构成凝胶层的脂肪族聚碳酸酯到达分解之前、即在脂肪族聚碳酸酯被以分解的温度加热之前的阶段中，得到了若干非常有趣的发现。
具体而言，本申请发明人得知：含有脂肪族聚碳酸酯的膏状物或溶液能够具有作为蚀刻掩模的功能；及在作为蚀刻掩模的作用结束后，能够作为具有功能性的膜或层残留。此外，在本申请中的“层”为不仅是层，还包含膜的概念。相反地，在本申请中的“膜”不仅是膜，还包含层的概念。
本申请的发明人等根据上述的发现进一步反复研究，结果成功地实现了以下效果：在蚀刻对象层上形成的蚀刻掩模，在作为掩模的作用结束后，在高准确性地将不需要的成分除去的基础上，在所述蚀刻对象层上作为具有功能性的层残留。其结果是，本申请的发明人发现，通过使用具备作为蚀刻掩模的功能的、含有脂肪族聚碳酸酯的膏状物或溶液，能够可说是通过“自动对准”的方式形成层叠体。
由于上述结果即便使用低能耗制造工艺(例如印刷法)也能够实现，所以本申请案所公开的内容的技术意义是非常重大的。又，从不同的观点来看，即便采用被氧化时会成为难以被蚀刻的(即难以形成图案的)金属氧化物的金属化合物，若使其分散在含有包含脂肪族聚碳酸酯的粘结剂的溶液中，最后所形成的该金属氧化物层也能够作为形成图案后的层叠体中的一层。本发明基于上述的各观点而作出。
此外，在本申请中，“由液体到凝胶状态的过程”的代表性的例子指的是：通过热处理而将溶剂某种程度地(代表性地为相对于溶剂全体，质量比为80％以上)除去，但是脂肪族聚碳酸酯为实质上未被分解的状况。
本发明的一种层叠体中，将第1氧化物前驱体层的图案配置在氧化物层上、或被氧化时成为其氧化物层的第2氧化物前驱体层上，所述第1氧化物前驱体层为下述的氧化物前驱体层：在含有包含脂肪族聚碳酸酯的粘结剂(可含有不可避免的杂质)的溶液中分散有被氧化时成为金属氧化物的金属化合物。
该层叠体中，将第1氧化物前驱体层的图案配置在氧化物层或第2氧化物前驱体层上。该图案能够起到作为将氧化物层或第2氧化物前驱体层设作蚀刻对象的蚀刻掩模的功能。此外，通过构成该图案的一部分的包含脂肪族聚碳酸酯的粘结剂因加热而发生的分解，可以说不需要对准，就能够使上述金属氧化物以层的形式形成在已被蚀刻的氧化物层上。因而，若使用该层叠体，则能够实现削减用以形成最终氧化物的层叠体或层压结构的步骤。另外，若从不同的观点来看，即便采用被氧化时会成为难以被蚀刻的(即难以形成图案的)金属氧化物的金属化合物，若使其分散在含有包含脂肪族聚碳酸酯的粘结剂的溶液中，最后所形成的该金属氧化物层也能够作为形成有图案的层叠体中的一层。
另外，本发明的一种蚀刻掩模，为用于氧化物层或用于被氧化时成为其氧化物层的第2氧化物前驱体层。此外，所述蚀刻掩模由第1氧化物前驱体层的图案所构成，所述第1氧化物前驱体层为下述的氧化物前驱体层：在含有包含脂肪族聚碳酸酯的粘结剂(可含有不可避免的杂质)的溶液中分散有被氧化时成为金属氧化物的金属化合物。
此蚀刻掩模，为用于将氧化物层或被氧化时成为其氧化物层的第2氧化物前驱体层蚀刻的掩模。另外，在作为蚀刻对象的氧化物层或第2氧化物前驱体层上，配置有该蚀刻掩模、即第1氧化物前驱体层的图案。此外，通过构成该图案的一部分的含有脂肪族聚碳酸酯的粘结剂因加热而发生的分解，可以说不需要对准，上述金属氧化物就能够以层的形式形成在被蚀刻后的氧化物层上。因而，在使用该蚀刻掩模的情况下，能够实现削减用以形成最终氧化物的层叠体或层压结构的步骤。又，从不同的观点来看，通过使用该蚀刻掩模，即便采用被氧化时成为难以被蚀刻的(即难以形成图案的)金属氧化物的金属化合物，若使其分散在含有包含脂肪族聚碳酸酯所构成的粘结剂的溶液中，则最后所形成的该金属氧化物层能够作为形成有图案的层叠体中的一层。
另外，本发明的一种层叠体的制造方法包含下列步骤：图案形成步骤：在氧化物层上、或在被氧化时成为其氧化物层的第2氧化物前驱体层上，形成第1氧化物前驱体层的图案，所述第1氧化物前驱体层为下述的氧化物前驱体层：在含有包含脂肪族聚碳酸酯的粘结剂(可含有不可避免的杂质)的溶液中分散有被氧化时会成为金属氧化物的金属化合物；蚀刻步骤：在所述图案形成步骤之后，将未被所述图案保护的所述氧化物层或所述第2氧化物前驱体层进行蚀刻；加热步骤：在所述蚀刻步骤之后，将所述氧化物层或所述第2氧化物前驱体层、及所述第1氧化物前驱体层加热至所述粘结剂的分解温度以上。
根据这样的层叠体的制造方法，通过图案形成步骤，能够将第1氧化物前驱体层的图案形成在氧化物层或第2氧化物前驱体层上。该图案在蚀刻步骤中，能够起到作为将氧化物层或第2氧化物前驱体层当作蚀刻对象的蚀刻掩模的功能。因而，在加热步骤中，构成该图案的一部分的粘结剂，通过脂肪族聚碳酸酯被加热到分解温度以上而发生的分解，可说是不需要对准，就能够使上述金属氧化物以层的形式形成在被蚀刻后的氧化物层上。因而，在使用该层叠体的制造方法的情况下，能够实现削减用以形成最终氧化物的层叠体或层压结构的步骤。另外，从不同的观点来看，即便采用被氧化时成为难以被蚀刻的(即难以形成图案的)金属氧化物的金属化合物，若使其分散在含有包含脂肪族聚碳酸酯的粘结剂的溶液中，则在最后所形成的该金属氧化物层能够作为形成有图案的层叠体中的一层。
另外，本发明的一种薄膜晶体管的制造方法包含沟道层形成步骤，其为例如在通过上述层叠体的制造方法的加热步骤所形成的层叠体中，将上述氧化物层作为沟道层以与源极及漏极相连的方式配置。
根据该薄膜晶体管的制造方法，可说是通过自动对准的方式能够在由上述氧化物层构成的沟道层上形成通过将第1氧化物前驱体层的图案加热而成的金属氧化层。由于该金属氧化物层根据薄膜晶体管所采用的不同构造能够起到栅极绝缘体或沟道阻止层的功能，所以能够实现大幅度地削减制造步骤的效果。
另外，本发明的一种蚀刻掩模的制造方法为用于氧化物层或用于被氧化时成为其氧化物层的第2氧化物前驱体层的蚀刻掩模的制造方法。此外，所述蚀刻掩模的制造方法包含图案形成步骤，其中，形成第1氧化物前驱体层的图案，所述第1氧化物前驱体层为如后所述的氧化物前驱体层：在含有包含脂肪族聚碳酸酯的粘结剂(可含有不可避免的杂质)的溶液中分散有被氧化时会成为金属氧化物的金属化合物。
所述蚀刻掩模的制造方法为用于将氧化物层或被氧化时成为其氧化物层的第2氧化物前驱体层蚀刻的掩模的制造方法。另外，在该蚀刻掩模的制造方法中，进行图案形成步骤，其为在当作蚀刻对象的氧化物层或第2氧化物前驱体层上，形成所述蚀刻掩模、即第1氧化物前驱体层的图案。作为其结果，通过构成该图案的一部分的包含脂肪族聚碳酸酯的粘结剂因加热而发生的分解，可说是不需要对准，就能够使所述金属氧化物以层的形式形成在被蚀刻后的氧化物层上。因而，在使用该蚀刻掩模的制造方法的情况下，能够削减用以形成最终氧化物的层叠体或层压结构的步骤。另外，从不同的观点来看，根据蚀刻掩模的制造方法，即便采用被氧化时成为难以被蚀刻的(即难以形成图案的)金属氧化物的金属化合物，若使其分散在含有包含脂肪族聚碳酸酯的粘结剂的溶液中，则最后所形成的所述金属氧化物层也能够作为形成有图案的层叠体中的一层。
另外，值得特别指出的是，上述的任意一项发明均具有以下优点：在使用起到蚀刻掩模的作用的第1氧化物前驱体层的图案并对作为蚀刻对象的区域的氧化物层进行蚀刻时，都能够在最后形成层叠体图案后，通过加热处理这种比较容易的处理方式将含有脂肪族聚碳酸酯的粘结剂除去。
在本申请中的“金属氧化物”，为包含氧化物半导体、氧化物导电体、或氧化物绝缘体的概念。另外，从导电性的观点而言，由于氧化物半导体、氧化物导电体、及氧化物绝缘体各自为相对性的概念，因此不要求严格的区分。即便同种的金属氧化物，根据各种器件的要求，有些情况下会被本领域技术人员认为是氧化物半导体，也可能有被本领域技术人员认为是氧化物导电体或氧化物绝缘体的情况。另外，在本申请中所谓“基板”，为不限于板状物的基体，也包含其它形态的基体或母材。此外，在本申请的后述的实施形态中，所谓“涂布”，是指使用低能耗制造工艺、代表性地为印刷法，在某种基板上形成层的操作。另外，在本申请中的“金属”，为不仅是主族元素的金属，也包含过渡金属。
发明效果
当采用本发明的一种层叠体时，能够有助于削减用以形成最终氧化物的层叠体或层压结构的步骤的效果。另外，从不同的观点来看，即便采用被氧化时成为难以被蚀刻的(即难以形成图案的)金属氧化物的金属化合物，最后所形成的所述金属氧化物层也能够作为形成图案后的层叠体中的一层。
当采用本发明的一种蚀刻掩模时，能够实现削减用以形成最终氧化物的层叠体或层压结构的步骤的效果。另外，从不同的观点来看，即便采用被氧化时成为难以被蚀刻的(即难以形成图案的)金属氧化物的金属化合物，最后所形成的此金属氧化物层也能够作为形成图案后的层叠体中的一层。
根据本发明的一种层叠体的制造方法，能够实现削减用以形成最终氧化物的层叠体或层压结构的步骤的效果。另外，从不同的观点来看，即便采用被氧化时成为难以被蚀刻的(即难以形成图案的)金属氧化物的金属化合物，若使其分散在含有包含脂肪族聚碳酸酯的粘结剂的溶液中，则也能够使最后所形成的该金属氧化物层作为形成图案后的层叠体中的一层。
根据本发明的一种薄膜晶体管的制造方法，可说是通过自动对准的方式能够在由氧化物层构成的沟道层上，通过将第1氧化物前驱体层的图案加热，形成金属氧化物层。由于根据薄膜晶体管所采用的不同结构，该金属氧化物层能够起到栅极绝缘体或沟道阻止层的功能，因此能够大幅度地削减制造步骤。
根据本发明的一种蚀刻掩模的制造方法，能够实现削减用以形成最终氧化物的层叠体或层压结构的步骤的效果。另外，从不同的观点来看，根据该蚀刻掩模的制造方法，即便采用被氧化时成为难以被蚀刻的(即难以形成图案的)金属氧化物的金属化合物，也能够使最后所形成的所述金属氧化物层作为形成图案后的层叠体中的一层。
附图说明
图1A为显示第1实施形态的层叠体的制造方法的一种过程的剖面示意图。
图1B为俯视视角的光学显微镜的光学相片，其显示第1实施形态的层叠体的制造方法的一种过程。
图2A为显示第1实施形态的层叠体的制造方法的一种过程的剖面示意图。
图2B为俯视视角的光学显微镜的光学相片，其显示第1实施形态的层叠体的制造方法的一种过程。
图3A为显示第1实施形态的层叠体的制造方法的一种过程的剖面示意图。
图3B为俯视视角的光学显微镜的光学相片，其显示第1实施形态的层叠体的制造方法的一种过程。
图4A为显示第1实施形态的层叠体的制造方法的一种过程的剖面示意图。
图4B为俯视视角的光学显微镜的光学相片，其显示第1实施形态的层叠体的制造方法的一种过程。
图5为显示第1实施形态的变形例的层叠体的制造方法的一种过程的剖面示意图。
图6为显示第1实施形态的变形例的层叠体的制造方法的一种过程的剖面示意图。
图7为显示第1实施形态的变形例的层叠体的制造方法的一种过程的剖面示意图。
图8为显示第1实施形态的变形例的层叠体的制造方法的一种过程的剖面示意图。
图9为显示在第1实施形态的变形例中能够实现良好的图案的代表性的光学显微镜相片的例子。
图10A为显示在第1实施形态的变形例中形成有不良的图案的代表性的光学显微镜相片的例子。
图10B为显示在第1实施形态的变形例中能够实现良好的图案的代表性的光学显微镜相片的例子。
图11为显示在第1实施形态的变形例中各试样与显示拉丝性的评价参数之间关系的图表。
图12A为显示在第1实施形态的变形例中，将含有脂肪族聚碳酸酯的溶液配置在基材上起30秒后，基材与此溶液的接触角、及基材上的该溶液的扩张率相对于2-硝基丙烷的浓度变化的关系的图表。
图12B为显示在第1实施形态的变形例中，将含有脂肪族聚碳酸酯的溶液配置在基材上起120秒后，基材与该溶液的接触角、及基材上的该溶液的扩张率相对于2-硝基丙烷的浓度变化的关系的图表。
图13为显示在第2实施形态中的薄膜晶体管的制造方法的一种过程的剖面示意图。
图14为显示在第2实施形态中的薄膜晶体管的制造方法的一种过程的剖面示意图。
图15为显示在第2实施形态中的薄膜晶体管的制造方法的一种过程的剖面示意图。
图16为显示在第2实施形态中的薄膜晶体管的制造方法的一种过程的剖面示意图。
图17为显示在第2实施形态中的薄膜晶体管的制造方法的一种过程的剖面示意图。
图18为显示在第2实施形态中的薄膜晶体管的制造方法的一种过程的剖面示意图。
图19为显示在第2实施形态中的薄膜晶体管的制造方法的一种过程的剖面示意图。
附图标记说明
10 基板
24 栅极
32 栅极绝缘体用前驱体层
34 栅极绝缘体
42 第2氧化物前驱体层、沟道用前驱体层
44 氧化物层、沟道
56 漏极
58 源极
80 第1氧化物前驱体层的图案
82 正式煅烧前的第1氧化物前驱体层
84 第1氧化物层、沟道阻止层
100、100’、200、200’ 层叠体
500 薄膜晶体管
具体实施方式
以下基于附图详细地叙述作为本发明的实施形态的层叠体、蚀刻掩模、及薄膜晶体管、以及它们的制造方法。另外，在此说明时，在所有图的范围内，只要未特别提及，共同部分使用共同的附图标记。另外，图中，本实施形态的要素未必保持彼此的比例来记载。而且，为了容易观看，各图可能将一部分的附图标记省略。
<第1实施形态>
1.层叠体、蚀刻掩模、以及它们的制造方法
在本实施形态中，在使脂肪族聚碳酸酯(可含有不可避免的杂质。下同)溶解在某溶剂(代表性地为有机溶剂)中而成的溶液中分散有被氧化时成为金属氧化物的金属化合物的状态为「第1氧化物前驱体」。另外，该“第1氧化物前驱体”也可为“蚀刻掩模前驱体”。
另外，本实施形态的“第1氧化物前驱体层”，表示通过将该“第1氧化物前驱体”(蚀刻掩模前驱体)加热，一定程度地除去溶剂后的层状前驱体(代表性地为“凝胶状态”的层)。另外，该“第1氧化物前驱体层的图案”也是“蚀刻掩模”。另外，所述凝胶状态为例如能够使用印刷法进行涂布的状态。
在本实施形态中，使用上述第1氧化物前驱体层的图案(蚀刻掩模)对氧化物层或被氧化时成为其氧化物层的第2氧化物前驱体层进行蚀刻，这会在后面详述。因而，在本实施形态中，第1氧化物前驱体层为暂时地作为用于氧化物层或第2氧化物前驱体层的蚀刻掩模，被配置在氧化物层上或第2氧化物前驱体层上。
第1氧化物前驱体(以下也称为“蚀刻掩模前驱体”)或第1氧化物前驱体层的图案(以下也称为“蚀刻掩模”)主要含有脂肪族聚碳酸酯，但也可以含有除脂肪族聚碳酸酯以外的化合物、组合物、或材料。另外，该蚀刻掩模前驱体或该蚀刻掩模中的脂肪族聚碳酸酯含量的下限值没有特别限定，代表性地为该脂肪族聚碳酸酯相对于溶质总量的质量比为80％以上。另外，该蚀刻掩模前驱体或该蚀刻掩模中的脂肪族聚碳酸酯含量的上限值没有特别限定，代表性地为该脂肪族聚碳酸酯相对于溶质总量的质量比为100％以下。此外，例如使用通过印刷法(代表性为丝网印刷法)形成的图案，对蚀刻对象进行蚀刻处理之后，脂肪族聚碳酸酯成为主要通过加热步骤而被分解和/或除去的对象。
另外，关于本实施形态的蚀刻掩模前驱体及蚀刻掩模，作为能够通过例如印刷法(代表性为丝网印刷法)形成的蚀刻掩模，脂肪族聚碳酸酯这种材料能够发挥这样的蚀刻掩模功能这一点本身，可说是非常有用且值得特别指出的效果。
在本实施形态中，通过加热至脂肪族聚碳酸酯的分解温度以上，不仅能够非常容易地除去该蚀刻掩模，而且在该蚀刻掩模内所含有的金属化合物亦因此加热而在被蚀刻层(氧化物层)上形成金属氧化物层。其结果是，能够对以薄膜晶体管为代表的半导体元件、以电容器、LED、及电子器件为代表的各种器件的制造步骤的削减作出了重大的贡献。另外，为了通过加热至脂肪族聚碳酸酯的分解温度以上来高准确性地进行除去该蚀刻掩模，在蚀刻掩模前驱体中、或该蚀刻掩模内，优选不含有分解温度比该脂肪族聚碳酸酯的分解温度更高的其它化合物、组合物、或材料。
另外，在本实施形态中，蚀刻掩模的前驱体或蚀刻掩模中的、分子量为6千以上且40万以下的脂肪族聚碳酸酯的比率为该脂肪族聚碳酸酯全体的80质量％以上。
(关于脂肪族聚碳酸酯及含有该脂肪族聚碳酸酯的溶液)
接下来，着眼于本实施形态的脂肪族聚碳酸酯，对第1氧化物前驱体(即“蚀刻掩模前驱体”)进行详述，所述第1氧化物前驱体为如下所述的氧化物前驱体：在含有包含该脂肪族聚碳酸酯的粘结剂(可以含有不可避免的杂质。下同)的溶液中分散有被氧化时成为金属氧化物的金属化合物。
在本实施形态中，能够使用热分解性良好的吸热分解型脂肪族聚碳酸酯。另外，脂肪族聚碳酸酯的热分解反应为吸热反应这一点，能够通过差热分析法(DTA)确认。由于这样的脂肪族聚碳酸酯的氧含量高且能够在较低温分解成为低分子化合物，因此对以金属氧化物中的碳杂质为代表的杂质的残留量的减低具有积极的贡献。
另外，在本实施形态中，在作为含有脂肪族聚碳酸酯的溶液的“蚀刻掩模前驱体”中能够采用的有机溶剂，只要是能够将脂肪族聚碳酸酯溶解的有机溶剂，就没有特别限定。有机溶剂的具体例为二乙二醇单乙醚醋酸酯(Diethylene-Glycol-Monoethyl EtherAcetate(以下亦称为「DEGMEA”))、α-萜品醇、β-萜品醇、N-甲基-2-吡咯烷酮、2-硝基丙烷、异丙醇、二乙二醇单丁醚醋酸酯、二乙二醇一丁醚、甲苯、环己烷、甲基乙基酮、碳酸二甲酯、碳酸二乙酯、碳酸丙烯酯等。这些有机溶剂中，从沸点适当地高且在室温的蒸发少的观点而言，适宜使用二乙二醇单乙醚醋酸酯、α-萜品醇、N-甲基-2-吡咯烷酮、2-硝基丙烷及碳酸丙烯酯。另外，在本实施形态中国，使用含有脂肪族聚碳酸酯的蚀刻掩模，将蚀刻对象进行蚀刻处理之后，最后作为废弃物成为被分解或除去的对象。因而，考虑到从形成有图案起至被分解或除去为止的较短的时间内维持该图案即足够的情况，优选采用DEGMEA与2-硝基丙烷的混合溶剂。
另外，在作为含有脂肪族聚碳酸酯的溶液的蚀刻掩模前驱体中，可以根据需要进一步添加分散剂、增塑剂等。
上述分散剂的具体例为：
甘油、山梨糖醇酐等的多元醇酯；
二乙二醇、三乙二醇、二丙二醇、三丙二醇、聚乙二醇、聚丙二醇等聚醚多元醇；聚乙烯亚胺等胺；
聚丙烯酸、聚甲基丙烯酸等(甲基)丙烯酸系树脂；
异丁烯或苯乙烯与马来酸酐的共聚物、及其胺盐等。
上述增塑剂的具体例为聚醚多元醇、苯二甲酸酯等。
另外，形成本实施形态的蚀刻掩模前驱体层的方法没有特别限定。通过低能耗制造工艺形成层是适宜的一种方式。更具体地，优选通过使用印刷法(例如，丝网印刷法)这一特别简便的方法涂布在基材上，形成蚀刻掩模前驱体层。
(关于脂肪族聚碳酸酯)
另外，在后述的各实验例中，作为脂肪族聚碳酸酯的例子，采用了聚碳酸丙烯酯，但是在本实施形态中能够使用的脂肪族聚碳酸酯的种类没有特别限定。例如使环氧化物与二氧化碳发生聚合反应而成的脂肪族聚碳酸酯也是可以适宜在本实施形态中采用。通过使用这样的使环氧化物与二氧化碳发生聚合反应而成的脂肪族聚碳酸酯，能够实现以下的效果：能够得到一种能够通过控制脂肪族聚碳酸酯的结构而使吸热分解性提升的、具有需要的分子量的脂肪族聚碳酸酯。尤其、脂肪族聚碳酸酯中，从氧含量高且在较低温下分解为低分子化合物的观点而言，脂肪族聚碳酸酯优选为选自由聚碳酸乙烯酯及聚碳酸丙烯酯所组成组的至少1种。在上述任意一种脂肪族聚碳酸酯中，只要其分子量在上述的数值范围内，就能够达成与本实施形态的效果同样的效果。
另外，所述的环氧化物只要是与二氧化碳发生聚合反应后成为具有在主链含有脂肪族的结构的脂肪族聚碳酸酯的环氧化物，就没有特别限定。例如，环氧乙烷、环氧丙烷、1-环氧丁烷、2-环氧丁烷、环氧异丁烷、1-环氧戊烷、2-环氧戊烷、1-环氧己烷、1-环氧辛烷、1-环氧癸烷、环氧环戊烷、环氧环己烷、氧化苯乙烯、乙烯基环氧环己烷、3-苯基环氧丙烷、3,3,3-三氟环氧丙烷、3-萘基环氧丙烷、3-苯氧基环氧丙烷、3-萘氧基环氧丙烷、环氧丁烯、3-乙烯氧基环氧丙烷、及3-三甲基硅烷氧基环氧丙烷等环氧化物，为在本实施形态能够采用的例子。这些环氧化物中，从与二氧化碳具有高聚合反应性的观点而言，适宜使用环氧乙烷及环氧丙烷。另外，上述的各环氧化物可各自单独使用，也可以将2种以上组合而使用。
上述的脂肪族聚碳酸酯的重均分子量，优选为5000～1000000，跟优选为10000～500000。脂肪族聚碳酸酯的重均分子量小于5000时，例如由于粘度降低的影响等，例如有变得不适合作为用于印刷法(代表性地为丝网印刷法)的材料的可能性。另外，脂肪族聚碳酸酯的重均分子量大于1000000时，由于脂肪族聚碳酸酯在有机溶剂中的溶解性下降，此时亦有变得不适合作为用于印刷法的材料的可能性。另外，所述重均分子量的数值可以通过以下的方法算出。
具体而言，配制上述脂肪族聚碳酸酯浓度为0.5质量％的氯仿溶液，使用高速液相色谱法测定。测定后，通过与在相同条件下测定的重均分子量已知的聚苯乙烯进行比较来算出分子量。另外，测定条件如下。
机种：HLC-8020(TOSOH株式会社制)
色谱柱：GPC柱(TOSOH株式会社的商品名：TSK GEL Multipore HXL-M)
柱温：40℃
洗出液：氯仿
流速：1mL/分钟
另外，作为上述脂肪族聚碳酸酯的制造方法的一个例子，可以采用在金属催化剂的存在下使上述环氧化物与二氧化碳进行聚合反应的方法等。
在此，脂肪族聚碳酸酯的制造例如下。
将具备有搅拌机、气体导管、温度计的1L容量的高压釜的体系内，预先置换为氮气气氛后，添加含有有机锌催化剂的反应液、己烷、及环氧丙烷。然后，通过边搅拌边添加二氧化碳，将反应体系内置换为二氧化碳气氛，且填充二氧化碳至反应体系内达到约1.5MPa为止。随后，将此高压釜升温至60℃，边补给因反应而消耗掉的二氧化碳边进行聚合反应数小时。反应结束后，将高压釜冷却减压且过滤。随后，通过减压干燥得到聚碳酸丙烯酯。
另外，上述金属催化剂的具体例为铝催化剂或锌催化剂。这些催化剂中，锌催化剂由于在环氧化物与二氧化碳的聚合反应中具有较高的聚合活性，因此是优选使用的。另外，锌催化剂中，特别优选使用有机锌催化剂。
另外，所述有机锌催化剂的具体例为：
乙酸锌、二乙基锌、二丁基锌等的有机锌催化剂；或者，
通过一级胺、二元的酚、二元的芳香族羧酸、芳香族羟基酸、脂肪族二羧酸、脂肪族单羧酸等的化合物与锌化合物的反应而得到的有机锌催化剂等。
这些有机锌催化剂中，从具有较高的聚合活性的方面考虑，适宜采用使锌化合物、脂肪族二羧酸、及脂肪族单羧酸反应而得到的有机锌催化剂。
在此，有机锌催化剂的制造例如下。
首先，在具备搅拌机、氮气导管、温度计、回流冷却管的四口烧瓶中，添加氧化锌、戊二酸、乙酸及甲苯。然后，将反应体系内置换为氮气气氛之后，将此烧瓶升温至55℃，而且通过在同温度下搅拌4小时来进行所述各材料的反应处理。随后，升温至110℃，而且在同温度下搅拌4小时，使其共沸脱水且仅将水分除去。随后，通过将此烧瓶冷却至室温，得到含有有机锌催化剂的反应液。另外，对通过分离取得此反应液的一部分并过滤而得到的有机锌催化剂，测定IR(Thermo Nicolet Japan株式会社制，商品名：AVATAR360)。结果无法观察到基于羧酸基的峰。
另外，在聚合反应中所使用的上述的金属催化剂的使用量，相对于环氧化物100质量份，优选为0.001～20质量份，更优选为0.01～10质量份。金属催化剂的使用量小于0.001质量份时，聚合反应有难以进行的可能性。另外，金属催化剂的使用量大于20质量份时，存在无法得到与使用量相称的效果因而不经济的可能性。
在上述的聚合反应中根据需要而使用的反应溶剂没有特别限定。所述反应溶剂可适用各种有机溶剂。所述有机溶剂的具体例为：
戊烷、己烷、辛烷、癸烷、环己烷等脂肪族烃类溶剂；
苯、甲苯、二甲苯等芳香族烃类溶剂；
一氯甲烷、二氯甲烷、氯仿、四氯化碳、1,1-二氯乙烷、1,2-二氯乙烷、氯乙烷、三氯乙烷、1-一氯丙烷、2-一氯丙烷、1-一氯丁烷、2-一氯丁烷、1-氯-2-甲基丙烷、氯苯、溴苯等卤代烃类溶剂；
碳酸二甲酯、碳酸二乙酯、碳酸丙烯酯等碳酸酯类溶剂等。
另外，关于所述反应溶剂的使用量，从使反应顺利进行的观点而言，相对于环氧化物100质量份，优选为500质量份以上且10000质量份以下。
而且，在上述的聚合反应中，作为在金属催化剂的存在下使环氧化物与二氧化碳反应的方法，没有特别限定。例如可以采用在高压釜中添加所述的环氧化物、金属催化剂及根据需要使用的反应溶剂，混合后，将二氧化碳压入而使其反应的方法。
此外，在上述聚合反应所使用的二氧化碳的使用压力没有特别限定。代表性地优选为0.1MPa～20MPa，更优选为0.1MPa～10MPa，进一步优选为0.1MPa～5MPa。二氧化碳的使用压力大于20MPa时，存在无法得到与使用压力相称的效果而不经济的可能性。
而且，所述聚合反应的聚合反应温度没有特别限定。代表性地优选为30～100℃，更优选为40～80℃。聚合反应温度小于30℃时，存在聚合反应需要长时间进行的可能性。另外，聚合反应温度超过100℃时，有产生副反应致使产率降低的可能性。由于聚合反应时间为根据聚合反应温度而不同，所以不能一概而论，代表性地优选为2小时～40小时。
聚合反应结束后，通过过滤等而过滤分开，根据需要使用溶剂等洗净后，通过使其干燥而能够得到脂肪族聚碳酸酯。
(关于蚀刻掩模及层叠体)
接下来，对层叠体进行说明，所述层叠体在作为蚀刻对象的氧化物层上配置有所述由第1氧化物前驱体(即“蚀刻掩模前驱体”)所形成的第1氧化物前驱体层的图案(即，“蚀刻掩模”)。
在本实施形态的第1氧化物前驱体中，被氧化时成为金属氧化物的金属化合物分散在所述含有包含脂肪族聚碳酸酯的粘结剂的溶液中。在此，被氧化时成为金属氧化物的金属化合物的一个例子是，具有配位基配位到被氧化时成为金属氧化物的金属上的结构(代表性地为络合物结构)的材料。在本实施形态中，该金属化合物的更具体的一个例子为丁氧基锆。
另外，作为蚀刻对象的氧化物层的一个例子为铟-锌氧化物。所述铟-锌氧化物为氧化物半导体的一个例子。在本实施形态中，使被氧化时成为金属氧化物的金属化合物分散在所述含有包含脂肪族聚碳酸酯的粘结剂的溶液中的状态为“第2氧化物前驱体”。在此，被氧化时成为金属氧化物的金属化合物的一个例子为乙酰丙酮铟及氯化锌。例如，使用旋转涂布法、刮刀涂布、狭缝涂布等，由在含有脂肪族聚碳酸酯的丙酸中溶解有乙酰丙酮铟及氯化锌的溶液(也称为“InZn溶液”)形成层(InZn溶液层)。该InZn溶液层成为第2氧化物前驱体层的一个例子。随后，通过进行将InZn溶液层在大气中在450℃～550℃下加热预定时间(例如，10分钟～1小时)的煅烧步骤，能够形成作为氧化物半导体的铟-锌氧化物(也称为“InZnO”)层(氧化物层)。
在本实施形态的层叠体中，首先，准备第1氧化物前驱体(蚀刻掩模前驱体)，第1氧化物前驱体为：在所述含有脂肪族聚碳酸酯的DEGMEA(溶剂)中溶解有丁氧基锆。另外，在常温下制成第1氧化物前驱体的时间点，例如形成能够使用丝网印刷法进行涂布的程度的膏状物。
随后，在蚀刻对象的InZnO的层(氧化物层)44上，使用公知方法进行图案形成步骤，其中，形成蚀刻掩模、即第1氧化物前驱体层的图案。图1A、2A、3A及4A为本实施形态的层叠体的制造方法的一种过程的剖面示意图。另外，图1B、2B、3B及4B分别对应图1A、2A、3A及4A，显示本实施形态的层叠体的制造方法的一种过程的俯视视角的光学显微镜的光学相片。
图1A及1B为显示在基板10(例如，玻璃或石英基板)上所形成的氧化物层44上，使用例如丝网印刷法形成第1氧化物前驱体层的图案80时的层叠体100。另外，本实施形态的图案形成步骤，并未限定于使用印刷法的图案形成步骤。例如，使用光刻法而形成图案80的图案形成步骤也是能够采用的一种形式。不过，从尽可能降低层叠体100的制造过程中的能耗的观点而言，采用低能耗制造工艺的印刷法为适宜的一种形式。
接着，通过利用第1氧化物前驱体层的图案80作为蚀刻掩模，来进行形成氧化物层44的图案的蚀刻步骤。具体而言，使该图案80及氧化物层44接触作为能够将第2氧化物前驱体层溶解的溶液的市售的蚀刻溶液(关东化学株式会社制、型式“ITO-02”)(代表性地为浸渍在该蚀刻溶液中)(接触步骤)。其结果是，如图2A及2B显示，未被该图案80的图案保护的氧化物层44因被蚀刻而被除去。另一方面，被该图案80的图案保护的氧化物层44未被蚀刻而残留在基板10上。
随后，为了主要使该图案80的含有成分中的脂肪族聚碳酸酯分解，用预定温度(第1温度)进行加热步骤(在本实施形态中，也称为“预煅烧步骤”)。
本实施形态的预煅烧步骤中，用使脂肪族聚碳酸酯分解90wt％以上的第1温度进行加热。该预煅烧步骤与后述的正式煅烧(煅烧步骤)共同作用，能够使该图案80中特别是以源自脂肪族聚碳酸酯的碳杂质为代表的杂质几乎消失。另外，从准确性较高地抑制氧化物层44中的特别是以源自脂肪族聚碳酸酯的碳杂质为代表的杂质残留的观点而言，第1温度优选为以使所述脂肪族聚碳酸酯95wt％以上分解的温度，进一步优选使该脂肪族聚碳酸酯99wt％以上分解的温度。
在此，预煅烧步骤并未限定于常温常压干燥。例如加热干燥、减压干燥、减压加热干燥等，只要不对基板、栅极绝缘体等造成不良影响，也可进行加热、减压等处理。另外，预煅烧步骤为可以对氧化物半导体层的表面粗糙度的增减造成影响的步骤，由于干燥中的行为会因溶剂而不同，因此能够根据溶剂的种类而适当地选定预煅烧步骤的温度(第1温度)等的条件。
作为一个例子的本实施形态的预煅烧步骤为：例如在180℃以上且300℃以下的范围对氧化物层44加热预定时间(例如30分钟)。另外，上述的预煅烧例如在氧气氛中或大气中(以下，也总称为“含氧气氛”)进行。另外，在氮气气氛中进行预煅烧步骤也是能够采用的一种方式。另外，根据本申请的发明人的研究，关于第1温度，例如通过边照射紫外线(例如，使用公知的低压水银灯(SAMCO公司制、型式：UV-300H-E)，具有185nm及254nm的波长的紫外线)边加热(例如，使用公知的加热器)的方式，确认可实现比未照射紫外线而加热时的温度低数十度(例如，约30℃)的低温化。因而，在用于使该脂肪族聚碳酸酯分解的加热步骤(预煅烧步骤)中，优选地，对作为蚀刻对象的第2氧化物前驱体层和/或作为蚀刻掩模的该图案80，边照射紫外线边加热至有机物(例如上述的有机溶剂、上述络合物结构的有机物部分、或脂肪族聚碳酸酯)的分解温度以上。这是因为，优选的是，最后所形成的氧化物层尽可能不含有上述溶质中的有机物部分、溶剂或脂肪族聚碳酸酯。此外，该温度为形成上述各氧化物层的温度以上是适宜的一种方式。另外，所述的紫外线波长为没有特别限定。即便185nm或254nm以外的紫外线也能够达成同样的效果。
若进行上述预煅烧步骤，则如图3A及3B所示，该图案80的含有成分中，几乎全部的脂肪族聚碳酸酯通过分解而消失，结果所得到的正式煅烧前的第1氧化物前驱体层82成为被配置在形成图案后的氧化物层44上的状态。
随后，作为正式煅烧、即“煅烧步骤”，将正式煅烧前的第1氧化物前驱体层82及氧化物层44，例如于含氧气氛下在180℃以上、优选为250℃以上、更优选为300℃以上、进而在极有益于电气特性的500℃以上的范围加热预定时间。
其结果是，正式煅烧前的第1氧化物前驱体层82通过在正式煅烧步骤的加热处理，成为第1氧化物层84。另外，在本实施形态中，第1氧化物层84为作为氧化物绝缘体的氧化锆(也称为“ZrO2”)层。通过正式煅烧，如图4A及4B所示，通过构成蚀刻掩模的一部分的脂肪族聚碳酸酯的分解和/或除去，制造在氧化物层44上配置有第1氧化物层84的层叠体200。
另外，在本实施形态中特别值得指出的是，通过正式煅烧步骤能够将构成该图案80(即蚀刻掩模)的一部分的脂肪族聚碳酸酯分解和/或除去。进一步特别值得指出的是，通过正式煅烧步骤，第1氧化物前驱体层的图案80由于在含有脂肪族聚碳酸酯的膏状物或溶液作为蚀刻掩模的作用结束后，作为具有功能性的层(第1氧化物层84)残留，因此可说是通过自动对准能够非常简便地形成层叠体200。因而，由于通过有效地使用第1氧化物前驱体层的图案80，可带来显著地削减制造步骤的效果，因此能够实现低成本低能耗的层叠体200的制造。
另外，特别值得指出的是，正式煅烧后的氧化物层44的最终厚度，代表性地为0.01μm以上且10μm以下。特别地，即便在形成0.01μm左右(即10nm左右)的非常薄的层的情况下，也不容易发生开裂。
在此，该正式煅烧步骤的设定温度被选定为同时满足以下条件的温度：在第1氧化物层84的形成过程中分解氧化物半导体的配位基之后使其金属与氧键合的温度，且在上述的差热分析法(DTA)中的发热峰值的温度以上的温度(第2温度)。通过该煅烧步骤，将第1氧化物前驱体层的图案80中的脂肪族聚碳酸酯、分散剂及有机溶剂，高准确性地分解和/或除去。另外，从准确性较高地抑制以正式煅烧后的氧化物半导体层中的碳杂质为代表的杂质残留的观点而言，第2温度比第1温度高10℃以上的情况是适宜的一个方式。此外，通过使第2温度比第1温度高50℃以上，能够更高准确性地抑制这样的杂质残留。而且，从实现最终氧化物半导体层的厚度的控制性和/或薄层化、及减少杂质残留的观点而言，第2温度比第1温度高100℃以上的情况是最适宜的例子。另一方面，对第2温度与第1温度的最大差没有特别限定。
本申请的申请人经分析认为，通过所述第1温度的加热，脂肪族聚碳酸酯基本分解，由此，在随后的第2温度的煅烧步骤(正式煅烧)中，几乎不再发生该脂肪族聚碳酸酯的分解过程，同时几乎仅特定地进行金属与氧键合的反应。即，理想情况是，第1温度与第2温度的作用不同，由此带来的效果是，如上所述，即便非常薄的层也不容易发生开裂。
另外，使用本实施形态的第1氧化物前驱体层的图案80进行蚀刻处理时，能够确认作为该图案80的保护对象的氧化物层44的、作为半导体(沟道)的整流特性。但是，特别引人注意的是，将市售的光阻剂有效地用作蚀刻掩模时的氧化物层44，尽管除了蚀刻掩模的材质以外的条件均相同，但是确认存在不表现出作为沟道的整流特性的情况。因此，为了高准确性地实现氧化物层44作为沟道的整流特性，优选使用第1氧化物前驱体层的图案80进行蚀刻处理。
<第1实施形态的变形例(1)>
在本实施形态中，对层叠体100’进行说明，其中，以被氧化时成为氧化物层44的第2氧化物前驱体层42代替第1实施形态的氧化物层44作为蚀刻对象，在其上配置有由第1实施形态中的第1氧化物前驱体(即“蚀刻掩模前驱体”)所形成的第1氧化物前驱体层的图案80(即，“蚀刻掩模”)。
图5至8为显示本变形例的层叠体的制造方法的一种过程的剖面示意图。
在本实施形态中，将第2氧化物前驱体层42(例如，InZn溶液层)通过例如旋转涂布法涂布在基板10上。
随后，作为预煅烧(也称为“第1预煅烧”)步骤，通过在例如150℃下加热预定时间(例如，数分钟～30分钟)，来形成厚度为约60nm的第2氧化物前驱体层42。该第1预煅烧步骤的主要目的是，促进基板10上的第2氧化物前驱体层42的凝胶化，同时固定。
接着，如图5所示，通过使用印刷法(例如，丝网印刷法)将第1氧化物前驱体层的图案80形成在第2氧化物前驱体层42上，由此形成层叠体100’(图案形成步骤)。
随后，通过将该图案80用作蚀刻掩模，进行形成第2氧化物前驱体层42的图案的蚀刻步骤。具体而言，为使该图案80及第2氧化物前驱体层42接触作为能够将第2氧化物前驱体层溶解的溶液的市售的蚀刻溶液(关东化学株式会社制、型式“ITO-02”)(代表性地为浸渍在该蚀刻溶液中)(接触步骤)。其结果如图6所示，未被该图案80的图案保护的第2氧化物前驱体层42因被蚀刻而被除去。另一方面，被该图案80的图案保护的第2氧化物前驱体层42未被蚀刻而残留在基板10上。
随后，为了使该图案80及形成有图案的第2氧化物前驱体层42中的脂肪族聚碳酸酯分解，使用预定温度(第1温度)进行加热步骤(第2预煅烧步骤)。
在本实施形态的第2预煅烧步骤中，与第1实施形态同样地，使用第1实施形态中的“第1温度”，使该图案80及形成图案的第2氧化物前驱体层42中的脂肪族聚碳酸酯至少分解90wt％以上。另外，如在第1实施形态中所述，第1温度例如通过已在第1实施形态中说明的边照射紫外线边加热的方式，能够实现比未照射紫外线而加热时的温度低数十度(例如，约30℃)的低温化。
进行上述的预煅烧步骤时，如图7所示，该图案80及形成图案的第2氧化物前驱体层42中几乎全部的脂肪族聚碳酸酯因分解而消失，结果所得到的正式煅烧前的第1氧化物前驱体层82成为被配置在形成图案的第2氧化物前驱体层42上的状态。
随后，作为正式煅烧、即“煅烧步骤”，将正式煅烧前的第1氧化物前驱体层82及第2氧化物前驱体层42例如于含氧气氛下在180℃以上、较适宜为250℃以上、更适宜为300℃以上、进而在极为有益于电气特性的500℃以上的范围加热预定时间。
其结果是，正式煅烧前的第1氧化物前驱体层82通过在正式煅烧步骤的加热处理而成为第1氧化物层84。另外，通过在正式煅烧步骤中的加热处理，第2氧化物前驱体层42成为氧化物层44。另外，在本实施形态中，第1氧化物层84为作为氧化物绝缘体的ZrO2层。通过正式煅烧，如图8所示，通过构成蚀刻掩模的一部分的脂肪族聚碳酸酯的分解和/或除去，制造在氧化物层44上配置有第1氧化物层84的层叠体200’。
根据第1实施形态及第1实施形态的变形例(1)，在作为基底层的氧化物层44上，含有以金属化合物作为起始材料的金属氧化物的层(第1氧化物层84)由于能够利用该图案80而选择性地形成，因此可说是通过自动对准的方式能够非常简便地制造层叠体200、200’或层压结构。
另外，在第1实施形态及第1实施形态的变形例(1)中的通过该图案80的蚀刻对象，不仅是氧化物半导体，而且也包含氧化物导电体或氧化物绝缘体、或其它半导体材料、导电体材料及绝缘体材料。
<第1实施形态的变形例(2)>
进一步而言，通过组合在上述及各实施形态中所采用的步骤，也能够制造3层结构以上的层叠体或层压结构。因而，在起到作为蚀刻掩模作用的第1氧化物前驱体层的图案80中掺杂金属化合物，由于具有不同的电气特性或其它物性，同时能够实现具有需要的图案的多种类的金属氧化物的层叠体或层压结构，因此是能够采用的适宜的一种方式。若利用第1实施形态及第1实施形态的变形例(1)，则能够将第1氧化物前驱体层的图案80作为选择性地形成在蚀刻对象层上或(多层结构时)其上方的层的起始材料。
<第1实施形态的变形例(3)>
另外，通过上述的各种印刷法、特别是在以半导体元件及电子器件为代表的各种器件中适用可能性较高的印刷法(例如，丝网印刷法)形成层的方式，从具备这种层的该器件的柔性化、以及上述的工业性或量产性的观点来看，目前在产业界为非常地受到关注。
但是，例如使用印刷法(例如，丝网印刷法)形成的层的厚度与制造以半导体元件为代表的上述各种器件时所要求的层(例如，蚀刻掩模)的厚度(代表性地为次微米)有差异。具体而言，使用印刷法图案化时形成较厚的层，但是蚀刻掩模需要的厚度，根据作为蚀刻对象的膜的材质或其厚度可能会有大幅变动。
对于印刷法所使用的膏状物或溶液，存在适合用于进行图案化的粘度，因此通过高分子化合物来调整其粘度。本申请的发明人针对在制造各种器件时所使用的蚀刻掩模，确认在使用含有脂肪族聚碳酸酯的膏状物或溶液、且通过例如印刷法(例如丝网印刷法)形成时，能够产生无法适当地控制所述脂肪族聚碳酸酯的拉丝性的状况。因而，可能出现无法形成能够用于所述的各种器件的制造步骤、或适合制造所述的各种器件的良好的蚀刻掩模图案的问题。
可能出现的问题的更具体的例子是：在通过印刷法形成作为所述蚀刻掩模的第1氧化物前驱体层的图案80的过程中，从形成在作为蚀刻对象的氧化物层44或第2氧化物前驱体层42上的该图案80上，一部分的该前驱体被拉成丝状，因此将所需要的图案破坏。
另外，例如使用印刷法形成上述的该图案80时，一次形成的图案的形状必须至少维持到将蚀刻对象材料或区域除去时为止。因而，特别是在印刷法中，形成不容易产生经时变化的图案也可说是被需求的课题之一。
另一方面，获得用以在构成如上所述的以半导体元件为代表的各种器件的薄层中形成图案而不损害其功能的蚀刻掩模，也可说是为了实现所述薄层的基础技术之一。
经过许多试行错误及分析，本申请的发明人确认，通过含有具有某特定范围的分子量、或特定拉丝性的脂肪族聚碳酸酯，能够有助于实现能够构成非常适合于例如印刷法(代表性为丝网印刷法)的蚀刻掩模、且具有所需厚度的图案。此外，本申请的发明人得到以下的见解：能够控制所述厚度的凝胶层的所需要的图案能够容易地通过以印刷法为代表的低能耗制造工艺来形成。
因而，将难以使用印刷法(例如，丝网印刷法)形成的氧化物前驱体作为起始材料，通过煅烧至形成氧化物的温度以上、即分散在含有脂肪族聚碳酸酯的溶液中的元素与氧的键合温度以上而形成氧化物(例如，金属氧化物)，将上述氧化物在采用所述第1氧化物前驱体层的图案80的同时采用，乃是适宜的一种方式。其原因是，形成该氧化物的温度比该图案80中的脂肪族聚碳酸酯的分解温度更高，因此在形成该氧化物时已经高准确性地将脂肪族聚碳酸酯分解而除去。其结果是，至少能够达成以下的(1)及(2)的效果。
(1)步骤的削减步骤的效果，不需要另外进行将该图案80除去。
(2)该氧化物的特别是电气特性的保持或提升效果，能够抑制或排除由于例如暴露在氧等离子体或接触(代表性地为浸渍)光阻剂掩模除去用药液而导致的对蚀刻对象的氧化物物性的影响。
得到上述的效果能够对使用能够控制厚度的蚀刻掩模而制造的以半导体元件及电子器件为代表的各种器件的性能及其制造技术的进一步提升作出贡献。
[脂肪族聚碳酸酯的分子量与拉丝性及图案形状的相关性]
本申请的发明人根据上述的研究及分析，为了得到更适合印刷法的第1氧化物前驱体层的图案80而进行以下的实验。
本申请发明人通过代表性地进行以下的实验，仔细地对脂肪族聚碳酸酯的分子量与拖丝性及图案形状的相关性进行了分析及研究。其结果是，本申请的发明人确认，作为脂肪族聚碳酸酯的分子量的代表性的例子，6千以上且40万以下的脂肪族聚碳酸酯的比率若为该脂肪族聚碳酸酯全体的80质量％以上，则能够控制作为“凝胶状态”的蚀刻掩模的拉丝性且形成良好的图案。另外，在以下的各实验例所采用的脂肪族聚碳酸酯为聚碳酸丙烯酯(以下也称为“PPC”)。
(各实验的准备步骤)
另外，氧化物的前驱体(第1氧化物前驱体或第2氧化物前驱体)的制造例如下。另外，在下述的各实验例中，代表性地为将被氧化时成为氧化物半导体的前驱体、即氧化物半导体的前驱体用作第1氧化物前驱体或第2氧化物前驱体。
首先，通过在50mL容量的烧瓶中，边搅拌边慢慢地混合乙酰丙酮铟及丙酸，得到最终将成为铟氧化物的含铟溶液。
然后，在50mL容量的茄型烧瓶中，使聚碳酸丙烯酯溶解在DEGMEA与2-硝基丙烷的混合溶剂中，得到25wt％的聚碳酸丙烯酯溶液。
随后，通过在该聚碳酸丙烯酯的溶液中，慢慢地添加上述含铟溶液，得到氧化物半导体的前驱体(第1氧化物前驱体)。
[实验例1]
配制溶解了如以下(1)～(10)所示的重均分子量不同的4种PPC单体的试样，或溶解了其中的2种的组合的试样。
(1)只有重均分子量为3万的PPC(以下也称为“试样A”)
(2)只有重均分子量为9万的PPC(以下也称为“试样B”)
(3)以1：1的比率将试样A与试样B混合而成者(以下也称为“试样AB”)
(4)只有重均分子量为23万的PPC(以下也称为“试样C”)
(5)只有重均分子量为59万的PPC(以下也称为“试样D”)
(6)以1：1的比率将试样C与试样D混合而成者(以下也称为“试样CD”)
(7)以1：1的比率将试样A与试样C混合而成者(以下也称为“试样AC”)
(8)以1：1的比率将试样B与试样C混合而成者(以下也称为“试样BC”)
(9)以1：1的比率将试样A与试样D混合而成者(以下也称为“试样AD”)
(10)以1：1的比率将试样B与试样D混合而成者(以下也称为“试样BD”)
对上述的试样，以下述方式求得分子量为6千以上且40万以下的脂肪族聚碳酸酯相对于脂肪族聚碳酸酯全体的比率。即，配制脂肪族聚碳酸酯浓度为0.5质量％的氯仿溶液，使用高速液相色谱法在以下的测定条件下，通过与已知分子量的聚苯乙烯进行比较来测定分子量分布。
机种：HLC-8020(TOSOH株式会社制)
色谱柱：GPC柱(TOSOH株式会社的商品名：TSK GEL Multipore HXL-M)
柱温：40℃
洗出液：氯仿
流速：1mL/分钟
从如上述的方法而得到的以分子量(Log分子量)为横轴、以溶出比例(dwt/d(log分子量))为纵轴的色谱图，来算出色谱图全区域的面积与分子量为6千以上且40万以下的分子量范围的面积的比率。将所得到的结果显示在表1。
[表1]
使用上述的试样评价粘结剂的拉丝性。具体而言，在玻璃基板“EAGLE XG”(200×150×0.7tmm3)上，使用丝网印刷法且使用上述的粘结剂来形成矩形图案。
随后，在大气气氛中于150℃下对该图案进行预煅烧30分钟之后，使用光学显微镜及原子力显微镜(AFM)对该图案进行拉丝性的评价。
表2总结了上述的实验结果。
[表2]
表2中的“图案形状”表示使用印刷法而形成的图案的忠实性。因而，在“图案形状”中称为“不良”的记载意味着形成有无法用于制造器件的程度的图案的状况。相反地，在“图案形状”中称为“良好”的记载意味着再现能够用于制造器件的程度的图案。另外，表2中的“拉丝性”中所谓“不良”意味着一部分的粘结剂从通过印刷法形成有图案的粘结剂层上被拉成丝状，致使所需要的图案被破坏的状态。另外，在“拉丝性”中所谓“良好”意味着拉丝性几乎或完全无法观察到的状态。此外，在表2中的“图案高度”为使用原子力显微镜(AFM)测定的图案最高点的值。另外，试样(6)的“图案高度”的记载为“无法测定”，意味着图案本身为实质上未形成的状况。
除了上述的表2以外，作为能够实现良好的图案的代表性的光学显微镜相片的例子，上述(1)、(7)及(8)的结果显示在图9中。另外，作为无法控制拉丝性且形成有不良的图案的代表性的光学显微镜相片的例子，上述(5)、(9)及(10)的结果显示在图10A。
如表2、图9、及图10A所示，对于较低分子量的脂肪族聚碳酸酯(1)“试样A”、(2)“试样B”及(3)“试样AB”、以及中程度分子量的脂肪族聚碳酸酯(7)“试样AC”，“图案形状”及“拉丝性”能够得到良好的结果。另外，特别需要说明的是，试样C(表中的(4))虽然在表2的拉丝性记载为“不良”，但是拉丝性只能在一部分的图案中观察到。
另外，得到的结果是，认为“图案化形状”或“拉丝性”变差的主要原因在于分子量的增加。另一方面，例如，在印刷法(例如，丝网印刷法)中，优选地，所形成的图案具有一定以上的“高度”。因而，为了在维持良好的“图案形状”及“拉丝性”的同时，得到一定程度以上的“图案高度”，还得到以下的见解：采用特别低的分子量的脂肪族聚碳酸酯是不优选的。
而且，本申请的发明人针对(9)“试样AD”及(10)“试样BD”各自的“图案化形状”及“拉丝性”为“不良”的原因进行了以下的考察。
如表2的“图案高度”所显示，(9)“试样AD”及(10)“试样BD”的各图案高度(5.3μm)与“试样A”的图案高度(1.4μm)与“试样D”的图案高度(4μm)的和、或“试样B”的图案高度(1.5μm)与“试样D”的图案高度(4μm)的和大致相同。因而认为，在使用溶解了PPC单体作为粘结剂的试样时，一旦超过一定程度的分子量差，高分子量的脂肪族聚碳酸酯与低分子量的脂肪族聚碳酸酯会通过可说是相分离的方式形成未被掺混的状况。若特意且积极地而言，有可能出现高分子量的脂肪族聚碳酸酯在低分子量的脂肪族聚碳酸酯上方的状况、或是形成其相反的状态。另一方面，认为分子量的差较小的(7)“试样AC”或(8)“试样BC”为高分子量的脂肪族聚碳酸酯与低分子量的脂肪族聚碳酸酯未发生可说是相分离的行为而是适当地掺混的状态，所以能够得到良好的“图案化形状”及“拉丝性”。
因而，上述实验结果可说是显示下述情形：即便相同种类的材料，使用多种各自具有不同重均分子量的脂肪族聚碳酸酯时，通过单纯地将各脂肪族聚碳酸酯的重均分子量平均，并不能够导出能够得到良好的“图案化形状”及“拉丝性”的适当的分子量。
若将上述的各结果与本申请的发明人针对其它分子量进行的研究、分析的结果合并，则能够得到以下见解：通过采用分子量为6千以上且40万以下的脂肪族聚碳酸酯的比率为该脂肪族聚碳酸酯全体的80质量％以上的脂肪族聚碳酸酯，能够实现良好的“图案形状”及“拉丝性”。
另外，确认了以下情况：在配制将重均分子量不同的4种的PPC单体作为粘结剂溶解的、在“各实验的准备步骤”中已说明的氧化物半导体的前驱体试样的情况下，或在配制将这些PPC中的2种的组合作为粘结剂溶解的该氧化物半导体的前驱体试样的情况下，上述(1)～(10)显示的结果作为数据趋势也是适用的。另外，该氧化物半导体的前驱体的试样含有5质量％的0.2mol/kg的含铟溶液。另外，为了容易理解与表1的(1)～(10)的对应关系，表3的各试样编号使用相同的号码。
具体而言，如表3中所示，针对较低分子量的脂肪族聚碳酸酯(1)“试样A”、(2)“试样B”及(3)“试样AB”、以及中程度分子量的脂肪族聚碳酸酯(7)“试样AC”，“图案形状”及“拉丝性”得到了良好的结果。而且，引人注意的是，确认分子量较大的(9)及(10)的各试样的图案形状及拉丝性也为良好。图10B为显示了成功控制了拉丝性从而形成了良好的图案的(9)及(10)的结果的光学显微镜相片。(9)及(10)的各试样的图案形状及拉丝性为良好，认为其原因也许是因为表2中所采用的试样中追加了含铟溶液，因此就全体而言，PPC的浓度有若干降低。
[表3]
[实验例2]
接下来，本申请的发明人针对在实验例1中所采用的相当于表3的(1)～(10)所示的试样，通过以下的实验，来测定平均拉丝长(mm)及零剪切粘度(Pa·s)。因而，在本实验中，采用将重均分子量不同的4种PPC单体作为粘结剂溶解的、在“各实验的准备步骤”中已说明的氧化物半导体的前驱体试样，或采用将其中2种的组合作为粘结剂溶解的该氧化物半导体的前驱体试样。
在本实验中，首先，对于平均拉丝长(mm)，将聚四氟乙烯(polytetrafluoroethylene)制且直径D为2.9mm的圆柱棒沉入到使用各试样而形成的、收容器内的脂肪族聚碳酸酯的积存物中。随后，测定将此圆柱棒以速度v为5mm/秒拉升时从脂肪族聚碳酸酯的积存物最表面起算的拉丝长L(mm)。另外，各试样的零剪切粘度η使用TAInstruments公司制流变计(AR-2000EX)测定。然后，作为评价参数，为将上述的各值代入下式而算出。
<计算式>
“评价参数”(mm-1·Pa-1)＝L/(D×v×η)
表4显示了在本实验例中的各试样与平均拉丝长(mm)及零剪切粘度(Pa·s)的关系。另外，图11为显示在本实验例中的各试样与表示拉丝性的评价参数的关系的图。
如表4及图11所示，能够得到以下的见解：根据上述的计算式而算出的“评价参数”(mm-1·Pa-1)的值，若至少为0.25mm-1Pa-1以上(较狭义地为0.29mm-1Pa-1以上)，则能够得到良好的“图案化形状”及“拉丝性”。另外，为了得到良好的“图案化形状”及“拉丝性”，该“评价参数”的上限值没有特别限定，但从准确性较高地得到图案高度的观点而言，该“评价参数”的适宜的值为1.2以下(较狭义地为0.9以下)。
[表4]
(其它适宜的脂肪族聚碳酸酯的分子量范围)
另外，本实施形态的脂肪族聚碳酸酯的分子量范围并不限于上述的各实验例所公开的数值范围。根据本申请的发明人的分析，从准确性较高地控制拉丝性且形成良好的图案的观点而言，例如分子量为6千以上且30万以下的脂肪族聚碳酸酯的比率为该脂肪族聚碳酸酯全体的75质量％以上是更优选的一种方式。
[实验例3]
(接触角及扩张率的评价)
如上所述，被认为能够发挥作为粘结剂的功能的脂肪族聚碳酸酯，一旦形成图案后，从最终所得到的金属氧化物的角度而言是杂质，成为被分解或除去的对象。因而，需要该粘结剂的时间可以说只不过是暂时的。但是，本发明人认为：关于含有脂肪族聚碳酸酯的溶液是否具有能够维持此短暂时间的图案的形成作用(换言之，得到平衡的粘度或湿润性)，评价该溶液在配置在基材上时与其基材的接触角成为适宜的指标。
因此，本申请的发明人进行了以下研究：将聚碳酸丙烯酯(25wt％)溶解在DEGMEA与2-硝基丙烷的混合溶剂中，得到聚碳酸丙烯酯溶液，将该聚碳酸丙烯酯溶液配置在基材(在此实验例为玻璃基板)上30秒后、以及120秒后，测定基材与该溶液的接触角，并研究了基材上的该溶液的扩张率如何变化。另外，为了易于研究接触角的变化，使作为脂肪族聚碳酸酯的适宜溶剂的2-硝基丙烷的浓度(wt％)变化后，进行上述的各评价。另外，所述的“扩张率”基于相对于设计值的实际图案尺寸而算出。
图12A为显示将含有脂肪族聚碳酸酯的溶液配置在基材上30秒后的基材与此溶液的接触角、及基材上的该溶液的扩张率相对于2-硝基丙烷的浓度变化的关系的图。另外，图12B为显示将含有脂肪族聚碳酸酯的溶液配置在基材上120秒后的基材与该溶液的接触角、及基材上的该溶液的扩张率相对于2-硝基丙烷的浓度变化的关系的图。
如图12A及图12B所示，能够观察到基材与该溶液的接触角与基材上的该溶液的扩张率相互为负相关性。即，显然可见，随着2-硝基丙烷的浓度上升接触角增大，而扩张率减小。不过，如图12B所示可知，即便2-硝基丙烷的浓度高的情况下(例如75％)，也存在接触角不增大的情况。而且，特别是对于接触角，显然可见，图12A及12B的任一者中当2-硝基丙烷的浓度达到某值(代表性为55％以上且60％以下)时，能够观察到急剧上升的倾向。
本申请的发明人经过进一步研究及分析，得到以下的见解：在30秒后的阶段中的接触角大于36°时，或在120秒后的阶段中的接触角大于32°时，由于含有脂肪族聚碳酸酯的溶液对基材成为不沾的状况，因此难以形成用以维持短暂时间的充分的图案。因而，优选将含有脂肪族聚碳酸酯的溶液配制为具有所述各接触角以下的角度。
另一方面，得到以下的见解：在30秒后的阶段中的接触角小于30°时，或在120秒后的阶段中的接触角小于26°时，因为图案的再现性变差，此时也难以形成用以维持短暂时间的充分的图案。因而，优选将含有脂肪族聚碳酸酯的溶液配制为具有所述各接触角以上的角度。
<第2实施形态>
1.本实施形态的薄膜晶体管的整体构成
图13至18分别为显示作为半导体元件的一个例子的薄膜晶体管500的制造方法的一种过程的剖面示意图。另外，图19为显示在本实施形态中的薄膜晶体管500的制造方法的一种过程及整体构成的剖面示意图。如图19所示，在本实施形态的薄膜晶体管500中，在基板10上，从下层起按照栅极24、栅极绝缘体34、源极58及漏极56、沟道44及沟道阻止层84的顺序层压。
另外，具备此半导体元件的电子设备(例如，便携式终端设备和信息家电、或其它公知的电气化制品)的提供或实现，只要是理解本实施形态的半导体元件的本领域技术人员，不需要特别地说明就能够充分地理解。另外，后述的用以形成各种氧化物前驱体层的步骤，可以相当于在本申请种用于形成“第1氧化物前驱体层”或“第2氧化物前驱体层”的步骤。
而且，作为代表性的一个例子，氧化物半导体的前驱体及氧化物半导体层的制造方法已在本申请的申请人所披露的专利文献4(国际公开WO2015-019771)中详述。因而，可以省略与第1实施形态的第1氧化物前驱体层的图案80、氧化物层44或第2氧化物前驱体层42的说明重复的说明内容。
另外，本实施形态的薄膜晶体管500采用所谓底栅极(bottom-gate)结构，但是本实施形态并不限于此结构。因而只要是本领域技术人员，就能够基于通常的技术常识且通过参照本实施形态的说明，通过变更步骤顺序，形成顶栅极(top-gate)结构。此时，也能够将本实施形态的沟道阻止层84有效地用作栅极绝缘体。另外，在本申请案中的温度的表示，为表示与基板接触的加热器的加热面的表面温度。另外，为了将图示简化，对来自各电极的引出电极的图案化的记载予以省略。
本实施形态的基板10没有特别限定，能够使用通常被用于半导体元件的基板。例如能够适用包含以下材质的各种基材：高耐热玻璃、SiO2/Si基板(即，在硅基板上形成有氧化硅膜的基板)、氧化铝(Al2O3)基板、STO(SrTiO)基板、在Si基板表面上以使SiO2层及Ti层介于中间的方式形成有STO(SrTiO)层的绝缘性基板等，半导体基板(例如，Si基板、SiC基板、Ge基板等)。另外，绝缘性基材包含例如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等的聚酯类，聚烯烃类，纤维素三乙酸酯、聚碳酸酯、聚酰胺、聚酰亚胺、聚酰胺酰亚胺、聚砜、芳纶(ARAMID)、芳香族聚酰胺等的材料，也包含薄膜或片材。另外，基板厚度没有特别限定，例如3μm以上且300μm以下。另外，基板可为硬质，也可为可柔性。
2.本实施形态的薄膜晶体管的制造方法
(1)栅极的形成
在本实施形态中，作为栅极24的材料，可以采用被氧化时成为氧化物导电体的金属化合物(以下，也简称为“氧化物导电体”)。此时，本实施形态的栅极24通过将氧化物导电体的前驱体层(以下，也称为“氧化物导电体的前驱体层”)进行煅烧而形成，所述氧化物导电体的前驱体层为：在含有脂肪族聚碳酸酯的溶液中分散有氧化物导电体(但可以含有不可避免的杂质。以下，不限定于该材料的氧化物，对其它材料的氧化物也相同)。在本实施形态中，能够在作为基材的SiO2/Si基板(以下，也简称为“基板”)10上使用低能耗制造工艺(例如，印刷法或旋转涂布法)涂布作为起始材料的栅极用前驱体溶液，由此形成栅极用前驱体层。
随后，将栅极用前驱体层例如在大气中，进行在450℃～550℃下加热预定时间(例如10分钟～1小时)的煅烧步骤。其结果是，在基板10上形成栅极24。另外，本实施形态的栅极24的层厚度为例如约100nm。
在此，上述的氧化物导电体的一个例子是：具有配位基配位在被氧化时成为氧化物导电体的金属上的结构(代表性地为络合物结构)的材料。例如本实施形态的氧化物导电体中也可以包含金属有机酸盐、金属无机酸盐、金属卤化物、或各种金属烷氧化物。另外，被氧化时成为氧化物导电体的金属的例子为钌(Ru)。在本实施形态中，将亚硝基乙酸钌(III)溶解在含有脂肪族聚碳酸酯的丙酸与2-氨基乙醇的混合溶剂中，以由此得到的溶液作为起始材料的栅极用前驱体溶液通过在例如大气中进行在约450℃～约550℃下加热预定时间(例如，10分钟～1小时)的煅烧步骤，形成作为氧化物导电体的钌氧化物，因此能够形成栅极24。
另外，在使用的栅极用前驱体溶液采用了在第1实施形态的变形例(3)中已说明的脂肪族聚碳酸酯的情况下，例如使用印刷法而形成栅极用前驱体层的图案时，能够形成良好的图案。更具体地，由于能够适当地控制在栅极用前驱体溶液中的脂肪族聚碳酸酯的拉丝性，因此能够形成良好的栅极用前驱体层的图案。
而且，在本实施形态中，上述的栅极24也能够适用例如铂、金、银、铜、铝、钼、钯、钌、铱、钨等高熔点金属、或其合金等的金属材料、或p+-硅层和n+-硅层来代替。此时，能够通过公知的溅射法、CVD法将栅极24形成在基板10上。
(2)栅极绝缘体的形成
另外，在本实施形态中，作为栅极绝缘体34的材料，通过将氧化物绝缘体的前驱体层(以下，也称为“氧化物绝缘体的前驱体层”)进行煅烧而形成，所述氧化物绝缘体的前驱体层为：在含有脂肪族聚碳酸酯的溶液中分散有被氧化时成为氧化物绝缘体的金属化合物(以下，也简称为“氧化物绝缘体”)。
具体而言，如图13所示，通过使用低能耗制造工艺(例如，印刷法或旋转涂布法)将上述氧化物绝缘体的前驱体涂布在栅极24上，形成栅极绝缘体用前驱体层32。
随后，通过对成为凝胶状态的栅极绝缘体用前驱体层32进行例如在大气中、以预定时间(例如，10分钟～1小时)、在约450℃～约550℃下加热的煅烧(正式煅烧)步骤，来形成例如作为氧化物绝缘体的包含镧(La)与锆(Zr)的氧化物。其结果如图14所示，能够形成栅极绝缘体34。另外，本实施形态的栅极绝缘体34层的厚度为例如约100nm～约250nm。
在此，上述氧化物绝缘体的一个例子是：具有配位基配位在被氧化时成为氧化物绝缘体的金属上的结构(代表性为络合物结构)的材料。例如，本实施形态的氧化物绝缘体中也可以包含金属有机酸盐、金属无机酸盐、金属卤化物、或各种金属烷氧化物、或其它有机酸盐、无机酸盐、卤化物、或各种烷氧化物。
另外，代表性的氧化物绝缘体的例子为含有镧(La)与锆(Zr)的氧化物。可以将此氧化物作为栅极绝缘体34采用。在本实施形态中，准备第1溶液及第2溶液，其中所述第1溶液为在含有脂肪族聚碳酸酯的丙酸(溶剂)中溶解有乙酸镧(III)；所述第2溶液为在含有脂肪族聚碳酸酯的丙酸(溶剂)中溶解有丁氧基锆。对通过将第1溶液与第2溶液混合而成的作为起始材料的栅极绝缘体用前驱体溶液，例如进行在大气中、预定时间(例如，10分钟～1小时)、在约450℃～约550℃下加热的煅烧步骤，由此能够形成氧化物绝缘体。
另外，若使用的氧化物绝缘体的前驱体采用在第1实施形态的变形例(3)中已说明的脂肪族聚碳酸酯，则在例如使用印刷法而形成栅极绝缘体用前驱体层32的图案的情况下，能够形成良好的图案。更具体地，由于能够适当地控制在氧化物绝缘体的前驱体的脂肪族聚碳酸酯的拉丝性，因此能够形成良好的栅极绝缘体用前驱体层32的图案。
另外，在本实施形态中，上述的栅极绝缘体34也能够适用例如氧化硅或氧氮化硅来代替。此时，能够使用公知的CVD法等将栅极绝缘体34形成在栅极24上。
(3)源极及漏极的形成
再随后，如图15所示，使用公知的溅射法将ITO层形成在栅极绝缘体34上。本实施形态的靶材为例如含有5wt％氧化锡(SnO2)的ITO，在室温～100℃的条件下形成。随后，通过使用公知的光刻法，形成由ITO层构成的漏极56及源极58。
另外，在本实施形态中，作为上述的漏极56及源极58的代替，例如通过印刷法使用膏状的银(Ag)或膏状的ITO(氧化铟锡)形成漏极及源极的图案的方法为可以采用的一种方式。另外，也能够采用通过公知的蒸镀法形成的金(Au)或铝(Al)的漏极及源极的图案来代替漏极56及源极58。
(4)沟道及沟道阻止层的形成
另外，在本实施形态中，作为沟道44的材料，通过将氧化物半导体的前驱体层(以下，也称为“氧化物半导体的前驱体层”)进行煅烧而形成，所述氧化物半导体的前驱体层为：在含有脂肪族聚碳酸酯的溶液中分散有被氧化时成为氧化物半导体的金属化合物(以下，也简称为“氧化物半导体”)。在本实施形态中，为如图16所示，能够通过使用低能耗制造工艺(例如，印刷法或旋转涂布法)将作为起始材料的沟道用前驱体溶液涂布在栅极绝缘体34、漏极56及源极58上，由此形成沟道用前驱体层42。
随后，通过将沟道用前驱体层42进行后述的煅烧步骤，如图19所示地形成沟道44。
在此，上述氧化物半导体的一个例子为：具有配位基配位在被氧化时成为氧化物半导体的金属上的结构(代表性为络合物结构)的材料。例如，构成本实施形态的氧化物半导体的材料也可以含有金属有机酸盐、金属无机酸盐、金属卤化物、或各种金属烷氧化物。另外，代表性的氧化物半导体的例子为InZnO。例如将乙酰丙酮铟及氯化锌溶解在含有脂肪族聚碳酸酯的丙酸中，得到沟道用前驱体溶液(第1实施形态的“InZn溶液”)，将该沟道用前驱体溶液在大气中进行预定时间(例如，10分钟～1小时)、在450℃～550℃下加热的煅烧步骤。其结果是，能够形成作为氧化物半导体的铟-锌氧化物(以下，也称为“InZnO”)。InZnO能够构成本实施形态的沟道44。
被氧化时成为氧化物半导体的金属的例子为选自铟、锡、锌、镉、钛、银、铜、钨、镍、铟-锌、铟-锡、铟-镓-锌、锑-锡、镓-锌的组的1种或2种以上。不过，从元件性能、稳定性等观点而言，优选采用铟-锌作为被氧化时成为氧化物半导体的金属。
另外，若使用的沟道用前驱体溶液采用在第1实施形态的变形例(3)中已说明的脂肪族聚碳酸酯，则在使用印刷法形成沟道用前驱体层42的图案的情况下，能够形成良好的图案。更具体地，由于能够适当地控制在沟道用前驱体溶液中的脂肪族聚碳酸酯的拉丝性，因此能够形成良好的沟道用前驱体层42的图案。
而且，在本实施形态中，特别是在形成氧化物半导体层的沟道44时，作为适宜的例子，可以采用本申请的发明人以往所创造出来的、例如在专利文献4所披露的关于金属氧化物的制造方法的发明。
另外，氧化物半导体的相状态没有特别限定。例如，可为结晶状或多晶状、或非晶状的任一种。另外，作为结晶生长的结果，树枝状或鳞片状结晶的情况也是本实施形态中可以采用的一种相状态。此外，不言而喻的是，经图案化的形状(例如，球状、椭圆状、矩形状)也未被特定。
接下来，说明具体的沟道44及沟道阻止层84的图案形成方法。
如上所述，在本实施形态中，如图16所示，通过使用低能耗制造工艺(例如，印刷法)将沟道用前驱体溶液涂布在栅极绝缘体34、漏极56、及源极58上，形成沟道用前驱体层42。另外，作为氧化物半导体的前驱体层的沟道用前驱体层42的厚度(湿)没有特别限定。
随后，作为预煅烧步骤(也称为“第1预煅烧步骤”)，为通过在例如150℃下加热预定时间(例如，3分钟)来形成厚度约60nm的沟道用前驱体层42。该第1预煅烧步骤的目的主要是：促进栅极绝缘体34上的沟道用前驱体层42的凝胶化并固定。
在本实施形态中，随后，如图17所示，例如使用印刷法(作为一个例子，为丝网印刷法)将在第1实施形态中的第1氧化物前驱体层的图案80形成在沟道用前驱体层42上(图案形成步骤)。
接着，利用该图案80，通过蚀刻步骤来形成沟道用前驱体层42的图案。具体而言，使该图案80及沟道用前驱体层42接触作为能够溶解沟道用前驱体层42的溶液的市售的蚀刻溶液(关东化学株式会社制、型式“ITO-02”)(代表性地为浸渍在此蚀刻溶液中)(接触步骤)。其结果，如图18所示，由于未被该图案80的图案保护的沟道用前驱体层42因被蚀刻而被除去。另一方面，被该图案80的图案保护的沟道用前驱体层42未被蚀刻而残留在栅极绝缘体34、漏极56、及源极58上。
随后，为了使该图案80(特别是脂肪族聚碳酸酯)及形成有图案的沟道用前驱体层42中的脂肪族聚碳酸酯分解，使用预定温度(第1温度)进行第2预煅烧步骤(干燥步骤)。进一步地，随后，作为正式煅烧，将该图案80及沟道用前驱体层42例如于含氧气氛下在180℃以上、较适宜为250℃以上、更适宜为300℃以上、进而在极为有益于电气特性的500℃以上的温度范围加热预定时间。另外，由于第1实施形态中已说明“第1温度”及“第2温度”，因此在此将说明省略。
若进行正式煅烧、即“煅烧步骤”，则如图19所示，能够将构成该图案80的蚀刻掩模的一部分的脂肪族聚碳酸酯、及作为蚀刻对象的沟道用前驱体层42中的脂肪族聚碳酸酯分解和/或除去。其结果是，沟道用前驱体层42成为沟道44，该图案80成为作为氧化物绝缘体的沟道阻止层84。其结果是，由于制造了在沟道44上配置了沟道阻止层84且具有图案的层叠体，因此能够制造本实施形态的薄膜晶体管500。
另外，在本实施形态中，利用该图案80将沟道用前驱体层42蚀刻，但是本实施形态不限于此种方式。例如，如第1实施形态那样，在形成第1氧化物前驱体层的图案80之前，通过煅烧步骤形成沟道44，随后通过该图案80来蚀刻沟道44也是可以采用的一种方式。
另外，在上述的第1预煅烧步骤、第2预煅烧步骤、及正式煅烧(煅烧步骤)的任一步骤中，加热方法均没有特别限定。例如可为使用恒温槽、电炉等的现有的加热方法，但是，特别地，当基板不耐热时，通过紫外线(紫外光)加热、电磁波加热、灯加热等使热不传导至基板的方式来只加热氧化物半导体层的方法是优选使用的。
此外，在该图案80的除去过程及沟道44的形成过程中，脂肪族聚碳酸酯不仅能够减少或消除在煅烧分解后残留在氧化物半导体层中的分解生成物，而且能够有助于形成致密的氧化物半导体层。因而，本实施形态的适宜的一中方式为采用脂肪族聚碳酸酯。
另外，在本实施形态中，本申请的发明人经过研究确认：例如使用印刷法(作为一个例子，为丝网印刷法)时，通过改变被氧化时成为氧化物半导体的金属化合物与脂肪族聚碳酸酯的重量比、或改变脂肪族聚碳酸酯或金属化合物的浓度，能够控制最终的沟道44的厚度。例如发现，连可说是非常薄的层的10nm～50nm厚度的沟道44，也能够形成而不发生开裂。另外，不仅是所述较薄的层，对于50nm以上的厚度的层，也能够通过适当地调整沟道用前驱体层42的厚度、所述的重量比等而较容易地形成。另外，由于通常用于沟道的层的厚度为0.01μm(即10nm)以上且1μm以下，因此能够控制最终的沟道44的厚度的本实施形态的氧化物半导体的前驱体、以及氧化物半导体层，可说是适合作为构成薄膜晶体管的材料。
此外，若采用本实施形态的氧化物半导体的前驱体，即便最初形成很厚的膜(例如，10μm以上)的氧化物半导体的前驱体层，由于随后通过煅烧步骤能够高准确性地分解脂肪族聚碳酸酯等，因此煅烧后的层的厚度也还是能够非常薄(例如，10nm～100nm)。而且，特别值得指出的是，即便是这样的较薄的层，也能够不产生开裂或高准确性地抑制开裂的发生。因而，得到以下的见解：不仅能够充分地确保最初的厚度，而且最终也能够形成非常薄的层的本实施形态的氧化物半导体的前驱体、以及氧化物半导体层，极其适用于采用低能耗制造工艺、公知的压印加工的工艺等。另外，采用即便是这样非常薄的层也不会发生开裂或能够高准确性地抑制开裂发生的氧化物半导体层能够极大地提高本实施形态的薄膜晶体管500的稳定性。
而且，在本实施形态中，通过适当地调节上述的氧化物半导体的种类和组合、该氧化物半导体与脂肪族聚碳酸酯混合的比率，能够谋求提升形成沟道的氧化物半导体层的电气特性和稳定性。
<第2实施形态的变形例(1)>
另外，在第2实施形态中，通过接触作为溶解沟道用前驱体层42的溶液或溶解氧化物层的溶液的、预定的蚀刻溶液的接触步骤，形成沟道44的图案，但是第2实施形态不限于使用蚀刻溶液的处理。
例如，通过将第2实施形态的作为氧化物半导体的前驱体层的沟道用前驱体层42暴露于公知用于蚀刻的气体的等离子体中的暴露步骤，将未被该图案80保护的区域的该沟道用前驱体层42蚀刻，也是可以采用的一种方式。其结果是，未暴露于该等离子体的区域的沟道用前驱体层42，随后通过实施加热步骤而成为沟道44。此外，通过该加热步骤，能够将构成该图案80的蚀刻掩模的一部分的脂肪族聚碳酸酯分解和/或除去。
其结果，可说是通过一个处理操作(加热步骤)，能够制造在沟道44上配置有沟道阻止层84、且具有图案的层叠体。
另外，在该变形例中，在形成作为氧化物半导体层的沟道44之后，通过暴露于等离子体的暴露步骤而形成沟道44的图案的步骤，也是可以采用的其它的一种方式。
<第2实施形态的变形例(2)>
而且，在第2实施形态中，为了形成沟道44的图案，有效地使用了第1氧化物前驱体层的图案80，但是为了形成其它层(例如，氧化物导电体层或氧化物绝缘体层)的图案，有效地使用该图案80也是能够采用的其它一种形式。当上述其它层采用该图案80时，形成有图案的氧化物导电体层能够具备导电性，形成有图案的氧化物绝缘体层能够具备绝缘性。
<其它实施形态(1)>
另外，在上述的各实施形态中，第2氧化物前驱体层或氧化物层为蚀刻处理的对象，但是上述的各实施形态不限于上述例子。例如通过将金属的一部分蚀刻而形成该金属的图案的同时，能够制造在该金属的图案上配置有例如第1实施形态的第1氧化物层84、且具有图案的层叠体。
<其它实施形态(2)>
另外，例如，为了通过将绝缘体的一部分蚀刻而形成该绝缘体的图案，能够使用上述的各实施形态的第1氧化物前驱体层的图案80。另外，绝缘体的一个例子为二氧化硅层(SiO2)。
<其它实施形态(3)>
而且，在上述第2实施形态及其变形例中，已说明具有所谓反交叠(invertedstaggered)型的结构的薄膜晶体管，但是上述的各实施形态不限于该结构。例如不仅是具有交叠型的结构的薄膜晶体管，而且具有在相同平面上配置源极、漏极、及沟道的所谓平面(planar)型的结构的薄膜晶体管，也能够达成与上述各实施形态的效果同样的效果。而且，在基材或基板上形成上述各实施形态的氧化物半导体层也是能够采用的其它的一种方式。
<其它实施形态(4)>
另外，有效地使用上述各实施形态的层叠体的例子不限于以薄膜晶体管为代表的半导体元件。例如，使用第1氧化物前驱体层的图案80而将蚀刻对象层蚀刻之后，通过当作透明导电体的氧化物(例如，能够用作氧化物导电体或氧化物半导体的氧化铟或铟-锌氧化物)作为层叠体上层残留，而能够将此上层有效地用作发光二极管(LED)或激光二极管(LD)的透明电极。另外，使用第1氧化物前驱体层的图案80而将作为蚀刻对象的介电体层(例如，ZrO2)蚀刻之后，通过将以该图案80作为起始材料的、成为上述导电体的氧化物作为层叠体的上层残留，而能够将此上层有效地用作电容器的上部电极。
如上所述，上述各实施形态及实验例公开的内容，目的在于说明那些实施形态及实验例，而不是限定本发明。而且，包含各实施形态的其它组合的、在本发明的范围内的变形例，也被包含在权利要求的范围内。
产业上的可利用性
本发明能够广泛地应用在包含各种半导体元件、电容器、激光二极管、或发光二极管的便携式终端设备、信息家电、传感器、其它公知的电化制品、MEMS(Micro ElectroMechanical Systems；微机电系统)或NEMS(Nano Electro Mechanical Systems；纳米机电系统)、及医疗机器等的电子设备领域等。

Claims (14)

1.一种层叠体，
所述层叠体在氧化物层上、或被氧化时成为所述氧化物层的第2氧化物前驱体层上，配置有第1氧化物前驱体层的图案，
所述第1氧化物前驱体层为如后所述的氧化物前驱体层：在含有包含脂肪族聚碳酸酯的粘结剂的溶液中分散有被氧化时成为金属氧化物的金属化合物，
所述粘结剂可含有不可避免的杂质。
2.根据权利要求1所述的层叠体，其中，所述第1氧化物前驱体层作为蚀刻掩模被配置在作为蚀刻对象的所述氧化物层上或所述第2氧化物前驱体层上。
3.根据权利要求1或2所述的层叠体，其中，所述脂肪族聚碳酸酯中，分子量为6千以上且40万以下的所述脂肪族聚碳酸酯的比率为该脂肪族聚碳酸酯总体的80质量％以上。
4.根据权利要求1或2所述的层叠体，其中，使用TA Instruments公司制流变计(AR-2000EX)测定所述脂肪族聚碳酸酯的零剪切粘度η，在所述脂肪族聚碳酸酯的积存物中，将聚四氟乙烯制的直径为D的圆柱棒沉入之后，测定将所述圆柱棒以速度v拉升时的从所述脂肪族聚碳酸酯的积存物的最表面起算的拉丝长L，在此情况下，所述脂肪族聚碳酸酯的L/(D×v×η)的值为0.25mm-1Pa-1以上。
5.根据权利要求1至4中任一项所述的层叠体，其中，所述金属氧化物层为沟道阻止层或栅极绝缘体，所述氧化物层为沟道。
6.一种蚀刻掩模，用于氧化物层或用于被氧化时成为所述氧化物层的第2氧化物前驱体层，
所述蚀刻掩模包含第1氧化物前驱体层的图案，
所述第1氧化物前驱体层为如后所述的氧化物前驱体层：在含有包含脂肪族聚碳酸酯的粘结剂的溶液中分散有被氧化时成为金属氧化物的金属化合物，
所述粘结剂可含有不可避免的杂质。
7.根据权利要求6所述的蚀刻掩模，其中，所述脂肪族聚碳酸酯包含通过180℃以上的加热，实质上消失或除去的脂肪族聚碳酸酯。
8.根据权利要求6或7所述的蚀刻掩模，其中，所述图案配置在基材上30秒后，所述图案对所述基材的接触角为30°以上且36°以下；或所述图案配置在所述基材上120秒后，所述图案对所述基材的接触角为26°以上且32°以下。
9.一种层叠体的制造方法，包含下列步骤：
图案形成步骤：在氧化物层上、或在被氧化时成为所述氧化物层的第2氧化物前驱体层上，形成第1氧化物前驱体层的图案，所述第1氧化物前驱体层为如后所述的氧化物前驱体层：在含有包含脂肪族聚碳酸酯的粘结剂的溶液中分散有被氧化时成为金属氧化物的金属化合物，所述粘结剂可含有不可避免的杂质；
蚀刻步骤：在所述图案形成步骤之后，将未被所述图案保护的所述氧化物层或所述第2氧化物前驱体层进行蚀刻；及
加热步骤：在所述蚀刻步骤之后，将所述氧化物层或所述第2氧化物前驱体层及所述第1氧化物前驱体层加热至所述粘结剂发生分解的温度以上。
10.根据权利要求9所述的层叠体的制造方法，其中，所述脂肪族聚碳酸酯中，分子量为6千以上且40万以下的所述脂肪族聚碳酸酯的比率为所述脂肪族聚碳酸酯总体的80质量％以上。
11.根据权利要求9所述的层叠体的制造方法，其中，使用TA Instruments公司制流变计(AR-2000EX)测定所述脂肪族聚碳酸酯的零剪切粘度η，在所述脂肪族聚碳酸酯的积存物中，将聚四氟乙烯制的直径为D的圆柱棒沉入之后，测定将所述圆柱棒以速度v拉升时的从所述脂肪族聚碳酸酯的积存物的最表面起算的拉丝长L，在此情况下，所述脂肪族聚碳酸酯的L/(D×v×η)的值为0.25mm-1Pa-1以上。
12.根据权利要求9至11中任一项所述的层叠体的制造方法，其中，所述图案为使用丝网印刷法形成。
13.一种薄膜晶体管的制造方法，包含沟道层形成步骤，其中，通过权利要求9至12项中任一项所述的层叠体的制造方法中的所述加热步骤所形成的所述层叠体中，将所述氧化物层作为沟道层以与源极及漏极相连的方式进行配置。
14.一种蚀刻掩模的制造方法，用于氧化物层或用于被氧化时成为所述氧化物层的第2氧化物前驱体层，所述蚀刻掩模的制造方法包括：
图案形成步骤：形成第1氧化物前驱体层的图案，所述第1氧化物前驱体层为如后所述的氧化物前驱体层：在含有包含脂肪族聚碳酸酯的粘结剂的溶液中分散有被氧化时成为金属氧化物的金属化合物，所述粘结剂可含有不可避免的杂质。
CN201680083034.9A 2016-03-14 2016-11-21 层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法、及薄膜晶体管的制造方法 Pending CN108885987A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016049685 2016-03-14
JP2016-049685 2016-03-14
PCT/JP2016/084398 WO2017158930A1 (ja) 2016-03-14 2016-11-21 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN108885987A true CN108885987A (zh) 2018-11-23

Family

ID=59851147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680083034.9A Pending CN108885987A (zh) 2016-03-14 2016-11-21 层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法、及薄膜晶体管的制造方法

Country Status (7)

Country Link
US (1) US10784120B2 (zh)
EP (1) EP3432344A4 (zh)
JP (1) JP6744395B2 (zh)
KR (1) KR20180125467A (zh)
CN (1) CN108885987A (zh)
TW (1) TWI787158B (zh)
WO (1) WO2017158930A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431013B (zh) * 2015-04-16 2022-01-25 国立大学法人北陆先端科学技术大学院大学 蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法
KR20180124934A (ko) 2016-03-18 2018-11-21 가부시키가이샤 리코 전계 효과형 트랜지스터의 제조 방법
CN108022828B (zh) * 2017-11-13 2021-05-14 华南理工大学 一种uv预处理衬底改善打印氧化物薄膜形貌的方法
KR20190094101A (ko) * 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 지방족 폴리카보네이트 함유 용액 및 그 제조방법, 및 지방족 폴리카보네이트 함유층 및 그 제조방법
JP7305933B2 (ja) * 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR20210083258A (ko) * 2018-11-01 2021-07-06 닛산 가가쿠 가부시키가이샤 글리시딜기를 갖는 아릴렌 화합물과의 중합생성물을 포함하는 약액내성 보호막형성 조성물
WO2024020442A2 (en) * 2022-07-19 2024-01-25 Prevent-Plus Llc Irradiated polyalkylene carbonate compositions

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050221203A1 (en) * 2004-03-24 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US20060208630A1 (en) * 2000-06-06 2006-09-21 Roman Paul J Jr Deposition of permanent polymer structures for OLED fabrication
JP2010258058A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体の製造方法、金属酸化物半導体および薄膜トランジスタ
CN102668097A (zh) * 2009-11-13 2012-09-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN102791768A (zh) * 2010-02-10 2012-11-21 三菱化学株式会社 聚合物、有机电场发光元件材料、有机电场发光元件用组合物、有机电场发光元件、显示装置及照明装置
WO2015019771A1 (ja) * 2013-08-09 2015-02-12 国立大学法人北陸先端科学技術大学院大学 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
US20150364503A1 (en) * 2014-06-12 2015-12-17 Mitsubishi Electric Corporation Thin-Film Transistor, Active Matrix Substrate, Method of Manufacturing Thin-Film Transistor, and Method of Manufacturing Active Matrix Substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405242B (zh) 2004-04-28 2013-08-11 Semiconductor Energy Lab 基板上配線，半導體裝置及其製造方法
JP4860175B2 (ja) * 2004-04-28 2012-01-25 株式会社半導体エネルギー研究所 配線の作製方法、半導体装置の作製方法
JP2007134547A (ja) 2005-11-11 2007-05-31 Toppan Printing Co Ltd トランジスタおよびその製造方法
GB2433646A (en) 2005-12-14 2007-06-27 Seiko Epson Corp Printing ferroelectric devices
JP2007201056A (ja) 2006-01-25 2007-08-09 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
EP2108673A1 (en) 2008-04-11 2009-10-14 DuPont Teijin Films U.S. Limited Partnership Plastic film having a high breakdown voltage
WO2012117439A1 (ja) 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
US8647809B2 (en) 2011-07-07 2014-02-11 Brewer Science Inc. Metal-oxide films from small molecules for lithographic applications
JP6204154B2 (ja) 2013-11-11 2017-09-27 国立大学法人北陸先端科学技術大学院大学 微細構造物及びその製造方法並びに脂肪族ポリカーボネート
CN105874575B (zh) 2013-12-16 2019-04-16 国立大学法人北陆先端科学技术大学院大学 半导体器件及其制造方法以及脂肪族聚碳酸酯

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208630A1 (en) * 2000-06-06 2006-09-21 Roman Paul J Jr Deposition of permanent polymer structures for OLED fabrication
US20050221203A1 (en) * 2004-03-24 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
JP2010258058A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体の製造方法、金属酸化物半導体および薄膜トランジスタ
CN102668097A (zh) * 2009-11-13 2012-09-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN102791768A (zh) * 2010-02-10 2012-11-21 三菱化学株式会社 聚合物、有机电场发光元件材料、有机电场发光元件用组合物、有机电场发光元件、显示装置及照明装置
WO2015019771A1 (ja) * 2013-08-09 2015-02-12 国立大学法人北陸先端科学技術大学院大学 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
US20150364503A1 (en) * 2014-06-12 2015-12-17 Mitsubishi Electric Corporation Thin-Film Transistor, Active Matrix Substrate, Method of Manufacturing Thin-Film Transistor, and Method of Manufacturing Active Matrix Substrate

Also Published As

Publication number Publication date
US10784120B2 (en) 2020-09-22
EP3432344A1 (en) 2019-01-23
US20190088501A1 (en) 2019-03-21
TWI787158B (zh) 2022-12-21
TW201801187A (zh) 2018-01-01
JP6744395B2 (ja) 2020-08-19
WO2017158930A1 (ja) 2017-09-21
JPWO2017158930A1 (ja) 2019-01-17
KR20180125467A (ko) 2018-11-23
EP3432344A4 (en) 2019-06-19

Similar Documents

Publication Publication Date Title
CN108885987A (zh) 层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法、及薄膜晶体管的制造方法
KR102147816B1 (ko) 산화물 반도체층 및 그 제조방법, 그리고 산화물 반도체의 전구체, 산화물 반도체층, 반도체 소자, 및 전자 디바이스
US10749034B2 (en) Semiconductor device, method for producing same and aliphatic polycarbonate
US11133191B2 (en) Method of producing etching mask, etching mask precursor, and oxide layer, and method of manufacturing thin film transistor
CN107004606B (zh) 氧化物的前驱体、氧化物层、半导体元件以及电子装置
JP6441060B2 (ja) 酸化物層及びその製造方法、並びに半導体素子及びその製造方法、並びに電子デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181123

WD01 Invention patent application deemed withdrawn after publication