CN107431013B - 蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法 - Google Patents

蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN107431013B
CN107431013B CN201680022181.5A CN201680022181A CN107431013B CN 107431013 B CN107431013 B CN 107431013B CN 201680022181 A CN201680022181 A CN 201680022181A CN 107431013 B CN107431013 B CN 107431013B
Authority
CN
China
Prior art keywords
etching mask
aliphatic polycarbonate
oxide
oxide layer
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680022181.5A
Other languages
English (en)
Other versions
CN107431013A (zh
Inventor
井上聪
下田达也
深田和宏
西冈圣司
藤本信贵
铃木正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Seika Chemicals Co Ltd
Japan Advanced Institute of Science and Technology
Original Assignee
Sumitomo Seika Chemicals Co Ltd
Japan Advanced Institute of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Seika Chemicals Co Ltd, Japan Advanced Institute of Science and Technology filed Critical Sumitomo Seika Chemicals Co Ltd
Publication of CN107431013A publication Critical patent/CN107431013A/zh
Application granted granted Critical
Publication of CN107431013B publication Critical patent/CN107431013B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Polyesters Or Polycarbonates (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

本发明提供一种丝网印刷用的蚀刻掩模(80)，其包含脂肪族聚碳酸酯。此外，本发明提供一种氧化物层(沟道(44))的制造方法，包括：形成包含脂肪族聚碳酸酯的蚀刻掩模(80)的图案的蚀刻掩模形成工序；在该蚀刻掩模形成工序之后，与溶解没有以蚀刻掩模(80)保护的氧化物层(沟道(44))的溶液接触的接触工序；及在该接触工序之后，将氧化物层(沟道(44))及蚀刻掩模(80)，加热至蚀刻掩模(80)会分解的温度以上的加热工序。

Description

蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体 管的制造方法
技术领域
本发明涉及蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法。
背景技术
以往，电子装置的一例的薄膜晶体管的沟道层，主要使用多晶硅膜，或非晶硅膜。但是，多晶硅膜方面，因在多晶粒子界面所发生的电子的散射，而限制电子迁移率，结果使晶体管特性发生离散。此外，非晶硅膜方面，则电子迁移率非常的低，元件会随时间发生恶化，而有元件可靠度极低的问题。因此，电子迁移率比非晶硅膜高，且晶体管特性的离散比多晶硅膜少的氧化物半导体受到很大的关注。此外，不仅是氧化物半导体，由氧化物组成的氧化物导体或氧化物绝缘体，是用于实现例如仅以氧化物构成的电子装置所不可或缺的技术要素，故产业界对它们的关注也非常高。
最近，盛行将电子装置，以印刷法等的低能量制造过程制作在柔性的树脂基板上的尝试。通过使用印刷法等，能够直接在基板上将半导体做成图案，其结果是，具有可省去用于形成图案的蚀刻处理工序的优点。
例如，如专利文献1～3，进行使用导电性高分子或有机半导体制作涂布柔性电子装置的尝试。此外，本申请申请人，公开了解决上述问题点的一部分的技术(专利文献4)。
[现有技术文献]
[专利文献]
[专利文献1]日本特开2007-134547号公报
[专利文献2]日本特开2007-165900号公报
[专利文献3]日本特开2007-201056号公报
[专利文献4]国际公开第W02015/019771号小册
发明内容
发明所要解决的问题
在产业界及消费者要求各种各样的形态的信息终端机、信息家电，半导体需要更高速运作、长期稳定、且低环境负荷。但是，由于以往的技术一般采用如使用真空工艺或光刻法的工艺等需要相对较长时间及/或高价的设备的工艺，故原材料或制造能量的使用效率非常的差。此在工业性或者量产性的观点不佳。另一方面，现状下，对于至今作为主流使用的硅半导体或其他的半导体，通过凹版印刷、丝网印刷、胶版印刷、喷墨印刷等的印刷法来形成层极为困难。此外，即使是在采用专利文献1～3所述的导电性高分子或有机半导体时，其电物性或稳定性尚不充分。再者，在本申请中的“层”，不仅是指层而也包含膜的概念。相反地，在本申请中的“膜”，不仅是指膜也包含层的概念。
另外，利用上述的各种印刷法、特别是对半导体元件及电子装置所代表的各种装置的适用可能性高的丝网印刷法的层的形成，由具备这样的层的装置的柔性化以及上述的工业性或量产性的观点而言，现在在产业界受到非常集中的注目。
但是，例如，以印刷法(特别是，丝网印刷法)形成的层的厚度，与半导体元件所代表的上述的各种装置的制造时所要求的层(例如，蚀刻掩模)的厚度(代表性的是亚微米)有所差异。具体而言，使用印刷法形成图案时会形成相对较厚的层，但对蚀刻掩模所要求的厚度则会根据作为蚀刻对象的膜的材质或其厚度而有很大的变动。
另外，用于印刷法的糊剂或溶液，在进行形成图案时存有适合的粘度，故可根据高分子化合物调整其粘度。本申请发明人们确认了以下事项：针对各种装置的制造时使用的蚀刻掩模，使用含有脂肪族聚碳酸酯的糊剂或溶液时，例如通过丝网印刷法形成时，会发生无法适当地控制该脂肪族聚碳酸酯的拉丝性的状况。因此，产生问题如，无法形成可利用于该各种装置的制造工序或适于制造各种装置的良好的蚀刻掩模的图案的问题。举更具体的例子而言，则在通过印刷法形成蚀刻掩模的前体(以下，也称为“蚀刻掩模前体”)的层的过程中，自形成在将成为蚀刻对象的层上且将来将成为蚀刻掩模的图案的该前体的层，一部分的该前体被丝状拉出，而产生所期望图案崩坏的问题。
此外，例如，通过印刷法，形成上述蚀刻掩模前体的图案时，暂时所形成的图案的形状至少需要维持到蚀刻对象材料或区域被去除为止。因此，形成经时间而不易发生变化的图案，可以说特别是在印刷法上是被要求的课题之一。
另一方面，如上述，用于将构成以半导体元件为代表的各种装置的薄层、以不损其功能地形成图案的蚀刻掩模的实现，也可说是用于实现该薄层的要素技术之一。
用于解决问题的方法
本申请发明人们，在至今所进行的由液体材料形成的各种金属氧化物的研究开发之上，在高准确度实现这样的金属氧化物的图案的形成的同时，还朝着实现尽可能不损及而可保护该金属氧化物的功能的蚀刻掩模的目标，反复专心研究及分析。更具体而言，不仅具备能够通过印刷法(特别是，丝网印刷法)形成图案这个作为蚀刻掩模的功能，而且通过使用该蚀刻掩模，高准确地保持或提升各种的层的功能，或朝向可以实现减少该层的制造工序的必要技术及使用该必要技术的各种装置的实现，进行了反复专心研究及分析。
在本申请发明人们至今的研究及分析中，调查由上述糊剂或溶液所得的凝胶状态的层(以下，也称为“凝胶层”)形成图案的过程。结果，可得知，到达构成凝胶层的脂肪族聚碳酸酯分解之前，即在被以脂肪族聚碳酸酯会分解的温度加热之前的阶段，脂肪族聚碳酸酯本身或包含脂肪族聚碳酸酯的糊剂或溶液的特性，特别是在丝网印刷法形成凝胶层的图案时，多少会对图案的高度、图案的转印状态、或拉丝性造成影响。但是，在本申请中，由于是以适合丝网印刷的凝胶层作为对象，本申请的凝胶层也可说是较接近液态的凝胶层。
大量的试验及分析的结果，本申请发明人们确认，含有具有特定范围的分子量、或具有特定的拉丝性的脂肪族聚碳酸酯，可有助于实现特别是具有可构成适合丝网印刷法的蚀刻掩模所期望厚度的图案。并且，本申请发明人们得知可通过如丝网印刷法所代表的低能量制造过程，容易地形成上述可控制厚度的凝胶层的所期望的图案。
更有趣的是，蚀刻对象为氧化物半导体时，将现有的抗蚀掩模用于作为用于形成图案的蚀刻掩模时，已知半导体特有的电特性的整流性(Rectification)会消失或损坏。但是，可得知若将上述可控制厚度的凝胶层的所期望的图案用于作为蚀刻掩模，则通过该蚀刻掩模所保护的氧化物半导体的整流性可高准确度地得以确认。再者，本发明的蚀刻对象，不仅是氧化物半导体，也包含氧化物导体或氧化物绝缘体，或其他的半导体材料、导体材料及绝缘体材料。
因此，例如，将难以通过丝网印刷法形成的氧化物前体的起始材料，在氧化物的形成温度以上、也即分散于包含脂肪族聚碳酸酯的溶液中的元素与氧结合的温度以上，进行烧成，将所烧成的氧化物(例如，金属氧化物)与上述蚀刻掩模一起采用，这是更优选的一个方式。这是因为，形成该氧化物的温度较上述蚀刻掩模的分解温度高，故在形成该氧化物时，该蚀刻掩模已被高准确性地分解去除。结果是，至少可得以下(1)及(2)的效果。
(1)无须另外进行去除该蚀刻掩模的工序，即减少工序的效果
(2)可抑制或排除例如对氧等离子体的曝露或对去除抗蚀掩模用的药液的接触(代表性的是浸渍)引起的对该氧化物的物性的影响这样的特别是保持或提升该氧化物的电特性的效果。
也就是说，上述各观点及分析，能够贡献于进一步提升，使用以低能量制造过程(特别是丝网印刷法)形成、可控制厚度的蚀刻掩模所制造的半导体元件及电子装置所代表的各种装置的性能、以及它们的制造技术。
本发明是基于上述各视点与大量的分析所得到的。
再者，在本申请中，“由液体达到凝胶状态的过程”，以代表性的例子而言，是指以热处理将溶剂去除到某种程度(代表性而言，是对溶剂整体的质量比为80％以上)，但脂肪族聚碳酸酯实质上尚未被分解的状况。
本发明的1种丝网印刷用的蚀刻掩模，包含脂肪族聚碳酸酯。
此外，本发明的1种丝网印刷用的蚀刻掩模前体，包含脂肪族聚碳酸酯。
关于上述的蚀刻掩模前体及蚀刻掩模，所谓脂肪族聚碳酸酯的材料，作为可通过丝网印刷法形成的蚀刻掩模，可发挥其功能本身极为有用，且可说是值得特别一提的效果。再者，通过加热至脂肪族聚碳酸酯的分解温度以上，可容易地去除蚀刻掩模。因此，可大大地贡献于减少如半导体元件及电子装置所代表的各种装置的制造工序。
再者，上述丝网印刷用蚀刻掩模的优选的例子之一，是由包含脂肪族聚碳酸酯的蚀刻掩模前体所形成，上述脂肪族聚碳酸酯中分子量为6千以上40万以下的脂肪族聚碳酸酯的比例为该脂肪族聚碳酸酯整体的80质量％以上。此外，上述丝网印刷用蚀刻掩模的优选的其他例子之一，是由包含脂肪族聚碳酸酯的蚀刻掩模前体所形成，上述脂肪族聚碳酸酯如下所述，将聚四氟乙烯(poly tetrafluoro ethylene)制的直径为D的圆柱棒沉入使用TA INSTRUMENT公司制的流变仪(AR-2000EX)测定的零剪切粘度η的脂肪族聚碳酸酯的储存槽中之后，将该圆柱棒以速度v拉升时，测定由上述脂肪族聚碳酸酯的储存槽的最外表面的拉丝长度L时，L/(D×v×η)的值为0.25mm-1Pa-1以上。
此外，上述丝网印刷用蚀刻掩模前体的优选的例子之一，是包含分子量6千以上40万以下的上述脂肪族聚碳酸酯的比例为该脂肪族聚碳酸酯整体的80质量％以上的脂肪族聚碳酸酯。此外，上述丝网印刷用的蚀刻掩模前体的优选的其他例子之一包含脂肪族聚碳酸酯，所述脂肪族聚碳酸酯如下所述：将聚四氟乙烯(poly tetrafluoro ethylene)制的直径为D的圆柱棒沉入使用TA INSTRUMENT公司制的流变仪(AR-2000EX)测定的零剪切粘度η的脂肪族聚碳酸酯的储存槽中之后，将该圆柱棒以速度v拉升时，测定由上述脂肪族聚碳酸酯的储存槽的最外表面的拉丝长度L时，L/(D×v×η)的值为0.25mm-1Pa-1以上。
若采用上述丝网印刷用蚀刻掩模的优选的例子，或上述丝网印刷用蚀刻掩模前体的优选的例子，则可高准确性地适当地控制脂肪族聚碳酸酯的拉丝性。结果是，关于蚀刻掩模的前体或蚀刻掩模，可得到良好的图案。再者，根据本申请发明人们的研究及分析，可得知，通过使蚀刻掩模前体及蚀刻掩模所含有的脂肪族聚碳酸酯满足基于上述计算式的数值范围，例如以印刷法形成的层，可适当地控制该脂肪族聚碳酸酯的拉丝性。因此，若满足上述数值范围，蚀刻掩模的前体或蚀刻掩模可得良好的图案。
此外，本发明的1种氧化物层的制造方法，其包含：在氧化物层上，通过丝网印刷法形成含有脂肪族聚碳酸酯的蚀刻掩模的图案的蚀刻掩模形成工序；在该蚀刻掩模形成工序之后，与用于溶解没有被该蚀刻掩模保护的上述氧化物层的溶液接触的接触工序；及在该接触工序之后，将上述氧化物层及上述蚀刻掩模加热至该蚀刻掩模的分解温度以上的加热工序。
此外，本发明的另1种氧化物层的制造方法，其包含：在被氧化时成为氧化物层的氧化物前体层上，通过丝网印刷法形成含有脂肪族聚碳酸酯的蚀刻掩模的图案的蚀刻掩模形成工序；在该蚀刻掩模形成工序之后，与用于溶解没有被该蚀刻掩模保护的上述氧化物前体层的溶液接触的接触工序；及在该接触工序之后，将上述氧化物前体层及上述蚀刻掩模加热至上述氧化物层的形成温度以上的加热工序。
此外，本发明的另1种氧化物层的制造方法，其包含：在氧化物层上，通过丝网印刷法形成含有脂肪族聚碳酸酯的蚀刻掩模的图案的蚀刻掩模形成工序；在该蚀刻掩模形成工序之后，使没有被该蚀刻掩模保护的上述氧化物层曝露于蚀刻用等离子体的曝露工序；及在该曝露工序之后，将上述氧化物层及上述蚀刻掩模加热至该蚀刻掩模的分解温度以上的加热工序。
此外，本发明的另1种氧化物层的制造方法，其包含：在被氧化时成为氧化物层的氧化物前体层上，通过丝网印刷法形成含有脂肪族聚碳酸酯的蚀刻掩模的图案的蚀刻掩模形成工序；在该蚀刻掩模形成工序之后，使没有被该蚀刻掩模保护的上述氧化物前体层曝露于蚀刻用等离子体的曝露工序；及在该曝露工序之后，将上述氧化物前体层及上述蚀刻掩模加热至上述氧化物层的形成温度以上的加热工序。
根据上述各种氧化物层的制造方法，使用蚀刻掩模蚀刻成为蚀刻对象的区域的氧化物层时，不论是所谓的对溶液的接触工序(代表性的是浸渍工序)或对等离子体的曝露工序，可通过相对较容易处理的加热工序来将氧化物层的图案形成后的蚀刻掩模的去除。此外，由于使用于上述各制造方法的蚀刻掩模包含脂肪族聚碳酸酯，故可高准确度地实现蚀刻掩模的分解及去除。特别是，在蚀刻对象是氧化后成为氧化物层的氧化物前体层时，在进行将该氧化物前体层加热至该氧化物层的形成温度以上的加热工序的过程中，上述的蚀刻掩模也会被分解及去除。其结果是，可得到无须另外进行去除该蚀刻掩模的工序也即减少工序的特有效果。
此外，本发明的另1种薄膜晶体管的制造方法，包含氧化物层形成工序，该氧化物层形成工序为，将通过上述各个氧化物层的制造方法的加热工序形成的利用上述蚀刻掩模保护的氧化物层，插入绝缘体，以使其与栅电极接触。
根据该薄膜晶体管的制造方法，可以高准确度地保持上述氧化物层的整流性。
另外，在本申请中的“金属氧化物”，包含氧化物半导体、氧化物导体、或氧化物绝缘体的概念。再者，氧化物半导体、氧化物导体、及氧化物绝缘体，分别是由电传导性的观点而言的相对概念，并不要求严格的区别。即使是同一种类的金属氧化物，也可根据各种装置的要求，根据情形，可能被本领域技术人员认作氧化物半导体，也可能被本领域技术人员认作氧化物导体或氧化物绝缘体。此外，在本申请中的“基板”，不仅是板状体的基础，也包括其他形态的基础或者母材。并且，在本申请后述的各实施方式中的“涂布”，是指以低能量制造过程、代表性的是以印刷法在某基板上形成层。此外，在本申请的“金属”，不仅是典型元素的金属也包含过渡金属。
发明效果
本发明的1种的丝网印刷用蚀刻掩模、及本发明的1种丝网印刷用蚀刻掩模前体，可充分发挥作为蚀刻掩模的功能。并且，通过加热至脂肪族聚碳酸酯的分解温度以上，可容易地去除蚀刻掩模。因此，可大大地贡献于减少半导体元件及电子装置所代表的各种装置的制造工序。
此外，根据本发明的1种氧化物层的制造方法，在使用蚀刻掩模蚀刻成为蚀刻对象的区域的氧化物层时，不论是所谓的与溶液的接触工序(代表性的是浸渍工序)还是对等离子体的曝露工序，可利用相对较容易处理的加热工序实现将氧化物层的图案形成后的蚀刻掩模的去除。
附图说明
图1是在本发明的第1实施方式的实现良好的图案的代表性的光学显微镜照片的例子。
图2A是在本发明的第1实施方式形成较差的图案的代表性的光学显微镜照片的例子。
图2B是在本发明的第1实施方式形成良好的图案的代表性的光学显微镜照片的例子。
图3A是表示在本发明的第1实施方式的各试样与拉丝性的评估参数的关系的图表。
图3B是表示在本发明的第1实施方式的各试样与拉丝性的评估参数的关系的图表。
图4A是表示在本发明的第1实施方式，在基材上配置包含脂肪族聚碳酸酯的溶液30秒之后，基材与该溶液的接触角、及该溶液在基材上的扩展率相对于2-硝基丙烷的浓度变化的图表。
图4B是表示在本发明的第1实施方式，在基材上配置包含脂肪族聚碳酸酯的溶液120秒之后，基材与该溶液的接触角、及该溶液在基材上的扩展率相对于2-硝基丙烷的浓度变化的图表。
图5是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一过程的剖面示意图。
图6是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图7是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图8是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图9A是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图9B是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图9C是将本发明的第9B图所示过程摘录图像化的例子(平面照片)。
图9D是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一过程的剖面示意图。
图9E是将本发明的第9D图所示过程摘录图像化的例(平面照片)。
图10A是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一过程的剖面示意图。
图10B是将本发明的第10A图所示过程摘录图像化的例子(平面照片)。
图11是表示用于形成本发明的第2实施方式的薄膜晶体管的沟道的氧化物半导体的前体的构成材料的一例的含有铟-锌的溶液的TG-DTA特性的图表。
图12是表示仅将用于形成本发明的第2实施方式的薄膜晶体管的构成要素的脂肪族聚碳酸酯作为溶质的溶液(蚀刻掩模前体的代表例)的一例的聚碳酸丙二醇酯溶液的TG-DTA特性的图表。
图13是表示在构成本发明的第2实施方式的薄膜晶体管的一部分的沟道的整流性的图表。
图14是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图15是表示在本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图16A是表示在本发明的第2实施方式的变形例(1)的薄膜晶体管的制造方法的一个过程的剖面示意图。
图16B是表示在本发明的第2实施方式的变形例(1)的薄膜晶体管的制造方法的一个过程的剖面示意图。
图17A是表示在本发明的其他实施方式(1)，使用第1实施方式的蚀刻掩模的铬(Cr)层的蚀刻处理结果的平面照片。
图17B是表示使用图17A的比较例的蚀刻掩模(公知的抗蚀掩模)的铬(Cr)层的蚀刻处理结果的平面照片。
图18是表示在本发明的其他实施方式(2)，使用第1使用实施方式的蚀刻掩模的二氧化硅层(SiO2)的蚀刻处理结果的平面照片。
【符号说明】
10 基板
24 栅电极
32 栅绝缘体用前体层
34 栅绝缘体
42 沟道用前体层
44 沟道
50 ITO层
56 漏极
58 源极
80 蚀刻掩模
100 薄膜晶体管
具体实施方式
将本发明实施方式的蚀刻掩模前体、蚀刻掩模、氧化物前体、氧化物层、半导体元件，及电子装置以及它们的制造方法，基于附加的附图详细叙述。再者，在该说明时，在全部附图中，若无特别提及，共同的部分附以共同的参照符号。此外，附图中，本实施方式中的元件，未必保持相互一致的比例尺进行记载。再者，为容易观看各图，可省略一部分的符号。
<第1实施方式>
1.蚀刻掩模的前体、蚀刻掩模的结构、以及它们的制造方法
在本实施方式中，将脂肪族聚碳酸酯(可包含不可避免的杂质。以下同)溶解于某溶剂(代表性的是有机溶剂)中的状态，构成“蚀刻掩模前体”。此外，本实施方式中的“蚀刻掩模”，是表示通过将该蚀刻掩模前体加热，将溶剂去除到可用于丝网印刷法的程度的状态(代表性的是“凝胶状态”)。
本实施方式中的蚀刻掩模前体或蚀刻掩模，主要包含脂肪族聚碳酸酯，但也可包含脂肪族聚碳酸酯以外的化合物、组合物，或材料。再者，该蚀刻掩模前体或该蚀刻掩模中的脂肪族聚碳酸酯的含量的下限值，并无特别限定，代表性的是该脂肪族聚碳酸酯对溶质总量的质量比为80％以上。此外，该蚀刻掩模前体或该蚀刻掩模中的脂肪族聚碳酸酯的含量的上限值，并无特别限定，代表性的是该脂肪族聚碳酸酯相对于溶质总量的质量比为100％以下。并且，例如使用通过丝网印刷法形成图案将蚀刻对象进行蚀刻处理之后，脂肪族聚碳酸酯为通过加热工序分解及/或去除的主要对象。
此外，关于本实施方式中的蚀刻掩模前体及蚀刻掩模，所谓脂肪族聚碳酸酯的材料，作为可通过丝网印刷法形成的蚀刻掩模，可发挥其功能本身即极为有用，且可说是值得特别一提的效果。如上所述，通过加热至脂肪族聚碳酸酯的分解温度以上，可容易地去除蚀刻掩模，可大大地贡献于减少以半导体元件及电子装置所代表的各种装置的制造工序。此外，为了通过加热至脂肪族聚碳酸酯的分解温度以上可高准确性地去除蚀刻掩模，在蚀刻掩模前体溶液中、或蚀刻掩模内，以不含分解温度较该脂肪族聚碳酸酯高的其他化合物、组合物或材料为优选。
此外，在本实施方式中，蚀刻掩模的前体或蚀刻掩模中的分子量为6千以上40万以下的脂肪族聚碳酸酯的比例，是该脂肪族聚碳酸酯整体的80质量％以上。
(关于脂肪族聚碳酸酯及含有该脂肪族聚碳酸酯的溶液)
接着，着眼于本实施方式中的脂肪族聚碳酸酯，详述关于该脂肪族聚碳酸酯及包含该脂肪族聚碳酸酯的溶液(即，“蚀刻掩模前体”)。
在本实施方式中，使用热分解性佳的吸热分解型的脂肪族聚碳酸酯。再者，脂肪族聚碳酸酯的热分解反应是吸热反应，可通过差热分析法(DTA)确认。这样的脂肪族聚碳酸酯，氧含量高，可在相对较低温分解成低分子化合物，故可积极地贡献于降低金属氧化物中如以碳杂质为代表的杂质的残留量。
此外，在本实施方式中，只要是可溶解脂肪族聚碳酸酯的有机溶剂即可采用为包含脂肪族聚碳酸酯溶液的“蚀刻掩模前体”的有机溶剂，并无特别限定。有机溶剂的具体例包括：二乙二醇单乙醚醋酸酯(Diethylene-Glycol-Monoethyl Ether Acetate(以下，也称为“DEGMEA”。))、α-松油醇、β-松油醇、N-甲基-2-吡咯烷酮、2-硝基丙烷、异丙醇、二乙二醇单丁醚醋酸酯、二乙二醇单丁醚、甲苯、环己烷、甲乙酮、碳酸二甲酯、碳酸二乙酯、碳酸丙二醇酯等。这些有机溶剂之中，由沸点适度地高、在室温下的蒸发少的观点而言，可优选使用二乙二醇单乙醚醋酸酯、α-松油醇、N-甲基-2-吡咯烷酮、2-硝基丙烷及碳酸丙二醇酯。再者，在本实施方式中，使用含有脂肪族聚碳酸酯的蚀刻掩模蚀刻处理蚀刻对象之后，其最终将成为不需要的物质而成为分解或去除的对象。因此，由只要在从形成图案到被分解或去除之前为止的相对较短的时间内维持其图案即可的观点而言，以采用DEGMEA与2-硝基丙烷的混合溶剂为优选。
此外，在蚀刻掩模前体这种包含脂肪族聚碳酸酯的溶液的蚀刻掩模前体中，可根据需要进一步添加分散剂、塑化剂等。
上述分散剂的具体例包括：
甘油、山梨醇等的多元醇酯；二乙二醇、三乙二醇、二丙二醇、三丙二醇、聚乙二醇、聚丙二醇等的聚醚多醇；
聚乙烯亚胺等的胺；
聚丙烯酸、聚甲基丙烯酸等的(甲基)丙烯酸树脂；
异丁烯或苯乙烯与马来酸酐的共聚物，及其胺盐等。
上述塑化剂的具体例，是聚醚多醇、邻苯二甲酸酯等。
此外，形成本实施方式中的蚀刻掩模前体的层的方法，并无特别限定。通过低能量制造过程形成层是一种良好的形式。更具体而言，是以特别简便的方法的丝网印刷涂布于基材而形成蚀刻掩模前体的层为优选。
(关于脂肪族聚碳酸酯)
再者，在后述的各实验例中，脂肪族聚碳酸酯的例子采用聚碳酸丙二醇酯，但可使用于本实施方式中的脂肪族聚碳酸酯的种类，并无特别限定。例如，使环氧化物与二氧化碳聚合反应而成的脂肪族聚碳酸酯，也是可在本实施方式中采用的一种良好的形式。通过使用上述使环氧化物与二氧化碳聚合反应而成的脂肪族聚碳酸酯，可通过控制脂肪族聚碳酸酯的结构提升吸热分解性，可达到获取具有所期望的分子量的脂肪族聚碳酸酯的效果。尤其，在脂肪族聚碳酸酯之中，由氧含量高、能够以相对较低温分解成低分子化合物的观点而言，脂肪族聚碳酸酯以选自由聚碳酸乙二醇酯、及聚碳酸丙二醇酯所组成的组中的至少1种为优选。在上述任一脂肪族聚碳酸酯，若其分子量在上述数值范围内，则可发挥与本实施方式中的效果同样的效果。
此外，上述环氧化物，只要是可与二氧化碳聚合反应、成为具有在主链包含脂肪族的结构的脂肪族聚碳酸酯的环氧化物即可，并无特别限定。例如，环氧乙烷、环氧丙烷、1,2-环氧丁烷、2,3-环氧丁烷、环氧异丁烷、1,2-环氧戊烷、2,3-环氧戊烷、1,2-环氧己烷、1,2-环氧辛烷、1,2-环氧癸烷、1,2-环氧环戊烷、1,2-环氧环己烷、氧化苯乙烯、乙烯基-1,2-环氧己烷、3-苯基环氧丙烷、3,3,3-三氟环氧丙烷、3-萘基环氧丙烷、3-苯氧基环氧丙烷、3-萘氧基环氧丙烷、丁二烯一氧化物、3-乙烯氧基环氧丙烷、及3-三甲基硅基氧基环氧丙烷等的环氧化物，是可在本实施方式中采用的一例。这些环氧化物之中，由具有与二氧化碳的高聚合反应性的观点而言，以环氧乙烷、及环氧丙烷为优选。再者，上述各环氧化物，可分别单独使用，也可组合2种以上使用。
上述脂肪族聚碳酸酯的质均分子量，以5000～1000000为优选，以10000～500000为更优选。脂肪族聚碳酸酯的质均分子量不足5000时，例如，因粘度降低的影响等，例如，有不适合作为用于丝网印刷法的材料的担忧。此外，脂肪族聚碳酸酯的质均分子量超过1000000时，由于会降低脂肪族聚碳酸酯对有机溶剂的溶解性，故此时也有不适合作为用于丝网印刷法的材料的担忧。再者，上述质均分子量的数值，可通过如下方法算出。
具体而言，是配制上述脂肪族聚碳酸酯的浓度为0.5质量％的氯仿溶液，使用高效液相色谱法测定。测定后，通过与以同一条件测定的已知质均分子量的聚苯乙烯比较，算出分子量。此外，测定条件是如下所示。
机型︰HLC-8020(TOSOH股份有限公司制)
柱︰GPC柱(TOSOH股份有限公司的商品名︰TSK GEL Multipore HXL-M)
柱温度︰40℃
洗脱液︰氯仿
流速︰1mL/分钟
此外，作为上述脂肪族聚碳酸酯的制造方法的一例，可采用使上述环氧化物与二氧化碳在金属催化剂的存在下聚合反应的方法等。
在此，脂肪族聚碳酸酯的制造例如下。
预先将具备搅拌机、气体导入管、温度计的1L容量的高压釜的系统内以氮气气氛置换之后，放入包含有机锌催化剂的反应液、己烷、及环氧丙烷。接着，通过边搅拌加入二氧化碳，将反应系统内以二氧化碳气体置换，充填二氧化碳到反应系统内成为约1.5MPa。之后，将该高压釜升温至60℃，边补给因反应而被消耗的二氧化碳边进行聚合反应数小时。反应结束后，将高压釜冷却泄压，过滤。之后，通过减压干燥得到聚碳酸丙二醇酯。
此外，上述金属催化剂的具体例，是铝催化剂或锌催化剂。这些之中，由在环氧化物与二氧化碳的聚合反应具有很高的活性，以使用锌催化剂为优选。此外，锌催化剂之中，以使用有机锌催化剂为特别优选。
此外，上述有机锌催化剂的具体例，是醋酸锌、二乙基锌、二丁基锌等的有机锌催化剂；或者伯胺、2价的酚、2价的芳香族羧酸、芳香族羟酸、脂肪族二羧酸、脂肪族羧酸等的化合物与锌化合物反应而得的有机锌催化剂等。
在这些有机锌催化剂之中，由具有更高的聚合活性，采用锌化合物、与脂肪族二羧酸、及脂肪族羧酸反应而得到有机锌催化剂，是一种优选的形式。
在此，有机锌催化剂的制造例如下。
首先，在具备搅拌机、氮气导入管、温度计、回流冷凝管的四口烧瓶，放入氧化锌、谷氨酸、醋酸、及甲苯。接着，将反应是内以氮气置换之后，将该烧瓶升温至55℃，通过以55℃搅拌4小时，进行上述各材料的反应处理。之后，升温至110℃，进一步以110℃搅拌4小时，使之共沸脱水，仅去除水分。之后，将该烧瓶冷却至室温，得到包含有机锌催化剂的反应液。再者，将该反应液的一部分进行分取，过滤得到的有机锌催化剂，测定IR(Thermo NicoletJapan股份有限公司制，商品名AVATAR360)。其结果是，并未确认到基于羧酸基的波峰。
此外，使用于聚合反应的上述金属催化剂的使用量，若以环氧化物为100质量份，则以0.001～20质量份为优选，以0.01～10质量份为更优选。催化剂金属的使用量不足0.001质量份时，有难以使聚合反应进行的担忧。此外，催化剂金属的使用量超过20质量份时，无法得到与使用量相称的效果而有不经济的担忧。
在上述聚合反应中，依需要来使用的反应溶剂，并无特别限定。这些反应溶剂，可采用各种有机溶剂。这些有机溶剂的具体例子为戊烷、己烷、辛烷、癸烷、环己烷等的脂肪烃系溶剂；苯、甲苯、二甲苯等的芳香烃系溶剂；氯甲烷、二氯甲烷、氯仿、四氯化碳、1,1-二氯乙烷、1,2-二氯乙烷、氯乙烷、三氯乙烷、1-氯丙烷、2-氯丙烷、1-氯丁烷、2-氯丁烷、1-氯-2-甲基丙烷、氯化苯、溴化苯等的卤化烃系溶剂；碳酸二甲酯、碳酸二乙酯、碳酸丙二醇酯等的碳酸酯系溶剂等。
此外，上述反应溶剂的使用量，从使反应顺利的观点来看，若以环氧化物为100质量份，则以500质量份以上10000质量份以下为优选。
此外，在上述聚合反应中，作为使环氧化物与二氧化碳在金属催化剂的存在下反应的方法，并无特别限定。可采用例如，在高压釜放入上述环氧化物、金属催化剂及所需的反应溶剂混合之后压入二氧化碳，而使之反应的方法。
并且，使用于上述聚合反应的二氧化碳的使用压力，并无特别限定。代表性的是以0.1MPa～20MPa为优选，以0.1MPa～10MPa为更优选，以0.1MPa～5MPa为更进一步优选。二氧化碳的使用压力超过20MPa时，无法得到与使用压力相称的效果而有不经济的担忧。
再者，在上述聚合反应中的聚合反应温度，并无特别限定。代表性的是以30～100℃为优选，以40～80℃为更优选。聚合反应温度不到30℃时，聚合反应有需要很长的时间的担忧。此外，聚合反应温度超过100℃时，有发生副反应而降低产率的担忧。聚合反应的时间，由于是根据聚合反应温度的不同而不同，难以一概而论，代表性的是以2小时～40小时为优选。
聚合反应结束后，通过过滤等分离，根据必要利用溶剂等清洗，之后干燥，可得脂肪族聚碳酸酯。
[脂肪族聚碳酸酯的分子量，与拉丝性及图案形状的相关性]
本申请发明人们，通过进行以下的代表性的实验，仔细进行关于脂肪族聚碳酸酯的分子量与拉丝性及图案形状的相关性的分析及研究。其结果是，本申请发明人们确认，作为脂肪族聚碳酸酯的分子量的代表性的例子，若6千以上40万以下的脂肪族聚碳酸酯的比例在该脂肪族聚碳酸酯整体的80质量％以上，则可控制“凝胶状态”的蚀刻掩模的拉丝性，而可形成良好的图案。再者，在以下的各实验例采用的脂肪族聚碳酸酯，是聚碳酸丙二醇酯(以下，也称为“PPC”。)。
[实验例1]
将以下的(1)～(10)所示，溶解质均分子量不同的4种PPC的单体、配制上述蚀刻掩模前体的试样，作为脂肪族聚碳酸酯的例子。再者，以下的各质均分子量，是只有脂肪族聚碳酸酯的数值。
(1)只有质均分子量为3万的PPC(以下，也称为“试样A”)。
(2)只有质均分子量为9万的PPC(以下，也称为“试样B”)。
(3)试样A与试样B以1︰1的比例混合者(以下，也称为“试样AB”)。
(4)只有质均分子量为23万的PPC(以下，也称为“试样C”)。
(5)只有质均分子量为59万的PPC(以下，也称为“试样D”)。
(6)试样C与试样D以1︰1的比例混合者(以下，也称为“试样CD”)。
(7)试样A与试样C以1︰1的比例混合者(以下，也称为“试样AC”)。
(8)试样B与试样C以1︰1的比例混合者(以下，也称为“试样BC”)。
(9)试样A与试样D以1︰1的比例混合者(以下，也称为“试样AD”)。
(10)试样B和试样D以1︰1的比例混合者(以下，也称为“试样BD”)。
关于上述的试样，将分子量在6千以上40万以下的脂肪族聚碳酸酯的比例，如下求得。即，配制脂肪族聚碳酸酯浓度为0.5质量％的氯仿溶液，使用高效液相色谱法，以如下测定条件，通过与已知分子量的聚苯乙烯比较，测定分子量分布。
机型︰HLC-8020(TOSOH股份有限公司制)
柱︰GPC柱(TOSOH股份有限公司的商品名︰TSK GEL Multipore HXL-M)
柱温度︰40℃
洗脱液︰氯仿
流速︰1mL/分钟
由上述方法所得，以分子量为横轴(Log分子量)、纵轴为洗脱比例(dwt/d(log分子量))的层析曲线，算出层析曲线全区域的面积与分子量为6千以上40万以下的分子量范围的面积的比例。将所得结果示于表1。
[表1]
Figure BDA0001434933240000201
接着，将蚀刻掩模前体，在大气气氛中，以约50℃进行加热及搅拌工序约72小时之后，进行约30分钟的脱泡处理，由此形成具有适于丝网印刷法的粘度的“凝胶状态”(或更接近液状的凝胶状态)的蚀刻掩模前体。之后，在玻璃基板“Eagle XG”(200×150×0.7tmm3)上，使用丝网印刷法，形成由上述蚀刻掩模所组成的矩形图案。
再然后，在大气气氛中，以150℃对该图案做预备的烧成30分钟之后，以光学显微镜及原子力显微镜(AFM)，对该图案进行拉丝性的评估。
将上述实验结果总结的表，示于表2。
[表2]
试样 图案形状 拉丝性 图案高度(μm)
(1) 良好 良好 1.4
(2) 良好 良好 1.5
(3) 良好 良好 1.8
(4) 良好 不良 2.6
(5) 不良 不良 4
(6) 不良 不良 无法测定
(7) 良好 良好 2.1
(8) 良好 良好 2.1
(9) 不良 不良 5.3
(10) 不良 不良 5.3
在表2的“图案形状”，是表示使用印刷法形成的图案的忠实性。因此，在“图案形状”所记载的“不良”，意思是指蚀刻掩模的图案没有被形成、其状况为于装置的制造上无法利用的程度。相反地，在“图案形状”所记载的“良好”，意思是指蚀刻掩模的图案再现到可利用于制造装置的程度。此外在表2的“拉丝性”的“不良”，意思是指使用印刷法形成的图案，由蚀刻掩模的层，其一部分被拉出丝状，而为所期望的图案崩坏的状态。此外，在“拉丝性”的“良好”，意思是指几乎没有看到拉性的状态。并且，在表2的“图案高度”，是利用原子力显微镜(AFM)的图案最高点的测定值。再者，试样(6)的“图案高度”所记载的“无法测定”，意思是指图案本身实质上没有被形成的状况。
除了上述表2，将上述(1)、(7)、及(8)的结果作为可实现良好的图案的代表性的光学显微镜照片的例子显示于图1。此外，将上述(5)、(9)、及(10)的结果作为无法抑制拉丝性，而形成不佳的图案的代表性的光学显微镜照片的例子显示于图2A。
如表2、图1及图2A所示，相对较低分子量的脂肪族聚碳酸酯(1)“试样A”、(2)“试样B”及(3)“试样AB”、以及中等程度的分子量的脂肪族聚碳酸酯的(7)“试样AC”的“图案形状”及“拉丝性”得到良好的结果。另外，附带说明，特别是在试样C(表中的(4))，在表2虽拉丝性记载为“不良”，但只不过在一部分的图案看到拉丝性。
此外，“图案形状”或“拉丝性”会恶化的主因，可推测是因分子量的增加。另一方面，例如，在丝网印刷法中，形成的图案以具有一定以上的“高度”为优选。因此，为了维持良好的“图案形状”及“拉丝性”的同时，并得到一定以上的“图案高度”，则不宜采用太低分子量的脂肪族聚碳酸酯。
再者，关于(9)“试样AD”及(10)“试样BD”，本申请发明人们对各个“图案形状”及“拉丝性”成为“不良”的原因，讨论如下。
如表2的“图案高度”所示，(9)“试样AD”及(10)“试样BD”的各图案高度(5.3μm)，与“试样A”的图案高度(1.4μm)与“试样D”的图案高度(4μm)之和、或“试样B”的图案高度(1.5μm)与“试样D”的图案高度(4μm)之和大致相同。因此认为，使用将PPC单体作为粘合剂溶解的试样时，若超越一定程度的分子量差，则高分子量的脂肪族聚碳酸酯与低分子量的脂肪族聚碳酸酯，会因所谓的相分离而形成无法混合的状况。积极而言，可能是低分子量的脂肪族聚碳酸酯在高分子量的脂肪族聚碳酸酯上的状况，或形成其相反的状态。另一方面认为，分子量差较小的(7)“试样AC”或(8)“试样BC”，推测是因为高分子量的脂肪族聚碳酸酯与低分子量的脂肪族聚碳酸酯以未相分离而适当地混在一起的状态，而得到良好的“图案形状”及“拉丝性”。
因此，上述实验结果可以说表明：即使是同一种类的材料，使用多种分别具有不同质均分子量的脂肪族聚碳酸酯时，并非单纯地通过使各脂肪族聚碳酸酯的质均分子量平均，即可导出可得良好的“图案形状”及“拉丝性”的适当的分子量。
合并上述各结果与本申请发明人们的其他的分子量相关的调查、分析的结果，通过采用分子量为6千以上40万以下的脂肪族聚碳酸酯的比例为该脂肪族聚碳酸酯整体的80质量％以上的脂肪族聚碳酸酯，可实现良好的“图案形状”及“拉丝性”。
此外，上述(1)～(10)所示的结果是，配制将质均分子量不同的4种PPC的单体作为粘合剂溶解的氧化物半导体的前体的试样、或配制将这些PPC之中的2种组合者作为粘合剂溶解的该氧化物半导体的前体试样时，可确认数据的趋势也适合。再者，该氧化物半导体的前体的试样，包含0.2mo1/kg的含有铟的溶液5质量％。此外，为容易了解与表1的(1)～(10)的对应关系，表3的各试样编号使用相同的编号。
再者，氧化物的前体的制造例如下。再者，在下述各实验例中，代表性的是采用氧化后成为氧化物半导体的前体，即，氧化物半导体的前体。
首先，在50mL容量的烧瓶，将乙酰丙酮铟及丙酸边搅拌缓慢混合，最终成为铟氧化物，得到含有铟的溶液。
接着，在50mL容量的茄型烧瓶中，放入聚碳酸丙二醇酯，溶解于DEGMEA与2-硝基丙烷的混合溶剂中，得到25wt％的聚碳酸丙二醇酯溶液。
之后，通过向该聚碳酸丙二醇酯溶液中，缓慢加入上述含有铟的溶液，得到上述氧化物半导体的前体。
说明关于表3所示实验结果。相对较低分子量的脂肪族聚碳酸酯的(1)“试样A”、(2)“试样B”、及(3)“试样AB”、以及中等程度的分子量的脂肪族聚碳酸酯的(7)“试样AC”，得到良好的“图案形状”及良好的“拉丝性”。并且，有趣的是，确认到分子量相对较大的(9)及(10)的各试样的图案，形状及拉丝性也良好。图2B是显示能够控制拉丝性结果形成良好的图案的(9)及(10)的结果的光学显微镜照片。(9)及(10)的各试样的图案形状及拉丝性良好，可能是在表2所采用的试样中追加了含有铟的溶液，故可认为原因之一是因整体上的PPC的浓度稍微降低，但推测这并非占主导地位。
[表3]
试样 图案形状 拉丝性 图案高度(μm)
(1) 不良 良好 1
(2) 不良 良好 无法测定
(3) 良好 良好 1.2
(4) 不良 不良 4.4
(5) 不良 不良 无法测定
(6) 不良 不良 无法测定
(7) 良好 良好 3.2
(8) 良好 良好 2.6
(9) 良好 良好 3.7
(10) 良好 良好 5.3
[实验例2]
接着，本申请发明人们，对于在实验例1所采用的(1)～(10)所示试样，通过如下的实验，测定平均拉丝长度(mm)及零剪切粘度(Pa·s)。
在本实验中，首先，关于平均拉丝长度(mm)，使聚四氟乙烯(poly tetrafluoroethylene)制的直径D为2.9mm的圆柱棒沉入使用各试样形成的在容器内的脂肪族聚碳酸酯的储存槽中。之后，测定将该圆柱棒以5mm/秒的速度v拉升时，由脂肪族聚碳酸酯的储存槽的最外侧表面的拉丝长度L(mm)。此外，各试样的零剪切粘度η，是使用TA INSTRUMENT公司制的流变仪(AR-2000EX)测定。然后，作为评估参数，将上述各值代入下式算出。
<计算式>
“评估参数”(mm-1·Pa-1)＝L/(D×v×η)
表4是表示在本实验例中的各试样与平均拉丝长度(mm)及零剪断粘度(Pa·s)的关系。此外，图3A是表示在本实验例的各试样与拉丝性的评估参数的关系的图表。
[表4]
Figure BDA0001434933240000261
如表4及图3A所示，可知，使用将PPC的单体作为粘合剂溶解的试样时，通过上述的计算式所算出的“评估参数”(mm-1·Pa-1)的值，如果在0.4mm-1·Pa-1以上，则可得良好的“图案形状”及“拉丝性”。
然而，如以下的表5所示，在上述(1)～(10)所示的结果，配制将质均分子量不同的4种PPC的单体作为粘合剂溶解的上述的氧化物半导体的前体的试样、或配制将这些PPC之中的2种组合作为粘合剂溶解的上述的氧化物半导体的前体试样时，可确认数据的趋势也适合。再者，为容易了解与表1的(1)～(10)的对应关系，表5的各试样编号使用与表1相同的编号。
如表4、表5、图3A、及图3B所示，相较使用PPC的单体作为粘合剂溶解的试样的结果，使用上述的氧化物半导体的前体的试样的结果的该“评估参数”的值整体上变得较大。但是，本申请发明人们，认为含量非常少的溶质的乙酰丙酮铟所造成的影响非常小。总之，本申请发明人们认为表4及图3A所示的结果为得到适当的更普遍的实验结果。
因此，考虑在表5中的(9)及(10)的结果的基础上，将表3至5及图3B以及图2B的结果一起讨论，则可得知若该“评估参数”(mm-1·Pa-1)值在0.25mm-1·Pa-1以上(更狭义的是0.29mm-1·Pa-1以上)，则可得良好的“图案形状”及“拉丝性”。再者，用于得到良好的“图案形状”及“拉丝性”的该“评估参数”的上限值，并无特别限定，但由得到准确度更高的图案高度的观点而言，该“评估参数”的值，以1.2以下(更狭义的是0.9以下)为优选。
[表5]
Figure BDA0001434933240000271
(其他的合适的脂肪族聚碳酸酯的分子量的范围)
再者，本实施方式中的脂肪族聚碳酸酯的分子量的范围，并非限定于上述各实验例所公开的数值范围。根据本申请发明人们的分析，例如，分子量为6千以上30万以下的脂肪族聚碳酸酯的比例，在该脂肪族聚碳酸酯整体的75质量％以上，由准确度更高地控制拉丝性而形成良好的图案的观点而言，是更优选的一个方式。
[实验例3]
(接触角及扩展率的评估)
如上所述，可发挥作为蚀刻掩模的功能的脂肪族聚碳酸酯，例如在使用通过丝网印刷法形成的图案而蚀刻处理蚀刻对象之后，成为主要通过加热工序而分解及/或去除的对象。因此，需要该蚀刻掩模的时间，可说只不过是短时间的。但是，本申请发明人们认为，评估将该溶液配置在基材上时的蚀刻掩模前体与该基材的接触角，成为包含脂肪族聚碳酸酯的溶液(即，“蚀刻掩模前体”)是否具有用于维持该短时间的图案形成作用(换言之，取得平衡的粘度或涂布性)的良好指标。
因此，本申请发明人们，将聚碳酸丙二醇酯(25wt％)溶解于DEGMEA与2-硝基丙烷的混合溶剂中而得的聚碳酸丙二醇酯溶液，配置在基材(在此实验例是玻璃基板)上30秒之后及120秒之后，调查基材与该溶液的接触角，及该溶液在基材上的扩展率如何变化。再者，为容易调查接触角的变化，改变适用于脂肪族聚碳酸酯的溶剂即2-硝基丙烷的浓度(wt％)，在此基础上进行上述评估。此外，上述“扩展率”是根据相对于设计值的实际图案尺寸而算出的。
图4A是表示将包含脂肪族聚碳酸酯的溶液配置在基材上30秒后的、基材与该溶液的接触角及基材上的该溶液的扩展率相对于2-硝基丙烷的浓度变化的图表。此外，图4B是表示将包含脂肪族聚碳酸酯的溶液配置在基材上120秒后的、基材与该溶液的接触角及基材上的该溶液的扩展率相对于2-硝基丙烷的浓度变化的图表。
如图4A及图4B所示，可确认基材与该溶液的接触角及基材上的该溶液的扩展率互相呈相反的相关性。即，可知，随着2-硝基丙烷的浓度上升，接触角会增加，而另一方面扩展率则会减少。但是，如图4B所示，可知即使是2-硝基丙烷的浓度高时(例如，75％)，也存在接触角不会增加的情形。并且，特别是关于接触角，在图4A及图4B的任一者中，可知当2-硝基丙烷的浓度变成某值(代表性的是55％以上60％以下)，可看到急剧上升的趋势。
根据本申请发明人们的进一步研究及分析，可得知在30秒后的阶段接触角超过36°时，或在120秒后的阶段接触角超过32°时，由于包含脂肪族聚碳酸酯的溶液有被基材排斥的状况，而难以形成可充分维持短时间的图案。因此，包含脂肪族聚碳酸酯的溶液，以配制成上述各接触角以下的角度为优选。
另一方面，可得知在30秒后的阶段接触角为不足30°时，或在120秒后的阶段接触角为不足26°时，由于图案的再现性会变差，此时，也难以形成可充分维持短时间的图案。因此，含有脂肪族聚碳酸酯的溶液，以配制成上述各接触角以上的角度为优选。因此，考虑上述，则作为优选的是，将蚀刻掩模前体配置在基材上30秒后、该蚀刻掩模前体对基材的接触角为30°以上36°以下，或将蚀刻掩模前体配置在基材上120秒后、该蚀刻掩模前体对基材的接触角为26°以上32°以下。
此外，上述图4A及图4B所示的结果是，确认配制将质均分子量不同的4种PPC的单体作为粘合剂溶解的“各实验的准备工序”所说明的氧化物半导体的前体的试样、或配制将组合这些PPC之中的2种作为粘合剂溶解的该氧化物半导体的前体试样时也适合。
如上所述，可确认在包含脂肪族聚碳酸酯的溶液中不含有氧化物的前体的实验例的结果，与包含脂肪族聚碳酸酯的溶液中氧化物的前体含有氧化物的前体的实验例的结果，大致相同。
2.氧化物前体、及氧化物层的结构、以及它们的制造方法
在本实施方式中，使脂肪族聚碳酸酯与被氧化后成为金属氧化物的金属的化合物混合的代表性的形式，是“氧化物前体”。因此，该氧化物前体的有代表性的例子，是将被氧化后成为金属氧化物的金属的化合物分散于含有脂肪族聚碳酸酯的溶液中的例子。此外，该金属氧化物，如前所述，包含氧化物半导体、氧化物导体、或氧化物绝缘体。再者，对于脂肪族聚碳酸酯，例如，在以印刷法暂时形成图案之后，对于最终所得金属氧化物而言是杂质，因此成为主要通过加热工序分解及/或去除的对象。
再者，本实施方式中的金属氧化物的例子是氧化物半导体、氧化物导体、或氧化物绝缘体。此外，在本实施方式中，与上述蚀刻掩模前体或蚀刻掩模同样地，分子量为6千以上40万以下的脂肪族聚碳酸酯为该脂肪族聚碳酸酯整体的80质量％以上。并且，除了混合上述金属化合物之外，可应用用于上述蚀刻掩模前体或蚀刻掩模的材料或制造方法。此外，作为代表性的一例，氧化物半导体的前体及氧化物半导体层的制造方法，详述于本申请申请人所公开的专利文献4(国际公开第WO2015-019771号)。因此，省略与上述蚀刻掩模前体或蚀刻掩模的说明相重复的说明。
<第2实施方式>
1.本实施方式中的薄膜晶体管的整体构成
图5至图9B、图9D、图10A、图14、及图15，是分别表示半导体元件的例子的薄膜晶体管100的制造方法的一过程的剖面示意图。再者，图15是表示在本实施方式中的薄膜晶体管100的制造方法的一过程及整体构成的剖面示意图。如图15所示，在本实施方式中的薄膜晶体管100中，在基板10上，由下层依次层积栅电极24、栅绝缘体34、沟道44、源极58及漏极56。此外，具备该半导体元件的电子装置(例如，便携终端机、信息家电，或其他的公知的电气化产品)的提供或实现，只要是理解本实施方式中的半导体元件的本领域技术人员，无需特别的说明即应可充分理解。此外，后述用于形成各种氧化物前体的层的工序，包含在本申请的“氧化物前体层的形成工序”中。
薄膜晶体管100采用所谓的底栅结构(bottom gate)，但是本实施方式中并非限定于该结构。因此，只要是本领域技术人员，通过通常的技术常识参照本实施方式中的说明变更工序的顺序，即可形成顶栅结构。此外，在本申请中记载的温度表示与基板接触的加热器的加热面的表面温度。此外，为简化附图，省略记载来自各电极的引线电极的图案化。
本实施方式中的基板10并无特别限定，可使用一般用于半导体元件的基板。可使用例如，包括高耐热玻璃、SiO2/Si基板(即，在硅基板上形成氧化硅膜的基板)、氧化铝(Al2O3)基板、STO(SrTiO)基板、在Si基板的表面上插入SiO2层及Ti层形成STO(SrTiO)层的绝缘性基板等、半导体基板(例如，Si基板、SiC基板、Ge基板等)的各种基材。再者，绝缘性基材包括例如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等的聚酯类、聚烯烃类、三醋酸纤维素、聚碳酸酯、聚酰胺、聚酰亚胺、聚酰胺酰亚胺、聚砜、聚芳酰胺、芳香族聚酰胺等的材料所组成的膜或片。此外，基板的厚度，并无特别限定，例如为3μm以上300μm以下。此外，基板可为硬质，也可为柔性。
2.本实施方式中的薄膜晶体管的制造方法
(1)栅电极的形成
在本实施方式中，作为栅电极24的材料，可采用被氧化后成为氧化物导体的金属的化合物(以下，也简称为“氧化物导体”)。此时，通过将氧化物导体(但可包含不可避免地含有的杂质。以下，不限于该材料的氧化物，关于其他的材料的氧化物也相同。)分散于包含脂肪族聚碳酸酯的溶液中的氧化物导体的前体的层(以下，也称为“氧化物导体前体层”)烧成形成本实施方式中的栅电极24。在本实施方式中，如图5所示，在基材的SiO2/Si基板(以下，也简称为“基板”)10上，以低能量制造过程(例如，印刷法或旋转涂布法)，涂布作为起始材料的栅电极前体溶液，由此形成栅电极用前体层22。
之后，将栅电极用前体层22，例如在大气中，进行以450℃～550℃加热规定时间(例如，10分钟～1小时)的烧成工序。其结果是，如图6所示，在基板10上形成栅电极24。再者，本实施方式中的栅电极24的层的厚度，例如约100nm。
在此，上述氧化物导体的一例是在被氧化后成为氧化物导体的金属上具有配位基进行了配位的结构(代表性的是络合结构)的材料。例如，金属有机酸盐、金属无机酸盐、金属卤化物、或各种的金属烷氧化物，也可包含于本实施方式中的氧化物导体。再者，被氧化后成为氧化物导体的金属的例子为钌(Ru)。在本实施方式中，是将亚硝基醋酸钌(III)溶解于含有脂肪族聚碳酸酯的丙酸与2-胺基乙醇的混合溶剂的溶液作为起始材料的栅电极用前体溶液，例如通过在大气中进行以450℃～550℃加热规定时间(例如，10分钟～1小时)的烧成工序，由此可形成氧化物导体的钌氧化物，因而可形成栅电极24。
在本实施方式中，特别是，若使用采用了在第1实施方式中说明的脂肪族聚碳酸酯的栅电极用前体溶液，则在使用印刷法形成栅电极用前体层22的图案时，可形成良好的图案。更具体而言，由于可适当地控制在栅电极用前体溶液的脂肪族聚碳酸酯的拉丝性，而可形成良好的栅电极用前体层22的图案。
再者，在本实施方式中，适用用于代替上述栅电极24的例如为铂、金、银、铜、铝、钼、钯、钌、铱、钨等的高熔点金属，或其合金等的金属材料，或者p+-硅层或n+-硅层。此时，可将栅电极24以公知的溅射法及CVD法形成在基板10上。
(2)栅绝缘体的形成
此外，在本实施方式中，作为栅绝缘体34的材料，是通过将被氧化时成为氧化物绝缘体的金属的化合物(以下，简称为“氧化物绝缘体”)分散于包含脂肪族聚碳酸酯的溶液中的氧化物绝缘体的前体的层(以下，也称为“氧化物绝缘体的前体层”)，并将该氧化物绝缘体的前体层烧成而形成。
具体而言，如图7所示，在栅电极24上使用低能量制造过程(例如，印刷法或旋转涂布法)涂布上述的氧化物绝缘体的前体，形成栅绝缘体用前体层32。
之后，将成为凝胶状态的栅绝缘体用前体层32，例如，进行以450℃～550℃加热规定时间(例如，10分钟～1小时)的烧成(正式烧成)工序，由此形成例如由氧化物绝缘体即包含镧(La)与锆(Zr)的氧化物。其结果是，如图8所示，可形成栅绝缘体34。再者，本实施方式中的栅绝缘体34的层的厚度，例如约100nm～约250nm。
在此，上述氧化物绝缘体的一例是在被氧化后成为氧化物导体的金属上具有配位基进行了配位的结构(代表性的是络合结构)的材料。例如，金属有机酸盐、金属无机酸盐、金属卤化物、或各种的金属烷氧化物，也可包含于本实施方式中的氧化物绝缘体。
再者，代表性的氧化物绝缘体的例子是包含镧(La)和锆(Zr)的氧化物。可采用该氧化物作为栅绝缘体34。在本实施方式中，准备将醋酸镧(III)，溶解于含有脂肪族聚碳酸酯的丙酸(溶剂)的第1溶液，及将丁醇锆溶解于含有脂肪族聚碳酸酯的丙酸(溶剂)的第2溶液。将混合第1溶液与第2溶液作为起始材料的栅绝缘体用前体溶液，例如在大气中，通过将其以450℃～550℃加热规定时间(例如，10分钟～1小时)的烧成工序，由此可形成氧化物绝缘体。
在本实施方式中，特别是，若使用采用了在第1实施方式中说明的脂肪族聚碳酸酯的栅电极用前体溶液，使用印刷法形成栅绝缘体用前体层32的图案时，可形成良好的图案。更具体而言，由于可适当地控制在栅电极用前体溶液中的脂肪族聚碳酸酯的拉丝性，而可形成良好的绝缘体用前体层32的图案。
再者，在本实施方式中，适合于代替上述的栅绝缘体34的例如为氧化硅或氧氮化硅。此时，栅绝缘体34可利用公知的CVD法等形成在栅电极24上。
(3)沟道的形成
此外，在本实施方式中，作为沟道44的材料，将被氧化后成为氧化物半导体的金属的化合物(以下，也简称为“氧化物半导体”)，分散于包含脂肪族聚碳酸酯的氧化物半导体的前体的层(以下，也称为“氧化物半导体的前体层”)，通过将该氧化物半导体的前体层烧成而形成。在本实施方式中，如图9A所示，在栅绝缘体34上以低能量制造过程(例如，印刷法或旋转涂布法)涂布作为起始材料的沟道用前体溶液，形成沟道用前体层42。
之后，将沟道用前体层42，通过进行后述的烧成工序，形成图10A所示沟道44。
在此，上述氧化物半导体的一例是在被氧化后成为氧化物导体的金属上具有配位基进行了配位的结构(代表性的是络合结构)的材料。例如，金属有机酸盐、金属无机酸盐、金属卤化物、或各种的金属烷氧化物，也可包含于构成本实施方式中的氧化物导体的材料。再者，代表性的氧化物半导体的例子为铟-锌氧化物。例如，将乙酰丙酮铟与氯化锌，溶解于包含脂肪族聚碳酸酯的溶液(也称为“InZn溶液”)，在大气中，进行以450℃～550℃加热规定时间(例如，10分钟～1小时)的烧成工序，可形成氧化物半导体的铟-锌氧化物(以下，也称为“InZnO”)。其结果是，可形成沟道44。
再者，被氧化后成为氧化物半导体的金属的例子为选自由铟、锡、锌、镉、钛、银、铜、钨、镍、铟-锌、铟-锡、铟-镓-锌、锑-锡、镓-锌所组成的组中的1种或2种以上。其中，对于元件性能或稳定性等的观点而言，采用铟-锌作为被氧化后成为氧化物半导体的金属为优选。
在本实施方式中，特别是，若使用采用了在第1实施方式中说明的脂肪族聚碳酸酯的沟道用前体溶液，使用印刷法形成沟道用前体层42的图案时，可形成良好的图案。更具体而言，由于可适当地控制在沟道用前体溶液的脂肪族聚碳酸酯的拉丝性，而可形成良好的沟道用前体层42的图案。
此外，在本实施方式中，特别地，在形成氧化物半导体层的沟道44时，可采用本申请发明人们至今所开发的，例如，公开于专利文献4的金属氧化物的制造方法的发明，可作为适合的例子。
代表性的沟道44的形成方法，包含：将被氧化后成为氧化物半导体的金属的化合物，分散在脂肪族聚碳酸酯溶液中的氧化物半导体的前体，在基板上或在其上方形成为层状的前体层的形成工序；及通过使该脂肪族聚碳酸酯分解90wt％以上的第1温度加热该前体层之后，通过较该第1温度高且为该金属与氧结合的温度、即在上述前体或上述金属的化合物的差热分析法(DTA)的放热波峰值的第2温度以上的温度烧成该前体层的烧成工序。
<TG-DTA(热重量测定及差示热)特性>
更具体说明，图11是表示构成用于形成薄膜晶体管的沟道的氧化物半导体的前体、即第1实施方式的氧化物前体的构成材料的一例的含有铟-锌的溶液的TG-DTA特性的图表。此外，图12是表示仅以用于形成薄膜晶体管的构成要素(例如，沟道)的脂肪族聚碳酸酯作为溶质的溶液(蚀刻掩模前体的代表例)的一例的聚碳酸丙二醇酯溶液的TG-DTA特性的一例的图表。再者，如图11及图12所示，各图中的实线，是热重量(TG)的测定结果，图中的虚线是差热(DTA)的测定结果。
根据图11的热重量测定的结果，在120℃附近可看到显著的重量减少，这可以推测是溶剂的蒸发。此外，如图11的(X)所示，在330℃附近可确认到InZn溶液在差示热测定的放热波峰。因此，可确认铟及锌在330℃附近与氧结合的状态。因此，该330℃对应于上述第2温度。
另一方面，由图12的热重量测定结果可以看到，在140℃附近到190℃附近，聚碳酸丙二醇酯溶液的溶剂的消失的同时，由于聚碳酸丙二醇酯本身的一部分的分解或消失而导致显著的重量减少。再者，可认为聚碳酸丙二醇酯通过该分解，变成二氧化碳和水。此外，由图12所示的结果是，可确认该脂肪族聚碳酸酯的90wt％以上在190℃附近被分解、去除。因此，该190℃对应于上述第1温度。再者，更加详细地看，可知，在250℃附近，该脂肪族聚碳酸酯的95wt％以上被分解，在260℃附近，该脂肪族聚碳酸酯的大致全部(99wt％以上)被分解。因此，采用含有可通过进行250℃以上(以260℃以上为更优选)的加热处理可实质上或大致消失或去除的脂肪族聚碳酸酯的蚀刻掩模前体，由此可以高准确度地抑制或防止对成为蚀刻对象的层的影响(代表性的是对电特性的不良影响)。再者，上述结果是以相对较短时间加热处理使该脂肪族聚碳酸酯分解的结果，但在以更长的时间加热处理时，即使是以更低温(例如，180℃)，确认为也可充分将该脂肪族聚碳酸酯分解。因此，采用含有通过进行180℃以上的加热处理可实质上或大致消失或去除的脂肪族聚碳酸酯的蚀刻掩模前体，由此，可抑制或防止对成为蚀刻对象的层的影响(代表性的是对电特性的不良影响)。
再者，根据本申请发明人们的研究可确认，例如通过一边照射紫外线(例如，使用公知的低压汞灯(SAMCO公司制，型号︰UV-300H-E)，具有185nm与254nm的波长的紫外线)，一边加热(例如，利用公知的加热器)，相较于不照射紫外线而加热时的温度，前者可实现数十度(例如，约30℃)的低温化。因此，在用于分解该脂肪族聚碳酸酯的加热工序中，一边对上述各氧化物层的前体及/或蚀刻掩模照射紫外线，一边加热至有机物如上述有机溶剂、上述络合结构的有机物部分、或脂肪族聚碳酸酯可分解的温度以上为优选。这是由于最终形成的氧化物层以尽可能不包含上述溶质的有机物部分、溶剂、或脂肪族聚碳酸酯为优选。再者，在上述加热工序中，并不一定在该有机物被分解之后也需要照射该紫外线，但一边对上述各氧化物层的前体及/或蚀刻掩模照射紫外线一边加热至形成该氧化物层的温度以上，这是更优选的一个方式。再者，上述紫外线的波长并无特别限定。即使是185nm或254nm以外的紫外线，也可发挥同样的效果。
另外，构成氧化物半导体的上述金属与氧结合的温度即以差热分析法(DTA)中放热波峰值的温度(第2温度)相较于分解脂肪族聚碳酸酯的温度为足够高，或者是分解脂肪族聚碳酸酯温度相较于该放热波峰值的温度(第2温度)为足够低为优选。在这样的情形下，可准确度高地将脂肪族聚碳酸酯分解90wt％以上(以95wt％以上为更优选，以99wt％以上为更进一步优选，以99.9wt％以上为最优选)。
再者，如上所述，只要以可分解脂肪族聚碳酸酯的温度(代表性的是第1温度以上，以180℃以上为优选，以250℃以上为更优选，以260℃以上为最优选)进行加热处理，可高准确度地使蚀刻掩模消失或被去除。其结果是，值得一提的是，可高准确度地抑制或排除对通过加热至第2温度以上所形成的氧化物(不仅是半导体，也包含导体或绝缘体)的电特性的影响。
另外，若根据本申请发明人们的研究及分析，第1温度与第2温度的差为10℃以上，以50℃以上为更优选、以100℃以上为更进一步优选，由此可抑制氧化物层中以碳杂质为代表的杂质的残留。
此外，该氧化物半导体的相状态，并无特别限定。可为例如，结晶状、多晶状、或非晶状的任一者均可。此外，作为结晶成长的结果，树枝状或鳞片状的结晶的情形也是可在本实施方式中采用的一个相状态。并且，不用说，形成图案的形状(例如，球状、椭圆状、矩形状)也无特别规定。
(沟道用前体层的图案形成及烧成工序)
接下来，具体说明关于沟道44的图案形成方法。另外，该沟道44的图案的形成方法的一部分或大致全部，也可适用于上述氧化物导体或氧化物绝缘体(即，各种氧化物层)的制造。
如上所述，在本实施方式中，如图9A所示，在栅绝缘体34上，使用低能量制造过程(例如，旋转涂布法)涂布沟道用前体溶液，形成沟道用前体层42。再者，氧化物半导体的前体层的沟道用前体层42的厚度(wet)，并无特别限定。
之后，作为预备烧成(也称为“第1预备烧成”)工序，通过例如以150℃加热规定时间(例如，3分钟)，形成厚度为约600nm的沟道用前体层42。该第1预备烧成工序主要是促进绝缘体34上的沟道用前体层42的凝胶化，同时以定影为目标。
在本实施方式中，之后，如图9B及图9C所示，将由第1实施方式的蚀刻掩模前体形成的蚀刻掩模80的图案，使用丝网印刷形成在沟道用前体层42上(蚀刻掩模形成工序)。再者，为容易理解，图9C以及后述的图9E及图10B是仅摘录“沟道用前体的图案形成及烧成工序”的图像化的例子(平面照片)。
接着，利用蚀刻掩模80，形成沟道用前体层42的图案。具体而言，使蚀刻掩模80及沟道用前体层42，与可溶解氧化物前体层的溶液的市售的蚀刻溶液(关东化学股份有限公司制，型号“ITO-02”)接触(代表性的是，浸渍于该蚀刻溶液中)(接触工序)。其结果是，如图9D及图9E所示，由于没有以蚀刻掩模80的图案保护的沟道用前体层42会被蚀刻，因而去除。另一方面，以蚀刻掩模80的图案保护的沟道用前体层42，不会被蚀刻而留在栅绝缘体34上。
之后，为将蚀刻掩模80(特别是脂肪族聚碳酸酯)及形成图案的沟道用前体层42中的脂肪族聚碳酸酯，以规定的温度(第1温度)进行第2预备烧成工序(干燥工序)。
在本实施方式中的第2预备烧成工序通过分解脂肪族聚碳酸酯90wt％以上的第1温度进行加热。该第2预备烧成工序与后述的正式烧成(烧成工序)相辅相成，可使蚀刻掩模80本身、及最终在沟道用前体层42中的特别是起因于脂肪族聚碳酸酯的碳杂质为代表的杂质，大致消失。另外，若由可更高准确度地抑制沟道44中的残留的杂质、特别是起因于脂肪族聚碳酸酯的碳杂质所代表的杂质的观点而言，第1温度以可将上述的脂肪族聚碳酸酯分解95wt％以上的温度为优选，以可将该脂肪族聚碳酸酯分解99wt％以上的温度为更优选。
在此，第2预备烧成工序，并非限定于常温常压干燥。例如，加热干燥、减压干燥、减压加热干燥等，只要不对基板或栅绝缘体等造成不良影响，也可进行加热或减压等的处理。再者，第2预备烧成工序，虽然是会对氧化物半导体层的表面粗糙度的增减造成影响的工序，由于溶剂的不同而在干燥中有不同的行为，故根据溶剂的种类，适宜选定第2预备烧成工序的温度(第1温度)等的条件。
作为一例，本实施方式中的第2预备烧成工序是例如以180℃以上300℃以下的范围，将沟道用前体层42加热规定时间(例如，30分钟)。另外，上述预备烧成例如在氧气氛中或大气中(以下，总称为“含氧的气氛”。)进行。另外，在氮气气氛中进行第2预备烧成工序，也是可采用的一个方式。
之后，作为正式烧成，也即“烧成工序”，是将蚀刻掩模80及沟道用前体层42，例如在含有氧的气氛，以180℃以上，以250℃以上为更优选，以300℃以上为更进一步优选，加热规定时间，此外，对电特性而言则最优选的是500℃以上的范围，加热规定时间。其结果是，如图10A及图10B所示，在栅绝缘体34上，形成氧化物半导体的沟道44。应特别指出的是，由于蚀刻掩模80也会通过正式烧成工序(本实施方式中加热工序)分解及/或去除，故在本实施方式中，可实现在氧化物层形成的同时，去除蚀刻掩模(氧化物层形成工序)。因此，通过活用蚀刻掩模80，可实现显著地减少制造工序。另外，正式烧成之后的氧化物半导体层的最终的厚度，代表性的是0.01μm以上10μm以下。应特别指出，特别是即使是形成0.01μm左右(即10nm左右)的极薄的层时，也不容易发生裂纹。
在此，该烧成工序的设定温度是选定为在氧化物半导体的形成过程中可将氧化物半导体的配位基分解、并且是该金属与氧结合的温度，并且同时为上述差热分析法(DTA)的放热波峰值的温度以上的温度(第2温度)。通过该烧成工序，可高准确度地将沟道用前体层42中的脂肪族聚碳酸酯、分散剂，及有机溶剂分解及/或去除。再者，从在准确度更高地抑制正式烧成后的氧化物半导体层中以碳杂质代表的杂质的残留的观点而言，第2温度比第1温度高10℃以上为优选的一个方式。并且，通过使第2温度比第1温度高50℃以上，可更高准确度地抑制上述杂质的残留。然后，从最终的氧化物半导体层的厚度的控制性及/或薄层化的实现、及降低杂质残留的观点而言，第2温度比第1温度高100℃以上是最优选的例子。另一方面，第2温度与第1温度的最大差，并无特别限定。
根据本申请申请人们的分析认为，由上述的第1温度的加热而大致分解脂肪族聚碳酸酯，由此，在之后的第2温度的烧成工序(正式烧成)中，该脂肪族聚碳酸酯的分解过程变得大致不会发生，同时，大致进行特定在金属与氧的结合的反应。即，理想上，使第1温度与第2温度的作用不同，则如上所述，即使是非常薄的层，裂纹也不易生成。
此外，使用本实施方式中的蚀刻掩模80进行蚀刻处理时，可确认作为蚀刻掩模80的保护对象的沟道44的作为半导体的整流性。但是，特别有意思的是，在使用市售的抗蚀剂作为蚀刻掩模时的沟道，虽然除蚀刻掩模的材质以外的条件相同，但有不显示整流性的情形。
图13是表示构成在本实施方式中的薄膜晶体管100的一部分的沟道44的整流性的图表。如图所示，使用本实施方式中的蚀刻掩模80进行蚀刻处理时，可得到作为半导体的整流性。推论这是因在氧化物层的图案形成中，通过加热工序将蚀刻掩模80高准确度地去除，换言之，可认为是因为可实现高准确度地去除会对半导体的电特性造成影响的杂质的残渣。此外，也可认为使用本实施方式中的蚀刻掩模80，完全没有因剥离抗蚀剂时所可能发生的所谓后沟道区域的影响，也是本实施方式中的蚀刻掩模80的应特别指出的优点。另外，通过调整乙酰丙酮铟与氯化锌的每1kg的摩尔比，在该图表采用的铟与锌的混合比(质量比)为1︰1。但是，铟与锌的混合比，并非限定于该比例。例如，本申请发明人们，即使在将锌为1时的铟的比例为2时，也可确认沟道44的整流性。因此，以下所示的氧化物层形成工序也是薄膜晶体管的制造方法的优选的一个方式，即，通过本实施方式中的氧化物层的制造方法的加热工序所形成且以蚀刻掩模80保护的氧化物层(沟道44)，使其插入栅绝缘体34而与栅电极24接触。
再者，在上述的第1预备烧成工序、第2预备烧成工序、及正式烧成(烧成工序)的任意一个中，加热方法并无特别限定。可为例如，使用恒温槽或电炉等的现有的加热方法，特别地，当基板对热较弱时，为避免热传到基板上，以紫外线加热、电磁波加热或灯加热等只加热氧化物半导体层的方法为优选。
在蚀刻掩模80的去除过程及沟道44的形成过程中，脂肪族聚碳酸酯，不仅可使烧成分解后，残留在氧化物半导体层中的分解生成物减少或消失，也可贡献于形成致密的氧化物半导体层。因此，采用脂肪族聚碳酸酯是本实施方式中的优选的一个方式。
再者，本申请发明人们的研究也确认，在本实施方式中，通过变动被氧化时成为氧化物半导体的金属的化合物与脂肪族聚碳酸酯的重量比，或通过改变脂肪族聚碳酸酯或金属的化合物的浓度，可以控制最终的沟道44的厚度。例如，已知可说非常薄的层即10nm～50nm的厚度的沟道44可不发生裂纹地形成。再者，不仅是上述的薄层，关于50nm以上的厚度的层，也可通过适宜调整沟道用前体层42的厚度，或上述重量比等，相对较容易地形成。再者，一般来说，使用于沟道的层的厚度为0.01μm(即10nm)以上1μm以下，故可控制沟道44的最终厚度的本实施方式中的氧化物半导体的前体以及氧化物半导体层，可说适合用于作为构成薄膜晶体管的材料。
并且，只要采用本实施方式中的氧化物半导体的前体，则即使当初形成相当厚膜(例如，10μm以上)的氧化物半导体的前体层，由于可通过之后的烧成工序以高可靠度将脂肪族聚碳酸酯等分解，故可使烧成后的层的厚度变得非常薄(例如，10nm～100nm)。再者，即使是如此薄的层，不会发生裂纹，或者可以高准确度地抑制裂纹的发生这一点，值得特别指出。因此得知，可充分确保当初的厚度、且最终可形成非常薄的层的本实施方式中的氧化物半导体的前体以及氧化物半导体层，非常适合于以低能量制造过程或公知的模压加工的过程。此外，采用即使是这样的极薄的层，也没有发生裂纹、或可以高准确度抑制裂纹的氧化物半导体，这可使本实施方式中的薄膜晶体管100的稳定性极高。
进一步，在本实施方式中，可通过适宜调节上述氧化物半导体的种类与组合、该氧化物半导体与脂肪族聚碳酸酯的混合比例，实现提升形成沟道的氧化物半导体层的电特性或稳定性。
(4)源极及漏极的形成
进一步之后，以与沟道44的形成方法相同的方法，形成在沟道44上形成图案的本实施方式的蚀刻掩模80的层。接着，如图14所示，在沟道44及蚀刻掩模80上，通过公知的溅射法，形成ITO层50。本实施方式的靶材例如是含有5wt％氧化锡(SnO2)的ITO，以室温～100℃的条件形成。之后，通过加热至约250℃，去除蚀刻掩模80，在沟道44上，利用ITO层50形成漏极56及源极58。其结果是，制造如图15所示的薄膜晶体管100。再者，代替蚀刻掩模80，活用使用了现有技术的光刻法的公知的抗蚀剂层的图案，也是可采用另一形式。
再者，在本实施方式中，代替上述的漏极56及源极58，例如，通过印刷法，使用糊剂状的银(Ag)或糊剂状的ITO(氧化铟锡)形成漏极及源极的图案的方法，也是可采用的一个方式。此外，也可代替漏极56及源极58，采用以公知的蒸镀法形成的金(Au)或铝(Al)的漏极及源极的图案。
<第2实施方式的变形例(1)>
本实施方式中的薄膜晶体管为如下所述，在第2实施方式的沟道的烧成工序(正式烧成)后，除了使用蚀刻掩模80进行蚀刻处理这一点，与第2实施方式的薄膜晶体管100的制造工序及构成相同。因此，省略与第1实施方式或第2实施方式相重复的说明。
本实施方式中在形成氧化物半导体层的沟道44之后，采用形成沟道44的图案的工序。因此，在该变形例(1)中，如同第2实施方式，并不进行被氧化时成为氧化物层的氧化物前体层的蚀刻。
图16A及图16B是分别表示半导体元件的一例的薄膜晶体管的制造方法的一个过程的剖面示意图。再者，在图16A所示工序之前，形成第2实施方式的图9A所示的结构。此外，在图16B所示工序之后，形成第2实施方式的图10A所示的结构。
如该变形例(1)所示，在进行蚀刻处理之前，形成正式烧成后的沟道44，也是可采用的一个方式。如图16A所示，在第2实施方式所说明的蚀刻掩模80的图案被形成在沟道44上。之后，使蚀刻掩模80及沟道44，与可溶解沟道44的氧化物层的溶液接触(代表性的是浸渍于该蚀刻溶液中)之后，加热为蚀刻掩模80进行分解的温度以上的温度。其结果是，如图16B所示，可得到形成图案的沟道44。再者，即使是采用该变形例(1)的情形，利用蚀刻掩模80(更具体是蚀刻掩模80的图案)保护的氧化物层(沟道44)具有作为半导体的整流性。
<第2实施方式的变形例(2)>
此外，在第2实施方式或第2实施方式的变形例(1)，是通过与溶解氧化物前体层的溶液或溶解氧化物层的溶液的规定的蚀刻溶液接触的接触工序形成沟道44的图案，但第2实施方式并非限定于使用蚀刻溶液的处理。例如，将作为第2实施方式的氧化物半导体的前体层的沟道用前体层42、曝露于用于蚀刻的公知气体的等离子体的曝露工序，使用该曝露工序将没有被蚀刻掩模80保护的区域的该沟道用前体层42蚀刻，也是可采用的一个方式。其结果是，没有被该等离子体曝露的区域的沟道用前体层42，通过之后所实施的加热工序，成为沟道44。并且，可通过该加热工序分解及/或去除蚀刻掩模80。其结果是，可以通过1个处理(加热工序)，实现沟道44的形成的同时分解及/或去除蚀刻掩模80。此外，第2实施方式的变形例(1)所说明的例子，也可适用该变形例(2)。具体而言，在形成氧化物半导体层的沟道44之后，通过曝露于等离子体的曝露工序形成沟道44的图案的工序，其也是可采用的另一形式。上述的任一情形均是形成图案的沟道44可以具有作为半导体的整流性。
<第2实施方式的变形例(3)>
此外，在第2实施方式中，为了形成沟道44的图案、活用通过丝网印刷法形成的蚀刻掩模80，但是，为了形成其他的层(例如，氧化物导体的层或氧化物绝缘体的层)的图案、活用通过丝网印刷法形成的蚀刻掩模80，也是可采用的另一形式。即使上述其他的层采用蚀刻掩模80，形成图案的氧化物导体层也能够具有导电性，形成图案的氧化物绝缘体的层也能够具有绝缘性。
<其他的实施方式(1)>
然而，在上述的各实施方式，氧化物前体层或氧化物层是蚀刻处理的对象，但上述各实施方式，并非限定于这些例子。例如，通过蚀刻金属的一部分形成该金属的图案，也可使用上述各实施方式的蚀刻掩模。
图17A是表示使用第1实施方式的蚀刻掩模的铬(Cr)层的蚀刻处理结果的平面照片。此外，图17B是使用作为图17A的比较例的蚀刻掩模(公知的抗蚀掩模)的铬(Cr)层的蚀刻处理结果的平面照片。
如图17A所示，使用第1实施方式的蚀刻掩模进行铬(Cr)层的蚀刻处理时，并未识别到该蚀刻掩模的残渣。但是，如图17B所示，使用比较例的抗蚀掩模进行铬(Cr)层的蚀刻处理时，识别到多个该抗蚀掩模的残渣。再者，并未确认到作为金属的电特性(导电性)因该蚀刻处理的实质性的变化。此外，即使是进行其他的金属的蚀刻处理时，也可确认与上述同样的效果。因此，即使是蚀刻处理的对象为金属，也可通过采用第1实施方式的蚀刻掩模，可以高准确度实现蚀刻处理后的蚀刻掩模的去除。
<其他的实施方式(2)>
此外，例如，为了通过蚀刻绝缘体的一部分形成该绝缘体的图案，可使用上述实施方式的蚀刻掩模。图18是表示使用第1实施方式的蚀刻掩模的二氧化硅层(SiO2)的蚀刻处理结果的平面照片。
如图18所示，使用第1实施方式的蚀刻掩模进行二氧化硅(SiO2)层的蚀刻处理时，并未识别到蚀刻掩模的残渣。再者，并未确认到二氧化硅(SiO2)层的电特性(绝缘性)因该蚀刻处理的实质性变化。此外，进行其他的绝缘体的蚀刻处理时，可确认与上述同样的效果。因此，即使是蚀刻处理的对象为绝缘体，通过采用第1实施方式的蚀刻掩模，也可以高可靠度实现蚀刻处理后的蚀刻掩模的去除。
<其他的实施方式(3)>
然而，在上述第2实施方式及其变形例中，以具有所谓逆交错(stagger)型的结构的薄膜晶体管进行说明，但上述各实施方式并非限定于该结构。例如，不仅是具有交错型的结构的薄膜晶体管，即使是源极、漏极、及沟道配置在同一平面上的所谓具有平面型的结构的薄膜晶体管，也可发挥与上述各实施方式的效果相同的效果。再者，将上述各实施方式的沟道(即，氧化物半导体层)形成在基材或基板上，也是可采用的另一形式。
如上所述，上述各实施方式及实验例的公开是用于说明这些实施方式及实验例的记载，并非是用于限定本发明的记载。并且，存在于包含各实施方式的其他组合的本发明的范围内的变形例，也仍然包含于权利要求的范围。
产业上的可利用性
本发明可广泛地应用于包含：含有各种半导体元件的便携终端机、信息家电、传感器、其他的公知的电气产品、MEMS(Micro Electro Mechanical Systems，微机电系统)或NEMS(Nano Electro Mechanical Systems，纳米机电系统)、及医疗机器等的电子装置领域等。

Claims (18)

1.一种通过丝网印刷制造的蚀刻掩模，其包含脂肪族聚碳酸酯，
所述蚀刻掩模由包含所述脂肪族聚碳酸酯的蚀刻掩模前体形成，在所述脂肪族聚碳酸酯中，分子量为6千以上、40万以下的所述脂肪族聚碳酸酯的比例为该脂肪族聚碳酸酯整体的80质量％以上。
2.根据权利要求1所述的蚀刻掩模，其包含利用180℃以上的加热而实质上消失或去除的所述脂肪族聚碳酸酯。
3.根据权利要求1或2所述的蚀刻掩模，其中，
所述蚀刻掩模由包含所述脂肪族聚碳酸酯的蚀刻掩模前体形成，所述脂肪族聚碳酸酯如下所述：在将聚四氟乙烯制的直径为D的圆柱棒沉入使用TA INSTRUMENT公司制的流变仪AR-2000EX测定的零剪切粘度η的所述脂肪族聚碳酸酯的储存槽中之后，将该圆柱棒以速度v拉升时，测定由所述脂肪族聚碳酸酯的储存槽的最外表面的拉丝长度L的情况下，L/(D×v×η)的值为0.25mm-1Pa-1以上。
4.根据权利要求1所述的蚀刻掩模，其中，
将所述蚀刻掩模前体配置在基材上30秒后，所述蚀刻掩模前体对基材的接触角为30°以上36°以下，或将所述蚀刻掩模前体配置在基材上120秒后，所述蚀刻掩模前体对基材的接触角为26°以上32°以下。
5.根据权利要求1或2所述的蚀刻掩模，其中，
蚀刻的对象为氧化物层，
在所述氧化物层上形成有图案，
在使所述蚀刻掩模与用于溶解所述氧化物层的溶液接触之后，通过加热至所述蚀刻掩模的分解温度以上，使得被所述图案保护的所述氧化物层显示整流性。
6.根据权利要求1或2所述的蚀刻掩模，其中，
蚀刻的对象为氧化后成为氧化物层的氧化物前体层，
在所述氧化物前体层上形成有图案，
在使所述蚀刻掩模与用于溶解所述氧化物前体层的溶液接触之后，通过加热至所述氧化物层的形成温度以上，使得被所述图案保护的所述氧化物层显示整流性。
7.根据权利要求1或2所述的蚀刻掩模，其中，
蚀刻的对象为氧化物层，
在所述氧化物层上形成有图案，
在使所述蚀刻掩模曝露于用于蚀刻所述氧化物层的等离子体之后，通过加热至所述蚀刻掩模的分解温度以上，使得被所述图案保护的所述氧化物层显示整流性。
8.根据权利要求1或2所述的蚀刻掩模，其中，
蚀刻的对象为氧化后成为氧化物层的氧化物前体层，
在所述氧化物前体层上形成有图案，
在使所述蚀刻掩模曝露于蚀刻所述氧化物前体层的等离子体之后，通过加热至所述氧化物层的形成温度以上，使得被所述图案保护的所述氧化物层显示整流性。
9.根据权利要求1或2所述的蚀刻掩模，其中，
所述脂肪族聚碳酸酯是选自由聚碳酸乙二醇酯、及聚碳酸丙二醇酯所组成的组中的至少1种。
10.一种通过丝网印刷制造的蚀刻掩模前体，其包含脂肪族聚碳酸酯，其中，
分子量为6千以上、40万以下的所述脂肪族聚碳酸酯的比例为该脂肪族聚碳酸酯整体的80质量％以上。
11.根据权利要求10所述的蚀刻掩模前体，其包含利用180℃以上的加热而实质上消失或去除的所述脂肪族聚碳酸酯。
12.根据权利要求10或11所述的蚀刻掩模前体，其中，
所述脂肪族聚碳酸酯是将聚四氟乙烯制的直径为D的圆柱棒沉入使用TA INSTRUMENT公司制的流变仪AR-2000EX测定的零剪切粘度η的所述脂肪族聚碳酸酯的储存槽中之后，将该圆柱棒以速度v拉升时，测定由所述脂肪族聚碳酸酯的储存槽的最外表面的拉丝长度L的情况下，L/(D×v×η)的值为0.25mm-1Pa-1以上。
13.一种氧化物层的制造方法，其包括：
蚀刻掩模形成工序，在氧化物层上，通过丝网印刷法形成含有脂肪族聚碳酸酯的蚀刻掩模的图案，所述脂肪族聚碳酸酯中，分子量为6千以上、40万以下的所述脂肪族聚碳酸酯的比例为该脂肪族聚碳酸酯整体的80质量％以上；
接触工序，在所述蚀刻掩模形成工序之后，与用于溶解没有被所述蚀刻掩模保护的所述氧化物层的溶液接触；及
加热工序，在所述接触工序之后，将所述氧化物层及所述蚀刻掩模加热至所述蚀刻掩模的分解温度以上。
14.一种氧化物层的制造方法，其包括：
蚀刻掩模形成工序，在氧化后成为氧化物层的氧化物前体层上，通过丝网印刷法形成含有脂肪族聚碳酸酯的蚀刻掩模的图案，所述脂肪族聚碳酸酯中，分子量为6千以上、40万以下的所述脂肪族聚碳酸酯的比例为该脂肪族聚碳酸酯整体的80质量％以上；
接触工序，在所述蚀刻掩模形成工序之后，与用于溶解没有被所述蚀刻掩模保护的所述氧化物前体层的溶液接触；及
加热工序，在所述接触工序之后，将所述氧化物前体层及所述蚀刻掩模加热至所述氧化物层的形成温度以上。
15.一种氧化物层的制造方法，其包括：
蚀刻掩模形成工序，在氧化物层上，通过丝网印刷法形成含有脂肪族聚碳酸酯的蚀刻掩模的图案，所述脂肪族聚碳酸酯中，分子量为6千以上、40万以下的所述脂肪族聚碳酸酯的比例为该脂肪族聚碳酸酯整体的80质量％以上；
曝露工序，在所述蚀刻掩模形成工序之后，曝露于用于蚀刻没有被所述蚀刻掩模保护的所述氧化物层的等离子体；及
加热工序，在所述曝露工序之后，将所述氧化物层及所述蚀刻掩模加热至所述蚀刻掩模的分解温度以上。
16.一种氧化物层的制造方法，其包括：
蚀刻掩模形成工序，在氧化后成为氧化物层的氧化物前体层上，通过丝网印刷法形成含有脂肪族聚碳酸酯的蚀刻掩模的图案，所述脂肪族聚碳酸酯中，分子量为6千以上、40万以下的所述脂肪族聚碳酸酯的比例为该脂肪族聚碳酸酯整体的80质量％以上；
曝露工序，在上述蚀刻掩模形成工序之后，曝露于用于蚀刻没有被所述蚀刻掩模保护的所述氧化物前体层的等离子体；及
加热工序，在所述曝露工序之后，将所述氧化物前体层及所述蚀刻掩模加热至所述氧化物层的形成温度以上。
17.根据权利要求13～16中任一项的氧化物层的制造方法，其中，
在所述加热工序中，在对所述氧化物前体层及/或所述蚀刻掩模照射紫外线的同时，加热至有机物被分解的温度以上。
18.一种薄膜晶体管的制造方法，其包括如下所述的氧化物层形成工序，即，
将通过权利要求13～16中任一项所述的氧化物层的制造方法的所述加热工序形成且被所述蚀刻掩模保护的所述氧化物层，插入栅绝缘体，以使其与栅电极接触。
CN201680022181.5A 2015-04-16 2016-03-14 蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法 Expired - Fee Related CN107431013B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015084467 2015-04-16
JP2015-084467 2015-04-16
PCT/JP2016/057986 WO2016167064A1 (ja) 2015-04-16 2016-03-14 エッチングマスク、エッチングマスク前駆体及び酸化物層の製造方法並びに薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
CN107431013A CN107431013A (zh) 2017-12-01
CN107431013B true CN107431013B (zh) 2022-01-25

Family

ID=57126520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680022181.5A Expired - Fee Related CN107431013B (zh) 2015-04-16 2016-03-14 蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法

Country Status (7)

Country Link
US (2) US20180096853A1 (zh)
EP (1) EP3285283A4 (zh)
JP (1) JP6697447B2 (zh)
KR (1) KR20170141668A (zh)
CN (1) CN107431013B (zh)
TW (1) TWI692028B (zh)
WO (1) WO2016167064A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7036387B2 (ja) * 2016-10-21 2022-03-15 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
WO2018074607A1 (ja) * 2016-10-21 2018-04-26 凸版印刷株式会社 薄膜トランジスタおよびその製造方法、ならびに薄膜トランジスタ用ゲート絶縁膜形成溶液
KR20190094100A (ko) * 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 폴리프로필렌 카보네이트 함유 용액 및 폴리프로필렌 카보네이트 함유층
JP2019167520A (ja) * 2018-03-22 2019-10-03 住友精化株式会社 ポリプロピレンカーボネート含有溶液及びポリプロピレンカーボネート含有層、並びに複合部材の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340800A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 配線基板及び半導体装置、並びにその作製方法
CN102027080A (zh) * 2008-05-14 2011-04-20 拜尔材料科学股份公司 涂有辐射固化印刷油墨或印刷清漆的层压材料和模塑件
WO2013015423A1 (ja) * 2011-07-28 2013-01-31 三菱化学株式会社 フィルム積層体、フィルム巻層体、及び該フィルム巻層体の製造方法
WO2015019771A1 (ja) * 2013-08-09 2015-02-12 国立大学法人北陸先端科学技術大学院大学 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2694625B2 (ja) * 1991-07-05 1997-12-24 光技術研究開発株式会社 化合物半導体基体のエッチング方法および製造方法
GB9119247D0 (en) * 1991-09-09 1991-10-23 Cookson Group Plc Novel polymers and their use in binder systems
JP4951192B2 (ja) * 2000-09-12 2012-06-13 帝人株式会社 芳香族ポリカーボネートおよびその製造方法
TWI489519B (zh) 2004-04-28 2015-06-21 Semiconductor Energy Lab 基板上配線，半導體裝置及其製造方法
KR101146667B1 (ko) * 2005-11-07 2012-05-24 삼성에스디아이 주식회사 금속산화물 페이스트 조성물 및 그를 이용한 반도체 전극의제조방법
US20080182011A1 (en) * 2007-01-26 2008-07-31 Ng Hou T Metal and metal oxide circuit element ink formulation and method
JP5322575B2 (ja) 2008-03-28 2013-10-23 富士フイルム株式会社 レーザー彫刻用樹脂組成物、画像形成材料、レーザー彫刻用レリーフ印刷版原版、レリーフ印刷版、及びレリーフ印刷版の製造方法
US8617799B2 (en) * 2008-09-22 2013-12-31 Api Technologies Corp. Post arrays and methods of making the same
US9090498B2 (en) * 2010-03-29 2015-07-28 Nippon Electric Glass Co., Ltd. Sealing material and paste material using same
JP2012129325A (ja) * 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 基材の加工方法
KR101477044B1 (ko) * 2011-07-27 2014-12-29 니폰 덴키 가라스 가부시키가이샤 시일링 재료층이 형성된 유리 기판, 이것을 사용한 유기 ｅｌ 디바이스, 및 전자 디바이스의 제조 방법
US8644000B2 (en) * 2011-09-13 2014-02-04 Fatih Dogan Nanostructured dielectric materials for high energy density multilayer ceramic capacitors
WO2015093455A1 (ja) * 2013-12-16 2015-06-25 国立大学法人北陸先端科学技術大学院大学 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート
KR102460301B1 (ko) * 2014-12-16 2022-10-27 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 산화물의 전구체, 산화물층, 반도체 소자, 및 전자 디바이스, 그리고 산화물층의 제조방법 및 반도체 소자의 제조방법
US10577485B2 (en) * 2015-05-08 2020-03-03 Sun Chemical Corporation Gas barrier coating compositions
JP6709793B2 (ja) * 2015-09-18 2020-06-17 国立大学法人北陸先端科学技術大学院大学 複合部材及び複合部材の製造方法並びに脂肪族ポリカーボネート含有層
DE112015006958T5 (de) * 2015-09-25 2018-07-19 Intel Corporation Gehäuseintegrierte Mikrokanäle
KR20180125467A (ko) * 2016-03-14 2018-11-23 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 적층체, 에칭 마스크, 적층체의 제조방법, 및 에칭 마스크의 제조방법, 및 박막 트랜지스터의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340800A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 配線基板及び半導体装置、並びにその作製方法
CN102027080A (zh) * 2008-05-14 2011-04-20 拜尔材料科学股份公司 涂有辐射固化印刷油墨或印刷清漆的层压材料和模塑件
WO2013015423A1 (ja) * 2011-07-28 2013-01-31 三菱化学株式会社 フィルム積層体、フィルム巻層体、及び該フィルム巻層体の製造方法
WO2015019771A1 (ja) * 2013-08-09 2015-02-12 国立大学法人北陸先端科学技術大学院大学 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
CA2920490A1 (en) * 2013-08-09 2015-02-12 Sumitomo Seika Chemicals Co., Ltd. Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device

Also Published As

Publication number Publication date
WO2016167064A1 (ja) 2016-10-20
US20180096853A1 (en) 2018-04-05
TWI692028B (zh) 2020-04-21
JPWO2016167064A1 (ja) 2018-02-08
TW201709316A (zh) 2017-03-01
EP3285283A1 (en) 2018-02-21
US11133191B2 (en) 2021-09-28
JP6697447B2 (ja) 2020-05-20
US20200027743A1 (en) 2020-01-23
CN107431013A (zh) 2017-12-01
EP3285283A4 (en) 2018-12-12
KR20170141668A (ko) 2017-12-26

Similar Documents

Publication Publication Date Title
US11133191B2 (en) Method of producing etching mask, etching mask precursor, and oxide layer, and method of manufacturing thin film transistor
TWI614902B (zh) 氧化物半導體層及其製造方法、與氧化物半導體的前驅物、氧化物半導體層、半導體元件及電子裝置
CN108885987A (zh) 层叠体、蚀刻掩模、层叠体的制造方法、蚀刻掩模的制造方法、及薄膜晶体管的制造方法
US10749034B2 (en) Semiconductor device, method for producing same and aliphatic polycarbonate
CN107004606B (zh) 氧化物的前驱体、氧化物层、半导体元件以及电子装置
JP6441060B2 (ja) 酸化物層及びその製造方法、並びに半導体素子及びその製造方法、並びに電子デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220125