CN105474372B - 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置 - Google Patents

氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置 Download PDF

Info

Publication number
CN105474372B
CN105474372B CN201480044072.4A CN201480044072A CN105474372B CN 105474372 B CN105474372 B CN 105474372B CN 201480044072 A CN201480044072 A CN 201480044072A CN 105474372 B CN105474372 B CN 105474372B
Authority
CN
China
Prior art keywords
oxide semiconductor
temperature
presoma
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480044072.4A
Other languages
English (en)
Other versions
CN105474372A (zh
Inventor
井上聪
下田达也
川北知纪
藤本信贵
西冈圣司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Seika Chemicals Co Ltd
Japan Advanced Institute of Science and Technology
Original Assignee
Japan Advanced Institute of Science and Technology
Seitetsu Kagaku Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Advanced Institute of Science and Technology, Seitetsu Kagaku Co Ltd filed Critical Japan Advanced Institute of Science and Technology
Priority to CN201810733814.4A priority Critical patent/CN108878267A/zh
Publication of CN105474372A publication Critical patent/CN105474372A/zh
Application granted granted Critical
Publication of CN105474372B publication Critical patent/CN105474372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Polyesters Or Polycarbonates (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明的课题在于提供一种能够减少裂纹的生成且具有优异的电特性及稳定性的氧化物半导体层、及具有该氧化物半导体层的半导体元件与电子装置。本发明的解决手段在于提供一种氧化物半导体层的制造方法，包含以下工序：前驱体层的形成工序，其将氧化物半导体的前驱体在基板上或其上方形成为层状，其中该氧化物半导体的前驱体是将被氧化时成为氧化物半导体的金属的化合物分散在含有粘合剂的溶液中而成的，所述粘合剂包含脂肪族聚碳酸酯；及烧成工序，其在使该粘合剂的90wt％以上分解的第1温度将该前驱体层加热之后，在比该第1温度更高、而且为前述金属与氧键合、且差示热分析法(DTA)的放热峰值即第2温度(以X表示的温度)以上的温度烧成该前驱体层。

Description

氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、 氧化物半导体层、半导体元件及电子装置
技术领域
本发明涉及氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置。
背景技术
薄膜晶体管(TFT)，通过将微细且薄的膜层叠而形成的小型放大管，而且是具有栅极、源极、及漏极的三端子元件。
以往，主要是使用多晶硅膜、或非晶质硅膜作为薄膜晶体管的通道层。但是，多晶硅膜时，由于在结晶粒子之间的界面产生电子散射等，致使电子迁移率受到限制，其结果，晶体管特性产生偏差。另外，非晶质硅膜时，因为电子迁移率非常低且时间容易引起元件产生劣化，所以有元件的可靠性降低的问题。因此，电子迁移率比非晶质硅膜高而且晶体管特性的偏差比多晶硅膜少的氧化物半导体受到关注。
最近，欲使用印刷法、涂布法等的低能源制程在挠性树脂基板上制造电子装置的尝试，积极地进行中。通过使用印刷法和涂布法而直接在基板上将半导体层图案化，结果具有能够将用于图案化的蚀刻处理工序省略的优点。
例如，如专利文献1～3，使用导电性高分子和有机半导体进行涂布而制造挠性电子装置的尝试正在进行中。
现有技术文献
专利文献
专利文献1：日本特开2007-134547号公报
专利文献2：日本特开2007-165900号公报
专利文献3：日本特开2007-201056号公报
发明内容
发明所要解决的课题
在产业界及消费者要求的各式各样的形态的信息终端设备和信息家电之中，半导体必须更高速地工作且长期间稳定，而且低环境负荷。但是，因为现有技术通常所采用的制程，例如使用真空制程和光刻法这样的需要比较长时间、及/或昂贵的设备的制程，所以原材料和制造能源的使用效率变得非常差。这从工业性或量产性的观点出发，是不优选的。另一方面，现状是对于以往被使用作为主流的硅半导体，非常难以适应使用上述的印刷法和涂布法的制程(以下，总称为“低能源制程”)。另外，即便采用专利文献1～3所记载的导电性高分子及有机半导体时，其电性(electrical property)和稳定性尚不充分。
所谓使用低能源制程、及功能性溶液或功能性糊剂而制造的半导体元件及电子装置，从电子装置的挠性化、及上述的工业性或量产性的观点，目前在产业界非常地受到注目。
但是，通常低能源制程的代表例的使用印刷法所形成的层的厚度，其与半导体元件被要求的层的厚度有差异。具体而言，使用印刷法的图案化时形成比较厚的层，但是半导体元件所要求的层的厚度通常非常薄。另外，在低能源制程所使用的糊剂或溶液(例如，使被氧化时成为氧化物半导体的金属的化合物分散在含有粘合剂的溶液中而成的氧化物半导体的前驱体)中，通过添加粘合剂来调整其粘度而使其存在用于进行图案化的适合的粘度。因而，特别是在形成构成半导体元件的层(代表性的是氧化物半导体层)时，使用添加有粘合剂的糊剂或溶液而进行图案化之后，必须尽可能在将该粘合剂除去之后将层薄化。但是，在该薄层化的过程，有可能造成产生裂纹的问题。
虽然通过用于形成该氧化物半导体层的烧成而粘合剂某种程度被分解，但是仍然有一定的量以杂质的方式残留在糊剂或溶液内。在此，以碳杂质为代表的杂质的残留，其量大于某值时，高准确性地引起半导体的电特性(electric characteristic)变差。因而，使用低能源制程来制造半导体元件仍然存在许多技术课题。
在被要求节省能源化的最近，通过将使用低能源制程在基板上所形成的膜烧成而形成所需要较薄的氧化物半导体层，同时制造具有该氧化物半导体层的半导体元件朝向解决上述的课题而大幅度地前进。
用于解决课题的手段
本发明通过解决上述各种问题的至少一种，而对提供能够减少裂纹(或龟裂，以下总称为“裂纹”)的生成且具有优异的电特性及稳定性的氧化物半导体层、及具有该氧化物半导体层的半导体元件和电子装置作出重大的贡献。
本申请发明人等在进行从液体材料形成各种氧化物半导体层的研究之中，针对从液体至凝胶膜的过程、及从凝胶膜至固化或烧结的过程，多面详细地进行分析。其结果，得到以下的见解：通过选定在能够与粘合剂大致完全被分解的温度差别化的程度的较高的温度，氧化物半导体前驱体材料能够从凝胶膜固化或烧结的材料，能够解决上述课题。另外，前述的“从液体至凝胶膜的过程”，就代表性的例子而言，是指虽然借助热处理而将粘合剂及溶剂除去，但是被氧化时成为氧化物半导体的金属的化合物(例如，具有配体的金属络合物)未被分解的状况。另外，前述的“凝胶膜至固化或烧结的过程”，就代表性的例子而言，是指前述的配体分解且被氧化时成为氧化物半导体的金属与氧键合实质上完成的状况。
而且，许多的试误及分析的结果，本申请发明人等能够确认通过在包含脂肪族聚碳酸酯的粘合剂中，由使某特定氧化物半导体的前驱体分散在某溶液中而成的材料形成膜，能够得到可利用作为半导体元件的程度的高导电性。另外，也能够确认该膜通过低能源制程而能够容易地形成。本发明基于上述的观点及多次的分析而创造出来。
本发明的一种氧化物半导体层的制造方法，包含以下工序：前驱体层的形成工序，其将氧化物半导体的前驱体在基板上或其上方形成为层状，其中该氧化物半导体的前驱体是将被氧化时成为氧化物半导体的金属的化合物分散在含有粘合剂的溶液中而成的，所述粘合剂包含脂肪族聚碳酸酯(可包含不可避免的杂质)；及烧成工序，其在使该粘合剂的90wt％以上分解的第1温度将该前驱体层加热之后，在比该第1温度更高而且为前述金属与氧键合的温度、且该前驱体的利用差示热分析法(DTA：differential thermal analysis)的放热峰值即第2温度以上的温度烧成该前驱体层。
根据该氧化物半导体层的制造方法，包含脂肪族聚碳酸酯的粘合剂借助在使上述的粘合剂的90wt％以上分解的第1温度加热，该粘合剂大致分解。如此进行时，通过在比该第1温度更高而且为被氧化时成为氧化物半导体的金属与氧键合的温度、且与该氧化物半导体的前驱体的利用差示热分析法(DTA)的放热峰值即第2温度相同温度或大于其的温度，将该前驱体层烧成，能够高准确性地抑制以碳杂质为代表的杂质残留在氧化物半导体层中。另外，认为通过在第1温度加热、粘合剂大致分解，在随后的第2温度烧成时大致不产生粘合剂的分解过程，同时进行大致特化为金属与氧键合的反应。其结果，根据该氧化物半导体层的制造方法，能够减少裂纹的生成，同时能够实现具有优异的电特性及稳定性的半导体元件和电子装置。另外，从较高准确性地抑制以碳杂质为代表的杂质的残留的观点出发，第1温度优选为使上述的粘合剂分解95wt％以上的温度，更优选为使该粘合剂分解99wt％以上的温度。另外，根据该氧化物半导体层的制造方法，能够容易地实现：使用低能源制程来形成层。
另外，本发明的一种氧化物半导体的前驱体，其为使被氧化时成为氧化物半导体的金属的化合物分散在含有粘合剂的溶液中而成的氧化物半导体的前驱体，所述粘合剂包含脂肪族聚碳酸酯(可含有不可避免的杂质)，而且在比该金属与氧键合的温度且比该前驱体的利用差示热分析法(DTA)的放热峰值即第2温度更低的第1温度，该粘合剂的90wt％以上被分解。
根据使用该氧化物半导体的前驱体，通过在比被氧化时成为氧化物半导体的金属与氧键合的温度且比该前驱体的利用差示热分析法(DTA)的放热峰值的温度(第2温度)更低，而且在使该粘合剂的90wt％以上分解的温度(第1温度)将上述的粘合剂加热，该粘合剂大致分解。如此进行时，在通过将此种前驱体烧成而得到的氧化物半导体层中，能够高准确性地抑制以碳杂质为代表的杂质的残留。另外，认为通过在第1温度加热使得粘合剂大致分解，在其后的第2温度进行烧成时，大致不产生粘合剂的分解过程，同时进行大致特化为金属与氧键合的反应。其结果，通过使用该氧化物半导体的前驱体而形成氧化物半导体层，能够减少裂纹的生成，同时能够实现具有电特性及稳定性的半导体元件和电子装置。另外，从较高准确性地抑制以碳杂质为代表的杂质的残留的观点出发，就使上述的粘合剂分解的第1温度而言，优选为使该粘合剂的95wt％以上分解的温度，更优选为使该粘合剂分解99wt％以上的温度。
另外，本发明的一种氧化物半导体层，通过使被氧化时成为氧化物半导体的金属的化合物分散在含有粘合剂的溶液中而成的氧化物半导体的前驱体层，在该金属与氧键合的温度且该前驱体的利用差示热分析法(DTA)的放热峰值即第2温度以上进行烧成而形成，而且在比其第2温度更低的第1温度，前述粘合剂的90wt％以上被分解，所述粘合剂包含脂肪族聚碳酸酯(可包含不可避免的杂质)。
根据该氧化物半导体层，通过比被氧化时成为氧化物半导体的金属与氧键合的温度且比该前驱体的利用差示热分析法(DTA)的放热峰值的温度(第2温度)更低，而且使该粘合剂的90wt％以上分解的温度(第1温度)将上述的粘合剂加热，该粘合剂大致分解。如此进行时，在此种氧化物半导体层中，能够高准确性地抑制以碳杂质为代表的杂质的残留。另外，认为通过在第1温度加热，粘合剂大致分解，由此，随后在与第2温度相同温度或大于其的温度进行烧成时，大致不产生粘合剂的分解过程，同时进行大致特化为金属与氧键合的反应。其结果，通过采用该氧化物半导体层，能够减少裂纹的生成，同时能够实现具有电特性及稳定性的半导体元件和电子装置。另外，从较高准确性地抑制以碳杂质为代表的杂质的残留的观点出发，就使上述的粘合剂分解的第1温度而言，优选为使该粘合剂的95wt％以上分解的温度，更优选为使该粘合剂分解99wt％以上的温度。
另外，本申请的所谓“基板”，不限定于板状体的基础，也包含其它形态的基础或母材。而且，本申请的“层”，不仅是层也包含膜的概念。相反地，本申请的“膜”，不仅是膜也包含层的概念。而且，本申请后述的各实施方式，所谓“涂布”，指借助低能源制程、即印刷法和涂布法在基板上形成层。
发明效果
根据本发明的一种氧化物半导体层的制造方法，在所制造的氧化物半导体层中，能够高准确性地抑制以碳杂质为代表的杂质的残留。其结果，能够减少裂纹的生成，同时能够实现具有电特性及稳定性的半导体元件和电子装置。而且，根据该氧化物半导体层的制造方法，能够实现低能源制程。另外，根据本发明的一种氧化物半导体的前驱体，能够形成可高准确性地抑制以碳杂质为代表的杂质的残留的氧化物半导体层。另外，根据本发明的一种氧化物半导体层，在该氧化物半导体层中，能够高准确性地抑制以碳杂质为代表的杂质的残留。因而，根据本发明的一种氧化物半导体的前驱体或氧化物半导体层，能够减少裂纹的生成，同时能够实现具有电特性及稳定性的半导体元件和电子装置。
附图说明
图1是显示本发明的第1实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图2是显示本发明的第1实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图3是显示本发明的第1实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图4是显示本发明的第1实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图5是显示本发明的第1实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图6是显示本发明的第1实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图7是显示本发明的第1实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图8是显示本发明的第1实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图9是显示本发明的第1实施方式的薄膜晶体管的整体结构及其制造方法的一个过程的剖面示意图。
图10是显示本发明的实施例的氧化物半导体层的厚度的变化的图表。
图11是本发明的实施例的氧化物半导体层的表面的光学显微镜照片。
图12是本发明的比较例的氧化物半导体层的表面的光学显微镜照片。
图13是显示本发明的实施例的构成用于形成薄膜晶体管的通道的氧化物半导体的前驱体的含有铟-锌的溶液的TG-DTA特性的图表。
图14是显示本发明的实施例的用于形成薄膜晶体管的通道部的粘合剂溶液的TG-DTA特性的图表。
图15是显示相当于本发明的第1实施方式的实施例的薄膜晶体管的通道的Vg-Id特性测定系统的图。
图16是显示相当于本发明的第1实施方式的实施例的薄膜晶体管的通道的Vg-Id特性的图表。
图17是显示相当于本发明的第1实施方式的变形例的实施例的薄膜晶体管的通道的Vg-Id特性的图表。
图18是显示本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图19是显示本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图20是显示本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图21是显示本发明的第2实施方式的薄膜晶体管的制造方法的一个过程的剖面示意图。
图22是显示本发明的第2实施方式的薄膜晶体管的整体结构及其制造方法的一个过程的剖面示意图。
具体实施方式
基于附加附图而详细地叙述本发明的实施方式的氧化物半导体的前驱体、氧化物半导体层、半导体元件、及电子装置与它们的制造方法。另外，在该说明时，在全图的范围，只要未特别提及，相同部分附加相同的元件符号。另外，在图中，本实施方式的要素未必保持互相的缩尺而记载。而且，可能将一部分的符号省略用于容易观看各附图。
<第1实施方式>
1.本实施方式的薄膜晶体管的整体结构
图1至图8分别是显示半导体元件的一例的薄膜晶体管100的制造方法的一个过程的剖面示意图。另外，图9是显示本实施方式的薄膜晶体管100的制造方法的一个过程及整体结构的剖面示意图。如图9所示，在本实施方式的薄膜晶体管100中，在基板10上，从下层根据顺序层叠有栅极电极20、栅极绝缘层34、通道44、源极电极5百及漏极电极56。另外，具有该半导体元件的电子装置(例如，便携式终端设备和信息家电、或其它已知的电化制品)的提供或实现，只要是理解本实施方式的半导体元件的本领域技术人员，不需要特别地说明即能够充分地理解。
另外，薄膜晶体管100采用所谓下栅极结构，但是本实施方式不限于该结构。因而，本领域技术人员基于通常的技术常识且参照本实施方式的说明，借助变更工序的顺序，能够形成上栅极结构。另外，就本申请的温度的表示而言，如未特别说明，在与基板接触的加热器的情形下，表示其设定温度，在与基板非接触的加热器的情形下，表示加热对象物的表面附近的温度。另外，为了将附图简略化，省略记载从各电极的引出电极的图案化。
本实施方式的基板10，没有特别限定，可使用通常半导体元件所使用的基板。例如，可应用于包含高耐热玻璃、SiO2/Si基板(即，在硅基板上形成有氧化硅膜的基板)、氧化铝(Al2O3)基板、STO(SrTiO)基板、在Si基板的表面上透过SiO2层及Ti层而形成有STO(SrTiO)层的绝缘性基板等、及半导体基板(例如，Si基板、SiC基板、Ge基板等)的各种绝缘性基材。另外，绝缘性基板包含例如由聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯等聚酯类、聚烯烃类、乙酸纤维素、聚碳酸酯、聚酰胺、聚酰亚胺、聚酰胺酰亚胺、聚砜、芳纶(Aramid)、芳香族聚酰胺等的材料所构成的膜片或薄片。另外，基板的厚度没有特别限定，例如3μm以上且300μm以下。另外，基板可为硬质也可为挠性。
(1)栅极电极的形成
栅极电极20的材料为可应用例如，铂、金、银、铜、铝、钼、钯、钌、铱、钨等高熔点金属、或其合金等的金属材料、含有钌氧化物的导电性的金属氧化物、或p+-硅层和n+-硅层。在本实施方式中，如图1所示，栅极电极20使用已知的溅镀法和CVD法形成在基材的SiO2/Si基板(以下，也简称“基板”)10上。
(2)栅极绝缘层的形成
另外，在本实施方式的薄膜晶体管100中，栅极绝缘层34将以含有硅(Si)的前驱体(例如，聚硅氮烷(polysilazane))作为溶质的栅极绝缘层用前驱体溶液设作起始材料的硅氧化物(但是，可包含不可避免的杂质。以下，不限定于该材料的氧化物，针对其它材料的氧化物也相同)。
在本实施方式中，如图2所示，借助使用低能源制程(例如，印刷法或旋转涂布法)在栅极电极层20上涂布上述的栅极绝缘层用前驱体溶液，来形成栅极绝缘层用前驱体层32。随后，将栅极绝缘层用前驱体层32进行例如在大气中于400℃加热预定时间(例如，2小时)的烧成工序。其结果，如图3所示，在栅极电极20上形成硅氧化物层的栅极绝缘层34。另外，本实施方式的栅极绝缘层34厚度例如大约100nm。
(3)通道的形成
本实施方式的通道44通过将氧化物半导体的前驱体层(以下，也称为“氧化物半导体的前驱体层”或“前驱体层”)烧成而形成，其中该氧化物半导体的前驱体层是使被氧化时成为氧化物半导体的金属的化合物(也称为“金属化合物”)分散在含有粘合剂(可包含不可避免的杂质。以下相同)的溶液中而成的，所述粘合剂包含脂肪族聚碳酸酯。
在此，上述的金属化合物的一个例子，为被氧化时成为氧化物半导体(可含有不可避免的杂质)的金属具有配位有配体的结构(代表性的是络合物结构)的材料。例如，本实施方式的金属化合物也能够包含金属有机酸盐、金属无机酸盐、金属卤化物、或各种金属烷氧化物。另外，作为代表性金属化合物的例子，可举出使乙酰丙酮酸铟及氯化锌溶解在丙酸而成的溶液。通过将该溶液烧成能够形成氧化物半导体的铟-锌氧化物(以下，也称为“InZnO”)。
另外，作为被氧化时成为氧化物半导体(可包含不可避免的杂质)的金属的例子，可举出选自由铟、锡、锌、镉、钛、银、铜、钨、镍、铟-锌、铟-锡、铟-镓-锌、锑-锡、镓-锌所组成的组中的1种或2种以上。但是，从根据以往本申请发明人等充分理解的元件性能、稳定性等的观点出发，优选为采用铟、铟-锌作为被氧化时成为氧化物半导体的金属。
通过本实施方式的材料的选定，相较于使粘合剂分解的温度，该金属与氧键合的温度且差示热分析法(DTA)的放热峰值的温度(第2温度)充分地高；或是相较于该放热峰值的温度(第2温度)，使粘合剂分解的温度充分地低，因而能够较高准确性地将粘合剂分解90wt％以上(更优选为95wt％以上，进一步优选为99wt％以上、最优选为99.9wt％以上)。
另外，氧化物半导体的相状态，没有特别限定。例如，可为结晶状或多结晶状、或非晶状的任一种。另外，作为结晶成长的结果，树枝状或鳞片状的结晶的情况，均是本实施方式能够采用的一种相状态。而且，也未特定图案化后的形状(例如，球状、椭圆状、矩形状)自不待言。
其次，说明本实施方式的粘合剂及含有粘合剂的溶液。
在本实施方式中，能够使用热分解性良好的吸热分解型的脂肪族聚碳酸酯作为粘合剂。另外，粘合剂的热分解反应为吸热反应，可通过差示热分析法(DTA)来确认。因为此种脂肪族聚碳酸酯氧含量高、能够在比较低温下分解成为低分子化合物，所以非常有助于减少在氧化物半导体层中以碳杂质为代表的杂质的残留量。
另外，在本申请中，含有粘合剂的溶液所采用的有机溶剂，只要能够将脂肪族聚碳酸酯溶解的有机溶剂，则没有特别限定。有机溶剂的具体例，有二乙二醇单乙基醚乙酸酯、α-萜品醇(α-terpineol)、β-萜品醇、N-甲基-2-吡咯烷酮、异丙醇、二乙二醇单丁基醚乙酸酯、二乙二醇单丁基醚、甲苯、环己烷、甲乙酮、碳酸二甲酯、碳酸二乙酯、碳酸丙二醇酯等。这些有机溶剂之中，从沸点为适度地较高、在室温的蒸发较少、在将所得到的氧化物半导体的前驱体烧成时能够均匀地除去有机溶剂的观点，能够适合使用二乙二醇单乙基醚乙酸酯、α-萜品醇、N-甲基-2-吡咯烷酮、及碳酸丙二醇酯。
本实施方式的包含金属化合物、粘合剂及有机溶剂的前驱体的制造方法，没有特别限定。例如，能够采用将金属化合物、粘合剂及有机溶剂的各成分使用以往已知的搅拌方法进行搅拌而均匀地分散、溶解的方法。另外，将使含有金属化合物的有机溶剂及粘合剂溶解在有机溶剂而成的溶液，使用以往已知的搅拌方法进行搅拌而得到前驱体的方法，也是能够采用的一个形态。
上述的已知的搅拌方法包含例如：使用搅拌机而混合的方法；或借助使用填充有陶瓷球的碾磨机等的装置且使其旋转及/或振动来混炼的方法。
另外，从使金属化合物的分散性提升的观点，含有粘合剂的溶液也能够根据所需要而进一步添加分散剂、塑化剂等。
上述的分散剂的具体例，有甘油、山梨聚糖等多元醇醚；二乙二醇、三乙二醇、二丙二醇、三丙二醇、聚乙二醇、聚丙二醇等聚醚多元醇；聚乙烯亚胺(polyethylene imine)等胺；聚丙烯酸、聚甲基丙烯酸等聚(甲基)丙烯酸树脂；异丁烯或苯乙烯与顺丁烯二酸酐的共聚物、及其胺盐等。
上述的塑化剂的具体例，有聚醚多元醇、邻苯二甲酸酯等。
另外，形成本实施方式的氧化物半导体的前驱体层的方法没有特别限定。使用低能源制程来形成层是更优选的一个形态。更具体地，能够使用凹版印刷、丝网印刷、平版印刷、喷墨印刷等印刷法、或辊涂布、模涂布、气动刮刀涂布、刮板涂布、旋转涂布、逆辊涂布、凹版涂布等涂布法等。特别是优选为借助使用简便的方法的旋转涂布法、及丝网印刷而涂布在基板来形成氧化物半导体的前驱体层。
因此，如图4所示，借助低能源制程在栅极绝缘层34上，换言之，在基板10的上方形成通道用前驱体层42。另外，氧化物半导体的前驱体层即通道用前驱体层42的厚度(湿；wet)没有特别限定。
随后，就预烧成(也称为“第1预烧成”)工序而言，通过在例如150℃加热预定时间(例如3分钟)，形成厚度为大约600nm的通道用前驱体层42。该第1预烧成工序的目的，主要是将栅极绝缘层34上的通道用前驱体层42固定，进行后述的第2预烧成工序时，也能够将第1预烧成工序省略。
在本实施方式中，随后，为了使通道用前驱体层42中的粘合剂分解，在预定温度(第1温度)来进行第2预烧成工序(干燥工序)。在本实施方式的第2预烧成工序中，在使粘合剂的90wt％以上分解的第1温度进行加热。该第2预烧成工序与后述的正式烧成(烧成工序)相结合，而能够在最后使通道用前驱体层42中，特别是以源自粘合剂的碳杂质为代表的杂质大致消失。另外，从较高准确性地抑制通道44中特别是以源自粘合剂的碳杂质的残留的观点出发，第1温度优选为使上述的粘合剂分解95wt％以上的温度，进一步优选为使该粘合剂分解99wt％以上的温度。
在此，第2预烧成工序不限于常温常压干燥。例如，只要对基板、栅极绝缘层等不造成不良影响，就可以进行加热干燥、减压干燥、减压加热干燥等加热、减压等的处理。另外，虽然第2预烧成工序是有可能对氧化物半导体层的平滑性造成影响的工序，但是由于干燥中的行为根据溶剂而不同，所以能够根据溶剂的种类而适当地选定第2预烧成工序的温度(第1温度)等的条件。
作为本实施方式的第2预烧成工序的一个例子，将通道用前驱体层42在例如180℃以上且300℃以下的范围加热预定时间(例如，30分钟)。另外，上述的预烧成例如在氧气氛围中或大气中(以下，也总称为“含氧的氛围”)进行。另外，在氮气氛围中进行第2预烧成工序也是能够采用的一个形态。
随后，就正式烧成、即“烧成工序”而言，将通道用前驱体层42，例如在含氧的氛围且在200℃以上、进一步优选为300℃以上，并且在电特性方面进一步优选为500℃以上的范围加热预定时间。其结果，如图5所示，在栅极绝缘层34上形成氧化物半导体层的通道44。另外，正式烧成后的氧化物半导体层的最后的厚度，代表性为0.01μm且以上10μm以下。特别是即便形成0.01μm左右(即，10nm左右)的非常薄的层时，也不容易产生裂纹而值得特别指出。
在此，该烧成工序的设定温度选定以下温度：在氧化物半导体的形成过程中，将金属化合物的配体分解之后，选定该金属与氧键合的温度，同时为后述的示差热分析法(DTA)的放热峰值的温度(第2温度)以上的温度。通过该烧成工序，能够高准确性地分解及/或除去通道用前驱体层42中的粘合剂、分散剂、及有机溶剂。另外，从准确性较高地抑制正式烧成后在氧化物半导体层中以碳杂质为代表的杂质的残留的观点，相对于第1温度，第2温度为高10℃以上是更优选的一个形态。并且，通过相对于第1温度，第2温度为高50℃以上，能够准确性更高地抑制此种杂质的残留。而且，从最后的氧化物半导体层的厚度的控制性及/或实现薄层化、及减少杂质残留的观点出发，相对于第1温度，第2温度为高100℃以上为最优选的例子。另一方面，关于第2温度与第1温度的最大差异没有特别限定。
根据本案申请人等的分析，认为通过在上述的第1温度加热而粘合剂大致分解，从而在随后的第2温度以上的温度的烧成工序(正式烧成)，该粘合剂的分解过程大致不产生，同时进行大致特化为金属与氧键合的反应。即，理想上，第1温度与第2温度的作用不同，但如上所述，即便非常薄的层也不容易造成如后述的产生裂纹。
另外，在上述的第1预烧成工序、第2预烧成工序、及正式烧成(烧成工序)的任一者中，加热方法没有特别限定。例如，虽然也可使用恒温槽、电炉等以往的加热方法，特别是基板经不起热的情况，优选为使用通过热不传达至基板的方式的紫外线加热、电磁波加热和加热灯加热，只加热氧化物半导体层的方法。
在此，本实施方式的粘合剂的例子，包含丙烯酸树脂、脂肪族聚碳酸酯、聚乳酸等。这些粘合剂之中，脂肪族聚碳酸酯不仅是能够减少在烧成分解后的氧化物半导体层中所残留的分解生成物或是使其消失，而且有助于形成细致的氧化物半导体层的形成，进而能够提高以栅极绝缘层为代表的下层与氧化物半导体层的密合性。因而，采用脂肪族聚碳酸酯是本实施方式的更优选的一个形态。
另外，本实施方式所使用的脂肪族聚碳酸酯的种类没有特别限定。例如，使环氧化物与二氧化碳聚合反应而成的脂肪族聚碳酸酯也是在本实施方式中能够采用的更优选的一个形态。通过使用此种使环氧化物与二氧化碳聚合反应而成的脂肪族聚碳酸酯且通过控制脂肪族聚碳酸酯的结构，能够达成获得可使吸热分解性提升的具有所需要的分子量的脂肪族聚碳酸酯的效果。脂肪族聚碳酸酯之中，特别是从氧含量高、在比较低温分解成为低分子化合物的观点出发，脂肪族聚碳酸酯优选为选自由聚碳酸乙二醇酯、及聚碳酸丙二醇酯所组成的组中的至少1种。
另外，上述的环氧化物，只要具有与二氧化碳聚合反应而成为在主链含有脂肪族的结构的脂肪族聚碳酸酯的环氧化物，则没有特别限定。例如，环氧乙烷、环氧丙烷、1-环氧丁烷、2-环氧丁烷、异环氧丁烷、1-环氧戊烷、2-环氧戊烷、1-环氧己烷、1-环氧辛烷、1-环氧癸烷、环氧环戊烷、环氧环己烷、环氧苯乙烷(styrene oxide)、乙烯基环氧环己烷、3-苯基环氧丙烷、3,3,3-三氟环氧丙烷、3-萘基环氧丙烷、3-苯氧基环氧丙烷、3-萘氧基环氧丙烷、环氧丁烯(butadiene monoxide)、3-乙烯氧基环氧丙烷、及3-三甲基硅烷氧基环氧丙烷等环氧化物，为本实施方式可采用的一例。这些环氧化物之中，从与二氧化碳具有高聚合反应性的观点出发，可适合使用环氧乙烷、及环氧丙烷。另外，上述的各环氧化物可分别单独使用，也能够组合2种以上而使用。
上述的脂肪族聚碳酸酯的数均分子量，优选为5000～1000000，更优选为10000～500000。脂肪族聚碳酸酯的数均分子量小于5000时，作为粘合剂的效果不充分，而且在氧化物半导体层有产生裂纹、或是基板与氧化物半导体层的密合性有降低的可能性。另外，脂肪族聚碳酸酯的数均分子量大于1000000时，因为脂肪族聚碳酸酯在有机溶剂的溶解性降低，所以操作有变为困难的可能性。另外，前述的数均分子量的数值，使用在后述的实施例所示的方法所测得的值。
另外，作为上述的脂肪族聚碳酸酯的制造方法的一个例子，可采用在金属催化剂的存在下使上述的环氧化物与二氧化碳聚合反应的方法等。
而且，上述的金属催化剂的具体例为铝催化剂或锌催化剂。这些之中，因为在环氧化物与二氧化碳的聚合反应具有高聚合活性，所以能够适合使用锌催化剂。另外，锌催化剂之中，特别适合使用有机锌催化剂。
另外，上述的有机锌催化剂的具体例，有乙酸锌、二乙基锌、二丁基锌等有机锌催化剂；或是通过使伯胺、二元酚、二元的芳香族羧酸、芳香族羟酸、脂肪族二元羧酸、脂肪族一元羧酸等化合物与锌化合物反应而能够得到的有机锌催化剂等。
这些有机锌催化剂之中，因为具有较高的聚合活性，所以采用锌化合物、与脂肪族二元羧酸、脂肪族一元羧酸反应而得到的有机锌催化剂是更优选的一个形态。
而且，在聚合反应所使用的上述的金属催化剂的使用量，相对于环氧化物100质量份，优选为0.001～20质量份，更优选为0.01～10质量份。金属催化剂的使用量小于0.001质量份时，聚合反应有不容易进行的可能性。另外，金属催化剂的使用量大于20质量份时，有效果与使用量不相称且无经济性的可能性。
在上述的聚合反应中能够根据需要而使用的反应溶剂，没有特别限定。该反应溶剂能够应用各种有机溶剂。该有机溶剂的具体例，有戊烷、己烷、辛烷、癸烷、环己烷等脂肪族烃系溶剂；苯、甲苯、二甲苯等芳香族烃系溶剂；氯甲烷、二氯甲烷、氯仿、四氯化碳、1,1-二氯乙烷、1,2-二氯乙烷、氯乙烷、三氯乙烷、1-氯丙烷、2-氯丙烷、1-氯丁烷、2-氯丁烷、1-氯-2-甲基丙烷、氯苯、溴苯等卤化烃系溶剂；碳酸二甲酯、碳酸二乙酯、碳酸丙二醇酯等碳酸酯系溶剂等。
另外，从使反应顺利的观点出发，相对于环氧化物100质量份，上述的反应溶剂的使用量优选为500质量份以上且10000质量份以下。
另外，在上述的聚合反应，作为在金属催化剂的存在下使环氧化物与二氧化碳反应的方法，没有特别限定。例如，能够采用以下方法：在高压釜添加上述的环氧化物、金属催化剂、及根据必要的反应溶剂且混合之后，将二氧化碳压入且使其反应。
而且，在上述的聚合反应所使用的二氧化碳的使用压力，没有特别限定。代表性优选为0.1MPa～20MPa，更优选为0.1MPa～10MPa，进一步优选为0.1MPa～5MPa。二氧化碳的使用压力大于20MPa时，有效果与使用压力不相称且无经济性的可能性。
而且，上述的聚合反应的聚合反应温度，没有特别限定。代表性优选为30～100℃，更优选为40～80℃。聚合反应温度小于30℃时，聚合反应有需要长时间的可能性。另外，聚合反应温度大于100℃时，有产生副反应且产率降低的可能性。因为聚合反应时间根据聚合反应温度而异，所以不可一概而论，代表性优选为2小时～40小时。
聚合反应结束后，通过过滤等进行过滤分开且视需要而使用溶剂等清洗后，使其干燥而可得到脂肪族聚碳酸酯。
另外，在本实施方式中，根据本申请发明人等的研究，能够确认通过使被氧化时成为氧化物半导体的金属的化合物与粘合剂的重量比变动，也能够控制最后的通道44的厚度。已知例如能够不产生裂纹而形成可说是非常薄的层的10nm～50nm的厚度的通道44。另外，不仅是前述较薄的层，而且通过适当调整通道用前驱体层42厚度、前述的重量比等，也能够比较容易地形成50nm以上的厚度的层。另外，通常在通道所使用的层的厚度0.01μm(即10nm)以上且1μm以下，所以能够控制最后的通道44厚度的本实施方式的氧化物半导体的前驱体、与氧化物半导体层，可说是适合使用作为构成薄膜晶体管的材料。
而且，采用本实施方式的氧化物半导体的前驱体时，即便最初形成相当厚的膜(例如，10μm以上)的氧化物半导体的前驱体层，因为通过随后的烧成工序，粘合剂等能够高准确性地被分解，所以烧成后的层的厚度能够变为非常薄(例如，10nm～100nm)。而且，就即便此种较薄的层也不产生裂纹、或是能够高准确性地被抑制而言，值得特别指出。因而，得到以下的见解：不仅是能够充分地确保最初的厚度，而且最后也能够形成非常薄的层的本实施方式的氧化物半导体的前驱体、与氧化物半导体层，对于使用低能源制程和后述的压印加工(stamping process)的制程非常适合。另外，采用此种即便非常薄的层也不产生裂纹、或是能够高准确性地抑制的氧化物半导体层，极大提高本实施方式的薄膜晶体管100的稳定性。
而且，在本实施方式中，通过适当地调节上述的金属化合物的种类和组合、与粘合剂混合的比率，能够谋求提升形成通道的氧化物半导体层的电特性和稳定性。
(4)源极电极及漏极电极的形成
而且随后，如图6所示，通过已知的光刻法在通道44上形成经图案化的抗蚀膜90之后，通过已知的溅镀法在通道44及抗蚀膜90上形成ITO层50。本实施方式的标靶材例如含有5wt％氧化锡(SnO2)的ITO，且在室温～100℃的条件下形成。随后，将抗蚀膜90除去时，如图7所示，通过ITO层50在通道44上形成漏极电极56及源极电极58。
随后，通过已知的光刻法在漏极电极56、源极电极58、及通道44上形成经图案化的抗蚀膜90之后，将抗蚀膜90、漏极电极56的一部分、及源极电极58的一部分作为掩模，使用利用已知的氩(Ar)电浆的干式蚀刻法，将露出的通道44除去。其结果，通过形成经图案化的通道44而制造薄膜晶体管100。
<第1实施方式的变形例>
本实施方式的薄膜晶体管，除了在第1实施方式的通道的烧成工序(正式烧成)后，进一步进行照射紫外线的照射工序的点以外，与第1实施方式的薄膜晶体管100的制造工序及构成相同。因而，省略与第1实施方式重复的说明。
在本实施方式中，在第10实施方式的通道的烧成工序(正式烧成)后，使用已知的低压汞灯(SAMCO公司制、型号：UV-1)而照射具有185nm及254nm的波长的紫外线。随后，进行与第10实施方式的薄膜晶体管100的制造方法同样的工序。另外，在本实施方式中，紫外线的波长没有特别限定。185nm或254nm以外的紫外线也能够达成同样的效果。
<实施例>
以下，与氧化物半导体的前驱体及氧化物半导体层的制造例、实施例、及比较例的同时，使用具有氧化物半导体层的半导体元件(本实施例薄膜晶体管)的实施例而说明具体例，但是上述的各实施方式不限于这些实施例。
[制造例1](有机锌催化剂的制造)
在具备搅拌机、氮气体导入管、温度计、回流冷凝管的300mL容量的四口烧瓶，添加氧化锌8.1g(100毫摩尔)、戊二酸12.7g(96毫摩尔)、乙酸0.1g(2毫摩尔)、及甲苯130g(150mL)。接着，通过将反应系统内替换成为氮气氛围之后，将该烧瓶升温至55℃为止且在同温度搅拌4小时，来进行前述的各材料的反应处理。随后，升温至110℃为止，进一步在同温度搅拌4小时而使其共沸脱水且仅将水分除去。随后，通过将该烧瓶冷却至室温为止，来得到含有机锌催化剂的反应液。
分离取得该反应液的一部分，针对过滤得到的有机锌催化剂测定IR(ThermoNicolet Japan)股份公司制、商品名：AVATAR360)。其结果，无法观察到基于羧酸基的尖峰。
[制造例2](聚碳酸丙二醇酯的制造)
将具备搅拌机、氮气体导入管、温度计的1L容量的高压釜的系统内，预先替换成为氮气氛围之后，添加含有使用与制造例1同样的方法而得到的有机锌催化剂的反应液8.0mL(含有1.0g有机锌催化剂)、己烷131g(200mL)、及环氧丙烷46.5g(0.80摩尔)。接着，通过边搅拌边添加二氧化碳而将反应系统内替换成为二氧化碳氛围且填充二氧化碳至反应系统内成为1.5MPa为止。随后，将该高压釜升温60℃且边补充因反应而被消耗的二氧化碳边进行聚合反应6小时。
反应结束后，将高压釜冷却而脱压且过滤。随后，通过减压干燥而得到聚碳酸丙二醇酯(在本申请，也称为“PPC”)80.8g。
所得到的聚碳酸丙二醇酯，从具有下述的物性而能够鉴定。
IR(KBr)的吸收峰：1742,1456,1381,1229,1069,787(任一者的单位均是cm-1)
另外，所得到的聚碳酸丙二醇酯的数均分子量为52000。
[制造例3](氧化物半导体的前驱体的制造)
通过在50mL容量的茄型烧瓶，添加乙酰丙酮酸铟2.06g及丙酸7.94g而得到10g的第1溶液(0.5mol/kg)。同样地进行，通过在50mL容量的茄型烧瓶，添加氯化锌0.68g及2-甲氧基乙醇而得到10g的第2溶液(0.5mol/kg)。随后，通过将第1溶液及第2溶液边搅拌边慢慢地混合，最后得到铟-锌氧化物的含有铟-锌的溶液。
在50mL容量的茄型烧瓶，使在制造例2所得到的聚碳酸丙二醇酯溶解在二乙二醇单乙基醚乙酸酯中，而得到聚碳酸丙二醇酯溶液10g(6.25wt％)。
接着，在该聚碳酸丙二醇酯的溶液中，慢慢地添加上述含有铟-锌的溶液，而得到重量比10：2的氧化物半导体的前驱体。
[制造例3的变形例](氧化物半导体的前驱体的制造)
另外，制造使氧化物半导体的前驱体层(第1实施方式的通道用前驱体层42)中的聚碳酸丙二醇酯(PPC)与含有铟-锌的溶液(在本申请，也称为“InZn溶液”)的重量比不同而成的变形例。
具体而言，与上述的制造例3的例子同时，制造在以下的(a)～(c)所示的3种重量比。
(a)PPC：InZnO＝10：1.5
(b)PPC：InZnO＝10：2
(c)PPC：InZnO＝10：1
[比较例(1)对制造例3]
在制造例3中，除了不使用聚碳酸丙二醇酯以外，与制造例3同样地进行处理而得到比较用的氧化物半导体的前驱体。
[薄膜晶体管的制造例]
在本制造例中，首先在基板10上形成p+-硅层作为栅极电极20。p+-硅层通过已知的CVD法来形成。在本制造例中，基板10是SiO2/Si基板，在SiO2上具有大约10nm厚度的TiOx膜(未图示)。另外，基板10是p+-硅基板时，该基板10能够达成栅极电极的作用。
接着，在栅极电极20上通过已知的旋转涂布法，形成将以聚硅氮烷作为溶质的栅极绝缘层用前驱体溶液设为起始材料的栅极绝缘层用前驱体层32。随后，通过与第1实施方式同样地在大气中加热栅极绝缘层用前驱体层32，能够在栅极电极20上形成硅氧化物的层的栅极绝缘层34。另外，栅极绝缘层34厚度为大约109nm。
随后，通过印刷法(具体而言，丝网印刷、凸版反转印刷、压印法等)在栅极绝缘层34上形成在制造例3及其变形例所示(a)～(c)的3种氧化物半导体的前驱体层。第1预烧成工序、第2预烧成工序、及烧成工序(正式烧成)任一者均与第1实施方式相同。另外，通道44厚度为大约20nm。
另外，还制造了以下所述的制造例4((a)～(c)3种)，即，与上述通道的形成不同，对在制造例3及其变形例所示的(a)～(c)3种氧化物半导体的前驱体层，在烧成工序(正式烧成)后，使用第1实施方式的变形例所示的低压汞灯照射紫外线30分钟。
[各制造例所得到的氧化物半导体的前驱体、及氧化物半导体层的评价]
使用以下的方法进行测定且评价上述的各制造例所得到的脂肪族聚碳酸酯的数均分子量、与制造例及比较例所得到的粘合剂及氧化物半导体的前驱体层的厚度及特性。
(1)脂肪族聚碳酸酯的数均分子量
制备上述的脂肪族聚碳酸酯(制造例2的聚碳酸丙二醇酯)浓度为0.5质量％的氯仿溶液，且使用高效液相色谱法进行测定。测定后，通过与在相同条件下测定的数均分子量已知的聚苯乙烯比较，来算出分子量。另外，测定条件如下。
机种：HLC-8020
柱：GPC柱
(TOSOH股份公司的商品名：TSK GEL Multipore HXL-M)
柱温度：40℃
洗脱液：氯仿
流速：1mL/分钟
(2)氧化物半导体层的评价
作为一例，对母材的基板的附有热氧化膜的硅基板(宽度：20mm、长度：20mm、厚度：0.7mm)使用丙酮而将表面清洗。随后，使用UV处理装置(SAMCO公司制)而进行该附有热氧化膜的硅基板的表面处理，来制成试验用基板。
通过旋转涂布法在该试验用基板上，在转速1500rpm、时间20秒钟的条件下制造氧化物半导体的前驱体层，随后，在150℃干燥3分钟而将溶剂除去。所得到的氧化物半导体的前驱体层的厚度为600nm。
将所得到的氧化物半导体的前驱体层，在大气中、180℃加热，进而在该温度保持30分钟。该处理相当于在第1实施方式的第2预烧成工序。
随后，作为烧成工序(正式烧成)，使该氧化物半导体的前驱体层，在0.3分钟升温且加热至500℃为止，进而在该温度保持10分钟。随后，通过将该氧化物半导体的前驱体层空气冷却至25℃为止，而得到氧化物半导体层。
(2-1)氧化物半导体层的厚度评价
针对在上述的(a)～(c)显示的3种，使用椭圆对称法(ellipsometry)测定通过上述处理而得到的氧化物半导体层的厚度变化。图10是显示氧化物半导体层的厚度变化的图表。
(2-2)氧化物半导体层的表面形状的评价
通过使用光学显微镜观察氧化物半导体层的表面，来调查有无裂纹。在此，无法视认裂纹者评价为“圆记号(良好)”，能够显著地观察到裂纹者评价为“NG”。评价结果显示在以下的表1与图11及图12。另外，图11是在上述的制造例(3)的氧化物半导体层的表面的光学显微镜照片。另外，图12是上述的比较例(1)的氧化物半导体层的表面的光学显微镜照片。
[表1]
(2)TG-DTA(热重量测定及差示热)特性
另外，图13是显示本实施例的构成用于形成薄膜晶体管的通道的氧化物半导体的前驱体的含有铟-锌的溶液(制造例3的InZn溶液)的TG-DTA特性的图表。另外，图14是显示本实施例(制造例3)的用于形成薄膜晶体管的通道部的粘合剂溶液(制造例3的聚碳酸丙二醇酯溶液)的TG-DTA特性的图表。另外，如在图13及图14所示，各图中的实线是热重量(TG)测定结果，且图中的虚线是差示热(DTA)测定结果。
从在图13的热重量测定的结果来看，在120℃附近能够观察到可认为溶剂蒸发的、重量显著减少。另外，如图13的(X)所示，能够确认在InZn溶液的差示热测定图表的放热峰为330℃附近。因而，能够确认铟及锌是在330℃附近与氧键合的状态。因而，该330℃对应第1实施方式的第2温度。
另一方面，从图14的热重量测定的结果来看，能够观察到从140℃附近至190℃附近，由于制造例3的聚碳酸丙二醇酯溶液的溶剂消失，同时粘合剂的聚碳酸丙二醇酯本身的一部分分解或消失，使得重量显著减少。另外，认为由于该分解，聚碳酸丙二醇酯变化成为二氧化碳及水。另外，从图14所示的结果来看，能够确认在190℃附近，该粘合剂的90wt％以上被分解且被除去。因而，该190℃对应第1实施方式的第1温度。另外，更详细地观看时，得知在250℃附近，该粘合剂的95wt％以上被分解，在260℃附近，该粘合剂大致全部(99wt％以上)被分解。
如上所述，制造例3的InZn溶液与制造例2的粘合剂即聚碳酸丙二醇酯的关系，将该粘合剂为90wt％以上被分解的温度设为第1温度时，从图13及图14来看，第1温度与第2温度之差为大约140℃。如此，通过在第2温度以上的温度进行烧成工序(正式烧成)，能够高准确性地抑制氧化物半导体层中的以碳杂质为代表的杂质的残留。换言之，第1温度与第2温度之差充分(例如，100℃以上)时，能够高准确性地抑制氧化物半导体层中的以碳杂质为代表的杂质的残留。其结果，如表1所示，使其成为层状时无法视认裂纹，而且作为后述的薄膜晶体管时能够得到良好的电特性。另外，进一步重复研究及分析的结果，针对已叙述的各种粘合剂(脂肪族聚碳酸酯)及以InZn溶液为代表的最后成为氧化物半导体的各种含金属的糊剂，通过第1温度与第2温度之差为10℃以上，更优选为50℃以上，进一步优选为100℃以上，能够抑制氧化物半导体层中的以碳杂质为代表的杂质的残留。
[在薄膜晶体管的制造例所得到的电特性的评价]
调查在通道采用上述各制造例所得到的氧化物半导体的前驱体层的薄膜晶体管的特性。
(1)对应第1实施方式的薄膜晶体管的电流-电压特性
图16是显示相当于第1实施方式的实施例(在制造例3及制造例3变形例的(b))的薄膜晶体管的通道的Vg-Id特性的图表。另外，该特性的测定及后述的图17所示的Vg-Id特性的测定，能够使用如图15所示的简易的Vg-Id特性测定系统来进行。另外，图15的Vg是施加相当于栅电压的电压的端子。Vd及Vs分别是用于作为相当于漏极电极及源极电极的电极来检测电流值的端子。
如图16所示，能够确认采用本实施例(制造例3)的氧化物半导体层的薄膜晶体管的通道显示半导体的特性。因而，能够确认本实施例(制造例3)的采用氧化物半导体层的薄膜晶体管，也具备作为晶体管的良好的电特性。另外，针对制造例3及制造例3变形例的(b)以外的混合比的例子即(a)及(c)，目前无法确认作为薄膜晶体管的开关特性。
(2)对应第1实施方式的变形例的薄膜晶体管的电流-电压特性
另外，图17是显示相当于第1实施方式的变形例的三个实施例(制造例4的(a)～(c))的相当于图16的Vg-Id特性的图表。
如图17所示，本实施例(制造例4)的采用三种氧化物半导体层的薄膜晶体管的通道，任一者均能够确认显示半导体的特性。因而，通过在烧成工序(正式烧成)后，进行照射紫外线的照射工序，在至少制造例3所示的范围，能够确认不依赖于聚碳酸丙二醇酯(PPC)与InZn溶液的重量比而能够得到良好的电特性。认为这是因为通过对烧成工序后的氧化物半导体层照射紫外线，能够进一步促进氧化物半导体层中的以碳杂质为代表的被认为微量的杂质产生分解或蒸发且使其残留量进一步减少、或使该杂质消灭。
如上所述，因为能够确认本实施例的通道具有良好的电特性，所以得知本实施例的具有各通道的薄膜晶体管具备良好的电特性。
<第2实施方式>
1.薄膜晶体管200的制造方法
图18至图21分别是显示薄膜晶体管200的制造方法的一个过程的剖面示意图。另外，图22是显示本实施方式的薄膜晶体管200的制造方法的一个过程及整体结构的剖面示意图。另外，为了将附图简略化，省略针对从各电极的引出电极的图案化的记载。另外，省略与第10实施方式重复的说明。
(1)栅极电极的形成
首先，如图18所示，栅极电极20通过已知的溅镀法、光刻法、及蚀刻法形成在基板10上。另外，本实施方式的栅极电极20的材料是铂(Pt)。
(2)栅极绝缘层的形成
接着，在基板10与栅极电极20上，与第1实施方式同样地，通过低能源制程形成栅极绝缘层用前驱体层之后，通过在大气中(含有水蒸气)，加热至80℃以上且小于250℃来进行预烧成，其中该栅极绝缘层用前驱体层，将以聚硅氮烷(polysilazane)作为溶质的栅极绝缘层用前驱体溶液设为起始材料。
在本实施方式中，随后将栅极绝缘层用前驱体层，例如在大气中进行于400℃加热预定时间(例如，2小时)的烧成工序。其结果，如图19所示，在栅极电极20上形成硅氧化物的层的栅极绝缘层34。
(3)通道的形成
对在第1实施方式进行第2预烧成工序后的通道用前驱体层42，施行压印加工。首先，在栅极绝缘层34及基板10上，与第1实施方式同样地形成通道用前驱体层42。随后，与第1实施方式同样地进行第1预烧成工序及第2预烧成工序。
接着，如图20所示，在加热至80℃以上且300℃以下的状态下，使用通道用模具M1在0.1MPa以上且20MPa以下(代表性的是1MPa)的压力下对通道用前驱体层42施行压印加工。
随后，在本实施方式中，在大气压下照射电浆且将通道用前驱体层42整体进行蚀刻。具体而言，在蚀刻处理室内，在氧(O2)为50mL/分钟、氩(Ar)为0.1L/分钟、氦(He)为9L/分钟被导入的状态下，通过在施加500W的电力的条件下所形成的电浆，来进行蚀刻通道用前驱体层42蚀刻。其结果，因为未形成有图案的区域(除去对象区域)的通道用前驱体层42被除去，另一方面，形成有图案的区域的通道用前驱体层42残留一定以上的厚度，所以最后的能够图案化。随后，通过在预定时间、330℃以上且550℃以下的范围进行烧成工序(正式烧成)，如在图21所示地形成通道44。
另外，在进行第2预烧成工序之后，从容易较高准确性地实现将经施行压印加工后的通道用前驱体层42残膜(不要的部分)除去的观点，上述在大气压下进行电浆蚀刻是更优选的一个形态。通过该蚀刻工序，能够较高准确性地实现最后通道44的薄层化(例如，10nm～30nm左右)。另外，在烧成工序(正式烧成)后，对如上述通道用前驱体层42整体地进行蚀刻的工序，也是能够采用的一个形态。
(4)源极电极及漏极电极的形成
接着，与第1实施方式同样地在通道44上，通过已知的光刻法形成图案化后的抗蚀膜之后，在通道44及抗蚀膜上，通过已知的溅镀法形成ITO层。随后，将抗蚀膜除去时，如图22所示，在通道44上通过ITO层形成漏极56及源极电极58。
在本实施方式中，对得到高塑性变形能力的前驱体层施行压印加工。其结果，即便施行压印加工时的压力为0.1MPa以上且20MPa以下的较低的压力，各前驱体层可根据模具的表面形状而变形，而能够高精确度地形成所需要的压印结构。另外，通过将其压力设定为1MPa以上且20MPa以下的较低的压力范围，在施行压印加工时不容易损伤模具，同时对于大面积化也是有利的。
在此，将上述的压力设为“0.1MPa以上且20MPa以下”的范围内，基于以下的理由。首先，该压力为小于0.1MPa时，因为压力太低而有无法将各前驱体层压印的情况。另外，采用聚碳酸丙二醇酯作为粘合剂时，因为聚碳酸丙二醇酯是比较柔软的材料，所以即便0.1MPa左右也能够压印加工。另一方面，其压力达到20MPa时，因为能够充分地将前驱体层压印，所以不必施加其以上的压力。从前述的观点出发，在上述的第2实施方式的压印工序中，更优选是使用0.5MPa以上且10MPa以下的范围内的压力来施行压印加工。
如上所述，在本实施方式中，采用对通道44施行压印加工而形成压印结构的“压印工序”。通过采用该压印工序，不需要真空制程和使用光刻法的制程、或照射紫外线的制程等必需比较长时间、及/或昂贵的设备的制程。
<其它的实施方式>
在上述的第2实施方式的压印工序中，以预先对压印面会接触到的各前驱体层的表面施行脱模处理及/或对该模具的压印面施行脱模处理，随后，对各前驱体层施行压印加工为优选。通过施行此种处理，因为能够减少各前驱体层与模具之间的摩擦力，所以能够精确度更良好地对各前驱体层施行压印加工。另外，作为在脱模处理能够使用的脱模剂，能够例示表面活性剂(例如，氟系表面活性剂、硅系表面活性剂、非离子系表面活性剂等)、含氟的类金刚石碳等。
另外，在上述的各实施方式，说明具有所谓逆堆栈式结构的薄膜晶体管，但是上述的各实施方式不限定于该结构。例如，不仅是具有堆栈式结构的薄膜晶体管，源极电极、漏极电极、及通道被配置在相同平面上的具有所谓平面式结构的薄膜晶体管，也能够达成与上述的各实施方式的效果同样的效果。而且，上述的各实施方式的通道(即，氧化物半导体层)形成在基板上，也是能够采用的其它一个形态。
另外，在被揭示作为上述的一个实施例的图13中，其显示第2温度的(X)所示的峰数目为一个，但是在差示热测定的图表的放热峰不限定为一个。在构成上述各实施方式的氧化物半导体的前驱体的溶液所含有的溶质、即前驱体的材料为不同时，在差示热测定的图表的放热峰有可能形成二个以上。但是，此时因为第2温度必须至少比第1温度更高，多个放热峰之中，优选将较低温度侧的峰所示的温度设为第2温度。
如以上所述，上述的各实施方式的揭示是为了说明这些实施方式而记载，而不是为了限定本发明而记载。而且，在包含各实施方式的其它组合的本发明的范围内所存在的变形例，也被包含在权利要求书中。
产业上的可利用性
根据本发明，能够减少裂纹的生成、同时通过提供具有优异的电特性及稳定性的氧化物半导体层、及具有该氧化物半导体层的半导体元件和电子装置，而能够应用于广泛的产业领域。
符号说明
10 基板
20 栅极电极
32 栅极绝缘层用前驱体层
34 栅极绝缘层
42 通道用前驱体层
44 通道
50 ITO层
56 漏极电极
58 源极电极
90 抗蚀膜
100、200 薄膜晶体管
M1 通道用模具

Claims (16)

1.一种氧化物半导体层的制造方法，包含以下工序：
前驱体层的形成工序，将氧化物半导体的前驱体在基板上或其上方形成为层状，其中该氧化物半导体的前驱体是将被氧化时成为氧化物半导体的金属的化合物分散在含有粘合剂的溶液中而成的，所述粘合剂包含脂肪族聚碳酸酯，并可包含不可避免的杂质；以及
烧成工序，在使该粘合剂的90wt％以上分解的第1温度将所述前驱体层加热后，在比所述第1温度更高、而且为所述金属与氧键合的温度、且为所述前驱体的利用差示热分析法DTA的放热峰值即第2温度以上的温度，烧成所述前驱体层。
2.如权利要求1所述的氧化物半导体层的制造方法，其中，
所述第2温度比所述第1温度高10℃以上。
3.如权利要求1所述的氧化物半导体层的制造方法，其中，
所述第2温度比所述第1温度高50℃以上。
4.如权利要求1至3中任一项所述的氧化物半导体层的制造方法，其还包含在所述烧成工序之后，进一步照射紫外线的照射工序。
5.如权利要求1至3中任一项所述的氧化物半导体层的制造方法，其中，
所述脂肪族聚碳酸酯为环氧化物与二氧化碳聚合而成的脂肪族聚碳酸酯。
6.如权利要求1至3中任一项所述的氧化物半导体层的制造方法，其中，
所述脂肪族聚碳酸酯为选自由聚碳酸乙二醇酯、及聚碳酸丙二醇酯所组成的组中的至少1种。
7.一种氧化物半导体的前驱体，其为将被氧化时成为氧化物半导体的金属的化合物分散在含有粘合剂的溶液中而成的氧化物半导体的前驱体，所述粘合剂包含脂肪族聚碳酸酯，并可包含不可避免的杂质，
而且，在比所述金属与氧键合的温度且所述前驱体的利用差示热分析法DTA的放热峰值即第2温度更低的第1温度，所述粘合剂的90wt％以上被分解。
8.如权利要求7所述的氧化物半导体的前驱体，其中，
所述第2温度比所述第1温度高10℃以上。
9.如权利要求7所述的氧化物半导体的前驱体，其中，
所述第2温度比所述第1温度高50℃以上。
10.如权利要求7至9中任一项所述的氧化物半导体的前驱体，其中，
所述脂肪族聚碳酸酯为环氧化物与二氧化碳聚合而成的脂肪族聚碳酸酯。
11.如权利要求7至9中任一项所述的氧化物半导体的前驱体，其中，
所述脂肪族聚碳酸酯选自由聚碳酸乙二醇酯、及聚碳酸丙二醇酯所组成的组中的至少1种。
12.一种氧化物半导体层，其是通过将被氧化时成为氧化物半导体的金属的化合物分散在含有粘合剂的溶液中而成的氧化物半导体的前驱体层，在所述金属与氧键合的温度、且所述前驱体的利用差示热分析法DTA的放热峰值即第2温度以上进行烧成而形成的，其中所述粘合剂包含脂肪族聚碳酸酯，并可包含不可避免的杂质，
而且在比所述第2温度更低的第1温度，所述粘合剂的90wt％以上被分解。
13.如权利要求12所述的氧化物半导体层，其中，
所述第2温度比所述第1温度高10℃以上。
14.如权利要求12所述的氧化物半导体层，其中，
所述第2温度比所述第1温度高50℃以上。
15.一种半导体元件，其具有权利要求12至14中任一项所述的氧化物半导体层。
16.一种电子装置，其具有权利要求15所述的半导体元件。
CN201480044072.4A 2013-08-09 2014-07-04 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置 Active CN105474372B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810733814.4A CN108878267A (zh) 2013-08-09 2014-07-04 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、半导体元件及电子装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-166318 2013-08-09
JP2013166318 2013-08-09
JP2013262975 2013-12-19
JP2013-262975 2013-12-19
PCT/JP2014/067960 WO2015019771A1 (ja) 2013-08-09 2014-07-04 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810733814.4A Division CN108878267A (zh) 2013-08-09 2014-07-04 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、半导体元件及电子装置

Publications (2)

Publication Number Publication Date
CN105474372A CN105474372A (zh) 2016-04-06
CN105474372B true CN105474372B (zh) 2018-08-03

Family

ID=52461110

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810733814.4A Pending CN108878267A (zh) 2013-08-09 2014-07-04 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、半导体元件及电子装置
CN201480044072.4A Active CN105474372B (zh) 2013-08-09 2014-07-04 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810733814.4A Pending CN108878267A (zh) 2013-08-09 2014-07-04 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、半导体元件及电子装置

Country Status (9)

Country Link
US (2) US9552985B2 (zh)
EP (1) EP3032576A4 (zh)
JP (1) JP5749411B1 (zh)
KR (1) KR102147816B1 (zh)
CN (2) CN108878267A (zh)
CA (1) CA2920490C (zh)
SG (1) SG11201600622WA (zh)
TW (2) TWI614902B (zh)
WO (1) WO2015019771A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878267A (zh) * 2013-08-09 2018-11-23 国立大学法人北陆先端科学技术大学院大学 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、半导体元件及电子装置
JP6469960B2 (ja) * 2014-03-31 2019-02-13 住友精化株式会社 ポジ型フォトレジスト
EP3236488A4 (en) * 2014-12-16 2018-04-25 Japan Advanced Institute of Science and Technology Oxide precursor, oxide layer, semiconductor element, electronic device, method for producing oxide layer, and method for producing semiconductor element
US10759901B2 (en) * 2015-03-02 2020-09-01 National University Corporation Tokyo University Of Agriculture And Technology Thermally decomposable binder
US10457607B2 (en) 2015-03-30 2019-10-29 Sumitomo Seika Chemicals Co., Ltd. Binder resin composition
JP6697447B2 (ja) * 2015-04-16 2020-05-20 国立大学法人北陸先端科学技術大学院大学 エッチングマスク、エッチングマスク前駆体及び酸化物層の製造方法並びに薄膜トランジスタの製造方法
US20170082612A1 (en) * 2015-09-17 2017-03-23 Gerhard Maale Sensor device for biosensing and other applications
KR20180054633A (ko) 2015-09-18 2018-05-24 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 복합 부재 및 복합 부재의 제조 방법 및 지방족 폴리카보네이트 함유층
EP3432344A4 (en) * 2016-03-14 2019-06-19 Japan Advanced Institute of Science and Technology LAMINATE, ETCH MASK, METHOD FOR MANUFACTURING LAMINATE, METHOD FOR MANUFACTURING ETCH MASK, AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR
JP6607309B2 (ja) 2016-03-18 2019-11-20 株式会社リコー 電界効果型トランジスタの製造方法
JP6852296B2 (ja) * 2016-07-19 2021-03-31 株式会社リコー 電界効果型トランジスタの製造方法
KR20190094100A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 폴리프로필렌 카보네이트 함유 용액 및 폴리프로필렌 카보네이트 함유층
KR20190094099A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 폴리프로필렌 카보네이트 함유층 및 그 제조방법, 및 폴리프로필렌 카보네이트 함유층을 구비하는 기재
JP2019167520A (ja) 2018-03-22 2019-10-03 住友精化株式会社 ポリプロピレンカーボネート含有溶液及びポリプロピレンカーボネート含有層、並びに複合部材の製造方法
KR20190111743A (ko) 2018-03-22 2019-10-02 스미토모 세이카 가부시키가이샤 복합부재 및 그 제조방법
CN108461389B (zh) * 2018-03-29 2020-10-30 华南理工大学 一种提高半导体氧化物薄膜偏压热稳定性的方法
JP7238847B2 (ja) * 2020-04-16 2023-03-14 トヨタ自動車株式会社 半導体素子の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134547A (ja) 2005-11-11 2007-05-31 Toppan Printing Co Ltd トランジスタおよびその製造方法
GB2433646A (en) 2005-12-14 2007-06-27 Seiko Epson Corp Printing ferroelectric devices
JP2007201056A (ja) 2006-01-25 2007-08-09 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
US20080182011A1 (en) * 2007-01-26 2008-07-31 Ng Hou T Metal and metal oxide circuit element ink formulation and method
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP2009290112A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 導電性無機膜とその製造方法、配線基板、半導体装置
WO2009157535A1 (ja) * 2008-06-27 2009-12-30 出光興産株式会社 ＩｎＧａＯ3（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
US20110220895A1 (en) * 2008-11-27 2011-09-15 Konica Minolta Holdings, Inc. Thin film transistor and method of manufacturing thin film transistor
JP5558702B2 (ja) 2008-12-05 2014-07-23 ダイセル・エボニック株式会社 球状複合粒子およびその製造方法
JP2010147206A (ja) * 2008-12-18 2010-07-01 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
CN102612486A (zh) * 2009-11-25 2012-07-25 E·I·内穆尔杜邦公司 用于生产结晶铜硫属元素化物纳米颗粒的含水方法、如此生产的纳米颗粒、以及掺入了此类纳米颗粒的油墨和涂覆的基底
JP5854231B2 (ja) * 2010-07-26 2016-02-09 日産化学工業株式会社 アモルファス金属酸化物半導体層形成用前駆体組成物、アモルファス金属酸化物半導体層の製造方法及び半導体デバイスの製造方法
JP5540972B2 (ja) * 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
EP2660870A4 (en) * 2010-12-27 2014-03-05 Panasonic Corp FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
WO2012103528A2 (en) 2011-01-28 2012-08-02 Northwestern University Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films
IT1403767B1 (it) 2011-02-03 2013-10-31 Andreoli Bocchettone di scarico per impianti di evacuazione di acque meteoriche da coperture impermeabilizzate.
JP5871263B2 (ja) * 2011-06-14 2016-03-01 富士フイルム株式会社 非晶質酸化物薄膜の製造方法
JP5496995B2 (ja) * 2011-12-22 2014-05-21 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
DE102012209918A1 (de) * 2012-06-13 2013-12-19 Evonik Industries Ag Verfahren zur Herstellung Indiumoxid-haltiger Schichten
CN102751101B (zh) * 2012-07-11 2016-06-15 北京大学 一种铂/石墨烯纳米复合材料及其制备方法与应用
CN102867756A (zh) * 2012-09-27 2013-01-09 中国科学院苏州纳米技术与纳米仿生研究所 一种金属氧化物薄膜场效应晶体管有源层的制备方法
CN108878267A (zh) * 2013-08-09 2018-11-23 国立大学法人北陆先端科学技术大学院大学 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、半导体元件及电子装置

Also Published As

Publication number Publication date
JP5749411B1 (ja) 2015-07-15
US9552985B2 (en) 2017-01-24
CN108878267A (zh) 2018-11-23
US9842916B2 (en) 2017-12-12
EP3032576A1 (en) 2016-06-15
KR20160041947A (ko) 2016-04-18
EP3032576A4 (en) 2017-03-15
CA2920490C (en) 2021-04-20
US20160181098A1 (en) 2016-06-23
TWI639240B (zh) 2018-10-21
TWI614902B (zh) 2018-02-11
CA2920490A1 (en) 2015-02-12
US20170117393A1 (en) 2017-04-27
TW201511291A (zh) 2015-03-16
WO2015019771A1 (ja) 2015-02-12
JPWO2015019771A1 (ja) 2017-03-02
CN105474372A (zh) 2016-04-06
TW201813109A (zh) 2018-04-01
SG11201600622WA (en) 2016-02-26
KR102147816B1 (ko) 2020-08-25

Similar Documents

Publication Publication Date Title
CN105474372B (zh) 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置
CN105874575B (zh) 半导体器件及其制造方法以及脂肪族聚碳酸酯
CN105393312B (zh) 铜和/或铜氧化物分散体、以及使用该分散体形成的导电膜
JP6744395B2 (ja) 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法
US11133191B2 (en) Method of producing etching mask, etching mask precursor, and oxide layer, and method of manufacturing thin film transistor
JPWO2016158862A1 (ja) 整流素子、その製造方法および無線通信装置
TWI573194B (zh) 半導體用絕緣膜及使用其的有機薄膜電晶體
JP6481865B2 (ja) 酸化物の前駆体、酸化物層、半導体素子、及び電子デバイス、並びに酸化物層の製造方法及び半導体素子の製造方法
JP6441060B2 (ja) 酸化物層及びその製造方法、並びに半導体素子及びその製造方法、並びに電子デバイス
CN108495833A (zh) 新型化合物及含有其的半导体材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant