JP6173246B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP6173246B2
JP6173246B2 JP2014065521A JP2014065521A JP6173246B2 JP 6173246 B2 JP6173246 B2 JP 6173246B2 JP 2014065521 A JP2014065521 A JP 2014065521A JP 2014065521 A JP2014065521 A JP 2014065521A JP 6173246 B2 JP6173246 B2 JP 6173246B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
metal oxide
film transistor
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014065521A
Other languages
English (en)
Other versions
JP2015191893A (ja
Inventor
太郎 吉野
太郎 吉野
中川 直紀
直紀 中川
井上 和式
和式 井上
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2014065521A priority Critical patent/JP6173246B2/ja
Publication of JP2015191893A publication Critical patent/JP2015191893A/ja
Application granted granted Critical
Publication of JP6173246B2 publication Critical patent/JP6173246B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、薄膜トランジスタおよびその製造方法に関する。

近年、金属の酸化物による半導体(以下、金属酸化物半導体という)が注目されている。多くの金属酸化物は、酸素欠陥と適切なドーパントの添加により半導体の性質を示す。特に、酸化亜鉛・酸化インジウム・酸化ガリウムなどを主成分とした金属酸化物半導体は、価電子帯と伝導帯とのバンドギャップが3eV以上であり、可視光で透明であるという特徴を有している。ここで、主成分とは、非主成分よりも全体に対して存在する割合が突出した成分のことをいい、例えば非主成分よりも数十倍以上の割合で存在する成分のことをいう。

また、このような金属酸化物半導体は、原子間の結合が不秩序なアモルファス状態であっても移動度が比較的高いという特徴を有し、低温でのスパッタ法で成膜することができるという特徴を有している。

上記の特徴を活かして、金属酸化物半導体、特に酸化インジウム・酸化ガリウム・酸化亜鉛系金属酸化物半導体は、大面積の表示ディスプレイに用いられる薄膜トランジスタのチャネルへの適用が試みられている。

また、昨今の薄膜トランジスタに用いられるソース・ドレイン電極およびソース・ドレイン配線では、表示パネルの大面積化および開口率の増大化のために低抵抗化が望まれており、アルミニウムを主成分とする合金が採用されている。また、最近では、より一層の低抵抗化を図るために、銅を主成分とする合金も採用されつつある。

従来、金属酸化物半導体とソース・ドレイン電極とを接続させる工程では、酸素濃度がコントロールされた雰囲気下で金属酸化物半導体を加熱することによって金属酸化物半導体中の酸素比率を適切に整え、その後、ソース・ドレイン電極となるアルミニウム合金あるいは銅合金をスパッタリング法によって成膜していた。

金属酸化物半導体を用いて薄膜トランジスタを構成すると、金属酸化物半導体と金属薄膜からなる電極とが接触するため、金属酸化物半導体中の酸素が電極中の金属と結合し、金属酸化物半導体中の酸素が電極に引き抜かれることになってしまう。その結果、金属酸化物半導体中の酸素が不足し、物性が変わって移動度が低下するという問題があった。

特に、チャネル層の上層部に保護膜を形成する工程では、金属酸化物半導体と電極とが高温に加熱されるため、電極による酸素の引き抜きの程度が大きくなる。また、電極によって金属酸化物半導体から酸素が引き抜かれた結果、ソース・ドレイン電極と金属酸化物半導体との界面には、ソース・ドレイン電極中の金属の酸化物が形成される。例えば、ソース・ドレイン電極にアルミニウム合金を使用した場合において、ソース・ドレイン電極と金属酸化物半導体との界面には不導体である酸化アルミニウムが形成され、コンタクト抵抗の上昇を招くという問題があった。

また、ソース・ドレイン電極に銅合金を使用した場合において、ソース・ドレイン電極と金属酸化物半導体との界面には、p型である酸化銅が形成される。一般的に、酸化亜鉛・酸化インジウム・酸化ガリウムなどを主成分とする金属酸化物半導体はn型であるため、ソース・ドレイン電極と金属酸化物半導体との界面にはpn接合が形成され、コンタクト特性の不良を招くという問題があった。

一方、金属酸化物半導体は、透明導電膜として液晶ディスプレイの画素電極に使用されており、画素電極とソース・ドレイン電極との接続には、画素接続配線などの上層配線
が必要である。ここで、上層配線とは、画素電極とソース・ドレイン電極とを、当該画素電極およびソース・ドレイン電極の上層で接続するための配線のことをいう。このような構成において、ソース・ドレイン電極および上層配線にアルミニウム合金を使用すると、画素電極と上層配線との接続部に酸化アルミニウム皮膜が形成され、また、ソース・ドレイン電極と上層配線との接続部にも自然酸化膜由来の酸化アルミニウム皮膜が形成され、これらの酸化アルミニウム皮膜がコンタクト抵抗を上昇させる要因となっていた。

上記の問題の対策として、従来、ソース・ドレイン電極と金属酸化物半導体層との間に、金属酸化物半導体層よりもキャリア濃度が高いインジウム、ガリウム、および亜鉛を含む金属酸化物半導体層などの金属酸化物層をバッファ層として形成する技術が開示されている(例えば、特許文献1参照)。

特開2010−56539号公報

特許文献1では、金属酸化物層中の酸化物が絶縁物あるいはp型半導体となる金属である場合には、良好なコンタクト特性を確保することができない。

本発明は、このような問題を解決するためになされたものであり、良好なコンタクト特性を確保することが可能な薄膜トランジスタおよびその製造方法を提供することを目的とする。

上記の課題を解決するために、本発明による薄膜トランジスタは、n型の金属酸化物半導体からなるn型金属酸化物半導体層と、n型金属酸化物半導体層上に積層して形成された予め定められた金属を主成分とする層とを備え、n型金属酸化物半導体層と予め定められた金属を主成分とする層との界面には、予め定められた金属の硫化物が存在し、n型金属酸化物半導体層は、チャネル層であり、予め定められた金属を主成分とする層は、ソース・ドレイン電極であることを特徴とする。

また、本発明による薄膜トランジスタの製造方法は、(a)n型の金属酸化物半導体からなるn型金属酸化物半導体層を形成する工程と、(b)n型金属酸化物半導体層に対して6弗化硫黄ガスを用いたプラズマ照射を行う工程と、(c)工程(b)の後、n型金属酸化物半導体層のプラズマ照射を行った面上に予め定められた金属を主成分とする層を形成する工程とを備え、n型金属酸化物半導体層は、画素電極であり、予め定められた金属を主成分とする層は、画素電極とソース・ドレイン電極とを接続する接続配線である。

本発明によると、薄膜トランジスタは、n型の金属酸化物半導体からなるn型金属酸化物半導体層と、n型金属酸化物半導体層上に積層して形成された予め定められた金属を主成分とする層とを備え、n型金属酸化物半導体層と予め定められた金属を主成分とする層との界面には、予め定められた金属の硫化物が存在し、n型金属酸化物半導体層は、チャネル層であり、予め定められた金属を主成分とする層は、ソース・ドレイン電極であるため、良好なコンタクト特性を確保することが可能となる。

また、薄膜トランジスタの製造方法は、(a)n型の金属酸化物半導体からなるn型金属酸化物半導体層を形成する工程と、(b)n型金属酸化物半導体層に対して6弗化硫黄ガスを用いたプラズマ照射を行う工程と、(c)工程(b)の後、n型金属酸化物半導体層のプラズマ照射を行った面上に予め定められた金属を主成分とする層を形成する工程とを備え、n型金属酸化物半導体層は、画素電極であり、予め定められた金属を主成分とする層は、画素電極とソース・ドレイン電極とを接続する接続配線であるため、良好なコンタクト特性を確保することが可能となる。

本発明の実施の形態1による薄膜トランジスタの構成の一例を示す図である。 本発明の実施の形態1による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態1による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態1による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態1による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態1による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態1による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態1による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態1による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態1による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの構成の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態2による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの構成の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。 本発明の実施の形態3による薄膜トランジスタの製造工程の一例を示す図である。

本発明の実施の形態について、図面に基づいて以下に説明する。

<基本原理>
まず、本発明の基本原理となる技術について説明する。

標準状態で固体物質である場合において、化学結合エネルギーの大小関係は、標準生成エンタルピーの大小関係と同じである。

ここで、酸化銅(CuO)の標準生成エンタルピーは−39.84kcal/mol、硫化銅(代表例としてCuS)の標準生成エンタルピーは−11.06kcal/mol、酸化アルミニウム(コランダム型Al)の標準生成エンタルピーは−399.09kcal/mol、硫化アルミニウム(Al)の標準生成エンタルピーは−121.6kcal/molである。

上記の物質の場合は、標準生成エンタルピーの値が低い程、化学結合エネルギーが強く、化学反応が起こりやすいと考えて差し支えない。

例えば、単体の銅が酸素と結びついて酸化銅になる場合における酸化銅のなりやすさが−39.84であり、硫化銅が硫黄と銅とに分解し、分解した銅が酸素と結合して酸化銅になる場合における酸化銅のなりやすさは−39.84−(−11.06)=−28.78であると考えればよい。このように、単体の銅と硫化銅とを比較すると、硫化銅の方が明らかに酸素と結合しにくく、酸化反応が起きにくい(酸化されにくい)ことが分かる。

同様に、単体のアルミニウムが酸素と結合して酸化アルミニウムになる場合における酸化アルミニウムのなりやすさが−399.09であり、硫化アルミニウムが硫黄とアルミニウムとに分解し、分解したアルミニウムが酸素と結合して酸化アルミニウムになる場合における酸化アルミニウムのなりやすさは−399.09−(−121.6)=−277.49であると考えればよい。このように、単体のアルミニウムと硫化アルミニウムとを比較すると、硫化アルミニウムの方が酸化されにくいことが分かる。

上記の原理に基づいて、薄膜トランジスタにおけるソース・ドレイン電極を硫化銅あるいは硫化アルミニウムにすることによって、ソース・ドレイン電極に含まれる金属元素が、金属酸化物半導体に含まれる酸素原子を引き抜くことを防止し酸素引き抜きに由来する金属酸化物半導体の特性低下や、ソース・ドレイン電極と金属酸化物半導体との界面部分にp型半導体である酸化銅あるいは不導体である酸化アルミニウムが形成されることを防止し、コンタクト抵抗の低減が可能となる。

また、硫化銅あるいは硫化アルミニウムを、アルミニウム合金同士を接続する接続部分に適用することによって、配線接続部に不導体である酸化アルミニウム皮膜が形成されることを防止し、例えばバンドギャップ4.1eVのn型半導体である硫化アルミニウムを介してアルミニウム合金同士が接続されるため、良好なコンタクト特性を確保することができる。

以下の実施の形態1〜3では、硫化銅あるいは硫化アルミニウムを、ソース・ドレイン電極やアルミニウム合金同士を接続する接続部分に適用した薄膜トランジスタについて説明する。

<実施の形態1>
まず、本発明の実施の形態1による薄膜トランジスタの構成について説明する。

図1は、本実施の形態1による薄膜トランジスタの構成の一例を示す図である。

図1に示すように、薄膜トランジスタは、ガラスなどの透明絶縁性基板10と、ゲート電極20と、SiOからなるゲート絶縁膜30と、第1のチャネル層40(n型金属酸化物半導体層)と、第2のチャネル層50と、第1のソース・ドレイン電極60と、第2のソース・ドレイン電極70とを備えている。

第1のチャネル層40は、n型の金属酸化物半導体であるInGaZnOで構成されている。

第2のチャネル層50は、金属酸化物半導体であるInGaZnOが、硫化インジウム、硫化ガリウム、硫化亜鉛などの硫化物半導体によって少なくとも一種類の金属元素が固溶あるいは置換された物質で構成されている半導体膜である。

第1のソース・ドレイン電極60は、n型半導体あるいは良導体の特性を示す金属硫化物、例えば硫化銅で構成されている。すなわち、第1のソース・ドレイン電極60は、硫化銅(予め定められた金属の硫化物)を主成分としている。

ここで、硫化銅における硫黄と銅との組成比について説明する。

一般的に、硫化銅は、CuS(硫化銅(I))およびCuS(硫化銅(II))の2種類が広く知られている。実際には、天然に産出する硫化銅鉱物だけでもCuS(輝銅鉱)、Cu1.97S(デュレアイト)、Cu3928(スピオコープ鉱)、CuS(コベリン)、Cu(阿仁鉱)など、CuSとCuSとの間には多彩な組成比の組み合わせがあることが知られている。また、後述から分かるように、実際の硫黄濃度は、ソース・ドレイン電極とチャネル層との界面から離れるに従って徐々に減少する。従って、本実施の形態1では、ソース・ドレイン電極とチャネル層との界面において、銅と硫黄とのモル比が2:1〜7:8の範囲を満たす領域に硫化銅が存在するものとする。

第2のソース・ドレイン電極70は、銅(予め定められた金属)を主成分とした合金で構成されている。

次に、薄膜トランジスタの製造方法について、図2〜10を参照して説明する。

図2において、透明絶縁性基板10を洗浄液または純水を用いて洗浄し、金属膜(図示せず)を成膜する。金属膜としては、例えばCr、Mo、Ti、W、Alやこれらに他の物質を微量に添加した合金等を用いる。このうち、Al系の合金は、他の金属に比べて比抵抗値が低いため配線抵抗を低くすることができる。従って、Al系の合金は、液晶表示装置用のTFT(Thin Film Transistor、薄膜トランジスタ)基板への用途として好ましい。

本実施の形態1では、金属膜として3at%のNiを添加したAl−3at%Ni合金を、公知のアルゴン(Ar)ガスを用いたスパッタリング法によって200nmの厚さで成膜する。その後、第1回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして公知のリン酸+硝酸+酢酸を含む溶液でウェットエッチングした後にフォトレジストパターンを除去し、図3に示すようなゲート電極20を形成する。

図4において、化学的気相成膜(CVD:Chemical Vapor Deposition)法を用い、約450℃(摂氏、以下同様)の基板加熱条件下で、ゲート絶縁膜30としてSiO膜を300nm成膜する。

図5において、酸化インジウム(In)、酸化ガリウム(β−Ga)、および酸化亜鉛(ZnO)の微粉末をモル比で1:2:2となるように調製後、有機系バインダーを混ぜて圧縮整形後、仮焼成および本焼成を経て得られたスパッタリングターゲットを用い、Arに少量の酸素を混合したガスを用いてDCスパッタリングすることによってInGaZnOからなる薄膜41を200nm成膜する。

なお、図5に示す工程において、例えば、成膜にはInGaZn合金ターゲットを用い、アルゴンガスと酸素ガスとの混合ガスをスパッタガスに使用して、反応性スパッタリングにより所望の膜を成膜するようにしてもよい。

図6において、第2回目の写真製版工程でフォトレジストパターンを形成後、80℃に加熱したリン酸と硝酸と酢酸とでエッチングを行い、その後フォトレジストを剥離することによって、逆スタガ型薄膜トランジスタのチャネルとなる第1のチャネル層40を形成する。

図7において、透明絶縁性基板10の第1のチャネル層40側の上方から、6弗化硫黄(SF)ガスプラズマを照射する。プラズマ照射は、平行平板型ドライエッチング装置を使用し、アノードカップリングにてガス圧力30Pa、パワー密度1.64ワット/平方センチメートルで90秒間行う。

6弗化硫黄プラズマ処理によるフッ素ラジカルによって、第1のチャネル層40の表面に僅かに残存していたフォトレジストは分解して気化することで除去され、図7に示すように、第1のチャネル層40の表面には、6弗化硫黄プラズマから発生する硫黄ラジカルに由来する硫黄原子層61が0.5nm〜10nm程度の範囲で極薄く堆積する。

図8において、銅合金によるターゲットを用い、基板温度100℃で、DCスパッタリング法によって銅合金膜71からなる配線膜を200nm成膜する。

図9において、第3回目の写真製版工程によりフォトレジストパターンを形成し、これをマスクとして過酸化水素水などをエッチング溶液に用いたウェットエッチング法で銅合金膜71をエッチングし、その後、レジスト剥離工程を行うことによって、第2のソース・ドレイン電極70を形成する。

図10において、透明絶縁性基板10の第2のソース・ドレイン電極70側の上方から酸素プラズマ照射(Oプラズマ照射)を行い、ゲート絶縁膜30および第1のチャネル層40上であって、第2のソース・ドレイン電極70が形成されてない箇所に残存する硫黄原子層61を除去する。

ここで、酸化インジウム系の金属酸化物半導体は、成膜時や成膜後において、酸素雰囲気を制御して酸化物状態での酸素原子を僅かに欠損させることと、インジウムにより価数の大きい陽イオンとなり得る金属をドーパントとして導入させることとを行うことによって、金属酸化物半導体の内部に余剰電子を生み出し、これがキャリアとなってn型半導体の性質を示す。

従って、第1のチャネル層40のうち、ゲート絶縁膜30から離れた位置に存在し、かつゲート電極20からの電界がほとんど及ばない第1のチャネル層40の表面に対して酸素プラズマを照射することは、単に硫黄原子を除去するのみならず、金属酸化物半導体からなる第1のチャネル層40の表面の酸素欠陥を修復しキャリア数を低減させることによって、薄膜トランジスタのオフ電流を低減させる効果も得られる。

酸素プラズマ照射処理の後、図10に示す薄膜トランジスタ基板を、大気雰囲気下において300℃で120分間加熱し、第1のチャネル層40と第2のソース・ドレイン電極70との間に存在する硫黄原子層61を拡散させる。

その結果、第1のチャネル層40と第2のソース・ドレイン電極70との界面における第1のチャネル層40側には、InGaZnOと、硫化インジウム、硫化ガリウム、および硫化亜鉛との固溶体層が形成され、これが第2のチャネル層50となる。

また、第1のチャネル層40と第2のソース・ドレイン電極70との界面における第2のソース・ドレイン電極70側には、硫化銅が形成され、これが第1のソース・ドレイン電極60となる。

以降、保護膜形成、コンタクトホール穿孔、画素電極形成などの工程が続くが、これらは通常のTFT形成プロセスと同じであるので省略する。

以上のことから、本実施の形態1によれば、薄膜トランジスタの第1のチャネル層40と第2のソース・ドレイン電極70との界面において、InGaZnOと硫化インジウム、硫化ガリウム、および硫化亜鉛との固溶体である第2のチャネル層50と、良導体あるいはn型半導体の硫化銅を主成分とする第1のソース・ドレイン電極60とが形成されるため、第1のチャネル層40と第2のソース・ドレイン電極70との導通を確保することができる。

ここで、酸化インジウム(In)の標準生成エンタルピーは−221.5kcal/mol、酸化ガリウム(Ga)の標準生成エンタルピーは−257.5kcal/mol、酸化亜鉛(ZnO)の標準生成エンタルピーは−83.17kcal/molであり、硫化インジウム(InS)の標準生成エンタルピーは−40.3kcal/mol、硫化ガリウム(GaS)の標準生成エンタルピーは−56.4kcal/mol、硫化亜鉛(ZnS)の標準生成エンタルピーは−48.5kcal/molである。

従って、第2のチャネル層50は、第1のチャネル層40から第2のソース・ドレイン電極70に酸素が移動することを防ぐバリア膜としての役割を果たす効果もある。

また、図7において、プラズマ照射ガスに6弗化硫黄を使用すると、解離したプラズマのほとんどが硫黄ラジカルおよびフッ素ラジカルであり、イオンとなって解離しない。従って、第1のチャネル層40にイオン衝撃を与えず、プラズマダメージを及ぼさないというメリットがある。

これらのことから、薄膜トランジスタの動作時における酸素欠損を防止し、薄膜トランジスタの閾値シフトなどといった信頼性の低下を回避することができる。すなわち、良好なコンタクト特性を確保した薄膜トランジスタを実現することが可能となる。

<実施の形態2>
まず、本発明の実施の形態2による薄膜トランジスタの構成について説明する。

図11は、本実施の形態2による薄膜トランジスタの構成の一例を示す図である。

図11に示すように、薄膜トランジスタは、ガラスなどの透明絶縁性基板10と、ゲート電極20と、SiOからなるゲート絶縁膜30と、第1のチャネル層40(n型金属酸化物半導体層)と、第2のチャネル層50と、第1のソース・ドレイン電極62と、第2のソース・ドレイン電極72とを備えている。

第1のチャネル層40は、金属酸化物半導体であるInGaZnOで構成されている。

第2のチャネル層50は、金属酸化物半導体であるInGaZnOが、硫化インジウム、硫化ガリウム、硫化亜鉛などの硫化物半導体によって少なくとも一種類の金属元素が固溶あるいは置換された物質で構成されている半導体膜である。

第1のソース・ドレイン電極62は、硫化アルミニウム(予め定められた金属の硫化物)を主成分として構成されている。

一般的に、硫化アルミニウムの化学式はAlで表される。しかし、アルミニウムの硫化物は、厳格に定比例の組成を持つベルトナイド化合物ではなく、むしろ金属と硫黄との比率が不定比の組成をとるドルトナイド化合物である。また、後述から分かるように、実際の硫黄濃度は、ソース・ドレイン電極とチャネル層との界面から離れるに従って徐々に減少する。従って、本実施の形態2では、ソース・ドレイン電極から、ソース・ドレイン電極とチャネル層との界面を経由してチャネル層に至るまでの領域において、アルミニウムと硫黄とのモル比が少なくとも2:3を満たす領域に硫化アルミニウムが存在するものとする。

第2のソース・ドレイン電極72は、アルミニウム(予め定められた金属)を主成分として構成されている。

次に、薄膜トランジスタの製造方法について、図12〜20を参照して説明する。

図12において、透明絶縁性基板10を洗浄液または純水を用いて洗浄し、金属膜(図示せず)を成膜する。金属膜としては、例えばCr、Mo、Ti、W、Alやこれらに他の物質を微量に添加した合金等を用いる。このうち、Al系の合金は、他の金属に比べて比抵抗値が低いため配線抵抗を低くすることができる。従って、Al系の合金は、液晶表示装置用のTFT(薄膜トランジスタ)基板への用途として好ましい。

その後、第1回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして公知のリン酸+硝酸+酢酸を含む溶液でウェットエッチングした後にフォトレジストパターンを除去し、図13に示すようなゲート電極20を形成する。

図14において、化学的気相成膜(CVD)法を用い、約450℃の基板加熱条件下で、ゲート絶縁膜30としてSiO膜を300nm成膜する。

図15において、酸化インジウム(In)、酸化ガリウム(β−Ga)、および酸化亜鉛(ZnO)の微粉末をモル比で1:2:2となるように調製後、有機系バインダーを混ぜて圧縮整形後、仮焼成および本焼成を経て得られたスパッタリングターゲットを用い、Arに少量の酸素を混合したガスを用いてDCスパッタリングすることによってInGaZnOからなる薄膜41を200nm成膜する。

なお、図15に示す工程において、例えば、成膜にはInGaZn合金ターゲットを用い、アルゴンガスと酸素ガスとの混合ガスをスパッタガスに使用して、反応性スパッタリングにより所望の膜を成膜するようにしてもよい。

図16において、第2回目の写真製版工程でフォトレジストパターンを形成後、80℃に加熱したリン酸と硝酸と酢酸とでエッチングを行い、その後フォトレジストを剥離することによって、逆スタガ型薄膜トランジスタのチャネルとなる第1のチャネル層40を形成する。

図17において、アルミニウム合金によるターゲットを用い、基板温度100℃で、アルゴンと六弗化硫黄(SF)との混合ガスを用いてスパッタリング法によって硫化アルミニウム膜63を50nm成膜する。

図18において、アルミニウム合金によるターゲットを用い、硫化アルミニウム膜63を成膜したチャンバー内で、アルゴンガスを用いたDCスパッタリング法によってアルミニウム合金からなる金属膜73を400nm成膜する。

図19において、第3回目の写真製版工程によりフォトレジストパターンを形成し、これをマスクとしてリン酸と酢酸との混合溶液を用いた公知の組成である市販エッチャントをエッチング溶液に用いたウェットエッチング法で硫化アルミニウム膜63および金属膜73をエッチングし、その後、レジスト剥離工程を行うことによって、第1のソース・ドレイン電極62および第2のソース・ドレイン電極72を形成する。

図20において、第1のチャネル層40のうちの露出した箇所に対して、酸素プラズマ照射(Oプラズマ照射)を行い、チャネル層40上に極微量に残存する硫化アルミニウム(図示せず)を不導体である酸化アルミニウムに変化させる。

酸素プラズマ照射処理の後、図20に示す薄膜トランジスタ基板を、大気雰囲気下において300℃で120分間加熱し、第1のソース・ドレイン電極62に含まれている硫黄原子を第1のチャネル層40に拡散させる。

その結果、第1のチャネル層40では、InGaZnOと、硫化インジウム、硫化ガリウム、および硫化亜鉛との固溶体層が形成され、これが第2のチャネル層50となる。

以降、保護膜形成、コンタクトホール穿孔、画素電極形成などの工程が続くが、これらは通常のTFT形成プロセスと同じであるので省略する。

以上のことから、本実施の形態2によれば、薄膜トランジスタの第1のチャネル層40と第2のソース・ドレイン電極72との界面において、InGaZnOと硫化インジウム、硫化ガリウム、および硫化亜鉛との固溶体である第2のチャネル層50と、硫化アルミニウムを主成分とする第1のソース・ドレイン電極62とが形成されるため、第1のチャネル層40と第2のソース・ドレイン電極72との導通を確保することができる。また、薄膜トランジスタの動作時における酸素欠損を防止し、薄膜トランジスタの閾値シフトなどといった信頼性の低下を回避することができる。すなわち、良好なコンタクト特性を確保した薄膜トランジスタを実現することが可能となる。

なお、本実施の形態2では、図17に示すように、硫化アルミニウム膜63をスパッタリング法によって形成する場合について説明したが、これに限るものではない。例えば、実施の形態1と同様に、第1のチャネル層40を形成した後に6弗化硫黄プラズマ処理を行って硫黄原子を堆積させ、その後、アルミニウムを成膜してから熱拡散によって硫化アルミニウムを形成させるようにしてもよい。

<実施の形態3>
まず、本発明の実施の形態3による薄膜トランジスタの構成について説明する。

図21は、本実施の形態3による薄膜トランジスタの構成の一例を示す図である。

図21に示すように、薄膜トランジスタは、ガラスなどの透明絶縁性基板10と、ゲート電極20と、SiNからなるゲート絶縁膜30と、チャネル層42と、ソース・ドレイン接続部43と、第1のソース・ドレイン電極64と、第2のソース・ドレイン電極74と、チャネル保護膜80と、第1の画素電極90(n型金属酸化物半導体層)と、第2の画素電極91と、第1の画素接続配線100と、第2の画素接続配線101と、第3の画素接続配線102とを備えている。

チャネル層42は、i型アモルファスシリコンで構成される。

ソース・ドレイン接続部43は、リンをドーピングしたn型アモルファスシリコンで構成されている。

第1のソース・ドレイン電極64(第1の配線層)は、アルミニウム合金を主成分として構成されている。

チャネル保護膜80は、SiNを主成分として構成されている。

第1の画素電極90は、スズおよびインジウムの酸化物を主成分とした金属酸化物半導体で構成され、チャネル保護膜80上に形成されている。

第1の画素接続配線100(第2の配線層)は、アルミニウム合金(予め定められた金属)を主成分として構成され、チャネル保護膜80を跨いで第1の画素電極90と第2のソース・ドレイン電極74とを接続している。

第2のソース・ドレイン電極74、第2の画素接続配線101、および第3の画素接続配線102は、硫化アルミニウムを主成分としたn型半導体で構成されている。

一般的に、硫化アルミニウムの化学式はAlで表される。しかし、アルミニウムの硫化物は、厳格に定比例の組成を持つベルトナイド化合物ではなく、むしろ金属と硫黄との比率が不定比の組成をとるドルトナイド化合物である。また、後述から分かるように、実際の硫黄濃度は、ソース・ドレイン電極とチャネル層との界面から離れるに従って徐々に減少する。従って、本実施の形態2では、ソース・ドレイン電極から、ソース・ドレイン電極とチャネル層との界面を経由してチャネル層に至るまでの領域において、アルミニウムと硫黄とのモル比が少なくとも2:3を満たす領域に硫化アルミニウムが存在するものとする。

第2の画素電極91は、酸化スズおよび酸化インジウムと、硫化スズおよび硫化インジウムとの固溶体で構成されている。

次に、薄膜トランジスタの製造方法について、図22〜31を参照して説明する。

図22において、透明絶縁性基板10を洗浄液または純水を用いて洗浄し、金属膜(図示せず)を成膜する。

本実施の形態3では、金属膜として3at%のNiを添加したAl−3at%Ni合金を、公知のアルゴン(Ar)ガスを用いたスパッタリング法によって200nmの厚さで成膜する。その後、第1回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして公知のリン酸+硝酸+酢酸を含む溶液でウェットエッチングした後にフォトレジストパターンを除去し、図23に示すようなゲート電極20を形成する。

図24において、透明絶縁性基板10およびゲート電極20を覆うように、ゲート絶縁膜31、i型アモルファスシリコン膜44、およびn型アモルファスシリコン膜45を順次積層して形成する。

ここで、i型アモルファスシリコン膜44は、不純物を添加していないSi(i)からなる真性半導体膜であり、チャネルとなる半導体能動膜として機能する。また、n型アモルファスシリコン膜45は、不純物を添加したSi(n)からなるn型半導体膜であり、i型アモルファスシリコン膜44と後述の第1のソース・ドレイン電極64とをオーミック接触させるオーミック低抵抗膜(以下、オーミックコンタクト膜ともいう)として機能する。

具体的には、例えば化学的気相成膜法を用い、約300℃の基板加熱条件下で、ゲート絶縁膜31としてのSiN膜、i型アモルファスシリコン膜44としてのアモルファスのSi(i)膜、およびn型アモルファスシリコン膜45としてのリン(P)を不純物として添加したアモルファスのSi(n)膜を順次積層して形成する。各膜厚は、例えば、ゲート絶縁膜31を400nm、i型アモルファスシリコン膜44を150nm、n型アモルファスシリコン膜45を50nmとする。

その後、第2回目の写真製版工程で、n型アモルファスシリコン膜45の表面上にフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、公知のエッチングガス、例えばフッ素系ガスを用いたドライエッチングによってi型アモルファスシリコン膜44およびn型アモルファスシリコン膜45をエッチングし、島状にパターニングする。

図25において、フォトレジストパターンを除去し、薄膜トランジスタのパターン、すなわち薄膜トランジスタの半導体膜であるi型アモルファスシリコン膜44およびn型アモルファスシリコン膜45の島状パターンを形成する。

図26において、アルミニウム合金によるターゲットを用い、アルゴンガスを用いたDCスパッタリング法によってアルミニウム合金からなるアルミニウム合金膜65を400nm成膜する。

図27において、第3回目の写真製版工程によりフォトレジスト110のパターンを形成し、これをマスクとしてリン酸と酢酸との混合溶液を用いた公知の組成である市販エッチャントをエッチング溶液に用いたウェットエッチング法でアルミニウム合金膜65をエッチングし、第1のソース・ドレイン電極64を形成する。その後、フッ素系ガスを用いて適宜ドライエッチングを行うことによって、n型アモルファスシリコン膜45をチャネル層42の開口部から除去し、ソース・ドレイン接続部43(オーミックコンタクト膜)を形成する。

図28において、レジスト剥離工程を行ってフォトレジスト110を剥離し、第1のソース・ドレイン電極64を露出させる。

図29において、プラズマCDV法によって、SiN膜81を700nm成膜する。

その後、SiN膜81上に、画素電極としての酸化インジウムと酸化スズとの固溶体を20nm成膜した後、パターニングを施すことによって第1の画素電極900を形成する。

その後、第1の画素電極900と第1のソース・ドレイン電極64とを電気的に接続する第1の画素接続配線100を形成すべく、コンタクトホールエッチングが可能なようにフォトレジスト111にパターニングを施す。

その後、フォトレジスト111の開口部に沿って、酸素ガスおよびフッ素慶ガスによってSiN膜81をドライエッチングし、第1の画素接続配線100と第1のソース・ドレイン電極64とを接続するコンタクトホールを穿孔してチャネル保護膜80を形成した後に、公知の材料に基づく市販のレジスト剥離液でフォトレジスト111を除去する。

レジスト剥離液でフォトレジスト111を除去した段階では、フォトレジスト111に覆われていた箇所にはフォトレジスト111が微量に残っている。また、コンタクトホールの開口部における第1のソース・ドレイン電極64の表面(露出部分)は、酸化して不導体の酸化アルミニウムになっている。

そこで、全体的に6弗化硫黄ガスのプラズマを照射することによって、残存するフォトレジスト111、および露出している第1のソース・ドレイン電極64の表面に形成された酸化アルミニウムを除去するとともに、図30に示すように、6弗化硫黄プラズマに由来する硫黄原子層61を0.5nm〜10nm程度に極薄く堆積する。なお、6弗化硫黄プラズマ照射は、平行平板型ドライエッチング装置を使用し、アノードカップリングにてガス圧力30Pa、パワー密度1.64ワット/平方センチメートルで90秒間行う。

図31において、アルミニウム合金を主成分とする金属膜を30nm成膜し、パターニングを施すことによって第1の画素接続配線100を形成する。

その後、透明絶縁性基板10の硫黄原子層61側の上方から酸素プラズマ照射(Oプラズマ照射)を行い、第1の画素接続配線100と第1のソース・ドレイン電極64との界面、および第1の画素接続配線100と第1の画素電極900との界面以外に存在する硫黄原子層61を除去する。なお、酸素プラズマ照射は、平行平板型ドライエッチング装置を使用し、カソードカップリングにて酸素圧力20Pa、パワー密度1.64ワット/平方センチメートルで60秒間行う。

その後、図31に示す薄膜トランジスタ基板を、350℃で3時間アニール処理を行い、第1の画素接続配線100と第1のソース・ドレイン電極64との界面に存在する硫黄原子層61の硫黄原子を拡散させ、硫化アルミニウムを主成分とするn型半導体である第2のソース・ドレイン電極74、および第2の画素接続配線101を形成する。また、第1の画素接続配線100と第1の画素電極900との界面に存在する硫黄原子層61の硫黄原子を拡散させ、第3の画素接続配線102を形成し、かつ酸化スズおよび酸化インジウムと、硫化スズおよび硫化インジウムとの固溶体である第2の画素電極91を形成する。

ここで、酸化スズ(SnO)の標準生成エンタルピーは−138.8kcal/mol、硫化スズ(SnS)の標準生成エンタルピーは−40.0kcal/molである。従って、上述のインジウム、ガリウム、あるいは亜鉛の場合と同様に、スズの場合でも硫化物の生成は酸化反応を抑制する作用がある。

以上のことから、本実施の形態3によれば、第1の画素接続配線100と第1のソース・ドレイン電極64との界面、および第1の画素接続配線100と第1の画素電極900との界面に硫化アルミニウムが存在するように構成しているため、良好なコンタクト特性を確保した薄膜トランジスタを実現することが可能となる。

なお、本実施の形態3では、第1の画素接続配線100にアルミニウム合金を使用したが、銅合金を使用しても同様の効果が得られる。この場合、第1の画素接続配線100と第1のソース・ドレイン電極64との界面、および第1の画素接続配線100と第1の画素電極900との界面には、硫化銅が存在することになる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

10 透明絶縁性基板、20 ゲート電極、30 ゲート絶縁膜、31 ゲート絶縁膜、40 第1のチャネル層、41 薄膜、42 チャネル層、43 ソース・ドレイン接続部、44 i型アモルファスシリコン、45 n型アモルファスシリコン、50 第2のチャネル層、60 第1のソース・ドレイン電極、61 硫黄原子層、62 第1のソース・ドレイン電極、63 硫化アルミニウム膜、64 第1のソース・ドレイン電極、65 アルミニウム合金膜、70 第2のソース・ドレイン電極、71 銅合金膜、72 第2のソース・ドレイン電極、73 金属膜、74 第2のソース・ドレイン電極、80 チャネル保護膜、90 第1の画素電極、91 第2の画素電極、100 第1の画素接続配線、101 第2の画素接続配線、102 第3の画素接続配線、110 フォトレジスト、111 フォトレジスト。

Claims (7)

  1. n型の金属酸化物半導体からなるn型金属酸化物半導体層と、
    前記n型金属酸化物半導体層上に積層して形成された予め定められた金属を主成分とする層と、
    を備え、
    前記n型金属酸化物半導体層と前記予め定められた金属を主成分とする層との界面には、前記予め定められた金属の硫化物が存在し、
    前記n型金属酸化物半導体層は、チャネル層であり、
    前記予め定められた金属を主成分とする層は、ソース・ドレイン電極であることを特徴とする、薄膜トランジスタ。
  2. n型の金属酸化物半導体からなるn型金属酸化物半導体層と、
    前記n型金属酸化物半導体層上に積層して形成された予め定められた金属を主成分とする層と、
    を備え、
    前記n型金属酸化物半導体層と前記予め定められた金属を主成分とする層との界面には、前記予め定められた金属の硫化物が存在し、
    前記n型金属酸化物半導体層は、画素電極であり、
    前記予め定められた金属を主成分とする層は、前記画素電極とソース・ドレイン電極とを接続する接続配線であることを特徴とする、薄膜トランジスタ。
  3. 前記予め定められた金属は、銅であることを特徴とする、請求項1または2に記載の薄膜トランジスタ。
  4. 前記予め定められた金属は、アルミニウムであることを特徴とする、請求項1または2に記載の薄膜トランジスタ。
  5. (a)n型の金属酸化物半導体からなるn型金属酸化物半導体層を形成する工程と、
    (b)前記n型金属酸化物半導体層に対して6弗化硫黄ガスを用いたプラズマ照射を行う工程と、
    (c)前記工程(b)の後、前記n型金属酸化物半導体層の前記プラズマ照射を行った面上に予め定められた金属を主成分とする層を形成する工程と、
    を備え
    前記n型金属酸化物半導体層は、画素電極であり、
    前記予め定められた金属を主成分とする層は、前記画素電極とソース・ドレイン電極とを接続する接続配線である、薄膜トランジスタの製造方法。
  6. 前記予め定められた金属は、銅であることを特徴とする、請求項に記載の薄膜トランジスタの製造方法。
  7. 前記予め定められた金属は、アルミニウムであることを特徴とする、請求項に記載の薄膜トランジスタの製造方法。
JP2014065521A 2014-03-27 2014-03-27 薄膜トランジスタおよびその製造方法 Active JP6173246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014065521A JP6173246B2 (ja) 2014-03-27 2014-03-27 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014065521A JP6173246B2 (ja) 2014-03-27 2014-03-27 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015191893A JP2015191893A (ja) 2015-11-02
JP6173246B2 true JP6173246B2 (ja) 2017-08-02

Family

ID=54426197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014065521A Active JP6173246B2 (ja) 2014-03-27 2014-03-27 薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6173246B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559215B1 (en) * 2015-12-23 2017-01-31 Intel Corporation Method and apparatus for making p-channel thin film transistors for OLED and LED active matrix flat panel displays

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193071A (ja) * 1993-12-27 1995-07-28 Citizen Watch Co Ltd 半導体装置の製造方法
JPH08167608A (ja) * 1994-12-15 1996-06-25 Furon Tec:Kk 配線構造および液晶素子
JP2008311586A (ja) * 2007-06-18 2008-12-25 Omron Corp アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
JP5948814B2 (ja) * 2011-11-25 2016-07-06 ソニー株式会社 トランジスタ、表示装置および電子機器
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US9496287B2 (en) * 2012-08-02 2016-11-15 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
JP6103854B2 (ja) * 2012-08-10 2017-03-29 三菱電機株式会社 薄膜トランジスタ基板

Also Published As

Publication number Publication date
JP2015191893A (ja) 2015-11-02

Similar Documents

Publication Publication Date Title
JP5788942B2 (ja) 半導体装置の作製方法
KR101824124B1 (ko) 반도체 장치 및 그 제작 방법
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
US9306072B2 (en) Oxide semiconductor layer and semiconductor device
JP6325146B2 (ja) 半導体装置の作製方法
US20070054507A1 (en) Method of fabricating oxide semiconductor device
JP6363761B2 (ja) 半導体装置
US9153702B2 (en) Semiconductor device, power circuit, and manufacturing method of semiconductor device
JP5099740B2 (ja) 薄膜トランジスタ
Kwon et al. Recent progress in high performance and reliable n-type transition metal oxide-based thin film transistors
TWI623104B (zh) 半導體裝置及其製造方法
KR101479917B1 (ko) 박막 트랜지스터 및 그 제작 방법, 및 반도체 장치
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
US20110260157A1 (en) Semiconductor device, thin film transistor and a method for producing the same
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP5671308B2 (ja) 半導体装置
JP4166105B2 (ja) 半導体装置およびその製造方法
JP6595144B1 (ja) 半導体装置の作製方法
JP6145203B2 (ja) 半導体装置
JP5568267B2 (ja) 半導体装置
TWI501403B (zh) A thin film transistor structure, and a thin film transistor and a display device having the same
TW200941727A (en) Field effect transistor, semiconductor device and semiconductor device manufacturing method
TW201248783A (en) Wiring structure and sputtering target
US8390044B2 (en) Non-linear element, display device including non-linear element, and electronic device including display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170704

R150 Certificate of patent or registration of utility model

Ref document number: 6173246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150