JP5483151B2 - 薄膜素子およびその製造方法 - Google Patents
薄膜素子およびその製造方法 Download PDFInfo
- Publication number
- JP5483151B2 JP5483151B2 JP2009051538A JP2009051538A JP5483151B2 JP 5483151 B2 JP5483151 B2 JP 5483151B2 JP 2009051538 A JP2009051538 A JP 2009051538A JP 2009051538 A JP2009051538 A JP 2009051538A JP 5483151 B2 JP5483151 B2 JP 5483151B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- forming
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
この発明は薄膜素子およびその製造方法に関する。
従来の薄膜素子には、基板として、製造工程時の温度に耐えることができない材料によって形成したものを用いたものがある（例えば、特許文献１参照）。この場合の製造方法としては、まず、製造工程時の温度に耐えることができる材料からなる仮基板上に分離層を形成している。次に、分離層上に薄膜素子構成体を形成している。次に、薄膜素子構成体上に、製造工程時の温度に耐えることができない材料からなる基板を接着層を介して接着している。次に、仮基板および分離層を除去している。
ところで、特許文献１には、液晶表示装置の薄膜トランジスタパネルに適用したものが記載されている（特許文献１の図２３〜図２７参照）。この薄膜トランジスタパネルの完成した状態における画素電極の部分は、本願の図３０に示すような構造となっている。すなわち、酸化シリコンからなる下地絶縁膜１００の上面には酸化シリコンからなる層間絶縁膜１０１が設けられている。層間絶縁膜１０１の上面には酸化シリコンからなる保護膜１０２が設けられている。
保護膜１０２、層間絶縁膜１０１および下地絶縁膜１００の所定の箇所には貫通孔１０３が設けられている。貫通孔１０３の内壁面、貫通孔１０３の下部および貫通孔１０３の周囲における保護膜１０２の上面には有底筒状の画素電極（薄膜）１０４が設けられている。画素電極１０４および保護膜１０２の上面には、製造工程時の温度に耐えることができない材料からなる基板１０５が接着層１０６を介して接着されている。
次に、この薄膜トランジスタパネルの画素電極１０４の部分の製造方法について説明する。まず、図３１に示すように、製造工程時の温度に耐えることができる材料からなる仮基板１０７の上面にアモルファスシリコンからなる分離層１０８、酸化シリコンからなる下地絶縁膜１００、酸化シリコンからなる層間絶縁膜１０１および酸化シリコンからなる保護膜１０２を形成する。
次に、図３２に示すように、保護膜１０２、層間絶縁膜１０１および下地絶縁膜１００の所定の箇所に、フォトリソグラフィ法により、貫通孔１０３を形成する。次に、図３３に示すように、貫通孔１０３の内壁面、貫通孔１０３の下部および貫通孔１０３の周囲における保護膜１０２の上面に有底筒状の画素電極１０４をパターン形成する。
次に、図３４に示すように、画素電極１０４および保護膜１０２の上面に基板１０５を接着層１０６を介して接着する。次に、図３５に示すように、仮基板１０７の下側からエキシマレーザビームを照射することにより、分離層１０８から仮基板１０７を剥離可能な状態とする。次に、分離層１０８から仮基板１０７を剥離して除去する。次に、分離層１０８をエッチングして除去する。かくして、図３０に示すものが得られる。
ところで、図３２に示すように、保護膜１０２、層間絶縁膜１０１および下地絶縁膜１００の所定の箇所に、フォトリソグラフィ法により、貫通孔１０３を形成するとき、保護膜１０２等の材料である酸化シリコンと分離層１０８の材料であるアモルファスシリコンとの間にさほどエッチング選択比がとれないため、実際には、図３６（Ａ）に示すように、貫通孔１０３に対応する部分における分離層１０８の上面側にある程度の深さの凹部１０９が形成される。
この結果、図３６（Ｂ）に示すように、完成した状態では、貫通孔１０３の下部に形成された画素電極１０４は下地絶縁膜１００の下側にやや突出される。この状態では、貫通孔１０３内に形成された有底筒状の画素電極１０４の内部には接着層１０６が充填されている。しかしながら、有底筒状の画素電極１０４の内底部周辺部まで接着層１０６が確実に充填されないおそれがある。このような場合には、画素電極１０４の厚さが例えば０．０５μｍ程度と極めて薄く、且つ、画素電極１０４の底部の面積が比較的大きいので、画素電極１０４の底部周辺部１０４ａが機械的に弱くなり、破損するおそれがあるという問題がある。
そこで、この発明は、画素電極等からなる薄膜が破損しにくいようにすることができる薄膜素子およびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る薄膜素子は、下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は、下地絶縁膜と、該下地絶縁膜上に設けられたゲート絶縁膜と、を有し、前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、前記下地絶縁膜の下面に前記画素電極と同一の材料からなるドレイン配線用外部接続端子が埋め込まれ、前記ゲート絶縁膜上に、前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用接続パッド部が設けられ、前記ドレイン配線用接続パッド部は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の開口部を介して前記ドレイン配線用外部接続端子に接続され、前記ドレイン配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か上側に位置させられていることを特徴とするものである。
請求項２に記載の発明に係る薄膜素子は、請求項１に記載の発明において、前記基板はフィルム基板であることを特徴とするものである。
請求項３に記載の発明に係る薄膜素子は、下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、前記下地絶縁膜の下面に前記画素電極と同一の材料からなるゲート配線用外部接続端子が埋め込まれ、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部が設けられ、前記ゲート配線用接続パッド部は前記下地絶縁膜に設けられた別の開口部を介して前記ゲート配線用外部接続端子に接続され、前記ゲート配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か上側に位置させられていることを特徴とするものである。
請求項４に記載の発明に係る薄膜素子は、下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、前記下地絶縁膜の下面に前記画素電極と同一の材料からなるゲート配線用外部接続端子が埋め込まれ、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部が設けられ、前記ゲート絶縁膜上にゲート配線用中継配線が前記ゲート配線用外部接続端子および前記ゲート配線用接続パッド部に接続されて設けられ、前記ゲート配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か上側に位置させられていることを特徴とするものである。
請求項５に記載の発明に係る薄膜素子は、下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、前記下地絶縁膜の下面に前記薄膜としての画素電極が埋め込まれ、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用外部接続端子が設けられ、前記ドレイン配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の開口部の内壁面、前記別の開口部の下部および前記別の開口部の周囲における前記ゲート絶縁膜の上面に設けられ、前記別の開口部の下部に設けられた前記ドレイン配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か下側に突出されていることを特徴とするものである。
請求項６に記載の発明に係る薄膜素子は、下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部が設けられ、前記ゲート絶縁膜上に前記ゲート配線用接続パッド部に接続されたゲート配線用中継配線および該ゲート配線用中継配線に接続されたゲート配線用外部接続端子が設けられ、前記ゲート配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の開口部の内壁面、前記別の開口部の下部および前記別の開口部の周囲における前記ゲート絶縁膜の上面に設けられ、前記別の開口部の下部に設けられた前記ゲート配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か下側に突出されていることを特徴とするものである。
請求項７に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記画素電極を形成する工程は、前記分離層の上面に前記画素電極と同一の材料からなるドレイン配線用外部接続端子を形成する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用接続パッド部を形成し、且つ、前記ドレイン配線用接続パッド部を前記ドレイン配線用外部接続端子に接続させる工程を含み、前記下地絶縁膜の下面に平板状の前記ドレイン配線用外部接続端子が埋め込まれ、且つ、前記ドレイン配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か上側に位置させられた薄膜素子を得ることを特徴とするものである。
請求項８に記載の発明に係る薄膜素子の製造方法は、請求項７に記載の発明において、前記分離層はアモルファスシリコンによって形成し、前記仮基板および前記分離層を除去する工程は、前記仮基板の下側からレーザビームを照射して前記分離層から前記仮基板を剥離可能な状態とする工程と、前記分離層から前記仮基板を剥離して除去する工程と、前記分離層をエッチングして除去する工程とを含むことを特徴とするものである。
請求項９に記載の発明に係る薄膜素子の製造方法は、請求項７に記載の発明において、前記分離層は酸化亜鉛によって形成し、前記仮基板および前記分離層を除去する工程は、前記分離層をエッチングして除去することにより、前記仮基板を自然に剥離して除去する工程であることを特徴とするものである。
請求項１０に記載の発明に係る薄膜素子の製造方法は、請求項７に記載の発明において、前記仮基板はガラス基板であることを特徴とするものである。
請求項１１に記載の発明に係る薄膜素子の製造方法は、請求項７に記載の発明において、前記基板はフィルム基板であることを特徴とするものである。
請求項１２に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記画素電極を形成する工程は、前記分離層の上面に前記画素電極と同一の材料からなるゲート配線用外部接続端子を形成する工程を含み、前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部を形成し、且つ、前記ゲート配線用接続パッド部を前記ゲート配線用外部接続端子に接続させる工程を含み、前記下地絶縁膜の下面に平板状の前記ゲート配線用外部接続端子が埋め込まれ、且つ、前記ゲート配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か上側に位置させられた薄膜素子を得ることを特徴とするものである。
請求項１３に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記画素電極を形成する工程は、前記分離層の上面に前記画素電極と同一の材料からなるゲート配線用外部接続端子を形成する工程を含み、前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部を形成する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上にゲート配線用中継配線を前記ゲート配線用外部接続端子および前記ゲート配線用接続パッド部に接続させて形成する工程を含み、前記下地絶縁膜の下面に平板状の前記ゲート配線用外部接続端子が埋め込まれ、且つ、前記ゲート配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か上側に位置させられた薄膜素子を得ることを特徴とするものである。
請求項１４に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程の前に、前記ゲート絶縁膜および前記下地絶縁膜に貫通孔を形成する工程を有し、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線を形成し、且つ、前記貫通孔の内壁面、前記貫通孔の下部および前記貫通孔の周囲における前記ゲート絶縁膜の上面に前記ドレイン配線に接続されたドレイン配線用外部接続端子を形成する工程を含み、前記貫通孔の下部に形成された前記ドレイン配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か下側に突出された薄膜素子を得ることを特徴とするものである。
請求項１５に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部を形成する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程の前に、前記ゲート配線用接続パッド部に対応する部分における前記ゲート絶縁膜に別の開口部を形成し、且つ、その近傍における前記ゲート絶縁膜および前記下地絶縁膜に貫通孔を形成する工程を有し、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上にゲート配線用中継配線を前記別の開口部を介して前記ゲート配線用接続パッド部に接続させて形成し、且つ、前記貫通孔の内壁面、前記貫通孔の下部および前記貫通孔の周囲における前記ゲート絶縁膜の上面に前記ゲート配線用中継配線に接続されたゲート配線用外部接続端子を形成する工程を含み、前記貫通孔の下部に形成された前記ゲート配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か下側に突出された薄膜素子を得ることを特徴とするものである。
請求項２に記載の発明に係る薄膜素子は、請求項１に記載の発明において、前記基板はフィルム基板であることを特徴とするものである。
請求項３に記載の発明に係る薄膜素子は、下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、前記下地絶縁膜の下面に前記画素電極と同一の材料からなるゲート配線用外部接続端子が埋め込まれ、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部が設けられ、前記ゲート配線用接続パッド部は前記下地絶縁膜に設けられた別の開口部を介して前記ゲート配線用外部接続端子に接続され、前記ゲート配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か上側に位置させられていることを特徴とするものである。
請求項４に記載の発明に係る薄膜素子は、下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、前記下地絶縁膜の下面に前記画素電極と同一の材料からなるゲート配線用外部接続端子が埋め込まれ、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部が設けられ、前記ゲート絶縁膜上にゲート配線用中継配線が前記ゲート配線用外部接続端子および前記ゲート配線用接続パッド部に接続されて設けられ、前記ゲート配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か上側に位置させられていることを特徴とするものである。
請求項５に記載の発明に係る薄膜素子は、下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、前記下地絶縁膜の下面に前記薄膜としての画素電極が埋め込まれ、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用外部接続端子が設けられ、前記ドレイン配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の開口部の内壁面、前記別の開口部の下部および前記別の開口部の周囲における前記ゲート絶縁膜の上面に設けられ、前記別の開口部の下部に設けられた前記ドレイン配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か下側に突出されていることを特徴とするものである。
請求項６に記載の発明に係る薄膜素子は、下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部が設けられ、前記ゲート絶縁膜上に前記ゲート配線用接続パッド部に接続されたゲート配線用中継配線および該ゲート配線用中継配線に接続されたゲート配線用外部接続端子が設けられ、前記ゲート配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の開口部の内壁面、前記別の開口部の下部および前記別の開口部の周囲における前記ゲート絶縁膜の上面に設けられ、前記別の開口部の下部に設けられた前記ゲート配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か下側に突出されていることを特徴とするものである。
請求項７に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記画素電極を形成する工程は、前記分離層の上面に前記画素電極と同一の材料からなるドレイン配線用外部接続端子を形成する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用接続パッド部を形成し、且つ、前記ドレイン配線用接続パッド部を前記ドレイン配線用外部接続端子に接続させる工程を含み、前記下地絶縁膜の下面に平板状の前記ドレイン配線用外部接続端子が埋め込まれ、且つ、前記ドレイン配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か上側に位置させられた薄膜素子を得ることを特徴とするものである。
請求項８に記載の発明に係る薄膜素子の製造方法は、請求項７に記載の発明において、前記分離層はアモルファスシリコンによって形成し、前記仮基板および前記分離層を除去する工程は、前記仮基板の下側からレーザビームを照射して前記分離層から前記仮基板を剥離可能な状態とする工程と、前記分離層から前記仮基板を剥離して除去する工程と、前記分離層をエッチングして除去する工程とを含むことを特徴とするものである。
請求項９に記載の発明に係る薄膜素子の製造方法は、請求項７に記載の発明において、前記分離層は酸化亜鉛によって形成し、前記仮基板および前記分離層を除去する工程は、前記分離層をエッチングして除去することにより、前記仮基板を自然に剥離して除去する工程であることを特徴とするものである。
請求項１０に記載の発明に係る薄膜素子の製造方法は、請求項７に記載の発明において、前記仮基板はガラス基板であることを特徴とするものである。
請求項１１に記載の発明に係る薄膜素子の製造方法は、請求項７に記載の発明において、前記基板はフィルム基板であることを特徴とするものである。
請求項１２に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記画素電極を形成する工程は、前記分離層の上面に前記画素電極と同一の材料からなるゲート配線用外部接続端子を形成する工程を含み、前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部を形成し、且つ、前記ゲート配線用接続パッド部を前記ゲート配線用外部接続端子に接続させる工程を含み、前記下地絶縁膜の下面に平板状の前記ゲート配線用外部接続端子が埋め込まれ、且つ、前記ゲート配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か上側に位置させられた薄膜素子を得ることを特徴とするものである。
請求項１３に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記画素電極を形成する工程は、前記分離層の上面に前記画素電極と同一の材料からなるゲート配線用外部接続端子を形成する工程を含み、前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部を形成する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上にゲート配線用中継配線を前記ゲート配線用外部接続端子および前記ゲート配線用接続パッド部に接続させて形成する工程を含み、前記下地絶縁膜の下面に平板状の前記ゲート配線用外部接続端子が埋め込まれ、且つ、前記ゲート配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か上側に位置させられた薄膜素子を得ることを特徴とするものである。
請求項１４に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程の前に、前記ゲート絶縁膜および前記下地絶縁膜に貫通孔を形成する工程を有し、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線を形成し、且つ、前記貫通孔の内壁面、前記貫通孔の下部および前記貫通孔の周囲における前記ゲート絶縁膜の上面に前記ドレイン配線に接続されたドレイン配線用外部接続端子を形成する工程を含み、前記貫通孔の下部に形成された前記ドレイン配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か下側に突出された薄膜素子を得ることを特徴とするものである。
請求項１５に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層を形成する工程と、前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、前記薄膜上および前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に基板を、接着層を介して接着する工程と、前記仮基板および前記分離層を除去する工程と、を有し、前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部を形成する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程の前に、前記ゲート配線用接続パッド部に対応する部分における前記ゲート絶縁膜に別の開口部を形成し、且つ、その近傍における前記ゲート絶縁膜および前記下地絶縁膜に貫通孔を形成する工程を有し、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上にゲート配線用中継配線を前記別の開口部を介して前記ゲート配線用接続パッド部に接続させて形成し、且つ、前記貫通孔の内壁面、前記貫通孔の下部および前記貫通孔の周囲における前記ゲート絶縁膜の上面に前記ゲート配線用中継配線に接続されたゲート配線用外部接続端子を形成する工程を含み、前記貫通孔の下部に形成された前記ゲート配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か下側に突出された薄膜素子を得ることを特徴とするものである。
この発明によれば、絶縁膜の下面に平板状の薄膜を埋め込んでいるので、絶縁膜の下面に埋め込まれた平板状の薄膜に局所的に機械的に弱くなる部分が生じることがなく、ひいては薄膜が破損しにくいようにすることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての薄膜トランジスタパネル（薄膜素子）の要部の断面図を示す。この場合、図１の左側から右側に向かって、ドレイン配線用外部接続端子２１の部分の断面図、画素電極（薄膜）２を含む薄膜トランジスタ１２の部分の断面図、ゲート配線用外部接続端子３１の部分の断面図を示す。
図１はこの発明の第１実施形態としての薄膜トランジスタパネル（薄膜素子）の要部の断面図を示す。この場合、図１の左側から右側に向かって、ドレイン配線用外部接続端子２１の部分の断面図、画素電極（薄膜）２を含む薄膜トランジスタ１２の部分の断面図、ゲート配線用外部接続端子３１の部分の断面図を示す。
まず、画素電極２を含む薄膜トランジスタ１２の部分について説明する。窒化シリコン等の無機材料からなる下地絶縁膜１には下面より凹んだ凹部が形成されおり、該凹部内にはＩＴＯからなる平板状の画素電極２が埋め込まれている。この場合、凹部の底面は平坦であり、画素電極２の上面は平坦であることにより、両者はべた状に接触している。画素電極２の厚さは凹部の深さより小さく、画素電極２の下面は下地絶縁膜１の下面よりもやや上側に位置させられている。すなわち、平板状の画素電極２は下地絶縁膜１の下面から凹んだ状態で埋め込まれている。
下地絶縁膜１の上面の所定の箇所にはクロム等からなるゲート電極３および該ゲート電極３に接続されたゲート配線４が設けられている。ゲート電極３およびゲート配線４を含む下地絶縁膜１の上面には窒化シリコン等の無機材料からなるゲート絶縁膜５が設けられている。
ゲート電極３上におけるゲート絶縁膜５の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜６が設けられている。半導体薄膜６の上面ほぼ中央部には窒化シリコン等の無機材料からなるチャネル保護膜７が設けられている。チャネル保護膜７の上面両側およびその両側における半導体薄膜６の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層８、９が設けられている。
一方のオーミックコンタクト層８の上面およびその近傍におけるゲート絶縁膜５の上面にはクロム等からなるソース電極１０が設けられている。他方のオーミックコンタクト層９の上面にはクロム等からなるドレイン電極１１が設けられている。ここで、ゲート電極３、ゲート絶縁膜５、半導体薄膜６、チャネル保護膜７、オーミックコンタクト層８、９、ソース電極１０およびドレイン電極１１により、薄膜トランジスタ１２が構成されている。
画素電極２の所定の箇所に対応する部分におけるゲート絶縁膜５および下地絶縁膜１には第１の開口部１３が設けられている。ソース電極１０の一端部は、第１の開口部１３を介して露出された画素電極２の上面、第１の開口部１３の内壁面および第１の開口部１３の周囲におけるゲート絶縁膜５の上面に設けられている。この状態では、ソース電極１０の一端部は画素電極２に接続されている。ゲート絶縁膜５の上面の所定の箇所にはクロム等からなるドレイン配線１４がドレイン電極１１に接続されて設けられている。
次に、ドレイン配線用外部接続端子２１の部分について説明する。下地絶縁膜１の下面の所定の箇所には、画素電極２と同一の材料からなる平板状のドレイン配線用外部接続端子２１が埋め込まれている。この場合、ドレイン配線用外部接続端子２１の下面は下地絶縁膜１の下面よりもやや上側に位置させられている。すなわち、平板状のドレイン配線用外部接続端子２１は下地絶縁膜１の下面から凹んだ状態で埋め込まれている。
ドレイン配線用外部接続端子２１の中央部に対応する部分におけるゲート絶縁膜５および下地絶縁膜１には第２の開口部２２が設けられている。第２の開口部２２を介して露出されたドレイン配線用外部接続端子２１の上面、第２の開口部２２の内壁面および第２の開口部２２の周囲におけるゲート絶縁膜５の上面には、ドレイン配線１４の一端部に接続されたドレイン配線用接続パッド部２３が設けられている。この状態では、ドレイン配線用接続パッド部２３はドレイン配線用外部接続端子２１に接続されている。
次に、ゲート配線用外部接続端子３１の部分について説明する。下地絶縁膜１の下面の所定の箇所には、画素電極２と同一の材料からなる平板状のゲート配線用外部接続端子３１が埋め込まれている。この場合、ゲート配線用外部接続端子３１の下面は下地絶縁膜１の下面よりもやや上側に位置させられている。すなわち、平板状のゲート配線用外部接続端子３１は下地絶縁膜１の下面から凹んだ状態で埋め込まれている。
ゲート配線用外部接続端子３１の中央部に対応する部分における下地絶縁膜１には第３の開口部３２が設けられている。第３の開口部３２を介して露出されたゲート配線用外部接続端子３１の上面、第３の開口部３２の内壁面および第３の開口部３２の周囲における下地絶縁膜１の上面には、ゲート配線４の一端部に接続されたゲート配線用接続パッド部３３が設けられている。この状態では、ゲート配線用接続パッド部３３はゲート配線用外部接続端子３１に接続されている。
次に、図１に示す全体について説明する。薄膜トランジスタ１２、ドレイン配線１４、ドレイン配線用接続パッド部２３およびゲート絶縁膜５の上面には、製造工程時の温度に耐えることができない材料であるポリイミド系樹脂等の有機樹脂からなるフィルム基板４１の下面がエポキシ系樹脂等からなる接着層４２を介して接着されている。
次に、この薄膜トランジスタバネルの製造方法の一例について説明する。まず、図２に示すように、製造工程時の温度に耐えることができる材料、換言すれば、フィルム基板４１を除いて、図１に示す薄膜トランジスタパネルを製造する工程における最高温度よりもガラス転移点が高い材料であるガラス基板等からなる仮基板５１の上面に、プラズマＣＶＤ法により、アモルファスシリコンからなる分離層５２を成膜する。
次に、図３に示すように、分離層５２の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、画素電極２、
ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３１を形成する。この場合、画素電極２、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３１は平板状に形成され、その各上面は同一の平面上に配置されている。
ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３１を形成する。この場合、画素電極２、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３１は平板状に形成され、その各上面は同一の平面上に配置されている。
また、ＩＴＯ膜を強酸等のエッチング液を用いてウェットエッチングするとき、アモルファスシリコンからなる分離層５２はほとんど膜減りしないが、ここでは、本発明では、膜減りの影響が無いことを明確に示すために、画素電極２、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３１下以外の領域における分離層５２の膜減り量を大きく図示している。
次に、図４に示すように、画素電極２、ドレイン配線用外部接続端子２１、ゲート配線用外部接続端子３１および分離層５２の上面に、プラズマＣＶＤ法により、窒化シリコン等の無機材料からなる下地絶縁膜１を成膜する。この状態では、平板状の画素電極２、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３１は下地絶縁膜１の下面から少し突き出した位置に埋め込まれている。
次に、図５に示すように、ゲート配線用外部接続端子３１の中央部に対応する部分における下地絶縁膜１に、フォトリソグラフィ法により、第３の開口部３２を形成する。次に、図６に示すように、第３の開口部３２を介して露出されたゲート配線用外部接続端子３１の上面を含む下地絶縁膜１の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極３、該ゲート電極３に接続されたゲート配線４および該ゲート配線４の一端部に接続されたゲート配線用接続パッド部３３を形成する。
次に、図７に示すように、ゲート電極３、ゲート配線４およびゲート配線用接続パッド部３３を含む下地絶縁膜１の上面に、プラズマＣＶＤ法により、窒化シリコン等の無機材料からなるゲート絶縁膜５、真性アモルファスシリコン膜５３および窒化シリコン等の無機材料からなるチャネル保護膜形成用膜５４を連続して成膜する。次に、チャネル保護膜形成用膜５４をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜７を形成する。
次に、図８に示すように、チャネル保護膜７を含む真性アモルファスシリコン膜５３の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜５５を成膜する。次に、ｎ型アモルファスシリコン膜５５および真性アモルファスシリコン膜５３をフォトリソグラフィ法により連続してパターニングすると、図９に示すように、オーミックコンタクト層８、９および半導体薄膜６が形成される。
次に、図１０に示すように、画素電極２の所定の箇所およびドレイン配線用外部接続端子２１の中央部に対応する部分におけるゲート絶縁膜５および下地絶縁膜１に、フォトリソグラフィ法により、第１、第２の開口部１３、２２を形成する。
次に、図１１に示すように、第１の開口部１３を介して露出された画素電極２の上面、第２の開口部２２を介して露出されたドレイン配線用外部接続端子２１の上面、オーミックコンタクト層８、９の上面およびゲート絶縁膜５の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極１０、ドレイン電極１１、該ドレイン電極１１に接続されたドレイン配線１４および該ドレイン配線１４の一端部に接続されたドレイン配線用接続パッド部２３を形成する。
次に、図１２に示すように、薄膜トランジスタ１２、ドレイン配線１４、ドレイン配線用接続パッド部２３およびゲート絶縁膜５の上面に、透明なエポキシ樹脂をスピンコート法あるいはスクリーン印刷法等を用いて、上面が平坦な接着層４２を形成し、該接着層４２上に、製造工程時の温度に耐えることができない材料、換言すれば、フィルム基板４１を除いて、図１に示す薄膜トランジスタパネルを製造する工程における最高温度よりもガラス転移点が低い材料であるポリイミド系樹脂等の有機樹脂からなるフィルム基板４１を接着する。
次に、図１３に示すように、仮基板５１の下側からエキシマレーザビームを照射することにより、分離層５２から仮基板５１を剥離可能な状態とする。分離層５２を水素を含有するアモルファスシリコンによって形成した場合には、エキシマレーザビームの照射により、水素が気体となって放出され、剥離が促進される。次に、分離層５２から仮基板５１を剥離して除去する。次に、分離層５２をエッチングして除去する。かくして、図１に示す薄膜トランジスタパネルが得られる。
このようにして得られた薄膜トランジスタパネルでは、下地絶縁膜１の下面に平板状の画素電極２を埋め込んでいるので、下地絶縁膜１の下面に埋め込まれた平板状の画素電極２に局所的に機械的に弱くなる部分が生じることがなく、ひいては画素電極２の厚さが例えば０．０５μｍ程度と極めて薄く、且つ、画素電極２の全体の面積が比較的大きくても、画素電極２が破損しにくいようにすることができる。
なお、図１４を参照して明らかな如く、第１実施形態によれば、下地絶縁膜１の下面は画素電極２の下面より下方に突き出している。この突出し量は、図３において、ＩＴＯ膜をフォトリソグラフィ法によりパターニングして画素電極２を形成する際の分離層５２の膜減り量に対応するものである。図３および図１４から明らかな如く、分離層５２の膜減り量が大きいほど下地絶縁膜１の下面は画素電極２の下面からの突出し量が増大するだけであり、画素電極２が下地絶縁膜１の下面から下方に突き出すことはなく、下地絶縁膜１の下面から凹んだ状態で埋め込まれる状態が変化することがないから、本発明によれば分離層５２のエッチング選択性に拘らず同様な効果が得られるものである。
また、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３１を画素電極２と同一の材料によって形成し、且つ、その各下面の高さを同じとすることができるので、これらの外部接続端子２１、３１に接合されるドライバＬＳＩ等との接合の信頼性を高めることができる。また、ゲート配線４とドレイン配線１４との材料が異なっても、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３１の材料が同じであるので、これらの外部接続端子２１、３１に接合されるドライバＬＳＩ等との接合の信頼性をより一層高めることができる。
ところで、上記薄膜トランジスタパネルの製造方法では、図５に示すように、第３の開口部３２を形成する工程と、図１０に示すように、第１、第２の開口部１３、２２を形成する工程とが別々であるので、フォトリソグラフィ法による工程数が多くなってしまう。そこで、次に、フォトリソグラフィ法による工程数を少なくすることができる実施形態について説明する。
（第２実施形態）
図１４はこの発明の第２実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、ゲート配線用外部接続端子３１の部分を異なる構造とした点である。すなわち、下地絶縁膜１の下面の所定の箇所には、画素電極２と同一の材料からなる平板状のゲート配線用外部接続端子３１が埋め込まれている。この場合も、ゲート配線用外部接続端子３１の下面は下地絶縁膜１の下面よりもやや上側に位置させられている。
図１４はこの発明の第２実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、ゲート配線用外部接続端子３１の部分を異なる構造とした点である。すなわち、下地絶縁膜１の下面の所定の箇所には、画素電極２と同一の材料からなる平板状のゲート配線用外部接続端子３１が埋め込まれている。この場合も、ゲート配線用外部接続端子３１の下面は下地絶縁膜１の下面よりもやや上側に位置させられている。
ゲート配線用外部接続端子３１の近傍における下地絶縁膜１の上面の所定の箇所には、ゲート配線４の一端部に接続されたゲート配線用接続パッド部３３が設けられている。ゲート絶縁膜５の上面の所定の箇所にはゲート配線用中継配線３４が設けられている。ゲート配線用中継配線３４の一端部は、ゲート絶縁膜５および下地絶縁膜１に設けられた第３の開口部３３を介してゲート配線用外部接続端子３１に接続されている。ゲート配線用中継配線３４の他端部は、ゲート絶縁膜５に設けられた第４の開口部３５を介してゲート配線用接続パッド部３３に接続されている。
次に、この薄膜トランジスタバネルの製造方法の一例について説明する。この場合、図４に示す工程後に、図１５に示すように、下地絶縁膜１の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極３、該ゲート電極３に接続されたゲート配線４および該ゲート配線４の一端部に接続されたゲート配線用接続パッド部３３を形成する。
次に、図１６に示すように、ゲート電極３、ゲート配線４およびゲート配線用接続パッド部３３を含む下地絶縁膜１の上面に、プラズマＣＶＤ法により、窒化シリコン等の無機材料からなるゲート絶縁膜５、真性アモルファスシリコン膜５３および窒化シリコン等の無機材料からなるチャネル保護膜形成用膜５４を連続して成膜する。次に、チャネル保護膜形成用膜５４をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜７を形成する。
次に、図１７に示すように、チャネル保護膜７を含む真性アモルファスシリコン膜５３の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜５５を成膜する。次に、ｎ型アモルファスシリコン膜５５および真性アモルファスシリコン膜５３をフォトリソグラフィ法により連続してパターニングすると、図１８に示すように、オーミックコンタクト層８、９および半導体薄膜６が形成される。
次に、図１９に示すように、フォトリソグラフィ法により、画素電極２の所定の箇所、ドレイン配線用外部接続端子２１の中央部およびゲート配線用外部接続端子３１の中央部に対応する部分におけるゲート絶縁膜５および下地絶縁膜１に第１〜第３の開口部１３、２２、３２を形成し、且つ、ゲート配線用接続パッド部３３の中央部に対応する部分におけるゲート絶縁膜５に第４の開口部３５を形成する。
次に、図２０に示すように、第１の開口部１３を介して露出された画素電極２の上面、第２の開口部２２を介して露出されたドレイン配線用外部接続端子２１の上面、第３の開口部３２を介して露出されたゲート配線用外部接続端子３１の上面、第４の開口部３５を介して露出されたゲート配線用接続パッド部３３の上面、オーミックコンタクト層８、９の上面およびゲート絶縁膜５の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極１０、ドレイン電極１１、該ドレイン電極１１に接続されたドレイン配線１４、該ドレイン配線１４の一端部に接続されたドレイン配線用接続パッド部２３およびゲート配線用中継配線３４を形成する。
以下、上記第１実施形態の場合と同様の工程を経ると、図１４に示す薄膜トランジスタパネルが得られる。以上のように、この薄膜トランジスタパネルの製造方法では、図１９に示すように、第１〜第４の開口部１３、２２、３２、３５を同一の工程で形成しているので、上記第１実施形態の場合と比較して、フォトリソグラフィ法による工程を１回だけ少なくすることができる。
（第３実施形態）
図２１はこの発明の第３実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、ドレイン配線用外部接続端子２１の部分およびゲート配線用外部接続端子３１の部分を異なる構造とした点である。
図２１はこの発明の第３実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、ドレイン配線用外部接続端子２１の部分およびゲート配線用外部接続端子３１の部分を異なる構造とした点である。
まず、ドレイン配線用外部接続端子２１の部分について説明する。ドレイン配線用外部接続端子２１は、ゲート絶縁膜５および下地絶縁膜１の所定の箇所に設けられた第１の貫通孔６１の内壁面、第１の貫通孔６１の下部および第１の貫通孔６１の周囲におけるゲート絶縁膜５の上面に設けられている。
この場合、ドレイン配線用外部接続端子２１は、ドレイン配線１４と同一の材料によって形成され、ドレイン配線１４の一端部に接続されている。また、第１の貫通孔６１の下部に設けられたドレイン配線用外部接続端子２１は下地絶縁膜１の下側にやや突出され、この突出部分の下面は平坦となっている。
次に、ゲート配線用外部接続端子３１の部分について説明する。ゲート配線用外部接続端子３１は、ゲート絶縁膜５および下地絶縁膜１の所定の箇所に設けられた第２の貫通孔６２の内壁面、第２の貫通孔６２の下部および第２の貫通孔６２の周囲におけるゲート絶縁膜５の上面に設けられている。この場合、ゲート配線用外部接続端子３１はドレイン配線１４と同一の材料によって形成されている。
下地絶縁膜１の上面の所定の箇所には、ゲート配線４の一端部に接続されたゲート配線用接続パッド部３３が設けられている。ゲート絶縁膜５の上面の所定の箇所にはゲート配線用中継配線３４が設けられている。ゲート配線用中継配線３４の一端部はゲート配線用外部接続端子３１に接続されている。ゲート配線用中継配線３４の他端部は、ゲート絶縁膜５に設けられた第４の開口部３５を介してゲート配線用接続パッド部３３に接続されている。
次に、この薄膜トランジスタバネルの製造方法の一例について説明する。この場合、図２に示す工程後に、図２２に示すように、分離層５２の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、平板状の画素電極２を形成する。この場合も、画素電極２下以外の領域における分離層５２が僅かに膜減りしたとする。
次に、図２３に示すように、画素電極２および分離層５２の上面に、プラズマＣＶＤ法により、窒化シリコン等の無機材料からなる下地絶縁膜１を成膜する。この状態では、平板状の画素電極２は下地絶縁膜１の下面に凹んだ状態で埋め込まれている。
次に、図２４に示すように、下地絶縁膜１の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極３、該ゲート電極３に接続されたゲート配線４および該ゲート配線４の一端部に接続されたゲート配線用接続パッド部３３を形成する。
次に、図２５に示すように、ゲート電極３、ゲート配線４およびゲート配線用接続パッド部３３を含む下地絶縁膜１の上面に、プラズマＣＶＤ法により、窒化シリコン等の無機材料からなるゲート絶縁膜５、真性アモルファスシリコン膜５３および窒化シリコン等の無機材料からなるチャネル保護膜形成用膜５４を連続して成膜する。次に、チャネル保護膜形成用膜５４をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜７を形成する。
次に、図２６に示すように、チャネル保護膜７を含む真性アモルファスシリコン膜５３の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜５５を成膜する。次に、ｎ型アモルファスシリコン膜５５および真性アモルファスシリコン膜５３をフォトリソグラフィ法により連続してパターニングすると、図２７に示すように、オーミックコンタクト層８、９および半導体薄膜６が形成される。
次に、図２８に示すように、フォトリソグラフィ法により、画素電極２の所定の箇所、ドレイン配線用外部接続端子形成領域の所定の箇所およびゲート配線用外部接続端子形成領域の所定の箇所におけるゲート絶縁膜５および下地絶縁膜１に第１の開口部１３および第１、第２の貫通孔６１、６２を形成し、且つ、ゲート配線用接続パッド部３３の中央部に対応する部分におけるゲート絶縁膜５に第４の開口部３５を形成する。この場合、第１、第２の貫通孔６１、６２を介して分離層５２の上面が露出されるため、この露出された部分における分離層５２が僅かに膜減りする。
次に、図２９に示すように、第１の開口部１３を介して露出された画素電極２の上面、第１、第２の貫通孔６１、６２を介して露出された分離層５２の上面、第４の開口部３５を介して露出されたゲート配線用接続パッド部３３の上面、オーミックコンタクト層８、９の上面およびゲート絶縁膜５の上面の所定の箇所に、スパッタ法により成膜されたクロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極１０、ドレイン電極１１、該ドレイン電極１１に接続されたドレイン配線１４、該ドレイン配線１４の一端部に接続されたドレイン配線用外部接続端子２１、ゲート配線用外部接続端子３１およびゲート配線用中継配線３４を形成する。
以下、上記第１実施形態の場合と同様の工程を経ると、図２１に示す薄膜トランジスタパネルが得られる。このようにして得られた薄膜トランジスタパネルでは、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３１をドレイン配線１４と同一の材料によって形成し、且つ、その各下面の高さを同じとすることができるので、これらの外部接続端子２１、３１に接合されるドライバＬＳＩ等との接合の信頼性を高めることができる。また、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３をクロム等によって形成すると、上記第１、第２実施形態のように、ＩＴＯによって形成する場合と比較して、ＩＴＯ膜との接触抵抗がなくなるので、これらの外部接続端子２１、３１の抵抗を低く抑えることができる。
（その他の実施形態）
上記各実施形態では、分離膜５２が僅かに膜減りする場合について説明したが、分離膜５２がほとんど膜減りしない場合には、図１、図１４および図２１において、画素電極２、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３の下面は下地絶縁膜１の下面と面一となるようにしてもよい。
上記各実施形態では、分離膜５２が僅かに膜減りする場合について説明したが、分離膜５２がほとんど膜減りしない場合には、図１、図１４および図２１において、画素電極２、ドレイン配線用外部接続端子２１およびゲート配線用外部接続端子３の下面は下地絶縁膜１の下面と面一となるようにしてもよい。
また、上記各実施形態では、分離層５２をアモルファスシリコンによって形成した場合について説明したが、これに限定されるものではない。例えば、分離層５２を酸化亜鉛によって形成するようにしてもよい。この場合、例えば、図１２に示す工程後に、エッチング液（例えば、０．５ｗ％酢酸水溶液）に浸すと、酸化亜鉛からなる分離層５２が溶解して除去され、仮基板５１が自然に剥離して除去される。
１ 下地絶縁膜
２ 画素電極
３ ゲート電極
４ ゲート配線
５ ゲート絶縁膜
６ 半導体薄膜
７ チャネル保護膜
８、９ オーミックコンタクト層
１０ ソース電極
１１ ドレイン電極
１２ 薄膜トランジスタ
１３ 第１の開口部
１４ ドレイン配線
２１ ドレイン配線用外部接続端子
２２ 第２の開口部
２３ ドレイン配線用接続パッド部
３１ ゲート配線用外部接続端子
３２ 第３の開口部
３３ ゲート配線用接続パッド部
３４ ゲート配線用中継配線
３５ 第５の開口部
４１ フィルム基板
４２ 接着層
５１ 仮基板
５２ 分離層
５３ 真性アモルファスシリコン膜
５４ チャネル保護膜形成用膜
５５ ｎ型アモルファスシリコン膜
６１ 第１の貫通孔
６２ 第２の貫通孔
２ 画素電極
３ ゲート電極
４ ゲート配線
５ ゲート絶縁膜
６ 半導体薄膜
７ チャネル保護膜
８、９ オーミックコンタクト層
１０ ソース電極
１１ ドレイン電極
１２ 薄膜トランジスタ
１３ 第１の開口部
１４ ドレイン配線
２１ ドレイン配線用外部接続端子
２２ 第２の開口部
２３ ドレイン配線用接続パッド部
３１ ゲート配線用外部接続端子
３２ 第３の開口部
３３ ゲート配線用接続パッド部
３４ ゲート配線用中継配線
３５ 第５の開口部
４１ フィルム基板
４２ 接着層
５１ 仮基板
５２ 分離層
５３ 真性アモルファスシリコン膜
５４ チャネル保護膜形成用膜
５５ ｎ型アモルファスシリコン膜
６１ 第１の貫通孔
６２ 第２の貫通孔
Claims (15)
- 下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄
膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、
前記絶縁膜は、下地絶縁膜と、該下地絶縁膜上に設けられたゲート絶縁膜と、を有し、
前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、
前記下地絶縁膜上にゲート電極が設けられ、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、
前記半導体薄膜上にソース電極およびドレイン電極が設けられ、
前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、
前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、
前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、
前記下地絶縁膜の下面に前記画素電極と同一の材料からなるドレイン配線用外部接続端子が埋め込まれ、
前記ゲート絶縁膜上に、前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用接続パッド部が設けられ、
前記ドレイン配線用接続パッド部は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の開口部を介して前記ドレイン配線用外部接続端子に接続され、
前記ドレイン配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か上側に位置させられていることを特徴とする薄膜素子。 - 請求項１に記載の発明において、前記基板はフィルム基板であることを特徴とする薄膜素子。
- 下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、
前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、
前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、
前記下地絶縁膜上にゲート電極が設けられ、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、
前記半導体薄膜上にソース電極およびドレイン電極が設けられ、
前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、
前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、
前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、
前記下地絶縁膜の下面に前記画素電極と同一の材料からなるゲート配線用外部接続端子が埋め込まれ、
前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部が設けられ、
前記ゲート配線用接続パッド部は前記下地絶縁膜に設けられた別の開口部を介して前記ゲート配線用外部接続端子に接続され、
前記ゲート配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か上側に位置させられていることを特徴とする薄膜素子。 - 下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、
前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、
前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、
前記下地絶縁膜上にゲート電極が設けられ、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、
前記半導体薄膜上にソース電極およびドレイン電極が設けられ、
前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、
前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、
前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、
前記下地絶縁膜の下面に前記画素電極と同一の材料からなるゲート配線用外部接続端子が埋め込まれ、
前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部が設けられ、
前記ゲート絶縁膜上にゲート配線用中継配線が前記ゲート配線用外部接続端子および前記ゲート配線用接続パッド部に接続されて設けられ、
前記ゲート配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か上側に位置させられていることを特徴とする薄膜素子。 - 下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、
前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、
前記下地絶縁膜の下面に前記薄膜としての画素電極が埋め込まれ、
前記下地絶縁膜上にゲート電極が設けられ、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、
前記半導体薄膜上にソース電極およびドレイン電極が設けられ、
前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、
前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、
前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、
前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用外部接続端子が設けられ、
前記ドレイン配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の開口部の内壁面、前記別の開口部の下部および前記別の開口部の周囲における前記ゲート絶縁膜の上面に設けられ、
前記別の開口部の下部に設けられた前記ドレイン配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か下側に突出されていることを特徴とする薄膜素子。 - 下面側に凹部を有する絶縁膜と、前記絶縁膜の凹部にべた状に埋め込まれた平板状の薄膜と、前記絶縁膜上に接着層を介して設けられた基板と、を備え、
前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とを有し、
前記下地絶縁膜の下面に、前記薄膜としての画素電極が埋め込まれ、
前記下地絶縁膜上にゲート電極が設けられ、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、
前記半導体薄膜上にソース電極およびドレイン電極が設けられ、
前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板が前記接着層を介して設けられ、
前記ソース電極は前記ゲート絶縁膜および前記下地絶縁膜に設けられた開口部を介して前記画素電極に接続され、
前記画素電極の下面は前記下地絶縁膜の下面と面一か上側に位置させられ、
前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部が設けられ、
前記ゲート絶縁膜上に前記ゲート配線用接続パッド部に接続されたゲート配線用中継配線および該ゲート配線用中継配線に接続されたゲート配線用外部接続端子が設けられ、
前記ゲート配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の開口部の内壁面、前記別の開口部の下部および前記別の開口部の周囲における前記ゲート絶縁膜の上面に設けられ、
前記別の開口部の下部に設けられた前記ゲート配線用外部接続端子の下面は前記下地絶縁膜の下面と面一か下側に突出されていることを特徴とする薄膜素子。 - 仮基板上に分離層を形成する工程と、
前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、
前記薄膜上および前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に基板を、接着層を介して接着する工程と、
前記仮基板および前記分離層を除去する工程と、
を有し、
前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、
前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、
前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、
前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、
前記画素電極を形成する工程は、前記分離層の上面に前記画素電極と同一の材料からなるドレイン配線用外部接続端子を形成する工程を含み、
前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用接続パッド部を形成し、且つ、前記ドレイン配線用接続パッド部を前記ドレイン配線用外部接続端子に接続させる工程を含み、
前記下地絶縁膜の下面に平板状の前記ドレイン配線用外部接続端子が埋め込まれ、且つ、前記ドレイン配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か上側に位置させられた薄膜素子を得ることを特徴とする薄膜素子の製造方法。 - 請求項７に記載の発明において、前記分離層はアモルファスシリコンによって形成し、前記仮基板および前記分離層を除去する工程は、前記仮基板の下側からレーザビームを照射して前記分離層から前記仮基板を剥離可能な状態とする工程と、前記分離層から前記仮基板を剥離して除去する工程と、前記分離層をエッチングして除去する工程とを含むことを特徴とする薄膜素子の製造方法。
- 請求項７に記載の発明において、前記分離層は酸化亜鉛によって形成し、前記仮基板および前記分離層を除去する工程は、前記分離層をエッチングして除去することにより、前記仮基板を自然に剥離して除去する工程であることを特徴とする薄膜素子の製造方法。
- 請求項７に記載の発明において、前記仮基板はガラス基板であることを特徴とする薄膜素子の製造方法。
- 請求項７に記載の発明において、前記基板はフィルム基板であることを特徴とする薄膜素子の製造方法。
- 仮基板上に分離層を形成する工程と、
前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、
前記薄膜上および前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に基板を、接着層を介して接着する工程と、
前記仮基板および前記分離層を除去する工程と、
を有し、
前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、
前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、
前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、
前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、
前記画素電極を形成する工程は、前記分離層の上面に前記画素電極と同一の材料からなるゲート配線用外部接続端子を形成する工程を含み、
前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部を形成し、且つ、前記ゲート配線用接続パッド部を前記ゲート配線用外部接続端子に接続させる工程を含み、
前記下地絶縁膜の下面に平板状の前記ゲート配線用外部接続端子が埋め込まれ、且つ、前記ゲート配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か上側に位置させられた薄膜素子を得ることを特徴とする薄膜素子の製造方法。 - 仮基板上に分離層を形成する工程と、
前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、
前記薄膜上および前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に基板を、接着層を介して接着する工程と、
前記仮基板および前記分離層を除去する工程と、
を有し、
前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、
前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、
前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、
前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、
前記画素電極を形成する工程は、前記分離層の上面に前記画素電極と同一の材料からなるゲート配線用外部接続端子を形成する工程を含み、
前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部を形成する工程を含み、
前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上にゲート配線用中継配線を前記ゲート配線用外部接続端子および前記ゲート配線用接続パッド部に接続させて形成する工程を含み、
前記下地絶縁膜の下面に平板状の前記ゲート配線用外部接続端子が埋め込まれ、且つ、前記ゲート配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か上側に位置させられた薄膜素子を得ることを特徴とする薄膜素子の製造方法。 - 仮基板上に分離層を形成する工程と、
前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、
前記薄膜上および前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に基板を、接着層を介して接着する工程と、
前記仮基板および前記分離層を除去する工程と、
を有し、
前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、
前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、
前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、
前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、
前記ソース電極および前記ドレイン電極を形成する工程の前に、前記ゲート絶縁膜および前記下地絶縁膜に貫通孔を形成する工程を有し、
前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線を形成し、且つ、前記貫通孔の内壁面、前記貫通孔の下部および前記貫通孔の周囲における前記ゲート絶縁膜の上面に前記ドレイン配線に接続されたドレイン配線用外部接続端子を形成する工程を含み、
前記貫通孔の下部に形成された前記ドレイン配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か下側に突出された薄膜素子を得ることを特徴とする薄膜素子の製造方法。 - 仮基板上に分離層を形成する工程と、
前記分離層の上面に薄膜材料を成膜し、エッチングによりパターニングして薄膜を形成する工程と、
前記薄膜上および前記分離層上に絶縁膜を形成する工程と、
前記絶縁膜上に基板を、接着層を介して接着する工程と、
前記仮基板および前記分離層を除去する工程と、
を有し、
前記薄膜を形成する工程は、前記分離層の上面の一部に前記薄膜としての画素電極を形成する工程を含み、
前記絶縁膜を形成する工程は、前記画素電極が形成された部分を含む前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、
前記半導体薄膜上にソース電極およびドレイン電極を形成し、且つ、前記ソース電極を前記画素電極に接続する工程を有し、
前記基板を接着する工程は、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記基板を、前記接着層を介して接着する工程を含み、
前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用接続パッド部を形成する工程を含み、
前記ソース電極および前記ドレイン電極を形成する工程の前に、前記ゲート配線用接続パッド部に対応する部分における前記ゲート絶縁膜に別の開口部を形成し、且つ、その近傍における前記ゲート絶縁膜および前記下地絶縁膜に貫通孔を形成する工程を有し、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上にゲート配線用中継配線を前記別の開口部を介して前記ゲート配線用接続パッド部に接続させて形成し、且つ、前記貫通孔の内壁面、前記貫通孔の下部および前記貫通孔の周囲における前記ゲート絶縁膜の上面に前記ゲート配線用中継配線に接続されたゲート配線用外部接続端子を形成する工程を含み、
前記貫通孔の下部に形成された前記ゲート配線用外部接続端子の下面が前記下地絶縁膜の下面と面一か下側に突出された薄膜素子を得ることを特徴とする薄膜素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009051538A JP5483151B2 (ja) | 2009-03-05 | 2009-03-05 | 薄膜素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009051538A JP5483151B2 (ja) | 2009-03-05 | 2009-03-05 | 薄膜素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010206040A JP2010206040A (ja) | 2010-09-16 |
| JP5483151B2 true JP5483151B2 (ja) | 2014-05-07 |
Family
ID=42967222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009051538A Expired - Fee Related JP5483151B2 (ja) | 2009-03-05 | 2009-03-05 | 薄膜素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5483151B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113419386A (zh) | 2015-04-13 | 2021-09-21 | 株式会社半导体能源研究所 | 显示面板、数据处理器及显示面板的制造方法 |
| US10978489B2 (en) | 2015-07-24 | 2021-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device |
| WO2017103737A1 (en) | 2015-12-18 | 2017-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, input/output device, data processing device, and method for manufacturing display panel |
| WO2017178919A1 (ja) | 2016-04-12 | 2017-10-19 | 株式会社半導体エネルギー研究所 | 剥離方法及びフレキシブルデバイスの作製方法 |
| US10181424B2 (en) | 2016-04-12 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and manufacturing method of flexible device |
| CN109075079B (zh) * | 2016-04-22 | 2022-04-15 | 株式会社半导体能源研究所 | 剥离方法及柔性装置的制造方法 |
| TW201824222A (zh) * | 2016-07-22 | 2018-07-01 | 半導體能源研究所股份有限公司 | 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置 |
| KR20180083253A (ko) * | 2017-01-12 | 2018-07-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3738799B2 (ja) * | 1996-11-22 | 2006-01-25 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置 |
| JP3482856B2 (ja) * | 1998-01-26 | 2004-01-06 | 株式会社日立製作所 | 液晶表示装置およびその製造方法 |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| JP2002108246A (ja) * | 2000-09-29 | 2002-04-10 | Sharp Corp | 樹脂基板を有する電子装置の製造方法および樹脂基板を有する液晶表示装置の製造方法 |
| US20040140469A1 (en) * | 2003-01-17 | 2004-07-22 | Tsung-Neng Liao | Panel of a flat display and method of fabricating the panel |
| JP5138927B2 (ja) * | 2006-12-25 | 2013-02-06 | 共同印刷株式会社 | フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ |
| JP5309672B2 (ja) * | 2008-04-21 | 2013-10-09 | カシオ計算機株式会社 | 薄膜素子およびその製造方法 |
-
2009
- 2009-03-05 JP JP2009051538A patent/JP5483151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010206040A (ja) | 2010-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5483151B2 (ja) | 薄膜素子およびその製造方法 | |
| CN109671761B (zh) | 显示面板及其制作方法 | |
| JP5309672B2 (ja) | 薄膜素子およびその製造方法 | |
| JP5399494B2 (ja) | 配線基板およびその製造方法、表示パネル、並びに表示装置 | |
| JP5149464B2 (ja) | コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法 | |
| US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| KR101434452B1 (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
| CN107146818B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| JP5505757B2 (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JP5423572B2 (ja) | 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 | |
| JP2006196712A (ja) | 薄膜素子の製造方法 | |
| JP2011249649A (ja) | 半導体装置 | |
| JP2011049303A (ja) | 電気部品およびその製造方法 | |
| US8471993B2 (en) | Common line structure and display panel and method of making the same | |
| JP2010097077A (ja) | 表示装置及びその製造方法 | |
| JP2006245159A (ja) | 半導体装置の製造方法 | |
| TWI437689B (zh) | 半導體裝置 | |
| JP2011191425A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP5900823B2 (ja) | 液晶表示装置 | |
| JP2007027482A (ja) | 半導体装置及びその製造方法 | |
| JP5521286B2 (ja) | 薄膜素子の製造方法 | |
| JP6028887B2 (ja) | 配線基板、赤外線センサー及び貫通電極形成方法 | |
| JP5098204B2 (ja) | 半導体装置及びその製造方法、並びに、電子機器 | |
| JP2008085238A (ja) | 貫通電極付き基板の製造方法、及び貫通電極付き基板 | |
| JP2007116029A (ja) | 配線基板、表示装置及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5483151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |