JP5521286B2 - 薄膜素子の製造方法 - Google Patents

薄膜素子の製造方法 Download PDF

Info

Publication number
JP5521286B2
JP5521286B2 JP2008139130A JP2008139130A JP5521286B2 JP 5521286 B2 JP5521286 B2 JP 5521286B2 JP 2008139130 A JP2008139130 A JP 2008139130A JP 2008139130 A JP2008139130 A JP 2008139130A JP 5521286 B2 JP5521286 B2 JP 5521286B2
Authority
JP
Japan
Prior art keywords
thin film
insulating film
substrate
temporary substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008139130A
Other languages
English (en)
Other versions
JP2009289864A (ja
JP2009289864A5 (ja
Inventor
基彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008139130A priority Critical patent/JP5521286B2/ja
Publication of JP2009289864A publication Critical patent/JP2009289864A/ja
Publication of JP2009289864A5 publication Critical patent/JP2009289864A5/ja
Application granted granted Critical
Publication of JP5521286B2 publication Critical patent/JP5521286B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は薄膜素子の製造方法に関する。
従来の薄膜素子には、基板として、製造工程時の温度に耐えることができない材料によって形成したものを用いたものがある(例えば、特許文献1参照)。この従来の薄膜素子では、製造工程時の温度に耐えることができない材料からなる基板の下面に接着層が設けられ、接着層の下面に薄膜素子構成体が設けられた構造となっている。
特開2004−140382号公報(図1〜図6)
上記従来の薄膜素子の製造方法では、まず、製造工程時の温度に耐えることができる材料からなる仮基板上にアモルファスシリコンからなる分離層を形成している。次に、分離層上に薄膜素子構成体を形成している。次に、薄膜素子構成体上に、製造工程時の温度に耐えることができない材料からなる基板を接着層を介して接着している。
次に、仮基板の下側からエキシマレーザビームを照射することにより、アモルファスシリコンからなる分離層から仮基板を剥離可能な状態とする。次に、分離層から仮基板を剥離して除去する。次に、分離層をエッチングして除去する。かくして、製造工程時の温度に耐えることができない材料からなる基板を備えた薄膜素子が得られる。
しかしながら、上記従来の薄膜素子の製造方法では、仮基板を除去するために、まず仮基板の下側からエキシマレーザビームを照射することにより、アモルファスシリコンからなる分離層から仮基板を剥離可能な状態とし、次いで分離層から仮基板を剥離して除去し、次いで分離層をエッチングして除去しなければならず、仮基板を分離するための工程数が多いという問題があった。
そこで、この発明は、仮基板を分離するための工程数を少なくすることができる薄膜素子の製造方法を提供することを目的とする。
前記目的を果たすため、本発明の薄膜素子の製造方法の一態様は、酸化亜鉛からなる仮基板上に絶縁膜を形成する第1の工程と、前記絶縁膜上に薄膜素子構成体を形成する第2の工程と、前記薄膜素子構成体を覆うオーバーコート膜を形成する第3の工程と、前記オーバーコート膜上に補強用部材を貼り付ける第4の工程と、前記仮基板をウェットエッチングして除去する第5の工程と、前記絶縁膜の下面に接着層を介して基板を接着する第6の工程と、前記補強用部材を剥離する第7の工程と、を有前記仮基板は、酸化亜鉛中にガラス繊維又は金属繊維又は樹脂繊維からなる補強材を、分散させて形成されている、ことを特徴とするものである。
また、前記目的を果たすため、本発明の薄膜素子の製造方法の一態様は、酸化亜鉛からなる仮基板上に絶縁膜を形成する第1の工程と、前記絶縁膜上に薄膜素子構成体を形成する第2の工程と、前記薄膜素子構成体を覆うオーバーコート膜を形成する第3の工程と、前記オーバーコート膜上に接着層を介して基板を接着する第4の工程と、前記仮基板をウェットエッチングして除去する第5の工程と、を有前記仮基板は、酸化亜鉛中にガラス繊維又は金属繊維又は樹脂繊維からなる補強材を、分散させて形成されている、ことを特徴とするものである。
また、前記目的を果たすため、本発明の薄膜素子の製造方法の一態様は、酸化亜鉛からなる仮基板上に絶縁膜を形成する第1の工程と、前記絶縁膜上に薄膜素子構成体を形成する第2の工程と、前記薄膜素子構成体を覆うオーバーコート膜を形成する第3の工程と、前記オーバーコート膜上に補強用部材を貼り付ける第4の工程と、前記仮基板をウェットエッチングして除去する第5の工程と、前記絶縁膜の下面に接着層を介して基板を接着する第6の工程と、前記補強用部材を剥離する第7の工程と、を有し、前記仮基板は、ガラス又は金属又は樹脂からなる網目状の基材に、酸化亜鉛あるいは酸化亜鉛中にガラス繊維又は金属繊維又は樹脂繊維からなる補強材を分散させたものを、混合させて形成されている、ことを特徴とするものである。
また、前記目的を果たすため、本発明の薄膜素子の製造方法の一態様は、酸化亜鉛からなる仮基板上に絶縁膜を形成する第1の工程と、前記絶縁膜上に薄膜素子構成体を形成する第2の工程と、前記薄膜素子構成体を覆うオーバーコート膜を形成する第3の工程と、前記オーバーコート膜上に接着層を介して基板を接着する第4の工程と、前記仮基板をウェットエッチングして除去する第5の工程と、を有し、前記仮基板は、ガラス又は金属又は樹脂からなる網目状の基材に、酸化亜鉛あるいは酸化亜鉛中にガラス繊維又は金属繊維又は樹脂繊維からなる補強材を分散させたものを、混合させて形成されている、ことを特徴とするものである。
この発明によれば仮基板を分離するための工程数を少なくすることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての薄膜トランジスタパネル(薄膜素子)の要部の断面図を示す。この場合、図1の右側は画素電極16を含む薄膜トランジスタ12(薄膜素子構成体)の部分の断面図を示し、左側はドレイン配線用外部接続端子21の部分の断面図を示す。
まず、画素電極16を含む薄膜トランジスタ12の部分について説明する。製造工程時の温度に耐えることができない材料であるポリイミド系樹脂等の有機樹脂からなるフィルム基板1の上面にはエポキシ系樹脂等からなる接着層2が設けられている。接着層2の上面には窒化シリコン等からなる下地絶縁膜3が設けられている。下地絶縁膜3の上面の所定の箇所にはクロム等からなるゲート電極4が設けられている。この場合、図示はしないが、ゲート電極4にはゲート配線が接続され、該ゲート配線にはゲート配線用外部接続端子が接続されている。ゲート配線用外部接続端子はゲート電極駆動回路を接続するためのものである。
ゲート電極4を含む下地絶縁膜3の上面には窒化シリコン等からなるゲート絶縁膜5が設けられている。ゲート電極4上におけるゲート絶縁膜5の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜6が設けられている。半導体薄膜6の上面ほぼ中央部には窒化シリコン等からなるチャネル保護膜7が設けられている。チャネル保護膜7の上面両側およびその両側における半導体薄膜6の上面にはn型アモルファスシリコンからなるオーミックコンタクト層8、9が設けられている。
一方のオーミックコンタクト層8の上面およびその近傍におけるゲート絶縁膜5の上面にはクロム等からなるソース電極10が設けられている。他方のオーミックコンタクト層9の上面にはクロム等からなるドレイン電極11が設けられている。ここで、ゲート電極4、ゲート絶縁膜5、半導体薄膜6、チャネル保護膜7、オーミックコンタクト層8、9、ソース電極10およびドレイン電極11により、ボトムゲート型でチャネル保護膜型の薄膜トランジスタ12が構成されている。
下地絶縁膜3の上面の所定の箇所にはクロム等からなる下層ドレイン配線13が設けられている。下層ドレイン配線13に対応する部分におけるゲート絶縁膜5には開口部14が設けられている。下層ドレイン配線13の上面を含む開口部14内およびその周囲におけるゲート絶縁膜5の上面にはクロム等からなる上層ドレイン配線15が設けられている。ここで、下層ドレイン配線13およびその上に設けられた上層ドレイン配線15により、2層構造のドレイン配線が構成されている。そして、上層ドレイン配線15の一端部はドレイン電極11に接続されている。
ゲート絶縁膜5の上面の所定の箇所にはITOからなる画素電極16が設けられている。ソース電極10の一端部は画素電極16の所定の端部上面に設けられている。画素電極16、薄膜トランジスタ12、上層ドレイン配線15およびゲート絶縁膜5の上面には窒化シリコン等からなるオーバーコート膜17が設けられている。画素電極16の中央部に対応する部分におけるオーバーコート膜17には開口部18が設けられている。
次に、ドレイン配線用外部接続端子21の部分について説明する。ドレイン配線用外部接続端子21は、クロム等からなる下層外部接続端子21aとその上に設けられたクロム等からなる上層外部接続端子21bとの2層構造となっている。この場合、下層外部接続端子21aは下地絶縁膜3の上面の所定の箇所に設けられている。上層外部接続端子21bは、下層外部接続端子21aに対応する部分におけるゲート絶縁膜5に設けられた開口部14内(下層外部接続端子21aの上面を含む)およびその周囲におけるゲート絶縁膜5の上面に設けられている。
そして、下層外部接続端子21aおよび上層外部接続端子21bは下層ドレイン配線13および上層ドレイン配線15の各一端部に接続されている。他の表現をすれば、下層ドレイン配線13および上層ドレイン配線15を延出した端部が、それぞれ、下層外部接続端子21aおよび上層外部接続端子21bを構成している。ドレイン配線用外部接続端子21およびゲート絶縁膜5の上面にはオーバーコート膜17が設けられている。ドレイン配線用外部接続端子21の中央部に対応する部分におけるオーバーコート膜17には開口部22が設けられている。また、図示はしないが、オーバーコート膜17には、ゲート電極4に接続されたゲート配線用外部接続端子を露出する開口部も形成されている。
次に、この薄膜トランジスタバネルの製造方法の一例について説明する。まず、図2に示すように、製造工程時の温度に耐えることができる材料であるガラス基板等からなる仮基板31の上面に、プラズマCVD法により、酸化亜鉛からなる分離層32および窒化シリコン等からなる下地絶縁膜3を連続して成膜する。ここで、酸化亜鉛とは、ZnOのみならず、ZnOの他、Mg、Cd等を含むZnO系全体を意味するものである。
次に、図3に示すように、下地絶縁膜3上に、ゲート電極4、下層ドレイン配線13、下層外部接続端子21a、開口部14を有するゲート絶縁膜5、半導体薄膜6、チャネル保護膜7、オーミックコンタクト層8、9、ソース電極10、ドレイン電極11、画素電極16、上層ドレイン配線15、上層外部接続端子21bおよび開口部18、22を有するオーバーコート膜17を形成する。このとき、図示はしないが、オーバーコート膜17には、ゲート電極4に接続されたゲート配線用外部接続端子を露出する開口部も形成する。
次に、図4に示すように、オーバーコート膜17の開口部18、22を介して露出された画素電極16および上層外部接続端子21bの上面を含むオーバーコート膜17の上面に、補強用粘着テープ33、すなわち、ポリイミド系樹脂やポリエチレンテレフタレート等からなるテープ33aの下面にシリコーン系樹脂等からなる粘着剤33bを設けたものを用いて、その粘着剤33bの下面を貼り付ける。
次に、分離層32をその側面部からエッチング液を浸透させていくウェッエッチングにより除去すると、図5に示すように、仮基板31と下地絶縁膜3との間に空間が形成され、仮基板31が下地絶縁膜3から自然に分離される。この状態では、オーバーコート膜17等の上面に補強用粘着テープ33が貼り付けられているので、下地絶縁膜3から仮基板31を分離しても、強度を十分に確保することができる。
ここで、酸化亜鉛からなる分離層32は、エッチング液として弱酸水溶液(例えば、0.5wt%酢酸水溶液、0.1wt%リン酸水溶液)を用いると、容易に且つ完全に溶解される。したがって、分離層32をウェッエッチングにより除去するだけで、仮基板31を下地絶縁膜3から自然に分離することができ、仮基板31を分離するための工程数を少なくすることができる。
次に、図6に示すように、下地絶縁膜3の下面に、製造工程時の温度に耐えることができない材料であるポリイミド系樹脂等の有機樹脂からなるフィルム基板1の上面に設けられたエポキシ系樹脂等からなる接着層2を接着する。次に、補強用粘着テープ33を剥離すると、図1に示す薄膜トランジスタパネルが得られる。
ところで、上記薄膜トランジスタパネルの製造方法では、図4に示す工程において、補強用粘着テープ33を貼り付け、図6に示す工程後に、補強用粘着テープ33を剥離しているので、その貼り付け工程および剥離工程が必要であり、その分、工程数が多くなってしまう。そこで、次に、そのような不都合を解消することができる実施形態について説明する。
(第2実施形態)
図7はこの発明の第2実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと大きく異なる点は、下地絶縁膜3の下面ではなく、オーバーコート膜17の上面にフィルム基板1の下面を接着層2を介して接着した点である。
この場合、オーバーコート膜17には開口部18、22は形成されていない。そのわりに、画素電極16の中央部に対応する部分における下地絶縁膜3およびゲート絶縁膜5には開口部18が形成されている。また、ドレイン配線用外部接続端子21の中央部に対応する部分における下地絶縁膜3には開口部22が形成されている。また、図示はしないが、下地絶縁膜3には、ゲート電極4に接続されたゲート配線用外部接続端子を露出する開口部も形成されている。
次に、この薄膜トランジスタバネルの製造方法の一例について説明する。この場合、図2に示す工程後に、図8に示すように、下地絶縁膜3上に、ゲート電極4、下層ドレイン配線13、下層外部接続端子21a、開口部14を有するゲート絶縁膜5、半導体薄膜6、チャネル保護膜7、オーミックコンタクト層8、9、ソース電極10、ドレイン電極11、画素電極16、上層ドレイン配線15、上層外部接続端子21bおよびオーバーコート膜17を形成する。
次に、図9に示すように、オーバーコート膜17の上面に、スピンコート法、スクリーン印刷法等によりエポキシ系樹脂を塗布することにより、上面が平坦な接着層2を形成する。次に、接着層2の上面に、製造工程時の温度に耐えることができない材料であるポリイミド系樹脂等の有機樹脂からなるフィルム基板1を接着する。この場合、オーバーコート膜19の上面に、スピンコート法、スクリーン印刷法等によりアクリル系樹脂を塗布することにより、上面が平坦な絶縁層を形成し、該絶縁層上に接着層を形成して該接着層上にフィルム基板1を接着するようにしてもよい。
次に、分離層32をウェッエッチングにより除去すると、図10に示すように、仮基板31と下地絶縁膜3との間に空間が形成され、仮基板31が下地絶縁膜3から自然に分離される。この状態では、オーバーコート膜17の上面に接着層2を介してフィルム基板1を接着しているので、下地絶縁膜3から仮基板31を分離しても、強度を十分に確保することができる。
この場合も、酸化亜鉛からなる分離層32は、エッチング液として弱酸水溶液(例えば、0.5wt%酢酸水溶液、0.1wt%リン酸水溶液)を用いると、容易に且つ完全に溶解される。したがって、分離層32をウェッエッチングにより除去するだけで、仮基板31を下地絶縁膜3から自然に分離することができ、仮基板31を分離するための工程数を少なくすることができる。
次に、図7に示すように、フォトリソグラフィ法により、画素電極16の中央部に対応する部分における下地絶縁膜3およびゲート絶縁膜5に開口部18を形成し、且つ、ドレイン配線用外部接続端子21の中央部に対応する部分における下地絶縁膜3に開口部22を形成する。このとき、図示はしないが、下地絶縁膜3には、ゲート電極4に接続されたゲート配線用外部接続端子を露出する開口部も形成する。かくして、図7に示す薄膜トランジスタパネルが得られる。
以上のように、この薄膜トランジスタパネルの製造方法では、補強用粘着テープ33を用いていないので、その貼り付け工程および剥離工程が不要となり、第1実施形態の場合と比較して、工程数を少なくすることができる。
ところで、図7に示す薄膜トランジスタパネルでは、下地絶縁膜3の下面が液晶(図示せず)と対向する面となるが、特に、画素電極16の中央部に対応する部分における下地絶縁膜3およびゲート絶縁膜5に開口部18を形成しているため、この部分が凸凹となっている。そこで、次に、画素電極16およびその周囲の部分の下面を平坦とすることができる実施形態について説明する。
(第3実施形態)
図11はこの発明の第3実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図7に示す薄膜トランジスタパネルと大きく異なる点は、画素電極16およびドレイン配線用外部接続端子21の下面を含む下地絶縁膜3の下面を平坦とした点である。
すなわち、下地絶縁膜3の所定の箇所には開口部18aが設けられている。開口部18aの内壁面、開口部18aの下部および開口部18aの周囲における下地絶縁膜3の上面には画素電極16が設けられている。この場合、開口部18a内に設けられた画素電極16の下部下面は下地絶縁膜3の下面と面一となっている。また、ソース電極10は、ゲート絶縁膜5に設けられた開口部18bを介して画素電極16に接続されている。
また、下地絶縁膜3の他の所定の箇所には開口部22が設けられている。開口部22の内壁面、開口部22の下部および開口部22の周囲における下地絶縁膜3の上面には下層外部接続端子21aが設けられている。この場合、開口部22内に設けられた下層外部接続端子21aの下部下面は下地絶縁膜3の下面と面一となっている。また、図示はしないが、下地絶縁膜3には、ゲート電極4に接続されたゲート配線用外部接続端子を露出する開口部が形成されており、この開口部の内壁面、開口部の下部および開口部の周囲における下地絶縁膜3の上面にはゲート配線用外部接続端子が設けられており、開口部内に設けられたゲート配線用外部接続端子の下部下面は下地絶縁膜3の下面と面一となっている。
次に、この薄膜トランジスタバネルの製造方法の一例について説明する。この場合、図2に示す工程後に、図12に示すように、フォトリソグラフィ法により、下地絶縁膜3の所定の箇所に開口部22を形成し、該開口部22を介して分離層32の上面を露出させる。この場合、図示はしないが、下地絶縁膜3には、ゲート電極4に接続されたゲート配線用外部接続端子を露出する開口部が形成されている。次に、開口部22の内壁面、開口部22を介して露出された分離層32の上面および開口部22の周囲における下地絶縁膜22の上面に下層外部接続端子21aを形成し、且つ、下地絶縁膜3の上面にゲート電極4および下層ドレイン配線13を形成する。また、このとき、同時に、ゲート配線用外部接続端子を露出する開口部の内壁面、該開口部の下部および該開口部の周囲における下地絶縁膜3の上面にゲート配線用外部接続端子を形成する。
次に、図13に示すように、フォトリソグラフィ法により、下地絶縁膜3の所定の箇所に開口部18aを形成し、該開口部18aを介して分離層32の上面を露出させる。次に、開口部18aの内壁面、開口部18aを介して露出された分離層32の上面および開口部18aの周囲における下地絶縁膜22の上面に画素電極16を形成する。次に、図14に示すように、それらの上に、開口部14、18bを有するゲート絶縁膜5、半導体薄膜6、チャネル保護膜7、オーミックコンタクト層8、9、ソース電極10、ドレイン電極11、上層ドレイン配線15、上層外部接続端子21bおよびオーバーコート膜17を形成する。この場合、図示はしないが、ゲート絶縁膜5にはゲート配線用外部接続端子を露出する開口部が形成されている。
次に、図15に示すように、オーバーコート膜17の上面に、スピンコート法、スクリーン印刷法等によりエポキシ系樹脂を塗布することにより、上面が平坦な接着層2を形成する。次に、接着層2の上面に、製造工程時の温度に耐えることができない材料であるポリイミド系樹脂等の有機樹脂からなるフィルム基板1を接着する。この場合も、オーバーコート膜19の上面に、スピンコート法、スクリーン印刷法等によりアクリル系樹脂を塗布することにより、上面が平坦な絶縁層を形成し、該絶縁層上に接着層を形成して該接着層上にフィルム基板1を接着するようにしてもよい。
次に、分離層32をウェッエッチングにより除去すると、図16に示すように、仮基板31と下地絶縁膜3等との間に空間が形成され、仮基板31が下地絶縁膜3等から自然に分離される。この状態では、下地絶縁膜3の下面、開口部18a内に形成された画素電極16の下部下面および開口部22内に形成された下層外部接続端子21aの下部下面は、露出され、且つ、面一となっている。かくして、図11に示す薄膜トランジスタパネルが得られる。
(第4実施形態)
図17はこの発明の第4実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと大きく異なる点は、薄膜トランジスタ12をトップゲート型とした点である。すなわち、下地絶縁膜3の上面の相対向する所定の2箇所にはソース電極10およびドレイン電極11が設けられている。
ソース電極10およびドレイン電極11の相対向する側の各上面およびその各近傍の下地絶縁膜3の上面にはオーミックコンタクト層8、9が設けられている。オーミックコンタクト層8、9の上面およびその間の下地絶縁膜3の上面には半導体薄膜6が設けられている。下地絶縁膜3の上面の所定の箇所およびソース電極10の上面には画素電極16が設けられている。
半導体薄膜6および画素電極16等を含む下地絶縁膜3の上面にはゲート絶縁膜5が設けられている。半導体薄膜6上におけるゲート絶縁膜5の上面にはゲート電極4が設けられている。ゲート電極4等を含むゲート絶縁膜5の上面にはオーバーコート膜17が設けられている。画素電極16の中央部に対応する部分におけるオーバーコート膜17およびゲート絶縁膜5には開口部18が設けられている。なお、この薄膜トランジスタパネルの製造方法は、薄膜トランジスタ12がトップゲート型である点を除いて、上記第1実施形態の場合と同様であるので、省略する。
(第5実施形態)
図18はこの発明の第5実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図7に示す薄膜トランジスタパネルと大きく異なる点は、図17に示す場合と同様に、薄膜トランジスタ12をトップゲート型とした点である。この薄膜トランジスタパネルの製造方法は、薄膜トランジスタ12がトップゲート型である点を除いて、上記第2実施形態の場合と同様であるので、省略する。
(第6実施形態)
図19はこの発明の第6実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図11に示す薄膜トランジスタパネルと大きく異なる点は、図17に示す場合と同様に、薄膜トランジスタ12をトップゲート型とした点である。この薄膜トランジスタパネルの製造方法は、薄膜トランジスタ12がトップゲート型である点を除いて、上記第3実施形態の場合と同様であるので、省略する。
(第7実施形態)
図20はこの発明の第7実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと大きく異なる点は、薄膜トランジスタ12をボトムゲート型でチャネルエッチ型とした点である。この薄膜トランジスタパネルの製造方法は、薄膜トランジスタ12がチャネルエッチ型である点を除いて、上記第1実施形態の場合と同様であるので、省略する。なお、図7および図11にそれぞれ示すような薄膜トランジスタパネルにおいても、薄膜トランジスタ12をチャネルエッチ型としてもよいことはもちろんである。
(その他の実施形態)
上記各実施形態において、仮基板31として、セラミック等からなる多孔質基板を用いるようにしてもよい。このようにした場合には、例えば、図4に示す工程後に、全体をエッチング液に浸すと、エッチング液が仮基板31の多孔質を透過しても剥離層32に接触するので、分離層32の溶解が促進され、エッチング処理時間を短縮することができる。なお、この場合の仮基板31としては、下面に補強用のリブ(例えば、図21の符合41a参照)が一体的に形成されたものを用いるようにしてもよい。
また、上記のような各実施形態において、仮基板として、酸化亜鉛によって形成したものを用いるようにしてもよい。この場合、例えば、図2に示すような工程において、図21に示すように、酸化亜鉛からなる仮基板41の上面に窒化シリコン等からなる下地絶縁膜3を形成し、分離層32は形成しない。なお、仮基板41の下面に補強用のリブ41aを一体的に形成するようにしてもよい。
そして、例えば、図4に示すような工程では、図22に示すようになるので、この後に、酸化亜鉛からなる仮基板41をウェットエッチングして除去すると、図5に示す場合と同様に、下地絶縁膜3の下面が露出される。この場合、仮基板41をウェットエッチングして除去すればよいので、仮基板41を分離するための工程数を少なくすることができる。また、分離層32は形成する必要がないので、工程数をより一層少なくすることができる。
この場合、仮基板は、酸化亜鉛のみではなく、酸化亜鉛中にガラス繊維、金属繊維、樹脂繊維等からなる補強材を分散させたものによって形成するようにしてもよい。また、仮基板は、ガラス、金属、樹脂等からなる網目状の基材に酸化亜鉛あるいは酸化亜鉛中にガラス繊維、金属繊維、樹脂繊維等からなる補強材を分散させたものを混合させたものによって形成するようにしてもよい。
さらに、上記各実施形態において、図示していないゲート配線用外部接続端子の部分をドレイン配線用外部接続端子21の部分と同様の構造とすることもできる。この場合、例えば、図1を参照して説明すると、符号13で示す下層配線はゲート電極4に接続して下層ゲート配線とし、符合15で示す上層配線はドレイン電極11から切断して上層ゲート配線とすればよい。
この発明の第1実施形態としての薄膜トランジスタパネルの要部の断面図。 図1に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 この発明の第2実施形態としての薄膜トランジスタパネルの要部の断面図。 図7に示す薄膜トランジスタパネルの製造に際し、所定の工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 この発明の第3実施形態としての薄膜トランジスタパネルの要部の断面図。 図11に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。 図12に続く工程の断面図。 図13に続く工程の断面図。 図14に続く工程の断面図。 図15に続く工程の断面図。 この発明の第4実施形態としての薄膜トランジスタパネルの要部の断面図。 この発明の第5実施形態としての薄膜トランジスタパネルの要部の断面図。 この発明の第6実施形態としての薄膜トランジスタパネルの要部の断面図。 この発明の第7実施形態としての薄膜トランジスタパネルの要部の断面図。 仮基板の他の例を説明するために示す断面図。 図21に示す工程後の所定の工程の断面図。
符号の説明
1 フィルム基板
2 接着層
3 下地絶縁膜
4 ゲート電極
5 ゲート絶縁膜
6 半導体薄膜
7 チャネル保護膜
8、9 オーミックコンタクト層
10 ソース電極
11 ドレイン電極
12 薄膜トランジスタ
13 下層ドレイン配線
15 上層ドレイン配線
16 画素電極
17 オーバーコート膜
21 ドレイン配線用外部接続端子
31 仮基板
32 分離層
33 補強用粘着テープ

Claims (12)

  1. 酸化亜鉛からなる仮基板上に絶縁膜を形成する第1の工程と、
    前記絶縁膜上に薄膜素子構成体を形成する第2の工程と、
    前記薄膜素子構成体を覆うオーバーコート膜を形成する第3の工程と、
    前記オーバーコート膜上に補強用部材を貼り付ける第4の工程と、
    前記仮基板をウェットエッチングして除去する第5の工程と、
    前記絶縁膜の下面に接着層を介して基板を接着する第6の工程と、
    前記補強用部材を剥離する第7の工程と、
    を有
    前記仮基板は、酸化亜鉛中にガラス繊維又は金属繊維又は樹脂繊維からなる補強材を、分散させて形成されている、
    ことを特徴とする薄膜素子の製造方法。
  2. 酸化亜鉛からなる仮基板上に絶縁膜を形成する第1の工程と、
    前記絶縁膜上に薄膜素子構成体を形成する第2の工程と、
    前記薄膜素子構成体を覆うオーバーコート膜を形成する第3の工程と、
    前記オーバーコート膜上に接着層を介して基板を接着する第4の工程と、
    前記仮基板をウェットエッチングして除去する第5の工程と、
    を有
    前記仮基板は、酸化亜鉛中にガラス繊維又は金属繊維又は樹脂繊維からなる補強材を、分散させて形成されている、
    ことを特徴とする薄膜素子の製造方法。
  3. 請求項1または2に記載の発明において、前記仮基板の下面にリブが設けられていることを特徴とする薄膜素子の製造方法。
  4. 請求項1または2に記載の発明において、前記基板はフィルム基板であることを特徴とする薄膜素子の製造方法。
  5. 請求項1乃至の何れかに記載の発明において、前記絶縁膜は、窒化シリコン膜であることを特徴とする薄膜素子の製造方法。
  6. 請求項1に記載の発明において、前記補強用部材は、ポリイミド系樹脂又はポリエチレンテレフタレートを含むテープの下面にシリコーン系樹脂を含む粘着剤を設けたものであることを特徴とする薄膜素子の製造方法。
  7. 酸化亜鉛からなる仮基板上に絶縁膜を形成する第1の工程と、
    前記絶縁膜上に薄膜素子構成体を形成する第2の工程と、
    前記薄膜素子構成体を覆うオーバーコート膜を形成する第3の工程と、
    前記オーバーコート膜上に補強用部材を貼り付ける第4の工程と、
    前記仮基板をウェットエッチングして除去する第5の工程と、
    前記絶縁膜の下面に接着層を介して基板を接着する第6の工程と、
    前記補強用部材を剥離する第7の工程と、
    を有し、
    前記仮基板は、ガラス又は金属又は樹脂からなる網目状の基材に、酸化亜鉛あるいは酸化亜鉛中にガラス繊維又は金属繊維又は樹脂繊維からなる補強材を分散させたものを、混合させて形成されている、
    ことを特徴とする薄膜素子の製造方法。
  8. 酸化亜鉛からなる仮基板上に絶縁膜を形成する第1の工程と、
    前記絶縁膜上に薄膜素子構成体を形成する第2の工程と、
    前記薄膜素子構成体を覆うオーバーコート膜を形成する第3の工程と、
    前記オーバーコート膜上に接着層を介して基板を接着する第4の工程と、
    前記仮基板をウェットエッチングして除去する第5の工程と、
    を有し、
    前記仮基板は、ガラス又は金属又は樹脂からなる網目状の基材に、酸化亜鉛あるいは酸化亜鉛中にガラス繊維又は金属繊維又は樹脂繊維からなる補強材を分散させたものを、混合させて形成されている、
    ことを特徴とする薄膜素子の製造方法。
  9. 請求項7または8に記載の発明において、前記仮基板の下面にリブが設けられていることを特徴とする薄膜素子の製造方法。
  10. 請求項7または8に記載の発明において、前記基板はフィルム基板であることを特徴とする薄膜素子の製造方法。
  11. 請求項7乃至10の何れかに記載の発明において、前記絶縁膜は、窒化シリコン膜であることを特徴とする薄膜素子の製造方法。
  12. 請求項7に記載の発明において、前記補強用部材は、ポリイミド系樹脂又はポリエチレンテレフタレートを含むテープの下面にシリコーン系樹脂を含む粘着剤を設けたものであることを特徴とする薄膜素子の製造方法。
JP2008139130A 2008-05-28 2008-05-28 薄膜素子の製造方法 Expired - Fee Related JP5521286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008139130A JP5521286B2 (ja) 2008-05-28 2008-05-28 薄膜素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008139130A JP5521286B2 (ja) 2008-05-28 2008-05-28 薄膜素子の製造方法

Publications (3)

Publication Number Publication Date
JP2009289864A JP2009289864A (ja) 2009-12-10
JP2009289864A5 JP2009289864A5 (ja) 2011-01-06
JP5521286B2 true JP5521286B2 (ja) 2014-06-11

Family

ID=41458818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008139130A Expired - Fee Related JP5521286B2 (ja) 2008-05-28 2008-05-28 薄膜素子の製造方法

Country Status (1)

Country Link
JP (1) JP5521286B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TWI644437B (zh) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116085B2 (ja) * 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
JP5052033B2 (ja) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3924303B2 (ja) * 2005-05-09 2007-06-06 ローム株式会社 窒化物半導体素子およびその製法
JP5216201B2 (ja) * 2005-09-27 2013-06-19 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、液晶表示装置、rfidタグ、発光装置及び電子機器

Also Published As

Publication number Publication date
JP2009289864A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
CN109671761B (zh) 显示面板及其制作方法
JP5309672B2 (ja) 薄膜素子およびその製造方法
KR100364949B1 (ko) 액정 표시 장치의 제조 방법
KR101618157B1 (ko) 표시 장치 및 이의 제조 방법
CN109962095B (zh) 无边框显示装置、无边框显示面板及其制造方法
US8604485B2 (en) Intermediate structure, method and substrate for fabricating flexible display device
KR100670213B1 (ko) 액정 표시장치 및 그 제조방법
JP5345303B2 (ja) 表示装置とその製造方法
JP5483151B2 (ja) 薄膜素子およびその製造方法
TWI444945B (zh) 用於製作軟性顯示裝置之基板、結構及軟性顯示裝置的製作方法
JP2011065173A (ja) フレキシブル表示装置の製造方法
CN101840885A (zh) 电子器件的制造方法以及显示器
KR102430807B1 (ko) 플렉서블 터치 스크린 패널 및 그 제조 방법
JP2010008677A (ja) 画像表示装置
JP5521286B2 (ja) 薄膜素子の製造方法
TWI222545B (en) Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display
JP4301302B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器
JP2014021170A (ja) 液晶表示装置及びその製造方法
KR20140081408A (ko) 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법
CN111223399A (zh) 柔性显示面板的制作方法
KR102418375B1 (ko) 표시 장치 및 이의 제조 방법
CN113823654B (zh) 一种驱动基板、发光装置及其制作方法
KR102110781B1 (ko) 액정패널 및 액정패널용 식각방법
US9484552B2 (en) Manufacturing method of flexible device substrate
JP5707725B2 (ja) 薄膜のパターニング方法及び表示パネルの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

R150 Certificate of patent or registration of utility model

Ref document number: 5521286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees