JP4301302B2 - 半導体装置、半導体装置の製造方法及び電子機器 - Google Patents
半導体装置、半導体装置の製造方法及び電子機器 Download PDFInfo
- Publication number
- JP4301302B2 JP4301302B2 JP2007026466A JP2007026466A JP4301302B2 JP 4301302 B2 JP4301302 B2 JP 4301302B2 JP 2007026466 A JP2007026466 A JP 2007026466A JP 2007026466 A JP2007026466 A JP 2007026466A JP 4301302 B2 JP4301302 B2 JP 4301302B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- thin film
- layer
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 157
- 239000010410 layer Substances 0.000 claims description 106
- 230000003014 reinforcing effect Effects 0.000 claims description 84
- 239000010409 thin film Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 22
- 229920005989 resin Polymers 0.000 claims description 22
- 239000002344 surface layer Substances 0.000 claims description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 29
- 239000000463 material Substances 0.000 description 15
- 239000011521 glass Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000002787 reinforcement Effects 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、半導体装置、半導体装置の製造方法及び電子機器に関する。
薄膜回路装置や液晶装置などの半導体装置は、基板表面に半導体素子等を含む薄膜回路層を有している。一般的に、単結晶シリコンウェハー、石英ガラス基板、耐熱ガラス基板、樹脂フィルム、ステンレス基板等が基板の材料として用いられている。樹脂フィルムを基板に用いた半導体装置は、基板そのものが薄く、可撓性を有するため、軽量で柔軟性を備えた半導体装置を提供できる点で有意義である（例えば、特許文献１参照。）。
このような半導体装置を製造する際には、マザー基板に複数の薄膜回路層を形成し、当該薄膜回路層ごとにマザー基板を分断する、多面取りと呼ばれる手法が行われている。また、樹脂フィルムは比較的耐熱性が低く、薄膜回路層を直接形成することが難しいため、ガラス基板に作成した薄膜回路層を転写して形成する場合もある。一般的に、薄膜回路層は弾性定数が数十ＧＰａ程度、線膨張係数は数〜十数ｐｐｍ／Ｋ程度である。一方、樹脂フィルムの弾性定数は数ＧＰａ程度、線膨張係数は１０〜５０ｐｐｍ／Ｋ程度である。
特開平１０−１２５９２９号公報
しかしながら、このような半導体装置では、基板の端部が個々の半導体装置に分離する際に微小な亀裂やノッチを含む場合がある。こうした箇所に、応力集中が加わると亀裂が薄膜回路層にまで拡大し、薄膜回路層が破断する虞がある。薄膜回路層が破断することにより、半導体装置の動作不良を引き起こすことになる。このため、かかる薄膜回路層の破断を防ぐことができ、高い信頼性を確保できる技術が求められている。
以上のような事情に鑑み、本発明の目的は、高い信頼性を確保できる半導体装置、半導体装置の製造方法及び電子機器を提供することにある。
上記目的を達成するため、本発明に係る半導体装置は、少なくとも表面に樹脂層を有する基板と、前記基板に設けられた薄膜回路層と、前記基板の表面上に前記薄膜回路層を囲うように設けられた補強部とを具備することを特徴とする。
本発明によれば、基板を補強する補強部が当該基板の表面上に薄膜回路層を囲うように設けられているので、補強部が設けられた領域では基板の強度が向上することになる。このため、例えば半導体装置を多面取りによって形成する場合、基板分離時に形成される微小な亀裂やノッチが薄膜回路層にまで拡大するのを防ぐことができる。これにより、高い信頼性を確保できる半導体装置を得ることができる。
本発明によれば、基板を補強する補強部が当該基板の表面上に薄膜回路層を囲うように設けられているので、補強部が設けられた領域では基板の強度が向上することになる。このため、例えば半導体装置を多面取りによって形成する場合、基板分離時に形成される微小な亀裂やノッチが薄膜回路層にまで拡大するのを防ぐことができる。これにより、高い信頼性を確保できる半導体装置を得ることができる。
上記の半導体装置は、前記補強部が、前記基板の表面に設けられた凸条であることを特徴とする。
本発明によれば、補強部が基板の表面に設けられた凸条であるので、補強部が設けられる領域を他の領域と比べて厚くすることができる。これにより、当該領域の基板の強度を向上させることができる。
本発明によれば、補強部が基板の表面に設けられた凸条であるので、補強部が設けられる領域を他の領域と比べて厚くすることができる。これにより、当該領域の基板の強度を向上させることができる。
上記の半導体装置は、前記補強部が複数設けられていることを特徴とする。
本発明によれば、補強部が複数設けられているので、基板の端部からの亀裂やノッチを多重に保護することができる。これにより、薄膜回路層の破断を一層確実に防ぐことができる。
本発明によれば、補強部が複数設けられているので、基板の端部からの亀裂やノッチを多重に保護することができる。これにより、薄膜回路層の破断を一層確実に防ぐことができる。
上記の半導体装置は、前記基板が矩形であり、前記補強部が前記基板の角部を含んだ領域に設けられていることを特徴とする。
多面取りによって複数の矩形基板に分断する場合、矩形基板の角部には特に亀裂やノッチが形成されやすい。本発明によれば、補強部が矩形である基板の角部を含んだ領域に設けられているので、亀裂やノッチが薄膜回路層にまで拡大するのを一層確実に防ぐことができる。
多面取りによって複数の矩形基板に分断する場合、矩形基板の角部には特に亀裂やノッチが形成されやすい。本発明によれば、補強部が矩形である基板の角部を含んだ領域に設けられているので、亀裂やノッチが薄膜回路層にまで拡大するのを一層確実に防ぐことができる。
本発明に係る半導体装置の製造方法は、少なくとも表面に樹脂層を有する基板に複数の薄膜回路層を形成する第１の工程と、前記複数の薄膜回路層の各々を囲むように複数の補強部を形成する第２の工程と、隣り合った前記複数の補強部の各々の間で前記基板を切断することで前記複数の薄膜回路層を各々に分割する第３の工程とを具備することを特徴とする。
本発明によれば、少なくとも表面に樹脂層を有する基板に複数の薄膜回路層を形成し、この複数の薄膜回路層の各々を囲むように複数の補強部を形成した後、隣り合った複数の補強部の各々の間で基板を切断することで複数の薄膜回路層を各々に分割することとしたので、基板を切断する際に生じる亀裂やノッチが薄膜回路層の領域に拡大するのを補強部によって防ぐことができる。これにより、薄膜回路層が破断するのを確実に防ぐことができるので、高い信頼性を有する半導体装置を製造することができる。
本発明によれば、少なくとも表面に樹脂層を有する基板に複数の薄膜回路層を形成し、この複数の薄膜回路層の各々を囲むように複数の補強部を形成した後、隣り合った複数の補強部の各々の間で基板を切断することで複数の薄膜回路層を各々に分割することとしたので、基板を切断する際に生じる亀裂やノッチが薄膜回路層の領域に拡大するのを補強部によって防ぐことができる。これにより、薄膜回路層が破断するのを確実に防ぐことができるので、高い信頼性を有する半導体装置を製造することができる。
上記の半導体装置の製造方法は、前記基板とは異なる素子基板に前記補強部を形成し、転写によって前記補強部を前記基板上に形成することを特徴とする。
本発明によれば、基板とは異なる素子基板に補強部を形成し、転写によってこの補強部を基板上に形成することとしたので、当該補強部を容易に形成することができる。
本発明によれば、基板とは異なる素子基板に補強部を形成し、転写によってこの補強部を基板上に形成することとしたので、当該補強部を容易に形成することができる。
本発明に係る半導体装置の製造方法は、表面層を有する第１の基板に薄膜回路層を形成する第１の工程と、前記薄膜回路層を囲む前記表面層に補強部を形成する第２の工程と、少なくとも表面に樹脂層を有する第２の基板に前記薄膜回路層及び前記表面層を転写する第３の工程とを具備することを特徴とする。
本発明によれば、表面層を有する第１の基板に薄膜回路層を形成し、この薄膜回路層を囲む表面層に補強部を形成した後、少なくとも表面に樹脂層を有する第２の基板に薄膜回路層及び表面層を転写することとしたので、例えば樹脂フィルムのような耐熱性の低い基板上にも薄膜回路層及び補強部を形成することができるし、ガラス基板のような耐熱性の高い基板上にも勿論形成することができる。このように、本発明に係る半導体装置の製造方法により、薄膜回路層及び補強部を形成する基板の選択の幅が広がることになる。
本発明によれば、表面層を有する第１の基板に薄膜回路層を形成し、この薄膜回路層を囲む表面層に補強部を形成した後、少なくとも表面に樹脂層を有する第２の基板に薄膜回路層及び表面層を転写することとしたので、例えば樹脂フィルムのような耐熱性の低い基板上にも薄膜回路層及び補強部を形成することができるし、ガラス基板のような耐熱性の高い基板上にも勿論形成することができる。このように、本発明に係る半導体装置の製造方法により、薄膜回路層及び補強部を形成する基板の選択の幅が広がることになる。
上記の半導体装置の製造方法は、前記補強部が、前記基板の表面に設けられた凸条であることを特徴とする。
本発明によれば、補強部が基板の表面に設けられた凸条であることとしたので、直接凸条を形成することが困難な基板上にも、転写によって容易に形成することができるという利点がある。
本発明によれば、補強部が基板の表面に設けられた凸条であることとしたので、直接凸条を形成することが困難な基板上にも、転写によって容易に形成することができるという利点がある。
上記の半導体装置の製造方法は、前記補強部が、複数設けられていることを特徴とする。
本発明によれば、転写によって複数の補強部形成することとしたので、当該複数の補強部を基板に直接形成する場合に比べて簡単に形成することができる。
本発明によれば、転写によって複数の補強部形成することとしたので、当該複数の補強部を基板に直接形成する場合に比べて簡単に形成することができる。
本発明に係る半導体装置は、上記の半導体装置の製造方法により製造されたことを特徴とする。
本発明によれば、例えば樹脂フィルムのような耐熱性の低い基板やガラス基板のような耐熱性の高い基板など、基板の材質を問わず有効な製造方法によって製造されたものであるので、様々な用途に用いることが可能な半導体装置を得ることができる。また、補強部が設けられた領域では、補強部による補強と転写による接合とで二重に補強されることになるため、薄膜回路層の破断を確実に防ぐことができる。これにより、信頼性の高い半導体装置を得ることができる。
本発明によれば、例えば樹脂フィルムのような耐熱性の低い基板やガラス基板のような耐熱性の高い基板など、基板の材質を問わず有効な製造方法によって製造されたものであるので、様々な用途に用いることが可能な半導体装置を得ることができる。また、補強部が設けられた領域では、補強部による補強と転写による接合とで二重に補強されることになるため、薄膜回路層の破断を確実に防ぐことができる。これにより、信頼性の高い半導体装置を得ることができる。
本発明に係る電子機器は、上記の半導体装置を搭載したことを特徴とする。
本発明によれば、高い信頼性を備えた半導体装置を搭載したので、故障や動作不良の少ない良質な電子機器を得ることができる。
本発明によれば、高い信頼性を備えた半導体装置を搭載したので、故障や動作不良の少ない良質な電子機器を得ることができる。
以下、本発明の実施形態を図面を基に説明する。
［第１実施形態］
本発明の第１実施形態を説明する。図１は、本実施形態に係る半導体装置の構成を示す平面図である。
［第１実施形態］
本発明の第１実施形態を説明する。図１は、本実施形態に係る半導体装置の構成を示す平面図である。
同図に示すように、半導体装置１は、基板２と、薄膜回路層３と、補強部４とを主体として構成されている。薄膜回路層３は基板２の平面視中央部に設けられており、半導体素子などを含む回路である。補強部４は、薄膜回路層３を囲うように基板２上に設けられており、例えばアクリル、ポリイミドなどの樹脂からなる凸条部である。
図２は、図１におけるＡ−Ａ断面に沿った構成を示す図である。
図２に示すように、基板２は、基材２ａと表面層２ｂとを主体として構成されており、基材２ａ上に表面層２ｂが積層された構成になっている。基材２ａは樹脂材料、表面層２ｂは樹脂材料もしくはＳｉＯ２等の無機材料からなる。この樹脂材料としては、例えばアクリルやポリイミドなどが挙げられる。補強部４は、表面層２ｂ上に断面視で台形状（凸形状）に設けられている。
図２に示すように、基板２は、基材２ａと表面層２ｂとを主体として構成されており、基材２ａ上に表面層２ｂが積層された構成になっている。基材２ａは樹脂材料、表面層２ｂは樹脂材料もしくはＳｉＯ２等の無機材料からなる。この樹脂材料としては、例えばアクリルやポリイミドなどが挙げられる。補強部４は、表面層２ｂ上に断面視で台形状（凸形状）に設けられている。
補強部４が設けられることで、補強部４における基板２の厚さｔが他の領域における厚さｔ０に比べて大きくなっている。厚さｔが他の領域の厚さｔ０に比べて大きくなっていることから、補強部４が設けられた領域では他の領域に比べて変形に対する強度が大きくなっている。なお、補強部４の基板２の表面からの高さは１０μｍ以下とすることが好ましい。
次に、上記のように構成された半導体装置１を製造する工程を説明する。半導体装置１は、マザー基板に複数の薄膜回路層を形成し、当該マザー基板を１つの薄膜回路層ごとに分断して形成する（多面取り）。
本実施形態では、マザー基板１０上のうち各薄膜回路層３が形成される領域を囲うように、それぞれ補強部４を形成する。補強部４は、ディスペンサなどで形成しても良いし、フォトリソグラフィ法などによってパターニングしても良いし、一旦他の基板にパターニングしたものを転写して形成しても良い。
薄膜回路層３及び補強部４を形成したら、マザー基板１０を切断する。切断方法としては、切断砥石やナイフエッジ、鋏などによる機械的切削法、レーザスクライブ法などの手法が適宜用いられる。切断片となる基板２の切断部分には微細なノッチ２１が形成される。
マザー基板に補強部４を形成しない場合には、当該半導体装置１に温度変化や曲げなどによって応力が加わると、図４（ａ）に示すように、基板５２のノッチ２１から亀裂が形成され、薄膜回路層５３にいたる虞がある。この場合、薄膜回路層５３が破断することになる。
これに対して、本実施形態によれば、基板２を補強する補強部４が当該基板２の表面層２ｂ上に薄膜回路層３を囲うように設けられているので、補強部４が設けられた領域では基板２の強度が向上することになる。図４（ｂ）に示すように、例えば半導体装置１を多面取りによって基板２の切断部分にノッチ２１が形成された場合であっても、当該ノッチ２１から亀裂２２が補強部４によって食い止められるので、亀裂２２が薄膜回路層３にまで拡大するのを防ぐことができる。これにより、高い信頼性を確保できる半導体装置１を得ることができる。
［第２実施形態］
次に、本発明の第２実施形態を説明する。図５は、本実施形態に係る半導体装置の構成を示す平面図である。図６は、図５におけるＢ−Ｂ断面に沿った構成を示す断面図である。
次に、本発明の第２実施形態を説明する。図５は、本実施形態に係る半導体装置の構成を示す平面図である。図６は、図５におけるＢ−Ｂ断面に沿った構成を示す断面図である。
図５に示すように、半導体装置１０１は、基板１０２と、薄膜回路層１０３と、補強部１０４とを主体として構成されている。第１実施形態と同様、薄膜回路層１０３は基板１０２の平面視中央部に設けられている。本実施形態では、補強部１０４が、薄膜回路層１０３を囲うように基板１０２上に多重に設けられた構成になっており、図５及び図６では例えば凸条部が３重に設けられている。
このように、本実施形態によれば、補強部１０４を構成する凸条が多重に設けられているので、基板１０２の溝部からの亀裂やノッチを多重に保護することができる。これにより、基板１０２の強度を一層強くすることができ、薄膜回路層の破断を一層確実に防ぐことができる。
［第３実施形態］
次に、本発明の第３実施形態を説明する。図７は、本実施形態に係る液晶装置２０１の構成を示す平面図である。
同図に示すように、液晶装置２０１は、例えばアクリル、ＰＥＳなどの透明な樹脂材料からなるＴＦＴアレイ基板２１０と対向基板２２０とを重ね合わせるとともに、両者の間に設けられたシール材（図示せず）により貼り合わせた構成になっている。シール材によって囲まれた領域内には液晶層（図示せず）が封入されている。シール材の内側の領域は、外部からの光が変調される光変調領域２０３になっている。
次に、本発明の第３実施形態を説明する。図７は、本実施形態に係る液晶装置２０１の構成を示す平面図である。
同図に示すように、液晶装置２０１は、例えばアクリル、ＰＥＳなどの透明な樹脂材料からなるＴＦＴアレイ基板２１０と対向基板２２０とを重ね合わせるとともに、両者の間に設けられたシール材（図示せず）により貼り合わせた構成になっている。シール材によって囲まれた領域内には液晶層（図示せず）が封入されている。シール材の内側の領域は、外部からの光が変調される光変調領域２０３になっている。
ＴＦＴアレイ基板２１０のうち対向基板２２０から張り出した領域（張出領域）には、走査線駆動回路２０５やデータ線駆動回路２０６などの駆動回路、ＴＦＴアレイ基板２１０と対向基板２２０との間で電気的導通をとる基板間導通部２０７、外部の端子と接続する接続部２０８などが形成されている。
この張出領域には、ＴＦＴアレイ基板２１０の外周に沿って補強部２０４が設けられている。補強部２０４は、例えばアクリルやポリイミドなどの樹脂材料からなり、上記の光変調領域２０３、走査線駆動回路２０５、データ線駆動回路２０６、基板間導通部２０７及び接続部２０８を囲うように環状に設けられている。第１実施形態と同様に、補強部２０４の基板２０２の表面からの高さは１０μｍ以下とすることが好ましい。
図８は、図７におけるＣ−Ｃ断面に沿った形状を示す図である。説明の簡単のため、ＴＦＴアレイ基板２１０のみの断面構成を示している。同図に示すように、液晶装置２０１のＴＦＴアレイ基板２１０は、基材２１０ａと、接着層２１０ｂと、下地層２１１と、ゲート絶縁層２１２と、第１絶縁層２１３と、第２絶縁層２１４とが積層された構成になっている。ＴＦＴアレイ基板２１０の上記の張り出し領域には、補強部２０４が第２絶縁層２１４の表面に突出するように設けられている。したがって、この補強部２０４が設けられた領域は、他の領域に比べて基板２０２の厚さが厚くなっている。
ＴＦＴアレイ基板２１０の光変調領域２０３には、画素電極２１９と、薄膜トランジスタ２１５と、ソース電極２１６と、ドレイン電極２１７とが設けられている。画素電極２１９は、光変調領域２０３の各画素に対応する領域に設けられている。薄膜トランジスタ２１５は、光変調領域２０３の各画素間に設けられており、チャネル領域２１５ｃとソース領域２１５ｓとドレイン領域２１５ｄとを有する半導体膜と、ゲート電極２１５ｇとを主体として構成されている。ソース電極２１６は、半導体膜のソース領域２１５ｓに接続されている。ドレイン電極２１７は、ゲート絶縁層２１２、第１絶縁層２１３及び第２絶縁層２１４を連通するように設けられており、半導体膜のドレイン領域２１５ｄと画素電極２１９とを接続している。
次に、上記のように構成された液晶装置２０１の製造方法を説明する。ここでは、ＴＦＴアレイ基板２１０の製造工程を中心に説明する。
まず、図９に示すように、ガラス基板２３０上に剥離層２３１を形成し、剥離層２３１上に下地層２１１、半導体膜、ゲート絶縁層２１２、ゲート電極２１５ｇ、第１絶縁層２１３、ソース電極２１６、ドレイン電極２１７、第２絶縁層２１４、画素電極２１９をそれぞれ形成し、第２絶縁層２１４上に例えばディスペンサなどによって補強部２０４を形成する。剥離層２３１には、例えば紫外線照射によって変質し接着力が低下するような材料が用いられる。
まず、図９に示すように、ガラス基板２３０上に剥離層２３１を形成し、剥離層２３１上に下地層２１１、半導体膜、ゲート絶縁層２１２、ゲート電極２１５ｇ、第１絶縁層２１３、ソース電極２１６、ドレイン電極２１７、第２絶縁層２１４、画素電極２１９をそれぞれ形成し、第２絶縁層２１４上に例えばディスペンサなどによって補強部２０４を形成する。剥離層２３１には、例えば紫外線照射によって変質し接着力が低下するような材料が用いられる。
次に、図１０に示すように、補強部２０４及び画素電極２１９上を含む第２絶縁層２１４上に仮接着剤２４０を形成し、当該仮接着剤２４０を介して剥離層２５１及びガラス基板２５０を接着する。剥離層２５１は、剥離層２３１と同様に紫外線照射によって変質し接着力が低下するような材料が用いられる。
次に、図１１に示すように、ガラス基板２３０側から剥離層２３１に紫外線を照射し、剥離層２３１を変質させる。
剥離層２３１を変質させた後、図１２に示すように、ガラス基板２３０を剥離する。剥離界面は接着力の低下した剥離層２３１内部もしくは層界面から剥離する。下地層２１１を剥離した後、図１３に示すように、この下地層２１１に接着層２１０ｂを介して基材２１０ａを接着する。
剥離層２３１を変質させた後、図１２に示すように、ガラス基板２３０を剥離する。剥離界面は接着力の低下した剥離層２３１内部もしくは層界面から剥離する。下地層２１１を剥離した後、図１３に示すように、この下地層２１１に接着層２１０ｂを介して基材２１０ａを接着する。
次に、図１４に示すように、ガラス基板２５０側から剥離層２５１に紫外線を照射し、剥離層２５１を変質させる。
剥離層２５１を変質させた後、図１５に示すように、ガラス基板２５０を剥離する。このようにして、図１６に示すように、ＴＦＴアレイ基板２１０が完成する。
剥離層２５１を変質させた後、図１５に示すように、ガラス基板２５０を剥離する。このようにして、図１６に示すように、ＴＦＴアレイ基板２１０が完成する。
本実施形態のような液晶装置２０１においても半導体装置１と同様に、ＴＦＴアレイ基板２１０を補強する補強部２０４が当該ＴＦＴアレイ基板２１０の表面上に光変調領域２０３などを囲うように設けられているので、補強部２０４が設けられた領域ではＴＦＴアレイ基板２１０の強度が向上することになる。これにより、例えばＴＦＴアレイ基板２１０の端辺から亀裂が生じた場合であっても、当該亀裂が拡大するのを防ぐことができる。これにより、高い信頼性を確保できる液晶装置２０１を得ることができる。
また、本実施形態によれば、剥離層２３１（表面層）を有するガラス基板２３０（第１の基板）に薄膜トランジスタ２１５（薄膜回路層）を形成し、この薄膜トランジスタ２１５を囲む剥離層２３１に補強部２０４を形成した後、表面に下地層２１０ｂを有する基材２１０ａ（第２の基板）に薄膜トランジスタ２１５及び剥離層２３１を転写することとしたので、例えば樹脂フィルムのような耐熱性の低い基板上にも薄膜トランジスタ２１５及び補強部２０４を形成することができるし、ガラス基板のような耐熱性の高い基板上にも勿論形成することができる。このように、本実施形態、薄膜トランジスタ２１５及び補強部２０４を形成する基板の選択の幅が広がることになる。このように製造された半導体装置２０１は、様々な用途に用いることが可能となる。
また、本実施形態によれば、基材２１０ａのうち補強部２０４が設けられた領域では、補強部２０４による補強と転写による接合とで二重に補強されることになるため、薄膜トランジスタ２１５の破断を確実に防ぐことができる。これにより、信頼性の高い液晶装置２０１を得ることができる。
［第４実施形態］
次に、本発明の第４実施形態を説明する。図１７は、本実施形態に係る液晶装置３０１の構成を示す平面図である。
同図に示すように、液晶装置３０１は、第３実施形態と同様、例えばアクリル、ＰＥＳなどの透明な樹脂材料からなるＴＦＴアレイ基板３１０と対向基板３２０とを重ね合わせるとともに、両者の間に設けられたシール材（図示せず）により貼り合わせた構成になっている。シール材によって囲まれた領域内には液晶層（図示せず）が封入されている。シール材の内側の領域は、外部からの光が変調される光変調領域３０３になっている。
次に、本発明の第４実施形態を説明する。図１７は、本実施形態に係る液晶装置３０１の構成を示す平面図である。
同図に示すように、液晶装置３０１は、第３実施形態と同様、例えばアクリル、ＰＥＳなどの透明な樹脂材料からなるＴＦＴアレイ基板３１０と対向基板３２０とを重ね合わせるとともに、両者の間に設けられたシール材（図示せず）により貼り合わせた構成になっている。シール材によって囲まれた領域内には液晶層（図示せず）が封入されている。シール材の内側の領域は、外部からの光が変調される光変調領域３０３になっている。
ＴＦＴアレイ基板３１０のうち対向基板３２０から張り出した領域（張出領域）には、第３実施形態と同様に走査線駆動回路３０５やデータ線駆動回路３０６などの駆動回路、ＴＦＴアレイ基板３１０と対向基板３２０との間で電気的導通をとる基板間導通部３０７、外部の端子と接続する接続部３０８などが形成されている。
本実施形態では、ＴＦＴアレイ基板３１０の外周に沿って補強部３０４が設けられており、光変調領域３０３を囲うと共に当該張出領域の全体を覆うように設けられている。この補強部３０４は、走査線駆動回路３０５、データ線駆動回路３０６の上層側に設けられていると共に基板間導通部３０７及び接続部３０８を囲うように設けられている。他の構成は第３実施形態とほぼ同一になっている。
図１８は、図１７におけるＤ−Ｄ断面に沿った形状を示す図である。ＴＦＴアレイ基板３１０のみの断面構成を示している。同図に示すように、補強部３０４は、張出領域のうちＴＦＴアレイ基板３１０の第２絶縁層３１４上を覆うように設けられている。この補強部２０４が設けられた領域は、他の領域に比べて基板２０２の厚さが厚くなっており、ＴＦＴアレイ基板３１０の強度が他の領域に比べてその分強くなっている。上記実施形態と同様に、補強部３０４の第２絶縁層３１４の表面からの高さは１０μｍ以下とすることが好ましい。
このように、本実施形態によれば、補強部３０４がＴＦＴアレイ基板３１０の張出領域の全体を覆うように設けられているので、この部分においてＴＦＴアレイ基板３１０の強度を一層強くすることができる。これにより、液晶装置３０１の信頼性をさらに高めることが可能となる。
［第５実施形態］
次に、本発明の第５実施形態を説明する。図１９は、本実施形態に係る液晶装置４０１の構成を示す平面図である。
同図に示すように、液晶装置４０１は、基本的には第３実施形態に係る液晶装置２０１とほぼ同一の構成になっているが、ＴＦＴアレイ基板４１０の角部にそれぞれ補強部４０４ａ、４０４ｂ、４０４ｃ、４０４ｄが設けられている点で、第３実施形態とは異なっている。
次に、本発明の第５実施形態を説明する。図１９は、本実施形態に係る液晶装置４０１の構成を示す平面図である。
同図に示すように、液晶装置４０１は、基本的には第３実施形態に係る液晶装置２０１とほぼ同一の構成になっているが、ＴＦＴアレイ基板４１０の角部にそれぞれ補強部４０４ａ、４０４ｂ、４０４ｃ、４０４ｄが設けられている点で、第３実施形態とは異なっている。
多面取りによって複数の矩形基板に分断する場合など、矩形基板の角部には特に亀裂やノッチが形成されやすい。本実施形態によれば、矩形であるＴＦＴアレイ基板４１０のそれぞれの角部に補強部４０４ａ〜４０４ｄが設けられているので、亀裂やノッチが薄膜回路層にまで拡大するのを一層確実に防ぐことができる。
［第６実施形態］
次に、本発明の第６実施形態を説明する。図２０は、本実施形態に係る液晶装置５０１の構成を示す断面図である。液晶装置５０１は、基本的には第３実施形態に係る液晶装置２０１とほぼ同一の構成になっている。図２０では、説明の簡単のため、ＴＦＴアレイ基板５１０のみの断面構成を示している。
次に、本発明の第６実施形態を説明する。図２０は、本実施形態に係る液晶装置５０１の構成を示す断面図である。液晶装置５０１は、基本的には第３実施形態に係る液晶装置２０１とほぼ同一の構成になっている。図２０では、説明の簡単のため、ＴＦＴアレイ基板５１０のみの断面構成を示している。
同図に示すように、ＴＦＴアレイ基板５１０には、補強部５０４を構成する凸条が多重に設けられている。本実施形態では、このような凸条が多重に設けられているので、ＴＦＴアレイ基板５１０の端辺からの亀裂やノッチを多重に保護することができる。これにより、ＴＦＴアレイ基板５１０の強度を一層強くすることができる。
なお、このような多重の凸条からなる補強部５０４は、上記実施形態で述べた転写の手法によって形成することも可能である。転写による手法であれば、予め別の基板に補強部５０４を形成しておくことができるので、直接補強部５０４を形成することが困難な基板上にも、容易に補強部５０４を形成することができるという利点がある。
［第７実施形態］
次に、本発明の第７実施形態を説明する。図２１は、本実施形態に係る携帯電話６００の全体構成を示す斜視図である。
図２１は、携帯電話６００の全体構成を示す斜視図である。
携帯電話６００は、筺体６０１、複数の操作ボタンが設けられた操作部６０２、画像や動画、文字等を表示する表示部６０３を主体として構成されている。表示部６０３には、上記の液晶装置２０１〜５０１が搭載されている。
このように、高い信頼性を備えた液晶装置２０１〜５０１が搭載されているので、故障や動作不良の少ない良質な携帯電話６００を得ることができる。
次に、本発明の第７実施形態を説明する。図２１は、本実施形態に係る携帯電話６００の全体構成を示す斜視図である。
図２１は、携帯電話６００の全体構成を示す斜視図である。
携帯電話６００は、筺体６０１、複数の操作ボタンが設けられた操作部６０２、画像や動画、文字等を表示する表示部６０３を主体として構成されている。表示部６０３には、上記の液晶装置２０１〜５０１が搭載されている。
このように、高い信頼性を備えた液晶装置２０１〜５０１が搭載されているので、故障や動作不良の少ない良質な携帯電話６００を得ることができる。
１、１０１…半導体装置 ２、１０２…基板 ２ａ〜５０２ａ…基材 ２ｂ〜５０２ｂ…表面層 ３、１０３…薄膜回路層 ４〜５０４…補強部 １０…マザー基板 ２１…ノッチ ２２…亀裂 ２０１〜５０１…液晶装置 ２０２〜５０２…基板 ２０３〜５０３…光変調領域 ２１０〜５１０…ＴＦＴアレイ基板 ６００…携帯電話
Claims (9)
- 少なくとも表面に樹脂層を有するＴＦＴアレイ基板と、
前記ＴＦＴアレイ基板に設けられた薄膜回路層と、
前記ＴＦＴアレイ基板の表面上に前記薄膜回路層を囲うように多重に設けられた複数の凸条からなり、前記ＴＦＴアレイ基板の強度を向上させる補強部と
を具備することを特徴とする半導体装置。 - 前記凸条は、環状に設けられている
ことを特徴とする請求項１に記載の半導体装置。 - 前記基板が矩形であり、
前記補強部が前記基板の角部を含んだ領域に設けられている
ことを特徴とする請求項１又は請求項２に記載の半導体装置。 - 少なくとも表面に樹脂層を有する基板に複数の薄膜回路層を形成する第１の工程と、
前記複数の薄膜回路層の各々を多重に囲む複数の凸条を補強部として前記基板上に形成し前記基板を補強する第２の工程と、
隣り合った前記補強部の各々の間で前記基板を切断することで前記薄膜回路層を有する個々のＴＦＴアレイ基板に分割する第３の工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記基板とは異なる素子基板に前記補強部を形成し、転写によって前記補強部を前記基板上に形成する
ことを特徴とする請求項４に記載の半導体装置の製造方法。 - 表面層を有する第１の基板に薄膜回路層を形成する第１の工程と、
前記薄膜回路層を多重に囲む複数の凸条を補強部として前記表面層に形成する第２の工程と、
少なくとも表面に樹脂層を有する第２の基板に前記補強部ごと前記薄膜回路層及び前記表面層を転写する第３の工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記第２の工程は、前記凸条を環状に形成する
ことを特徴とする請求項６に記載の半導体装置の製造方法。 - 請求項４乃至請求項７のいずれか一項に記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
- 請求項１乃至請求項３及び請求項８のうちいずれか一項に記載の半導体装置を搭載したことを特徴とする電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007026466A JP4301302B2 (ja) | 2007-02-06 | 2007-02-06 | 半導体装置、半導体装置の製造方法及び電子機器 |
| US12/012,182 US7786576B2 (en) | 2007-02-06 | 2008-01-31 | Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus |
| CN2008100055297A CN101241917B (zh) | 2007-02-06 | 2008-02-04 | 半导体装置、半导体装置的制造方法以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007026466A JP4301302B2 (ja) | 2007-02-06 | 2007-02-06 | 半導体装置、半導体装置の製造方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008192875A JP2008192875A (ja) | 2008-08-21 |
| JP4301302B2 true JP4301302B2 (ja) | 2009-07-22 |
Family
ID=39675437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007026466A Active JP4301302B2 (ja) | 2007-02-06 | 2007-02-06 | 半導体装置、半導体装置の製造方法及び電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7786576B2 (ja) |
| JP (1) | JP4301302B2 (ja) |
| CN (1) | CN101241917B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136286B2 (en) * | 2009-08-07 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Display panel and electronic book |
| TWI517268B (zh) * | 2009-08-07 | 2016-01-11 | 半導體能源研究所股份有限公司 | 端子構造的製造方法和電子裝置的製造方法 |
| JP5719560B2 (ja) * | 2009-10-21 | 2015-05-20 | 株式会社半導体エネルギー研究所 | 端子構造の作製方法 |
| TWI544263B (zh) * | 2011-11-02 | 2016-08-01 | 元太科技工業股份有限公司 | 陣列基板及其製造方法 |
| US9899626B2 (en) | 2014-03-06 | 2018-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| KR102388711B1 (ko) * | 2015-04-27 | 2022-04-20 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777563A (en) * | 1986-05-02 | 1988-10-11 | Toshiba Battery Co., Ltd. | Thin type electronic instrument |
| JP3809681B2 (ja) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
| JP2002261190A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP2005175445A (ja) | 2003-11-19 | 2005-06-30 | Toray Ind Inc | 回路基板用部材と回路基板用部材の製造方法 |
| JP2006049800A (ja) | 2004-03-10 | 2006-02-16 | Seiko Epson Corp | 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器 |
| JP2005259984A (ja) | 2004-03-11 | 2005-09-22 | Seiko Epson Corp | 転写方法、半導体装置の製造方法及び電子機器 |
| JP4940402B2 (ja) | 2004-10-19 | 2012-05-30 | セイコーエプソン株式会社 | 薄膜装置の製造方法 |
| JP2006120726A (ja) | 2004-10-19 | 2006-05-11 | Seiko Epson Corp | 薄膜装置の製造方法、電気光学装置、及び電子機器 |
| JP2006119811A (ja) | 2004-10-20 | 2006-05-11 | Seiko Epson Corp | Ｉｃカード |
| JP2006119810A (ja) | 2004-10-20 | 2006-05-11 | Seiko Epson Corp | Ｉｃカード |
| JP4945726B2 (ja) | 2004-11-05 | 2012-06-06 | セイコーエプソン株式会社 | 薄膜装置の製造方法 |
| JP2006227417A (ja) | 2005-02-18 | 2006-08-31 | Toshiba Matsushita Display Technology Co Ltd | 基板装置およびその製造方法 |
| JP2006295033A (ja) | 2005-04-14 | 2006-10-26 | Seiko Epson Corp | 薄膜デバイス及び電子機器 |
| JP2006295049A (ja) | 2005-04-14 | 2006-10-26 | Seiko Epson Corp | 薄膜デバイスの製造方法、電子機器 |
| JP4748351B2 (ja) | 2005-04-20 | 2011-08-17 | セイコーエプソン株式会社 | 薄膜素子の製造方法 |
| JP2006301493A (ja) | 2005-04-25 | 2006-11-02 | Seiko Epson Corp | 薄膜デバイス、電子機器 |
| JP2006310398A (ja) | 2005-04-26 | 2006-11-09 | Seiko Epson Corp | 薄膜素子の製造方法、及び電子機器 |
| JP2006310399A (ja) | 2005-04-26 | 2006-11-09 | Seiko Epson Corp | 薄膜素子の製造方法、及び電子機器 |
| JP2006313827A (ja) | 2005-05-09 | 2006-11-16 | Seiko Epson Corp | 薄膜デバイスの製造方法、電子機器 |
| JP2007088235A (ja) | 2005-09-22 | 2007-04-05 | Seiko Epson Corp | 薄膜素子の転写方法、製造方法、薄膜装置の製造方法及び電子機器 |
| JP2007201249A (ja) | 2006-01-27 | 2007-08-09 | Seiko Epson Corp | 仮転写基板、仮転写基板を使用した薄膜デバイスの製造方法及び電子機器 |
-
2007
- 2007-02-06 JP JP2007026466A patent/JP4301302B2/ja active Active
-
2008
- 2008-01-31 US US12/012,182 patent/US7786576B2/en active Active
- 2008-02-04 CN CN2008100055297A patent/CN101241917B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7786576B2 (en) | 2010-08-31 |
| US20080185689A1 (en) | 2008-08-07 |
| CN101241917B (zh) | 2012-03-21 |
| CN101241917A (zh) | 2008-08-13 |
| JP2008192875A (ja) | 2008-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11832472B2 (en) | Semiconductor device | |
| TWI677125B (zh) | 無邊框顯示裝置、無邊框顯示面板及其製造方法 | |
| US10038013B2 (en) | Flexible display device with side crack protection structure and manufacturing method for the same | |
| JP6456884B2 (ja) | 表示装置及びその製造方法 | |
| US10582612B2 (en) | Flexible display device with reduced bend stress wires and manufacturing method for the same | |
| JP3875130B2 (ja) | 表示装置及びその製造方法 | |
| CN109962095B (zh) | 无边框显示装置、无边框显示面板及其制造方法 | |
| JP5232498B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4938239B2 (ja) | 表示装置 | |
| CN110570764A (zh) | 一种显示面板及其制作方法 | |
| JP4301302B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
| JP5345303B2 (ja) | 表示装置とその製造方法 | |
| TWI654465B (zh) | 轉置頭及轉置裝置 | |
| JP2010048887A (ja) | 表示装置 | |
| JP2018141848A (ja) | 表示装置及びその製造方法 | |
| JP4648422B2 (ja) | 表示素子の製造方法 | |
| JP2009175234A (ja) | 液晶表示装置 | |
| JP2009003020A (ja) | 表示素子およびその製造方法 | |
| JP5654628B2 (ja) | 表示装置 | |
| JP2008233591A (ja) | 電気泳動表示装置およびその製造方法 | |
| JP2016126111A (ja) | 液晶パネル用基板 | |
| JP2010117706A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4301302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |