KR102418375B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102418375B1
KR102418375B1 KR1020150136154A KR20150136154A KR102418375B1 KR 102418375 B1 KR102418375 B1 KR 102418375B1 KR 1020150136154 A KR1020150136154 A KR 1020150136154A KR 20150136154 A KR20150136154 A KR 20150136154A KR 102418375 B1 KR102418375 B1 KR 102418375B1
Authority
KR
South Korea
Prior art keywords
planarization layer
area
pad
contact hole
semi
Prior art date
Application number
KR1020150136154A
Other languages
English (en)
Other versions
KR20170037074A (ko
Inventor
이용석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150136154A priority Critical patent/KR102418375B1/ko
Priority to US15/161,446 priority patent/US9922998B2/en
Publication of KR20170037074A publication Critical patent/KR20170037074A/ko
Application granted granted Critical
Publication of KR102418375B1 publication Critical patent/KR102418375B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 패드 영역을 포함하는 기판, 상기 기판의 표시 영역에 액티브층, 상기 기판의 패드 영역에 패드 전극 및 상기 액티브층 및 상기 패드 전극 상에 배치되며, 상기 액티브층의 일부를 노출시키기 위한 컨택홀을 포함하는 평탄화층을 포함한다. 본 발명의 일 실시예에 따라, 상기 컨택홀의 최대 지름은, 상기 평탄화층이 상기 표시 영역과 상기 패드 영역에 형성된 후 상기 패드 영역의 평탄화층이 제거되는 공정 과정에서 상기 컨택홀의 최대 지름이 증가되는 것을 고려한 크기이며, 4.15㎛ 이하이다. 이에 따라, 평탄화층이 제거되는 과정에서 표시 영역의 컨택홀의 크기가 증가되는 것이 최소화되므로, 갭(gap) 불량 등과 같은 표시 장치의 공정 불량이 감소될 수 있다. 뿐만 아니라, 평탄화층이 제거되는 과정에서 패드 전극이 손상되는 것이 최소화되므로, 이로 인한 표시 장치의 구동 불량이 감소될 수 있다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는, 적어도 하나의 반-투과 영역을 포함하는 마스크를 이용하여 패드 영역의 평탄화층의 두께와 표시 영역의 평탄화층의 두께를 다르게 구성함으로써, 구동 불량 및 공정 불량이 개선된 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치(display apparatus)는 화상을 표시하는 장치로서, LCD(liquid crystal display), PDP(plasma display panel), ELD(electro luminescent display), VFD(vacuum fluorescent display), OLED(organic light emitting display) 등의 다양한 방식으로 구현이 가능하다. 또한, 정보화 사회가 발전함에 따라, 표시 장치에 대한 요구도 다양한 형태로 발전하고 있으며, 텔레비전, 모바일 기기, 노트북, 차량, 시계 등 각종 기기에 다양하게 활용 가능하도록 지속적인 연구가 이루어지고 있다.
표시 장치는, 표시 영역(display area)에, 화소(pixel)를 구동하기 위한 적어도 하나의 박막 트랜지스터(thin film transistor, TFT)를 포함한다. 또한, 표시 장치는, 비 표시 영역(non-display area)에, 박막 트랜지스터 및 화소로 다양한 신호를 전달하기 위해 외부의 회로와 연결 가능한 복수의 패드를 포함한다.
박막 트랜지스터와 패드는 반도체 공정을 통해 형성 가능하며, 예를 들어, 마스크(mask)를 이용한 공정을 활용하여, 노광(exposing), 현상(developing) 및 식각(etching) 등의 공정을 거쳐 박막 트랜지스터와 패드를 구성하는 층들이 형성될 수 있다. 이때, 박막 트랜지스터나 패드를 형성하는 과정에서, 여러 차례의 식각 공정이 진행됨에 따라, 다양한 문제가 발생될 수 있다. 구체적으로, 복수의 층으로 이루어진 박막 트랜지스터나 패드를 형성하는 과정에서, 여러 차례 진행되는 식각 공정으로 인해, 박막 트랜지스터 또는 패드를 구성하는 층이나 전극, 또는 층과 층을 연결하는 컨택홀(contact hole)이 손상되는 불량이 발생될 수 있다. 이에 대해 도 1, 도 2a 및 도 2b를 참조하여 구체적으로 설명한다.
도 1은 일반적인 표시 장치(10) 및 이의 제조 방법을 설명하기 위한 단면도이다.
표시 장치(10)의 기판(1)은 화상이 표시되며 적어도 하나의 박막 트랜지스터가 형성된 표시 영역(display area, DA)과, 화상이 표시되지 않는 비 표시 영역(non-display area)을 포함한다. 또한, 비 표시 영역의 적어도 일부는, 외부의 회로와 연결되는 복수의 패드가 형성된 패드 영역(pad area, PA)을 포함한다. 도 1에서는, 설명의 편의를 위하여, 박막 트랜지스터가 형성되는 표시 영역(DA)과 복수의 패드가 형성되는 패드 영역(PA)만 도시하였다. 박막 트랜지스터는, 액티브층(2), 게이트 전극(4), 소스 전극 및 드레인 전극으로 구성되며, 패드는 외부의 회로와 연결되는 패드 전극(5)을 포함한다. 도 1은, 박막 트랜지스터 및 패드가 형성되는 과정 중 소스 전극 및 드레인 전극이 형성되기 전 단계를 나타낸 도면으로, 도 1에서는 박막 트랜지스터의 소스 전극과 드레인 전극은 도시되지 않았다.
도 1에서, 박막 트랜지스터와 패드는, 제조 과정의 효율을 높이기 위하여, 각각 표시 영역(DA)과 패드 영역(PA)에 동시에 동일한 공정을 통해 형성 가능하다. 구체적으로, 기판(1)의 표시 영역(DA)에 액티브층(2)을 형성한 후, 표시 영역(DA)과 패드 영역(PA)에 걸쳐 제1 절연층(3)을 형성한다. 그리고 나서, 표시 영역(DA)의 제1 절연층(3) 상에 게이트 전극(4)과, 패드 영역(PA)의 제1 절연층(3) 상에 패드 전극(5)을 동시에 형성한다. 그리고, 게이트 전극(4)과 패드 전극(5)을 덮도록 제2 절연층(6)을 형성한 후, 표시 영역(DA)의 제2 절연층(6) 상에 평탄화층(7)을 형성한다. 그 후, 표시 영역(DA)의 평탄화층(7)과 제2 절연층(6)에, 액티브층(2)의 일부를 노출시키는 제1 컨택홀(CNT1)이 형성된다. 이와 동시에, 패드 영역(PA)의 제2 절연층(6)에, 패드 전극(3)의 일부를 노출시키는 제2 컨택홀(CNT2)이 형성된다. 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)은 평탄화층(7)의 현상(developing) 공정 및 제1 절연층(2) 또는 제2 절연층(6)의 식각(etching, E) 공정을 통해 형성 가능하다. 구체적으로, 평탄화층(7)의 제1 컨택홀(CNT1)에 대응되는 영역이 먼저 현상 공정을 통해 제거된 후에, 표시 영역(DA)의 제1 컨택홀(CNT1)에 대응되는 제1 절연층(3) 및 제2 절연층(6)과, 패드 영역(PA)의 제2 컨택홀(CNT2)에 대응되는 제2 절연층(6)이 식각(E) 공정을 통해 제거될 수 있다.
이때, 식각(E) 공정에 의해 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)이 형성되는 과정에서, 패드 영역(PA)의 제2 절연층(6)이 손상되는 문제가 발생될 수 있다. 구체적으로, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)을 형성하기 위해, 식각(E) 공정이 진행되는 경우, 패드 영역(PA)의 제2 절연층(6) 전체가 식각 물질(etching material or etchant)에 노출되는 문제가 발생하게 된다. 즉, 제2 절연층(6)에서, 제2 컨택홀(CNT2)이 형성되는 부분뿐만 아니라, 제2 절연층(6) 전체가 식각 물질에 노출되므로, 제2 절연층(6)의 원하지 않는 부분이 함께 제거되거나, 제2 절연층(6)의 두께가 지나치게 얇아지는 문제가 발생될 수 있다. 이로 인해, 패드 전극(5)의 표면이 손상될 수 있고, 패드 전극(5)의 표면이 손상되는 경우, 패드 전극(5)과 외부 회로 사이의 접착력이 감소되어, 표시 장치(10)의 구동 불량이 증가되는 문제가 발생될 수 있다.
도 2a 및 도 2b는 다른 일반적인 표시 장치(20) 및 이의 제조 방법을 설명하기 위한 단면도이다.
도 2a를 참고하면, 평탄화층(7)은 표시 영역(DA)과 패드 영역(PA)에 걸쳐 형성된다. 이 경우, 앞서 설명한, 패드 영역(PA)의 제2 절연층(6) 전체가 식각 물질에 노출됨에 의해, 패드 영역(PA)의 제2 절연층(6) 또는 패드 전극(5)이 손상되는 문제는 감소될 수 있다. 그러나, 패드 영역(PA)의 평탄화층(7p)을 제거하는 과정에서, 또 다른 문제가 발생될 수 있다. 이에 대해 구체적으로 설명하면 다음과 같다.
제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)을 형성하기 위한 식각(E) 공정이 진행된 이후에, 패드 영역(PA)의 평탄화층(7p)이 제거되지 않으면, 외부 회로가 패드 전극(5)에 부착되는 과정에서, 평탄화층(7p)의 두꺼운 두께로 인해 접촉 불량이 발생될 수 있다. 따라서, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)이 형성된 이후에, 패드 영역(PA)의 평탄화층(7p)은 제거될 필요가 있다.
도 2b를 참고하면, 패드 영역(PA)의 평탄화층(7p)은 애싱(ashing, A) 공정에 의해 제거될 수 있다. 애싱(A) 공정은, 산소(O2) 등을 이용하여 포토 레지스트(photo resist) 잔유물 또는 폴리머(polymer) 등과 같은 유기 물질을 분해 또는 제거하는 공정을 말한다.
문제는, 패드 영역(PA)의 평탄화층(7p)이 제거되는 과정에서, 표시 영역(DA)에 형성된 제1 컨택홀(CNT1)의 크기가 지나치게 증가될 수 있다는 것이다. 구체적으로, 평탄화층(7)은 하부에 배치된 다수의 층의 상부를 평탄화시키기 위하여, 다른 절연층들(3, 6) 대비 두꺼운 두께를 갖도록 형성될 필요가 있다. 이때, 평탄화층(7)의 두께가 증가될수록 패드 영역(PA)의 평탄화층(7p)을 제거하기 위한 애싱(A) 공정 시간 또한 증가될 수 있다. 애싱(A) 공정이 오랜 시간 지속되는 경우, 표시 영역(DA)의 평탄화층(7d)도 영향을 받을 수 있다. 즉, 패드 영역(PA)의 평탄화층(7p)이 애싱(A) 공정에 의해 제거되는 동안, 표시 영역(DA)의 평탄화층(7d)의 일부가 함께 제거되어, 도 2b에 도시된 바와 같이, 제1 컨택홀(CNT1)의 크기가 지나치게 증가되거나, 표시 영역(DA)의 평탄화층(7d)의 두께가 목표치 대비 낮아질 수 있다.
표시 영역(DA)의 평탄화층(7d)의 두께가 낮아지게 되면 평탄화층(7d)의 하부에 배치된 다수의 층들의 상부가 충분히 평탄화되지 않는 문제가 발생될 수 있다. 또한, 제1 컨택홀(CNT1)의 크기가 설계치 대비 지나치게 증가되는 경우, 액티브층(2)과 연결되는 소스 또는 드레인 전극이 형성된 이후에, 제1 컨택홀(CNT1)의 공간이 불필요하게 남게 되어 이로 인한 추가 불량이 발생될 수 있다. 예를 들어, 표시 장치(20)의 설계에 따라, 제1 컨택홀(CNT1)의 주변 영역에 표시 장치(20)에 포함된 액정층의 셀갭을 유지하기 위한 컬럼 스페이서(column spacer)와 같은 구조물이 배치되는 경우, 제1 컨택홀(CNT1)의 크기가 설계치 대비 넓어지게 되면, 구조물의 일부가 컨택홀 내부로 함몰되어 구조물의 정렬이 어긋나는 갭(gap) 불량이 발생될 수 있다. 또한, 제2 컨택홀(CNT2)을 통해 노출된 패드 전극(5)의 일부가 애싱(A) 공정이 진행되는 동안 산소(O2) 등에 오랜 시간 지속적으로 노출되면서, 패드 전극(5)의 표면이 손상되어 패드 전극(5)과 외부 회로 사이의 접착력이 감소되는 문제로 이어질 수 있다.
상기와 같은 문제를 해결하기 위해, 표시 영역(DA)의 평탄화층(7d)이 애싱(A) 공정에 의해 깎여져 나가는 마진(margin)을 고려하여, 평탄화층(7)의 두께를 더 두껍게 형성할 수도 있다. 다만, 이 경우, 패드 영역(PA)의 평탄화층(7p)의 두께 또한 증가되어 그만큼 애싱(A) 공정은 더욱 오래 진행되므로, 공정 시간이 지나치게 길어지거나 애싱(A) 공정이 오래 진행되는 만큼 컨택홀들(CNT1, CNT2)이 더 손상될 수 있으므로, 근본적인 해결책은 아닐 수 있다.
본 발명의 발명자들은, 패드 영역(PA)의 평탄화층(7p)의 구조 및 형성 방법을 최적화함으로써, 식각 공정 진행 시 패드 전극(5) 또는 제2 절연층(6)이 손상되는 것을 막는 동시에, 애싱(A) 공정이 진행되는 동안 표시 영역(DA)의 컨택홀들(CNT1, CNT2)이 손상되는 것이 최소화된 표시 장치 및 이의 제조 방법을 발명하였다.
본 발명의 일 실시예에 따른 해결 과제는, 패드 영역의 평탄화층의 두께를 표시 영역의 평탄화층의 두께보다 얇게 구성함으로써, 식각 공정에 의해 패드 전극 또는 패드 영역의 절연층이 손상되는 것을 막는 동시에 표시 영역에 형성된 컨택홀의 크기가 지나치게 증가되는 것이 개선된 표시 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 다른 해결 과제는, 패드 영역의 평탄화층을, 패드 영역 상에 형성된 패드 전극의 두께를 고려한 형상 및 두께로 구성함으로써, 평탄화층이 제거되는 과정에서 표시 영역의 컨택홀의 크기가 증가되는 것이 최소화된 표시 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은, 기판의 표시 영역에 액티브층을 형성하는 단계, 상기 기판의 표시 영역 및 패드 영역에 각각 게이트 전극과 패드 전극을 형성하는 단계, 상기 게이트 전극과 상기 패드 전극을 덮도록 평탄화층을 형성하는 단계, 상기 액티브층의 일부를 노출시키기 위해 상기 평탄화층에 컨택홀을 형성하는 단계 및 상기 패드 영역의 평탄화층을 제거하는 단계를 포함한다. 본 발명의 일 실시예에 따른 상기 평탄화층을 형성하는 단계는, 상기 패드 영역의 평탄화층의 두께가 상기 표시 영역의 평탄화층의 두께보다 얇게 형성되는 단계이다. 이에 따라, 식각 공정에 의한 패드 전극 또는 패드 영역의 절연층의 손상이 감소되는 동시에, 패드 영역의 평탄화층이 제거되는 동안 표시 영역에 형성된 컨택홀의 크기가 지나치게 증가되는 것이 개선될 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 상기 평탄화층을 형성하는 단계는, 상기 패드 영역의 평탄화층이, 상기 패드 영역의 평탄화층이 제거되는 동안의 상기 컨택홀의 최대 지름이 증가되는 정도를 고려한 두께를 갖도록 상기 평탄화층을 형성하는 단계일 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 상기 패드 영역의 평탄화층을 제거하는 단계가 수행된 후의 상기 컨택홀의 최대 지름과, 상기 패드 영역의 평탄화층을 제거하는 단계가 수행되기 전의 상기 컨택홀의 최대 지름의 차이는, 0.65㎛ 이하일 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 상기 평탄화층을 형성하는 단계는, 상기 패드 영역의 평탄화층의 두께와 상기 표시 영역의 평탄화층의 두께를 상이하게 구성하기 위한, 상기 패드 영역에 대응하는 반-투과 영역을 포함하는 마스크를 이용하는 단계일 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 상기 마스크의 반-투과 영역은, 상기 패드 전극의 적어도 일부와 대응하는 제1 반-투과 영역 및 상기 제1 반-투과 영역보다 큰 투과율을 갖는 제2 반-투과 영역을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 상기 제2 반-투과 영역의 투과율은, 상기 제1 반-투과 영역의 투과율보다, 상기 평탄화층이 상기 패드 전극의 두께만큼 더 식각 가능한 정도의 큰 값을 가질 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 상기 패드 영역의 평탄화층을 제거하는 단계가 수행된 후의 상기 컨택홀의 최대 지름과, 상기 패드 영역의 평탄화층을 제거하는 단계가 수행되기 전의 상기 컨택홀의 최대 지름의 차이는, 0.37㎛ 이하일 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 상기 평탄화층을 형성하는 단계는, 상기 패드 영역에서, 상기 패드 전극과 대응하는 상기 평탄화층의 두께와, 상기 패드 전극과 대응하지 않는 상기 평탄화층의 두께가 동일하도록 상기 평탄화층을 형성하는 단계일 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 패드 영역을 포함하는 기판, 상기 기판의 표시 영역에 액티브층, 상기 기판의 패드 영역에 패드 전극 및 상기 액티브층 및 상기 패드 전극 상에 배치되며, 상기 액티브층의 일부를 노출시키기 위한 컨택홀을 포함하는 평탄화층을 포함한다. 본 발명의 일 실시예에 따라, 상기 컨택홀의 최대 지름은, 상기 평탄화층이 상기 표시 영역과 상기 패드 영역에 형성된 후 상기 패드 영역의 평탄화층이 제거되는 공정 과정에서 상기 컨택홀의 최대 지름이 증가되는 것을 고려한 크기이며, 4.15㎛ 이하이다. 이에 따라, 평탄화층이 제거되는 과정에서 표시 영역의 컨택홀의 크기가 증가되는 것이 최소화되므로, 갭(gap) 불량 등과 같은 표시 장치의 공정 불량이 감소될 수 있다. 뿐만 아니라, 평탄화층이 제거되는 과정에서 패드 전극이 손상되는 것이 최소화되므로, 이로 인한 표시 장치의 구동 불량이 감소될 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 컨택홀의 최대 지름은, 상기 패드 영역의 평탄화층의 두께가 상기 표시 영역의 평탄화층의 두께보다 얇게 형성된 후 상기 패드 영역의 평탄화층이 제거되는 과정에 의해 결정된 크기일 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 패드 영역의 평탄화층이 제거되는 동안 상기 컨택홀의 최대 지름은 0.65㎛ 이하만큼 증가될 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 평탄화층은, 상기 패드 영역의 평탄화층의 두께가 상기 표시 영역의 평탄화층의 두께보다 얇게 형성되도록, 상기 패드 영역과 대응하는 적어도 하나의 반-투과 영역을 포함하는 마스크를 이용하여 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 마스크의 반-투과 영역은, 상기 패드 전극의 적어도 일부와 대응하는 제1 반-투과 영역 및 상기 제1 반-투과 영역보다 큰 투과율을 갖는 제2 반-투과 영역을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 패드 영역의 평탄화층이 제거되는 동안 상기 컨택홀의 최대 지름은 0.37㎛ 이하만큼 증가될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 상기 컨택홀을 통해 상기 액티브층과 연결되는 소스 전극 또는 드레인 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 따라, 패드 영역의 평탄화층의 두께를 표시 영역의 평탄화층의 두께보다 얇게 구성함으로써, 식각 공정에 의한 패드 전극 또는 패드 영역의 절연층의 손상이 감소되는 동시에, 패드 영역의 평탄화층이 제거되는 동안 표시 영역에 형성된 컨택홀의 크기가 지나치게 증가되는 것이 개선될 수 있다.
이에 따라, 패드 전극의 손상에 의해 외부 회로와 패드 전극 사이의 접착력이 저하되는 문제가 감소되어 이로 인한 표시 장치의 구동 불량이 감소되는 효과가 있다.
또한, 본 발명의 일 실시예에 따라, 패드 영역의 평탄화층을, 패드 영역 상에 형성된 패드 전극의 두께를 고려한 형상 및 두께로 구성함으로써, 평탄화층이 제거되는 과정에서 표시 영역의 컨택홀의 크기가 증가되는 것이 최소화될 수 있다. 이에 따라, 갭(gap) 불량 등과 같은 표시 장치의 공정 불량이 감소되는 효과가 있다.
또한, 평탄화층이 제거되는 과정에서 패드 전극이 손상되는 것이 최소화되어, 외부 회로와 패드 전극 사이의 접착력이 감소되는 문제가 개선되므로, 이로 인한 표시 장치의 구동 불량이 감소되는 효과가 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 일반적인 표시 장치 및 이의 제조 방법을 설명하기 위한 단면도이다.
도 2a 및 도 2b는 다른 일반적인 표시 장치 및 이의 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 5는 비교예 및 본 발명의 일 실시예에 따른 패드 영역 상의 평탄화층이 제거되기 전과 후의 컨택홀의 최대 지름을 비교한 표이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 따른 표시 장치(30)의 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3d를 참고하면, 본 발명의 제1 실시예에 따른 표시 장치(30)의 제조 방법은, 기판(1)의 표시 영역(display area, DA)에 액티브층(2)을 형성하는 단계, 기판(1)의 표시 영역(DA) 및 패드 영역(pad area, PA)에, 각각 게이트 전극(4)과 패드 전극(5)을 형성하는 단계, 게이트 전극(4)과 패드 전극(5)을 덮도록 제2 절연층(6)을 형성하는 단계; 제2 절연층(6) 상에 평탄화층(7)을 형성하는 단계, 액티브층(2)의 일부가 노출되도록 표시 영역(DA)의 평탄화층(7d)과 제2 절연층(6)에 제1 컨택홀(CNT1)을 형성하는 단계 및 패드 영역(PA) 상의 평탄화층(7p)을 제거하는 단계를 포함한다.
도 3a에서는, 기판(1)의 표시 영역(DA) 상에 액티브층(2)을 형성하는 단계부터 게이트 전극(4)과 패드 전극(5)을 덮도록 평탄화층(7)을 형성하는 단계까지 수행된 상태의 표시 장치(30)의 단면도를 나타낸다. 또한, 도 3a 내지 도 3d에서는, 표시 영역(DA)의 평탄화층(7d)과 제2 절연층(6)에 제1 컨택홀(CNT1)을 형성하는 단계 및 패드 영역(PA) 상의 평탄화층(7p)을 제거하는 단계에 대해 상세하게 설명하고자 한다.
도 3a를 참고하면, 기판(10)의 표시 영역(DA) 상의 게이트 전극(4)과 패드 영역(PA) 상의 패드 전극(5)을 덮도록 평탄화층(7)이 형성된다.
기판(1)은, 절연 물질로 이루어질 수 있으며, 예를 들어, 유리 또는 폴리이미드(polyimide) 계열의 재료로 이루어진 플렉서블 필름일 수 있다.
게이트 전극(4)과 패드 전극(5)은, 도전 물질로 이루어지며, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 형성될 수 있다. 또한, 게이트 전극(4)과 패드 전극(5)은 동시에 동일한 공정을 통해 형성 가능하며, 동일한 물질로 이루어질 수 있다.
액티브층(2)은 종류에 따라 비정질 실리콘(amorphous silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 산화물(oxide) 및 유기물(organic materials) 중 어느 하나로 이루어질 수 있으나, 이에 제한되지 않는다.
제1 절연층(3)과 제2 절연층(6)은, 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiO2)로 이루어질 수 있다.
평탄화층(7)은, 하부에 배치된 다수의 층들의 상면을 평탄화하는 역할을 하며, 예를 들어, 포토 아크릴(photo acryl), 폴리염화알루미늄(PAC), 폴리이미드(polyimide) 등과 같은 유기 물질로 이루어질 수 있다.
액티브층(2)의 일부를 노출시키기 위한 제1 컨택홀 및 패드 전극(5)의 일부를 노출시키기 위한 제2 컨택홀에 대응되는 평탄화층(7)의 일부를 제거하기 위하여, 마스크(mask, M) 공정을 이용할 수 있다. 이에 대해 구체적으로 설명하면, 평탄화층(7) 상에, 개구 영역(open area, OA), 반-투과 영역(semi-transparent area, STA) 및 비-투과 영역(non-transparent area, NTA)을 포함하는 마스크(M)를 배치한 후, 노광(exposing) 공정 및 현상(developing) 공정을 통해 평탄화층(7)의 일부를 제거할 수 있다.
마스크(M)의 개구 영역(OA)은, 표시 영역(DA)의 제1 컨택홀과 패드 영역(PA)의 제2 컨택홀을 형성하기 위한 영역에 대응한다. 마스크(M)의 개구 영역(OA)은, 노광(exposing) 공정 시 광이 그대로 입사되는 영역으로, 개구 영역(OA)의 투과율은 100%일 수 있다.
마스크(M)의 비-투과 영역(NTA)은, 표시 영역(DA)에서 제1 컨택홀을 형성하기 위한 개구 영역(OA)을 제외한 나머지 영역에 대응될 수 있다. 마스크(M)의 비-투과 영역(NTA)은, 노광 공정 시 광이 입사되지 않는 영역으로, 비-투과 영역(NTA)의 투과율은 0%일 수 있다.
마스크(M)의 반-투과 영역(STA)은 패드 영역(PA)에 대응하며, 구체적으로, 패드 영역(PA)에서 제2 컨택홀을 형성하기 위한 개구 영역(OA)을 제외한 나머지 영역이 마스크(M)의 반-투과 영역(STA)과 대응된다. 반-투과 영역(STA)의 투과율은, 개구 영역(OA)의 투과율보다 낮으며, 노광 공정 시 광의 일부만 입사되는 영역이다.
도 3a를 참고하면, 평탄화층(7)에 제1 컨택홀과 제2 컨택홀을 형성하기 위한 노광 공정 진행 시, 마스크(M)의 개구 영역(OA)을 통해 광(L1)이 입사되어 평탄화층(7)의 A 영역과 C 영역의 물질이 변화된다. 또한, 마스크(M)의 반-투과 영역(STA)를 통해 광(L2)이 입사되어 평탄화층(7)의 B 영역의 물질이 변화된다. 이때, 마스크(M)의 반-투과 영역(STA)을 통해 평탄화층(7)에 입사된 광(L2)의 양은, 마스크(M)의 개구 영역(OA)을 통해 입사된 광(L1)의 양보다 적다. 이에 따라, 마스크(M)의 개구 영역(OA)을 통해 광(L1)에 노출된 평탄화층(7)의 A 영역과 C 영역은 마스크(M)의 반-투과 영역(STA)을 통해 광(L2)에 노출된 평탄화층(7)의 B 영역보다 깊게 형성된다.
평탄화층(7)의 마스크(M)를 통해 광에 노출된 A 영역, B 영역 및 C 영역은, 현상(developing) 공정에 의해 제거된다. 구체적으로, 마스크(M)를 통해 광에 노출된 A 영역, B 영역 및 C 영역은 물질이 변화되어 현상 물질(development material or developer)과 반응하게 되고, 광에 의해 노출되지 않은 평탄화층(7)의 나머지 영역은 현상 물질과 반응하지 않는다. 이에 따라, 현상 공정 진행 시, 평탄화층(7)의 A 영역, B 영역 및 C 영역은 제거될 수 있다.
현상 공정을 통해, 평탄화층(7)의 일부가 제거되면, 도 3b에 도시된 바와 같이, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp1)는 표시 영역(DA)의 평탄화층(7d)의 두께(Td)보다 얇게 형성된다. 즉, 패드 영역(PA)의 평탄화층(7p)은, 마스크(M)의 반-투과 영역(STA)에 의해 통과된 광의 양 또는 광량에 비례하여, 마스크(M)의 비-투과 영역(NTA)에 대응하는 표시 영역(DA)의 평탄화층(7d) 대비 더 많이 제거되므로, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp1)가 표시 영역(DA)의 평탄화층(7d)의 두께(Td)보다 얇게 형성된다.
그 다음으로, 평탄화층(7)에 의해 노출되며, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)에 대응되는 제1 절연층(3)과 제2 절연층(6)을 제거하는 식각(etching) 공정이 진행된다. 이때, 패드 영역(PA)의 제2 절연층(6)에서, 제2 컨택홀(CNT2)에 대응되는 부분을 제외한 제2 절연층(6)의 나머지 부분은 평탄화층(7p)에 의해 덮인 상태이므로, 식각 공정에 노출되지 않는다. 따라서, 패드 영역(PA) 상에 평탄화층(7)이 형성되지 않는 종래의 구조와 비교하여, 패드 영역(PA)의 제2 절연층(6)의 두께가 지나치게 얇아지는 문제나, 이로 인해 패드 전극(5)의 표면이 손상되는 문제가 최소화될 수 있다.
도 3c를 참고하면, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)이 형성된 후에, 애싱(ashing, A) 공정에 의해 패드 영역(PA)의 평탄화층(7p)이 제거된다. 앞서 언급하였듯이, 패드 영역(PA)의 평탄화층(7p)이 제거되지 않으면, 외부 회로가 패드 전극(5)에 부착되는 과정에서, 평탄화층(7p)의 두께로 인해 접촉 불량이 발생될 수 있다.
애싱(A) 공정이 진행되는 동안, 패드 영역(PA)의 평탄화층(7p)은 산소(O2) 등을 이용하여 제거되며, 애싱(A) 공정 시간은, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp1)에 비례할 수 있다.
본 발명의 제1 실시예에 따른 표시 장치(30)의 제조 방법에서는, 패드 영역(PA)과 대응하는 반-투과 영역(STA)을 포함하는 마스크(M)를 이용하여 패드 영역(PA)의 평탄화층(7p)의 두께(Tp1)가 표시 영역(DA)의 평탄화층(7d)의 두께(Td)보다 얇게 구성된다. 이에 따라, 반-투과 영역(STA)을 포함하지 않는 마스크(M)를 이용하여 패드 영역(PA)의 평탄화층(7p)이 형성된 구조, 다시 말하면, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp1)가 표시 영역(DA)의 평탄화층(7d)의 두께(Td)와 동일한 구조와 비교하여, 애싱(A) 공정 시간이 감소될 수 있다.
패드 영역(PA)의 평탄화층(7p)을 제거하는 애싱(A) 공정 시간이 감소됨에 따라, 표시 영역(DA)의 제1 컨택홀(CNT1)이 산소(O2) 등과 같은 가스에 노출되는 시간 또한 감소되므로, 제1 컨택홀(CNT1)의 크기가 증가되는 문제가 감소될 수 있다. 다시 말하면, 애싱(A) 공정이 진행되기 전의 제1 컨택홀(CNT1)의 최대 지름(D1)과, 애싱(A) 공정에 의해 패드 영역(PA)의 평탄화층(7p)이 제거된 후의 제1 컨택홀(CNT1)의 최대 지름(D2)의 차이는, 반-투과 영역(STA)을 포함하지 않는 마스크(M)를 이용하여 패드 영역(PA)의 평탄화층(7p)이 형성된 구조에서의 애싱(A) 공전 전의 제1 컨택홀의 최대 지름과 애싱(A) 공정 후의 제1 컨택홀의 최대 지름의 차이보다, 작은 값을 갖는다.
따라서, 제1 컨택홀(CNT1)의 크기가 설계치 대비 지나치게 증가되어 이로 인해 추가 불량이 발생되는 문제가 감소될 수 있다. 예를 들어, 표시 장치(30)가 제1 컨택홀(CNT1)의 주변 영역에 표시 장치(30)에 포함된 액정층의 셀갭을 유지하기 위한 컬럼 스페이서(column spacer)와 같은 구조물을 포함하는 경우, 제1 컨택홀(CNT1)의 크기가 지나치게 커지게 되면, 구조물이 제1 컨택홀(CNT1) 내부로 함몰되어 구조물의 정렬이 어긋나는 갭(gap) 불량이 발생될 수 있다. 본 발명의 제1 실시예에서는, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp1)가 표시 영역(DA)의 평탄화층(7d)의 두께(Td)보다 얇게 구성됨으로써, 제1 컨택홀(CNT1)의 크기가 지나치게 증가되는 것이 방지되므로, 갭(gap) 불량과 같은 표시 장치(30)의 공정 불량 또한 감소될 수 있다. 또한, 애싱(A) 공정 시간이 감소됨에 따라, 패드 영역(PA)의 제2 컨택홀(CNT2)을 통해 노출된 패드 전극(5)이 산소(O2) 등과 같은 가스에 노출되는 시간이 감소되므로, 패드 전극(5)이 손상되는 문제가 감소될 수 있다.
도 3d를 참고하면, 패드 영역(PA)의 평탄화층(7p)이 애싱(A) 공정에 의해 제거된 이후에, 박막 트랜지스터의 소스 전극(8a)과 드레인 전극(8b)이 표시 영역(DA)의 제1 컨택홀(CNT1)을 통해 액티브층(2)과 접촉된다. 또한, 외부 회로(9b)가 패드 영역(PA)의 제2 컨택홀(CNT2)을 통해 패드 전극(5)에 부착되며, 외부 회로(9b)와 패드 전극(5) 사이에는 접착제(9a)가 배치될 수 있다.
외부 회로(9b)는 접착제(9a)에 의해 패드 전극(5)에 부착되며, 표시 영역(DA)으로 다양한 신호를 공급 또는 전달한다. 외부 회로(9b)는, 예를 들어, 인쇄 회로 기판(printed circuit board, PCB) 또는 연성 인쇄 회로 기판(flexible printed circuit board, FPCB) 일 수 있다.
접착제(9a)는, 패드 전극(5)에 외부 회로(9b)를 고정하며, 전기적 도통을 위해 도전볼을 포함하는 수지(resin)로 이루어질 수 있다. 접착제(9a)는, 예를 들어, 이방성 도전 필름(anisotropic conductive film, ACF) 일 수 있다.
박막 트랜지스터의 소스 전극(8a) 및 드레인 전극(8b)은 제1 컨택홀(CNT1)을 통해 액티브층(2)과 전기적으로 연결되며, 이때, 제1 컨택홀(CNT1)의 최대 지름은, 앞서 설명한 패드 영역(PA)의 평탄화층(7p)이 제거되는 공정 과정에서, 제1 컨택홀(CNT1)의 최대 지름이 증가되는 것을 고려한 크기이다. 다시 말하면, 제1 컨택홀(CNT1)의 최대 지름은, 패드 영역(PA)의 평탄화층(7p)의 두께가 표시 영역(DA)의 평탄화층(7d)의 두께보다 얇게 형성된 후에, 패드 영역(PA)의 평탄화층(7p)이 제거되는 과정에 의해 결정된 크기이다. 이렇게 결정된 제1 컨택홀(CNT1)의 최대 지름은, 패드 영역(PA)의 평탄화층(7p)의 두께와 표시 영역(DA)의 평탄화층(7d)의 두께가 동일하게 형성된 후에, 패드 영역(PA)의 평탄화층(7p)이 제거되는 과정에 의해 결정된 크기보다 작은 값을 갖는다.
따라서, 제1 컨택홀(CNT1)의 크기가 공정 과정 중에 지나치게 증가되지 않으므로, 갭(gap) 불량 등과 같은 표시 장치(30)의 공정 불량이 감소될 수 있다. 뿐만 아니라, 컨택홀들(CNT1, CNT2)을 형성하기 위한 식각 공정 중에, 패드 영역(PA)의 제2 절연층(6) 상에 평탄화층(7p)이 배치되므로, 식각 공정에 의해 패드 영역(PA)의 제2 절연층(6) 또는 패드 전극(5)이 손상되는 것이 감소될 수 있다. 이에 따라, 외부 회로(9b)와 패드 전극(5) 사이의 접착력이 저하되는 문제가 감소되므로, 표시 장치(30)의 구동 불량이 감소될 수 있다.
도 3a 내지 도 3d에서는, 평탄화층(7)이 포지티브 포토 레지스트(positive photo resist) 물질로 이루어진 구조로 설명하였으나, 평탄화층(7)은 네거티브 포토 레지스트(negative photo resist) 물질로 이루어질 수도 있다. 평탄화층(7)이 포지티브 포토 레지스트 물질로 이루어진 경우, 마스크(M)를 통해 광이 입사된 영역은 제거되고, 광이 입사되지 않은 영역이 남아있게 된다. 이와 비교하여, 평탄화층(7)이 네거티브 포토 레지스트 물질로 이루어진 경우, 광이 입사된 영역은 남아 있고, 광이 입사되지 않은 영역이 현상 공정을 통해 제거될 수 있다. 따라서, 평탄화층(7)이 네거티브 포토 레지스트 물질로 이루어진 경우, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)을 형성하기 위한 영역이 비-투과 영역(NTA)으로 구성되고, 그대로 남아있어야 하는 나머지 부분, 즉, 표시 영역(DA)에서 제1 컨택홀(CNT1)과 대응되지 않는 영역이 개구 영역(OA)으로 구성될 수 있다. 또한, 패드 영역(PA)과 대응되는 반-투과 영역(STA)의 투과율은, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp1)를 고려하여 결정될 수 있다.
도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 표시 장치(40)의 제조 방법을 설명하기 위한 단면도이다. 또한, 설명의 편의를 위하여 이전 실시예와 동일 또는 대응되는 구성 요소에 대한 구체적인 설명은 생략하기로 한다.
도 4a에서는, 기판(1)의 표시 영역(DA)에 액티브층(2)을 형성하는 단계부터 게이트 전극(4)과 패드 전극(5)을 덮도록 평탄화층(7)을 형성하는 단계까지 수행된 상태의 표시 장치(40)의 단면도를 나타낸다.
도 4a를 참고하면, 액티브층(2)을 노출시키기 위한 제1 컨택홀 및 패드 전극(5)을 노출시키기 위한 제2 컨택홀에 대응되는 평탄화층(7)의 일부를 제거하기 위하여, 마스크(mask, M) 공정을 이용할 수 있다. 이에 대해 구체적으로 설명하면, 평탄화층(7) 상에, 개구 영역(open area, OA), 반-투과 영역(semi-transparent area, STA) 및 비-투과 영역(non-transparent area, NTA)를 포함하는 마스크(M)를 배치한 후, 노광(exposing) 공정 및 현상(developing) 공정을 통해 평탄화층(7)의 일부를 제거할 수 있다.
마스크(M)의 개구 영역(OA)은, 표시 영역(DA)의 제1 컨택홀과 패드 영역(PA)의 제2 컨택홀을 형성하기 위한 영역에 대응한다. 마스크(M)의 개구 영역(OA)은, 노광(exposing) 공정 시 광이 그대로 입사되는 영역으로, 개구 영역(OA)의 투과율은 100%일 수 있다.
마스크(M)의 비-투과 영역(NTA)은, 표시 영역(DA)에서 제1 컨택홀을 형성하기 위한 개구 영역(OA)을 제외한 나머지 영역에 대응될 수 있다. 마스크(M)의 비-투과 영역(NTA)은, 노광 공정 시 광이 입사되지 않는 영역으로, 비-투과 영역(NTA)의 투과율은 0%일 수 있다.
마스크(M)의 반-투과 영역(STA)은 패드 영역(PA)에 대응하고, 제1 반-투과 영역(STA1) 및 제2 반-투과 영역(STA2)을 포함하며, 노광 공정 시 광의 일부만 입사되는 영역이다.
제1 반-투과 영역(STA1)은, 패드 전극(5)의 적어도 일부와 대응하며, 구체적으로, 패드 전극(5)의 제2 컨택홀을 형성하기 위한 개구 영역(OA)을 제외한 나머지 영역과 대응한다.
제2 반-투과 영역(STA2)은, 제1 반-투과 영역(STA1)보다 큰 투과율을 가지며, 패드 영역(PA)에서, 패드 전극(5)을 제외한 나머지 영역에 대응한다.
도 4a를 참고하면, 평탄화층(7)에 제1 컨택홀과 제2 컨택홀을 형성하기 위한 노광 공정 진행 시, 마스크(M)의 개구 영역(OA)을 통해 광(L1)이 입사되어 평탄화층(7)의 A 영역과 C 영역의 물질이 변화된다. 또한, 마스크(M)의 제1 반-투과 영역(STA1)을 통해 광(L2)이 입사되어 평탄화층(7)의 B 영역의 물질이 변화된다. 그리고, 마스크(M)의 제2 반-투과 영역(STA2)을 통해 광(L3)이 입사되어 평탄화층(7)의 D 영역의 물질이 변화된다. 이때, 제2 반-투과 영역(STA2)의 투과율이 제1 반-투과 영역(STA1)의 투과율보다 큰 값을 가지므로, 제2 반-투과 영역(STA2)을 통해 평탄화층(7)에 입사된 광(L3)의 양은, 제1 반-투과 영역(STA1)을 통해 평탄화층(7)에 입사된 광(L2)의 양보다 크다. 또한, 마스크(M)의 개구 영역(OA)을 통해 평탄화층(7)에 입사된 광(L1)의 양은, 제1 반-투과 영역(STA1) 및 제2 반-투과 영역(STA2)을 통해 평탄화층(7)에 입사된 광(L2, L3)의 양보다 크다. 이에 따라, 개구 영역(OA)을 통해 광(L1)에 노출된 평탄화층(7)의 A 영역과 C 영역은, 제1 반-투과 영역(STA1) 및 제2 반-투과 영역(STA2)을 통해 광(L2, L3)에 노출된 평탄화층(7)의 B 영역과 D 영역보다 깊게 형성된다. 또한, 제2 반-투과 영역(STA2)을 통해 광(L3)에 노출된 평탄화층(7)의 D 영역은, 제1 반-투과 영역(STA1)을 통해 광(L2)에 노출된 평탄화층(7)의 B 영역보다 깊게 형성된다.
평탄화층(7)의 마스크(M)를 통해 광에 노출된 A 영역, B 영역, C 영역 및 D 영역은, 현상(developing) 공정에 의해 제거된다. 구체적으로, 마스크(M)를 통해 광에 노출된 A 영역, B 영역, C 영역 및 D 영역은, 물질이 변화되어 현상 물질(development material or developer)과 반응하게 되고, 광에 노출되지 않은 평탄화층(7)의 나머지 영역은 현상 물질과 반응하지 않는다. 이에 따라, 현상 공정 진행 시, 평탄화층(7)의 A 영역, B 영역, C 영역 및 D 영역은 제거될 수 있다.
그 다음으로, 평탄화층(7)에 의해 노출되며, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)에 대응되는 제1 절연층(3)과 제2 절연층(6)을 제거하는 식각(etching) 공정이 진행된다. 이때, 패드 영역(PA)의 제2 절연층(6)에서, 제2 컨택홀(CNT2)에 대응되는 부분을 제외한 제2 절연층(6)의 나머지 부분은 평탄화층(7p)에 의해 덮인 상태이므로, 식각 공정에 노출되지 않는다. 따라서, 패드 영역(PA) 상에 평탄화층(7)이 형성되지 않는 종래의 구조와 비교하여, 패드 영역(PA)의 제2 절연층(6)의 두께가 지나치게 얇아지는 문제나, 이로 인해 패드 전극(5)의 표면이 손상되는 문제는 최소화될 수 있다.
한편, 현상 공정을 통해, 평탄화층(7)의 일부가 제거되면, 도 4b에 도시된 바와 같이, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp3, Tp4)는 표시 영역(DA)의 평탄화층(7d)의 두께(Td)보다 얇게 형성된다. 즉, 패드 영역(PA)의 평탄화층(7p)은, 마스크(M)의 반-투과 영역(STA)에 의해 통과된 광의 양 또는 광량에 비례하여, 마스크(M)의 비-투과 영역(NTA)에 대응하는 표시 영역(DA)의 평탄화층(7d) 대비 더 많이 제거되므로, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp3, Tp4)가 표시 영역(DA)의 평탄화층(7d)의 두께(Td)보다 얇게 형성된다. 또한, 마스크(M)의 제2 반-투과 영역(STA2)의 투과율이 제1 반-투과 영역(STA1)의 투과율보다 큰 값을 가지므로, 패드 영역(PA)의 평탄화층(7p)에서 제2 반-투과 영역(STA2)과 대응되는 부분이 더 많이 제거된다.
이때, 제2 반-투과 영역(STA2)의 투과율은, 제1 반-투과 영역(STA1)의 투과율보다, 평탄화층(7p)이 패드 전극(5)의 두께(T1)만큼 더 식각 가능한 정도의 큰 값을 가질 수 있다. 구체적으로, 패드 전극(5)의 두께(T1)가 3,000Å인 경우, 제2 반-투과 영역(STA2)의 투과율은 제1 반-투과 영역(STA1)의 투과율보다 평탄화층(7p)이 3,000Å 만큼 더 식각 가능한 정도의 값을 가져야 한다. 다시 말하면, 제2 반-투과 영역(STA2)을 통해 입사되는 광(L3)의 양이 제1 반-투과 영역(STA1)을 통해 입사되는 광(L2)의 양보다 평탄화층(7p)을 3000Å 만큼 더 깊게 노출시킬 수 있는 정도의 값을 가져야 한다. 예를 들어, 패드 전극(5)의 두께(T1)가 3,000Å인 경우, 제1 반-투과 영역(STA1)의 투과율은 약 37%이고, 제2 반-투과 영역(STA2)의 투과율은 약 42%의 값을 가질 수 있다. 제1 반-투과 영역(STA1)의 투과율과 제2 반-투과 영역(STA2)의 투과율은, 패드 전극(5)의 두께(T1)를 바탕으로, 노광량, 평탄화층의 물질 등을 고려하여 결정될 수 있다.
구체적으로, 도 4a에 도시된 바와 같이, 제2 반-투과 영역(STA2)에 의해 광(L3)에 노출된 D 영역은, 제1 반-투과 영역(STA1)에 의해 광(L2)에 노출된 B 영역보다 패드 전극(5)의 두께(T1)만큼 더 깊이 식각될 수 있다. 다시 말하면, 도 4b에 도시된 바와 같이, 패드 전극(5)과 대응하는 평탄화층(7p)의 상면부터 패드 전극(5)과 대응하지 않는 평탄화층(7p)의 상면까지의 거리(T2)는, 패드 전극(5)의 두께(T1)와 실질적으로 동일한 값을 가질 수 있다. 즉, 현상 공정에 의해 평탄화층(7p)의 일부가 제거된 후에, 패드 전극(5)과 대응하는 평탄화층(7p)의 두께(Tp3)는, 패드 전극(5)과 대응하지 않는 평탄화층(7p)의 두께(Tp4)와 실질적으로 동일할 수 있다. 이에 따라, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp3, Tp4)는 패드 영역(PA) 전반에 걸쳐 실질적으로 동일한 값을 갖도록 형성될 수 있다.
도 4c를 참고하면, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)이 형성된 후에, 애싱(ashing, A) 공정에 의해 패드 영역(PA)의 평탄화층(7p)이 제거된다. 애싱(A) 공정이 진행되는 동안, 패드 영역(PA)의 평탄화층(7p)은 산소(O2) 등을 이용하여 제거되며, 애싱(A) 공정 시간은 패드 영역(PA)의 평탄화층(7p)의 두께(Tp3, Tp4)에 비례할 수 있다.
본 발명의 제2 실시예에 따른 표시 장치(40)의 제조 방법에서는, 패드 전극(5)의 두께(T1)를 고려하여 적어도 두 개의 반-투과 영역(STA1, STA2)으로 구성된 마스크(M)로 패드 영역(PA)의 평탄화층(7p)이 형성된다. 이에 따라, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp3, Tp4)는, 패드 전극(5)의 두께(T1)를 고려하지 않은 마스크(M)로 형성된 평탄화층(7p)의 두께보다 더 얇아지게 된다. 다시 말하면, 패드 전극(5)의 두께(T1)를 고려하지 않은 마스크(M)로 형성된 평탄화층의 구조, 예를 들어, 패드 영역(PA)의 평탄화층(7p)의 두께와 표시 영역(DA)의 평탄화층(7d)의 두께가 동일한 구조나, 패드 영역(PA)에서 패드 전극(5)과 대응하지 않는 평탄화층(7p)의 두께가 패드 전극(5)과 대응하는 평탄화층(7p)의 두께보다 더 두꺼운 구조와 비교하여, 애싱(A) 공정 시간이 최소화될 수 있다.
패드 영역(PA)의 평탄화층(7p)을 제거하는 애싱(A) 공정 시간이 최소화됨에 따라, 표시 영역(DA)의 제1 컨택홀(CNT1)이 산소(O2) 등과 같은 가스에 노출되는 시간 또한 감소되므로, 제1 컨택홀(CNT1)의 크기가 증가되는 문제 또한 최소화될 수 있다. 다시 말하면, 도 4b에 도시된 애싱(A) 공정이 진행되기 전의 제1 컨택홀(CNT1)의 최대 지름(D3)과, 애싱(A) 공정에 의해 패드 영역(PA)의 평탄화층(7p)이 제거된 후의 제1 컨택홀(CNT1)의 최대 지름(D4)의 차이는, 반-투과 영역(STA)을 포함하지 않는 마스크(M)를 이용하여 패드 영역(PA)의 평탄화층(7p)이 형성된 구조에서의 애싱(A) 공전 전의 제1 컨택홀의 최대 지름과 애싱(A) 공정 후의 제1 컨택홀의 최대 지름의 차이보다, 작은 값을 갖는다. 또한, 애싱(A) 공정이 진행되기 전의 제1 컨택홀(CNT1)의 최대 지름(D3)과, 애싱(A) 공정에 의해 패드 영역(PA)의 평탄화층(7p)이 제거된 후의 제1 컨택홀(CNT1)의 최대 지름(D4)의 차이는, 반-투과 영역이 하나인 마스크(M)를 이용하여 패드 영역(PA)의 평탄화층(7p)이 형성된 구조에서의 애싱(A) 공전 전의 제1 컨택홀의 최대 지름과 애싱(A) 공정 후의 제1 컨택홀의 최대 지름의 차이보다, 작은 값을 갖는다
따라서, 본 발명의 제2 실시예에서는, 패드 영역(PA)의 평탄화층(7p)이, 적어도 두 개의 반-투과 영역(STA1, STA2)을 포함하는 마스크(M)를 이용하여 패드 영역(PA) 전반에 걸쳐 동일한 두께(Tp3, Tp4)를 가짐으로써, 제1 컨택홀(CNT1)의 크기가 증가되는 문제가 최소화되므로, 갭(gap) 불량과 같은 표시 장치(40)의 공정 불량 또한 감소될 수 있다. 또한, 애싱(A) 공정 시간이 최소화됨에 따라, 패드 영역(PA)의 제2 컨택홀(CNT2)을 통해 패드 전극(5)이 산소(O2) 등과 같은 가스에 노출되는 시간이 감소되므로, 패드 전극(5)이 손상되는 것이 감소될 수 있다.
도 4d를 참고하면, 패드 영역(PA)의 평탄화층(7p)이 애싱(A) 공정에 의해 제거된 이후에, 박막 트랜지스터의 소스 전극(8a)과 드레인 전극(8b)이 표시 영역(DA)의 제1 컨택홀(CNT1)을 통해 액티브층(2)과 접촉된다. 또한, 외부 회로(9b)가 패드 영역(PA)의 제2 컨택홀(CNT2)을 통해 패드 전극(5)에 부착되며, 외부 회로(9b)와 패드 전극(5) 사이에는 접착제(9a)가 배치될 수 있다.
도 4a 내지 도 4d에서는, 평탄화층(7)이 포지티브 포토 레지스트(positive photo resist) 물질로 이루어진 구조로 설명하였으나, 평탄화층(7)은 네거티브 포토 레지스트(negative photo resist) 물질로 이루어질 수도 있다. 앞서 언급하였듯이, 평탄화층(7)이 네거티브 포토 레지스트 물질로 이루어진 경우, 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)을 형성하기 위한 영역이 비-투과 영역(NTA)으로 구성되고, 그대로 남아있어야 하는 나머지 부분, 즉, 표시 영역(DA)에서 제1 컨택홀(CNT1)과 대응되지 않는 영역이 개구 영역(OA)으로 구성될 수 있다. 또한, 패드 영역(PA)과 대응되는 제1 반-투과 영역(STA1)과 제2 반-투과 영역(STA2)의 투과율은, 패드 영역(PA)의 평탄화층(7p)의 두께(Tp3, Tp4)를 고려하여 결정될 수 있다.
도 5는 비교예 및 본 발명의 일 실시예에 따른 패드 영역 상의 평탄화층이 제거되기 전과 후의 컨택홀의 최대 지름을 비교한 표이다.
도 5의 비교예는, 패드 영역의 평탄화층의 두께와 표시 영역의 평탄화층의 두께가 동일한 구조, 구체적으로, 도 2a 및 도 2b에서 설명한 표시 장치(20)를 나타낸다. 도 5를 참고하면, 평탄화층이 반-투과 영역을 포함하지 않는 마스크를 이용하여 형성된 경우, 패드 영역 상의 평탄화층이 제거되기 전의 제1 컨택홀(CNT1)의 크기는 3.5㎛이고, 패드 영역 상의 평탄화층이 애싱 공정에 의해 제거된 후의 표시 영역의 제1 컨택홀(CNT1)의 최대 지름은 5.5㎛이다. 즉, 애싱 공정에 의해, 표시 영역의 제1 컨택홀(CNT1)의 크기가 초기 설계치 대비 2.0㎛ 증가되었다.
도 5의 실시예 1은, 패드 영역의 평탄화층의 두께가 표시 영역의 평탄화층의 두께보다 얇은 구조, 구체적으로, 도 3a 내지 도 3d에서 설명한 표시 장치(30)를 나타낸다. 도 5를 참고하면, 평탄화층이 패드 영역과 대응되는 반-투과 영역을 포함하는 마스크를 이용하여 형성된 경우, 패드 영역 상의 평탄화층이 제거되기 전의 제1 컨택홀(CNT1)의 크기는 3.5㎛이고, 패드 영역 상의 평탄화층이 애싱 공정에 의해 제거된 후의 표시 영역의 제1 컨택홀(CNT1)의 최대 지름은 4.15㎛이다. 즉, 애싱 공정에 의해 패드 영역의 평탄화층이 제거되는 동안, 표시 영역의 제1 컨택홀(CNT1)의 최대 지름은 초기 설계치 대비 0.65㎛ 증가되었고, 평탄화층이 반-투과 영역을 포함하지 않는 마스크를 이용하여 형성된 비교예 구조 대비, 제1 컨택홀(CNT1)의 크기가 증가되는 수준이 감소되었음을 알 수 있다.
도 5의 실시예 2는, 평탄화층의 두께가 패드 영역 전반에 걸쳐 동일한 두께를 갖는 구조, 구체적으로, 도 4a 내지 도 4d에서 설명한 표시 장치(40)를 나타낸다. 도 5를 참고하면, 평탄화층이 패드 전극의 두께를 고려하여 적어도 두 개의 반-투과 영역을 포함하는 마스크를 이용하여 형성된 경우, 패드 영역 상의 평탄화층이 제거되기 전의 제1 컨택홀(CNT1)의 크기는 3.5㎛이고, 패드 영역 상의 평탄화층이 애싱 공정에 의해 제거된 후의 표시 영역의 제1 컨택홀(CNT1)의 최대 지름은 3.87㎛이다. 즉, 애싱 공정에 의해 패드 영역의 평탄화층이 제거되는 동안, 표시 영역의 제1 컨택홀(CNT1)의 최대 지름은 초기 설계치 대비 0.37㎛ 증가되었고, 평탄화층이 반-투과 영역을 포함하지 않는 마스크를 이용하여 형성된 비교예 구조 대비, 제1 컨택홀(CNT1)의 크기가 증가되는 수준이 더욱 감소되었음을 알 수 있다.
이상 설명한 바와 같이, 본 발명의 일 실시예에 따라, 평탄화층이 패드 영역과 대응하는 적어도 하나의 반-투과 영역을 포함하는 마스크를 이용하여 형성되는 경우, 패드 영역 상의 평탄화층을 제거하기 위한 애싱 공정 시간이 감소되며, 이에 따라, 표시 영역의 제1 컨택홀의 크기가 지나치게 증가되는 것이 개선될 수 있다. 뿐만 아니라, 제1 컨택홀을 형성하기 위한 식각 공정 시, 패드 영역의 평탄화층에 의해 패드 영역의 절연층 또는 패드 전극이 손상되는 것이 감소되므로, 이로 인해 발생 가능한 표시 장치의 구동 불량이 감소될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
10, 20, 30, 40: 표시 장치
1: 기판
2: 액티브층
3: 제1 절연층
4: 게이트 전극
5: 패드 전극
6: 제2 절연층
7: 평탄화층
M: 마스크
STA: 반-투과 영역
OA: 개구 영역
NTA: 비-투과 영역

Claims (15)

  1. 기판의 표시 영역에 액티브층을 형성하는 단계;
    상기 기판의 표시 영역 및 패드 영역에 각각, 게이트 전극과 패드 전극을 형성하는 단계;
    상기 패드 영역에 대응하는 반-투과 영역을 포함하는 마스크를 이용하여 상기 게이트 전극과 상기 패드 전극을 덮도록 평탄화층을 형성하는 단계;
    상기 액티브층의 일부를 노출시키기 위해 상기 평탄화층에 컨택홀을 형성하는 단계; 및
    상기 패드 영역의 평탄화층을 제거하는 단계를 포함하고,
    상기 평탄화층을 형성하는 단계는, 상기 패드 영역의 평탄화층의 두께가 상기 표시 영역의 평탄화층의 두께보다 얇게 형성되는 단계이고,
    상기 마스크의 반-투과 영역은 상기 패드 전극의 적어도 일부와 대응하는 제1 반-투과 영역 및 상기 제1 반-투과 영역보다 큰 투과율을 갖는 제2 반-투과 영역을 포함하는, 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 평탄화층을 형성하는 단계는,
    상기 패드 영역의 평탄화층이, 상기 패드 영역의 평탄화층이 제거되는 동안의 상기 컨택홀의 최대 지름이 증가되는 정도를 고려한 두께를 갖도록 상기 평탄화층을 형성하는 단계인, 표시 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 패드 영역의 평탄화층을 제거하는 단계가 수행된 후의 상기 컨택홀의 최대 지름과, 상기 패드 영역의 평탄화층을 제거하는 단계가 수행되기 전의 상기 컨택홀의 최대 지름의 차이는, 0.65㎛ 이하인, 표시 장치의 제조 방법.
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 제2 반-투과 영역의 투과율은, 상기 제1 반-투과 영역의 투과율보다, 상기 평탄화층이 상기 패드 전극의 두께만큼 더 식각 가능한 정도의 큰 값을 갖는, 표시 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 패드 영역의 평탄화층을 제거하는 단계가 수행된 후의 상기 컨택홀의 최대 지름과, 상기 패드 영역의 평탄화층을 제거하는 단계가 수행되기 전의 상기 컨택홀의 최대 지름의 차이는, 0.37㎛ 이하인, 표시 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 평탄화층을 형성하는 단계는, 상기 패드 영역에서, 상기 패드 전극과 대응하는 상기 평탄화층의 두께와, 상기 패드 전극과 대응하지 않는 상기 평탄화층의 두께가 동일하도록 상기 평탄화층을 형성하는 단계인, 표시 장치의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020150136154A 2015-09-25 2015-09-25 표시 장치 및 이의 제조 방법 KR102418375B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150136154A KR102418375B1 (ko) 2015-09-25 2015-09-25 표시 장치 및 이의 제조 방법
US15/161,446 US9922998B2 (en) 2015-09-25 2016-05-23 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150136154A KR102418375B1 (ko) 2015-09-25 2015-09-25 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170037074A KR20170037074A (ko) 2017-04-04
KR102418375B1 true KR102418375B1 (ko) 2022-07-06

Family

ID=58406830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150136154A KR102418375B1 (ko) 2015-09-25 2015-09-25 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9922998B2 (ko)
KR (1) KR102418375B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102426616B1 (ko) * 2017-09-01 2022-07-27 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치
KR102491883B1 (ko) 2018-01-18 2023-01-27 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR20220033612A (ko) 2020-09-08 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
KR101595818B1 (ko) * 2009-08-26 2016-02-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102052933B1 (ko) * 2012-11-27 2019-12-09 삼성디스플레이 주식회사 표시 기판
KR102025086B1 (ko) * 2013-10-14 2019-09-25 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN103824810B (zh) * 2014-02-24 2017-05-24 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
KR20170037074A (ko) 2017-04-04
US20170092664A1 (en) 2017-03-30
US9922998B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
US7952671B2 (en) Liquid crystal display device having etching stopper electrode and method of manufacturing the liquid crystal display device
US9978989B2 (en) Method of fabricating display device ring shape rib layer
US9711542B2 (en) Method for fabricating display panel
US9012271B2 (en) Thin film transistor array substrate and method of manufacturing the same
JP4722118B2 (ja) 液晶表示装置及びその製造方法
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
US8368078B2 (en) Thin film transistor array substrate and manufacturing method thereof
TWI455211B (zh) 薄膜電晶體的製造方法和顯示裝置的製造方法
US9733530B2 (en) Liquid crystal display panel and method of manufacturing the same
JP2006350306A (ja) 液晶表示パネル及びその製造方法
WO2018205604A1 (zh) 显示装置、阵列基板及其制造方法
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
JP2007116164A (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
KR20090088575A (ko) 박막 트랜지스터 기판의 제조 방법
KR102418375B1 (ko) 표시 장치 및 이의 제조 방법
US20150021608A1 (en) Array substrate and method for manufacturing the same
JP2010048887A (ja) 表示装置
US20140014979A1 (en) Liquid crystal display device and manufacturing method therefor
JP2010102220A (ja) 液晶装置の製造方法および液晶装置
JP2007114773A (ja) アレイ基板及びこれの製造方法
US8614443B2 (en) Display apparatus and method of manufacturing the same
US20090085032A1 (en) Pixel structure and fabricating method thereof
US11710747B2 (en) Array substrate, manufacturing method thereof, and display device
US11391999B2 (en) Display device and method of manufacturing the same
JP2014235353A (ja) 表示パネル及びその製造方法、並びに、液晶表示パネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant