KR20180083253A - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20180083253A
KR20180083253A KR1020180000174A KR20180000174A KR20180083253A KR 20180083253 A KR20180083253 A KR 20180083253A KR 1020180000174 A KR1020180000174 A KR 1020180000174A KR 20180000174 A KR20180000174 A KR 20180000174A KR 20180083253 A KR20180083253 A KR 20180083253A
Authority
KR
South Korea
Prior art keywords
layer
silicon
transistor
silicon layer
substrate
Prior art date
Application number
KR1020180000174A
Other languages
English (en)
Inventor
야스히로 진보
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180083253A publication Critical patent/KR20180083253A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 낮은 비용으로 양산성이 높은 박리 방법, 또는 박리 공정을 가지는 디바이스의 제작 방법을 제공한다.
제작 기판 위에 실리콘층을 형성하는 공정, 실리콘층 위에 수지층을 형성하는 공정, 수지층 위에 트랜지스터를 형성하는 공정, 실리콘층 위 및 수지층 위에 도전층을 형성하는 공정, 및 제작 기판과 트랜지스터를 분리하는 공정을 가지는, 반도체 장치의 제작 방법이다. 수지층은 실리콘층 위에 개구를 가진다. 도전층은 수지층의 개구를 통하여 실리콘층과 접촉된다. 제작 기판과 트랜지스터를 분리하는 공정에서는, 실리콘층에 광이 조사됨으로써 실리콘층에 포함되는 실리콘과 도전층에 포함되는 금속이 반응되어 금속 실리사이드층이 형성된다.

Description

반도체 장치의 제작 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명의 일 형태는 박리 방법에 관한 것이다. 본 발명의 일 형태는 박리 공정을 가지는 디바이스의 제작 방법에 관한 것이다. 본 발명의 일 형태는 반도체 장치, 표시 장치, 및 이들의 제작 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 발광 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어, 터치 센서 등), 입출력 장치(예를 들어, 터치 패널 등), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로, 연산 장치, 기억 장치 등은 반도체 장치의 일 형태이다. 또한 촬상 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함), 및 전자 기기는 반도체 장치를 가지는 경우가 있다.
유기 EL(Electro Luminescence) 소자나 액정 소자가 적용된 표시 장치가 알려져 있다. 그 외에도 발광 다이오드(LED: Light Emitting Diode) 등의 발광 소자를 가지는 발광 장치, 전기 영동 방식 등에 의하여 표시하는 전자 페이퍼 등도 표시 장치의 일례로서 들 수 있다.
유기 EL 소자의 기본적인 구성은 한 쌍의 전극 사이에 발광성 유기 화합물을 포함하는 층을 끼운 것이다. 이 소자에 전압을 인가함으로써, 발광성 유기 화합물로부터 발광을 얻을 수 있다. 이러한 유기 EL 소자가 적용된 표시 장치는, 얇고, 가볍고, 콘트라스트가 높고, 또한 소비전력이 낮은 표시 장치를 구현할 수 있다.
또한 가요성을 가지는 기판(필름) 위에 트랜지스터 등의 반도체 소자나, 유기 EL 소자 등의 표시 소자를 형성함으로써 플렉시블한 표시 장치를 구현할 수 있다.
특허문헌 1에서는, 희생층을 개재(介在)하여 내열성 수지층, 및 전자 소자가 제공된 지지 기판(유리 기판)에 레이저 광을 조사하고 내열성 수지층을 유리 기판으로부터 박리함으로써, 플렉시블한 표시 장치를 제작하는 방법이 개시(開示)되어 있다.
일본 공개특허공보 특개2015-223823호
본 발명의 일 형태는 신규 박리 방법, 반도체 장치의 제작 방법, 또는 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는, 저렴하고 양산성이 높은 박리 방법, 반도체 장치의 제작 방법, 또는 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 반도체 장치 또는 표시 장치의 제작 공정을 간략화하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 대형 기판을 사용하여 반도체 장치 또는 표시 장치를 제작하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 반도체 장치 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 반도체 장치 또는 표시 장치를 저온에서 제작하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 표시 장치의 박형화 또는 경량화를 과제 중 하나로 한다. 본 발명의 일 형태는 가요성을 가지거나 곡면을 가지는 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 반드시 이들 과제 모두를 해결할 필요는 없다. 명세서, 도면, 청구항의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 제작 기판 위에 실리콘층을 형성하는 공정, 실리콘층 위에 수지층을 형성하는 공정, 수지층 위에 트랜지스터를 형성하는 공정, 실리콘층 위 및 수지층 위에 도전층을 형성하는 공정, 및 제작 기판과 트랜지스터를 분리하는 공정을 가지는, 반도체 장치의 제작 방법이다. 수지층은 실리콘층 위에 개구를 가진다. 도전층은 수지층의 개구를 통하여 실리콘층과 접촉된다. 제작 기판과 트랜지스터를 분리하는 공정에서는, 실리콘층에 광이 조사됨으로써 실리콘층에 포함되는 실리콘과 도전층에 포함되는 금속이 반응되어 금속 실리사이드층이 형성된다.
도전층은 니켈, 코발트, 몰리브데넘, 타이타늄, 텅스텐, 바나듐, 나이오븀, 레늄, 팔라듐, 백금, 어븀, 및 마그네슘 중 1종류 또는 복수 종류를 포함하는 것이 바람직하다.
도전층은 트랜지스터가 가지는 전극과 동일한 재료 및 동일한 공정으로 형성되는 것이 바람직하다.
광의 파장 영역은 180nm 이상 450nm 이하인 것이 바람직하다.
실리콘층은 수소를 포함하는 것이 바람직하다. 이때, 제작 기판과 트랜지스터를 분리하는 공정에서 실리콘층에 광이 조사됨으로써 실리콘층이 수소를 방출하는 것이 바람직하다.
실리콘층으로서, 수소화 비정질 실리콘층을 형성하는 것이 바람직하다.
광은 선형 레이저를 사용하여 조사되는 것이 바람직하다.
수지층의 두께는 0.1μm 이상 5μm 이하인 것이 바람직하다.
광은 제작 기판 측으로부터 실리콘층으로 조사되는 것이 바람직하다.
트랜지스터는 채널 형성 영역에 금속 산화물을 가지는 것이 바람직하다.
제작 기판과 트랜지스터를 분리하는 공정에서는 금속 실리사이드층이 노출되는 것이 바람직하다. 그리고, 상기 공정 후에, 노출된 금속 실리사이드층과 회로 기판을 전기적으로 접속시키는 것이 바람직하다.
본 발명의 일 형태에 의하여 신규 박리 방법, 반도체 장치의 제작 방법, 또는 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여 저렴하고 양산성이 높은 박리 방법, 반도체 장치의 제작 방법, 또는 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여 반도체 장치 또는 표시 장치의 제작 공정을 간략화할 수 있다. 본 발명의 일 형태에 의하여 대형 기판을 사용하여 반도체 장치 또는 표시 장치를 제작할 수 있다. 본 발명의 일 형태에 의하여 신뢰성이 높은 반도체 장치 또는 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 반도체 장치 또는 표시 장치를 저온에서 제작할 수 있다.
본 발명의 일 형태에 의하여 신뢰성이 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 표시 장치의 박형화 또는 경량화를 할 수 있다. 본 발명의 일 형태에 의하여 가요성을 가지거나 곡면을 가지는 표시 장치를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는, 이들 효과 모두를 반드시 가질 필요는 없다. 명세서, 도면, 청구항의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 2는 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 3은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 4는 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 5는 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 6의 (A)는 표시 장치의 일례를 도시한 단면도. 도 6의 (B1), (B2), (C1), 및 (C2)는 도전층, 실리콘층, 및 금속 실리사이드층의 위치 관계를 도시한 상면도.
도 7은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 8은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 9는 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 10은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 11은 표시 장치의 제작 방법의 일례를 도시한 단면도.
도 12는 표시 장치의 일례를 도시한 상면도 및 단면도.
도 13은 표시 장치의 일례를 도시한 단면도.
도 14는 전자 기기의 일례를 도시한 사시도.
실시형태에 대하여 도면을 참조하여 자세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정되어 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에 있어서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한, 같은 기능을 가지는 부분을 가리키는 경우에는 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 도면에 도시된 각 구성의 위치, 크기, 범위 등은 이해의 간단화를 위하여, 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로, 개시된 발명은 반드시 도면에 개시된 위치, 크기, 범위 등에 한정되는 것은 아니다.
또한 "막"이라는 용어와 "층"이라는 용어는, 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어, "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태에 따른 박리 방법 및 플렉시블 디바이스의 제작 방법에 대하여 도 1 내지 도 13을 참조하여 설명한다.
본 발명의 일 형태인 반도체 장치의 제작 방법은, 제작 기판 위에 실리콘층을 형성하는 공정, 실리콘층 위에 수지층을 형성하는 공정, 수지층 위에 트랜지스터를 형성하는 공정, 실리콘층 위 및 수지층 위에 도전층을 형성하는 공정, 및 제작 기판과 트랜지스터를 분리하는 공정(이하 분리 공정이라고도 함)을 가진다. 수지층은 실리콘층 위에 개구를 가지도록 형성된다. 도전층은 수지층의 개구를 통하여 실리콘층과 접촉되도록 형성된다. 분리 공정에서는, 실리콘층에 광이 조사됨으로써 실리콘층에 포함되는 실리콘과 도전층에 포함되는 금속이 반응되어 금속 실리사이드층이 형성된다.
분리 공정에서는 예를 들어 실리콘층과 수지층의 계면에서 분리가 일어난다. 여기서, 수지층에 개구를 형성하고 개구를 통하여 실리콘층에 접촉되도록 도전층을 배치함으로써, 분리 공정에서 실리콘층과 도전층의 계면에서 분리할 수 있는 경우가 있다. 이로써 분리 공정에서 상기 도전층의 일부를 노출시켜 상기 도전층을 관통 전극, 이면 전극, 또는 외부 접속 단자 등으로 기능시킬 수 있다. 도전층은 플렉시블 인쇄 회로 기판(FPC) 등의 회로 기판과 전기적으로 접속시킬 수 있다.
여기서, 실리콘층과 수지층의 밀착성과, 실리콘층과 도전층의 밀착성은 그 정도가 상이할 수 있다. 그러므로, 수지층의 개구와 중첩되는 영역에서의 분리 계면은 실리콘층과 도전층 사이뿐만 아니라 실리콘층 내, 또는 실리콘층과 제작 기판 사이가 될 수 있다. 실리콘층 내, 또는 실리콘층과 제작 기판 사이에서 분리된 경우, 트랜지스터 측의 분리면에 실리콘층이 잔존하기 때문에, 도전층이 노출되지 않거나 도전층이 노출되는 면적이 좁아진다. 도전층이 충분히 노출되지 않으면 외부로부터 도전층에 신호 또는 전위를 확실히 공급하기가 어렵다. 또한, 도전층을 노출시키기 위하여 실리콘층을 제거하는 공정을 추가하면, 공정수가 증가되고 제조 비용도 증가된다.
그러므로, 본 발명의 일 형태에서는 도전층의 재료로서 실리콘과 반응함으로써 금속 실리사이드(단순히 실리사이드라고도 함)를 형성하는 금속을 사용한다. 도전층이 복수의 층으로 형성되는 경우, 적어도 실리콘층과 접촉되는 층에 상기 금속을 사용한다. 분리 공정에서 실리콘층에 광을 조사함으로써, 수지층의 개구와 중첩되는 영역에서 실리콘층이 도전층과 반응되어 금속 실리사이드층이 형성된다. 그리고, 금속 실리사이드층과 제작 기판의 계면에서 분리가 일어남으로써 트랜지스터 측의 분리면에서 금속 실리사이드층이 노출된다. 금속 실리사이드는 실리콘에 비하여 도전성이 높다. 그러므로 트랜지스터 측의 분리면에 금속 실리사이드층이 잔존하고 있어도 상기 금속 실리사이드층을 통하여 외부로부터 도전층에 신호 또는 전위를 공급할 수 있다. 또한, 금속 실리사이드층과 도전층의 밀착성은 금속 실리사이드층과 제작 기판의 밀착성에 비하여 높을 수 있다. 그러므로, 수지층의 개구와 중첩되는 영역에서의 분리 계면은 금속 실리사이드층과 제작 기판 사이가 되기 쉽다. 따라서, 분리 불량을 억제하여 분리 공정의 수율을 높일 수 있다.
도전층은 실리콘과 반응되어 금속 실리사이드를 형성할 수 있는 금속을 포함한다. 도전층은 예를 들어 니켈, 코발트, 몰리브데넘, 타이타늄, 텅스텐, 바나듐, 나이오븀, 레늄, 팔라듐, 백금, 어븀, 및 마그네슘 중 1종류 또는 복수 종류를 포함하는 것이 바람직하다.
도전층은 형성이 용이하고, 또한 저항률이 낮은 금속 실리사이드를 포함하는 것이 바람직하다. 구체적으로는 도전층은 니켈 실리사이드 또는 타이타늄 실리사이드를 포함하는 것이 바람직하다.
도전층은 트랜지스터가 가지는 전극과 동일한 재료 및 동일한 공정으로 형성되는 것이 바람직하다.
실리콘층은 수소가 포함되도록 형성되는 것이 바람직하다. 실리콘층으로서 수소화 비정질 실리콘층을 형성하는 것이 바람직하다.
본 발명의 일 형태에서는 실리콘층에 광을 조사한다. 실리콘층은, 광이 조사되면 상기 광을 흡수하여 가열됨으로써 수소를 방출하는 것이 바람직하다. 수소가 방출됨으로써 실리콘층 내, 또는 실리콘층 표면에 취약한 영역 또는 빈 공간을 가지는 영역이 형성되는 경우가 있다.
실리콘층에 광을 조사하고 실리콘층으로부터 수소를 방출시킴으로써, 실리콘층과 상기 실리콘층이 접촉되는 층의 밀착성이 저하되고, 상기 2층의 계면에서 분리를 일으킬 수 있다. 또는, 실리콘층으로부터 수소를 방출시킴으로써 실리콘층 자체가 파단되어 실리콘층 내에서 분리를 일으킬 수 있다.
램프, 레이저 장치 등을 사용하여 실리콘층에 광을 조사할 수 있다. 광의 조사에는 레이저 장치를 사용하는 것이 바람직하다.
레이저 광의 조사에는 레이저 장치를 사용하는 것이 바람직하고, 선형 레이저 장치를 사용하는 것이 더 바람직하다. 저온 폴리실리콘(LTPS: Low Temperature Poly-Silicon) 등의 제조 라인의 레이저 장치를 사용할 수 있기 때문에, 이들 장치를 유효하게 이용할 수 있다. 선형 레이저는 직사각형으로 집광(선형 레이저 빔으로 성형)하여 실리콘층 내 또는 실리콘층과 수지층의 계면에 광을 조사한다.
광의 파장 영역은 180nm 이상 450nm 이하인 것이 바람직하다.
레이저 장치를 사용하여 광을 조사하는 경우, 동일 부분에 조사되는 레이저 광의 조사 횟수는 1번 이상 100번 이하로 할 수 있고, 1번보다 많고 50번 이하인 것이 바람직하고, 1번보다 많고 10번 이하인 것이 더 바람직하다.
빔의 단축 방향의 양단에는 광의 강도가 낮은 부분이 존재한다. 그러므로, 어느 1번의 조사와 다음 조사 사이에, 상기 광의 강도가 낮은 부분의 폭 이상의 폭만큼 중첩되는 부분을 제공하는 것이 바람직하다. 그러므로, 레이저 광의 조사 횟수는 1.1번 이상으로 하는 것이 바람직하고, 1.25번 이상으로 하는 것이 더 바람직하다.
또한, 본 명세서에서 레이저 광의 조사 횟수란 어떤 점(영역)에 조사되는 레이저 광의 조사 횟수를 가리키고, 빔 폭, 스캔 속도, 주파수, 또는 중첩률 등으로 결정된다. 또한, 선형의 빔을 어떤 스캔 방향으로 이동시키는 펄스와 펄스의 사이, 즉 1번의 조사와 다음 조사 사이에 중첩되는 부분이 있고 그 중첩되는 비율이 중첩률이다. 또한, 조사 횟수는, 중첩률이 100%에 가까워질수록 많아지고, 100%에서 멀어질수록 적어지며, 스캔 속도가 빠를수록 적어진다.
상기 레이저 광의 조사 횟수가 1.1번이란, 연속되는 2번의 조사 사이에 빔 폭의 10분의 1 정도의 중첩 부분을 가지는 것을 가리키고, 중첩률 10%라고도 할 수 있다. 마찬가지로 조사 횟수 1.25번이란, 연속되는 2번의 조사 사이에 빔 폭의 4분의 1 정도의 중첩 부분을 가지는 것을 가리키고, 중첩률 25%라고도 할 수 있다.
본 발명의 일 형태에서는 실리콘층과 도전층 사이에서 실리사이드 반응이 생기는 조건과, 실리콘층과 제작 기판 사이의 밀착성이 저하되는 조건의 양쪽을 만족시키도록 레이저 광의 조사 조건을 결정한다.
실리콘층과 제작 기판 사이의 밀착성이 저하되는 조건보다 레이저 광의 에너지 밀도 및 조사 횟수를 늘리지 않으면서, 금속 실리사이드를 형성할 수 있으면 바람직하다. 그러므로, 실리사이드 반응이 생기기 쉬운 금속 재료를 도전층에 채용하는 것이 바람직하다. 이로써 레이저 장치로 처리 가능한 기판 수를 늘릴 수 있다. 또한, 레이저 장치의 유지 보수 빈도 저감 등, 레이저 장치의 러닝 코스트를 저감할 수 있다. 따라서, 반도체 장치, 표시 장치 등의 제작 비용을 저감할 수 있다.
또는, 실리콘층과 도전층 사이에서 실리사이드 반응이 생기는 조건으로 레이저 광을 조사함으로써, 실리콘층과 제작 기판 사이의 밀착성을 저하시킨다.
트랜지스터의 채널 영역에 LTPS를 사용하는 경우, 500℃ 내지 550℃ 정도의 온도로 할 필요가 있기 때문에 수지층에 내열성이 요구된다. 또한 레이저 결정화 공정에서의 대미지를 완화하기 위하여 수지층의 후막화가 필요한 경우가 있다.
한편, 채널 형성 영역에 금속 산화물을 사용한 트랜지스터는 350℃ 이하, 또한 300℃ 이하에서 형성할 수 있다. 그러므로 수지층에 높은 내열성이 요구되지 않는다. 따라서 수지층의 내열 온도를 낮출 수 있어 재료 선택의 폭이 넓어진다.
또한, 채널 형성 영역에 금속 산화물을 사용한 트랜지스터는, 레이저 결정화 공정이 불필요하다. 그리고, 본 실시형태에서는 레이저 결정화 공정에서 사용되는 조건보다 낮은 에너지 밀도 또는 적은 조사 횟수로 광을 조사할 수 있다. 또한, 레이저 결정화 공정에서는 레이저 광이 기판을 통하지 않고 수지층으로 조사되지만, 본 실시형태에서는 제작 기판을 통하여 실리콘층, 또한 수지층으로 조사된다. 이와 같이 수지층이 받는 대미지가 적기 때문에 수지층의 두께를 얇게 할 수 있다. 수지층에 높은 내열성이 요구되지 않고 박막화할 수 있으므로, 디바이스 제작에 있어서 큰 비용 삭감을 기대할 수 있다. 또한 LTPS를 사용하는 경우에 비하여, 공정을 간략화할 수 있어 바람직하다.
단 트랜지스터의 채널 형성 영역은 금속 산화물을 가지는 구성에 한정되지 않는다. 예를 들어 트랜지스터의 채널 형성 영역에 실리콘을 사용할 수 있다. 실리콘으로서는 비정질 실리콘 또는 결정성 실리콘을 사용할 수 있다. 결정성 실리콘으로서는 미결정 실리콘, 다결정 실리콘, 단결정 실리콘 등을 들 수 있다.
채널 형성 영역에는 LTPS를 사용하는 것이 바람직하다. LTPS 등의 다결정 실리콘은 단결정 실리콘에 비하여 저온에서 형성할 수 있고, 또한 비정질 실리콘에 비하여 높은 전계 효과 이동도와 신뢰성을 구비한다.
본 실시형태에서는 수지층의 내열 온도 이하에서 트랜지스터 등을 형성한다. 수지층의 내열성은 예를 들어 가열에 의한 중량 감소율, 구체적으로는 5% 중량 감소 온도 등에 의하여 평가할 수 있다. 본 실시형태의 박리 방법 및 플렉시블 디바이스의 제작 방법에서는 공정 중의 최고 온도를 낮출 수 있다. 예를 들어 본 실시형태에서는 수지층의 5% 중량 감소 온도를 200℃ 이상 650℃ 이하, 200℃ 이상 500℃ 이하, 200℃ 이상 400℃ 이하, 또는 200℃ 이상 350℃ 이하로 할 수 있다. 그러므로 재료 선택의 폭이 넓어진다. 또한 수지층의 5% 중량 감소 온도는, 650℃보다 높아도 좋다.
본 발명의 일 형태에서는 감광성 재료를 사용하여 수지층을 제작한다. 감광성 재료를 사용함으로써 원하는 형상을 가지는 수지층을 용이하게 형성할 수 있다. 예를 들어 수지층에 개구를 용이하게 형성할 수 있다.
수지층의 두께는 0.1μm 이상 5μm 이하로 하여도 좋다. 수지층을 얇게 형성함으로써 반도체 장치, 표시장치 등을 저렴하게 제작할 수 있다. 또한, 반도체 장치, 표시 장치 등의 경량화 및 박형화를 할 수 있다. 또한, 반도체 장치, 표시 장치 등의 가요성을 높일 수 있다.
본 발명의 일 형태인 박리 방법을 사용하여 플렉시블 디바이스를 제작할 수 있다. 아래에서는, 도 1 내지 도 13을 참조하여 본 발명의 일 형태인 플렉시블 디바이스 및 그 제작 방법에 대하여 구체적으로 설명한다. 여기서는, 플렉시블 디바이스로서 트랜지스터 및 유기 EL 소자를 가지는 표시 장치(액티브 매트릭스형 유기 EL 표시 장치라고도 함)를 제작하는 경우를 예로 들어 설명한다. 상기 표시 장치는 기판에 가요성을 가지는 재료를 사용함으로써 접을 수 있다.
또한, 표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 증착(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 증착(PLD: Pulsed Laser Deposition)법, 원자층 증착(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라스마 화학 기상 증착(PECVD: Plasma Enhanced Chemical Vapor Deposition)법이나 열 CVD법을 사용하여도 좋다. 열 CVD법의 예로서, 유기 금속 화학 기상 증착(MOCVD: Metal Organic CVD)법을 사용하여도 좋다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은, 스핀 코팅, 딥, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄 등의 방법, 슬릿 코터, 롤 코터, 커튼 코터, 나이프 코터, 닥터 나이프 등의 도구(설비)에 의하여 형성할 수 있다.
표시 장치를 구성하는 박막은 리소그래피법 등을 사용하여 가공할 수 있다. 또는, 차폐 마스크를 사용한 성막 방법에 의하여, 섬 형상의 박막을 형성하여도 좋다. 또는 나노임프린트법, 샌드 블라스트법, 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법과, 감광성을 가지는 박막을 형성한 후에 노광, 현상을 수행하여, 상기 박막을 원하는 형상으로 가공하는 방법이 있다.
리소그래피법에서 광을 사용하는 경우, 노광에 사용하는 광으로서는, 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 이외에, 자외선이나 KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한, 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한, 노광에 사용되는 광으로서, 극단 자외광(EUV: Extreme Ultra-violet)이나 X선을 사용하여도 좋다. 또한, 노광에 사용되는 광 대신에, 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세하게 가공할 수 있기 때문에 바람직하다. 또한, 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는, 포토마스크는 불필요하다.
박막은 건식 에칭법, 습식 에칭법, 샌드 블라스트법 등을 사용하여 에칭할 수 있다.
[제작 방법예 1]
우선, 제작 기판(14) 위에 실리콘층(25a)을 형성한다(도 1의 (A) 참조).
제작 기판(14)은 용이하게 운반할 수 있을 정도로 강성(剛性)을 가지고, 또한 제작 공정에서 가해지는 온도에 대하여 내열성을 가진다. 제작 기판(14)으로 사용할 수 있는 재료로서는 예를 들어 유리, 석영, 세라믹, 사파이어, 수지, 반도체, 금속 또는 합금 등을 들 수 있다. 유리로서는 예를 들어 무알칼리 유리, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등을 들 수 있다.
실리콘층(25a)은 광을 흡수하여 발열함으로써 수소를 방출할 수 있다.
실리콘층(25a)으로서는 예를 들어 가열에 의하여 수소가 방출되는 실리콘층을 사용할 수 있다. 특히, 수소화 비정질 실리콘(a-Si:H)층을 사용하는 것이 바람직하다. 수소화 비정질 실리콘층은, 예를 들어 SiH4를 성막 가스에 포함하는 플라스마 CVD법에 의하여 성막할 수 있다. 또한, 실리콘층(25a)에는 결정성을 가지는 실리콘층을 사용하여도 좋다. 실리콘층(25a)에 수소를 많이 함유시키기 위하여 실리콘층(25a)의 성막 후에 수소를 포함하는 분위기하에서 가열하여도 좋다.
본 실시형태에서는 실리콘층(25a)으로서 수소화 비정질 실리콘층을 형성한 경우에 대하여 설명한다.
실리콘층(25a)의 두께는 예를 들어 5nm 이상 300nm 이하인 것이 바람직하고, 30nm 이상 100nm 이하인 것이 더 바람직하다.
다음으로, 실리콘층(25a) 위에 제 1 층(24)을 형성한다(도 1의 (A) 참조).
제 1 층(24)은 각종 수지 재료(수지 전구체를 포함함)를 사용하여 형성할 수 있다.
제 1 층(24)은 열 경화성을 가지는 재료를 사용하여 형성하는 것이 바람직하다.
제 1 층(24)은 감광성을 가지는 재료를 사용하여 형성하는 것이 바람직하다. 감광성을 가지는 재료를 사용하면 포토리소그래피법에 의하여, 제 1 층(24)의 일부를 제거하여 원하는 형상의 수지층(23)을 형성할 수 있다.
구체적으로는, 재료를 성막한 후에 용매를 제거하기 위한 가열 처리(프리 베이킹 처리라고도 함)를 수행하고, 그 후에 포토마스크를 사용하여 노광을 수행한다. 이어서 현상 처리를 실시함으로써 불필요한 부분을 제거할 수 있다. 다음으로, 원하는 형상으로 가공된 막을 가열하여(포스트 베이킹 처리라고도 함) 수지층(23)을 형성한다(도 1의 (B) 참조). 본 실시형태에서는 실리콘층(25a)에 달하는 개구를 가지는 수지층(23)을 형성한다.
제 1 층(24)은 감광성을 가지지 않는 재료(비감광성 재료라고도 함)를 사용하여 형성하여도 좋다. 제 1 층(24) 또는 수지층(23) 위에 레지스트 마스크, 하드 마스크 등의 마스크를 형성하고 에칭함으로써, 원하는 형상의 수지층(23)을 형성할 수 있다. 이 방법은 비감광성 재료를 사용하는 경우에 특히 적합하다.
예를 들어 수지층(23) 위에 무기막을 형성하고 무기막 위에 레지스트 마스크를 형성한다. 레지스트 마스크를 사용하여 무기막을 에칭한 후, 무기막을 하드 마스크로서 사용하여 수지층(23)을 에칭할 수 있다.
하드 마스크로서 사용할 수 있는 무기막으로서는, 각종 무기 절연막이나 도전층에 사용할 수 있는 금속막 및 합금막 등을 들 수 있다.
마스크를 매우 얇은 두께로 형성하고 에칭과 동시에 마스크를 제거할 수 있으면 마스크를 제거하는 공정을 삭감할 수 있어 바람직하다.
제 1 층(24)은 폴리이미드 수지 또는 폴리이미드 수지 전구체, 또는 아크릴 수지를 포함하는 재료를 사용하여 형성되는 것이 바람직하다. 제 1 층(24)은 예를 들어 폴리이미드 수지와 용매를 포함하는 재료, 폴리아믹산과 용매를 포함하는 재료, 또는 아크릴 수지와 용매를 포함하는 재료 등을 사용하여 형성할 수 있다. 또한, 제 1 층(24)으로서 폴리이미드 수지 또는 폴리이미드 수지 전구체를 포함하는 재료를 사용하면, 비교적 높은 내열성을 가질 수 있어 바람직하다. 한편, 제 1 층(24)으로서 아크릴 수지를 포함하는 재료를 사용하면 가시광의 투광성을 높일 수 있어 바람직하다. 폴리이미드 수지 및 아크릴 수지는 각각 표시 장치의 평탄화막 등에 적합하게 사용되는 재료이기 때문에 성막 장치나 재료를 공유할 수 있다. 그러므로 본 발명의 일 형태에 따른 구성을 실현하는 데 있어 새로운 장치나 재료가 불필요하다. 이와 같이 제 1 층(24)에는 특별한 재료가 불필요하며, 표시 장치에 사용되는 수지 재료를 사용하여 제 1 층(24)을 형성할 수 있기 때문에 비용을 삭감할 수 있다.
제 1 층(24)의 형성에 사용할 수 있는 다른 수지 재료로서는, 예를 들어 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지 및 이들 수지의 전구체 등을 들 수 있다.
제 1 층(24)의 형성 방법으로서는 스핀 코팅, 디핑, 스프레이 도포, 잉크젯, 디스펜스, 스크린 인쇄, 오프셋 인쇄 등의 방법, 슬릿 코터, 롤 코터, 커튼 코터, 나이프 코터, 닥터 나이프 등의 도구를 들 수 있다.
포스트 베이킹 처리는 예를 들어 가열 장치의 체임버 내에 산소, 질소, 및 ｇ희가스(아르곤 등) 중 하나 또는 복수를 포함하는 가스를 흘리면서 수행할 수 있다. 또는 포스트 베이킹 처리는 대기 분위기하에서 가열 장치의 체임버, 핫 플레이트 등을 사용하여 수행할 수 있다.
포스트 베이킹 처리에 의하여 수지층(23) 내의 탈가스 성분(예를 들어, 수소, 물 등)을 저감시킬 수 있다. 특히 수지층(23) 위에 형성하는 각 층의 제작 온도 이상의 온도에서 가열하는 것이 바람직하다. 이로써 트랜지스터의 제작 공정에서의, 수지층(23)으로부터의 탈가스를 크게 억제할 수 있다.
예를 들어, 트랜지스터의 제작 온도가 350℃ 이하인 경우, 수지층(23)이 되는 막을 350℃ 이상 450℃ 이하에서 가열하는 것이 바람직하고, 350℃ 이상 400℃ 이하에서 가열하는 것이 더 바람직하고, 350℃ 이상 375℃ 이하에서 가열하는 것이 더욱 바람직하다. 이로써 트랜지스터의 제작 공정에서의, 수지층(23)으로부터의 탈가스를 크게 억제할 수 있다.
포스트 베이킹 처리에서는 실리콘층(25a)으로부터 수소가 방출되기 어려운 온도에서 가열하는 것이 바람직하다. 이로써 레이저 광을 조사하기 전에 실리콘층(25a)이 박리되는 등의 문제를 방지하여 수율 저하를 억제할 수 있다. 또한, 이후에서 설명하는 레이저 광을 조사하기 전에 행해지는 각 공정에 대해서도, 실리콘층(25a)으로부터 수소가 방출되기 어려운 온도에서 행해지는 것이 바람직하다.
포스트 베이킹 처리는 트랜지스터 제작에서의 최고 온도 이하의 온도에서 행해지는 것이 바람직하다. 트랜지스터 제작에서의 최고 온도 이하의 온도에서 가열함으로써 트랜지스터 제작 공정에서의 제조 장치 등을 유용할 수 있어 추가적인 설비 투자 등을 억제할 수 있다. 따라서, 생산 비용이 억제된 표시 장치를 실현할 수 있다. 예를 들어 트랜지스터 제작 온도가 350℃ 이하인 경우, 포스트 베이킹 처리의 온도는 350℃ 이하로 하는 것이 바람직하다.
트랜지스터의 제작에서의 최고 온도와, 포스트 베이킹 처리의 온도를 같은 온도로 하면, 포스트 베이킹 처리로 인하여 표시 장치의 제작에서의 최고 온도가 높아지는 것을 방지할 수 있고, 또한 수지층(23)의 탈가스 성분을 저감할 수 있어 바람직하다.
처리 시간을 길게 함으로써, 가열 온도가 비교적 낮은 경우에도 가열 온도가 더 높은 조건의 경우와 동등한 박리성을 실현할 수 있는 경우가 있다. 그러므로, 가열 장치의 구성으로 인하여 가열 온도를 높일 수 없는 경우에는, 처리 시간을 길게 하는 것이 바람직하다.
포스트 베이킹 처리의 시간은 예를 들어 5분 이상 24시간 이하가 바람직하고, 30분 이상 12시간 이하가 더 바람직하고, 1시간 이상 6시간 이하가 더욱 바람직하다. 또한, 포스트 베이킹 처리의 시간은 이에 한정되지 않는다. 예를 들어 포스트 베이킹 처리를 RTA(Rapid Thermal Annealing)법을 사용하여 수행하는 경우 등에는 5분 미만으로 하여도 좋다.
가열 장치로서는 전기로나 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의하여 피처리물을 가열하는 장치 등, 다양한 장치를 사용할 수 있다. 예를 들어 GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA 장치를 사용할 수 있다. LRTA 장치는 할로젠 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 소듐 램프, 고압 수은 램프 등의 램프로부터 방출된 광(전자기파)의 복사에 의하여 피처리물을 가열하는 장치이다. GRTA 장치는 고온 가스를 사용하여 가열 처리를 수행하는 장치이다. RTA 장치를 사용함으로써, 처리 시간을 단축할 수 있으므로, 양산하는 데 바람직하다. 또한, 인라인형의 가열 장치를 이용하여 포스트 베이킹 처리를 행하여도 좋다.
또한, 포스트 베이킹 처리에 의하여 수지층(23)의 두께는 제 1 층(24)의 두께에서 변화되는 경우가 있다. 예를 들어 제 1 층(24)에 포함된 용매가 제거되거나 경화가 진행되어 밀도가 증대됨으로써, 체적이 감소되어 제 1 층(24)보다 수지층(23)이 얇아지는 경우가 있다.
상술한 바와 같이, 포스트 베이킹 처리를 수행하기 전에 프리 베이킹 처리를 수행하고 제 1 층(24)에 포함되는 용매를 제거하여도 좋다. 프리 베이킹 처리의 온도는 사용하는 재료에 따라 적절히 결정할 수 있다. 예를 들어 50℃ 이상 180℃ 이하, 80℃ 이상 150℃ 이하, 또는 90℃ 이상 120℃ 이하에서 수행할 수 있다. 또는 포스트 베이킹 처리가 프리베이킹 처리를 겸하여도 좋고, 포스트 베이킹 처리에 의하여 제 1 층(24)에 포함되는 용매를 제거하여도 좋다.
수지층(23)은 가요성을 가진다. 제작 기판(14)은 수지층(23)보다 가요성이 낮다.
수지층(23)의 두께는 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 5μm 이하인 것이 더 바람직하고, 0.5μm 이상 3μm 이하인 것이 더욱 바람직하다. 수지층을 얇게 형성함으로써 표시 장치를 저렴하게 제작할 수 있다. 또한 표시 장치를 경량화 및 박형화할 수 있다. 또한 표시 장치의 가요성을 높일 수 있다. 저점도의 용액을 사용함으로써 수지층(23)을 얇게 형성하는 것이 용이해진다. 단, 이에 한정되지 않고 수지층(23)의 두께는 10μm 이상으로 하여도 좋다. 예를 들어 수지층(23)의 두께를 10μm 이상 200μm 이하로 하여도 좋다. 수지층(23)의 두께를 10μm 이상으로 함으로써 표시 장치의 강성을 높일 수 있어 바람직하다.
수지층(23)의 열 팽창 계수는 0.1ppm/℃ 이상 50ppm/℃ 이하인 것이 바람직하고, 0.1ppm/℃ 이상 20ppm/℃ 이하인 것이 더 바람직하고, 0.1ppm/℃ 이상 10ppm/℃ 이하인 것이 더욱 바람직하다. 수지층(23)의 열 팽창 계수가 낮을수록 가열에 의하여 제작 기판(14)이 크게 휘어지거나, 트랜지스터 등을 구성하는 층에 크랙이 생기거나, 트랜지스터 등이 파손되는 것을 억제할 수 있다.
다음으로 수지층(23) 위에 절연층(31)을 형성한다(도 1의 (C) 참조).
절연층(31)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 절연층(31)은 상술한 포스트 베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(31)은 수지층(23)에 포함되는 불순물이, 나중에 형성되는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 사용할 수 있다. 예를 들어, 절연층(31)은 수지층(23)을 가열하였을 때, 수지층(23)에 포함되는 수분 등이 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 것이 바람직하다. 그러므로 절연층(31)은 배리어성이 높은 것이 바람직하다.
절연층(31)으로서는 예를 들어 질화 실리콘막, 산화 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 또한 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다. 특히, 수지층(23) 위에 질화 실리콘막을 형성하고, 질화 실리콘막 위에 산화 실리콘막을 형성하는 것이 바람직하다. 무기 절연막은 성막 온도가 높을수록 치밀하고 배리어성이 높은 막이 되므로 높은 온도에서 형성하는 것이 바람직하다.
절연층(31)에 무기 절연막을 사용하는 경우, 형성 시의 기판 온도는 실온(25℃) 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
수지층(23)의 표면에 요철이 있는 경우, 절연층(31)은 상기 요철을 피복하는 것이 바람직하다. 절연층(31)은 상기 요철을 평탄화하는 평탄화층으로서의 기능을 가져도 좋다. 예를 들어, 절연층(31)으로서 유기 절연 재료와 무기 절연 재료를 적층하여 사용하는 것이 바람직하다. 유기 절연 재료로서는 수지층(23)에 사용할 수 있는 수지를 들 수 있다.
절연층(31)에 유기 절연막을 사용하는 경우, 절연층(31)의 형성 시에 수지층(23)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
다음으로, 절연층(31) 위에 트랜지스터(40)를 형성한다(도 1의 (C) 내지 (E) 참조).
표시 장치가 가지는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어, 플레이너(planar)형의 트랜지스터로 하여도 좋고, 스태거형의 트랜지스터로 하여도 좋고, 역스태거형의 트랜지스터로 하여도 좋다. 또한 톱 게이트 구조 및 보텀 게이트 구조 중 어느 트랜지스터 구조로 하여도 좋다. 또는 채널의 상하에 게이트 전극이 제공되어도 좋다.
여기서는 트랜지스터(40)로서 금속 산화물층(44)을 가지는 보텀 게이트 구조의 트랜지스터를 제작하는 경우를 설명한다. 금속 산화물층(44)은 트랜지스터(40)의 반도체층으로서 기능할 수 있다. 금속 산화물은 산화물 반도체로서 기능할 수 있다.
본 발명의 일 형태에서 트랜지스터의 반도체에는 산화물 반도체를 사용한다. 실리콘보다 밴드 갭이 넓고, 또한 캐리어 밀도가 작은 반도체 재료를 사용하면 트랜지스터의 오프 상태에서의 전류를 저감할 수 있어 바람직하다.
트랜지스터(40)는 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 트랜지스터(40)는 상술한 포스트 베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
구체적으로는, 우선 절연층(31) 위에 도전층(41)을 형성한다(도 1의 (C) 참조). 도전층(41)은 도전막을 형성한 후에 레지스트 마스크를 형성하고 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
도전막의 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
표시 장치가 가지는 도전층에는 각각 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금을 단층 구조 또는 적층 구조로서 사용할 수 있다. 또는, 산화 인듐, 인듐 주석 산화물(ITO), 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 아연 산화물, 타이타늄을 포함하는 인듐 산화물, 타이타늄을 포함하는 ITO, 인듐 아연 산화물, 산화 아연(ZnO), 갈륨을 첨가한 ZnO, 또는 실리콘을 포함하는 인듐 주석 산화물 등의 투광성을 가지는 도전성 재료를 사용하여도 좋다. 또한 불순물 원소를 함유시키는 등의 방법에 의하여 저저항화시킨 다결정 실리콘 또는 산화물 반도체 등의 반도체, 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 또한 그래핀을 포함하는 막을 사용할 수도 있다. 그래핀을 포함하는 막은, 예를 들어 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다. 또한 불순물 원소를 함유시킨 산화물 반도체 등의 반도체를 사용하여도 좋다. 또는 은, 카본, 또는 구리 등의 도전성 페이스트, 또는 폴리싸이오펜 등의 도전성 폴리머를 사용하여 형성하여도 좋다. 도전성 페이스트는 저렴하여 바람직하다. 도전성 폴리머는 도포하기 쉬워 바람직하다.
이어서, 절연층(32)을 형성한다(도 1의 (C) 참조). 절연층(32)은 절연층(31)에 사용할 수 있는 무기 절연막을 원용할 수 있다.
이어서, 절연층(31) 및 절연층(32)에서 수지층(23)의 개구와 중첩되는 부분에 각각 개구를 제공한다(도 1의 (D) 참조). 여기서는, 절연층(31) 및 절연층(32)에 일괄적으로 개구를 형성하는 예를 나타내었다. 절연층(31) 및 절연층(32)에는 각각 다른 공정에서 개구를 형성하여도 좋다. 예를 들어, 도전층(41)을 형성하기 전에 절연층(31)에 개구를 형성하여도 좋다. 개구를 제공함으로써 실리콘층(25a)이 노출된다.
이어서 금속 산화물층(44)을 형성한다(도 1의 (E) 참조). 금속 산화물층(44)은 금속 산화물막을 형성한 후, 레지스트 마스크를 형성하고, 상기 금속 산화물막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
금속 산화물막의 형성 시의 기판 온도는, 350℃ 이하가 바람직하고, 실온 이상 200℃ 이하가 더 바람직하고, 실온 이상 130℃ 이하가 더욱 바람직하다.
금속 산화물막은 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽을 사용하여 형성할 수 있다. 또한 금속 산화물막의 형성 시에서의 산소의 유량비(산소 분압)에 특별한 한정은 없다. 단, 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에는, 금속 산화물막의 형성 시에서의 산소의 유량비(산소 분압)는, 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
금속 산화물막은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다.
금속 산화물의 에너지 갭은 2eV 이상이 바람직하고, 2.5eV 이상이 더 바람직하고, 3eV 이상이 더욱 바람직하다. 이와 같이, 에너지 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감시킬 수 있다
금속 산화물막은 스퍼터링법에 의하여 형성할 수 있다. 그 외에 PLD법, PECVD법, 열 CVD법, ALD법, 진공 증착법 등을 사용하여도 좋다.
이어서, 도전층(43a), 도전층(43b), 및 도전층(43c)을 형성한다(도 1의 (E) 참조). 도전층(43a), 도전층(43b), 및 도전층(43c)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 도전층(43a) 및 도전층(43b)은 각각 금속 산화물층(44)과 접속된다. 도전층(43c)은 수지층(23), 절연층(31), 및 절연층(32) 각각에 제공된 개구를 통하여 실리콘층(25a)과 접속된다.
도전층(43c)이 되는 도전막의 재료로서는 실리콘과 반응되어 금속 실리사이드를 형성할 수 있는 금속 재료가 바람직하다. 상기 도전막은 예를 들어 니켈, 코발트, 몰리브데넘, 타이타늄, 텅스텐, 바나듐, 나이오븀, 레늄, 팔라듐, 백금, 어븀, 및 마그네슘 중 1종류 또는 복수 종류를 포함하는 것이 바람직하다.
또한 도전층(43a) 및 도전층(43b)을 가공할 때, 레지스트 마스크로 덮여 있지 않은 금속 산화물층(44)의 일부가 에칭에 의하여 박막화되는 경우가 있다.
도전막의 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
상술한 공정을 거쳐, 트랜지스터(40)를 제작할 수 있다(도 1의 (E) 참조). 트랜지스터(40)에서 도전층(41)의 일부는 게이트로서 기능하고, 절연층(32)의 일부는 게이트 절연층으로서 기능하고, 도전층(43a) 및 도전층(43b)은 각각 소스 및 드레인 중 어느 한쪽으로서 기능한다.
다음으로, 트랜지스터(40)를 덮는 절연층(33)을 형성한다(도 2의 (A) 참조). 절연층(33)은 절연층(31)과 같은 방법에 의하여 형성할 수 있다.
또한, 절연층(33)으로서는, 산소를 포함하는 분위기하에서 상술한 바와 같은 낮은 온도에서 형성한 산화 실리콘막이나 산화 질화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 또한 상기 산화 실리콘막이나 산화 질화 실리콘막 위에 질화 실리콘막 등의 산소를 확산시키거나 투과시키기 어려운 절연막을 적층하는 것이 바람직하다. 산소를 포함하는 분위기하에서 낮은 온도에서 형성한 산화물 절연막은 가열에 의하여 많은 산소를 방출하기 쉬운 절연막으로 할 수 있다. 이러한 산소를 방출하는 산화물 절연막과, 산소를 확산시키거나 투과시키기 어려운 절연막을 적층한 상태로 가열함으로써, 금속 산화물층(44)에 산소를 공급할 수 있다. 그 결과, 금속 산화물층(44) 중의 산소 결손 및 금속 산화물층(44)과 절연층(33)의 계면의 결함을 수복(修復)하여 결함 준위를 저감할 수 있다. 이로써, 신뢰성이 매우 높은 플렉시블 디스플레이를 구현할 수 있다.
이상의 공정으로 수지층(23) 위에 절연층(31), 트랜지스터(40), 및 절연층(33)을 형성할 수 있다(도 2의 (A) 참조).
이 단계에서 후술하는 방법에 의하여 제작 기판(14)과 트랜지스터(40)를 분리함으로써, 표시 소자를 가지지 않는 플렉시블 디바이스를 제작할 수 있다. 예를 들어, 트랜지스터(40)나, 트랜지스터(40)에 더하여 용량 소자, 저항 소자, 및 배선 등을 형성하고, 후술하는 방법을 사용하여 제작 기판(14)과 트랜지스터(40)를 분리함으로써 반도체 회로를 가지는 플렉시블 디바이스를 제작할 수 있다.
다음으로, 절연층(33) 위에 절연층(34)을 형성한다(도 2의 (A) 참조). 절연층(34)은 나중에 형성되는 표시 소자의 피형성면을 가지는 층이므로 평탄화층으로서 기능하는 것이 바람직하다. 절연층(34)은 절연층(31)에 사용할 수 있는 유기 절연막 또는 무기 절연막을 원용할 수 있다.
절연층(34)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 절연층(34)은 상술한 포스트 베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(34)에 유기 절연막을 사용하는 경우, 절연층(34)의 형성 시에 수지층(23)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
절연층(34)에 무기 절연막을 사용하는 경우, 성막 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음으로 도전층(43b)에 달하는 개구를 절연층(34) 및 절연층(33)에 형성한다.
그 후, 도전층(61)을 형성한다(도 2의 (B) 참조). 도전층(61)은 그 일부가 표시 소자(60)의 화소 전극으로서 기능한다. 도전층(61)은 절연층(33) 및 절연층(34)에 제공된 개구를 통하여 도전층(43b)과 접속된다. 도전층(61)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭하고 나서 레지스트 마스크를 제거함으로써 형성할 수 있다.
도전층(61)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 도전층(61)은 상술한 포스트 베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
도전막의 형성 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
다음으로, 도전층(61)의 단부를 덮는 절연층(35)을 형성한다(도 2의 (B) 참조). 절연층(35)은 절연층(31)에 사용할 수 있는 유기 절연막 또는 무기 절연막을 원용할 수 있다.
절연층(35)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 절연층(35)은 상술한 포스트 베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(35)에 유기 절연막을 사용하는 경우, 절연층(35)의 형성 시에 수지층(23)에 가해지는 온도는 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
절연층(35)에 무기 절연막을 사용하는 경우, 성막 시의 기판 온도는 실온 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
다음으로, EL층(62) 및 도전층(63)을 형성한다(도 2의 (C) 참조). 도전층(63)은 그 일부가 표시 소자(60)의 공통 전극으로서 기능한다.
EL층(62)은 증착법, 도포법, 인쇄법, 토출법 등의 방법으로 형성할 수 있다. EL층(62)을 화소마다 구분 형성하는 경우, 메탈 마스크 등의 차폐 마스크를 사용한 증착법, 또는 잉크젯법 등으로 형성할 수 있다. EL층(62)을 화소마다 구분 형성하지 않는 경우에는, 메탈 마스크를 사용하지 않는 증착법을 사용할 수 있다.
EL층(62)에는 저분자계 화합물 및 고분자계 화합물 중 어느 쪽을 사용할 수도 있고, 무기 화합물이 포함되어도 좋다.
도전층(63)은 증착법이나 스퍼터링법 등을 사용하여 형성할 수 있다.
EL층(62) 및 도전층(63)은 각각 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, EL층(62) 및 도전층(63)은, 각각 상술한 포스트 베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다. 도전층(63)은 EL층(62)의 내열 온도 이하의 온도에서 형성한다.
구체적으로는, EL층(62) 및 도전층(63)의 형성 시의 온도는 각각 실온 이상 350℃ 이하가 바람직하고, 실온 이상 300℃ 이하가 더 바람직하다.
상술한 공정을 거쳐, 표시 소자(60)를 형성할 수 있다(도 2의 (C) 참조). 표시 소자(60)는 일부가 화소 전극으로서 기능하는 도전층(61), EL층(62), 및 일부가 공통 전극으로서 기능하는 도전층(63)이 적층된 구성을 가진다.
여기서는, 표시 소자(60)로서 톱 이미션형 발광 소자를 제작하는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다.
발광 소자는 톱 이미션형, 보텀 이미션형, 듀얼 이미션형 중 어느 것이어도 좋다. 광을 추출하는 측의 전극에는 가시광을 투과시키는 도전막을 사용한다. 또한, 광을 추출하지 않는 측의 전극에는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
다음으로, 도전층(63)을 덮도록 절연층(74)을 형성하는 것이 바람직하다(도 2의 (D) 참조). 절연층(74)은 표시 소자(60)로 물 등의 불순물이 확산되는 것을 억제하는 보호층으로서 기능한다. 표시 소자(60)는 절연층(74)으로 밀봉된다. 도전층(63)을 형성한 후, 대기에 노출시키지 않고 절연층(74)을 형성하는 것이 바람직하다.
절연층(74)은 수지층(23)의 내열 온도 이하의 온도 및 표시 소자(60)의 내열 온도 이하의 온도에서 형성한다. 또한, 절연층(74)은 상술한 포스트 베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(74)은 예를 들어 상술한 절연층(31)에 사용할 수 있는 배리어성이 높은 무기 절연막이 포함되는 구성으로 하는 것이 바람직하다. 또한 무기 절연막과 유기 절연막을 적층하여 사용하여도 좋다.
절연층(74)은 ALD법이나 스퍼터링법 등을 사용하여 형성할 수 있다. ALD법 및 스퍼터링법은 저온 성막이 가능하여 바람직하다. ALD법을 사용하면 절연층(74)의 피복성(coverage)이 양호해지므로 바람직하다.
다음으로, 절연층(74) 위에 보호층(75)을 형성한다(도 3의 (A) 참조). 보호층(75)은 표시 장치(10)의 최표면에 위치하는 층으로서 사용할 수 있다. 보호층(75)은 가시광에 대한 투과성이 높은 것이 바람직하다.
상술한 절연층(31)에 사용할 수 있는 유기 절연막을 보호층(75)에 사용하면, 표시 장치의 표면이 손상을 입거나 표면에 크랙이 생기는 것을 억제할 수 있어 바람직하다. 또한, 보호층(75)은 상기 유기 절연막과, 표면을 손상 등으로부터 보호하는 하드 코트층(예를 들어, 질화 실리콘층 등)이나 가해진 압력을 분산시킬 수 있는 재질의 층(예를 들어, 아라미드 수지층 등) 등이 적층된 구성이어도 좋다.
도 3의 (B)에는 접착층(75b)을 사용하여 절연층(74) 위에 기판(75a)을 접합시킨 예를 도시하였다. 기판(75a)으로서는 수지 등이 있다. 기판(75a)은 가요성을 가지는 것이 바람직하다.
접착층(75b)에는 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다. 또한, 접착 시트 등을 사용하여도 좋다.
기판(75a)에는 예를 들어 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리 염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노섬유 등을 사용할 수 있다.
다음으로, 제작 기판(14)을 통하여 실리콘층(25a)에 레이저 광(65)을 조사한다(도 4의 (A) 및 (B1) 참조). 레이저 광(65)은 예를 들어, 도 4의 (A) 및 (B1)에서는 왼쪽으로부터 오른쪽으로 주사되는 선형 레이저 빔이고, 그 장축은 그 주사 방향 및 입사 방향(아래로부터 위)에 수직이다.
도 4의 (A) 및 (B1)에 도시된 바와 같이, 레이저 광(65)이 조사됨으로써 실리콘층(25a)에 포함되는 비정질 실리콘이 결정화되고 실리콘층(25b)이 형성된다. 실리콘층(25b)은 예를 들어 폴리실리콘을 포함한다.
그리고, 도 4의 (B1)에 도시된 바와 같이 레이저 광(65)이 조사됨으로써, 도전층(43c)에 포함되는 금속과 실리콘층(25a)에 포함되는 실리콘이 반응되어 금속 실리사이드층(25c)이 형성된다. 도 4의 (B1)에서는 실리콘층(25a)의 일부가 금속 실리사이드층(25c)이 되는 예를 도시하였으나 본 발명의 일 형태는 이에 한정되지 않는다. 도 4의 (B2)에 도시된 바와 같이 도전층(43c)의 일부도 금속 실리사이드층(25c)이 되는 경우가 있다.
레이저 광(65)의 조사에 의하여 실리콘층(25a)이 가열되고, 실리콘층(25a)으로부터 수소가 방출된다. 이때 방출되는 수소는 예를 들어 가스상이 되어 방출된다. 방출된 가스는 실리콘층(25b)과 수지층(23) 사이의 계면 근방 또는 실리콘층(25b)과 제작 기판(14) 사이의 계면 근방에 머무르고, 이들을 떼어 내는 힘이 생긴다. 그 결과, 실리콘층(25b)과 수지층(23)의 밀착성, 또는 실리콘층(25b)과 제작 기판(14)의 밀착성이 저하되어, 박리하기 쉬운 상태로 할 수 있다.
또한, 실리콘층(25a)으로부터 방출되는 수소의 일부가 실리콘층(25a) 내에 머무르는 경우도 있다. 그러므로, 실리콘층(25a)(또는 실리콘층(25b))이 취약화되고 실리콘층(25b) 내부에서 분리가 일어나기 쉬운 상태가 될 수 있다.
레이저 광(65)으로서는, 적어도 그 일부가 제작 기판(14)을 투과하며 실리콘층(25a)에 흡수되는 파장의 광을 선택하여 사용한다. 또한 레이저 광(65)은 수지층(23)에 흡수되는 파장의 광인 것이 바람직하다. 레이저 광(65)은 가시광선부터 자외선까지의 파장 영역의 광인 것이 바람직하다. 예를 들어, 파장이 200nm 이상 400nm 이하인 광, 바람직하게는 파장이 250nm 이상 350nm 이하인 광을 사용할 수 있다. 특히, 파장 308nm의 엑시머 레이저를 사용하면, 생산성이 우수하기 때문에 바람직하다. 엑시머 레이저는 LTPS에서의 레이저 결정화에도 이용되기 때문에, 기존의 LTPS 제조 라인의 장치를 유용할 수 있어, 추가적인 설비 투자가 불필요하기 때문에 바람직하다. 또한, Nd:YAG 레이저의 제 삼 고조파인, 파장 355nm의 UV 레이저 등의 고체 UV 레이저(반도체 UV 레이저라고도 함)를 이용하여도 좋다. 고체 레이저는 가스를 사용하지 않기 때문에, 엑시머 레이저에 비하여 러닝 코스트를 저감할 수 있어 바람직하다. 또한, 피코초 레이저 등의 펄스 레이저를 이용하여도 좋다.
레이저 광(65)으로서 선형 레이저 광을 사용하는 경우에는, 제작 기판(14)과 광원을 상대적으로 이동시킴으로써 레이저 광(65)을 주사하고, 박리하고자 하는 영역에 걸쳐 레이저 광(65)을 조사한다.
또한, 수지층(23)이 레이저 광(65)의 일부를 흡수하는 경우가 있다. 이로써, 실리콘층(25a)을 투과한 레이저 광(65)이 트랜지스터 등의 소자에 조사됨으로 인하여 소자의 특성에 영향을 미치는 것을 억제할 수 있다.
다음으로, 제작 기판(14)과 트랜지스터(40)를 분리한다(도 5의 (A) 내지 (C) 참조).
예를 들어, 실리콘층(25b)에 대하여 수직 방향으로 당기는 힘을 가함으로써, 제작 기판(14)을 박리할 수 있다. 구체적으로는 보호층(75) 상면의 일부를 흡착하고 위쪽으로 당김으로써 제작 기판(14)을 박리할 수 있다.
제작 기판(14)과 절연층(31) 사이에 칼 등 예리한 형상을 가지는 기구를 끼워 넣음으로써 분리의 기점을 형성하는 것이 바람직하다.
도 5의 (A)에서는 실리콘층(25b)과 수지층(23)의 계면, 및 제작 기판(14)과 금속 실리사이드층(25c)의 계면에서 분리가 일어나는 경우를 도시하였다.
금속 실리사이드층(25c)은 실리콘층(25a)과 도전층(43c)이 반응되어 형성된 층이기 때문에 금속 실리사이드층(25c)과 도전층(43c)의 밀착성은 높다고 생각된다. 그러므로, 제작 기판(14), 금속 실리사이드층(25c), 및 도전층(43c)의 적층 구조에서, 분리면은 제작 기판(14)과 금속 실리사이드층(25c)의 계면이 될 것으로 생각된다.
트랜지스터(40) 측의 분리면에서는 수지층(23)과 금속 실리사이드층(25c)이 노출된다.
도 5의 (B)에서는 실리콘층(25b) 내, 및 금속 실리사이드층(25c) 내에서 분리가 일어나는 예를 도시하였다. 제작 기판(14) 위에는 실리콘층의 일부(실리콘층(25d)) 및 금속 실리사이드층의 일부(금속 실리사이드층(25e))가 잔존한다. 수지층(23) 및 도전층(43c) 측에 잔존한 실리콘층(25b) 및 금속 실리사이드층(25c)은 도 4의 (B1)의 실리콘층(25b) 및 금속 실리사이드층(25c)에 비하여 박막화되어 있다.
도 5의 (C)에서는 실리콘층(25b)과 수지층(23)의 계면, 및 제작 기판(14)과 실리콘층(25b)의 계면의 양쪽에서 분리가 일어나는 경우를 도시하였다. 또한, 도 5의 (C)에서는 제작 기판(14)과 금속 실리사이드층(25c)의 계면에서 분리가 일어나는 예를 도시하였다. 트랜지스터(40) 측의 분리면에서는 수지층(23), 실리콘층(25b), 및 금속 실리사이드층(25c)이 노출된다.
도 5의 (A) 내지 (C)에 도시된 바와 같이, 트랜지스터(40) 측의 분리면에서는 도전층(43c)과 접속된 금속 실리사이드층(25c)이 노출된다. 그러므로, 금속 실리사이드층(25c)을 통하여 외부로부터 도전층(43c)으로 신호 또는 전위를 공급할 수 있다.
또한, 트랜지스터(40) 측의 분리면에 실리콘층(25b)이 잔존하는 경우가 있다. 그러나, 실리콘층(25b)은 금속 실리사이드층(25c)에 비하여 도전성이 낮기 때문에 복수의 도전층(43c)에 실리콘층(25b)을 통한 단락이 생기기 어렵다. 그러므로, 트랜지스터(40) 측의 분리면에 실리콘층(25b)이 잔존하고 있어도 실리콘층(25b)을 제거하지 않아도 되고 공정수의 증가를 방지할 수 있다.
제작 기판(14) 측에 잔존한 실리콘층(25d) 및 금속 실리사이드층(25e)을 제거하고 제작 기판(14)을 다시 이용하는 것이 바람직하다.
실리콘층(25d) 및 금속 실리사이드층(25e)은 예를 들어 플라스마 에칭, 습식 에칭 등의 에칭을 사용하여 제거할 수 있다. 또한, 트랜지스터(40) 측에 잔존한 실리콘층(25b) 및 금속 실리사이드층(25c)을 제거하는 경우에도 상기 에칭이 유효하다. 또한, 수지층(23)은 애싱 등에 의하여 제거할 수 있다.
제작 기판(14)과 트랜지스터(40)를 분리함으로써 표시 장치(10)를 제작할 수 있다(도 6의 (A) 참조). 표시 장치(10)는 휘어진 상태를 유지하거나 반복적으로 휘어질 수 있다.
도 6의 (A)에 도시된 바와 같이, 분리에 의하여 노출된 수지층(23)의 표면에 접착층(28)을 사용하여 기판(29)을 접합시켜도 좋다. 또한, 기판(29) 및 접착층(28)은 금속 실리사이드층(25c)과 중첩되지 않도록 배치한다. 기판(29)은 플렉시블 디바이스의 지지 기판으로서 기능할 수 있다. 도 6의 (A)는 수지층(23)과 기판(29)이 접착층(28)에 의하여 접합되어 있는 예를 도시한 것이다.
기판(29)에는 기판(75a)에 사용할 수 있는 재료를 적용할 수 있다.
그리고, 접속체(76) 및 금속 실리사이드층(25c)을 통하여 도전층(43c)과 FPC(77)를 전기적으로 접속한다(도 6의 (A) 참조).
접속체(76)로서는 다양한 이방성 도전 필름(ACF: Anisotropic Conductive Film) 및 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
본 실시형태에서는 톱 이미션형 발광 소자를 사용하는 예를 도시하였다. 보호층(75) 측은 표시면 측이기 때문에, 보호층(75) 측으로부터 도전층(43c)을 노출시켜 FPC(77)와 전기적으로 접속시키는 경우에는 표시 영역과 FPC(77)를 중첩할 수 없어, FPC(77)를 표시 장치와 중첩시킬 수 있는 영역에 제한이 있다. 한편, 본 발명의 일 형태에서는 수지층(23)에 감광성 재료를 사용하고, 또한, 도전층(43c)에 실리콘과 반응되어 금속 실리사이드를 형성하는 금속을 사용함으로써, 표시면과 반대 측 면으로부터 금속 실리사이드층(25c)을 노출시킬 수 있다. 그러므로, 금속 실리사이드층(25c)을 통하여 도전층(43c)과 FPC(77)를 전기적으로 접속시킬 수 있다. 이와 같은 구성으로 함으로써, 표시면과 반대 측에 FPC(77)를 배치할 수 있다. 따라서, 표시 장치를 전자 기기에 제공하는 경우에 FPC(77)를 접기 위한 공간을 생략할 수 있어, 보다 소형화된 전자 기기를 구현할 수 있다.
상술한 공정을 거쳐, 트랜지스터에 금속 산화물이 적용되고 EL 소자에 구분 착색 방식이 적용된 표시 장치를 제작할 수 있다(도 6의 (A) 참조).
또한, 도 6의 (B1), (B2), (C1), 및 (C2)를 사용하여 도전층(43c), 실리콘층(25b), 및 금속 실리사이드층(25c)의 위치 관계를 설명한다.
도 6의 (B1) 및 (C1)은 도 5의 (A)에서의 트랜지스터(40) 측의 분리면의 상면도이다. 도 6의 (B1)에서는 수지층(23), 도전층(43c), 및 금속 실리사이드층(25c)을 도시하였다. 도 6의 (C1)은 도 6의 (B1)에서 수지층(23)을 제외한 도면이다.
도 6의 (B1) 및 (C1)에 도시된 바와 같이, 분리면에서는 복수의 금속 실리사이드층(25c)이 노출되어 있다. 이들 금속 실리사이드층(25c)은 수지층(23)에 의하여 서로 전기적으로 절연되어 있다. 1개의 금속 실리사이드층(25c)은 1개의 도전층(43c)과 전기적으로 접속된다. 이와 같은 구성으로 함으로써 복수의 도전층(43c)을 단락시키지 않고 금속 실리사이드층(25c)을 통하여 외부로부터 복수의 도전층(43c)으로 신호 또는 전위를 공급할 수 있다.
도 6의 (B2) 및 (C2)는 도 5의 (C)에서의 트랜지스터(40) 측의 분리면의 상면도이다. 도 6의 (B2)에서는 수지층(23), 도전층(43c), 실리콘층(25b), 및 금속 실리사이드층(25c)을 도시하였다. 도 6의 (C2)는 도 6의 (B2)에서 수지층(23)을 제외한 도면이다.
도 6의 (B2) 및 (C2)에 도시된 바와 같이, 분리면에서는 실리콘층(25b) 및 복수의 금속 실리사이드층(25c)이 노출되어 있다. 복수의 금속 실리사이드층(25c)은 도전성이 높은 영역이며, 실리콘층(25b)은 금속 실리사이드층(25c)보다 저항이 높은 영역이다. 즉 복수의 금속 실리사이드층(25c)은 실리콘층(25b)에 의하여 서로 전기적으로 절연되어 있다고 할 수 있다. 1개의 금속 실리사이드층(25c)은 1개의 도전층(43c)과 전기적으로 접속된다. 이와 같은 구성으로 함으로써 복수의 도전층(43c)을 단락시키지 않고 금속 실리사이드층(25c)을 통하여 외부로부터 복수의 도전층(43c)으로 신호 또는 전위를 공급할 수 있다.
[제작 방법예 2]
우선, 제작 방법예 1과 마찬가지로 제작 기판(14) 위에 실리콘층(25a)을 형성한다(도 7의 (A) 참조).
다음으로, 제작 방법예 1과 마찬가지로 제 1 층(24)을 형성한다(도 7의 (A) 참조).
다음으로, 제작 방법예 1과 마찬가지로 원하는 형상으로 가공된 막을 가열하여 수지층(23)을 형성한다(도 7의 (B) 참조). 도 7의 (B)에서는 수지층(23)이 실리콘층(25a)에 달하는 개구를 가지는 예를 도시하였다.
다음으로, 제작 방법예 1과 마찬가지로 수지층(23) 위에 절연층(31)을 형성한다(도 7의 (C) 참조).
다음으로, 절연층(31) 위에 트랜지스터(80)를 형성한다(도 7의 (C) 내지 (E) 참조).
여기서는 트랜지스터(80)로서 금속 산화물층(83)과 2개의 게이트를 가지는 트랜지스터를 제작하는 경우를 나타낸다.
트랜지스터(80)는 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한, 트랜지스터(80)는 상술한 포스트 베이킹 처리에서의 가열 온도와 같은 온도 또는 그 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
구체적으로는, 우선 절연층(31) 위에 도전층(81)을 형성한다(도 7의 (C) 참조). 도전층(81)은 도전막을 형성한 후, 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
이어서, 절연층(82)을 형성한다(도 7의 (C) 참조). 절연층(82)은 절연층(31)에 사용할 수 있는 무기 절연막을 원용할 수 있다.
이어서, 금속 산화물층(83)을 형성한다(도 7의 (C) 참조). 금속 산화물층(83)은 금속 산화물막을 형성한 후, 레지스트 마스크를 형성하고, 상기 금속 산화물막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 금속 산화물층(83)은 금속 산화물층(44)에 사용할 수 있는 재료를 원용할 수 있다.
이어서, 절연층(84) 및 도전층(85)을 형성한다(도 7의 (C) 참조). 절연층(84)은 절연층(31)에 사용할 수 있는 무기 절연막을 원용할 수 있다. 절연층(84) 및 도전층(85)은, 절연층(84)이 되는 절연막과, 도전층(85)이 되는 도전막을 형성한 후, 레지스트 마스크를 형성하고, 상기 절연막 및 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
다음으로, 금속 산화물층(83), 절연층(84), 및 도전층(85)을 덮는 절연층(33)을 형성한다(도 7의 (C) 참조). 절연층(33)은 절연층(31)과 같은 방법으로 형성할 수 있다.
절연층(33)은 수소를 포함하는 것이 바람직하다. 절연층(33)에 포함되는 수소가 절연층(33)과 접촉되는 금속 산화물층(83)으로 확산되어 금속 산화물층(83)의 일부가 저저항화된다. 금속 산화물층(83)의 일부가 저저항 영역으로서 기능하기 때문에 트랜지스터(80)의 온 전류의 증대 및 전계 효과 이동도의 향상이 가능하다.
절연층(31), 절연층(82), 및 절연층(33)에서 수지층(23)의 개구와 중첩되는 부분에는 각각 개구를 제공한다(도 7의 (D) 참조). 개구를 제공함으로써 실리콘층(25a)이 노출된다. 여기서는, 절연층(31), 절연층(82), 및 절연층(33)에 일괄적으로 개구를 형성하는 예를 나타내었다. 절연층(31), 절연층(82), 및 절연층(33)에는 각각 다른 공정에서 개구를 형성하여도 좋다. 또한, 2개 이상의 절연층에 동시에 개구를 형성하여도 좋다. 예를 들어, 도전층(81)을 형성하기 전에 절연층(31)에 개구를 형성하여도 좋다. 예를 들어, 금속 산화물층(83)을 형성하기 전에 절연층(82)에 개구를 형성하여도 좋다. 예를 들어, 금속 산화물층(83)에 달하는 개구를 절연층(33)에 형성하는 공정에서, 수지층(23)의 개구와 중첩되는 부분에도 개구를 형성하여도 좋다.
이어서, 도전층(86a), 도전층(86b), 및 도전층(86c)을 형성한다(도 7의 (E) 참조). 도전층(86a), 도전층(86b), 및 도전층(86c)은 도전막을 형성한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 도전층(86a) 및 도전층(86b)은 각각 절연층(33)의 개구를 통하여 금속 산화물층(83)과 전기적으로 접속된다. 도전층(86c)은 수지층(23), 절연층(31), 절연층(82), 및 절연층(33) 각각에 제공된 개구를 통하여 실리콘층(25a)과 접속된다.
도전층(86c)이 되는 도전막의 재료로서는 실리콘과 반응되어 금속 실리사이드를 형성할 수 있는 금속 재료가 바람직하다. 상기 도전막의 재료에는 도전층(43c)이 되는 도전막 재료를 참조할 수 있다.
이상의 공정을 거쳐, 트랜지스터(80)를 제작할 수 있다(도 7의 (E) 참조). 트랜지스터(80)에서 도전층(81)의 일부는 게이트로서 기능하고 절연층(84)의 일부는 게이트 절연층으로서 기능하고, 절연층(82)의 일부는 게이트 절연층으로서 기능하고, 도전층(85)의 일부는 게이트로서 기능한다. 금속 산화물층(83)은 채널 영역과 저저항 영역을 가진다. 채널 영역은 절연층(84)을 사이에 두고 도전층(85)과 중첩된다. 저저항 영역은 도전층(86a)과 접속되는 부분과 도전층(86b)과 접속되는 부분을 가진다.
다음으로, 절연층(33) 위에 절연층(34)부터 표시 소자(60)까지를 형성한다(도 8의 (A) 참조). 이들 공정은 제작 방법예 1을 참조할 수 있다.
또한, 제작 기판(91) 위에 박리층인 수지층(93)을 형성한다(도 8의 (B) 참조).
박리층에 사용할 수 있는 재료로서는 예를 들어 무기 재료 및 유기 재료 등을 들 수 있다.
무기 재료로서는 텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘에서 선택된 원소를 포함하는 금속, 상기 원소를 포함하는 합금, 또는 상기 원소를 포함하는 화합물 등을 들 수 있다.
유기 재료로서는 수지층(23)에 사용할 수 있는 재료를 참조할 수 있다.
본 실시형태에서는 박리층으로서 수지층(93)을 사용하는 예를 설명한다.
수지층(93)에는 폴리이미드 수지를 사용하는 것이 바람직하다. 또한, 수지층(93)의 재료 및 형성 방법에 대해서는 수지층(23)에 대한 기재를 원용할 수 있다.
수지층(93)은 두께가 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 5μm 이하인 것이 더 바람직하고, 0.1μm 이상 3μm 이하인 것이 더욱 바람직하고, 0.5μm 이상 1μm 이하인 것이 더욱더 바람직하다. 점도가 낮은 용액을 사용함으로써, 수지층(93)을 얇게 형성하는 것이 용이해진다. 수지층(93)을 얇게 형성함으로써 낮은 비용으로 표시 장치를 제작할 수 있다. 또한 표시 장치를 경량화 및 박형화할 수 있다. 또한 표시 장치의 가요성을 높일 수 있다. 단, 수지층(93)의 두께는 이에 한정되지 않고, 10μm 이상으로 하여도 좋다. 예를 들어, 수지층(93)의 두께를 10μm 이상 200μm 이하로 하여도 좋다. 수지층(93)의 두께를 10μm 이상으로 함으로써 표시 장치의 강성을 높일 수 있어 바람직하다.
표시 장치의 표시면 측에 수지층(93)이 위치하는 경우, 수지층(93)은 가시광에 대한 투광성이 높은 것이 바람직하다.
제작 기판(91)에 대해서는 제작 기판(14)에 대한 기재를 원용할 수 있다.
다음으로, 수지층(93) 위에 절연층(95)을 형성한다. 다음으로, 절연층(95) 위에 착색층(97) 및 차광층(98)을 형성한다(도 8의 (B) 참조).
절연층(95)에 대해서는 절연층(31)에 대한 기재를 원용할 수 있다.
착색층(97)으로서 컬러 필터 등을 사용할 수 있다. 착색층(97)은 표시 소자(60)의 표시 영역과 중첩되도록 배치한다.
차광층(98)으로서 블랙 매트릭스 등을 사용할 수 있다. 차광층(98)은 절연층(35)과 중첩되도록 배치한다.
다음으로, 제작 기판(14)의 실리콘층(25a) 등이 형성되어 있는 면과 제작 기판(91)의 수지층(93) 등이 형성되어 있는 면을, 접착층(99)을 사용하여 접합시킨다(도 8의 (C) 참조).
다음으로, 제작 기판(91)을 통하여 수지층(93)에 레이저 광을 조사한다(도 9의 (A) 참조). 제작 기판(14)과 제작 기판(91)은 어느 쪽을 먼저 분리하여도 좋다. 여기서는, 제작 기판(14)보다 먼저 제작 기판(91)을 분리하는 예를 도시하였다.
다음으로, 제작 기판(91)과 절연층(95)을 분리한다(도 9의 (B) 참조). 도 9의 (B)에는 제작 기판(91)과 수지층(93)의 계면에서 분리가 일어나는 예를 나타내었다.
또한, 수지층(93) 내에서 분리가 일어나는 경우도 있다. 이 경우, 제작 기판(91) 위에는 수지층의 일부가 잔존하고, 절연층(95) 측에 잔존하는 수지층(93)은 도 9의 (A)에서의 수지층(93)에 비하여 박막화된다.
그리고, 노출된 수지층(93)(또는 절연층(95))과 기판(22)을 접착층(13)을 사용하여 접합시킨다(도 10의 (A) 참조).
도 10의 (A)에서 표시 소자(60)의 발광은 착색층(97) 및 수지층(93)을 통하여 표시 장치의 외부로 추출된다. 그러므로, 수지층(93)의 가시광 투과율은 높은 것이 바람직하다. 본 발명의 일 형태인 박리 방법을 사용하면, 수지층(93)의 두께를 얇게 할 수 있다. 따라서, 수지층(93)의 가시광 투과율을 높일 수 있다.
또한, 수지층(93)을 제거하고, 접착층(13)을 사용하여 절연층(95)에 기판(22)을 접합시켜도 좋다. 수지층(93)을 제거하는 방법으로서는 애싱 등을 들 수 있다.
접착층(13)에는 접착층(75b)에 사용할 수 있는 재료를 적용할 수 있다.
기판(22)에는 기판(75a)에 사용할 수 있는 재료를 적용할 수 있다.
다음으로, 제작 기판(14)을 통하여 실리콘층(25a)에 레이저 광(65)을 조사한다(도 10의 (B) 참조).
도 10의 (B)에 도시된 바와 같이, 레이저 광(65)이 조사됨으로써, 실리콘층(25a)에 포함되는 비정질 실리콘이 결정화되고 실리콘층(25b)이 형성된다. 실리콘층(25b)은 예를 들어 폴리실리콘을 포함한다.
그리고, 도 10의 (B)에 도시된 바와 같이, 레이저 광(65)이 조사됨으로써, 도전층(86c)에 포함되는 금속과 실리콘층(25a)에 포함되는 실리콘이 반응되어, 금속 실리사이드층(25c)이 형성된다.
레이저 광(65)의 조사에 의하여 실리콘층(25a)이 가열되고, 실리콘층(25a)으로부터 수소가 방출된다.
다음으로, 제작 기판(14)과 절연층(31)을 분리한다(도 11의 (A) 또는 도 11의 (B) 참조).
도 11의 (A)에서는 실리콘층(25b)과 수지층(23)의 계면 및 제작 기판(14)과 금속 실리사이드층(25c)의 계면에서 분리가 일어나는 예를 도시하였다. 트랜지스터(40) 측의 분리면에서는 수지층(23)과 금속 실리사이드층(25c)이 노출된다.
도 11의 (B)에서는 실리콘층(25b) 내, 및 금속 실리사이드층(25c) 내에서 분리가 일어나는 예를 도시하였다. 제작 기판(14) 위에는 실리콘층의 일부(실리콘층(25d)) 및 금속 실리사이드층의 일부(금속 실리사이드층(25e))가 잔존한다. 수지층(23) 및 도전층(86c) 측에 잔존한 실리콘층(25b) 및 금속 실리사이드층(25c)은 도 10의 (B)에 비하여 박막화되어 있다.
도 11의 (A) 및 (B)에 도시된 바와 같이, 트랜지스터(80) 측의 분리면에서는 도전층(86c)과 접속된 금속 실리사이드층(25c)이 노출된다. 그러므로, 금속 실리사이드층(25c)을 통하여 외부로부터 도전층(86c)으로 신호 또는 전위를 공급할 수 있다.
또한, 트랜지스터(80) 측의 분리면에 실리콘층(25b)이 잔존하는 경우가 있다. 그러나, 실리콘층(25b)은 금속 실리사이드층(25c)에 비하여 도전성이 낮기 때문에 복수의 도전층(86c)이 실리콘층(25b)을 통하여 단락되는 것은 억제할 수 있다. 그러므로, 트랜지스터(80) 측의 분리면에 실리콘층(25b)이 잔존하고 있어도 실리콘층(25b)을 제거하지 않아도 되고 공정수의 증가를 방지할 수 있다.
제작 기판(14)과 트랜지스터(80)를 분리함으로써 표시 장치(10)를 제작할 수 있다(도 12의 (A) 또는 (B) 참조). 표시 장치(10)는 휘어진 상태를 유지하거나 반복적으로 휘어질 수 있다.
도 12의 (A)는 표시 장치(10)의 상면도이다. 도 12의 (B)는 표시 장치(10)의 표시부(381)의 단면도 및 FPC(77)와의 접속부의 단면도이다. 표시 장치(10)는 컬러 필터 방식이 적용된 톱 이미션 구조이다.
도 12의 (A) 및 (B)에 도시된 표시 장치(10)는 한 쌍의 기판(기판(22) 및 기판(29))을 가진다. 기판(22) 측이 표시 장치의 표시면 측이다. 표시 장치는 표시부(381) 및 구동 회로부(382)를 가진다. 표시 장치에는 FPC(77)가 접합되어 있다.
도 12의 (B)에 도시된 바와 같이, 분리에 의하여 노출된 수지층(23)의 표면에 접착층(28)을 사용하여 기판(29)을 접합시켜도 좋다. 또한, 기판(29) 및 접착층(28)은 도전층(86c)과 중첩되지 않도록 배치한다.
그리고, 접속체(76) 및 금속 실리사이드층(25c)을 통하여 도전층(86c)과 FPC(77)를 전기적으로 접속한다(도 12의 (B) 참조).
본 실시형태에서는 톱 이미션형 발광 소자를 사용하는 예를 나타내었다. 기판(22) 측은 표시면 측이기 때문에, 기판(22) 측으로부터 도전층(86c)을 노출시켜 FPC(77)와 전기적으로 접속시키는 경우에는 표시 영역과 FPC(77)를 중첩할 수 없어, FPC(77)를 표시 장치와 중첩시키는 영역에 제한이 있다. 한편, 본 발명의 일 형태에서는 수지층(23)에 감광성 재료를 사용하고, 또한, 도전층(86c)에 실리콘과 반응되어 금속 실리사이드를 형성하는 금속을 사용함으로써, 표시면과 반대 측 면으로부터 금속 실리사이드층(25c)을 노출시킬 수 있다. 그러므로, 금속 실리사이드층(25c)을 통하여 도전층(86c)과 FPC(77)를 전기적으로 접속시킬 수 있다. 이와 같은 구성으로 함으로써, 표시면과 반대 측에 FPC(77)를 배치할 수 있다. 따라서, 표시 장치를 전자 기기에 제공하는 경우에 FPC(77)를 접기 위한 공간을 생략할 수 있어, 보다 소형화된 전자 기기를 구현할 수 있다.
제작 방법예 2는 본 발명의 일 형태인 박리 방법을 2회 수행하여 플렉시블 디바이스를 제작하는 예이다. 본 발명의 일 형태에서 플렉시블 디바이스를 구성하는 기능 소자 등은 모두 제작 기판 위에 형성되기 때문에, 정세도가 높은 표시 장치를 제작하는 경우에도 가요성을 가지는 기판에는 높은 위치 얼라인먼트 정도(精度)가 요구되지 않는다. 따라서 가요성을 가지는 기판을 간편하게 접합할 수 있다.
[변형예 1]
도 13의 (A)에 도시된 표시 장치는 컬러 필터 방식이 적용된 보텀 이미션 구조이다. 도 13의 (A)에는 표시 장치의 표시부(381)의 단면도, 구동 회로부(382)의 단면도, 및 FPC(77)와의 접속부의 단면도를 나타내었다.
도 13의 (A)에 도시된 표시 장치는 기판(29), 접착층(28), 금속 실리사이드층(25c), 수지층(23), 절연층(31), 트랜지스터(40), 트랜지스터(50), 도전층(43c), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 접착층(75b), 기판(75a), 및 착색층(97)을 가진다.
도 13의 (A)에는 트랜지스터(40) 및 트랜지스터(50)가 도 6의 (A)에 도시된 트랜지스터(40)의 구성에 더하여, 게이트로서 기능하는 도전층(45)을 가지는 예를 도시하였다.
표시 소자(60)는 착색층(97) 측에 광을 사출한다.
FPC(77)와 도전층(43c)은 금속 실리사이드층(25c) 및 접속체(76)를 통하여 전기적으로 접속된다. FPC(77)와의 접속부의 단면도에는, 절연층(35)의 단부가 표시 장치의 단부에서 노출되지 않는 예를 나타내었다. 수지층(23)은 섬 형상의 금속 실리사이드층(25c)과 접촉되지 않은 부분을 가진다.
[변형예 2]
도 13의 (B)에 도시된 표시 장치는, 트랜지스터(80)가 도전층(81) 및 절연층(82)을 가지지 않는 점에서 도 12의 (B)에 도시된 표시 장치와 상이하다.
또한, 도 13의 (B)에 도시된 표시 장치는, 수지층(23)이 섬 형상의 금속 실리사이드층(25c)과 접촉되지 않은 부분을 가지는 점에서 도 12의 (B)에 도시된 표시 장치와 상이하다. 도 13의 (B)에 도시된 표시 장치는 도전층(86c)과 접촉되는 섬 형상의 금속 실리사이드층(25c)을 가진다.
상술한 바와 같이, 본 발명의 일 형태에서는 실리콘층을 사용하여 제작 기판으로부터 트랜지스터 등을 분리함으로써, 플렉시블 디바이스를 제작할 수 있다.
본 발명의 일 형태에서는, 감광성 재료를 사용하여 수지층을 제작함으로써 원하는 형상을 가지는 수지층을 용이하게 형성할 수 있다. 또한, 본 발명의 일 형태에서는 분리 공정에서 실리콘층에 광을 조사함으로써 수지층의 개구와 중첩되는 영역에 금속 실리사이드층을 형성한다. 그리고, 분리면에서 금속 실리사이드층을 노출시켜, 상기 금속 실리사이드층을 통하여 외부로부터 도전층으로 신호 또는 전위를 공급한다. 따라서, 표시면과 반대 측 면에서 외부 접속 단자와 회로 기판을 전기적으로 접속시킬 수 있다. 표시 장치를 전자 기기에 제공하는 경우에 FPC 등을 접기 위한 공간을 생략할 수 있어, 보다 소형화된 전자 기기를 구현할 수 있다.
본 발명의 일 형태에서는, 트랜지스터의 채널 형성 영역에 금속 산화물을 사용함으로써, 트랜지스터의 제작 공정을 저온에서 수행할 수 있다. 또한, 수지층을 얇고 내열성이 낮은 층으로 할 수 있다. 따라서, 수지층의 재료 선택의 폭이 넓고, 비용이 낮고 양산성이 높으며, 대형 기판을 사용하여 수행할 수 있는 등의 이점을 가진다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다. 또한 본 명세서에서 하나의 실시형태 중에 복수의 구성예가 기재되는 경우에는 구성예를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태를 사용하여 제작할 수 있는 표시 모듈 및 전자 기기에 대하여 도 14를 참조하여 설명한다.
본 발명의 일 형태에 의하여 곡면을 가지고 신뢰성이 높은 전자 기기를 제작할 수 있다. 또한, 본 발명의 일 형태에 의하여 가요성을 가지고 신뢰성이 높은 전자 기기를 제작할 수 있다.
전자 기기로서는, 예를 들어, 텔레비전 장치, 데스크톱형 또는 노트북형의 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.
본 발명의 일 형태인 전자 기기는 가옥 또는 빌딩의 내벽 또는 외벽, 또는 자동차의 내장 또는 외장의 곡면을 따라 제공할 수 있다.
본 발명의 일 형태인 전자 기기는 이차 전지를 가져도 좋고, 비접촉 전력 전송을 사용하여 이차 전지를 충전할 수 있으면 바람직하다.
이차 전지로서는 예를 들어, 겔 형상의 전해질을 사용하는 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 은 아연 전지 등을 들 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등의 표시를 수행할 수 있다. 또한, 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태인 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태인 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
또한, 복수의 표시부를 가지는 전자 기기에서는, 하나의 표시부에 주로 화상 정보를 표시하고, 다른 하나의 표시부에 주로 문자 정보를 표시하는 기능, 또는 복수의 표시부에 시차를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한, 수상부를 가지는 전자 기기에서는, 정지 화상 또는 동영상을 촬영하는 기능, 촬영된 화상을 자동 또는 수동으로 보정하는 기능, 촬영된 화상을 기록 매체(외장되거나 전자 기기에 내장됨)에 저장하는 기능, 촬영된 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 본 발명의 일 형태인 전자 기기가 가지는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 14의 (A) 내지 (C)에, 만곡된 표시부(7000)를 가지는 전자 기기의 일례를 도시하였다. 표시부(7000)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 또한, 표시부(7000)는 가요성을 가져도 좋다.
표시부(7000)는 본 발명의 일 형태인 표시 장치를 사용하여 제작된다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 구비하고, 또한 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 14의 (A)에 휴대 전화기의 일례를 도시하였다. 도 14의 (A)에 도시된 휴대 전화기(7110)는 하우징(7101), 표시부(7000), 조작 버튼(7103), 외부 접속 포트(7104), 스피커(7105), 마이크로폰(7106), 카메라(7107) 등을 가진다.
휴대 전화기(7110)는 표시부(7000)에 터치 센서를 가진다. 전화를 거는 조작 또는 문자를 입력하는 조작 등의 모든 조작은, 손가락이나 스타일러스 등으로 표시부(7000)에 접촉함으로써 수행할 수 있다.
또한, 조작 버튼(7103)의 조작에 의하여, 전원의 온/오프 동작이나, 표시부(7000)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어 메일 작성 화면에서 메인 메뉴 화면으로 전환할 수 있다.
또한, 휴대 전화기 내부에, 자이로 센서 또는 가속도 센서 등의 검출 장치를 제공함으로써, 휴대 전화기의 방향(세로인지 가로인지)을 판단하여, 표시부(7000)의 화면 표시의 방향을 자동적으로 전환하도록 할 수 있다. 또한, 화면 표시의 방향의 전환은 표시부(7000)로의 터치, 조작 버튼(7103)의 조작, 또는 마이크로폰(7106)을 사용한 음성 입력 등에 의하여 수행할 수도 있다.
도 14의 (B)에 휴대 정보 단말의 일례를 도시하였다. 도 14의 (B)에 도시된 휴대 정보 단말(7210)은 하우징(7201) 및 표시부(7000)를 가진다. 또한, 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등을 가져도 좋다. 표시부(7000)에는 터치 센서를 구비한다. 휴대 정보 단말의 조작은 손가락이나 스타일러스 등으로 표시부(7000)에 접촉함으로써 수행할 수 있다.
본 실시형태에서 예시되는 휴대 정보 단말은 예를 들어, 전화기, 수첩, 또는 정보 열람 장치 등으로부터 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는, 스마트폰으로서 각각 사용할 수 있다. 본 실시형태에서 예시되는 휴대 정보 단말은 예를 들어, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다.
휴대 정보 단말(7210)은 문자 및 화상 정보 등을 그 복수의 면에 표시할 수 있다. 예를 들어, 3개의 조작 버튼(7202)을 하나의 면에 표시하고, 직사각형으로 나타내어진 정보(7203)를 다른 면에 표시할 수 있다. 도 14의 (B)에는 휴대 정보 단말(7210) 상면에 조작 버튼(7202)이 표시되고, 휴대 정보 단말(7210) 측면에 정보(7203)가 표시되는 예를 도시하였다. 또한, 예를 들어, 휴대 정보 단말(7210) 측면에 조작 버튼(7202)을 표시하고, 휴대 정보 단말(7210) 상면에 정보(7203)를 표시하여도 좋다. 또한, 휴대 정보 단말(7210)의 3면 이상에 정보를 표시하여도 좋다.
정보(7203)의 예로서는, SNS(social networking service)의 알림, 전자 메일이나 전화 등의 착신을 알리는 표시, 전자 메일 등의 제목 또는 송신자명, 날짜, 시각, 배터리 잔량, 및 안테나의 수신 강도 등이 있다. 또는, 정보(7203)가 표시되는 위치에 조작 버튼, 아이콘 등을 정보를 대신하여 표시하여도 좋다.
도 14의 (C)에 텔레비전 장치의 일례를 도시하였다. 텔레비전 장치(7300)는 하우징(7301)에 표시부(7000)가 제공된다. 여기서는, 스탠드(7303)에 의하여 하우징(7301)을 지지한 구성을 도시하였다.
도 14의 (C)에 도시된 텔레비전 장치(7300)의 조작은, 하우징(7301)이 가지는 조작 스위치나 별체의 리모트 컨트롤러(7311)에 의하여 수행될 수 있다. 또한, 표시부(7000)에 터치 센서를 가져도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 조작하여도 좋다. 리모트 컨트롤러(7311)는 상기 리모트 컨트롤러(7311)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7311)가 구비하는 조작 키 또는 터치 패널에 의하여 채널을 조작하거나 음량을 조절할 수 있고, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한, 텔레비전 장치(7300)는 수신기 및 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송의 수신을 수행할 수 있다. 또한, 모뎀을 통하여 유선 또는 무선의 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍 방향(송신자와 수신자 사이, 또는 수신자끼리 등)의 정보 통신을 수행할 수도 있다.
도 14의 (D) 내지 (F)에 가요성을 가지고 휠 수 있는 표시부(7001)를 가지는 휴대 정보 단말의 일례를 나타내었다.
표시부(7001)는 본 발명의 일 형태인 표시 장치 등을 사용하여 제작된다. 예를 들어, 곡률 반경 0.01mm 이상 150mm 이하로 휠 수 있는 표시 장치 등을 적용할 수 있다. 또한, 표시부(7001)는 터치 센서를 구비하여도 좋고, 손가락 등으로 표시부(7001)에 접촉함으로써 휴대 정보 단말을 조작할 수 있다. 본 발명의 일 형태에 의하여, 가요성을 가지는 표시부를 구비하고, 또한 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 14의 (D)에 손목시계형 휴대 정보 단말의 일례를 도시하였다. 휴대 정보 단말(7800)은 밴드(7801), 표시부(7001), 입출력 단자(7802), 조작 버튼(7803) 등을 가진다. 밴드(7801)는 하우징으로서의 기능을 가진다. 또한, 휴대 정보 단말(7800)은 가요성을 가지는 배터리(7805)를 탑재할 수 있다. 배터리(7805)는 예를 들어, 표시부(7001) 또는 밴드(7801) 등과 중첩되어 배치하여도 좋다.
밴드(7801), 표시부(7001), 및 배터리(7805)는 가요성을 가진다. 그 때문에, 휴대 정보 단말(7800)을 원하는 형상으로 용이하게 만곡시킬 수 있다.
조작 버튼(7803)은 시각 설정 이외에, 전원의 온, 오프 동작, 무선 통신의 온, 오프 동작, 매너 모드의 실행 및 해제, 전력 절약 모드의 실행 및 해제 등, 다양한 기능을 가지게 할 수 있다. 예를 들어, 휴대 정보 단말(7800)에 제공된 운영 체계에 의하여, 조작 버튼(7803)의 기능을 자유로이 설정할 수도 있다.
또한, 표시부(7001)에 표시된 아이콘(7804)에 손가락 등으로 터치함으로써, 애플리케이션을 기동할 수 있다.
또한, 휴대 정보 단말(7800)은 통신 규격에 따른 근거리 무선 통신을 실행할 수 있다. 예를 들어, 무선 통신이 가능한 헤드세트와의 상호 통신에 의하여 핸즈프리로 통화를 할 수도 있다.
또한, 휴대 정보 단말(7800)은 입출력 단자(7802)를 가져도 좋다. 입출력 단자(7802)를 가지는 경우, 커넥터를 통하여 다른 정보 단말과 데이터를 직접 주고받을 수 있다. 또한, 입출력 단자(7802)를 통하여 충전을 수행할 수도 있다. 또한, 본 실시형태에서 예시되는 휴대 정보 단말의 충전 동작은, 입출력 단자를 통하지 않고 비접촉 전력 전송에 의하여 수행하여도 좋다.
도 14의 (E) 및 (F)에 접을 수 있는 휴대 정보 단말의 일례를 도시하였다. 도 14의 (E)에는 표시부(7001)가 내측이 되도록 접은 상태의 휴대 정보 단말(7650)을 도시하고, 도 14의 (F)에는 표시부(7001)가 외측이 되도록 접은 상태의 휴대 정보 단말(7650)을 도시하였다. 휴대 정보 단말(7650)은 표시부(7001) 및 비표시부(7651)를 가진다. 휴대 정보 단말(7650)을 사용하지 않을 때에는 표시부(7001)가 내측이 되도록 접음으로써, 표시부(7001)가 더러워지거나 손상되는 것을 억제할 수 있다. 또한, 도 14의 (E) 및 (F)에는 휴대 정보 단말(7650)을 2조각으로 접은 구성을 도시하였지만, 휴대 정보 단말(7650)은 3조각으로 접어도 좋고, 4조각 이상으로 접어도 좋다. 또한, 휴대 정보 단말(7650)은 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등을 가져도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
10: 표시 장치
13: 접착층
14: 제작 기판
22: 기판
23: 수지층
24: 제 1 층
25a: 실리콘층
25b: 실리콘층
25c: 금속 실리사이드층
25d: 실리콘층
25e: 금속 실리사이드층
28: 접착층
29: 기판
31: 절연층
32: 절연층
33: 절연층
34: 절연층
35: 절연층
40: 트랜지스터
41: 도전층
43a: 도전층
43b: 도전층
43c: 도전층
44: 금속 산화물층
45: 도전층
50: 트랜지스터
60: 표시 소자
61: 도전층
62: EL층
63: 도전층
65: 레이저광
74: 절연층
75: 보호층
75a: 기판
75b: 접착층
76: 접속체
77: FPC
80: 트랜지스터
81: 도전층
82: 절연층
83: 금속 산화물층
84: 절연층
85: 도전층
86a: 도전층
86b: 도전층
86c: 도전층
91: 제작 기판
93: 수지층
95: 절연층
97: 착색층
98: 차광층
99: 접착층
381: 표시부
382: 구동 회로부
7000: 표시부
7001: 표시부
7101: 하우징
7103: 조작 버튼
7104: 외부 접속 포트
7105: 스피커
7106: 마이크로폰
7107: 카메라
7110: 휴대 전화기
7201: 하우징
7202: 조작 버튼
7203: 정보
7210: 휴대 정보 단말
7300: 텔레비전 장치
7301: 하우징
7303: 스탠드
7311: 리모트 컨트롤러
7650: 휴대 정보 단말
7651: 비표시부
7800: 휴대 정보 단말
7801: 밴드
7802: 입출력 단자
7803: 조작 버튼
7804: 아이콘
7805: 배터리

Claims (11)

  1. 반도체 장치의 제작 방법으로서,
    기판 위에 실리콘층을 형성하는 단계;
    상기 실리콘층 위에 수지층을 형성하는 단계;
    상기 수지층 위에 트랜지스터를 형성하는 단계;
    상기 실리콘층 및 상기 수지층 위에 도전층을 형성하는 단계; 및
    상기 기판과 상기 트랜지스터를 분리하는 단계를 포함하고,
    상기 수지층은 상기 실리콘층 위에 개구를 포함하고,
    상기 도전층은 상기 수지층의 개구를 통하여 상기 실리콘층과 접촉되고,
    상기 기판과 상기 트랜지스터를 분리하는 상기 단계에서 상기 실리콘층에 광이 조사됨으로써 상기 실리콘층에 포함되는 실리콘과 상기 도전층에 포함되는 금속이 반응되어 금속 실리사이드층이 형성되는, 반도체 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 도전층은 니켈, 코발트, 몰리브데넘, 타이타늄, 텅스텐, 바나듐, 나이오븀, 레늄, 팔라듐, 백금, 어븀, 및 마그네슘 중 1종류 또는 복수 종류를 포함하는, 반도체 장치의 제작 방법.
  3. 제 1 항에 있어서,
    상기 도전층은 상기 트랜지스터가 가지는 전극의 재료 및 단계와 동일한 재료 및 동일한 단계로 형성되는, 반도체 장치의 제작 방법.
  4. 제 1 항에 있어서,
    상기 광의 파장 영역은 180nm 이상 450nm 이하인, 반도체 장치의 제작 방법.
  5. 제 1 항에 있어서,
    상기 실리콘층은 수소를 포함하고,
    상기 기판과 상기 트랜지스터를 분리하는 상기 단계에서 상기 광이 조사됨으로써 상기 실리콘층이 상기 수소를 방출하는, 반도체 장치의 제작 방법.
  6. 제 1 항에 있어서,
    상기 실리콘층으로서 수소화 비정질 실리콘층이 형성되는, 반도체 장치의 제작 방법.
  7. 제 1 항에 있어서,
    상기 실리콘층은 선형 레이저를 사용한 상기 광이 조사되는, 반도체 장치의 제작 방법.
  8. 제 1 항에 있어서,
    상기 수지층의 두께는 0.1μm 이상 5μm 이하인, 반도체 장치의 제작 방법.
  9. 제 1 항에 있어서,
    상기 실리콘층은 상기 기판 측으로부터 상기 광이 조사되는, 반도체 장치의 제작 방법.
  10. 제 1 항에 있어서,
    상기 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하는, 반도체 장치의 제작 방법.
  11. 제 1 항에 있어서,
    상기 기판과 상기 트랜지스터를 분리하는 상기 단계에서 상기 금속 실리사이드층이 노출되고,
    상기 기판과 상기 트랜지스터를 분리하는 상기 단계에서 상기 노출된 금속 실리사이드층 및 회로 기판을 전기적으로 접속시키는, 반도체 장치의 제작 방법.
KR1020180000174A 2017-01-12 2018-01-02 반도체 장치의 제작 방법 KR20180083253A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-003050 2017-01-12
JP2017003050 2017-01-12

Publications (1)

Publication Number Publication Date
KR20180083253A true KR20180083253A (ko) 2018-07-20

Family

ID=62783479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000174A KR20180083253A (ko) 2017-01-12 2018-01-02 반도체 장치의 제작 방법

Country Status (3)

Country Link
US (1) US10170600B2 (ko)
JP (1) JP7004452B2 (ko)
KR (1) KR20180083253A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US20180090720A1 (en) * 2016-09-27 2018-03-29 Universal Display Corporation Flexible OLED Display Module
CN107994129B (zh) * 2017-11-20 2019-11-22 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的制备方法
CN109904198B (zh) * 2019-02-22 2021-11-02 京东方科技集团股份有限公司 一种器件及制作方法、显示面板及制作方法和显示装置
CN111882527B (zh) * 2020-07-14 2021-12-21 上海商汤智能科技有限公司 图像处理方法及装置、电子设备和存储介质
CN117999597A (zh) * 2021-09-30 2024-05-07 索尼集团公司 显示模块的制造方法及显示模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015223823A (ja) 2014-05-30 2015-12-14 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
JP2008135437A (ja) * 2006-11-27 2008-06-12 Seiko Epson Corp 剥離方法、半導体デバイス及び電子機器
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101938125B1 (ko) * 2008-12-17 2019-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5483151B2 (ja) * 2009-03-05 2014-05-07 カシオ計算機株式会社 薄膜素子およびその製造方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6490901B2 (ja) 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
KR102104608B1 (ko) 2013-05-16 2020-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법
KR102133433B1 (ko) 2013-05-24 2020-07-14 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법
KR102411905B1 (ko) 2013-12-02 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
WO2016151429A1 (en) 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
KR102494418B1 (ko) 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
US10586817B2 (en) * 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
KR102388701B1 (ko) * 2016-04-12 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
JP6981812B2 (ja) * 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018042284A1 (en) * 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10369664B2 (en) * 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015223823A (ja) 2014-05-30 2015-12-14 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法

Also Published As

Publication number Publication date
JP7004452B2 (ja) 2022-01-21
US20180197975A1 (en) 2018-07-12
US10170600B2 (en) 2019-01-01
JP2018113446A (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
KR102498021B1 (ko) 박리 방법 및 플렉시블 디바이스의 제작 방법
JP6882061B2 (ja) 表示装置
KR102588708B1 (ko) 박리 방법, 표시 장치, 모듈, 및 전자 기기
JP6965010B2 (ja) フレキシブルデバイスの作製方法
JP7004452B2 (ja) 半導体装置の作製方法
JP6874071B2 (ja) フレキシブルデバイスの作製方法
JP7252385B2 (ja) 表示装置
JP7029010B2 (ja) 半導体装置の作製方法
JP2017188626A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right