JP2018113446A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2018113446A
JP2018113446A JP2018002319A JP2018002319A JP2018113446A JP 2018113446 A JP2018113446 A JP 2018113446A JP 2018002319 A JP2018002319 A JP 2018002319A JP 2018002319 A JP2018002319 A JP 2018002319A JP 2018113446 A JP2018113446 A JP 2018113446A
Authority
JP
Japan
Prior art keywords
layer
silicon
manufacturing
silicon layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018002319A
Other languages
English (en)
Other versions
JP7004452B2 (ja
Inventor
安弘 神保
Yasuhiro Jinbo
安弘 神保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018113446A publication Critical patent/JP2018113446A/ja
Application granted granted Critical
Publication of JP7004452B2 publication Critical patent/JP7004452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】低コストで量産性の高い剥離方法、または剥離工程を有するデバイスの作製方法を提供する。
【解決手段】作製基板上にシリコン層を形成する工程、シリコン層上に樹脂層を形成する工程、樹脂層上にトランジスタを形成する工程、シリコン層上及び樹脂層上に、導電層を形成する工程、及び、作製基板とトランジスタとを分離する工程を有する、半導体装置の作製方法である。樹脂層は、シリコン層上に開口を有する。導電層は、樹脂層の開口を介してシリコン層と接する。作製基板とトランジスタとを分離する工程では、シリコン層に光が照射されることにより、シリコン層に含まれるシリコンと、導電層に含まれる金属とが反応し、金属シリサイド層が形成される。
【選択図】図１

Description

本発明の一態様は、剥離方法に関する。本発明の一態様は、剥離工程を有するデバイスの作製方法に関する。本発明の一態様は、半導体装置、表示装置、及びそれらの作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、電子機器、照明装置、入力装置（例えば、タッチセンサなど）、入出力装置（例えば、タッチパネルなど）、それらの駆動方法、またはそれらの製造方法を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や、液晶素子が適用された表示装置が知られている。そのほか、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子を備える発光装置、電気泳動方式などにより表示を行う電子ペーパなども、表示装置の一例として挙げることができる。
有機ＥＬ素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機ＥＬ素子が適用された表示装置は、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。
また、可撓性を有する基板（フィルム）上に、トランジスタなどの半導体素子や、有機ＥＬ素子などの表示素子を形成することによりフレキシブルな表示装置が実現できる。
特許文献１では、犠牲層を介して耐熱性樹脂層及び電子素子が設けられた支持基板（ガラス基板）にレーザ光を照射して、耐熱性樹脂層をガラス基板から剥離することで、フレキシブルな表示装置を作製する方法が開示されている。
特開２０１５−２２３８２３号公報
本発明の一態様は、新規な剥離方法、半導体装置の作製方法、または表示装置の作製方法を提供することを課題の一つとする。本発明の一態様は、低コストで量産性の高い剥離方法、半導体装置の作製方法、または表示装置の作製方法を提供することを課題の一つとする。本発明の一態様は、半導体装置または表示装置の作製工程を簡略化することを課題の一つとする。本発明の一態様は、大判基板を用いて半導体装置または表示装置を作製することを課題の一つとする。本発明の一態様は、信頼性の高い半導体装置または表示装置を提供することを課題の一つとする。本発明の一態様は、半導体装置または表示装置を低温で作製することを課題の一つとする。
本発明の一態様は、信頼性の高い表示装置を提供することを課題の一つとする。本発明の一態様は、表示装置の薄型化または軽量化を課題の一つとする。本発明の一態様は、可撓性を有する、または曲面を有する表示装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、作製基板上にシリコン層を形成する工程、シリコン層上に樹脂層を形成する工程、樹脂層上にトランジスタを形成する工程、シリコン層上及び樹脂層上に、導電層を形成する工程、及び、作製基板とトランジスタとを分離する工程を有する、半導体装置の作製方法である。樹脂層は、シリコン層上に開口を有する。導電層は、樹脂層の開口を介してシリコン層と接する。作製基板とトランジスタとを分離する工程では、シリコン層に光が照射されることにより、シリコン層に含まれるシリコンと、導電層に含まれる金属とが反応し、金属シリサイド層が形成される。
導電層は、ニッケル、コバルト、モリブデン、チタン、タングステン、バナジウム、ニオブ、レニウム、パラジウム、プラチナ、エルビウム、及びマグネシウムのうち一つまたは複数を含むことが好ましい。
導電層は、トランジスタが有する電極と同一の材料及び同一の工程で形成されることが好ましい。
光の波長領域は、１８０ｎｍ以上４５０ｎｍ以下を有することが好ましい。
シリコン層は、水素を含むことが好ましい。このとき、作製基板とトランジスタとを分離する工程では、シリコン層に光が照射されることにより、シリコン層が水素を放出することが好ましい。
シリコン層として、水素化アモルファスシリコン層を形成することが好ましい。
光は、線状レーザを用いて照射されることが好ましい。
樹脂層の厚さは、０．１μｍ以上５μｍ以下であることが好ましい。
光は、作製基板側から、シリコン層に照射されることが好ましい。
トランジスタは、チャネル形成領域に金属酸化物を有することが好ましい。
作製基板とトランジスタとを分離する工程では、金属シリサイド層が露出することが好ましい。そして、当該工程の後に、露出した金属シリサイド層と回路基板とを電気的に接続させることが好ましい。
本発明の一態様により、新規な剥離方法、半導体装置の作製方法、または表示装置の作製方法を提供できる。本発明の一態様により、低コストで量産性の高い剥離方法、半導体装置の作製方法、または表示装置の作製方法を提供できる。本発明の一態様により、半導体装置または表示装置の作製工程を簡略化することができる。本発明の一態様により、大判基板を用いて半導体装置または表示装置を作製できる。本発明の一態様により、信頼性の高い半導体装置または表示装置を提供できる。本発明の一態様により、半導体装置または表示装置を低温で作製できる。
本発明の一態様により、信頼性の高い表示装置を提供できる。本発明の一態様により、表示装置の薄型化または軽量化が可能である。本発明の一態様により、可撓性を有する、または曲面を有する表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。
表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 （Ａ）表示装置の一例を示す断面図。（Ｂ１）（Ｂ２）（Ｃ１）（Ｃ２）導電層、シリコン層、及び金属シリサイド層の位置関係を示す上面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の一例を示す上面図及び断面図。 表示装置の一例を示す断面図。 電子機器の一例を示す斜視図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
（実施の形態１）
本実施の形態では、本発明の一態様の剥離方法及びフレキシブルデバイスの作製方法について図１〜図１３を用いて説明する。
本発明の一態様の半導体装置の作製方法は、作製基板上にシリコン層を形成する工程、シリコン層上に樹脂層を形成する工程、樹脂層上にトランジスタを形成する工程、シリコン層上及び樹脂層上に導電層を形成する工程、及び、作製基板とトランジスタとを分離する工程（以下、分離工程ともいう）を有する。樹脂層は、シリコン層上に開口を有するように形成される。導電層は、樹脂層の開口を介してシリコン層と接するように形成される。分離工程では、シリコン層に光が照射されることにより、シリコン層に含まれるシリコンと、導電層に含まれる金属とが反応し、金属シリサイド層が形成される。
分離工程では、例えば、シリコン層と樹脂層との界面で分離が生じる。ここで、樹脂層に開口を形成し、開口を介してシリコン層に接するように導電層を配置することで、分離工程において、シリコン層と導電層との界面で分離できる場合がある。これにより、分離工程において、当該導電層の一部を露出させ、当該導電層を、貫通電極、裏面電極、または外部接続端子等として機能させることができる。導電層は、フレキシブルプリント基板（ＦＰＣ）等の回路基板と電気的に接続させることができる。
ここで、シリコン層と樹脂層の密着性と、シリコン層と導電層の密着性では、程度が異なることが考えられる。そのため、樹脂層の開口と重なる領域における分離界面は、シリコン層と導電層との間だけでなく、シリコン層中、またはシリコン層と作製基板との間となることが考えられる。シリコン層中、またはシリコン層と作製基板との間で分離した場合、トランジスタ側の分離面にシリコン層が残存するため、導電層が露出しない、または導電層が露出している面積が狭くなる。導電層が十分に露出していないと、導電層に外部から信号または電位を確実に供給することが難しい。また、導電層を露出させるためにシリコン層を除去する工程を追加すると、工程数が増加し、製造コストも増加してしまう。
そこで、本発明の一態様では、導電層の材料に、シリコンと反応することで金属シリサイド（単にシリサイドともいう）を形成する金属を用いる。導電層が複数の層からなる場合、少なくともシリコン層と接する層に、当該金属を用いる。分離工程で、シリコン層に光を照射することで、樹脂層の開口と重なる領域において、シリコン層が導電層と反応し、金属シリサイド層が形成される。そして、金属シリサイド層と作製基板との界面で分離が生じることで、トランジスタ側の分離面に、金属シリサイド層が露出する。金属シリサイドは、シリコンに比べて導電性が高い。そのため、トランジスタ側の分離面に金属シリサイド層が残存していても、当該金属シリサイド層を介して外部から導電層に信号または電位を供給することができる。また、金属シリサイド層と導電層との密着性は、金属シリサイド層と作製基板との密着性に比べて高いことが考えられる。このことから、樹脂層の開口と重なる領域における分離界面は、金属シリサイド層と作製基板との間となりやすい。したがって、分離不良を抑制し、分離工程の歩留まりを高めることができる。
導電層は、シリコンと反応して金属シリサイドを形成することができる金属を含む。導電層は、例えば、ニッケル、コバルト、モリブデン、チタン、タングステン、バナジウム、ニオブ、レニウム、パラジウム、プラチナ、エルビウム、及びマグネシウムのうち一つまたは複数を含むことが好ましい。
導電層は、形成が容易かつ抵抗率の低い金属シリサイドを含むことが好ましい。具体的には、導電層は、ニッケルシリサイドまたはチタンシリサイドを含むことが好ましい。
導電層は、トランジスタが有する電極と同一の材料及び同一の工程で形成されることが好ましい。
シリコン層は、水素を含むように形成されることが好ましい。シリコン層として、水素化アモルファスシリコン層を形成することが好ましい。
本発明の一態様では、シリコン層に光を照射する。シリコン層は、光が照射されると、当該光を吸収して加熱されることで、水素を放出することが好ましい。水素が放出されることで、シリコン層中またはシリコン層表面に、脆弱領域または空洞を有する領域が形成されることがある。
シリコン層に光を照射し、シリコン層から水素を放出させることで、シリコン層と当該シリコン層と接する層との密着性が低下し、当該２つの層の界面で分離を生じさせることができる。または、シリコン層から水素を放出させることで、シリコン層自体が破断し、シリコン層中で分離を生じさせることができる。
ランプ、レーザ装置等を用いてシリコン層に光を照射することができる。光の照射には、レーザ装置を用いることが好ましい。
レーザ光の照射には、レーザ装置を用いることが好ましく、線状レーザ装置を用いることがより好ましい。低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ））等の製造ラインのレーザ装置を使用することができるため、これらの装置の有効利用が可能である。線状レーザは、矩形長尺状に集光（線状レーザビームに成形）して、シリコン層中またはシリコン層と樹脂層との界面に光を照射する。
光の波長領域は１８０ｎｍ以上４５０ｎｍ以下を有することが好ましい。
レーザ装置を用いて光を照射する場合、同一箇所に照射されるレーザ光のショット数は、１ショット以上１００ショット以下とすることができ、１ショットより多く５０ショット以下が好ましく、１ショットより多く１０ショット以下がより好ましい。
ビームの短軸方向の両端には、光の強度が低い部分が存在する。そのため、当該光の強度が低い部分の幅以上、一つのショットと次のショットの間にオーバーラップする部分を設けることが好ましい。そのため、レーザ光のショット数は、１．１ショット以上とすることが好ましく、１．２５ショット以上とすることがより好ましい。
なお、本明細書中、レーザ光のショット数とは、ある点（領域）に照射されるレーザ光の照射回数を指し、ビーム幅、スキャン速度、周波数、またはオーバーラップ率などで決定される。また、線状のビームをあるスキャン方向に移動させているパルスとパルスの間、即ち、一つのショットと次のショットの間にオーバーラップする部分があり、その重なる比率がオーバーラップ率である。なお、オーバーラップ率が１００％に近ければ近いほどショット数は多く、離れれば離れるほどショット数は少なくなり、スキャン速度が速ければ速いほどショット数は少なくなる。
上記のレーザ光のショット数が１．１ショットとは、連続する２つのショットの間にビームの１０分の１程度の幅のオーバーラップを有することを示し、オーバーラップ率１０％といえる。同様に、１．２５ショットとは、連続する２つのショットの間にビームの４分の１程度の幅のオーバーラップを有することを示し、オーバーラップ率２５％といえる。
本発明の一態様では、シリコン層と導電層との間でシリサイド反応が生じる条件と、シリコン層と作製基板との間の密着性が低下する条件と、の両方を満たすように、レーザ光の照射条件を決定する。
シリコン層と作製基板との間の密着性が低下する条件よりもレーザ光のエネルギー密度及びショット数を増やすことなく、金属シリサイドを形成できると好ましい。そのため、シリサイド反応が生じやすい金属材料を導電層に採用することが好ましい。これにより、レーザ装置での処理可能な基板枚数を増やすことができる。また、レーザ装置のメンテナンスの頻度の低減など、レーザ装置のランニングコストの低減が可能となる。したがって、半導体装置、表示装置等の作製コストを低減することができる。
または、シリコン層と導電層との間でシリサイド反応が生じる条件でレーザ光を照射することで、シリコン層と作製基板との間の密着性を低下させる。
トランジスタのチャネル形成領域にＬＴＰＳを用いる場合、５００℃から５５０℃程度の温度をかける必要があるため、樹脂層に耐熱性が求められる。また、レーザ結晶化の工程でのダメージを緩和するため、樹脂層の厚膜化が必要となることがある。
一方、チャネル形成領域に金属酸化物を用いたトランジスタは、３５０℃以下、さらには３００℃以下で形成することができる。そのため、樹脂層に高い耐熱性は求められない。したがって、樹脂層の耐熱温度を低くすることができ、材料の選択の幅が広がる。
また、チャネル形成領域に金属酸化物を用いたトランジスタは、レーザ結晶化の工程が不要である。そして、本実施の形態では、レーザ結晶化の工程で用いる条件よりも、低いエネルギー密度または少ないショット数で光を照射することができる。また、レーザ結晶化の工程では、レーザ光が基板を介さずに樹脂層に照射されるが、本実施の形態では、作製基板を介してシリコン層、さらには樹脂層に照射される。このように、樹脂層が受けるダメージが少ないため、樹脂層の厚さを薄くすることができる。樹脂層に高耐熱性が要求されず、薄膜化できることで、デバイス作製の大幅なコストダウンが期待できる。また、ＬＴＰＳを用いる場合に比べて、工程が簡略化でき好ましい。
ただし、トランジスタのチャネル形成領域は、金属酸化物を有する構成に限定されない。例えば、トランジスタのチャネル形成領域に、シリコンを用いることができる。シリコンとしては、アモルファスシリコンまたは結晶性シリコンを用いることができる。結晶性シリコンとしては、微結晶シリコン、多結晶シリコン、単結晶シリコン等が挙げられる。
チャネル形成領域には、ＬＴＰＳを用いることが好ましい。ＬＴＰＳなどの多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、かつアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
本実施の形態では、樹脂層の耐熱温度以下の温度で、トランジスタ等を形成する。樹脂層の耐熱性は、例えば、加熱による重量減少率、具体的には５％重量減少温度等で評価できる。本実施の形態の剥離方法及びフレキシブルデバイスの作製方法では、工程中の最高温度を低くすることができる。例えば、本実施の形態では、樹脂層の５％重量減少温度を、２００℃以上６５０℃以下、２００℃以上５００℃以下、２００℃以上４００℃以下、または２００℃以上３５０℃以下とすることができる。そのため、材料の選択の幅が広がる。なお、樹脂層の５％重量減少温度は、６５０℃より高くてもよい。
本発明の一態様では、感光性の材料を用いて樹脂層を作製する。感光性の材料を用いることで、所望の形状の樹脂層を容易に形成することができる。例えば、樹脂層に、開口を形成することが容易である。
樹脂層の厚さは、０．１μｍ以上５μｍ以下としてもよい。樹脂層を薄く形成することで、低コストで半導体装置、表示装置等を作製できる。また、半導体装置、表示装置等の軽量化及び薄型化が可能となる。また、半導体装置、表示装置等の可撓性を高めることができる。
本発明の一態様の剥離方法を用いて、フレキシブルデバイスを作製できる。以下では、図１〜図１３を用いて、本発明の一態様のフレキシブルデバイス及びその作製方法について、具体的に説明する。ここでは、フレキシブルデバイスとして、トランジスタ及び有機ＥＬ素子を有する表示装置（アクティブマトリクス型の有機ＥＬ表示装置ともいう）を作製する場合を例に挙げて説明する。当該表示装置は、基板に可撓性を有する材料を用いることで、折り曲げることが可能である。
なお、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法を使ってもよい。
表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
表示装置を構成する薄膜を加工する際には、リソグラフィ法等を用いて加工することができる。または、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、がある。
リソグラフィ法において光を用いる場合、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができる。
［作製方法例１］
まず、作製基板１４上に、シリコン層２５ａを形成する（図１（Ａ））。
作製基板１４は、搬送が容易となる程度に剛性を有し、かつ作製工程にかかる温度に対して耐熱性を有する。作製基板１４に用いることができる材料としては、例えば、ガラス、石英、セラミック、サファイヤ、樹脂、半導体、金属または合金などが挙げられる。ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等が挙げられる。
シリコン層２５ａは、光を吸収し発熱することにより、水素を放出することができる。
シリコン層２５ａとしては、例えば加熱により水素が放出されるシリコン層を用いることができる。特に、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層を用いることが好ましい。水素化アモルファスシリコン層は、例えばＳｉＨ４を成膜ガスに含むプラズマＣＶＤ法により成膜することができる。また、シリコン層２５ａには、結晶性を有するシリコン層を用いてもよい。シリコン層２５ａに水素を多く含有させるため、シリコン層２５ａの成膜後に水素を含む雰囲気下で加熱してもよい。
本実施の形態では、シリコン層２５ａとして、水素化アモルファスシリコン層を形成した場合について説明する。
シリコン層２５ａの厚さは、例えば、５ｎｍ以上３００ｎｍ以下であることが好ましく、３０ｎｍ以上１００ｎｍ以下であることがより好ましい。
次に、シリコン層２５ａ上に、第１の層２４を形成する（図１（Ａ））。
第１の層２４は、各種樹脂材料（樹脂前駆体を含む）を用いて形成することができる。
第１の層２４は、熱硬化性を有する材料を用いて形成することが好ましい。
第１の層２４は、感光性を有する材料を用いて形成することが好ましい。感光性を有する材料を用いると、フォトリソグラフィ法により、第１の層２４の一部を除去し、所望の形状の樹脂層２３を形成することができる。
具体的には、材料を成膜した後に溶媒を除去するための熱処理（プリベーク処理ともいう）を行い、その後フォトマスクを用いて露光を行う。続いて、現像処理を施すことで、不要な部分を除去することができる。次に、所望の形状に加工された膜を加熱し（ポストベーク処理ともいう）、樹脂層２３を形成する（図１（Ｂ））。本実施の形態では、シリコン層２５ａに達する開口を有する樹脂層２３を形成する。
第１の層２４は、感光性を有さない材料（非感光性の材料ともいう）を用いて形成してもよい。第１の層２４または樹脂層２３上にレジストマスク、ハードマスク等のマスクを形成し、エッチングすることで、所望の形状の樹脂層２３を形成することができる。この方法は、非感光性の材料を用いる場合に特に好適である。
例えば、樹脂層２３上に無機膜を形成し、無機膜上にレジストマスクを形成する。レジストマスクを用いて、無機膜をエッチングした後、無機膜をハードマスクに用いて、樹脂層２３をエッチングすることができる。
ハードマスクとして用いることができる無機膜としては、各種無機絶縁膜や、導電層に用いることができる金属膜及び合金膜などが挙げられる。
マスクを極めて薄い厚さで形成し、エッチングと同時にマスクを除去することができると、マスクを除去する工程を削減でき、好ましい。
第１の層２４は、ポリイミド樹脂、ポリイミド樹脂前駆体、またはアクリル樹脂を含む材料を用いて形成されることが好ましい。第１の層２４は、例えば、ポリイミド樹脂と溶媒を含む材料、ポリアミック酸と溶媒を含む材料、またはアクリル樹脂と溶媒を含む材料等を用いて形成できる。なお、第１の層２４として、ポリイミド樹脂またはポリイミド樹脂前駆体を含む材料を用いると、比較的耐熱性を高められるため好適である。一方で、第１の層２４として、アクリル樹脂を含む材料を用いると、可視光における透光性を高められるため好適である。ポリイミド樹脂及びアクリル樹脂は、それぞれ、表示装置の平坦化膜等に好適に用いられる材料であるため、成膜装置や材料を共有することができる。そのため本発明の一態様の構成を実現するために新たな装置や材料を必要としない。このように、第１の層２４に特別な材料は必要でなく、表示装置に用いる樹脂材料を用いて第１の層２４を形成できるため、コストを削減することができる。
そのほか、第１の層２４の形成に用いることができる樹脂材料としては、例えば、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等が挙げられる。
第１の層２４の形成方法としては、スピンコータ、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等が挙げられる。
ポストベーク処理は、例えば、加熱装置のチャンバーの内部に、酸素、窒素、及び希ガス（アルゴンなど）のうち一つまたは複数を含むガスを流しながら行うことができる。または、ポストベーク処理は、大気雰囲気下で加熱装置のチャンバー、ホットプレート等を用いて行うことができる。
ポストベーク処理により、樹脂層２３中の脱ガス成分（例えば、水素、水等）を低減することができる。特に、樹脂層２３上に形成する各層の作製温度以上の温度で加熱することが好ましい。これにより、トランジスタの作製工程における、樹脂層２３からの脱ガスを大幅に抑制することができる。
例えば、トランジスタの作製温度が３５０℃以下である場合、樹脂層２３となる膜を３５０℃以上４５０℃以下で加熱することが好ましく、３５０℃以上４００℃以下がより好ましく、３５０℃以上３７５℃以下がさらに好ましい。これにより、トランジスタの作製工程における、樹脂層２３からの脱ガスを大幅に抑制することができる。
ポストベーク処理では、シリコン層２５ａから水素が放出されにくい温度で加熱することが好ましい。これにより、レーザ光を照射する前にシリコン層２５ａが剥離される等の不具合を防止し、歩留まりの低下を抑制できる。なお、以降で説明する、レーザ光を照射する前に行われる各工程についても、シリコン層２５ａから水素が放出されにくい温度で行われることが好ましい。
ポストベーク処理は、トランジスタの作製における最高温度以下の温度で行うことが好ましい。トランジスタの作製における最高温度以下の温度で加熱することで、トランジスタの作製工程における製造装置などを流用することが可能となるため、追加の設備投資などを抑制することができる。したがって、生産コストが抑制された表示装置とすることができる。例えば、トランジスタの作製温度が３５０℃以下である場合、ポストベーク処理の温度は３５０℃以下とすることが好ましい。
トランジスタの作製における最高温度と、ポストベーク処理の温度を等しくすると、ポストベーク処理を行うことで表示装置の作製における最高温度が高くなることを防止でき、かつ樹脂層２３の脱ガス成分を低減できるため、好ましい。
処理時間を長くすることで、加熱温度が比較的低い場合であっても、加熱温度がより高い条件の場合と同等の剥離性を実現できる場合がある。そのため、加熱装置の構成により加熱温度を高められない場合には、処理時間を長くすることが好ましい。
ポストベーク処理の時間は、例えば、５分以上２４時間以下が好ましく、３０分以上１２時間以下がより好ましく、１時間以上６時間以下がさらに好ましい。なお、ポストベーク処理の時間はこれに限定されない。例えば、ポストベーク処理を、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法を用いて行う場合などは、５分未満としてもよい。
加熱装置としては、電気炉や、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって被処理物を加熱する装置等、様々な装置を用いることができる。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。ＲＴＡ装置を用いることによって、処理時間を短縮することができるので、量産する上で好ましい。また、ポストベーク処理はインライン型の加熱装置を用いて行ってもよい。
なお、ポストベーク処理により、樹脂層２３の厚さは、第１の層２４の厚さから変化する場合がある。例えば、第１の層２４に含まれていた溶媒が除去されることや、硬化が進行し密度が増大することにより、体積が減少し、第１の層２４よりも樹脂層２３が薄くなる場合がある。
前述の通り、ポストベーク処理を行う前に、プリベーク処理を行い、第１の層２４に含まれる溶媒を除去してもよい。プリベーク処理の温度は用いる材料に応じて適宜決定することができる。例えば、５０℃以上１８０℃以下、８０℃以上１５０℃以下、または９０℃以上１２０℃以下で行うことができる。または、ポストベーク処理がプリベーク処理を兼ねてもよく、ポストベーク処理によって、第１の層２４に含まれる溶媒を除去してもよい。
樹脂層２３は、可撓性を有する。作製基板１４は、樹脂層２３よりも可撓性が低い。
樹脂層２３の厚さは、０．０１μｍ以上１０μｍ未満であることが好ましく、０．１μｍ以上５μｍ以下であることがより好ましく、０．５μｍ以上３μｍ以下であることがさらに好ましい。樹脂層を薄く形成することで、低コストで表示装置を作製できる。また、表示装置の軽量化及び薄型化が可能となる。また、表示装置の可撓性を高めることができる。低粘度の溶液を用いることで、樹脂層２３を薄く形成することが容易となる。ただし、これに限定されず、樹脂層２３の厚さは、１０μｍ以上としてもよい。例えば、樹脂層２３の厚さを１０μｍ以上２００μｍ以下としてもよい。樹脂層２３の厚さを１０μｍ以上とすることで、表示装置の剛性を高めることができるため好適である。
樹脂層２３の熱膨張係数は、０．１ｐｐｍ／℃以上５０ｐｐｍ／℃以下であることが好ましく、０．１ｐｐｍ／℃以上２０ｐｐｍ／℃以下であることがより好ましく、０．１ｐｐｍ／℃以上１０ｐｐｍ／℃以下であることがさらに好ましい。樹脂層２３の熱膨張係数が低いほど、加熱により、作製基板１４が大きく反ること、トランジスタ等を構成する層にクラックが生じること、トランジスタ等が破損することを抑制できる。
次に、樹脂層２３上に、絶縁層３１を形成する（図１（Ｃ））。
絶縁層３１は、樹脂層２３の耐熱温度以下の温度で形成する。また、絶縁層３１は、前述のポストベーク処理における加熱温度と同じ温度またはそれより低い温度で形成することが好ましい。
絶縁層３１は、樹脂層２３に含まれる不純物が、後に形成するトランジスタ及び表示素子に拡散することを防ぐバリア層として用いることができる。例えば、絶縁層３１は、樹脂層２３を加熱した際に、樹脂層２３に含まれる水分等がトランジスタ及び表示素子に拡散することを防ぐことが好ましい。そのため、絶縁層３１は、バリア性が高いことが好ましい。
絶縁層３１としては、例えば、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等を用いてもよい。また、上述の絶縁膜を２以上積層して用いてもよい。特に、樹脂層２３上に窒化シリコン膜を形成し、窒化シリコン膜上に酸化シリコン膜を形成することが好ましい。無機絶縁膜は、成膜温度が高いほど緻密でバリア性の高い膜となるため、高温で形成することが好ましい。
絶縁層３１に無機絶縁膜を用いる場合、成膜時の基板温度は、室温（２５℃）以上３５０℃以下が好ましく、１００℃以上３００℃以下がさらに好ましい。
樹脂層２３の表面に凹凸がある場合、絶縁層３１は当該凹凸を被覆することが好ましい。絶縁層３１は、当該凹凸を平坦化する平坦化層としての機能を有していてもよい。例えば、絶縁層３１として、有機絶縁材料と無機絶縁材料を積層して用いることが好ましい。有機絶縁材料としては、樹脂層２３に用いることができる樹脂が挙げられる。
絶縁層３１に有機絶縁膜を用いる場合、絶縁層３１の形成時に樹脂層２３にかかる温度は、室温以上３５０℃以下が好ましく、室温以上３００℃以下がさらに好ましい。
次に、絶縁層３１上に、トランジスタ４０を形成する（図１（Ｃ）〜（Ｅ））。
表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート構造またはボトムゲート構造のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
ここではトランジスタ４０として、金属酸化物層４４を有する、ボトムゲート構造のトランジスタを作製する場合を示す。金属酸化物層４４は、トランジスタ４０の半導体層として機能することができる。金属酸化物は、酸化物半導体として機能することができる。
本発明の一態様において、トランジスタの半導体には、酸化物半導体を用いる。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
トランジスタ４０は、樹脂層２３の耐熱温度以下の温度で形成する。また、トランジスタ４０は、前述のポストベーク処理における加熱温度と同じ温度またはそれより低い温度で形成することが好ましい。
具体的には、まず、絶縁層３１上に導電層４１を形成する（図１（Ｃ））。導電層４１は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することで形成できる。
導電膜の成膜時の基板温度は、室温以上３５０℃以下が好ましく、室温以上３００℃以下がさらに好ましい。
表示装置が有する導電層には、それぞれ、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、もしくはタングステン等の金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。または、酸化インジウム、インジウム錫酸化物（ＩＴＯ）、タングステンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、チタンを含むＩＴＯ、インジウム亜鉛酸化物、酸化亜鉛（ＺｎＯ）、ガリウムを添加したＺｎＯ、またはシリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を用いてもよい。また、不純物元素を含有させる等して低抵抗化させた、多結晶シリコンもしくは酸化物半導体等の半導体、またはニッケルシリサイド等のシリサイドを用いてもよい。また、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば酸化グラフェンを含む膜を還元して形成することができる。また、不純物元素を含有させた酸化物半導体等の半導体を用いてもよい。または、銀、カーボン、もしくは銅等の導電性ペースト、またはポリチオフェン等の導電性ポリマーを用いて形成してもよい。導電性ペーストは、安価であり、好ましい。導電性ポリマーは、塗布しやすく、好ましい。
続いて、絶縁層３２を形成する（図１（Ｃ））。絶縁層３２は、絶縁層３１に用いることのできる無機絶縁膜を援用できる。
続いて、絶縁層３１及び絶縁層３２の、樹脂層２３の開口と重なる部分に、それぞれ開口を設ける（図１（Ｄ））。ここでは、絶縁層３１及び絶縁層３２に、一括で開口を形成する例を示す。絶縁層３１及び絶縁層３２には、それぞれ別の工程で、開口を形成してもよい。例えば、導電層４１を形成する前に、絶縁層３１に開口を形成してもよい。開口を設けることで、シリコン層２５ａが露出する。
続いて、金属酸化物層４４を形成する（図１（Ｅ））。金属酸化物層４４は、金属酸化物膜を成膜した後、レジストマスクを形成し、当該金属酸化物膜をエッチングした後にレジストマスクを除去することで形成できる。
金属酸化物膜の成膜時の基板温度は、３５０℃以下が好ましく、室温以上２００℃以下がより好ましく、室温以上１３０℃以下がさらに好ましい。
金属酸化物膜は、不活性ガス及び酸素ガスのいずれか一方または双方を用いて成膜することができる。なお、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）に、特に限定はない。ただし、電界効果移動度が高いトランジスタを得る場合においては、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）は、０％以上３０％以下が好ましく、５％以上３０％以下がより好ましく、７％以上１５％以下がさらに好ましい。
金属酸化物膜は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。
金属酸化物のエネルギーギャップは、２ｅＶ以上であると好ましく、２．５ｅＶ以上であるとより好ましく、３ｅＶ以上であるとさらに好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
金属酸化物膜は、スパッタリング法により形成することができる。そのほか、ＰＬＤ法、ＰＥＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法などを用いてもよい。
続いて、導電層４３ａ、導電層４３ｂ、及び導電層４３ｃを形成する（図１（Ｅ））。導電層４３ａ、導電層４３ｂ、及び導電層４３ｃは、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。導電層４３ａ及び導電層４３ｂは、それぞれ、金属酸化物層４４と接続される。導電層４３ｃは、樹脂層２３、絶縁層３１、及び絶縁層３２にそれぞれ設けられた開口を介してシリコン層２５ａと接続される。
導電層４３ｃとなる導電膜の材料としては、シリコンと反応して金属シリサイドを形成することができる金属材料が好適である。当該導電膜は、例えば、ニッケル、コバルト、モリブデン、チタン、タングステン、バナジウム、ニオブ、レニウム、パラジウム、プラチナ、エルビウム、及びマグネシウムのうち一つまたは複数を含むことが好ましい。
なお、導電層４３ａ及び導電層４３ｂの加工の際に、レジストマスクに覆われていない金属酸化物層４４の一部がエッチングにより薄膜化する場合がある。
導電膜の成膜時の基板温度は、室温以上３５０℃以下が好ましく、室温以上３００℃以下がさらに好ましい。
以上のようにして、トランジスタ４０を作製できる（図１（Ｅ））。トランジスタ４０において、導電層４１の一部はゲートとして機能し、絶縁層３２の一部はゲート絶縁層として機能し、導電層４３ａ及び導電層４３ｂは、それぞれソースまたはドレインのいずれか一方として機能する。
次に、トランジスタ４０を覆う絶縁層３３を形成する（図２（Ａ））。絶縁層３３は、絶縁層３１と同様の方法により形成することができる。
また、絶縁層３３として、酸素を含む雰囲気下で上述のような低温で成膜した酸化シリコン膜や酸化窒化シリコン膜等の酸化物絶縁膜を用いることが好ましい。さらに、当該酸化シリコン膜や酸化窒化シリコン膜上に窒化シリコン膜などの酸素を拡散、透過しにくい絶縁膜を積層することが好ましい。酸素を含む雰囲気下で、低温で形成した酸化物絶縁膜は、加熱により多くの酸素を放出しやすい絶縁膜とすることができる。このような酸素を放出する酸化物絶縁膜と、酸素を拡散、透過しにくい絶縁膜を積層した状態で、加熱することにより、金属酸化物層４４に酸素を供給することができる。その結果、金属酸化物層４４中の酸素欠損、及び金属酸化物層４４と絶縁層３３の界面の欠陥を修復し、欠陥準位を低減することができる。これにより、極めて信頼性の高いフレキシブルデバイスを実現できる。
以上の工程により、樹脂層２３上に絶縁層３１、トランジスタ４０、及び絶縁層３３を形成することができる（図２（Ａ））。
この段階において、後述する方法を用いて作製基板１４とトランジスタ４０とを分離することで、表示素子を有さないフレキシブルデバイスを作製することができる。例えば、トランジスタ４０や、トランジスタ４０に加えて容量素子、抵抗素子、及び配線などを形成し、後述する方法を用いて作製基板１４とトランジスタ４０とを分離することで、半導体回路を有するフレキシブルデバイスを作製することができる。
次に、絶縁層３３上に絶縁層３４を形成する（図２（Ａ））。絶縁層３４は、後に形成する表示素子の被形成面を有する層であるため、平坦化層として機能することが好ましい。絶縁層３４は、絶縁層３１に用いることのできる有機絶縁膜または無機絶縁膜を援用できる。
絶縁層３４は、樹脂層２３の耐熱温度以下の温度で形成する。また、絶縁層３４は、前述のポストベーク処理における加熱温度と同じ温度またはそれより低い温度で形成することが好ましい。
絶縁層３４に有機絶縁膜を用いる場合、絶縁層３４の形成時に樹脂層２３にかかる温度は、室温以上３５０℃以下が好ましく、室温以上３００℃以下がさらに好ましい。
絶縁層３４に無機絶縁膜を用いる場合、成膜時の基板温度は、室温以上３５０℃以下が好ましく、１００℃以上３００℃以下がさらに好ましい。
次に、絶縁層３４及び絶縁層３３に、導電層４３ｂに達する開口を形成する。
その後、導電層６１を形成する（図２（Ｂ））。導電層６１は、その一部が表示素子６０の画素電極として機能する。導電層６１は、絶縁層３３及び絶縁層３４に設けられた開口を介して、導電層４３ｂと接続される。導電層６１は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。
導電層６１は、樹脂層２３の耐熱温度以下の温度で形成する。また、導電層６１は、前述のポストベーク処理における加熱温度と同じ温度またはそれより低い温度で形成することが好ましい。
導電膜の成膜時の基板温度は、室温以上３５０℃以下が好ましく、室温以上３００℃以下がさらに好ましい。
次に、導電層６１の端部を覆う絶縁層３５を形成する（図２（Ｂ））。絶縁層３５は、絶縁層３１に用いることのできる有機絶縁膜または無機絶縁膜を援用できる。
絶縁層３５は、樹脂層２３の耐熱温度以下の温度で形成する。また、絶縁層３５は、前述のポストベーク処理における加熱温度と同じ温度またはそれより低い温度で形成することが好ましい。
絶縁層３５に有機絶縁膜を用いる場合、絶縁層３５の形成時に樹脂層２３にかかる温度は、室温以上３５０℃以下が好ましく、室温以上３００℃以下がさらに好ましい。
絶縁層３５に無機絶縁膜を用いる場合、成膜時の基板温度は、室温以上３５０℃以下が好ましく、１００℃以上３００℃以下がさらに好ましい。
次に、ＥＬ層６２及び導電層６３を形成する（図２（Ｃ））。導電層６３は、その一部が表示素子６０の共通電極として機能する。
ＥＬ層６２は、蒸着法、塗布法、印刷法、吐出法などの方法で形成することができる。ＥＬ層６２を画素毎に作り分ける場合、メタルマスクなどの遮蔽マスクを用いた蒸着法、またはインクジェット法等により形成することができる。ＥＬ層６２を画素毎に作り分けない場合には、メタルマスクを用いない蒸着法を用いることができる。
ＥＬ層６２には、低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。
導電層６３は、蒸着法やスパッタリング法等を用いて形成することができる。
ＥＬ層６２及び導電層６３は、それぞれ、樹脂層２３の耐熱温度以下の温度で形成する。また、ＥＬ層６２及び導電層６３は、それぞれ、前述のポストベーク処理における加熱温度と同じ温度またはそれより低い温度で形成することが好ましい。導電層６３は、ＥＬ層６２の耐熱温度以下の温度で形成する。
具体的には、ＥＬ層６２及び導電層６３の形成時の温度は、それぞれ、室温以上３５０℃以下で形成することが好ましく、室温以上３００℃以下で形成することがさらに好ましい。
以上のようにして、表示素子６０を形成することができる（図２（Ｃ））。表示素子６０は、一部が画素電極として機能する導電層６１、ＥＬ層６２、及び一部が共通電極として機能する導電層６３が積層された構成を有する。
ここでは、表示素子６０として、トップエミッション型の発光素子を作製する例を示したが、本発明の一態様はこれに限られない。
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型のいずれであってもよい。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
次に、導電層６３を覆って絶縁層７４を形成することが好ましい（図２（Ｄ））。絶縁層７４は、表示素子６０に水などの不純物が拡散することを抑制する保護層として機能する。表示素子６０は、絶縁層７４によって封止される。導電層６３を形成した後、大気に曝すことなく、絶縁層７４を形成することが好ましい。
絶縁層７４は、樹脂層２３の耐熱温度以下の温度かつ表示素子６０の耐熱温度以下の温度で形成する。また、絶縁層７４は、前述のポストベーク処理における加熱温度と同じ温度またはそれより低い温度で形成することが好ましい。
絶縁層７４は、例えば、上述した絶縁層３１に用いることのできるバリア性の高い無機絶縁膜が含まれる構成とすることが好ましい。また、無機絶縁膜と有機絶縁膜を積層して用いてもよい。
絶縁層７４は、ＡＬＤ法やスパッタリング法等を用いて形成することができる。ＡＬＤ法及びスパッタリング法は低温成膜が可能であるため好ましい。ＡＬＤ法を用いると絶縁層７４のカバレッジが良好となり好ましい。
次に、絶縁層７４上に保護層７５を形成する（図３（Ａ））。保護層７５は、表示装置１０の最表面に位置する層として用いることができる。保護層７５は、可視光に対する透過性が高いことが好ましい。
保護層７５として、上述した絶縁層３１に用いることのできる有機絶縁膜を用いると、表示装置の表面に傷がつくことや、クラックが生じてしまうことを抑制できるため好ましい。また、保護層７５は、当該有機絶縁膜と、表面を傷などから保護するハードコート層（例えば、窒化シリコン層など）や、押圧を分散可能な材質の層（例えば、アラミド樹脂層など）等とが積層された構成であってもよい。
図３（Ｂ）には、接着層７５ｂを用いて絶縁層７４上に基板７５ａを貼り合わせた例を示す。基板７５ａとしては、樹脂等が挙げられる。基板７５ａは、可撓性を有することが好ましい。
接着層７５ｂには、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。また、接着シート等を用いてもよい。
基板７５ａには、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。
次に、作製基板１４を介してシリコン層２５ａにレーザ光６５を照射する（図４（Ａ）、（Ｂ１））。レーザ光６５は、例えば、図４（Ａ）、（Ｂ１）においては、左側から右側に走査される線状レーザビームで、その長軸は、その走査方向及びその入射方向（下から上）に垂直である。
図４（Ａ）、（Ｂ１）に示すように、レーザ光６５が照射されることで、シリコン層２５ａに含まれるアモルファスシリコンが結晶化し、シリコン層２５ｂが形成される。シリコン層２５ｂは、例えば、ポリシリコンを含む。
そして、図４（Ｂ１）に示すように、レーザ光６５が照射されることで、導電層４３ｃに含まれる金属と、シリコン層２５ａに含まれるシリコンとが反応し、金属シリサイド層２５ｃが形成される。図４（Ｂ１）では、シリコン層２５ａの一部が金属シリサイド層２５ｃになる例を示すが、本発明の一態様はこれに限られない。図４（Ｂ２）に示すように、導電層４３ｃの一部も金属シリサイド層２５ｃになることがある。
レーザ光６５の照射により、シリコン層２５ａが加熱され、シリコン層２５ａから水素が放出される。このとき放出される水素は、例えば、ガス状となって放出される。放出されたガスはシリコン層２５ｂと樹脂層２３の界面近傍、またはシリコン層２５ｂと作製基板１４の界面近傍に留まり、これらを引き剥がす力が生じる。その結果、シリコン層２５ｂと樹脂層２３の密着性、またはシリコン層２５ｂと作製基板１４の密着性が低下し、容易に剥離可能な状態とすることができる。
また、シリコン層２５ａから放出される水素の一部が、シリコン層２５ａ中に留まる場合もある。そのため、シリコン層２５ａ（２５ｂ）が脆弱化し、シリコン層２５ｂの内部で分離しやすい状態となる場合がある。
レーザ光６５としては、少なくともその一部が作製基板１４を透過し、かつシリコン層２５ａに吸収される波長の光を選択して用いる。また、レーザ光６５は、樹脂層２３に吸収される波長の光であることが好ましい。レーザ光６５は、可視光線から紫外線の波長領域の光であることが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が２５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特に、波長３０８ｎｍのエキシマレーザを用いると、生産性に優れるため好ましい。エキシマレーザは、ＬＴＰＳにおけるレーザ結晶化にも用いるため、既存のＬＴＰＳ製造ラインの装置を流用することができ、新たな設備投資を必要としないため好ましい。また、Ｎｄ：ＹＡＧレーザの第三高調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザともいう）を用いてもよい。固体レーザはガスを用いないため、エキシマレーザに比べて、ランニングコストを低減でき、好ましい。また、ピコ秒レーザ等のパルスレーザーを用いてもよい。
レーザ光６５として、線状のレーザ光を用いる場合には、作製基板１４と光源とを相対的に移動させることでレーザ光６５を走査し、剥離したい領域に亘ってレーザ光６５を照射する。
なお、樹脂層２３がレーザ光６５を一部吸収することがある。これにより、シリコン層２５ａを透過したレーザ光６５がトランジスタ等の素子に照射され、素子の特性に影響を及ぼすことを抑制できる。
次に、作製基板１４とトランジスタ４０とを分離する（図５（Ａ）〜（Ｃ））。
例えば、シリコン層２５ｂに垂直方向に引っ張る力をかけることにより、作製基板１４を剥離することができる。具体的には、保護層７５の上面の一部を吸着し、上方に引っ張ることにより、作製基板１４を引き剥がすことができる。
作製基板１４と絶縁層３１との間に、刃物などの鋭利な形状の器具を差し込むことで分離の起点を形成することが好ましい。
図５（Ａ）では、シリコン層２５ｂと樹脂層２３との界面及び作製基板１４と金属シリサイド層２５ｃとの界面で分離が生じる例を示す。
金属シリサイド層２５ｃは、シリコン層２５ａと導電層４３ｃとが反応して形成された層であるため、金属シリサイド層２５ｃと導電層４３ｃとの密着性は高いことが考えられる。そのため、作製基板１４、金属シリサイド層２５ｃ、及び導電層４３ｃとの積層構造において、分離面は、作製基板１４と金属シリサイド層２５ｃとの界面になることが考えられる。
トランジスタ４０側の分離面には、樹脂層２３と金属シリサイド層２５ｃが露出する。
図５（Ｂ）では、シリコン層２５ｂ中及び金属シリサイド層２５ｃ中で分離が生じる例を示す。作製基板１４上にはシリコン層の一部（シリコン層２５ｄ）及び金属シリサイド層の一部（金属シリサイド層２５ｅ）が残存する。樹脂層２３及び導電層４３ｃ側に残存するシリコン層２５ｂ及び金属シリサイド層２５ｃは図４（Ｂ１）のシリコン層２５ｂ及び金属シリサイド層２５ｃに比べて薄膜化されている。
図５（Ｃ）では、シリコン層２５ｂと樹脂層２３との界面、作製基板１４とシリコン層２５ｂとの界面の双方で分離が生じる例を示す。また、図５（Ｃ）では、作製基板１４と金属シリサイド層２５ｃとの界面で分離が生じる例を示す。トランジスタ４０側の分離面には、樹脂層２３、シリコン層２５ｂ、及び金属シリサイド層２５ｃが露出する。
図５（Ａ）〜（Ｃ）に示すように、トランジスタ４０側の分離面では、導電層４３ｃと接続された金属シリサイド層２５ｃが露出する。そのため、金属シリサイド層２５ｃを介して、外部から導電層４３ｃに信号または電位を供給することができる。
また、トランジスタ４０側の分離面にシリコン層２５ｂが残存することがある。しかし、シリコン層２５ｂは、金属シリサイド層２５ｃに比べて導電性が低いため、複数の導電層４３ｃが、シリコン層２５ｂを介してショートすることは生じにくい。そのため、トランジスタ４０側の分離面にシリコン層２５ｂが残存していても、シリコン層２５ｂを除去しなくてよく、工程数の増加を防止できる。
作製基板１４側に残存したシリコン層２５ｄ及び金属シリサイド層２５ｅを除去し、作製基板１４を再利用することが好ましい。
シリコン層２５ｄ及び金属シリサイド層２５ｅは、例えば、プラズマエッチング、ウエットエッチング等のエッチングにより除去することができる。なお、トランジスタ４０側に残存したシリコン層２５ｂ及び金属シリサイド層２５ｃを除去する場合にも、当該エッチングが有効である。また、樹脂層２３は、アッシング等により除去することができる。
作製基板１４とトランジスタ４０とを分離することにより、表示装置１０を作製することができる（図６（Ａ））。表示装置１０は、曲がった状態に保持することや、繰り返し曲げることなどが可能である。
図６（Ａ）に示すように、分離により露出した樹脂層２３の表面に、接着層２８を用いて基板２９を貼り合わせてもよい。なお、基板２９及び接着層２８は、金属シリサイド層２５ｃと重ならないように配置する。基板２９は、フレキシブルデバイスの支持基板として機能することができる。図６（Ａ）は、樹脂層２３と基板２９が接着層２８によって貼り合わされている例である。
基板２９には、基板７５ａに用いることができる材料を適用することができる。
そして、接続体７６及び金属シリサイド層２５ｃを介して、導電層４３ｃとＦＰＣ７７を電気的に接続する（図６（Ａ））。
接続体７６としては、様々な異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）及び異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）等を用いることができる。
本実施の形態では、トップエミッション型の発光素子を用いる例を示した。保護層７５側は表示面側であるため、保護層７５側から導電層４３ｃを露出し、ＦＰＣ７７と電気的に接続する場合は、表示領域とＦＰＣ７７を重ねることができず、ＦＰＣ７７を表示装置と重ねる領域に制限がある。一方、本発明の一態様では、樹脂層２３に感光性の材料を用い、かつ、導電層４３ｃにシリコンと反応することで金属シリサイドを形成する金属を用いることで、表示面とは反対側の面から金属シリサイド層２５ｃを露出することができる。そのため、金属シリサイド層２５ｃを介して、導電層４３ｃとＦＰＣ７７とを電気的に接続することができる。このような構成とすることで、ＦＰＣ７７を、表示面とは反対側に配置することができる。そのため、表示装置を電子機器に組み込む際に、ＦＰＣ７７を折り曲げるためのスペースを省くことができ、より小型化した電子機器を実現できる。
以上の工程により、トランジスタに金属酸化物が適用され、ＥＬ素子に塗り分け方式が適用された表示装置を作製することができる（図６（Ａ））。
また、図６（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）を用いて、導電層４３ｃ、シリコン層２５ｂ、及び金属シリサイド層２５ｃの位置関係を説明する。
図６（Ｂ１）、（Ｃ１）は、図５（Ａ）におけるトランジスタ４０側の分離面の上面図である。図６（Ｂ１）では、樹脂層２３、導電層４３ｃ、及び金属シリサイド層２５ｃを図示している。図６（Ｃ１）は、図６（Ｂ１）から樹脂層２３を除いた図である。
図６（Ｂ１）、（Ｃ１）に示すように、分離面には、複数の金属シリサイド層２５ｃが露出している。これら金属シリサイド層２５ｃは、樹脂層２３によって互いに電気的に絶縁されている。１つの金属シリサイド層２５ｃは、１つの導電層４３ｃと電気的に接続される。このような構成により、複数の導電層４３ｃをショートさせることなく、金属シリサイド層２５ｃを介して、外部から複数の導電層４３ｃに信号または電位を供給することができる。
図６（Ｂ２）、（Ｃ２）は、図５（Ｃ）におけるトランジスタ４０側の分離面の上面図である。図６（Ｂ２）では、樹脂層２３、導電層４３ｃ、シリコン層２５ｂ、及び金属シリサイド層２５ｃを図示している。図６（Ｃ２）は、図６（Ｂ２）から樹脂層２３を除いた図である。
図６（Ｂ２）、（Ｃ２）に示すように、分離面には、シリコン層２５ｂ及び複数の金属シリサイド層２５ｃが露出している。複数の金属シリサイド層２５ｃは、導電性の高い領域であり、シリコン層２５ｂは金属シリサイド層２５ｃよりも抵抗が高い領域である。つまり、複数の金属シリサイド層２５ｃは、シリコン層２５ｂによって互いに電気的に絶縁されているといえる。１つの金属シリサイド層２５ｃは、１つの導電層４３ｃと電気的に接続される。このような構成により、複数の導電層４３ｃをショートさせることなく、金属シリサイド層２５ｃを介して、外部から複数の導電層４３ｃに信号または電位を供給することができる。
［作製方法例２］
まず、作製方法例１と同様に、作製基板１４上に、シリコン層２５ａを形成する（図７（Ａ））。
次に、作製方法例１と同様に、第１の層２４を形成する（図７（Ａ））。
次に、作製方法例１と同様に、所望の形状に加工された膜を加熱し、樹脂層２３を形成する（図７（Ｂ））。図７（Ｂ）では、樹脂層２３が、シリコン層２５ａに達する開口を有する例を示す。
次に、作製方法例１と同様に、樹脂層２３上に、絶縁層３１を形成する（図７（Ｃ））。
次に、絶縁層３１上に、トランジスタ８０を形成する（図７（Ｃ）〜（Ｅ））。
ここではトランジスタ８０として、金属酸化物層８３と、２つのゲートを有するトランジスタを作製する場合を示す。
トランジスタ８０は、樹脂層２３の耐熱温度以下の温度で形成する。また、トランジスタ８０は、前述のポストベーク処理における加熱温度と同じ温度またはそれより低い温度で形成することが好ましい。
具体的には、まず、絶縁層３１上に導電層８１を形成する（図７（Ｃ））。導電層８１は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することで形成できる。
続いて、絶縁層８２を形成する（図７（Ｃ））。絶縁層８２は、絶縁層３１に用いることのできる無機絶縁膜を援用できる。
続いて、金属酸化物層８３を形成する（図７（Ｃ））。金属酸化物層８３は、金属酸化物膜を成膜した後、レジストマスクを形成し、当該金属酸化物膜をエッチングした後にレジストマスクを除去することで形成できる。金属酸化物層８３は、金属酸化物層４４に用いることのできる材料を援用できる。
続いて、絶縁層８４及び導電層８５を形成する（図７（Ｃ））。絶縁層８４は、絶縁層３１に用いることのできる無機絶縁膜を援用できる。絶縁層８４及び導電層８５は、絶縁層８４となる絶縁膜と、導電層８５となる導電膜とを成膜した後、レジストマスクを形成し、当該絶縁膜及び当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。
次に、金属酸化物層８３、絶縁層８４、及び導電層８５を覆う絶縁層３３を形成する（図７（Ｃ））。絶縁層３３は、絶縁層３１と同様の方法により形成することができる。
絶縁層３３は、水素を含むことが好ましい。絶縁層３３に含まれる水素が、絶縁層３３と接する金属酸化物層８３に拡散し、金属酸化物層８３の一部が低抵抗化する。金属酸化物層８３の一部が低抵抗領域として機能するため、トランジスタ８０のオン電流の増大及び電界効果移動度の向上が可能である。
絶縁層３１、絶縁層８２、及び絶縁層３３の、樹脂層２３の開口と重なる部分には、それぞれ開口を設ける（図７（Ｄ））。開口を設けることで、シリコン層２５ａが露出する。ここでは、絶縁層３１、絶縁層８２、及び絶縁層３３に、一括で開口を形成する例を示す。絶縁層３１、絶縁層８２、及び絶縁層３３には、それぞれ別の工程で開口を形成してもよい。また、２以上の絶縁層に同時に開口を形成してもよい。例えば、導電層８１を形成する前に、絶縁層３１に開口を形成してもよい。例えば、金属酸化物層８３を形成する前に、絶縁層８２に開口を形成してもよい。例えば、絶縁層３３に、金属酸化物層８３に達する開口を形成する工程で、樹脂層２３の開口と重なる部分にも開口を形成してもよい。
続いて、導電層８６ａ、導電層８６ｂ、及び導電層８６ｃを形成する（図７（Ｅ））。導電層８６ａ、導電層８６ｂ、及び導電層８６ｃは、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。導電層８６ａ及び導電層８６ｂは、それぞれ、絶縁層３３の開口を介して金属酸化物層８３と電気的に接続される。導電層８６ｃは、樹脂層２３、絶縁層３１、絶縁層８２、及び絶縁層３３にそれぞれ設けられた開口を介してシリコン層２５ａと接続される。
導電層８６ｃとなる導電膜の材料としては、シリコンと反応して金属シリサイドを形成することができる金属材料が好適である。当該導電膜の材料については、導電層４３ｃとなる導電膜の材料を参照できる。
以上のようにして、トランジスタ８０を作製できる（図７（Ｅ））。トランジスタ８０において、導電層８１の一部はゲートとして機能し、絶縁層８４の一部はゲート絶縁層として機能し、絶縁層８２の一部はゲート絶縁層として機能し、導電層８５の一部はゲートとして機能する。金属酸化物層８３はチャネル領域と低抵抗領域とを有する。チャネル領域は絶縁層８４を介して導電層８５と重なる。低抵抗領域は導電層８６ａと接続される部分と、導電層８６ｂと接続される部分と、を有する。
次に、絶縁層３３上に絶縁層３４から表示素子６０までを形成する（図８（Ａ））。これらの工程は作製方法例１を参照できる。
また、作製基板９１上に、剥離層である樹脂層９３を形成する（図８（Ｂ））。
剥離層に用いることができる材料は、例えば無機材料及び有機材料等が挙げられる。
無機材料としては、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、シリコンから選択された元素を含む金属、該元素を含む合金または該元素を含む化合物等を挙げることができる。
有機材料としては、樹脂層２３に用いることができる材料を参照できる。
本実施の形態では、剥離層として、樹脂層９３を用いる例を説明する。
樹脂層９３には、ポリイミド樹脂を用いることが好ましい。そのほか、樹脂層９３の材料及び形成方法については、樹脂層２３の記載を援用できる。
樹脂層９３の厚さは、０．０１μｍ以上１０μｍ未満であることが好ましく、０．１μｍ以上５μｍ以下であることがより好ましく、０．１μｍ以上３μｍ以下であることがより好ましく、０．５μｍ以上１μｍ以下であることがさらに好ましい。低粘度の溶液を用いることで、樹脂層９３を薄く形成することが容易となる。樹脂層９３を薄く形成することで、低コストで表示装置を作製できる。また、表示装置の軽量化及び薄型化が可能となる。また、表示装置の可撓性を高めることができる。ただし、これに限定されず、樹脂層９３の厚さは、１０μｍ以上としてもよい。例えば、樹脂層９３の厚さを１０μｍ以上２００μｍ以下としてもよい。樹脂層９３の厚さを１０μｍ以上とすることで、表示装置の剛性を高めることができるため好適である。
表示装置の表示面側に樹脂層９３が位置する場合、樹脂層９３は、可視光に対する透光性が高いことが好ましい。
作製基板９１については、作製基板１４の記載を援用できる。
次に、樹脂層９３上に絶縁層９５を形成する。次に、絶縁層９５上に、着色層９７及び遮光層９８を形成する（図８（Ｂ））。
絶縁層９５については、絶縁層３１の記載を援用できる。
着色層９７として、カラーフィルタ等を用いることができる。着色層９７は表示素子６０の表示領域と重なるように配置する。
遮光層９８として、ブラックマトリクス等を用いることができる。遮光層９８は、絶縁層３５と重なるように配置する。
次に、作製基板１４のシリコン層２５ａ等が形成されている面と、作製基板９１の樹脂層９３等が形成されている面と、接着層９９を用いて貼り合わせる（図８（Ｃ））。
次に、作製基板９１を介して樹脂層９３にレーザ光を照射する（図９（Ａ））。作製基板１４と作製基板９１はどちらを先に分離してもよい。ここでは、作製基板１４よりも先に作製基板９１を分離する例を示す。
次に、作製基板９１と絶縁層９５とを分離する（図９（Ｂ））。図９（Ｂ）では、作製基板９１と樹脂層９３の界面で分離が生じる例を示す。
なお、樹脂層９３中で分離が生じる場合もある。そのとき、作製基板９１上には樹脂層の一部が残存し、絶縁層９５側に残存する樹脂層９３は図９（Ａ）に比べて薄膜化される。
そして、露出した樹脂層９３（または絶縁層９５）と基板２２とを接着層１３を用いて貼り合わせる（図１０（Ａ））。
図１０（Ａ）において、表示素子６０の発光は、着色層９７及び樹脂層９３を通して、表示装置の外部に取り出される。そのため、樹脂層９３の可視光の透過率は高いことが好ましい。本発明の一態様の剥離方法では、樹脂層９３の厚さを薄くすることができる。そのため、樹脂層９３の可視光の透過率を高めることができる。
また、樹脂層９３を除去し、接着層１３を用いて絶縁層９５に基板２２を貼り合わせてもよい。樹脂層９３を除去する方法としては、アッシング等が挙げられる。
接着層１３には、接着層７５ｂに用いることができる材料を適用できる。
基板２２には、基板７５ａに用いることができる材料を適用できる。
次に、作製基板１４を介してシリコン層２５ａにレーザ光６５を照射する（図１０（Ｂ））。
図１０（Ｂ）に示すように、レーザ光６５が照射されることで、シリコン層２５ａに含まれるアモルファスシリコンが結晶化し、シリコン層２５ｂが形成される。シリコン層２５ｂは、例えば、ポリシリコンを含む。
そして、図１０（Ｂ）に示すように、レーザ光６５が照射されることで、導電層８６ｃに含まれる金属と、シリコン層２５ａに含まれるシリコンとが反応し、金属シリサイド層２５ｃが形成される。
レーザ光６５の照射により、シリコン層２５ａが加熱され、シリコン層２５ａから水素が放出される。
次に、作製基板１４と絶縁層３１とを分離する（図１１（Ａ）または図１１（Ｂ））。
図１１（Ａ）では、シリコン層２５ｂと樹脂層２３との界面及び作製基板１４と金属シリサイド層２５ｃとの界面で分離が生じる例を示す。トランジスタ４０側の分離面には、樹脂層２３と金属シリサイド層２５ｃが露出する。
図１１（Ｂ）では、シリコン層２５ｂ中及び金属シリサイド層２５ｃ中で分離が生じる例を示す。作製基板１４上にはシリコン層の一部（シリコン層２５ｄ）及び金属シリサイド層の一部（金属シリサイド層２５ｅ）が残存する。樹脂層２３及び導電層８６ｃ側に残存するシリコン層２５ｂ及び金属シリサイド層２５ｃは図１０（Ｂ）に比べて薄膜化されている。
図１１（Ａ）、（Ｂ）に示すように、トランジスタ８０側の分離面では、導電層８６ｃと接続された金属シリサイド層２５ｃが露出する。そのため、金属シリサイド層２５ｃを介して、外部から導電層８６ｃに信号または電位を供給することができる。
また、トランジスタ８０側の分離面にシリコン層２５ｂが残存することがある。しかし、シリコン層２５ｂは、金属シリサイド層２５ｃに比べて導電性が低いため、複数の導電層８６ｃが、シリコン層２５ｂを介してショートすることは抑制できる。そのため、トランジスタ８０側の分離面にシリコン層２５ｂが残存していても、シリコン層２５ｂを除去しなくてよく、工程数の増加を防止できる。
作製基板１４とトランジスタ８０とを分離することにより、表示装置１０を作製することができる（図１２（Ａ）、（Ｂ））。表示装置１０は、曲がった状態に保持することや、繰り返し曲げることなどが可能である。
図１２（Ａ）は、表示装置１０の上面図である。図１２（Ｂ）は、表示装置１０の表示部３８１の断面図及びＦＰＣ７７との接続部の断面図である。表示装置１０は、カラーフィルタ方式が適用されたトップエミッション構造である。
図１２（Ａ）、（Ｂ）に示す表示装置１０は、一対の基板（基板２２及び基板２９）を有する。基板２２側が表示装置の表示面側である。表示装置は、表示部３８１及び駆動回路部３８２を有する。表示装置にはＦＰＣ７７が貼り付けられている。
図１２（Ｂ）に示すように、分離により露出した樹脂層２３の表面に、接着層２８を用いて基板２９を貼り合わせてもよい。なお、基板２９及び接着層２８は、導電層８６ｃと重ならないように配置する。
そして、接続体７６及び金属シリサイド層２５ｃを介して、導電層８６ｃとＦＰＣ７７を電気的に接続する（図１２（Ｂ））。
本実施の形態では、トップエミッション型の発光素子を用いる例を示した。基板２２側は表示面側であるため、基板２２側から導電層８６ｃを露出し、ＦＰＣ７７と電気的に接続する場合は、表示領域とＦＰＣ７７を重ねることができず、ＦＰＣ７７を表示装置と重ねる領域に制限がある。一方、本発明の一態様では、樹脂層２３に感光性の材料を用い、かつ、導電層８６ｃにシリコンと反応することで金属シリサイドを形成する金属を用いることで、表示面とは反対側の面から金属シリサイド層２５ｃを露出することができる。そのため、金属シリサイド層２５ｃを介して、導電層８６ｃとＦＰＣ７７とを電気的に接続することができる。このような構成とすることで、ＦＰＣ７７を、表示面とは反対側に配置することができる。そのため、表示装置を電子機器に組み込む際に、ＦＰＣ７７を折り曲げるためのスペースを省くことができ、より小型化した電子機器を実現できる。
作製方法例２は、本発明の一態様の剥離方法を２回行ってフレキシブルデバイスを作製する例である。本発明の一態様では、フレキシブルデバイスを構成する機能素子等は、全て作製基板上で形成するため、精細度の高い表示装置を作製する場合においても、可撓性を有する基板には、高い位置合わせ精度が要求されない。よって、簡便に可撓性を有する基板を貼り付けることができる。
［変形例１］
図１３（Ａ）に示す表示装置は、カラーフィルタ方式が適用されたボトムエミッション構造である。図１３（Ａ）には、表示装置の表示部３８１の断面図、駆動回路部３８２の断面図、及びＦＰＣ７７との接続部の断面図を示す。
図１３（Ａ）に示す表示装置は、基板２９、接着層２８、金属シリサイド層２５ｃ、樹脂層２３、絶縁層３１、トランジスタ４０、トランジスタ５０、導電層４３ｃ、絶縁層３３、絶縁層３４、絶縁層３５、表示素子６０、接着層７５ｂ、基板７５ａ、及び着色層９７を有する。
図１３（Ａ）では、トランジスタ４０及びトランジスタ５０が、図６（Ａ）に示すトランジスタ４０の構成に加えて、ゲートとして機能する導電層４５を有する例を示す。
表示素子６０は、着色層９７側に光を射出する。
金属シリサイド層２５ｃ及び接続体７６を介して、ＦＰＣ７７と導電層４３ｃは電気的に接続する。ＦＰＣ７７との接続部の断面図において、絶縁層３５の端部が、表示装置の端部に露出しない例を示す。樹脂層２３は、島状の金属シリサイド層２５ｃと接していない部分を有する。
［変形例２］
図１３（Ｂ）に示す表示装置は、トランジスタ８０が、導電層８１及び絶縁層８２を有さない点で、図１２（Ｂ）に示す表示装置と異なる。
また、図１３（Ｂ）に示す表示装置は、樹脂層２３が、島状の金属シリサイド層２５ｃと接していない部分を有する点で、図１２（Ｂ）に示す表示装置と異なる。図１３（Ｂ）に示す表示装置は、導電層８６ｃと接する、島状の金属シリサイド層２５ｃを有する。
以上のように、本発明の一態様では、シリコン層を用いて、作製基板からトランジスタ等を分離することで、フレキシブルデバイスを作製することができる。
本発明の一態様では、感光性の材料を用いて樹脂層を作製することで、所望の形状の樹脂層を容易に形成することができる。また、本発明の一態様では、分離工程で、シリコン層に光を照射することで、樹脂層の開口と重なる領域に、金属シリサイド層を形成する。そして、分離面に金属シリサイド層を露出させ、当該金属シリサイド層を介して外部から導電層に信号または電位を供給する。したがって、表示面とは反対側の面で、外部接続端子と回路基板とを電気的に接続できる。表示装置を電子機器に組み込む際に、ＦＰＣ等を折り曲げるためのスペースを省くことができ、より小型化した電子機器を実現できる。
本発明の一態様では、トランジスタのチャネル形成領域に金属酸化物を用いることで、トランジスタの作製工程を低温で行うことができる。また、樹脂層を薄膜で耐熱性が低い層とすることができる。したがって、樹脂層の材料の選択の幅が広い、低コストで量産性が高い、大判基板を用いて行うことができる等のメリットを有する。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュール及び電子機器について、図１４を用いて説明する。
本発明の一態様により、曲面を有し、信頼性の高い電子機器を作製できる。また、本発明の一態様により、可撓性を有し、信頼性の高い電子機器を作製できる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
本発明の一態様の電子機器は、家屋もしくはビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。
図１４（Ａ）〜（Ｃ）に、湾曲した表示部７０００を有する電子機器の一例を示す。表示部７０００はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。なお、表示部７０００は可撓性を有していてもよい。
表示部７０００は、本発明の一態様の表示装置を用いて作製される。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い電子機器を提供できる。
図１４（Ａ）に携帯電話機の一例を示す。図１４（Ａ）に示す携帯電話機７１１０は、筐体７１０１、表示部７０００、操作ボタン７１０３、外部接続ポート７１０４、スピーカ７１０５、マイク７１０６、カメラ７１０７等を有する。
携帯電話機７１１０は、表示部７０００にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部７０００に触れることで行うことができる。
また、操作ボタン７１０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７０００に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
また、携帯電話機内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯電話機の向き（縦か横か）を判断して、表示部７０００の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部７０００を触れること、操作ボタン７１０３の操作、またはマイク７１０６を用いた音声入力等により行うこともできる。
図１４（Ｂ）に携帯情報端末の一例を示す。図１４（Ｂ）に示す携帯情報端末７２１０は、筐体７２０１及び表示部７０００を有する。さらに、操作ボタン、外部接続ポート、スピーカ、マイク、アンテナ、カメラ、またはバッテリ等を有していてもよい。表示部７０００にはタッチセンサを備える。携帯情報端末の操作は、指やスタイラスなどで表示部７０００に触れることで行うことができる。
本実施の形態で例示する携帯情報端末は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとしてそれぞれ用いることができる。本実施の形態で例示する携帯情報端末は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
携帯情報端末７２１０は、文字及び画像情報等をその複数の面に表示することができる。例えば、３つの操作ボタン７２０２を一の面に表示し、矩形で示す情報７２０３を他の面に表示することができる。図１４（Ｂ）では、携帯情報端末７２１０の上面に操作ボタン７２０２が表示され、携帯情報端末７２１０の側面に情報７２０３が表示される例を示す。なお、例えば携帯情報端末７２１０の側面に操作ボタン７２０２を表示し、例えば携帯情報端末７２１０の上面に情報７２０３を表示してもよい。また、携帯情報端末７２１０の３面以上に情報を表示してもよい。
情報７２０３の例としては、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知、電子メールや電話などの着信を知らせる表示、電子メールなどの題名もしくは送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報７２０３が表示されている位置に、情報の代わりに、操作ボタン、アイコンなどを表示してもよい。
図１４（Ｃ）にテレビジョン装置の一例を示す。テレビジョン装置７３００は、筐体７３０１に表示部７０００が組み込まれている。ここでは、スタンド７３０３により筐体７３０１を支持した構成を示している。
図１４（Ｃ）に示すテレビジョン装置７３００の操作は、筐体７３０１が備える操作スイッチや、別体のリモコン操作機７３１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作してもよい。リモコン操作機７３１１は、当該リモコン操作機７３１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７３１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
なお、テレビジョン装置７３００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１４（Ｄ）〜（Ｆ）に、可撓性を有し、曲げることのできる表示部７００１を有する携帯情報端末の一例を示す。
表示部７００１は、本発明の一態様の表示装置等を用いて作製される。例えば、曲率半径０．０１ｍｍ以上１５０ｍｍ以下で曲げることができる表示装置等を適用できる。また、表示部７００１はタッチセンサを備えていてもよく、指等で表示部７００１に触れることで携帯情報端末を操作することができる。本発明の一態様により、可撓性を有する表示部を備え、且つ信頼性の高い電子機器を提供できる。
図１４（Ｄ）に腕時計型の携帯情報端末の一例を示す。携帯情報端末７８００は、バンド７８０１、表示部７００１、入出力端子７８０２、操作ボタン７８０３等を有する。バンド７８０１は、筐体としての機能を有する。また、携帯情報端末７８００は、可撓性を有するバッテリ７８０５を搭載することができる。バッテリ７８０５は例えば表示部７００１またはバンド７８０１等と重ねて配置してもよい。
バンド７８０１、表示部７００１、及びバッテリ７８０５は可撓性を有する。そのため、携帯情報端末７８００を所望の形状に湾曲させることが容易である。
操作ボタン７８０３は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７８００に組み込まれたオペレーティングシステムにより、操作ボタン７８０３の機能を自由に設定することもできる。
また、表示部７００１に表示されたアイコン７８０４に指等で触れることで、アプリケーションを起動することができる。
また、携帯情報端末７８００は、通信規格に準拠した近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。
また、携帯情報端末７８００は入出力端子７８０２を有していてもよい。入出力端子７８０２を有する場合、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子７８０２を介して充電を行うこともできる。なお、本実施の形態で例示する携帯情報端末の充電動作は、入出力端子を介さずに非接触電力伝送により行ってもよい。
図１４（Ｅ）、（Ｆ）に、折りたたみ可能な携帯情報端末の一例を示す。図１４（Ｅ）では、表示部７００１が内側になるように折りたたんだ状態、図１４（Ｆ）では、表示部７００１が外側になるように折りたたんだ状態の携帯情報端末７６５０を示す。携帯情報端末７６５０は表示部７００１及び非表示部７６５１を有する。携帯情報端末７６５０を使用しない際に、表示部７００１が内側になるように折りたたむことで、表示部７００１の汚れ及び傷つきを抑制できる。なお、図１４（Ｅ）、（Ｆ）では携帯情報端末７６５０を２つ折りにした構成を示しているが、携帯情報端末７６５０は３つ折りにしてもよいし、４つ折り以上にしてもよい。また、携帯情報端末７６５０は、操作ボタン、外部接続ポート、スピーカ、マイク、アンテナ、カメラ、またはバッテリ等を有していてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
１０ 表示装置
１３ 接着層
１４ 作製基板
２２ 基板
２３ 樹脂層
２４ 第１の層
２５ａ シリコン層
２５ｂ シリコン層
２５ｃ 金属シリサイド層
２５ｄ シリコン層
２５ｅ 金属シリサイド層
２８ 接着層
２９ 基板
３１ 絶縁層
３２ 絶縁層
３３ 絶縁層
３４ 絶縁層
３５ 絶縁層
４０ トランジスタ
４１ 導電層
４３ａ 導電層
４３ｂ 導電層
４３ｃ 導電層
４４ 金属酸化物層
４５ 導電層
５０ トランジスタ
６０ 表示素子
６１ 導電層
６２ ＥＬ層
６３ 導電層
６５ レーザ光
７４ 絶縁層
７５ 保護層
７５ａ 基板
７５ｂ 接着層
７６ 接続体
７７ ＦＰＣ
８０ トランジスタ
８１ 導電層
８２ 絶縁層
８３ 金属酸化物層
８４ 絶縁層
８５ 導電層
８６ａ 導電層
８６ｂ 導電層
８６ｃ 導電層
９１ 作製基板
９３ 樹脂層
９５ 絶縁層
９７ 着色層
９８ 遮光層
９９ 接着層
３８１ 表示部
３８２ 駆動回路部
７０００ 表示部
７００１ 表示部
７１０１ 筐体
７１０３ 操作ボタン
７１０４ 外部接続ポート
７１０５ スピーカ
７１０６ マイク
７１０７ カメラ
７１１０ 携帯電話機
７２０１ 筐体
７２０２ 操作ボタン
７２０３ 情報
７２１０ 携帯情報端末
７３００ テレビジョン装置
７３０１ 筐体
７３０３ スタンド
７３１１ リモコン操作機
７６５０ 携帯情報端末
７６５１ 非表示部
７８００ 携帯情報端末
７８０１ バンド
７８０２ 入出力端子
７８０３ 操作ボタン
７８０４ アイコン
７８０５ バッテリ

Claims (11)

  1. 作製基板上に、シリコン層を形成する工程、
    前記シリコン層上に、樹脂層を形成する工程、
    前記樹脂層上に、トランジスタを形成する工程、
    前記シリコン層上及び前記樹脂層上に、導電層を形成する工程、及び、
    前記作製基板と前記トランジスタとを分離する工程を有し、
    前記樹脂層は、前記シリコン層上に開口を有し、
    前記導電層は、前記樹脂層の開口を介して前記シリコン層と接し、
    前記分離する工程では、前記シリコン層に光が照射されることにより、前記シリコン層に含まれるシリコンと、前記導電層に含まれる金属とが反応し、金属シリサイド層が形成される、半導体装置の作製方法。
  2. 請求項１において、
    前記導電層は、ニッケル、コバルト、モリブデン、チタン、タングステン、バナジウム、ニオブ、レニウム、パラジウム、プラチナ、エルビウム、及びマグネシウムのうち一つまたは複数を含む、半導体装置の作製方法。
  3. 請求項１または２において、
    前記導電層は、前記トランジスタが有する電極と同一の材料及び同一の工程で形成される、半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記光の波長領域は、１８０ｎｍ以上４５０ｎｍ以下を有する、半導体装置の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記シリコン層は、水素を含み、
    前記分離する工程では、前記シリコン層に光が照射されることにより、前記シリコン層が水素を放出する、半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一において、
    前記シリコン層として、水素化アモルファスシリコン層を形成する、半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一において、
    前記光は、線状レーザを用いて照射される、半導体装置の作製方法。
  8. 請求項１乃至７のいずれか一において、
    前記樹脂層の厚さは、０．１μｍ以上５μｍ以下である、半導体装置の作製方法。
  9. 請求項１乃至８のいずれか一において、
    前記光は、前記作製基板側から、前記シリコン層に照射される、半導体装置の作製方法。
  10. 請求項１乃至９のいずれか一において、
    前記トランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置の作製方法。
  11. 請求項１乃至１０のいずれか一において、
    前記分離する工程では、前記金属シリサイド層が露出し、
    前記分離する工程の後に、露出した前記金属シリサイド層と回路基板とを電気的に接続させる、半導体装置の作製方法。
JP2018002319A 2017-01-12 2018-01-11 半導体装置の作製方法 Active JP7004452B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017003050 2017-01-12
JP2017003050 2017-01-12

Publications (2)

Publication Number Publication Date
JP2018113446A true JP2018113446A (ja) 2018-07-19
JP7004452B2 JP7004452B2 (ja) 2022-01-21

Family

ID=62783479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018002319A Active JP7004452B2 (ja) 2017-01-12 2018-01-11 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US10170600B2 (ja)
JP (1) JP7004452B2 (ja)
KR (1) KR20180083253A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022543547A (ja) * 2020-07-14 2022-10-13 シャンハイ センスタイム インテリジェント テクノロジー カンパニー リミテッド 画像処理方法及び装置、電子機器、記憶媒体並びにプログラム製品
WO2023053500A1 (ja) * 2021-09-30 2023-04-06 ソニーグループ株式会社 表示モジュールの製造方法および表示モジュール

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US20180090720A1 (en) * 2016-09-27 2018-03-29 Universal Display Corporation Flexible OLED Display Module
CN107994129B (zh) * 2017-11-20 2019-11-22 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的制备方法
CN109904198B (zh) * 2019-02-22 2021-11-02 京东方科技集团股份有限公司 一种器件及制作方法、显示面板及制作方法和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP2008135437A (ja) * 2006-11-27 2008-06-12 Seiko Epson Corp 剥離方法、半導体デバイス及び電子機器
JP2009135454A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010165673A (ja) * 2008-12-17 2010-07-29 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2010206040A (ja) * 2009-03-05 2010-09-16 Casio Computer Co Ltd 薄膜素子およびその製造方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
WO2017178919A1 (ja) * 2016-04-12 2017-10-19 株式会社半導体エネルギー研究所 剥離方法及びフレキシブルデバイスの作製方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6490901B2 (ja) 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
KR102104608B1 (ko) 2013-05-16 2020-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법
KR102133433B1 (ko) 2013-05-24 2020-07-14 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법
KR102411905B1 (ko) 2013-12-02 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
JP6354338B2 (ja) 2014-05-30 2018-07-11 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法
WO2016151429A1 (en) 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
KR102494418B1 (ko) 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
US10586817B2 (en) * 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
JP6981812B2 (ja) * 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018042284A1 (en) * 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10369664B2 (en) * 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP2008135437A (ja) * 2006-11-27 2008-06-12 Seiko Epson Corp 剥離方法、半導体デバイス及び電子機器
JP2009135454A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010165673A (ja) * 2008-12-17 2010-07-29 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2010206040A (ja) * 2009-03-05 2010-09-16 Casio Computer Co Ltd 薄膜素子およびその製造方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
WO2017178919A1 (ja) * 2016-04-12 2017-10-19 株式会社半導体エネルギー研究所 剥離方法及びフレキシブルデバイスの作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022543547A (ja) * 2020-07-14 2022-10-13 シャンハイ センスタイム インテリジェント テクノロジー カンパニー リミテッド 画像処理方法及び装置、電子機器、記憶媒体並びにプログラム製品
WO2023053500A1 (ja) * 2021-09-30 2023-04-06 ソニーグループ株式会社 表示モジュールの製造方法および表示モジュール

Also Published As

Publication number Publication date
JP7004452B2 (ja) 2022-01-21
US20180197975A1 (en) 2018-07-12
KR20180083253A (ko) 2018-07-20
US10170600B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
JP6965010B2 (ja) フレキシブルデバイスの作製方法
JP6882061B2 (ja) 表示装置
US11296132B2 (en) Peeling method and manufacturing method of flexible device
KR102588708B1 (ko) 박리 방법, 표시 장치, 모듈, 및 전자 기기
JP6874071B2 (ja) フレキシブルデバイスの作製方法
JP7004452B2 (ja) 半導体装置の作製方法
US10185190B2 (en) Display device, module, and electronic device
JP7029010B2 (ja) 半導体装置の作製方法
JP2017188626A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201228

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211229

R150 Certificate of patent or registration of utility model

Ref document number: 7004452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150