JP6874071B2 - フレキシブルデバイスの作製方法 - Google Patents

フレキシブルデバイスの作製方法 Download PDF

Info

Publication number
JP6874071B2
JP6874071B2 JP2019143496A JP2019143496A JP6874071B2 JP 6874071 B2 JP6874071 B2 JP 6874071B2 JP 2019143496 A JP2019143496 A JP 2019143496A JP 2019143496 A JP2019143496 A JP 2019143496A JP 6874071 B2 JP6874071 B2 JP 6874071B2
Authority
JP
Japan
Prior art keywords
layer
substrate
conductive layer
insulating layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019143496A
Other languages
English (en)
Other versions
JP2019195107A (ja
Inventor
山崎　舜平
舜平 山崎
順平 谷中
順平 谷中
清治 保本
清治 保本
正勝 大野
正勝 大野
広樹 安達
広樹 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019195107A publication Critical patent/JP2019195107A/ja
Application granted granted Critical
Publication of JP6874071B2 publication Critical patent/JP6874071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Fish Paste Products (AREA)
  • External Artificial Organs (AREA)

Description

本発明の一態様は、剥離方法及びフレキシブルデバイスの作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野と
しては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、
入力装置（例えば、タッチセンサなど）、入出力装置（例えば、タッチパネルなど）、そ
れらの駆動方法、またはそれらの製造方法を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様
である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等
を含む）、及び電子機器は半導体装置を有している場合がある。
有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や、液晶素子が適用された
表示装置が知られている。そのほか、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔ
ｉｎｇ Ｄｉｏｄｅ）等の発光素子を備える発光装置、電気泳動方式などにより表示を行
う電子ペーパなども、表示装置の一例として挙げることができる。
有機ＥＬ素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持した
ものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得る
ことができる。このような有機ＥＬ素子が適用された表示装置は、薄型、軽量、高コント
ラストで且つ低消費電力な表示装置を実現できる。
また、可撓性を有する基板（フィルム）上に、トランジスタなどの半導体素子や、有機Ｅ
Ｌ素子などの表示素子を形成することによりフレキシブルな表示装置が実現できる。
特許文献１では、犠牲層を介して耐熱性樹脂層及び電子素子が設けられた支持基板にレー
ザ光を照射して、耐熱性樹脂層をガラス基板から剥離することで、フレキシブルな表示装
置を作製する方法が開示されている。
特開２０１５−２２３８２３号公報
本発明の一態様は、新規な剥離方法を提供することを課題の一つとする。本発明の一態様
は、低コストで量産性の高い剥離方法を提供することを課題の一つとする。本発明の一態
様は、大判基板を用いて剥離を行うことを課題の一つとする。
本発明の一態様は、新規なフレキシブルデバイスの作製方法を提供することを課題の一つ
とする。本発明の一態様は、信頼性の高いフレキシブルデバイスの作製方法を提供するこ
とを課題の一つとする。本発明の一態様は、フレキシブルデバイスを低温で作製すること
を課題の一とする。本発明の一態様は、作製工程が簡略化されたフレキシブルデバイスの
作製方法を提供することを課題の一つとする。本発明の一態様は、低コストで量産性の高
いフレキシブルデバイスの作製方法を提供することを課題の一つとする。本発明の一態様
は、大判基板を用いてフレキシブルデバイスを作製することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は
、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求
項の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、作製基板上に、感光性及び熱硬化性を有する材料を用いて、厚さ０．
１μｍ以上３μｍ以下の第１の層を形成し、フォトリソグラフィ法を用いて、第１の層に
開口を形成することで、開口を有する樹脂層を形成し、樹脂層の開口と重なるようにシリ
コン層を形成し、樹脂層上に、金属酸化物を有するトランジスタを形成し、トランジスタ
のソースまたはドレインと同じ工程で形成される導電層を、シリコン層上に形成し、樹脂
層及びシリコン層にレーザを用いて光を照射し、トランジスタ及び導電層と、作製基板と
を分離する、フレキシブルデバイスの作製方法である。
また、上記態様において、シリコン層として、光が照射されることで水素を放出する機能
を有するシリコン層を形成してもよい。
また、上記態様において、シリコン層として、水素化アモルファスシリコン層を形成して
もよい。
また、上記態様において、レーザを用いて、作製基板側から、樹脂層及びシリコン層に光
を照射してもよい。
また、本発明の一態様は、作製基板上に、感光性及び熱硬化性を有する材料を用いて、厚
さ０．１μｍ以上３μｍ以下の第１の層を形成し、フォトリソグラフィ法を用いて、第１
の層に開口を形成することで、開口を有する樹脂層を形成し、樹脂層の開口と重なるよう
に酸化物層を形成し、樹脂層上に、金属酸化物を有するトランジスタを形成し、トランジ
スタのソースまたはドレインと同じ工程で形成される導電層を、酸化物層上に形成し、樹
脂層及び酸化物層にレーザを用いて光を照射し、トランジスタ及び導電層と、作製基板と
を分離する、フレキシブルデバイスの作製方法である。
また、上記態様において、酸化物層として、インジウムと、亜鉛と、アルミニウム、ガリ
ウム、イットリウム、またはスズと、を有する酸化物層を形成してもよい。
また、上記態様において、レーザを用いて、作製基板側から、樹脂層及び酸化物層に光を
照射してもよい。
また、上記態様において、レーザとして、線状レーザを用いてもよい。
また、上記態様において、粘度が５ｃＰ以上１００ｃＰ未満の溶液を用いて、第１の層を
形成してもよい。
また、上記態様において、スピンコータを用いて、第１の層を形成してもよい。
また、上記態様において、第１の層を第１の温度で加熱することで、樹脂層を形成し、第
１の温度よりも低い温度で、トランジスタを作製してもよい。
本発明の一態様により、新規な剥離方法を提供することができる。本発明の一態様により
、低コストで量産性が高い剥離方法を提供することができる。本発明の一態様により、大
判基板を用いて剥離を行うことができる。
本発明の一態様により、新規なフレキシブルデバイスの作製方法を提供することができる
。本発明の一態様により、信頼性の高いフレキシブルデバイスの作製方法を提供すること
ができる。本発明の一態様により、フレキシブルデバイスを低温で作製することができる
。本発明の一態様により、作製工程が簡略化されたフレキシブルデバイスの作製方法を提
供することができる。本発明の一態様により、低コストで量産性の高いフレキシブルデバ
イスの作製方法を提供することができる。本発明の一態様により、大判基板を用いてフレ
キシブルデバイスを作製することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は
、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から
、これら以外の効果を抽出することが可能である。
フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの一例を示す図。 フレキシブルデバイスの一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 フレキシブルデバイスの一例を示す図。 フレキシブルデバイスの一例を示す図。 フレキシブルデバイスの一例を示す図。 フレキシブルデバイスの一例を示す図。 フレキシブルデバイスの作製方法の一例を示す図。 電子機器の一例を示す図。 実施例１の加工部材及び剥離後の部材を示す図。 実施例１の結果を示す写真。 実施例１の結果を示す写真。 実施例１の結果を示す写真。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同
一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の
機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じ
て、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」
という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「
絶縁層」という用語に変更することが可能である。
（実施の形態１）
本実施の形態では、本発明の一態様の剥離方法及びフレキシブルデバイス及びその作製方
法について説明する。
本発明の一態様は、作製基板上に、感光性及び熱硬化性を有する材料を用いて、厚さ０．
１μｍ以上３μｍ以下の第１の層を形成し、フォトリソグラフィ法を用いて、第１の層に
開口を形成することで、開口を有する樹脂層を形成し、樹脂層の開口と重なるように第２
の層を形成し、樹脂層上に、酸化物半導体を有するトランジスタを形成し、トランジスタ
のソースまたはドレインと同じ工程で形成される導電層を、第２の層上に形成し、樹脂層
及び第２の層にレーザを用いて光を照射し、トランジスタ及び導電層と、作製基板と、を
分離する、フレキシブルデバイスの作製方法である。なお、第２の層として、シリコン層
または酸化物層とすることができる。
本明細書等において、酸化物半導体を金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と呼ぶ場合
がある。
本発明の一態様では、レーザを用いて第２の層に光を照射する。第２の層がシリコン層で
ある場合、第２の層は、光を吸収して加熱されることで、水素を放出する。例えば、水素
はガス状に放出される。ガス状の水素は、第２の層中または第２の層表面にバブル状の領
域（または、脆弱領域もしくは空洞を有する領域）を形成することがある。
第２の層に光を照射し、第２の層から水素を放出させることで、第２の層と当該第２の層
と接する層との密着性が低下し、当該２つの層の界面で分離を生じさせることができる。
または、第２の層から水素を放出させることで、第２の層自体が破断し、第２の層中で分
離を生じさせることができる。
また、第２の層が酸化物層である場合でも、レーザを用いて酸化物層に光を照射すること
により、第２の層と当該第２の層と接する層との密着性が低下し、当該２つの層の界面で
分離を生じさせることができる。または、第２の層自体が破断し、第２の層中で分離を生
じさせることができる。
本発明の一態様では、トランジスタのチャネル形成領域には、酸化物半導体を用いる。酸
化物半導体を用いることで、低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕ
ｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ））を用いる場合よりも、プロセスの最高温度を低くす
ることができる。
トランジスタのチャネル形成領域にＬＴＰＳを用いる場合、５００℃から５５０℃程度の
温度をかける必要があるため、樹脂層に耐熱性が求められる。また、レーザ結晶化の工程
でのダメージを緩和するため、樹脂層の厚膜化が必要となる。
一方、酸化物半導体を用いたトランジスタは、３５０℃以下、さらには３００℃以下で形
成することができる。そのため、樹脂層に高い耐熱性は求められない。したがって、樹脂
層の耐熱温度を低くすることができ、材料の選択の幅が広がる。また、酸化物半導体を用
いたトランジスタは、レーザ結晶化の工程が不要であるため、樹脂層の厚さを薄くするこ
とができる。樹脂層に高耐熱性が要求されず、薄膜化できることで、デバイス作製の大幅
なコストダウンが期待できる。また、ＬＴＰＳを用いる場合に比べて、工程が簡略化でき
好ましい。
本発明の一態様では、樹脂層の耐熱温度以下の温度で、トランジスタ等を形成する。ここ
で、樹脂層の耐熱性は、例えば、加熱による重量減少率、具体的には５％重量減少温度（
過熱後に樹脂層の重量が５％減少する場合の加熱温度）等で評価できる。樹脂層の５％重
量減少温度は、４５０℃以下が好ましく、４００℃以下がより好ましく、４００℃未満が
より好ましく、３５０℃未満がさらに好ましい。例えば、トランジスタは、３５０℃以下
、さらには３００℃以下の温度で作製する。
本発明の一態様では、線状レーザを用いてレーザ光を照射する。ＬＴＰＳ等の製造ライン
のレーザ装置を使用することができるため、これらの装置の有効利用が可能である。線状
レーザは、矩形長尺状に集光（線状レーザビームに成形）して、樹脂層及び第２の層に光
を照射する。これにより、トランジスタと作製基板とを分離することができるようになる
。
本発明の一態様では、感光性の材料を用いて樹脂層を作製する。感光性の材料を用いるこ
とで、所望の形状の樹脂層を容易に形成することができる。例えば、樹脂層に、開口を形
成することが容易である。
例えば、樹脂層に開口を形成し、開口を覆うように第２の層および導電層を配置すること
で、導電層を作製基板から分離させて、一部が露出した電極（裏面電極、貫通電極ともい
う）を形成することができる。当該電極は、外部接続端子として用いることもできる。
本実施の形態では、樹脂層に形成された開口を介して、外部接続端子とフレキシブルプリ
ント基板（ＦＰＣ）等の回路基板とを電気的に接続する例を示す。
本発明の一態様の剥離方法を用いて、フレキシブルデバイスを作製することができる。以
下では、図１乃至図１４を用いて、本発明の一態様のフレキシブルデバイス及びその作製
方法について、具体的に説明する。ここでは、フレキシブルデバイスとして、トランジス
タ及び有機ＥＬ素子を有する表示装置（アクティブマトリクス型の有機ＥＬ表示装置とも
いう）を作製する場合を例に挙げて説明する。当該表示装置は、基板に可撓性を有する材
料を用いることで、折り曲げ可能な（Ｆｏｌｄａｂｌｅ）有機ＥＬ表示装置とすることが
できる。
なお、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、
化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真
空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等
を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ
）法や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶ
Ｄ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法を使ってもよい。
表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、
スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドク
ターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法に
より形成することができる。
表示装置を構成する薄膜を加工する際には、リソグラフィ法等を用いて加工することがで
きる。または、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。また
は、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工しても
よい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、
エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有す
る薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、
がある。
リソグラフィ法において光を用いる場合、露光に用いる光は、例えばｉ線（波長３６５ｎ
ｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光
を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を
用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用い
る光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線
を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極
端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好まし
い。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマ
スクは不要である。
薄膜のエッチングには、ドライエッチング法、ウエットエッチング法、サンドブラスト法
などを用いることができる。
［作製方法例１］
まず、作製基板１４上に、感光性及び熱硬化性を有する材料を用いて、第１の層２４を形
成する（図１（Ａ））。
具体的には、感光性及び熱硬化性を有する材料を、厚さ０．１μｍ以上３μｍ以下となる
よう成膜する。
本発明の一態様では、第１の層２４として感光性を有する材料を用いるため、光を用いた
リソグラフィ法により、一部を除去することができる。具体的には、材料を成膜した後に
溶媒を除去するための熱処理（プリベーク処理ともいう）を行い、その後フォトマスクを
用いて露光を行う。続いて、現像処理を施すことで、不要な部分を除去し、さらに加熱（
ポストベーク処理ともいう）を行うことにより、開口を有する樹脂層２３を形成すること
ができる。図１（Ｂ）では、樹脂層２３に作製基板１４に達する開口を設ける例を示す。
なお、上記加熱（ポストベーク処理）により、樹脂層２３中の脱ガス成分（例えば、水素
、水等）を低減することができる。特に、樹脂層２３上に形成する各層の作製温度よりも
高い温度で加熱することが好ましい。例えば、トランジスタの作製温度が３５０℃までで
ある場合、樹脂層２３となる膜を３５０℃より高く４５０℃以下で加熱することが好まし
く、４００℃以下がより好ましく、４００℃未満がさらに好ましく、３７５℃未満がさら
に好ましい。これにより、トランジスタの作製工程における、樹脂層２３からの脱ガスを
大幅に抑制することができる。
第１の層２４は、スピンコータを用いて形成することが好ましい。スピンコート法を用い
ることで、大判基板に薄い膜を均一に形成することができる。
第１の層２４は、粘度が５ｃＰ以上５００ｃＰ未満、好ましくは５ｃＰ以上１００ｃＰ未
満、より好ましくは１０ｃＰ以上５０ｃＰ以下の溶液を用いて形成することが好ましい。
溶液の粘度が低いほど、塗布が容易となる。また、溶液の粘度が低いほど、気泡の混入を
抑制でき、良質な膜を形成できる。
樹脂層２３は、可撓性を有する。作製基板１４は、樹脂層２３よりも可撓性が低い。
樹脂層２３には、感光性のポリイミド樹脂（ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｅ ｐｏｌｙ
ｉｍｉｄｅ、ＰＳＰＩともいう）を有することが好ましい。
そのほか、樹脂層２３に用いることができる感光性及び熱硬化性を有する材料としては、
例えば、アクリル樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキ
サン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等が挙げられる。
樹脂層２３の厚さは、０．０１μｍ以上１０μｍ未満であることが好ましく、０．１μｍ
以上３μｍ以下であることがより好ましく、０．５μｍ以上１μｍ以下であることがさら
に好ましい。低粘度の溶液を用いることで、樹脂層２３を薄く形成することが容易となる
。
そのほか、樹脂層２３の形成方法としては、ディップ、スプレー塗布、インクジェット、
ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロ
ールコート、カーテンコート、ナイフコート等が挙げられる。
樹脂層２３の熱膨張係数は、０．１ｐｐｍ／℃以上２０ｐｐｍ／℃以下であることが好ま
しく、０．１ｐｐｍ／℃以上１０ｐｐｍ／℃以下であることがより好ましい。樹脂層２３
の熱膨張係数が低いほど、加熱により、トランジスタ等が破損することを抑制できる。
表示装置の表示面側に樹脂層２３が位置する場合、樹脂層２３は、可視光に対する透光性
が高いことが好ましい。
作製基板１４は、搬送が容易となる程度に剛性を有し、かつ作製工程にかかる温度に対し
て耐熱性を有する。作製基板１４に用いることができる材料としては、例えば、ガラス、
石英、セラミック、サファイヤ、樹脂、半導体、金属または合金などが挙げられる。ガラ
スとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ
酸ガラス等が挙げられる。
続いて、第２の層４７を形成する（図１（Ｃ））。第２の層４７は、シリコン膜を成膜し
た後、レジストマスクを形成し、当該シリコン膜をエッチングした後にレジストマスクを
除去することにより形成できる。
第２の層４７としては、例えば加熱により水素が放出されるシリコン層を用いることがで
きる。特に、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いることが好ましい。
水素化アモルファスシリコン膜は、例えばＳｉＨ４を成膜ガスに含むプラズマＣＶＤ法に
より成膜することができる。また、第２の層４７には、結晶性を有するシリコン層を用い
てもよい。第２の層４７に水素を多く含有させるため、第２の層４７の形成後に水素を含
む雰囲気下で加熱処理をしてもよい。
例えば、ガリウムまたはヒ素等の不純物を成膜ガスに含むことで、成膜時に、第２の層４
７に不純物を含ませることができる。または、第２の層４７の形成後に、当該不純物を添
加することにより、第２の層４７を低抵抗化することができる。不純物の添加には、例え
ば、イオンドーピング法又はイオン注入法を用いることができる。具体的には、リンまた
はヒ素等を添加することで、ｎ型化することができる。ホウ素、アルミニウム、またはガ
リウム等を添加することで、ｐ型化することができる。また、第２の層４７は、導電性が
高いことが好ましい。
なお、第２の層がシリコン層である場合、以降で説明する、レーザ光を照射する前に行わ
れる各工程は、第２の層４７から水素が放出されにくい温度で行われることが好ましい。
これにより、レーザ光を照射する前に第２の層４７が剥離される等の不具合を防止し、歩
留まりの低下を抑制できる。
また、第２の層４７として、酸化物絶縁層、酸化物導電層（不純物準位を有する酸化物半
導体層を含む）、及び酸化物半導体層などの酸化物層を用いることができる。特に、酸化
物半導体層及び酸化物導電層は、酸化シリコン層等の酸化物絶縁層に比べてバンドギャッ
プが狭く、光を吸収しやすいため好ましい。さらに、第２の層４７を酸化物導電層とすれ
ば、第２の層４７を、外部接続端子として用いることができる電極として機能させること
ができるため好ましい。酸化物導電層は、酸化物半導体層を低抵抗化させることにより形
成することができる。
酸化物半導体は、膜中の酸素欠損、及び膜中の水素、水等の不純物濃度のうち少なくとも
一方によって、抵抗を制御することができる半導体材料である。そのため、酸化物半導体
層へ酸素欠損及び不純物濃度の少なくとも一方が増加する処理、または酸素欠損及び不純
物濃度の少なくとも一方が低減する処理を選択することによって、酸化物半導体層の有す
る抵抗率を制御することができる。
具体的には、プラズマ処理を用いて、酸化物半導体層の抵抗率を制御することができる。
例えば、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、ボロン、リン、及び窒素の中
から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。プラズマ処理
は、例えば、Ａｒ雰囲気下、Ａｒと窒素の混合ガス雰囲気下、Ａｒと水素の混合ガス雰囲
気下、アンモニア雰囲気下、Ａｒとアンモニアの混合ガス雰囲気下、または窒素雰囲気下
等で行うことができる。これにより、酸化物半導体層のキャリア密度を高め、抵抗率を低
くすることができる。
または、イオン注入法、イオンドーピング法、もしくはプラズマイマージョンイオンイン
プランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体層に
注入して、酸化物半導体層の抵抗率を低くすることができる。
または、水素及び窒素のうち少なくとも一方を含む膜を酸化物半導体層に接して形成し、
当該膜から酸化物半導体層に水素及び窒素のうち少なくとも一方を拡散させる方法を用い
ることができる。これにより、酸化物半導体層のキャリア密度を高め、抵抗率を低くする
ことができる。
フレキシブルデバイスの作製工程で加熱処理を行う場合、酸化物半導体層が加熱されるこ
とで、酸化物半導体層から酸素が放出され、酸素欠損が増えることがある。これにより、
酸化物半導体層の抵抗率を低くすることができる。
また、作製基板から酸化物半導体層を剥離するために、酸化物半導体層にレーザを照射す
ることで、酸化物半導体層から酸素が放出され、酸素欠損が増えることがある。これによ
り、酸化物半導体層の抵抗率を低くすることができる。
なお、このように、酸化物半導体層を用いて形成された酸化物導電層は、キャリア密度が
高く低抵抗な酸化物半導体層、導電性を有する酸化物半導体層、または導電性の高い酸化
物半導体層ということもできる。
第２の層４７には、例えば、Ｉｎ−Ｍ−Ｚｎ系酸化物層（Ｍは、Ａｌ、Ｇａ、Ｙ、または
Ｓｎ）を適用することができる。特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物層を用いることが好ま
しい。
または、酸化インジウム、インジウム錫酸化物（ＩＴＯ）、タングステンを含むインジウ
ム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、
チタンを含むＩＴＯ、インジウム亜鉛酸化物、酸化亜鉛（ＺｎＯ）、ガリウムを添加した
ＺｎＯ、またはシリコンを含むＩＴＯ等の酸化物導電層を用いてもよい。
第２の層４７の厚さは、例えば、１ｎｍ以上２００ｎｍ以下であることが好ましく、５ｎ
ｍ以上１００ｎｍ以下であることがより好ましい。
次に、樹脂層２３上に、絶縁層３１を形成する（図１（Ｄ））。
絶縁層３１は、樹脂層２３の耐熱温度以下の温度で形成する。また、前述のポストベーク
処理における加熱温度より低い温度で形成することが好ましい。
絶縁層３１は、樹脂層２３に含まれる不純物が、後に形成するトランジスタや表示素子に
拡散することを防ぐバリア層として用いることができる。例えば、絶縁層３１は、樹脂層
２３を加熱した際に、樹脂層２３に含まれる水分等がトランジスタや表示素子に拡散する
ことを防ぐ機能を有することが好ましい。そのため、絶縁層３１は、バリア性が高いこと
が好ましい。
絶縁層３１としては、例えば、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、
窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などの無機絶縁膜を用い
ることができる。また、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、
酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム
膜、及び酸化ネオジム膜等を用いてもよい。また、上述の絶縁膜を２以上積層して用いて
もよい。特に、樹脂層２３上に窒化シリコン膜を形成し、窒化シリコン膜上に酸化シリコ
ン膜を形成することが好ましい。
絶縁層３１に無機絶縁膜を用いる場合、形成時の温度は、室温（２５℃）以上３５０℃以
下が好ましく、１００℃以上３００℃以下がさらに好ましい。
樹脂層２３の表面に凹凸がある場合、絶縁層３１は当該凹凸を被覆することが好ましい。
絶縁層３１は、当該凹凸を平坦化する平坦化層としての機能を有していてもよい。例えば
、絶縁層３１として、有機絶縁材料と無機絶縁材料を積層して用いることが好ましい。有
機絶縁材料としては、樹脂層２３に用いることができる樹脂が挙げられる。
絶縁層３１に有機絶縁膜を用いる場合、形成時の温度は、室温以上３５０℃以下が好まし
く、室温以上３００℃以下がさらに好ましい。
次に、絶縁層３１上に、トランジスタ４０を形成する（図１（Ｄ）および図２（Ａ）、（
Ｂ））。
表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトラン
ジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジ
スタとしてもよい。また、トップゲート構造またはボトムゲート構造のいずれのトランジ
スタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
ここではトランジスタ４０として、酸化物半導体層４４を有する、ボトムゲート構造のト
ランジスタを作製する場合を示す。
本発明の一態様において、トランジスタの半導体には、酸化物半導体を用いる。シリコン
よりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トラン
ジスタのオフ状態における電流を低減できるため好ましい。
トランジスタ４０は、樹脂層２３の耐熱温度以下の温度で形成する。また、前述のポスト
ベーク処理における加熱温度より低い温度で形成することが好ましい。
具体的には、まず、絶縁層３１上に導電層４１を形成する（図１（Ｄ））。導電層４１は
、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジ
ストマスクを除去することで形成できる。
導電膜の形成時の温度は、室温以上３５０℃以下が好ましく、室温以上３００℃以下がさ
らに好ましい。
表示装置が有する導電層には、それぞれ、アルミニウム、チタン、クロム、ニッケル、銅
、イットリウム、ジルコニウム、モリブデン、銀、タンタル、もしくはタングステン等の
金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができ
る。または、酸化インジウム、ＩＴＯ、タングステンを含むインジウム酸化物、タングス
テンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、チタンを含むＩＴＯ
、インジウム亜鉛酸化物、ＺｎＯ、ガリウムを添加したＺｎＯ、またはシリコンを含むイ
ンジウム錫酸化物等の透光性を有する導電性材料を用いてもよい。また、不純物元素を含
有させる等して低抵抗化させた、多結晶シリコンもしくは酸化物半導体等の半導体、また
はニッケルシリサイド等のシリサイドを用いてもよい。また、グラフェンを含む膜を用い
ることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む
膜を還元して形成することができる。また、不純物元素を含有させた酸化物半導体等の半
導体を用いてもよい。または、銀、カーボン、もしくは銅等の導電性ペースト、またはポ
リチオフェン等の導電性ポリマーを用いて形成してもよい。導電性ペーストは、安価であ
り、好ましい。導電性ポリマーは、塗布しやすく、好ましい。
続いて、絶縁層３２を形成する（図１（Ｄ））。絶縁層３２は、絶縁層３１に用いること
のできる無機絶縁膜を援用できる。
続いて、絶縁層３１及び絶縁層３２の、樹脂層２３の開口と重なる部分に、それぞれ開口
を設ける（図２（Ａ））。ここでは、絶縁層３１及び絶縁層３２に、一括で開口を形成す
る例を示す。絶縁層３１及び絶縁層３２には、それぞれ別の工程で、開口を形成してもよ
い。例えば、導電層４１を形成する前に、絶縁層３１に開口を形成してもよい。開口を設
けることで、絶縁層３１及び絶縁層３２に覆われていた第２の層４７が露出する。
続いて、酸化物半導体層４４を形成する（図２（Ｂ））。酸化物半導体層４４は、酸化物
半導体膜を成膜した後、レジストマスクを形成し、当該酸化物半導体膜をエッチングした
後にレジストマスクを除去することで形成できる。
酸化物半導体膜の成膜時の基板温度は、３５０℃以下が好ましく、室温以上２００℃以下
がより好ましく、室温以上１３０℃以下がさらに好ましい。
また、酸化物半導体膜は、不活性ガス及び酸素ガスのいずれか一方を用いて成膜すればよ
い。なお、酸化物半導体膜の成膜時における酸素の流量比（酸素分圧）に、特に限定はな
い。ただし、電界効果移動度が高いトランジスタを得る場合においては、酸化物半導体膜
の成膜時における酸素の流量比（酸素分圧）は、０％以上３０％以下が好ましく、５％以
上３０％以下がより好ましく、７％以上１５％以下がさらに好ましい。
酸化物半導体膜は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、
ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネ
オジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜を含む
ことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減
らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属のほかに、ランタノイドである、ランタン
、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テル
ビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチ
ウム等が挙げられる。
酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、
Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ
−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−
Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅ
ｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ
−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ
以外の金属元素が入っていてもよい。
また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導
体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例
えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させる
ことができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液
を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有して
いても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、
膜中の金属元素が脱離し、異なる金属組成となる場合がある。
酸化物半導体は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好
ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ系酸化物を成膜するため
に用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満た
すことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、
Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：
１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚ
ｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好まし
い。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲット
に含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜は、スパッタリング法により形成することができる。そのほか、例えばパ
ルスレーザー堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａ
ｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などを用いてもよい。熱ＣＶＤ法の例と
しては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法が挙げられる。
続いて、導電層４３ａ、導電層４３ｂ、及び導電層４３ｃを形成する（図２（Ｂ））。導
電層４３ａ、導電層４３ｂ、及び導電層４３ｃは、導電膜を成膜した後、レジストマスク
を形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成で
きる。導電層４３ａ及び導電層４３ｂは、それぞれ、酸化物半導体層４４と接続される。
導電層４３ｃは、樹脂層２３、絶縁層３１、及び絶縁層３２にそれぞれ設けられた開口を
介して第２の層４７と接続される。
なお、導電層４３ａ及び導電層４３ｂの加工の際に、レジストマスクに覆われていない酸
化物半導体層４４の一部がエッチングにより薄膜化する場合がある。
導電膜の形成時の温度は、室温以上３５０℃以下が好ましく、室温以上３００℃以下がさ
らに好ましい。
以上のようにして、トランジスタ４０を作製できる（図２（Ｂ））。トランジスタ４０に
おいて、導電層４１の一部はゲートとして機能し、絶縁層３２の一部はゲート絶縁層とし
て機能し、導電層４３ａ及び導電層４３ｂは、それぞれソースまたはドレインのいずれか
一方として機能する。
なお、導電層４３ｃを導電層４３ａ及び導電層４３ｂと同時に形成する場合を示したが、
導電層４３ｃは導電層４３ａ及び導電層４３ｂと同時に形成しなくてもよい。例えば、導
電層４１と同時に形成してもよい。この場合、絶縁層３１を形成した後、樹脂層２３の開
口と重なる部分の絶縁層３１に開口を設ける。次に、導電膜を成膜する。その後、レジス
トマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することによ
り導電層４１及び導電層４３ｃを形成する。
次に、トランジスタ４０を覆う絶縁層３３を形成する（図２（Ｃ））。絶縁層３３は、絶
縁層３１と同様の方法により形成することができる。
また、絶縁層３３として、酸素を含む雰囲気下で上述のような低温で成膜した酸化シリコ
ン膜や酸化窒化シリコン膜等の酸化物絶縁膜を用いることが好ましい。さらに、当該酸化
シリコン膜や酸化窒化シリコン膜上に窒化シリコン膜などの酸素を拡散、透過しにくい絶
縁膜を積層することが好ましい。酸素を含む雰囲気下で、低温で形成した酸化物絶縁膜は
、加熱により多くの酸素を放出しやすい絶縁膜とすることができる。このような酸素を放
出する酸化絶縁膜と、酸素を拡散、透過しにくい絶縁膜を積層した状態で、加熱処理を行
うことにより、酸化物半導体層４４に酸素を供給することができる。その結果、酸化物半
導体層４４中の酸素欠損、及び酸化物半導体層４４と絶縁層３３の界面の欠陥を修復し、
欠陥準位を低減することができる。これにより、極めて信頼性の高いフレキシブルデバイ
スを実現できる。
以上の工程により、樹脂層２３上に絶縁層３１、トランジスタ４０、及び絶縁層３３を形
成することができる（図２（Ｃ））。
この段階において、後述する方法を用いて作製基板１４とトランジスタ４０とを分離する
ことで、表示素子を有さないフレキシブルデバイスを作製することができる。例えば、ト
ランジスタ４０や、トランジスタ４０に加えて容量素子、抵抗素子、及び配線などを形成
することで、半導体回路を有するフレキシブルデバイスを作製することができる。
次に、絶縁層３３上に絶縁層３４を形成する（図２（Ｃ））。絶縁層３４は、後に形成す
る表示素子の被形成面を有する層であるため、平坦化層として機能することが好ましい。
絶縁層３４は、絶縁層３１に用いることのできる有機絶縁膜または無機絶縁膜を援用でき
る。
絶縁層３４は、樹脂層２３の耐熱温度以下の温度で形成する。また、前述のポストベーク
処理における加熱温度より低い温度で形成することが好ましい。
絶縁層３４に有機絶縁膜を用いる場合、形成時の温度は、室温以上３５０℃以下が好まし
く、室温以上３００℃以下がさらに好ましい。
絶縁層３４に無機絶縁膜を用いる場合、形成時の温度は、室温以上３５０℃以下が好まし
く、１００℃以上３００℃以下がさらに好ましい。
次に、絶縁層３４及び絶縁層３３に、導電層４３ｂ等に達する開口を形成する。
その後、導電層６１を形成する（図３（Ａ））。導電層６１は、その一部が表示素子６０
の画素電極として機能する。導電層６１は、導電膜を成膜した後、レジストマスクを形成
し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。
導電層６１は、樹脂層２３の耐熱温度以下の温度で形成する。また、前述のポストベーク
処理における加熱温度より低い温度で形成することが好ましい。
導電膜の形成時の温度は、室温以上３５０℃以下が好ましく、室温以上３００℃以下がさ
らに好ましい。
次に、導電層６１の端部を覆う絶縁層３５を形成する（図３（Ａ））。絶縁層３５は、絶
縁層３１に用いることのできる有機絶縁膜または無機絶縁膜を援用できる。
絶縁層３５は、樹脂層２３の耐熱温度以下の温度で形成する。また、前述のポストベーク
処理における加熱温度より低い温度で形成することが好ましい。
絶縁層３５に有機絶縁膜を用いる場合、形成時の温度は、室温以上３５０℃以下が好まし
く、室温以上３００℃以下がさらに好ましい。
絶縁層３５に無機絶縁膜を用いる場合、形成時の温度は、室温以上３５０℃以下が好まし
く、１００℃以上３００℃以下がさらに好ましい。
次に、ＥＬ層６２及び導電層６３を形成する（図３（Ｂ））。導電層６３は、その一部が
表示素子６０の共通電極として機能する。
ＥＬ層６２は、蒸着法、塗布法、印刷法、吐出法などの方法で形成することができる。Ｅ
Ｌ層６２を画素毎に作り分ける場合、メタルマスクなどのシャドウマスクを用いた蒸着法
、またはインクジェット法等により形成することができる。ＥＬ層６２を画素毎に作り分
けない場合には、メタルマスクを用いない蒸着法を用いることができる。
ＥＬ層６２には、低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機
化合物を含んでいてもよい。
導電層６３は、蒸着法やスパッタリング法等を用いて形成することができる。
ＥＬ層６２及び導電層６３は、それぞれ、樹脂層２３の耐熱温度以下の温度で形成する。
また、前述のポストベーク処理における加熱温度より低い温度で形成することが好ましい
。
具体的には、ＥＬ層６２及び導電層６３の形成時の温度は、それぞれ、室温以上３５０℃
以下で形成することが好ましく、１００℃以上３００℃以下で形成することがさらに好ま
しい。
以上のようにして、表示素子６０を形成することができる。表示素子６０は、一部が画素
電極として機能する導電層６１、ＥＬ層６２、及び一部が共通電極として機能する導電層
６３が積層された構成を有する。
ここでは、表示素子６０として、トップエミッション型の発光素子を作製する例を示した
が、本発明の一態様はこれに限られない。
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型の
いずれであってもよい。光を取り出す側の電極には、可視光を透過する導電膜を用いる。
また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい
。
次に、導電層６３を覆って絶縁層７４を形成する（図３（Ｃ））。絶縁層７４は、表示素
子６０に水などの不純物が拡散することを抑制する保護層として機能する。表示素子６０
は、絶縁層７４によって封止される。
絶縁層７４は、樹脂層２３の耐熱温度以下の温度かつ表示素子６０の耐熱温度以下の温度
で形成する。また、前述のポストベーク処理における加熱温度より低い温度で形成するこ
とが好ましい。
絶縁層７４は、例えば、上述した絶縁層３１に用いることのできるバリア性の高い無機絶
縁膜が含まれる構成とすることが好ましい。また、無機絶縁膜と有機絶縁膜を積層して用
いてもよい。
次に、絶縁層７４上に保護層７５を形成する（図４（Ａ））。保護層７５は、表示装置１
０の最表面に位置する層として用いることができる。保護層７５は、可視光に対する透過
性が高いことが好ましい。
保護層７５として、上述した絶縁層３１に用いることのできる有機絶縁膜を用いると、表
示装置の表面に傷がつくことや、クラックが生じてしまうことを抑制できるため好ましい
。また、保護層７５は、表面を傷などから保護するハードコート層（例えば、窒化シリコ
ン層など）や、押圧を分散可能な材質の層（例えば、アラミド樹脂層など）等と積層され
て構成されていてもよい。
図４（Ｂ）には、接着層７５ｂを用いて絶縁層７４上に基板７５ａを貼り合わせた例を示
す。基板７５ａとしては、樹脂等が挙げられる。基板７５ａは、可撓性を有することが好
ましい。
接着層７５ｂには、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着
剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。また、接着シート等を用
いてもよい。
基板７５ａには、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタ
レート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポ
リイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエ
ーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキ
サン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレ
タン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテ
トラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用
いることができる。
次に、作製基板１４を介して樹脂層２３及び第２の層４７にレーザ光６５を照射する（図
４（Ｃ））。レーザ光６５は、例えば、図４（Ｃ）においては、左側から右側に走査され
る線状レーザビームで、その長軸は、その走査方向及びその入射方向（下から上）に垂直
である。
レーザ光６５の照射により、第２の層４７が加熱され、第２の層４７がシリコン層である
場合は第２の層４７から水素が放出される。また、第２の層４７が酸化物層である場合は
第２の層４７から酸素が放出されることがある。このとき放出される水素または酸素は、
ガス状となって放出される。放出されたガスは第２の層４７と導電層４３ｃの界面近傍、
または第２の層４７と作製基板１４の界面近傍に留まり、これらを分離する力が生じる。
その結果、第２の層４７と導電層４３ｃの密着性、または第２の層４７と作製基板１４の
密着性が低下し、作製基板１４を容易に剥離可能な状態とすることができる。
また、レーザ光６５の照射により、樹脂層２３に含まれる分子の化学結合が切断される。
例えば、樹脂層２３がポリイミド樹脂を有する場合、当該ポリイミドの化学結合が切断さ
れる。これにより、作製基板１４を容易に剥離可能な状態とすることができる。
また、第２の層４７から放出される水素または酸素の一部が、第２の層４７中に留まる場
合もある。そのため、第２の層４７が脆化し、第２の層４７の内部で分離しやすい状態と
なる場合がある。
レーザ光６５としては、少なくともその一部が作製基板１４を透過し、かつ樹脂層２３及
び第２の層４７に吸収される波長の光を選択して用いる。レーザ光６５は、可視光線から
紫外線の波長領域の光であることが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以
下の光、好ましくは波長が２５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特
に、波長３０８ｎｍのエキシマレーザを用いると、生産性に優れるため好ましい。エキシ
マレーザは、ＬＴＰＳにおけるレーザ結晶化にも用いるため、既存のＬＴＰＳ製造ライン
の装置を流用することができ、新たな設備投資を必要としないため好ましい。また、Ｎｄ
：ＹＡＧレーザの第三高調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（
半導体ＵＶレーザともいう）を用いてもよい。固体レーザはガスを用いないため、エキシ
マレーザに比べて、ランニングコストを約１／３にでき、好ましい。また、ピコ秒レーザ
等のパルスレーザーを用いてもよい。
レーザ光６５として、線状のレーザ光を用いる場合には、作製基板１４と光源とを相対的
に移動させることでレーザ光６５を走査し、剥離したい領域に亘ってレーザ光６５を照射
する。
なお、樹脂層２３がレーザ光６５を一部吸収することにより、レーザ光６５がトランジス
タ等の素子に照射され、素子の特性に影響を及ぼすことを抑制できる。
次に、作製基板１４とトランジスタ４０とを分離する（図５（Ａ）、（Ｂ）または（Ｃ）
）。
図５（Ａ）では、第２の層４７と導電層４３ｃとの界面及び樹脂層２３中で分離が生じる
例を示す。作製基板１４上には第２の層の一部（第２の層４７ａ）及び樹脂層の一部（樹
脂層２３ａ）が残存する。導電層４３ｃの表面が露出し、導電層４３ｃ側に残存する樹脂
層２３は図４（Ｃ）に比べて薄膜化されている。
図５（Ｂ）では、第２の層４７中および樹脂層２３中で分離が生じる例を示す。作製基板
１４上には第２の層の一部（第２の層４７ａ）及び樹脂層の一部（樹脂層２３ａ）が残存
する。導電層４３ｃの表面は露出せず、導電層４３ｃ側に残存する第２の層４７及び樹脂
層２３は図４（Ｃ）に比べて薄膜化されている。
図５（Ｃ）では、第２の層４７と作製基板１４との界面及び樹脂層２３と作製基板１４と
の界面で分離が生じる例を示す。作製基板１４上には第２の層は残存しない。また、導電
層４３ｃの表面は露出しない。なお、図５（Ｃ）では作製基板１４上に樹脂層２３は残存
していないが、作製基板１４上に樹脂層の一部が残存する場合がある。
作製基板１４側に残存した樹脂層２３ａ及び第２の層４７ａを除去することで、作製基板
１４は再利用が可能である。
例えば、樹脂層２３及び第２の層４７に垂直方向に引っ張る力をかけることにより、作製
基板１４を剥離することができる。具体的には、保護層７５の上面の一部を吸着し、上方
に引っ張ることにより、作製基板１４を分離することができる。
作製基板１４と絶縁層３１との間に、刃物などの鋭利な形状の器具を差し込むことで分離
の起点を形成することが好ましい。
作製基板１４とトランジスタ４０とを分離することにより、表示装置１０を作製すること
ができる（図６（Ａ））。表示装置１０は、曲がった状態に保持することや、繰り返し曲
げることなどが可能である。
図６（Ａ）に示すように、分離により露出した樹脂層２３の表面に、接着層２８を用いて
基板２９を貼り合わせてもよい。なお、基板２９及び接着層２８は、導電層４３ｃと重な
らないように配置する。基板２９は、フレキシブルデバイスの支持基板として機能するこ
とができる。図６（Ａ）は、樹脂層２３と基板２９が接着層２８によって貼り合わされて
いる例である。
基板２９には、基板７５ａに用いることができる材料を適用することができる。
そして、接続体７６を介して、導電層４３ｃとＦＰＣ７７を電気的に接続する。図６（Ａ
）は、導電層４３ｃを露出させて導電層４３ｃとＦＰＣ７７を電気的に接続させた場合を
示す。
接続体７６としては、様々な異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）及び異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐ
ｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）等を用いることができる。
本実施の形態では、トップエミッション型の発光素子を用いる例を示した。保護層７５側
は表示面側であるため、保護層７５側から導電層４３ｃまたは第２の層４７を露出し、Ｆ
ＰＣ７７と電気的に接続する場合は、表示領域とＦＰＣ７７を重ねることができず、ＦＰ
Ｃ７７を表示装置と重ねる領域に制限がある。一方、本発明の一態様では、樹脂層２３に
感光性の材料を用いることで、表示面とは反対側の面から導電層４３ｃまたは第２の層４
７を露出することができる。そのため、樹脂層２３に設けた開口を介して、導電層４３ｃ
とＦＰＣ７７とを電気的に接続することができる。このような構成とすることで、ＦＰＣ
７７を、表示面とは反対側に配置することができる。そのため、表示装置を電子機器に組
み込む際に、ＦＰＣ７７を折り曲げるためのスペースを省くことができ、より小型化した
電子機器を実現できる。
以上の工程により、トランジスタに酸化物半導体が適用され、ＥＬ素子に塗り分け方式が
適用された表示装置を作製することができる（図６（Ａ））。
導電層４３ｃが露出していない場合、図６（Ｂ）に示すように、第２の層４７が接続体７
６と接する構成となる。この場合、導電層４３ｃとＦＰＣ７７は、接続体７６及び第２の
層４７を介して電気的に接続される。図６（Ｂ）に示す構成では、第２の層４７として低
抵抗化したシリコン層または酸化物層を用いることが好ましい。
［作製方法例２］
まず、作製方法例１と同様に、作製基板１４上に、作製基板１４に達する開口を有する樹
脂層２３を形成する（図７（Ａ）、（Ｂ））。
次に、樹脂層２３上に、絶縁層３１を形成する（図７（Ｃ））。その後、絶縁層３１上に
、トランジスタ４０を形成する（図７（Ｃ）、（Ｄ）及び図８（Ａ）、（Ｂ））。
具体的には、まず、絶縁層３１上に導電層４１を形成する（図７（Ｃ））。次に、絶縁層
３２を形成する（図７（Ｃ））。
続いて、絶縁層３１及び絶縁層３２の、樹脂層２３の開口と重なる部分に、それぞれ開口
を設ける（図７（Ｄ））。ここでは、絶縁層３１及び絶縁層３２に、一括で開口を形成す
る例を示す。絶縁層３１及び絶縁層３２には、それぞれ別の工程で、開口を形成してもよ
い。例えば、導電層４１を形成する前に、絶縁層３１に開口を形成してもよい。開口を設
けることで、作製基板１４が露出する。
続いて、第２の層４７を形成する。また、酸化物半導体層４４を形成する（図８（Ａ））
。なお、第２の層４７及び酸化物半導体層４４は同時に形成してもよい。絶縁層３１及び
絶縁層３２に開口を形成した後、酸化物半導体膜を成膜する。そして、レジストマスクを
形成し、当該酸化物半導体膜をエッチングした後にレジストマスクを除去することで第２
の層４７及び酸化物半導体層４４を同時に形成できる。この場合、第２の層４７は酸化物
層となり、第２の層４７の組成及び厚さは、酸化物半導体層４４の組成及び厚さと同様と
なる。なお、第２の層４７及び酸化物半導体層４４の形成後に、例えば第２の層４７にの
み水素、ボロン、リン、または窒素を注入してもよい。これにより、トランジスタ４０が
ノーマリーオンとなることを防ぎつつ、第２の層４７の抵抗率を低くすることができる。
第２の層４７及び酸化物半導体層４４を同時に形成することで、本発明の一態様のフレキ
シブルデバイスの作製工程を簡略化することができる。一方、第２の層４７及び酸化物半
導体層４４をそれぞれ別の工程で形成する場合、第２の層４７の組成及び厚さを酸化物半
導体層４４の組成及び厚さと異ならせることができる。また、第２の層４７及び酸化物半
導体層４４をそれぞれ別の工程で形成する場合、第２の層４７を例えばシリコン層とする
ことができる。
続いて、導電層４３ａ、導電層４３ｂ、及び導電層４３ｃを形成する（図８（Ｂ））。導
電層４３ａ及び導電層４３ｂは、それぞれ、酸化物半導体層４４と接続される。導電層４
３ｃは、樹脂層２３、絶縁層３１、及び絶縁層３２にそれぞれ設けられた開口を介して第
２の層４７と接続される。以上のようにして、トランジスタ４０を作製できる（図８（Ｂ
））。
図８（Ｃ）、図９乃至図１２に示す手順は、図２（Ｃ）、図３乃至図６に示す手順と同様
である。
［作製方法例３］
まず、作製方法例１と同様に、作製基板１４上に、樹脂層２３から絶縁層３５までを順に
形成する。（図１３（Ａ））。
次に、図１３（Ｂ）に示すように、保護層７１を形成する。
保護層７１は、剥離工程において、絶縁層３５や導電層６１の表面を保護する機能を有す
る。保護層７１には、容易に除去することのできる材料を用いることができる。
除去可能な保護層７１としては、例えば水溶性樹脂をその例に挙げることができる。塗布
した水溶性樹脂は表面の凹凸を被覆し、その表面の保護を容易にする。また、除去可能な
保護層７１として、光または熱により剥離可能な粘着剤を水溶性樹脂に積層したものを用
いてもよい。
除去可能な保護層７１として、通常の状態ではその接着力が強く、熱を加えるまたは光を
照射することによりその接着力が弱くなる性質を有する基材を用いてもよい。例えば、加
熱することにより接着力が弱くなる熱剥離テープや、紫外光を照射することにより接着力
が弱くなるＵＶ剥離テープ等を用いてもよい。また、通常の状態で接着力が弱い弱粘性テ
ープ等を用いることができる。
続いて、作製方法例１と同様の方法により、作製基板１４とトランジスタ４０とを分離す
る（図１３（Ｃ））。図１３（Ｃ）では、第２の層４７と導電層４３ｃとの界面及び樹脂
層２３中で分離が生じる例を示す。分離により、樹脂層２３及び導電層４３ｃが露出する
。
作製基板１４とトランジスタ４０とを分離した後、保護層７１を除去する。
その後、ＥＬ層６２及び導電層６３を形成することで表示素子６０を作製し、表示素子６
０を封止することで、表示装置１０を作製することができる。表示素子６０の封止には、
絶縁層７４、保護層７５、並びに、基板７５ａ及び接着層７５ｂ等のうち、一種以上を用
いることができる。
ＥＬ層６２及び導電層６３の形成時に、樹脂層２３及び導電層４３ｃをステージに固定し
た状態で成膜してもよいが、樹脂層２３及び導電層４３ｃを、支持基板にテープ等を用い
て固定し、支持基板を成膜装置のステージに配置した状態で成膜することが好ましい。支
持基板に樹脂層２３及び導電層４３ｃを固定することにより、搬送を容易とすることがで
きる。
作製方法例３では、作製基板１４を剥離した後にＥＬ層６２及び導電層６３を形成するこ
とができる。ＥＬ層６２等の積層構造に密着性の低い部分がある場合、剥離後にこれらの
層を形成することで、剥離の歩留まりの低下を抑制できる。作製方法例３を用いることで
、材料の選択の自由度がより高まり、より低コストで信頼性の高い表示装置を実現するこ
とができる。
図１４（Ａ）は、樹脂層２３から絶縁層３５までを作製方法例２と同様の手順で形成した
場合を示す。なお、図１４（Ｂ）、（Ｃ）に示す手順は、図１３（Ｂ）、（Ｃ）に示す手
順と同様である。
以上のように、本発明の一態様では、酸化物層、または水素を放出する機能を有するシリ
コン層を用いて、作製基板からトランジスタ等を分離することで、フレキシブルデバイス
を作製することができる。
本発明の一態様では、感光性の材料を用いて樹脂層を作製することで、所望の形状の樹脂
層を容易に形成することができる。したがって、表示面とは反対側の面で、外部接続端子
と回路基板とを電気的に接続できる。表示装置を電子機器に組み込む際に、ＦＰＣ等を折
り曲げるためのスペースを省くことができ、より小型化した電子機器を実現できる。
本発明の一態様では、トランジスタのチャネル形成領域に酸化物半導体を用いることで、
トランジスタの作製工程を低温で行うことができる。また、樹脂層を薄膜で耐熱性が低い
層とすることができる。したがって、樹脂層の材料の選択の幅が広い、低コストで量産性
が高い、大判基板を用いて行うことができる等のメリットを有する。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の剥離方法及びフレキシブルデバイスの作製方法につ
いて説明する。
本実施の形態では、トランジスタに酸化物半導体が適用され、ＥＬ素子にカラーフィルタ
方式が適用された表示装置を作製する場合を例に挙げて説明する。以下では、図１５乃至
図３３を用いて、本発明の一態様のフレキシブルデバイス及びその作製方法について、具
体的に説明する。
なお、実施の形態１で説明した構成要素についての詳細な説明は省略することがある。
［作製方法例４］
まず、作製方法例１と同様に、感光性及び熱硬化性を有する材料を用いて、第１の層２４
を形成する（図１５（Ａ））。
次に、作製方法例１と同様に、第１の層２４を所望の形状に加工した後に加熱を行うこと
により、樹脂層２３を形成する（図１５（Ｂ））。図１５（Ｂ）では、樹脂層２３が、作
製基板１４に達する開口を有する例を示す。
続いて、第２の層８７を形成する（図１５（Ｃ））。第２の層８７については、第２の層
４７についての記載を援用できる。第２の層８７として、シリコン層を用いることが好ま
しい。第２の層８７がシリコン層である場合、第２の層８７は、シリコン膜を成膜した後
、レジストマスクを形成し、当該シリコン膜をエッチングした後にレジストマスクを除去
することにより形成できる。なお、第２の層８７として、酸化物層を用いてもよい。
次に、作製方法例１と同様に、樹脂層２３上に、絶縁層３１を形成する（図１６（Ａ））
。
次に、絶縁層３１上に、トランジスタ８０を形成する（図１６（Ａ）、（Ｂ）、（Ｃ））
。
ここではトランジスタ８０として、酸化物半導体層８３と、２つのゲートを有するトラン
ジスタを作製する場合を示す。
トランジスタ８０は、樹脂層２３の耐熱温度以下の温度で形成する。また、前述のポスト
ベーク処理における加熱温度より低い温度で形成することが好ましい。
具体的には、まず、絶縁層３１上に導電層８１を形成する（図１６（Ａ））。導電層８１
は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレ
ジストマスクを除去することで形成できる。
続いて、絶縁層８２を形成する（図１６（Ａ））。絶縁層８２は、絶縁層３１に用いるこ
とのできる無機絶縁膜を援用できる。
続いて、酸化物半導体層８３を形成する（図１６（Ａ））。酸化物半導体層８３は、酸化
物半導体膜を成膜した後、レジストマスクを形成し、当該酸化物半導体膜をエッチングし
た後にレジストマスクを除去することで形成できる。酸化物半導体層８３は、酸化物半導
体層４４に用いることのできる材料を援用できる。
続いて、絶縁層８４及び導電層８５を形成する（図１６（Ａ））。絶縁層８４は、絶縁層
３１に用いることのできる無機絶縁膜を援用できる。絶縁層８４及び導電層８５は、絶縁
層８４となる絶縁膜と、導電層８５となる導電膜とを成膜した後、レジストマスクを形成
し、当該絶縁膜及び当該導電膜をエッチングした後にレジストマスクを除去することによ
り形成できる。
次に、酸化物半導体層８３、絶縁層８４、及び導電層８５を覆う絶縁層３３を形成する。
絶縁層３３は、絶縁層３１と同様の方法により形成することができる。
次に、絶縁層３１、絶縁層８２、及び絶縁層３３の、樹脂層２３の開口と重なる部分に、
それぞれ開口を設ける（図１６（Ｂ））。ここでは、絶縁層３１、絶縁層８２、及び絶縁
層３３に、一括で開口を形成する例を示す。絶縁層３１、絶縁層８２、及び絶縁層３３に
は、それぞれ別の工程で開口を形成してもよい。また、２以上の絶縁層に同時に開口を形
成してもよい。例えば、導電層８１を形成する前に、絶縁層３１に開口を形成してもよい
。例えば、酸化物半導体層８３を形成する前に、絶縁層８２に開口を形成してもよい。開
口を設けることで、作製基板１４が露出する。
また、絶縁層３３に、酸化物半導体層８３に達する開口を２個設ける（図１６（Ｂ））。
続いて、導電層８６ａ、導電層８６ｂ、及び導電層８６ｃを形成する（図１６（Ｃ））。
導電層８６ａ、導電層８６ｂ、及び導電層８６ｃは、導電膜を成膜した後、レジストマス
クを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成
できる。導電層８６ａ及び導電層８６ｂは、それぞれ、絶縁層３３に設けた開口を介して
酸化物半導体層８３と電気的に接続される。導電層８６ｃは、樹脂層２３、絶縁層３１、
絶縁層８２、及び絶縁層３３にそれぞれ設けられた開口を介して第２の層８７と接続され
る。
以上のようにして、トランジスタ８０を作製できる（図１６（Ｃ））。トランジスタ８０
において、導電層８１の一部は第１のゲートとして機能し、絶縁層８２の一部は第１のゲ
ート絶縁層として機能する。導電層８５の一部は第２のゲートとして機能し、絶縁層８４
の一部は第２のゲート絶縁層として機能する。
酸化物半導体層８３はチャネル領域と低抵抗領域とを有する。チャネル領域は絶縁層８４
を介して導電層８５と重なる。低抵抗領域は導電層８６ａと接続される部分と、導電層８
６ｂと接続される部分と、を有する。
なお、導電層８６ｃを導電層８６ａ及び導電層８６ｂと同時に形成する場合を示したが、
導電層８６ｃは導電層８６ａ及び導電層８６ｂと同時に形成しなくてもよい。例えば、導
電層８１と同時に形成してもよい。この場合、絶縁層３１を形成した後、樹脂層２３の開
口と重なる部分の絶縁層３１に開口を設ける。次に、導電膜を成膜する。その後、レジス
トマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することによ
り導電層８１及び導電層８６ｃを形成する。
次に、絶縁層３３上に絶縁層３４から表示素子６０までを形成する（図１７（Ａ））。こ
れらの工程は実施の形態１の作製方法例１を参照できる。
また、作製基板９１上に、感光性及び熱硬化性を有する材料を用いて、樹脂層９３を形成
する（図１７（Ｂ））。
樹脂層９３は、可撓性を有する。作製基板９１は、樹脂層９３よりも可撓性が低い。作製
基板９１上に樹脂層９３を形成することで、樹脂層９３の搬送を容易にすることができる
。
樹脂層９３には、ポリイミド樹脂を用いることが好ましい。そのほか、樹脂層９３の材料
及び形成方法については、樹脂層２３の記載を援用できる。
樹脂層９３の厚さは、０．０１μｍ以上１０μｍ未満であることが好ましく、０．１μｍ
以上３μｍ以下であることがより好ましく、０．５μｍ以上１μｍ以下であることがさら
に好ましい。低粘度の溶液を用いることで、樹脂層９３を薄く形成することが容易となる
。
表示装置の表示面側に樹脂層９３が位置する場合、樹脂層９３は、可視光に対する透光性
が高いことが好ましい。
作製基板９１については、作製基板１４の記載を援用できる。
次に、樹脂層９３上に絶縁層９５を形成する。次に、絶縁層９５上に、着色層９７及び遮
光層９８を形成する（図１７（Ｂ））。
絶縁層９５については、絶縁層３１の記載を援用できる。
着色層９７として、カラーフィルタ等を用いることができる。着色層９７は表示素子６０
の表示領域と重なるように配置する。
遮光層９８として、ブラックマトリクス等を用いることができる。遮光層９８は、絶縁層
３５と重なるように配置する。
次に、作製基板１４と作製基板９１が、間にトランジスタ８０、表示素子６０及び着色層
９７を挟むように、接着層９９を用いて作製基板１４及び作製基板９１を貼り合わせる（
図１７（Ｃ））。
次に、作製基板９１を介して樹脂層９３にレーザ光を照射する（図１８（Ａ））。ここで
は、作製基板１４よりも先に作製基板９１を分離する例を示す。
次に、作製基板９１と絶縁層９５とを分離する（図１８（Ｂ））。図１８（Ｂ）では、作
製基板９１と樹脂層９３の界面で分離が生じる例を示す。
なお、樹脂層９３中で分離が生じる場合もある。そのとき、作製基板９１上には樹脂層の
一部が残存し、絶縁層９５側に残存する樹脂層９３は図１８（Ａ）に比べて薄膜化される
。
そして、露出した樹脂層９３（または絶縁層９５）と基板２２とを接着層１３を用いて貼
り合わせる（図１９（Ａ））。
図１９（Ａ）において、表示素子６０の発光は、着色層９７及び樹脂層９３を通して、表
示装置の外部に取り出される。そのため、樹脂層９３の可視光の透過率は高いことが好ま
しい。本発明の一態様の剥離方法では、樹脂層９３の厚さを薄くすることができる。その
ため、樹脂層９３の可視光の透過率を高めることができる。
また、樹脂層９３を除去し、接着層１３を用いて絶縁層９５に基板２２を貼り合わせても
よい。
接着層１３には、接着層７５ｂに用いることができる材料を適用できる。
基板２２には、基板７５ａに用いることができる材料を適用できる。
次に、作製基板１４を介して樹脂層２３及び第２の層８７にレーザ光６５を照射する（図
１９（Ｂ））。
レーザ光６５の照射により、第２の層８７が加熱され、第２の層８７から水素が放出され
る。
次に、作製基板１４と絶縁層３１とを分離する（図２０（Ａ）、（Ｂ）または図２１）。
図２０（Ａ）では、第２の層８７と導電層８６ｃとの界面及び樹脂層２３中で分離が生じ
る例を示す。作製基板１４上には第２の層の一部（第２の層８７ａ）及び樹脂層の一部（
樹脂層２３ａ）が残存する。導電層８６ｃの表面が露出し、導電層８６ｃ側に残存する樹
脂層２３は図１９（Ｂ）に比べて薄膜化されている。
図２０（Ｂ）では、第２の層８７中および樹脂層２３中で分離が生じる例を示す。作製基
板１４上には第２の層の一部（第２の層８７ａ）及び樹脂層の一部（樹脂層２３ａ）が残
存する。導電層８６ｃの表面は露出せず、導電層８６ｃ側に残存する第２の層８７及び樹
脂層２３は図２０（Ｂ）に比べて薄膜化されている。
図２１では、第２の層８７と作製基板１４との界面及び樹脂層２３と作製基板１４との界
面で分離が生じる例を示す。作製基板１４上には第２の層は残存しない。また、導電層８
６ｃの表面は露出しない。なお、図２１では作製基板１４上に樹脂層２３は残存していな
いが、作製基板１４上に樹脂層の一部が残存する場合がある。
作製基板１４とトランジスタ８０とを分離することにより、表示装置１０を作製すること
ができる（図２２（Ａ）、（Ｂ））。表示装置１０は、曲がった状態に保持することや、
繰り返し曲げることなどが可能である。
図２２（Ａ）は、表示装置１０の上面図である。図２２（Ｂ）は、表示装置１０の表示部
３８１の断面図及びＦＰＣ７７との接続部の断面図である。
図２２（Ａ）、（Ｂ）に示す表示装置１０は、一対の基板（基板２２及び基板２９）を有
する。基板２２側が表示装置の表示面側である。表示装置は、表示部３８１及び駆動回路
部３８２を有する。表示装置にはＦＰＣ７７が貼り付けられている。
図２２（Ｂ）に示すように、分離により露出した樹脂層２３の表面に、接着層２８を用い
て基板２９を貼り合わせてもよい。なお、基板２９及び接着層２８は、導電層８６ｃと重
ならないように配置する。
そして、接続体７６を介して、導電層８６ｃとＦＰＣ７７を電気的に接続する。図２２（
Ｂ）は、導電層８６ｃを露出させて導電層８６ｃとＦＰＣ７７を電気的に接続させた場合
を示す。
図２２（Ｂ）に示す構成の表示装置１０では、第２の層８７を形成後に絶縁層３１、絶縁
層８２及び絶縁層３３を形成しているが、本発明の一態様はこれに限らない。例えば、樹
脂層２３に開口を設けた後、第２の層８７を形成する前に絶縁層３１、絶縁層８２及び絶
縁層３３を形成してもよい。そして、絶縁層３１、絶縁層８２及び絶縁層３３の、樹脂層
２３の開口と重なる部分にそれぞれ開口を設け、その後第２の層８７を形成してもよい。
この場合、表示装置１０は図２３（Ａ）に示す構成となる。また、例えば第２の層８７を
形成する前に絶縁層３１を形成し、絶縁層３１に開口を設け、開口に第２の層８７を形成
し、その後絶縁層８２を形成してもよい。また、例えば絶縁層８２の形成後かつ絶縁層３
３の形成前に第２の層８７を形成してもよい。
導電層８６ｃが露出していない場合、図２３（Ｂ）に示すように、第２の層８７が接続体
７６と接する構成となる。この場合、導電層８６ｃとＦＰＣ７７は、接続体７６及び第２
の層８７を介して電気的に接続される。図２３（Ｂ）に示す構成では、第２の層８７とし
て低抵抗化した第２の層を用いることが好ましい。
本実施の形態では、トップエミッション型の発光素子を用いる例を示した。基板２２側は
表示面側であるため、基板２２側から導電層８６ｃまたは第２の層８７を露出し、ＦＰＣ
７７と電気的に接続する場合は、表示領域とＦＰＣ７７を重ねることができず、ＦＰＣ７
７を表示装置と重ねる領域に制限がある。一方、本発明の一態様では、樹脂層２３に感光
性の材料を用いることで、表示面とは反対側の面から導電層８６ｃまたは第２の層８７を
露出することができる。そのため、樹脂層２３に設けた開口を介して、導電層８６ｃとＦ
ＰＣ７７とを電気的に接続することができる。このような構成とすることで、ＦＰＣ７７
を、表示面とは反対側に配置することができる。そのため、表示装置を電子機器に組み込
む際に、ＦＰＣ７７を折り曲げるためのスペースを省くことができ、より小型化した電子
機器を実現できる。
作製方法例４は、本発明の一態様の剥離方法を２回行ってフレキシブルデバイスを作製す
る例である。本発明の一態様では、フレキシブルデバイスを構成する機能素子等は、全て
作製基板上で形成するため、精細度の高い表示装置を作製する場合においても、可撓性を
有する基板には、高い位置合わせ精度が要求されない。よって、簡便に可撓性を有する基
板を貼り付けることができる。
［作製方法例５］
まず、作製方法例４と同様に、作製基板１４上に、作製基板１４に達する開口を有する樹
脂層２３を形成する（図２４（Ａ）、（Ｂ））。
次に、作製方法例２と同様に、樹脂層２３上に、絶縁層３１を形成する（図２４（Ｃ））
。
次に、絶縁層３１上に、トランジスタ８０を形成する（図２４（Ｃ）及び図２５（Ａ）、
（Ｂ）、（Ｃ））。具体的には、まず、絶縁層３１上に導電層８１を形成する（図２４（
Ｃ））。続いて、絶縁層８２を形成する（図２４（Ｃ））。
次に、酸化物半導体層８３を形成する（図２４（Ｃ））。続いて、絶縁層８４を形成する
（図２５（Ａ））。
次に、絶縁層３１及び絶縁層８２の、樹脂層２３の開口と重なる部分に、それぞれ開口を
設ける（図２５（Ａ））。ここでは、絶縁層３１及び絶縁層８２に、一括で開口を形成す
る例を示す。絶縁層３１及び絶縁層８２には、それぞれ別の工程で開口を形成してもよい
。例えば、導電層８１を形成する前に、絶縁層３１に開口を形成してもよい。例えば、酸
化物半導体層８３を形成する前に、絶縁層８２に開口を形成してもよい。開口を設けるこ
とで、作製基板１４が露出する。
また、例えば絶縁層８４を形成する前に、絶縁層３１及び絶縁層８２に開口を設けてもよ
い。例えば、酸化物半導体層８３を形成する前に、絶縁層３１及び絶縁層８２に開口を設
けてもよい。
続いて、酸化物層８５ａ、酸化物層８５ｂ、導電層８８ａ及び導電層８８ｂを形成する（
図２５（Ａ））。酸化物層８５ａ、酸化物層８５ｂ、導電層８８ａ及び導電層８８ｂは、
酸化物膜及び導電膜を成膜した後、レジストマスクを形成し、当該酸化物膜及び当該導電
膜をエッチングした後にレジストマスクを除去することにより形成できる。酸化物層８５
ａは絶縁層８４と接し、導電層８８ａは酸化物層８５ａと接する。酸化物層８５ｂ及び導
電層８８ｂは、樹脂層２３、絶縁層３１及び絶縁層８２にそれぞれ設けられた開口部に形
成される。
酸化物層８５ａ及び酸化物層８５ｂは、第２の層４７に用いることのできる酸化物絶縁層
、酸化物導電層及び酸化物半導体層等を援用できる。特に、酸化物層８５ａ及び酸化物層
８５ｂとして、酸化物導電層を用いることが好ましい。これにより、酸化物層８５ａをト
ランジスタ８０のゲートとして機能させることができる。また、酸化物層８５ｂを、外部
接続端子として用いることができる電極として機能させることができる。
次に、酸化物半導体層８３、絶縁層８４、酸化物層８５ａ、導電層８８ａ、酸化物層８５
ｂ及び導電層８８ｂを覆う絶縁層３３を形成する（図２５（Ｂ））。絶縁層３３は、絶縁
層３１と同様の方法により形成することができる。
次に、絶縁層３３に、酸化物半導体層８３に達する開口を２個設け、その後導電層８６ａ
及び導電層８６ｂを形成する（図２５（Ｃ））。導電層８６ａ及び導電層８６ｂは、導電
膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマ
スクを除去することにより形成できる。導電層８６ａ及び導電層８６ｂは、それぞれ、絶
縁層３３に設けた開口を介して酸化物半導体層８３と電気的に接続される。
以上のようにして、トランジスタ８０を作製できる（図２５（Ｃ））。トランジスタ８０
において、導電層８１の一部は第１のゲートとして機能し、絶縁層８２の一部は第１のゲ
ート絶縁層として機能する。酸化物層８５ａの一部及び導電層８８ａの一部は第２のゲー
トとして機能し、絶縁層８４の一部は第２のゲート絶縁層として機能する。
また、酸化物半導体層８３はチャネル領域と低抵抗領域とを有する。チャネル領域は絶縁
層８４を介して酸化物層８５ａ及び導電層８８ａと重なる。低抵抗領域は導電層８６ａと
接続される部分と、導電層８６ｂと接続される部分と、を有する。
なお、導電層８８ｂを導電層８８ａと同時に形成する場合を示したが、導電層８８ｂは導
電層８８ａと同時に形成しなくてもよい。例えば、導電層８８ｂを、導電層８６ａ及び導
電層８６ｂと同時に形成してもよい。この場合、絶縁層３３を形成後、酸化物半導体層８
３に達する２個の開口の他、酸化物層８５ｂに達する開口を絶縁層３３に設ける。次に、
導電膜を成膜する。その後、レジストマスクを形成し、当該導電膜をエッチングした後に
レジストマスクを除去することにより導電層８６ａ、導電層８６ｂ及び導電層８８ｂを形
成する。
図２６乃至図３２に示す手順は、図１７乃至図２３に示す手順と同様である。
［変形例１］
本発明の一態様を適用して、ボトムエミッション型の表示装置を作製することができる。
図３３（Ａ）に示す表示装置は、カラーフィルタ方式が適用されたボトムエミッション構
造の表示装置である。図３３（Ａ）には、表示装置の表示部３８１の断面図、駆動回路部
３８２の断面図、及びＦＰＣ７７との接続部の断面図を示す。
図３３（Ａ）に示す表示装置は、基板２９、接着層２８、樹脂層２３、絶縁層３１、トラ
ンジスタ４０、トランジスタ５０、第２の層４７、導電層４３ｃ、絶縁層３３、絶縁層３
４、絶縁層３５、表示素子６０、接着層７５ｂ、基板７５ａ、及び着色層９７を有する。
図３３（Ａ）では、トランジスタ４０及びトランジスタ５０が、図６（Ａ）に示すトラン
ジスタ４０の構成に加えて、ゲートとして機能する導電層４５を有する例を示す。
表示素子６０は、着色層９７側に光を射出する。
接続体７６を介してＦＰＣ７７と導電層４３ｃは電気的に接続する。ＦＰＣ７７との接続
部の断面図において、絶縁層３５の端部が、表示装置の端部に露出しない例を示す。
［変形例２］
図３３（Ｂ）に示す表示装置は、トランジスタ８０が、導電層８１及び絶縁層８２を有さ
ない点で、図２２（Ｂ）に示す表示装置と異なる。
［変形例３］
図３４（Ａ）では、トランジスタ４０及びトランジスタ５０が、図１２（Ａ）に示すトラ
ンジスタ４０の構成に加えて、ゲートとして機能する導電層４５を有する例を示す。
［変形例４］
図３４（Ｂ）に示す表示装置は、トランジスタ８０が、導電層８１及び絶縁層８２を有さ
ない点で、図３１（Ｂ）に示す表示装置と異なる。
［変形例５］
図３５では、第２の層として、トランジスタの半導体層に用いられる水素化アモルファス
シリコン膜を用いる例を示す。作製基板１４上に開口を有する樹脂層２３を、樹脂層２３
上に絶縁層３１を、絶縁層３１上に導電層４１を、導電層４１と絶縁層３１の上に絶縁層
３２を形成する。続いて、絶縁層３１及び絶縁層３２の、樹脂層２３の開口と重なる部分
に開口を設ける（図３５（Ａ））。詳細は実施の形態１あるいは本実施の形態を参照すれ
ばよい。
続いて、水素化アモルファスシリコン膜を形成する。実施の形態１で示すように、レーザ
光の照射により水素を放出するものを用いる。また、水素化アモルファスシリコン膜は、
トランジスタ４０の半導体層としても用いられる。したがって、これらの目的に適した膜
質、厚さのものを用いる。そして、水素化アモルファスシリコン膜をエッチングして、第
２の層４７ｂと第２の層４７ｃを形成する。第２の層４７ｃは、樹脂層２３、絶縁層３１
及び絶縁層３２の開口を覆うようにする。第２の層４７ｂはトランジスタ４０の半導体層
として用いられる。第２の層４７ｂは、局所的な加熱（例えば、レーザーアニール）によ
って結晶化させてもよい。
さらに、第２の層４７ｂと第２の層４７ｃ、絶縁層３２を覆って、導電層４３ａ、導電層
４３ｂ、及び導電層４３ｃを形成する（図３５（Ｂ））。導電層４３ａ、導電層４３ｂは
トランジスタ４０のソースまたはドレインのいずれか一方として機能する。この後、必要
な配線や電極をさらに形成し、さらに、他の基板を貼り付ければよい。詳細は実施の形態
１あるいは本実施の形態を参照すればよい。
その後、作製基板１４の裏面からレーザ光を照射することにより、作製基板１４とトラン
ジスタ４０を含む回路等を分離することができる。詳細は実施の形態１あるいは本実施の
形態を参照すればよい。
図３５（Ａ）、（Ｂ）に示す手順で作製された表示装置１０の構成例を図３５（Ｃ）に示
す。図３５（Ｃ）に示す表示装置１０の構成は、酸化物半導体層４４が第２の層４７ｂで
あり、第２の層４７が第２の層４７ｃである点を除き図６（Ｂ）に示す表示装置１０の構
成と同様である。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様で開示されるトランジスタに用いることができるＣＡ
Ｃ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する
。
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以
下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構
成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が
偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ
以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状
ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲ
ルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、
タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含
まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇ
ａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする
。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、および
Ｚ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した
構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌ
ｉｇｎｅｄ Ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯ
のナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造であ
る。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇ
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観
察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれ
モザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶
構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたい
ずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガ
スの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好まし
くは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域
のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照
射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リ
ング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの
結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃ
ｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線
分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合し
ている構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、
ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することが
できる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、デ
ィスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様を用いて作製することができる電子機器について、図
３６を用いて説明する。
本発明の一態様により、曲面を有し、信頼性の高い電子機器を作製できる。また、本発明
の一態様により、可撓性を有し、信頼性の高い電子機器を作製できる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパー
ソナルコンピュータ、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生
装置、パチンコ機などの大型ゲーム機などが挙げられる。
本発明の一態様の電子機器は、家屋もしくはビルの内壁もしくは外壁、または、自動車の
内装もしくは外装の曲面に沿って組み込むことができる。
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、
二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオ
ンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラ
ジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる
。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信する
ことで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及
び二次電池を有する場合、アンテナを非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数
、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、
放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有
していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（
静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレン
ダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行す
る機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機
能等を有することができる。
さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を
表示し、別の一つの表示部を主として文字情報を表示する機能、または複数の表示部に視
差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる
。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機
器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができ
る。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を
有することができる。
図３６（Ａ）乃至（Ｃ）に、湾曲した表示部７０００を有する電子機器の一例を示す。表
示部７０００はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。なお、表示部７０００は可撓性を有していてもよい。
表示部７０００は、本発明の一態様の表示装置を用いて作製される。本発明の一態様によ
り、湾曲した表示部を備え、且つ信頼性の高い電子機器を提供できる。
図３６（Ａ）に携帯電話機の一例を示す。図３６（Ａ）に示す携帯電話機７１１０は、筐
体７１０１、表示部７０００、操作ボタン７１０３、外部接続ポート７１０４、スピーカ
７１０５、マイク７１０６、カメラ７１０７等を有する。
携帯電話機７１１０は、表示部７０００にタッチセンサを備える。電話を掛ける、或いは
文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部７０００に触れるこ
とで行うことができる。
また、操作ボタン７１０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７０００に
表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メイン
メニュー画面に切り替えることができる。
また、携帯電話機内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けること
で、携帯電話機の向き（縦か横か）を判断して、表示部７０００の画面表示の向きを自動
的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部７
０００を触れること、操作ボタン７１０３の操作、またはマイク７１０６を用いた音声入
力等により行うこともできる。
図３６（Ｂ）に携帯情報端末の一例を示す。図３６（Ｂ）に示す携帯情報端末７２１０は
、筐体７２０１及び表示部７０００を有する。さらに、操作ボタン、外部接続ポート、ス
ピーカ、マイク、アンテナ、カメラ、またはバッテリ等を有していてもよい。表示部７０
００にはタッチセンサを備える。携帯情報端末の操作は、指やスタイラスなどで表示部７
０００に触れることで行うことができる。
本実施の形態で例示する携帯情報端末は、例えば、電話機、手帳または情報閲覧装置等か
ら選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとしてそれぞれ
用いることができる。本実施の形態で例示する携帯情報端末は、例えば、移動電話、電子
メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの
種々のアプリケーションを実行することができる。
携帯情報端末７２１０は、文字及び画像情報等をその複数の面に表示することができる。
例えば、３つの操作ボタン７２０２を一の面に表示し、矩形で示す情報７２０３を他の面
に表示することができる。図３６（Ｂ）では、携帯情報端末７２１０の上側に操作ボタン
７２０２が表示され、携帯情報端末７２１０の横側に情報７２０３が表示される例を示す
。なお、例えば携帯情報端末７２１０の横側に操作ボタン７２０２を表示し、例えば携帯
情報端末７２１０の上側に情報７２０３を表示してもよい。また、携帯情報端末７２１０
の３面以上に情報を表示してもよい。
情報７２０３の例としては、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知
、電子メールや電話などの着信を知らせる表示、電子メールなどの題名もしくは送信者名
、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報７２０３
が表示されている位置に、情報の代わりに、操作ボタン、アイコンなどを表示してもよい
。
図３６（Ｃ）にテレビジョン装置の一例を示す。テレビジョン装置７３００は、筐体７３
０１に表示部７０００が組み込まれている。ここでは、スタンド７３０３により筐体７３
０１を支持した構成を示している。
図３６（Ｃ）に示すテレビジョン装置７３００の操作は、筐体７３０１が備える操作スイ
ッチや、別体のリモコン操作機７３１１により行うことができる。または、表示部７００
０にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作しても
よい。リモコン操作機７３１１は、当該リモコン操作機７３１１から出力する情報を表示
する表示部を有していてもよい。リモコン操作機７３１１が備える操作キーまたはタッチ
パネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示され
る映像を操作することができる。
なお、テレビジョン装置７３００は、受信機及びモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無
線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双
方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能であ
る。
図３６（Ｄ）乃至（Ｆ）に、可撓性を有し、曲げることのできる表示部７００１を有する
携帯情報端末の一例を示す。
表示部７００１は、本発明の一態様の表示装置等を用いて作製される。例えば、曲率半径
０．０１ｍｍ以上１５０ｍｍ以下で曲げることができる表示装置等を適用できる。また、
表示部７００１はタッチセンサを備えていてもよく、指等で表示部７００１に触れること
で携帯情報端末を操作することができる。本発明の一態様により、可撓性を有する表示部
を備え、且つ信頼性の高い電子機器を提供できる。
図３６（Ｄ）に腕時計型の携帯情報端末の一例を示す。携帯情報端末７８００は、バンド
７８０１、表示部７００１、入出力端子７８０２、操作ボタン７８０３等を有する。バン
ド７８０１は、筐体としての機能を有する。また、携帯情報端末７８００は、可撓性を有
するバッテリ７８０５を搭載することができる。バッテリ７８０５は例えば表示部７００
１またはバンド７８０１等と重ねて配置してもよい。
バンド７８０１、表示部７００１、及びバッテリ７８０５は可撓性を有する。そのため、
携帯情報端末７８００を所望の形状に湾曲させることが容易である。
操作ボタン７８０３は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ
動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持
たせることができる。例えば、携帯情報端末７８００に組み込まれたオペレーティングシ
ステムにより、操作ボタン７８０３の機能を自由に設定することもできる。
また、表示部７００１に表示されたアイコン７８０４に指等で触れることで、アプリケー
ションを起動することができる。
また、携帯情報端末７８００は、通信規格に準拠した近距離無線通信を実行することが可
能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリ
ーで通話することもできる。
また、携帯情報端末７８００は入出力端子７８０２を有していてもよい。入出力端子７８
０２を有する場合、他の情報端末とコネクターを介して直接データのやりとりを行うこと
ができる。また入出力端子７８０２を介して充電を行うこともできる。なお、本実施の形
態で例示する携帯情報端末の充電動作は、入出力端子を介さずに非接触電力伝送により行
ってもよい。
図３６（Ｅ）、（Ｆ）に、折りたたみ可能な携帯情報端末の一例を示す。図３６（Ｅ）で
は、表示部７００１が内側になるように折りたたんだ状態、図３６（Ｆ）では、表示部７
００１が外側になるように折りたたんだ状態の携帯情報端末７６５０を示す。携帯情報端
末７６５０は表示部７００１及び非表示部７６５１を有する。携帯情報端末７６５０を使
用しない際に、表示部７００１が内側になるように折りたたむことで、表示部７００１の
汚れ及び傷つきを抑制できる。なお、図３６（Ｅ）、（Ｆ）では携帯情報端末７６５０を
２つ折りにした構成を示しているが、携帯情報端末７６５０は３つ折りにしてもよいし、
４つ折り以上にしてもよい。また、携帯情報端末７６５０は、操作ボタン、外部接続ポー
ト、スピーカ、マイク、アンテナ、カメラ、またはバッテリ等を有していてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
本実施例では、本発明の一態様の剥離方法を用いて加工部材から作製基板を剥離した結果
について説明する。
図３７（Ａ）に加工部材２００の断面模式図を示す。加工部材２００は、作製基板２０１
、樹脂層２０２、酸化物層２０３、絶縁層２０４、接着層２０５及び基板２０６を有する
。
作製基板２０１としては、ガラス基板を用いた。樹脂層２０２としては、厚さ約１．５μ
ｍのポリイミド樹脂層を用いた。酸化物層２０３としては、Ｉｎ：Ｇａ：Ｚｎ＝５：１：
６（原子数比）、厚さ約５０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物層を用いた。絶縁層２０４と
しては、厚さ約１００ｎｍの窒化シリコン層を用いた。基板２０６としては、アラミドフ
ィルムを用いた。
加工部材２００の作製工程について説明する。まず、作製基板２０１上に、重合後にポリ
イミドとなる樹脂材料を含む材料を約２．０μｍ塗布した。次に、塗布した材料を加熱（
プリベーク）し、露光した後、現像した。次に、４００℃の加熱処理（ポストベーク）を
行って、作製基板２０１に達する開口を有する樹脂層２０２を形成した。
その後、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７（原子数比）の酸化物ターゲットを用い、スパッ
タリング法により酸化物層２０３を成膜した。スパッタリングガスとして酸素の流量比が
１０％の酸素とアルゴンの混合ガスを用い、スパッタリングガスの圧力は０．６Ｐａとし
た。また、酸化物層２０３の成膜時の基板温度は室温とし、直流（ＤＣ）電源は２．５ｋ
Ｗとした。
酸化物層２０３の成膜後、ＣＶＤ法により絶縁層２０４を成膜した。その後、接着層２０
５を用いて絶縁層２０４上に基板２０６を貼り合わせた。
次に、加工部材２００から作製基板２０１を剥離する工程について説明する。
加工部材２００に対して、作製基板２０１側からレーザ光２０７を照射した。レーザ光２
０７は、レーザ発振器により照射した。発振器のエネルギー密度は３３９ｍＪ／ｃｍ２、
スキャン速度は３．６ｍｍ／秒、発振周波数は６０Ｈｚ、設定エネルギーは９５０ｍＪと
した。
レーザ光２０７の照射後、図３７（Ｂ）に示すように加工部材２００から作製基板２０１
を剥離した。剥離後において、作製基板２０１を含む部材を部材２１０とし、基板２０６
を含む部材を部材２２０とする。なお、剥離後の作製基板２０１には、樹脂層２０２の残
渣（樹脂層２０２ａ）が付着している場合がある。この場合、作製基板２０１だけでなく
、樹脂層２０２ａも部材２１０に含まれる。
図３８（Ａ）に、加工部材２００の光学顕微鏡写真（倍率５０倍）を示す。図３８（Ｂ）
に、加工部材２００の断面ＳＴＥＭ写真（倍率１０万倍）を示す。なお、図３８（Ｂ）に
おいて、層２０８は炭素を含む層を表す。図３８（Ｂ）より、作製基板２０１上に樹脂層
２０２、酸化物層２０３及び絶縁層２０４が形成されていることがわかる。
本実施例において、部材２１０及び部材２２０を２個ずつ作製した。つまり、加工部材２
００を２個作製し、それぞれの加工部材２００において作製基板２０１を剥離した。２個
の加工部材２００のうち、一方の加工部材２００から得られた部材２１０及び部材２２０
の観察写真を図３９（Ａ）乃至（Ｆ）に示す。また、他方の加工部材２００から得られた
部材２１０及び部材２２０の観察写真を図４０（Ａ）乃至（Ｆ）に示す。
図３９（Ａ）及び図４０（Ａ）に部材２１０の外観写真を示し、図３９（Ｂ）及び図４０
（Ｂ）に部材２２０の外観写真を示す。図３９（Ｃ）及び図４０（Ｃ）に部材２１０の光
学顕微鏡写真（倍率５０倍）を示し、図３９（Ｄ）及び図４０（Ｄ）に部材２２０の光学
顕微鏡写真（倍率５０倍）を示す。図３９（Ｅ）及び図４０（Ｅ）に部材２１０の断面Ｓ
ＴＥＭ写真（倍率１０万倍）を示し、図３９（Ｆ）及び図４０（Ｆ）に部材２２０の断面
ＳＴＥＭ写真（倍率１０万倍）を示す。なお、図３９（Ｅ）及び図４０（Ｅ）、（Ｆ）に
おいて、層２０８は炭素を含む層を表す。
図３９（Ｅ）、（Ｆ）及び図４０（Ｅ）、（Ｆ）より、作製基板２０１と酸化物層２０３
が接していた部分では、作製基板２０１と酸化物層２０３の界面で作製基板２０１と酸化
物層２０３が剥がれたことが確認された。なお、図３９（Ｅ）及び図４０（Ｅ）より、作
製基板２０１の剥離後において作製基板２０１上に樹脂層２０２の残渣（樹脂層２０２ａ
）が約６０ｎｍ付着していることがわかる。また、図３９（Ｅ）は図４０（Ｅ）と同様の
結果となり、図３９（Ｆ）は図４０（Ｆ）と同様の結果となったことから、作製基板２０
１と酸化物層２０３の界面で作製基板２０１が剥離されたことに関して再現性が確認され
た。
１０ 表示装置
１３ 接着層
１４ 作製基板
２２ 基板
２３ 樹脂層
２３ａ 樹脂層
２４ 層
２８ 接着層
２９ 基板
３１ 絶縁層
３２ 絶縁層
３３ 絶縁層
３４ 絶縁層
３５ 絶縁層
４０ トランジスタ
４１ 導電層
４３ａ 導電層
４３ｂ 導電層
４３ｃ 導電層
４４ 酸化物半導体層
４５ 導電層
４７ 層
４７ａ 層
４７ｂ 層
４７ｃ 層
５０ トランジスタ
６０ 表示素子
６１ 導電層
６２ ＥＬ層
６３ 導電層
６５ レーザ光
７１ 保護層
７４ 絶縁層
７５ 保護層
７５ａ 基板
７５ｂ 接着層
７６ 接続体
７７ ＦＰＣ
８０ トランジスタ
８１ 導電層
８２ 絶縁層
８３ 酸化物半導体層
８４ 絶縁層
８５ 導電層
８５ａ 酸化物層
８５ｂ 酸化物層
８６ａ 導電層
８６ｂ 導電層
８６ｃ 導電層
８７ 層
８７ａ 層
８８ａ 導電層
８８ｂ 導電層
９１ 作製基板
９３ 樹脂層
９５ 絶縁層
９７ 着色層
９８ 遮光層
９９ 接着層
２００ 加工部材
２０１ 作製基板
２０２ 樹脂層
２０２ａ 樹脂層
２０３ 酸化物層
２０４ 絶縁層
２０５ 接着層
２０６ 基板
２０７ レーザ光
２０８ 層
２１０ 部材
２２０ 部材
３８１ 表示部
３８２ 駆動回路部
７０００ 表示部
７００１ 表示部
７１０１ 筐体
７１０３ 操作ボタン
７１０４ 外部接続ポート
７１０５ スピーカ
７１０６ マイク
７１０７ カメラ
７１１０ 携帯電話機
７２０１ 筐体
７２０２ 操作ボタン
７２０３ 情報
７２１０ 携帯情報端末
７３００ テレビジョン装置
７３０１ 筐体
７３０３ スタンド
７３１１ リモコン操作機
７６５０ 携帯情報端末
７６５１ 非表示部
７８００ 携帯情報端末
７８０１ バンド
７８０２ 入出力端子
７８０３ 操作ボタン
７８０４ アイコン
７８０５ バッテリ

Claims (5)

  1. 基板上に、樹脂層を形成し、
    前記樹脂層に開口を形成し、
    前記樹脂層の開口と重なるように、水素化アモルファスシリコン層を形成し、
    前記樹脂層上にトランジスタのソースとして機能する第１の導電層及びドレインとして機能する第２の導電層、並びに前記水素化アモルファスシリコン層上に第３の導電層を形成し、
    前記樹脂層にレーザを照射し、
    少なくとも前記トランジスタと、前記基板とを分離して、前記第３の導電層を露出させる、フレキシブルデバイスの作製方法。
  2. 基板上に、樹脂層を形成し、
    前記樹脂層に開口を形成し、
    前記樹脂層の開口と重なるように、水素化アモルファスシリコン層を形成し、
    前記樹脂層上にトランジスタのソースとして機能する第１の導電層及びドレインとして機能する第２の導電層、並びに前記水素化アモルファスシリコン層上に第３の導電層を形成し、
    前記樹脂層にレーザを照射し、
    少なくとも前記トランジスタと、前記基板とを分離して、前記水素化アモルファスシリコン層の内側において前記第３の導電層を露出させる、フレキシブルデバイスの作製方法。
  3. 請求項１又は請求項２において、露出した前記第３の導電層と、前記基板の裏面側に配置されたＦＰＣとを電気的に接続させる、フレキシブルデバイスの作製方法。
  4. 基板上に、樹脂層を形成し、
    前記樹脂層に開口を形成し、
    前記樹脂層の開口と重なるように、水素化アモルファスシリコン層を形成し、
    前記樹脂層上にトランジスタのソースとして機能する第１の導電層及びドレインとして機能する第２の導電層、並びに前記水素化アモルファスシリコン層上に第３の導電層を形成し、
    前記樹脂層にレーザを照射し、
    少なくとも前記トランジスタと、前記基板とを分離して、前記水素化アモルファスシリコン層を露出させる、フレキシブルデバイスの作製方法。
  5. 請求項４において、露出した前記水素化アモルファスシリコン層を、前記基板の裏面側に配置されたＦＰＣと電気的に接続させる、フレキシブルデバイスの作製方法。
JP2019143496A 2016-04-22 2019-08-05 フレキシブルデバイスの作製方法 Active JP6874071B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016086552 2016-04-22
JP2016086553 2016-04-22
JP2016086553 2016-04-22
JP2016086552 2016-04-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017082451A Division JP6568892B2 (ja) 2016-04-22 2017-04-19 フレキシブルデバイスの作製方法

Publications (2)

Publication Number Publication Date
JP2019195107A JP2019195107A (ja) 2019-11-07
JP6874071B2 true JP6874071B2 (ja) 2021-05-19

Family

ID=60089771

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017082451A Active JP6568892B2 (ja) 2016-04-22 2017-04-19 フレキシブルデバイスの作製方法
JP2019143496A Active JP6874071B2 (ja) 2016-04-22 2019-08-05 フレキシブルデバイスの作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017082451A Active JP6568892B2 (ja) 2016-04-22 2017-04-19 フレキシブルデバイスの作製方法

Country Status (6)

Country Link
US (1) US10205007B2 (ja)
JP (2) JP6568892B2 (ja)
KR (1) KR102327117B1 (ja)
CN (1) CN109075079B (ja)
TW (1) TWI788287B (ja)
WO (1) WO2017182909A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181424B2 (en) 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
KR102554183B1 (ko) 2016-07-29 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
CN110676311B (zh) * 2019-09-06 2022-11-29 中国电子科技集团公司第十三研究所 柔性晶体管的制备方法
JP2023044430A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 半導体装置、半導体装置の製造方法、および基板の再利用方法
TWI812323B (zh) * 2022-07-04 2023-08-11 友達光電股份有限公司 感光元件基板及其製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US7211828B2 (en) * 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4689168B2 (ja) 2003-01-22 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3897173B2 (ja) * 2003-05-23 2007-03-22 セイコーエプソン株式会社 有機ｅｌ表示装置及びその製造方法
JP4536601B2 (ja) * 2004-06-14 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007157608A (ja) * 2005-12-08 2007-06-21 Casio Comput Co Ltd エレクトロルミネッセンスディスプレイパネル及びその製造方法
KR101824425B1 (ko) * 2008-12-17 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5483151B2 (ja) * 2009-03-05 2014-05-07 カシオ計算機株式会社 薄膜素子およびその製造方法
JP5581106B2 (ja) * 2009-04-27 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
WO2014129519A1 (en) * 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
KR102104608B1 (ko) 2013-05-16 2020-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법
KR102133433B1 (ko) * 2013-05-24 2020-07-14 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법
JP6128961B2 (ja) * 2013-05-30 2017-05-17 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
JP6320713B2 (ja) * 2013-10-03 2018-05-09 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP5613814B2 (ja) * 2013-10-29 2014-10-29 株式会社半導体エネルギー研究所 携帯機器
US9427949B2 (en) 2013-12-03 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and stack manufacturing apparatus
JP6354338B2 (ja) 2014-05-30 2018-07-11 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法
US10181424B2 (en) 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device

Also Published As

Publication number Publication date
CN109075079B (zh) 2022-04-15
JP6568892B2 (ja) 2019-08-28
CN109075079A (zh) 2018-12-21
JP2017199902A (ja) 2017-11-02
KR102327117B1 (ko) 2021-11-15
TW201802872A (zh) 2018-01-16
US10205007B2 (en) 2019-02-12
KR20180134923A (ko) 2018-12-19
WO2017182909A1 (en) 2017-10-26
TWI788287B (zh) 2023-01-01
JP2019195107A (ja) 2019-11-07
US20170309731A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
JP6874071B2 (ja) フレキシブルデバイスの作製方法
JP6965010B2 (ja) フレキシブルデバイスの作製方法
JP6903714B2 (ja) 半導体装置の作製方法
JP6797996B2 (ja) 半導体装置の作製方法
JP7029010B2 (ja) 半導体装置の作製方法
US10185190B2 (en) Display device, module, and electronic device
JP7004452B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210421

R150 Certificate of patent or registration of utility model

Ref document number: 6874071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250