KR102327117B1 - 분리 방법 및 플렉시블 디바이스의 제작 방법 - Google Patents

분리 방법 및 플렉시블 디바이스의 제작 방법 Download PDF

Info

Publication number
KR102327117B1
KR102327117B1 KR1020187030583A KR20187030583A KR102327117B1 KR 102327117 B1 KR102327117 B1 KR 102327117B1 KR 1020187030583 A KR1020187030583 A KR 1020187030583A KR 20187030583 A KR20187030583 A KR 20187030583A KR 102327117 B1 KR102327117 B1 KR 102327117B1
Authority
KR
South Korea
Prior art keywords
layer
oxide
resin layer
forming
transistor
Prior art date
Application number
KR1020187030583A
Other languages
English (en)
Other versions
KR20180134923A (ko
Inventor
슌페이 야마자키
šœ페이 야마자키
준페이 야나카
세이지 야스모토
마사카츠 오노
히로키 아다치
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180134923A publication Critical patent/KR20180134923A/ko
Application granted granted Critical
Publication of KR102327117B1 publication Critical patent/KR102327117B1/ko

Links

Images

Classifications

    • H01L29/66969—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L29/66742—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Fish Paste Products (AREA)
  • External Artificial Organs (AREA)

Abstract

양산성이 높은 저비용의 분리 방법을 제공한다. 감광성 및 열경화성 재료를 사용하여 두께가 0.1μm 이상 3μm 이하인 제 1 층을 형성 기판 위에 형성할 수 있고, 포토리소그래피법에 의하여 제 1 층에 개구를 형성함으로써 개구를 포함하는 수지층을 형성하고, 수지층의 개구와 중첩되도록 실리콘층 또는 산화물층을 형성하고, 수지층 위에 금속 산화물을 포함한 트랜지스터를 형성하고, 트랜지스터의 소스 또는 드레인을 제작하는 단계와 같은 제작 단계에서 실리콘층 또는 산화물층 위에 도전층을 형성하고, 실리콘층 및 산화물층 중 하나 및 수지층에 레이저 광을 조사하고, 형성 기판으로부터 트랜지스터 및 도전층을 분리한다.

Description

분리 방법 및 플렉시블 디바이스의 제작 방법
본 발명의 일 형태는 분리 방법 및 플렉시블 디바이스의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야의 예에는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서), 입출력 장치(예를 들어 터치 패널), 이들의 구동 방법, 및 이들의 제작 방법이 포함된다.
본 명세서 등에서 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 뜻한다. 트랜지스터, 반도체 회로, 연산 장치, 및 기억 장치 등은 각각 반도체 장치의 일 형태이다. 또한 촬상 장치, 전기 광학 장치, 발전 장치(예를 들어 박막 태양 전지 및 유기 박막 태양 전지), 및 전자 기기는 각각 반도체 장치를 포함하여도 좋다.
유기 일렉트로루미네선스(EL) 소자 또는 액정 소자를 사용한 표시 장치가 알려져 있다. 또한 표시 장치의 예에는 발광 다이오드(LED) 등의 발광 소자를 포함한 발광 장치, 및 전기 영동 방식 등에 의하여 표시를 실시하는 전자 종이가 포함된다.
유기 EL 소자는 일반적으로 발광성 유기 화합물을 함유하는 층이 한 쌍의 전극 사이에 제공된 구조를 가진다. 이 소자에 전압을 인가함으로써, 발광성 유기 화합물은 빛을 방출할 수 있다. 이러한 유기 EL 소자를 사용함으로써 얇고, 가볍고, 콘트라스트가 높으며 소비전력이 낮은 표시 장치를 달성할 수 있다.
또한 플렉시블 기판(필름) 위에 트랜지스터 등의 반도체 소자 및 유기 EL 소자 등의 표시 소자를 형성함으로써 플렉시블 디스플레이 디바이스를 제공할 수 있다.
특허문헌 1에는 내열성 수지층 및 전자 소자가 제공된 지지 기판에 희생층을 통하여 레이저 광을 조사한 후에 유리 기판으로부터 내열 수지층을 분리함으로써 플렉시블 디스플레이 디바이스를 제작하는 방법이 개시(開示)되어 있다.
일본 공개특허공보 특개2015-223823호
본 발명의 일 형태의 과제는 신규 분리 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 저비용으로 생산성이 높은 분리 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 대형 기판을 사용하여 분리를 실시하는 것이다.
본 발명의 일 형태의 과제는 신규 플렉시블 디바이스의 제작 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 신뢰성이 높은 플렉시블 디바이스의 제작 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 저온에서 플렉시블 디바이스를 제작하는 것이다. 본 발명의 일 형태의 과제는 간략화된 제작 공정으로 플렉시블 디바이스의 제작 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 저비용으로 생산성이 높은 플렉시블 디바이스의 제작 방법을 제공하는 것이다. 본 발명의 일 형태의 과제는 대형 기판을 사용하여 플렉시블 디바이스를 제작하는 것이다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 또한 본 발명의 일 형태는 상기 모든 과제를 반드시 달성할 필요는 없다. 명세서, 도면, 및 청구항의 기재로부터 다른 과제가 추출될 수 있다.
본 발명의 일 형태는 감광성 및 열경화성 재료를 사용하여 두께가 0.1μm 이상 3μm 이하인 제 1 층을 형성 기판 위에 형성하는 단계와, 개구를 포함하는 수지층을 형성하기 위하여 포토리소그래피법에 의하여 제 1 층에 개구를 형성하는 단계와, 수지층의 개구와 중첩되도록 실리콘층을 형성하는 단계와, 수지층 위에 금속 산화물을 포함한 트랜지스터를 형성하는 단계와, 트랜지스터의 소스 또는 드레인을 제작하는 단계와 같은 제작 단계에서 실리콘층 위에 도전층을 형성하는 단계와, 수지층 및 실리콘층에 레이저 광을 조사하는 단계와, 형성 기판으로부터 트랜지스터 및 도전층을 분리하는 단계를 포함하는, 플렉시블 디바이스의 제작 방법이다.
상술한 실시형태의 실리콘층으로서, 광 조사에 의하여 수소를 방출하는 기능을 가지는 실리콘층을 형성하여도 좋다.
상술한 실시형태의 실리콘층으로서, 수소화 비정질 실리콘층을 형성하여도 좋다.
상술한 실시형태에서 수지층 및 실리콘층에 형성 기판 측으로부터 레이저 광을 조사하여도 좋다.
본 발명의 일 형태는 감광성 및 열경화성 재료를 사용하여 두께가 0.1μm 이상 3μm 이하인 제 1 층을 형성 기판 위에 형성하는 단계와, 개구를 포함하는 수지층을 형성하기 위하여 포토리소그래피법에 의하여 제 1 층에 개구를 형성하는 단계와, 수지층의 개구와 중첩되도록 산화물층을 형성하는 단계와, 수지층 위에 금속 산화물을 포함한 트랜지스터를 형성하는 단계와, 트랜지스터의 소스 또는 드레인을 제작하는 단계와 같은 제작 단계에서 산화물층 위에 도전층을 형성하는 단계와, 수지층 및 산화물층에 레이저 광을 조사하는 단계와, 형성 기판으로부터 트랜지스터 및 도전층을 분리하는 단계를 포함하는, 플렉시블 디바이스의 제작 방법이다.
상술한 실시형태의 산화물층으로서, 알루미늄, 갈륨, 이트륨, 및 주석 중 어느 하나, 인듐, 및 아연을 포함한 산화물층을 형성하여도 좋다.
상술한 실시형태에서 수지층 및 산화물층에 형성 기판 측으로부터 레이저 광을 조사하여도 좋다.
상술한 실시형태의 레이저 광으로서, 선형 레이저 광을 사용하여도 좋다.
상술한 실시형태에서 제 1 층을 점도(粘度)가 5cP 이상 100cP 미만인 용액을 사용하여 형성하여도 좋다.
상술한 실시형태에서 제 1 층을 스핀 코터를 사용하여 형성하여도 좋다.
상술한 실시형태에서 제 1 온도에서 제 1 층을 가열함으로써 수지층을 형성하고, 제 1 온도보다 낮은 온도에서 트랜지스터를 제작하여도 좋다.
본 발명의 일 형태에 따르면, 신규 분리 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 저비용으로 생산성이 높은 분리 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 대형 기판을 사용하여 분리를 실시할 수 있다.
본 발명의 일 형태에 따르면, 신규 플렉시블 디바이스의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 신뢰성이 높은 플렉시블 디바이스의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 저온에서 플렉시블 디바이스를 제작할 수 있다. 본 발명의 일 형태에 따르면, 간략화된 제작 공정으로 플렉시블 디바이스의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 저비용으로 생산성이 높은 플렉시블 디바이스의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면, 대형 기판을 사용하여 플렉시블 디바이스를 제작할 수 있다.
또한 이들 효과의 기재는 다른 과제의 존재를 방해하지 않는다. 또한 본 발명의 일 형태는 상기 모든 효과를 반드시 달성할 필요는 없다. 명세서, 도면, 및 청구항의 기재로부터 다른 효과가 추출될 수 있다.
도 1의 (A) 내지 (D)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 2의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 3의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 4의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 5의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 6의 (A) 및 (B)는 각각 플렉시블 디바이스의 예를 도시한 도면이다.
도 7의 (A) 내지 (D)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 8의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 9의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 10의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 11의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 12의 (A) 및 (B)는 각각 플렉시블 디바이스의 예를 도시한 도면이다.
도 13의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 14의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 15의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 16의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 17의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 18의 (A) 및 (B)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 19의 (A) 및 (B)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 20의 (A) 및 (B)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 21은 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 22의 (A) 및 (B)는 각각 플렉시블 디바이스의 예를 도시한 도면이다.
도 23의 (A) 및 (B)는 각각 플렉시블 디바이스의 예를 도시한 도면이다.
도 24의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 25의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 26의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 27의 (A) 및 (B)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 28의 (A) 및 (B)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 29의 (A) 및 (B)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 30은 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 31의 (A) 및 (B)는 각각 플렉시블 디바이스의 예를 도시한 도면이다.
도 32의 (A) 및 (B)는 각각 플렉시블 디바이스의 예를 도시한 도면이다.
도 33의 (A) 및 (B)는 각각 플렉시블 디바이스의 예를 도시한 도면이다.
도 34의 (A) 및 (B)는 각각 플렉시블 디바이스의 예를 도시한 도면이다.
도 35의 (A) 내지 (C)는 플렉시블 디바이스의 제작 방법의 예를 도시한 도면이다.
도 36의 (A) 내지 (F)는 전자 기기의 예를 도시한 것이다.
도 37의 (A) 및 (B)는 실시예 1의 가공 부재 및 분리 후의 부재를 나타낸 도면이다.
도 38의 (A) 및 (B)는 실시예 1의 결과를 나타낸 사진이다.
도 39의 (A) 내지 (F)는 실시예 1의 결과를 나타낸 사진이다.
도 40의 (A) 내지 (F)는 실시예 1의 결과를 나타낸 사진이다.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 또한 본 발명은 아래의 설명에 한정되지 않고, 본 발명의 취지 및 범위에서 벗어나지 않고 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해된다. 따라서 본 발명은 이하의 실시형태의 기재에 한정하여 해석되어서는 안 된다.
또한 아래에서 설명하는 본 발명의 구조에서, 같은 부분 또는 비슷한 기능을 가지는 부분은 상이한 도면에서 같은 부호로 나타내고, 이러한 부분의 설명은 반복하지 않는다. 또한 비슷한 기능을 가지는 부분에는 같은 해칭 패턴을 적용하고, 이 부분을 특별히 부호로 나타내지 않는 경우가 있다.
도면에 도시된 각 구조의 위치, 크기, 또는 범위 등은 이해를 쉽게 하기 위하여 정확하게 나타내어지지 않는 경우가 있다. 그러므로 개시된 발명은 반드시 도면에 개시된 위치, 크기, 또는 범위 등에 한정되지는 않는다.
또한 "막" 및 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있다. 또한 "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 분리 방법, 플렉시블 디바이스, 및 플렉시블 디바이스의 제작 방법에 대하여 설명한다.
본 발명의 일 형태는 감광성 및 열경화성 재료를 사용하여 두께가 0.1μm 이상 3μm 이하인 제 1 층을 형성 기판 위에 형성하고, 포토리소그래피법을 사용하여 제 1 층에 개구를 형성함으로써 개구를 가지는 수지층을 형성하고, 수지층의 개구와 중첩되도록 제 2 층을 형성하고, 수지층 위에 산화물 반도체를 포함한 트랜지스터를 형성하고, 트랜지스터의 소스 또는 드레인과 같은 제작 단계에서 제 2 층 위에 도전층을 형성하고, 수지층 및 제 2 층에 레이저 광을 조사하고, 형성 기판으로부터 트랜지스터 및 도전층을 분리하는, 플렉시블 디바이스의 제작 방법이다. 또한 제 2 층은 실리콘층 또는 산화물층으로 할 수 있다.
본 명세서 등에서는 산화물 반도체를 금속 산화물이라고 하는 경우가 있다.
본 발명의 일 형태에서는, 제 2 층에 레이저 광을 조사한다. 제 2 층이 실리콘층인 경우, 제 2 층은 빛을 흡수하고 가열됨으로써 수소를 방출한다. 예를 들어 수소는 가스 상태로 방출된다. 가스 상태의 수소는 제 2 층 내 또는 제 2 층 표면 위에 거품 형상 영역(또는 취약한 영역 또는 공동을 가지는 영역)을 형성할 수 있다.
제 2 층은 빛이 조사되어 수소를 방출한다. 이에 의하여 제 2 층과, 제 2 층과 접하는 층 사이의 밀착성이 저감되고 두 층 사이의 계면에서 분리가 실시된다. 또는 제 2 층으로부터 수소가 방출됨으로써 제 2 층 자체가 손상되어 제 2 층 내에서 분리가 실시된다.
또한 제 2 층이 산화물층인 경우, 산화물층에 레이저 광을 조사함으로써, 제 2 층과, 제 2 층과 접하는 층 사이의 밀착성을 저감시킬 수 있고 두 층 사이의 계면에서 분리가 실시될 수 있다. 또는 제 2 층 자체가 손상되어 제 2 층 내에서 분리가 실시될 수 있다.
본 발명의 일 형태에서는 트랜지스터의 채널 형성 영역에 산화물 반도체를 사용한다. 산화물 반도체를 사용함으로써 저온 폴리실리콘(LTPS)을 사용하는 경우보다 최고 공정 온도를 낮출 수 있다.
트랜지스터의 채널 형성 영역에 LTPS를 사용하는 경우, 약 500℃ 내지 550℃의 온도가 가해지기 때문에 수지층은 내열성을 가지는 것이 요구된다. 또한 레이저 결정화 공정에서의 대미지를 완화시키기 위하여 수지층의 두께를 증대시킬 필요가 있다.
한편으로 산화물 반도체를 사용하여 형성된 트랜지스터는 350℃ 이하, 또는 300℃ 이하의 온도에서도 형성될 수 있다. 그러므로 수지층은 내열성이 높은 것이 요구되지 않는다. 따라서 수지층의 내열 온도를 낮출 수 있어 재료 선택의 폭이 넓어진다. 그래서 산화물 반도체를 사용한 트랜지스터는 레이저 결정화 공정이 불필요하기 때문에 수지층을 얇게 할 수 있다. 수지층은 내열성이 높은 것이 요구되지 않고 얇게 할 수 있으므로 디바이스의 제작 비용을 크게 삭감할 수 있다. 또한 산화물 반도체는 LTPS를 사용하는 경우에 비하여 공정을 간략화할 수 있어 바람직하게 사용된다.
본 발명의 일 형태에서는 수지층의 내열 온도 이하의 온도에서 트랜지스터 등을 형성한다. 여기서, 수지층의 내열성은 예를 들어 가열에 의한 중량 감소율, 구체적으로는 5% 중량 감소 온도(가열 처리에 의하여 수지층의 중량이 5% 감소되는 경우의 가열 온도)에 의하여 평가할 수 있다. 수지층의 5% 중량 감소 온도는 450℃ 이하인 것이 바람직하고, 400℃ 이하인 것이 더 바람직하고, 400℃ 미만인 것이 더욱 바람직하고, 350℃ 미만이 더더욱 바람직하다. 예를 들어 350℃ 이하 또한 300℃ 이하의 온도에서 트랜지스터를 제작한다.
본 발명의 일 형태에 따르면, 선형 레이저 빔으로 조사를 실시한다. LTPS 등의 제조 라인에서 사용되는 레이저 장치를 유효하게 사용할 수 있다. 선형 레이저는 긴 직사각형으로 집광되어(선형 레이저 빔으로 성형되어) 빛이 수지층 및 제 2 층에 조사된다. 이로써 트랜지스터를 형성 기판으로부터 분리할 수 있다.
본 발명의 일 형태에서는 수지층의 제작에 감광성 재료를 사용한다. 감광성 재료를 사용하면 원하는 형상을 가지는 수지층을 쉽게 형성할 수 있다. 예를 들어 수지층에 개구를 쉽게 형성할 수 있다.
예를 들어 수지층에 개구를 형성하고 개구를 덮도록 제 2 층 및 도전층을 배치한 후에 도전층과 형성 기판을 분리함으로써 일부가 노출된 전극(이면 전극 또는 관통 전극이라고도 함)을 형성할 수 있다. 이 전극은 외부 접속 단자로서 사용할 수 있다.
본 실시형태에서는 수지층에 형성된 개구를 통하여 외부 접속 단자와 FPC(flexible printed circuit) 등의 회로 기판을 전기적으로 접속시키는 예를 도시하였다.
본 발명의 일 형태의 분리 방법을 사용하여 플렉시블 디바이스를 제작할 수 있다. 본 발명의 일 형태의 플렉시블 디바이스 및 그 제작 방법에 대하여 도 1의 (A) 내지 (D), 도 2의 (A) 내지 (C), 도 3의 (A) 내지 (C), 도 4의 (A) 내지 (C), 도 5의 (A) 내지 (C), 도 6의 (A) 및 (B), 도 7의 (A) 내지 (D), 도 8의 (A) 내지 (C), 도 9의 (A) 내지 (C), 도 10의 (A) 내지 (C), 도 11의 (A) 내지 (C), 도 12의 (A) 및 (B), 도 13의 (A) 내지 (C), 및 도 14의 (A) 내지 (C)를 참조하여 아래에서 구체적으로 설명한다. 여기서는, 플렉시블 디바이스로서 트랜지스터 및 유기 EL 소자를 포함하는 표시 장치(액티브 매트릭스형 유기 EL 표시 장치라고도 함)를 제작하는 예에 대하여 설명한다. 플렉시블성을 가지는 재료를 사용함으로써 접을 수 있는(foldable) 유기 EL 표시 장치를 달성할 수 있다.
또한 표시 장치를 구성하는 박막(즉 절연막, 반도체막, 및 도전막 등)은 스퍼터링법, CVD(chemical vapor deposition)법, 진공 증착법, PLD(pulse laser deposition)법, ALD(atomic layer deposition)법 등 중 임의의 것을 이용하여 형성할 수 있다. CVD법으로서는 PECVD(plasma-enhanced chemical vapor deposition)법 또는 열 CVD법을 사용하여도 좋다. 열 CVD법의 예로서는 MOCVD(metal organic chemical vapor deposition)법을 사용하여도 좋다.
표시 장치를 구성하는 박막(즉 절연막, 반도체막, 및 도전막 등)은 스핀 코팅, 디핑(dipping), 스프레이 코팅, 잉크젯 인쇄, 디스펜싱, 스크린 인쇄, 또는 오프셋 인쇄 등의 방법에 의하여, 또는 닥터 나이프, 슬릿 코터, 롤 코터, 커튼 코터, 또는 나이프 코터를 사용하여 형성할 수 있다.
표시 장치에 포함되는 박막을 가공할 때 리소그래피법 등을 사용할 수 있다. 또는 차폐 마스크를 사용하는 막 형성법에 의하여 섬 형상의 박막을 형성하여도 좋다. 또는 나노 임프린팅법, 샌드 블라스팅법(sandblasting method), 또는 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법의 예에는, 가공될 박막 위에 레지스트 마스크를 형성하고, 상기 박막을 에칭 등에 의하여 가공하고, 레지스트 마스크를 제거하는 방법, 및 감광성 박막을 형성하고 빛에 노출시키고 현상하여 원하는 형상으로 가공하는 방법이 포함된다.
빛을 사용하는 경우의 포토리소그래피법에서의 노광을 위한 빛으로서는, i선의 빛(파장 365nm), g선의 빛(파장 436nm), h선의 빛(파장 405nm), 또는 i선, g선, 및 h선을 혼합시킨 빛을 사용할 수 있다. 또는 자외광, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수 있다. 노광은 액침 노광 기술에 의하여 실시하여도 좋다. 노광을 위한 빛으로서 EUV(extreme ultra-violet)광 또는 X선을 사용하여도 좋다. 노광을 위한 빛 대신에 전자 빔을 사용할 수 있다. EUV광, X선, 또는 전자 빔을 사용하면 매우 미세한 가공을 실시할 수 있어 바람직하다. 또한 전자 빔 등의 빔을 주사함으로써 노광을 실시하는 경우에는 포토마스크는 불필요하다.
박막의 에칭에는 드라이 에칭, 웨트 에칭, 또는 샌드 블라스트법 등을 사용할 수 있다.
[제작 방법예 1]
우선, 형성 기판(14) 위에 감광성 및 열경화성 재료를 사용하여 제 1 층(24)을 형성한다(도 1의 (A) 참조).
구체적으로는 감광성 및 열경화성 재료를 두께 0.1μm 이상 3μm 이하로 형성한다.
본 발명의 일 형태에서는 제 1 층(24)으로서 감광성 재료를 사용하기 때문에, 빛을 사용한 리소그래피법에 의하여 제 1 층(24)을 부분적으로 제거할 수 있다. 구체적으로는 재료를 퇴적한 후에 용매를 제거하기 위한 가열 처리(프리 베이킹 처리라고도 함)를 실시한 후에 포토마스크를 사용하여 노광을 실시한다. 다음에, 현상 처리를 실시하여 불필요한 부분을 제거한다. 또한 가열 처리(포스트 베이킹 처리라고도 함)를 실시하여 개구를 가지는 수지층(23)을 형성한다. 도 1의 (B)는 수지층(23)에, 형성 기판(14)에 도달하는 개구를 제공하는 예를 도시한 것이다.
또한 상기 가열 처리(포스트 베이킹 처리)에 의하여 수지층(23) 내의 탈가스 성분(예를 들어 수소 또는 물)을 저감시킬 수 있다. 특히 가열 처리는 수지층(23) 위에 형성하는 각 층의 제작 온도보다 높은 온도에서 실시하는 것이 바람직하다. 예를 들어 트랜지스터의 제작 온도가 350℃ 미만인 경우에는, 수지층(23)이 되는 막을 350℃보다 높고 450℃ 이하에서 가열하는 것이 바람직하고, 400℃ 이하인 것이 더 바람직하고, 400℃ 미만인 것이 더욱 바람직하고, 375℃ 미만인 것이 더더욱 바람직하다. 이로써 트랜지스터의 제작 공정에서 수지층(23)으로부터의 탈가스를 크게 억제할 수 있다.
제 1 층(24)은 스핀 코터를 사용하여 형성하는 것이 바람직하다. 스핀 코팅법을 사용함으로써, 대형 기판에 얇은 막을 균일하게 형성할 수 있다.
제 1 층(24)은 점도가 5cP 이상 500cP 미만인 용액을 사용하여 형성하는 것이 바람직하고, 5cP 이상 100cP 미만인 것이 더 바람직하고, 10cP 이상 50cP 이하인 것이 더욱 바람직하다. 용액의 점도가 낮을수록 도포가 쉬워진다. 또한 용액의 점도가 낮을수록 기포가 들어가는 것을 억제할 수 있어 막질을 양호하게 할 수 있다.
수지층(23)은 플렉시블성을 가진다. 형성 기판(14)은 수지층(23)보다 플렉시블성이 낮다.
수지층(23)은 감광성 폴리이미드 수지(PSPI(photo sensitive polyimide)라고도 함)를 사용하여 형성하는 것이 바람직하다.
수지층(23)을 형성하는 데 사용할 수 있는 감광성 및 열경화성 재료의 예에는 아크릴 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 및 페놀 수지가 포함된다.
수지층(23)의 두께는 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 3μm 이하인 것이 더 바람직하고, 0.5μm 이상 1μm 이하인 것이 더욱 바람직하다. 점도가 낮은 용액을 사용함으로써 수지층(23)을 쉽게 얇게 할 수 있다.
또는 수지층(23)은 예를 들어 디핑, 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄에 의하여, 또는 닥터나이프, 슬릿 코터, 롤 코터, 커튼 코터, 또는 나이프 코터를 사용하여 형성할 수 있다.
수지층(23)의 열 팽창 계수는 0.1ppm/℃ 이상 20ppm/℃ 이하인 것이 바람직하고, 0.1ppm/℃ 이상 10ppm/℃ 이하인 것이 더 바람직하다. 수지층(23)의 열 팽창 계수가 낮을수록 트랜지스터 등이 가열에 의하여 파손되는 것을 억제할 수 있다.
표시 장치의 표시면 측에 수지층(23)이 위치하는 경우, 수지층(23)은 가시광 투광성이 높은 것이 바람직하다.
형성 기판(14)은 쉽게 반송하는 데 충분히 높은 강성(剛性)을 가지고, 제작 공정에서 가해지는 열에 대한 내성을 가진다. 형성 기판(14)에 사용할 수 있는 재료의 예에는 유리, 석영, 세라믹, 사파이어, 수지, 반도체, 금속 및 합금이 포함된다. 유리의 예에는 무알칼리 유리, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리가 포함된다.
이어서, 제 2 층(47)을 형성한다(도 1의 (C) 참조). 제 2 층(47)은 실리콘막을 형성하고, 레지스트 마스크를 형성하고, 실리콘막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다.
제 2 층(47)으로서는 예를 들어 가열에 의하여 수소가 방출되는 실리콘층을 사용할 수 있다. 특히, 수소화 비정질 실리콘(a-Si:H)막을 사용하는 것이 바람직하다. 수소화 비정질 실리콘막은 예를 들어 SiH4를 포함한 퇴적 가스를 사용하여 플라스마 CVD법에 의하여 형성할 수 있다. 제 2 층(47)으로서는 결정성을 가지는 실리콘층을 사용하는 것이 바람직하다. 제 2 층(47)의 퇴적 후에, 제 2 층(47)에 더 많은 수소를 포함시키기 위하여, 수소를 포함하는 분위기하에서 가열 처리를 실시하여도 좋다.
예를 들어 퇴적 가스에 갈륨 또는 비소 등의 불순물이 포함되는 경우, 퇴적시에 제 2 층(47)에 불순물을 포함시킬 수 있다. 또는 제 2 층(47)이 형성된 후에 불순물의 첨가에 의하여 제 2 층(47)의 저항을 더 낮게 할 수 있다. 불순물의 첨가에는 예를 들어 이온 도핑 또는 이온 주입을 사용할 수 있다. 구체적으로는 인 또는 비소 등을 첨가함으로써 제 2 층(47)을 n형화시킬 수 있다. 붕소, 알루미늄, 또는 갈륨 등을 첨가함으로써 제 2 층(47)을 p형화시킬 수 있다. 또한 제 2 층(47)은 도전성이 높은 것이 바람직하다.
또한 제 2 층이 실리콘층인 경우, 후술하는 레이저 광을 조사하기 전에 실행되는 공정은 제 2 층(47)으로부터 수소가 방출되기 어려운 온도에서 실행되는 것이 바람직하다. 따라서 레이저 광을 조사하기 전에 제 2 층(47)이 분리되는 등의 문제 및 수율의 저하를 억제할 수 있다.
또한 제 2 층(47)으로서 산화물 절연층, 산화물 도전층(불순물 준위를 포함하는 산화물 반도체층), 또는 산화물 반도체층 등의 산화물층을 사용할 수 있다. 특히 산화물 반도체층 및 산화물 도전층은 산화 실리콘층 등의 산화물 절연층보다 밴드 갭이 좁고 빛을 흡수하기 쉬워 바람직하다. 또한 제 2 층(47)이 산화물 도전층이면 제 2 층(47)을 외부 접속 단자로서 사용할 수 있는 전극으로서 기능시킬 수 있어 바람직하다. 산화물 도전층은 산화물 반도체층의 저항을 저감시킴으로써 형성할 수 있다.
산화물 반도체는 반도체 재료의 막 내의 산소 빈자리 및/또는 반도체 재료의 막 내의 수소 또는 물 등의 불순물의 농도에 의하여 저항을 제어할 수 있는 반도체 재료이다. 그래서 산화물 반도체층에 대하여 산소 빈자리 및/또는 불순물 농도를 증가시키는 처리, 또는 산화물 반도체층에 대하여 산소 빈자리 및/또는 불순물 농도를 저감시키는 처리를 선택함으로써, 산화물 도전층의 저항률을 제어할 수 있다.
구체적으로는 플라스마 처리를 사용하여 산화물 반도체층의 저항률을 제어할 수 있다. 예를 들어 희가스(He, Ne, Ar, Kr, 또는 Xe), 수소, 붕소, 인, 및 질소 중에서 선택된 하나 이상의 종류를 포함하는 가스를 사용하는 플라스마 처리를 채용할 수 있다. 예를 들어 플라스마 처리는 Ar 분위기하, Ar과 질소의 혼합 가스 분위기하, Ar과 수소의 혼합 가스 분위기하, 암모니아 분위기하, Ar과 암모니아의 혼합 가스 분위기하, 또는 질소 분위기하 등에서 실시할 수 있다. 이로써 산화물 반도체층의 캐리어 밀도를 높이고 저항률을 낮출 수 있다.
이온 주입법, 이온 도핑법, 또는 플라스마 잠입 이온 주입법(plasma immersion ion implantation method) 등을 사용하여 수소, 붕소, 인, 또는 질소를 산화물 반도체층에 주입함으로써 산화물 반도체층의 저항률을 낮출 수 있다.
또는 수소 및/또는 질소를 포함하는 막을 산화물 반도체층에 접하도록 형성하고, 상기 막으로부터 산화물 반도체층으로 수소 및/또는 질소를 확산시키는 방법을 채용할 수 있다. 이로써 산화물 반도체층의 캐리어 밀도를 높이고 저항률을 낮출 수 있다.
플렉시블 디바이스의 제작 공정에서 가열 처리를 실시하는 경우, 산화물 반도체층을 가열함으로써 산화물 반도체층으로부터 산소가 방출되어 산소 빈자리가 증가하는 경우가 있다. 이로써 산화물 반도체층의 저항률을 낮출 수 있다.
형성 기판으로부터 산화물 반도체층을 분리하기 위하여, 산화물 반도체층의 레이저 조사에 의하여 산화물 반도체층으로부터 산소가 방출되고 산소 빈자리가 증가될 수 있다. 이로써 산화물 반도체층의 저항률을 낮출 수 있다.
또한 이와 같이 산화물 반도체층을 사용하여 형성된 산화물 도전층을 캐리어 밀도가 높고 저항이 낮은 산화물 반도체층, 도전성을 가지는 산화물 반도체층, 또는 도전성이 높은 산화물 반도체층이라고 할 수 있다.
제 2 층(47)으로서는 예를 들어 In-M-Zn계 산화물(M은 Al, Ga, Y, 또는 Sn)을 사용할 수 있다. 특히 In-Ga-Zn 산화물층을 사용하는 것이 바람직하다.
또는 산화 인듐, 인듐 주석 산화물(ITO), 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함한 인듐 아연 산화물, 타이타늄을 포함한 인듐 산화물, 타이타늄을 포함한 ITO, 인듐 아연 산화물, 산화 아연(ZnO), 갈륨이 첨가된 ZnO, 또는 실리콘을 포함한 ITO 등의 산화물 도전층을 사용하여도 좋다.
예를 들어 제 2 층(47)의 두께는 1nm 이상 200nm 이하인 것이 바람직하고, 5nm 이상 100nm 이하인 것이 더 바람직하다.
다음에, 수지층(23) 위에 절연층(31)을 형성한다(도 1의 (D)).
절연층(31)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 절연층(31)은 상술한 포스트 베이킹 처리에서의 가열 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(31)은 수지층(23)에 포함되는 불순물이 이후 형성되는 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 배리어층으로서 사용할 수 있다. 예를 들어 절연층(31)은 수지층(23)을 가열하였을 때, 수지층(23)에 포함되는 수분 등이 트랜지스터 및 표시 소자로 확산되는 것을 방지하는 기능을 가지는 것이 바람직하다. 그러므로 절연층(31)은 배리어성이 높은 것이 바람직하다.
절연층(31)으로서는 예를 들어 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 또는 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 또는 산화 네오디뮴막 등을 사용하여도 좋다. 상술한 절연막 중 2개 이상을 포함한 적층을 사용하여도 좋다. 특히, 수지층(23) 위에 질화 실리콘막을 형성하고, 질화 실리콘막 위에 산화 실리콘막을 형성하는 것이 바람직하다.
절연층(31)으로서 무기 절연막을 사용하는 경우, 절연층(31)의 형성 시의 온도는 실온(25℃) 이상 350℃ 이하인 것이 바람직하고, 100℃ 이상 300℃ 이하인 것이 더 바람직하다.
수지층(23)이 요철 표면을 가지는 경우, 절연층(31)은 상기 요철을 덮는 것이 바람직하다. 절연층(31)은 상기 요철을 채우는 평탄화층으로서 기능하여도 좋다. 예를 들어 절연층(31)에 유기 절연 재료와 무기 절연 재료를 포함하는 적층을 사용하는 것이 바람직하다. 유기 절연 재료로서 예를 들어 수지층(23)에 사용할 수 있는 수지를 사용할 수 있다.
절연층(31)에 유기 절연막을 사용하는 경우, 절연층(31)을 실온 이상 350℃ 이하의 온도에서 형성하는 것이 바람직하고, 실온 이상 300℃ 이하의 온도에서 형성하는 것이 더 바람직하다.
다음에, 절연층(31) 위에 트랜지스터(40)를 형성한다(도 1의 (D), 및 도 2의 (A) 및 (B)).
표시 장치의 트랜지스터의 구조에 특별한 한정은 없다. 예를 들어 플레이너(planar)형 트랜지스터, 스태거형 트랜지스터, 또는 역스태거형 트랜지스터를 사용하여도 좋다. 또한 톱 게이트 트랜지스터 또는 보텀 게이트 트랜지스터를 사용하여도 좋다. 채널 상하에 게이트 전극을 제공하여도 좋다.
여기서는 트랜지스터(40)로서 산화물 반도체층(44)을 포함하는 보텀 게이트 트랜지스터를 제작하는 경우에 대하여 설명한다.
본 발명의 일 형태에 따라, 트랜지스터의 반도체로서 산화물 반도체를 사용한다. 실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 반도체 재료를 사용하면 트랜지스터의 오프 상태 전류를 저감시킬 수 있어 바람직하다.
또한 트랜지스터(40)는 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 트랜지스터(40)는 상술한 포스트 베이킹 처리에서의 가열 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
구체적으로는 우선 절연층(31) 위에 도전층(41)을 형성한다(도 1의 (D)). 도전층(41)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다.
도전막은 실온 이상 350℃ 이하의 온도에서 형성하는 것이 바람직하고, 실온 이상 300℃ 이하의 온도에서 형성하는 것이 더 바람직하다.
표시 패널에 포함되는 도전층 각각은 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속, 또는 이들 금속을 주성분으로 포함하는 합금 중 임의의 것을 포함하는 단층 구조 또는 적층 구조를 가질 수 있다. 또는 산화 인듐, ITO, 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 아연 산화물, 타이타늄을 포함하는 인듐 산화물, 타이타늄을 포함하는 ITO, 인듐 아연 산화물, ZnO, 갈륨이 첨가된 ZnO, 또는 실리콘을 포함하는 인듐 주석 산화물 등의 투광성 도전 재료를 사용하여도 좋다. 또는 불순물 원소 등을 포함시킴으로써 저항을 저하시킨 산화물 반도체 또는 다결정 실리콘 등의 반도체, 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 그래핀을 포함하는 막을 사용할 수도 있다. 그래핀을 포함하는 막은 예를 들어 산화 그래핀을 포함하는 막을 환원함으로써 형성할 수 있다. 불순물 원소를 함유하는 산화물 반도체 등의 반도체를 사용하여도 좋다. 또는 은, 탄소, 또는 구리 등의 도전성 페이스트, 또는 폴리싸이오펜 등의 도전성 폴리머를 사용하여 도전층을 형성하여도 좋다. 도전성 페이스트는 저렴하여 바람직하다. 도전성 폴리머는 도포하기 쉬워 바람직하다.
다음에, 절연층(32)을 형성한다(도 1의 (D)). 절연층(32)에는 절연층(31)에 사용할 수 있는 무기 절연막을 사용할 수 있다.
다음에, 절연층(31 및 32)에서 수지층(23)의 개구와 중첩되는 부분에 개구를 형성한다(도 2의 (A)). 여기서는 절연층(31 및 32)에 한번에 개구를 형성하는 예를 도시하였다. 절연층(31 및 32)의 개구는 다른 단계에서 형성하여도 좋다. 예를 들어 도전층(41)을 형성하기 전에 절연층(31)에 개구를 형성하여도 좋다. 개구를 형성함으로써 절연층(31 및 32)으로 덮인 제 2 층(47)이 노출된다.
다음에, 산화물 반도체층(44)을 형성한다(도 2의 (B)). 산화물 반도체층(44)은 산화물 반도체막을 형성하고, 레지스트 마스크를 형성하고, 산화물 반도체막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다.
산화물 반도체막의 퇴적 시의 기판 온도는 350℃ 이하인 것이 바람직하고, 실온 이상 200℃ 이하인 것이 더 바람직하고, 실온 이상 130℃ 이하인 것이 더욱 바람직하다.
또한 산화물 반도체막은 불활성 가스 및 산소 가스 중 어느 한쪽을 사용하여 형성한다. 또한 산화물 반도체막의 형성 단계에서의 산소 유량비(산소 분압)에 특별한 한정은 없다. 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에는, 산화물 반도체막의 형성 단계에서의 산소 유량비(산소 분압)는 0% 이상 30% 이하인 것이 바람직하고, 5% 이상 30% 이하인 것이 더 바람직하고, 7% 이상 15% 이하인 것이 더욱 바람직하다.
산화물 반도체막은 예를 들어 적어도 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물로 나타내어지는 막을 포함하는 것이 바람직하다. 상기 산화물 반도체를 포함하는 트랜지스터의 전기 특성의 편차를 저감시키기 위하여, 산화물 반도체는 In, Zn, 및 M에 더하여 스태빌라이저를 포함하는 것이 바람직하다.
스태빌라이저의 예는 M으로서 사용할 수 있는 상술한 금속에 더하여 란타넘, 세륨, 프라세오디뮴, 네오디뮴, 사마륨, 유로퓸, 가돌리늄, 터븀, 디스프로슘, 홀뮴, 어븀, 툴륨, 이터븀, 및 루테튬 등의 란타노이드이다.
산화물 반도체로서 예를 들어 In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, 및 In-Hf-Al-Zn계 산화물 중 임의의 것을 사용할 수 있다.
또한 여기서 예를 들어 "In-Ga-Zn계 산화물"은 In, Ga, 및 Zn을 주성분으로 포함하는 산화물을 뜻하고, In:Ga:Zn의 비율에 한정은 없다. 또한 In, Ga, 및 Zn에 더하여 금속 원소를 포함하여도 좋다.
반도체층 및 도전층은 상술한 산화물에 포함되는 같은 금속 원소를 포함하여도 좋다. 반도체층 및 도전층에 같은 금속 원소를 사용함으로써 제작 비용을 삭감할 수 있다. 예를 들어 금속 조성이 같은 금속 산화물 타깃을 사용함으로써 제작 비용을 삭감할 수 있다. 또한 반도체층 및 도전층의 가공 시에 같은 에칭 가스 또는 같은 에칭액을 사용할 수 있다. 또한 반도체층 및 도전층이 같은 금속 원소를 포함하는 경우에도, 이들이 상이한 조성을 가지는 경우가 있다. 예를 들어 트랜지스터 및 용량 소자의 제작 공정 동안에 막의 금속 원소가 방출되어 상이한 금속 조성이 될 수 있다.
산화물 반도체의 에너지 갭은 2eV 이상인 것이 바람직하고, 2.5eV 이상인 것이 더 바람직하고, 3eV 이상인 것이 더욱 바람직하다. 에너지 갭이 넓은 이러한 산화물 반도체를 사용함으로써 트랜지스터의 오프 상태 전류가 저감된다.
산화물 반도체가 In-M-Zn계 산화물인 경우, In-M-Zn계 산화물의 형성에 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M 및 Zn≥M을 만족시키는 것이 바람직하다. 이와 같은 스퍼터링 타깃의 금속 원소의 원자수비는 예를 들어 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, 또는 In:M:Zn=5:1:8인 것이 바람직하다. 또한 형성된 산화물 반도체층의 금속 원소의 원자수비는 상술한 스퍼터링 타깃의 금속 원소의 원자수비로부터 ±40%의 범위 내에서 변동된다.
산화물 반도체막은 스퍼터링법에 의하여 형성할 수 있다. 또한 스퍼터링법 대신에 PLD(pulsed laser deposition)법, PECVD(plasma-enhanced chemical vapor deposition)법, 열 CVD(thermal chemical vapor deposition)법, ALD(atomic layer deposition)법, 또는 진공 증착법 등을 사용하여도 좋다. 열 CVD법의 예로서, MOCVD(metal organic chemical vapor deposition)법을 들 수 있다.
다음에, 도전층(43a, 43b, 및 43c)을 형성한다(도 2의 (B)). 도전층(43a, 43b, 및 43c)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다. 도전층(43a) 및 도전층(43b)은 산화물 반도체층(44)에 접속된다. 도전층(43c)은 수지층(23) 및 절연층(31 및 32)에 제공된 개구를 통하여 제 2 층(47)에 접속된다.
또한 도전층(43a) 및 도전층(43b)을 가공하는 동안, 산화물 반도체층(44)은 레지스트 마스크에 의하여 덮이지 않은 영역에서 부분적으로 에칭되어 얇아지는 경우가 있다.
도전막은 실온 이상 350℃ 이하의 온도에서 형성하는 것이 바람직하고, 실온 이상 300℃ 이하의 온도에서 형성하는 것이 더 바람직하다.
상술한 방법으로 트랜지스터(40)를 제작할 수 있다(도 2의 (B)). 트랜지스터(40)에서는 도전층(41)의 일부가 게이트로서 기능하고, 절연층(32)의 일부가 게이트 절연층으로서 기능하고, 도전층(43a) 및 도전층(43b)이 소스 및 드레인으로서 기능한다.
또한 도전층(43c)을 도전층(43a 및 43b)과 동시에 형성하는 경우를 나타내었지만 도전층(43c)과 도전층(43a 및 43b)은 동시에 형성하지 않아도 된다. 예를 들어 도전층(43c)을 도전층(41)과 동시에 형성하여도 좋다. 이 경우, 절연층(31)을 형성한 후에 절연층(31)에서 수지층(23)의 개구와 중첩된 부분에 개구를 형성한다. 이 후, 도전막을 형성한다. 레지스트 마스크를 형성하고, 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 도전층(41 및 43c)을 형성한다.
이 후, 트랜지스터(40)를 덮는 절연층(33)을 형성한다(도 2의 (C)). 절연층(33)은 절연층(31)과 비슷한 방법으로 형성할 수 있다.
절연층(33)에는 산소를 포함하는 분위기하에서 상술한 범위 내의 낮은 온도에서 형성한, 산화 실리콘막 또는 산화질화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 상기 산화 실리콘 또는 산화질화 실리콘막 위에 질화 실리콘막 등 산소 확산성 및 산소 투과성이 낮은 절연막을 적층시키는 것이 바람직하다. 산소를 포함하는 분위기하에서 낮은 온도에서 형성한 산화물 절연막은 가열에 의하여 대량의 산소를 쉽게 방출한다. 이러한 산소를 방출하는 산화물 절연막 및 산소 확산성 및 산소 투과성이 낮은 절연막을 포함한 적층을 가열하면 산화물 반도체층(44)에 산소를 공급할 수 있다. 결과적으로 산화물 반도체층(44) 내의 산소 빈자리를 채우고 산화물 반도체층(44)과 절연층(33) 사이의 계면에서의 결함을 수복(修復)할 수 있어 결함 준위가 저감된다. 이로써 신뢰성이 매우 높은 플렉시블 디스플레이를 제공할 수 있다.
상술한 단계를 통하여, 수지층(23) 위에 절연층(31), 트랜지스터(40), 및 절연층(33)을 형성할 수 있다(도 2의 (C)).
이 단계에서 후술하는 방법에 의하여 형성 기판(14)과 트랜지스터(40)를 서로 분리하면 표시 소자를 포함하지 않는 플렉시블 디바이스를 제작할 수 있다. 예를 들어 트랜지스터(40)의 형성, 및 용량 소자, 저항 소자, 및 배선 등의 형성에 의하여 반도체 회로를 포함하는 플렉시블 디바이스를 제작할 수 있다.
이 후, 절연층(33) 위에 절연층(34)을 형성한다(도 2의 (C)). 이후의 공정에서 절연층(34) 위에 표시 소자가 형성되기 때문에 절연층(34)은 평탄화층으로서 기능하는 것이 바람직하다. 절연층(34)에는 절연층(31)에 사용할 수 있는 유기 절연막 또는 무기 절연막을 사용할 수 있다.
절연층(34)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 절연층(34)은 상술한 포스트 베이킹 처리에서의 가열 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(34)에 유기 절연막을 사용하는 경우, 절연층(34)은 실온 이상 350℃ 이하의 온도에서 형성하는 것이 바람직하고, 실온 이상 300℃ 이하의 온도에서 형성하는 것이 더 바람직하다.
절연층(34)에 무기 절연막을 사용하는 경우, 절연층(34)은 실온 이상 350℃ 이하의 온도에서 형성하는 것이 바람직하고, 100℃ 이상 300℃ 이하의 온도에서 형성하는 것이 더 바람직하다.
다음에, 도전층(43b) 등에 도달하는 개구를 절연층(34) 및 절연층(33)에 형성한다.
이 후, 도전층(61)을 형성한다(도 3의 (A)). 도전층(61)의 일부는 표시 소자(60)의 화소 전극으로서 기능한다. 도전층(61)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다.
도전층(61)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 또한 상술한 포스트 베이킹 처리에서의 가열 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
도전막은 실온 이상 350℃ 이하의 온도에서 형성하는 것이 바람직하고, 실온 이상 300℃ 이하의 온도에서 형성하는 것이 더 바람직하다.
이어서, 도전층(61)의 단부를 덮는 절연층(35)을 형성한다(도 3의 (A)). 절연층(35)에는 절연층(31)에 사용할 수 있는 유기 절연막 또는 무기 절연막을 사용할 수 있다.
절연층(35)은 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 절연층(35)은 상술한 포스트 베이킹 처리에서의 가열 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(35)으로서 유기 절연막을 사용하는 경우, 절연층(35)은 실온 이상 350℃ 이하의 온도에서 형성하는 것이 바람직하고, 실온 이상 300℃ 이하의 온도에서 형성하는 것이 더 바람직하다.
절연층(35)에 무기 절연막을 사용하는 경우, 절연층(35)은 실온 이상 350℃ 이하의 온도에서 형성하는 것이 바람직하고, 100℃ 이상 300℃ 이하의 온도에서 형성하는 것이 더 바람직하다.
다음에, EL층(62) 및 도전층(63)을 형성한다(도 3의 (B)). 도전층(63)의 일부는 표시 소자(60)의 공통 전극으로서 기능한다.
EL층(62)은 증착법, 도포법, 인쇄법, 또는 토출법 등에 의하여 형성할 수 있다. 각 화소마다 EL층(62)을 형성하는 경우에는, 메탈 마스크 등의 섀도마스크를 사용한 증착법, 또는 잉크젯법 등을 사용할 수 있다. 일부의 화소가 EL층(62)을 공유하는 경우에는, 메탈 마스크를 사용하지 않는 증착법을 사용할 수 있다.
EL층(62)에는 저분자계 화합물 및 고분자계 화합물 중 어느 한쪽을 사용할 수도 있고, 무기 화합물을 사용하여도 좋다.
도전층(63)은 증착법 또는 스퍼터링법 등에 의하여 형성할 수 있다.
EL층(62) 및 도전층(63)은 각각 수지층(23)의 내열 온도 이하의 온도에서 형성한다. EL층(62) 및 도전층(63)은 상술한 포스트 베이킹 처리에서의 가열 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
구체적으로는, EL층(62) 및 도전층(63)은 각각 실온 이상 350℃ 이하의 온도에서 형성하는 것이 바람직하고, 100℃ 이상 300℃ 이하의 온도에서 형성하는 것이 더 바람직하다.
상술한 방법으로 표시 소자(60)를 형성할 수 있다. 표시 소자(60)에서는 일부가 화소 전극으로서 기능하는 도전층(61), EL층(62), 및 일부가 공통 전극으로서 기능하는 도전층(63)이 적층되어 있다.
여기서는 표시 소자(60)로서 톱 이미션형 발광 소자를 제작하는 예를 나타내었지만 본 발명의 일 형태는 이에 한정되지 않는다.
발광 소자는 톱 이미션형, 보텀 이미션형, 또는 듀얼 이미션형이어도 좋다. 빛이 추출되는 전극으로서는 가시광을 투과시키는 도전막을 사용한다. 빛이 추출되지 않는 전극으로서는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
다음에, 도전층(63)을 덮도록 절연층(74)을 형성한다(도 3의 (C)). 절연층(74)은 표시 소자(60)로 물 등의 불순물이 확산되는 것을 방지하는 보호층으로서 기능한다. 표시 소자(60)는 절연층(74)으로 밀봉된다.
절연층(74)은 수지층(23)의 내열 온도 이하 그리고 표시 소자(60)의 내열 온도 이하의 온도에서 형성한다. 절연층(74)은 상술한 포스트 베이킹 처리에서의 가열 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
절연층(74)은 예를 들어 상술한 절연층(31)에 사용할 수 있는, 배리어성이 높은 무기 절연막을 포함하는 것이 바람직하다. 무기 절연막과 유기 절연막을 포함한 적층을 사용할 수도 있다.
이 후, 절연층(74) 위에 보호층(75)을 형성한다(도 4의 (A)). 보호층(75)은 표시 장치(10)의 가장 바깥쪽 표면에 위치하는 층으로서 사용할 수 있다. 보호층(75)은 가시광 투과성이 높은 것이 바람직하다.
상술한 절연층(31)에 사용할 수 있는 유기 절연막을 보호층(75)에 사용하면 표시 장치의 표면이 대미지를 받거나 깨지는 것을 방지할 수 있어 바람직하다. 또한 보호층(75)에서, 표면을 대미지로부터 보호하는 하드 코트층(예를 들어 질화 실리콘층), 또는 압력을 분산할 수 있는 층(예를 들어 아라미드 수지층) 등이 적층되어도 좋다.
도 4의 (B)는 접착층(75b)을 사용하여 절연층(74)에 기판(75a)을 접합시킨 예를 도시한 것이다. 기판(75a)의 예로서는 수지를 들 수 있다. 기판(75a)은 플렉시블성을 가지는 것이 바람직하다.
UV 경화형 접착제 등의 광경화형 접착제, 반응 경화형 접착제, 열경화형 접착제, 및 혐기형 접착제 등의 각종 경화형 접착제 중 임의의 것을 접착층(75b)에 사용할 수 있다. 또는 접착 시트 등을 사용하여도 좋다.
기판(75a)에 사용할 수 있는 재료의 예에는 폴리에틸렌테레프탈레이트(PET) 및 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론 및 아라미드 등), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 및 셀룰로스 나노섬유가 포함된다.
다음에, 형성 기판(14)을 통하여 수지층(23) 및 제 2 층(47)에 레이저 광(65)을 조사한다(도 4의 (C)). 레이저 광(65)은 예를 들어 도 4의 (C)에서는 왼쪽으로부터 오른쪽으로 주사가 실시되는 선형 레이저 빔이고, 그 장축은 그 주사 방향 및 입사 방향(아래로부터 위)에 수직이다.
레이저 광(65)의 조사에 의하여 제 2 층(47)이 가열되고, 제 2 층(47)이 실리콘층인 경우에는 제 2 층(47)으로부터 수소가 방출된다. 또한 제 2 층(47)이 산화물층이면 제 2 층(47)으로부터 산소가 방출될 수 있다. 이때 수소 또는 산소는 가스 상태로 방출된다. 방출된 가스는 제 2 층(47)과 도전층(43c) 사이의 계면 근방 또는 제 2 층(47)과 형성 기판(14) 사이의 계면 근방에 머물러 이들 사이에서 분리의 힘이 생긴다. 결과적으로 제 2 층(47)과 도전층(43c)의 밀착성 또는 제 2 층(47)과 형성 기판(14)의 밀착성이 저하되어 형성 기판(14)의 분리가 쉽게 실시되는 상태가 된다.
레이저 광(65)의 조사에 의하여, 수지층(23) 내의 분자의 화학 결합이 절단된다. 예를 들어 수지층(23)이 폴리이미드 수지를 포함하는 경우에는, 폴리이미드의 화학 결합이 절단된다. 이로써 형성 기판(14)의 분리가 쉽게 실시되는 상태를 얻을 수 있다.
제 2 층(47)으로부터 방출되는 수소 또는 산소의 일부가 제 2 층(47) 내에 머무르는 경우도 있다. 이로써 제 2 층(47)이 취약화되어 제 2 층(47) 내부에서 분리가 일어나기 쉬워지는 경우가 있다.
레이저 광(65)으로서는, 적어도 그 일부가 형성 기판(14)을 투과하며 수지층(23) 및 제 2 층(47)으로 흡수되는 파장을 가지는 빛을 사용한다. 레이저 광(65)은 가시광부터 자외광까지의 파장 범위에 있는 것이 바람직하다. 예를 들어 200nm 내지 400nm의 범위, 바람직하게는 250nm 내지 350nm의 범위의 파장의 빛을 사용할 수 있다. 특히, 파장 308nm의 엑시머 레이저를 사용하면 생산성이 향상되기 때문에 바람직하다. 엑시머 레이저는 LTPS의 레이저 결정화에도 사용되기 때문에, 기존의 LTPS 제조 라인용의 장치를 사용할 수 있고 새로운 설비 투자가 불필요하기 때문에 바람직하다. Nd:YAG 레이저의 제 3 고조파인 파장 355nm의 UV 레이저 등의 고체 UV 레이저(반도체 UV 레이저라고도 함)를 사용하여도 좋다. 고체 레이저는 가스를 사용하지 않기 때문에 러닝 코스트를 엑시머 레이저를 사용하는 경우의 약 1/3로 저감할 수 있어 바람직하다. 피코초 레이저 등의 펄스 레이저를 이용하여도 좋다.
레이저 광(65)으로서 선형 레이저 광을 사용하는 경우에는, 형성 기판(14)과 광원을 상대적으로 이동시킴으로써 레이저 광(65)의 주사를 실시하고, 이와 같이 하여 분리하고자 하는 영역에 레이저 광(65)을 조사한다.
수지층(23)이 레이저 광(65)의 일부를 흡수함으로써, 트랜지스터 등의 소자에 레이저 광(65)이 조사되고 소자의 특성에 악영향을 미치는 것을 억제할 수 있다.
다음에, 형성 기판(14)과 트랜지스터(40)를 서로 분리한다(도 5의 (A), (B), 또는 (C)).
도 5의 (A)는 제 2 층(47)과 도전층(43c) 사이의 계면 및 수지층(23) 내에서 분리가 일어나는 예를 도시한 것이다. 형성 기판(14) 위에는 제 2 층의 일부(제 2 층(47a)) 및 수지층의 일부(수지층(23a))가 잔존한다. 도전층(43c) 표면은 노출되어 있고, 도전층(43c) 측에 잔존하는 수지층(23)은 도 4의 (C)의 수지층(23)보다 얇아진다.
도 5의 (B)는 제 2 층(47) 및 수지층(23) 내에서 분리가 일어나는 예를 도시한 것이다. 형성 기판(14) 위에는 제 2 층의 일부(제 2 층(47a)) 및 수지층의 일부(수지층(23a))가 잔존한다. 도전층(43c) 표면은 노출되지 않고, 도전층(43c) 측에 잔존하는 제 2 층(47) 및 수지층(23)은 도 4의 (C)의 제 2 층(47) 및 수지층(23)보다 얇아진다.
도 5의 (C)는 제 2 층(47)과 형성 기판(14) 사이의 계면 및 수지층(23)과 형성 기판(14) 사이의 계면에서 분리가 일어나는 예를 도시한 것이다. 형성 기판(14) 위에 제 2 층은 잔존하지 않는다. 또한 도전층(43c) 표면은 노출되지 않는다. 또한 도 5의 (C)에서는 형성 기판(14) 위에 수지층(23)은 잔존하지 않지만 형성 기판(14) 위에 수지층의 일부가 잔존하는 경우가 있다.
형성 기판(14) 측에 잔존한 수지층(23a) 및 제 2 층(47a)을 제거함으로써 형성 기판(14)을 재이용할 수 있다.
예를 들어 수지층(23) 및 제 2 층(47)에 대하여 수직 방향으로 인장력을 가함으로써 형성 기판(14)을 분리할 수 있다. 구체적으로는 보호층(75)의 흡착된 상면의 일부를 위로 당김으로써 형성 기판(14)을 분리할 수 있다.
형성 기판(14)과 절연층(31) 사이에 칼 등의 예리한 기구를 삽입함으로써 분리의 기점을 형성하는 것이 바람직하다.
형성 기판(14)과 트랜지스터(40)를 분리함으로써 표시 장치(10)가 완성될 수 있다(도 6의 (A)). 예를 들어 표시 장치(10)는 휘어진 상태를 유지하거나 반복적으로 휘어질 수 있다.
도 6의 (A)에 도시된 바와 같이, 분리에 의하여 노출된 수지층(23)의 표면에 접착층(28)에 의하여 기판(29)을 접합시켜도 좋다. 또한 기판(29) 및 접착층(28)은 도전층(43c)과 중첩되지 않도록 배치한다. 기판(29)은 플렉시블 디바이스의 지지 기판으로서 기능할 수 있다. 도 6의 (A)는 기판(29)이 접착층(28)을 사용하여 수지층(23)과 접합되어 있는 예를 도시한 것이다.
기판(29)은 기판(75a)에 사용할 수 있는 재료를 사용하여 형성할 수 있다.
접속체(76)를 통하여 도전층(43c)과 FPC(77)를 서로 전기적으로 접속시킨다. 도 6의 (A)는 도전층(43c)을 노출시키고 FPC(77)에 전기적으로 접속시킨 경우를 도시한 것이다.
접속체(76)로서는 다양한 이방성 도전 필름(ACF) 및 이방성 도전 페이스트(ACP) 등 중 임의의 것을 사용할 수 있다.
본 발명의 일 형태에서는 톱 이미션형 발광 소자를 사용하는 예를 기재하였다. 보호층(75) 측은 표시면 측이기 때문에, 보호층(75) 측으로부터 도전층(43c) 또는 제 2 층(47)을 노출시키고 FPC(77)에 전기적으로 접속시키는 경우, 표시 영역과 FPC(77)를 서로 중첩시킬 수 없어, FPC(77)를 표시 장치와 중첩시키는 영역에 제한이 있다. 본 발명의 일 형태에 따르면, 수지층(23)으로서 감광성 재료를 사용하기 때문에, 표시면과 반대 측 면으로부터 도전층(43c) 또는 제 2 층(47)을 노출시킬 수 있다. 그래서 수지층(23)에 제공한 개구를 통하여 도전층(43c)과 FPC(77)를 전기적으로 접속시킬 수 있다. 이러한 구조로 함으로써 표시면과 반대 측에 FPC(77)를 배치할 수 있다. 따라서 표시 장치를 전자 기기에 내장할 때 FPC(77)를 접기 위한 공간을 생략할 수 있어 전자 기기를 더 작게 할 수 있다.
상술한 단계를 통하여, 트랜지스터에 산화물 반도체를 사용하고 EL 소자에 구분 형성 방식을 사용한 표시 장치를 제작할 수 있다(도 6의 (A)).
도전층(43c)이 노출되지 않는 경우, 도 6의 (B)에 도시된 바와 같이 제 2 층(47)이 접속체(76)와 접한다. 이 경우, 도전층(43c)은 접속체(76) 및 제 2 층(47)을 통하여 FPC(77)에 전기적으로 접속된다. 도 6의 (B)에 도시된 구성에서는 제 2 층(47)으로서 저저항화된 실리콘층 또는 산화물층을 사용하는 것이 바람직하다.
[제작 방법예 2]
우선, 제작 방법예 1과 비슷한 방법으로, 형성 기판(14) 위에 형성 기판(14)에 도달하는 개구를 포함하는 수지층(23)을 형성한다(도 7의 (A) 및 (B)).
다음에, 수지층(23) 위에 절연층(31)을 형성한다(도 7의 (C)). 이 후, 절연층(31) 위에 트랜지스터(40)를 형성한다(도 7의 (C) 및 (D) 그리고 도 8의 (A) 및 (B)).
구체적으로는 우선 절연층(31) 위에 도전층(41)을 형성한다(도 7의 (C)). 다음에, 절연층(32)을 형성한다(도 7의 (C)).
다음에, 절연층(31 및 32)에서 수지층(23)의 개구와 중첩되는 부분에 개구를 형성한다(도 7의 (D)). 여기서는 절연층(31 및 32)에 한번에 개구를 형성하는 예를 도시하였다. 절연층(31 및 32)의 개구는 다른 단계에서 형성하여도 좋다. 예를 들어 도전층(41)을 형성하기 전에 절연층(31)에 개구를 형성하여도 좋다. 개구를 형성함으로써 절연층(31 및 32)으로 덮인 형성 기판(14)이 노출된다.
이어서, 제 2 층(47)을 형성한다. 또한 산화물 반도체층(44)을 형성한다(도 8의 (A)). 또한 제 2 층(47)과 산화물 반도체층(44)을 동시에 형성하여도 좋다. 절연층(31 및 32)에 개구를 형성한 후, 산화물 반도체막을 형성한다. 레지스트 마스크를 형성하고, 산화물 반도체막을 에칭하고, 레지스트 마스크를 제거함으로써, 제 2 층(47)과 산화물 반도체층(44)을 동시에 형성할 수 있다. 이 경우, 제 2 층(47)은 산화물층이고, 제 2 층(47)의 조성 및 두께는 산화물 반도체층(44)의 조성 및 두께와 마찬가지이다. 또한 제 2 층(47) 및 산화물 반도체층(44)을 형성한 후에, 예를 들어 제 2 층(47)에만 수소, 붕소, 인, 또는 질소를 주입하여도 좋다. 이로써 트랜지스터(40)가 노멀리 온이 되는 것을 방지하고 제 2 층(47)의 저항률을 저감시킬 수 있다.
제 2 층(47)과 산화물 반도체층(44)을 동시에 형성함으로써 본 발명의 일 형태의 플렉시블 디바이스의 제작 공정을 간략화시킬 수 있다. 제 2 층(47)과 산화물 반도체층(44)을 다른 공정에서 형성하는 경우, 제 2 층(47) 및 산화물 반도체층(44)은 다른 조성 및 두께를 가질 수 있다. 또한 제 2 층(47)과 산화물 반도체층(44)을 다른 공정에서 형성하는 경우, 제 2 층(47)을 예를 들어 실리콘층으로 할 수 있다.
다음에, 도전층(43a, 43b, 및 43c)을 형성한다(도 8의 (B)). 도전층(43a) 및 도전층(43b)은 반도체층(44)에 접속된다. 도전층(43c)은 수지층(23) 및 절연층(31 및 32)에 제공된 개구를 통하여 제 2 층(47)에 접속된다. 상술한 방법으로 트랜지스터(40)를 제작할 수 있다(도 8의 (B)).
도 8의 (C), 도 9의 (A) 내지 (C), 도 10의 (A) 내지 (C), 도 11의 (A) 내지 (C), 그리고 도 12의 (A) 및 (B)에 도시된 단계는 도 3의 (A) 내지 (C), 도 4의 (A) 내지 (C), 도 5의 (A) 내지 (C), 그리고 도 6의 (A) 및 (B)에 나타낸 것과 비슷하다.
[제작 방법예 3]
우선, 제작 방법예 1과 비슷한 방법으로 형성 기판(14) 위에 수지층(23)으로부터 절연층(35)까지의 구성요소를 순차적으로 형성한다(도 13의 (A)).
이 후, 도 13의 (B)에 도시된 바와 같이 보호층(71)을 형성한다.
보호층(71)은 분리 공정 후의 공정에서 절연층(35) 및 도전층(61)의 표면을 보호하는 기능을 가진다. 보호층(71)은 쉽게 제거할 수 있는 재료를 사용하여 형성할 수 있다.
제거할 수 있는 보호층(71)에는 예를 들어 수용성 수지를 사용할 수 있다. 수용성 수지를 요철 표면에 도포하여 요철을 피복함으로써 표면의 보호가 쉬워진다. 제거할 수 있는 보호층(71)에는 빛 또는 열에 의하여 분리할 수 있는 접착제와 수용성 수지의 적층을 사용하여도 좋다.
또는 제거할 수 있는 보호층(71)에는 보통 상태에서는 접착력이 강하지만 빛을 조사되거나 가열될 때 약해지는 성질을 가지는 기재를 사용하여도 좋다. 예를 들어 열에 의하여 접착력이 약해지는 열 분리 테이프 또는 자외광 조사에 의하여 접착력이 약해지는 UV 분리 테이프 등을 사용하여도 좋다. 또는 보통 상태에서 접착력이 약한 약접착 테이프 등을 사용할 수 있다.
이 후, 제작 방법예 1과 비슷한 방법으로 형성 기판(14)과 트랜지스터(40)를 서로 분리한다(도 13의 (C)). 도 13의 (C)는 제 2 층(47)과 도전층(43c) 사이의 계면 및 수지층(23) 내에서 분리가 일어나는 예를 도시한 것이다. 분리에 의하여 수지층(23) 및 도전층(43c)이 노출된다.
형성 기판(14)과 트랜지스터(40)를 서로 분리한 후, 보호층(71)을 제거한다.
이 후, EL층(62) 및 도전층(63)을 형성함으로써 표시 소자(60)가 완성된다. 그래서 표시 소자(60)를 밀봉함으로써 표시 장치(10)가 완성될 수 있다. 표시 소자(60)의 밀봉에는 절연층(74), 보호층(75), 기판(75a) 및 접착층(75b) 등 중 하나 이상을 사용할 수 있다.
EL층(62) 및 도전층(63)은 수지층(23) 및 도전층(43c)을 퇴적 장치의 스테이지에 고정하면서 형성하여도 좋지만, 지지 기판에 테이프 등에 의하여 수지층(23) 및 도전층(43c)을 고정하고 지지 기판을 퇴적 장치의 스테이지에 배치하면서 형성하는 것이 바람직하다. 지지 기판에 수지층(23) 및 도전층(43c)을 고정함으로써 수지층(23) 및 도전층(43c)의 반송이 쉬워진다.
제작 방법예 3에서는 형성 기판(14)의 분리 후에 EL층(62) 및 도전층(63)을 형성할 수 있다. EL층(62) 등의 적층 구조에 밀착성이 낮은 부분이 포함되는 경우에는, 분리 후에 이들 층을 형성함으로써 분리의 수율 저하를 억제할 수 있다. 그래서 제작 방법예 3을 사용함으로써 재료를 더 자유로이 선택할 수 있어 더 낮은 비용으로 신뢰성이 높은 표시 장치를 제작할 수 있다.
도 14의 (A)는 수지층(23)으로부터 절연층(35)까지의 구성요소를 제작 방법예 2와 비슷하게 형성하는 단계를 도시한 것이다. 또한 도 14의 (B) 및 (C)에 도시된 단계는 도 13의 (B) 및 (C)에 도시된 단계와 비슷하다.
상술한 바와 같이, 본 발명의 일 형태에서는 산화물층 또는 수소를 방출하는 기능을 가지는 실리콘층을 사용하여 형성 기판으로부터 트랜지스터 등을 분리함으로써 플렉시블 디바이스를 제작할 수 있다.
본 발명의 일 형태에서는 감광성 재료를 사용함으로써 원하는 형상을 가지는 수지층을 쉽게 형성할 수 있다. 따라서 표시면과 반대 측 면에서 외부 접속 단자와 회로 기판을 서로 전기적으로 접속시킬 수 있다. 표시 장치를 전자 기기에 내장할 때 FPC 등을 접기 위한 공간을 생략할 수 있어 전자 기기를 더 작게 할 수 있다.
본 발명의 일 형태에 따르면, 트랜지스터의 채널 형성 영역에 산화물 반도체를 사용함으로써 낮은 온도에서 트랜지스터의 제작 공정을 실시할 수 있다. 또한 수지층을 두께가 얇고 내열성이 낮은 것으로 할 수 있다. 이로써 예를 들어 수지층의 재료를 넓은 범위에서 선택할 수 있고, 저비용으로 높은 양산성을 얻을 수 있고, 대형 기판을 사용할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 분리 방법 및 플렉시블 디바이스의 제작 방법에 대하여 설명한다.
본 실시형태에서는 트랜지스터에 산화물 반도체를 사용하고, EL 소자에 컬러 필터를 사용한 표시 장치를 제작하는 경우를 예로 들었다. 본 발명의 일 형태의 플렉시블 디바이스 및 플렉시블 디바이스의 제작 방법에 대하여 도 15의 (A) 내지 (C), 도 16의 (A) 내지 (C), 도 17의 (A) 내지 (C), 도 18의 (A) 및 (B), 도 19의 (A) 및 (B), 도 20의 (A) 및 (B), 도 21, 도 22의 (A) 및 (B), 도 23의 (A) 및 (B), 도 24의 (A) 내지 (C), 도 25의 (A) 내지 (C), 도 26의 (A) 내지 (C), 도 27의 (A) 및 (B), 도 28의 (A) 및 (B), 도 29의 (A) 및 (B), 도 30, 도 31의 (A) 및 (B), 도 32의 (A) 및 (B), 그리고 도 33의 (A) 및 (B)를 참조하여 아래에서 구체적으로 설명한다.
또한 실시형태 1에 기재된 구성요소의 자세한 설명은 생략하는 경우가 있다.
[제작 방법예 4]
우선, 제작 방법예 1과 비슷한 방법으로 감광성 및 열경화성 재료를 사용하여 제 1 층(24)을 형성한다(도 15의 (A)).
다음에, 제작 방법예 1과 비슷한 방법으로 제 1 층(24)을 원하는 형상으로 가공한다. 그리고 가공된 층을 가열함으로써 수지층(23)을 형성한다(도 15의 (B)). 도 15의 (B)는 수지층(23)이 형성 기판(14)에 도달하는 개구를 포함하는 예를 도시한 것이다.
이어서 제 2 층(87)을 형성한다(도 15의 (C) 참조). 제 2 층(87)에 대해서는 제 2 층(47)의 기재를 참조할 수 있다. 제 2 층(87)으로서는 실리콘층을 사용하는 것이 바람직하다. 제 2 층(87)이 실리콘층인 경우, 제 2 층(87)은 실리콘막을 형성하고, 레지스트 마스크를 형성하고, 실리콘막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다. 또한 제 2 층(87)으로서 산화물층을 사용하여도 좋다.
다음에, 제작 방법예 1과 비슷한 방법으로 수지층(23) 위에 절연층(31)을 형성한다(도 16의 (A)).
다음에, 절연층(31) 위에 트랜지스터(80)를 형성한다(도 16의 (A), (B), 및 (C)).
여기서는 트랜지스터(80)로서 산화물 반도체층(83) 및 2개의 게이트를 포함하는 트랜지스터를 제작하는 경우에 대하여 설명한다.
또한 트랜지스터(80)는 수지층(23)의 내열 온도 이하의 온도에서 형성한다. 트랜지스터(80)는 상술한 포스트 베이킹 처리에서의 가열 온도보다 낮은 온도에서 형성하는 것이 바람직하다.
구체적으로는 우선 절연층(31) 위에 도전층(81)을 형성한다(도 16의 (A)). 도전층(81)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다.
다음에, 절연층(82)을 형성한다(도 16의 (A)). 절연층(82)에는 절연층(31)에 사용할 수 있는 무기 절연막을 사용할 수 있다.
다음에, 산화물 반도체층(83)을 형성한다(도 16의 (A)). 산화물 반도체층(83)은 산화물 반도체막을 형성하고, 레지스트 마스크를 형성하고, 산화물 반도체막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다. 산화물 반도체층(83)에는 산화물 반도체층(44)에 사용할 수 있는 재료를 사용할 수 있다.
다음에, 절연층(84) 및 도전층(85)을 형성한다(도 16의 (A)). 절연층(84)에는 절연층(31)에 사용할 수 있는 무기 절연막을 사용할 수 있다. 절연층(84) 및 도전층(85)은 절연층(84)이 되는 절연막을 형성하고, 도전층(85)이 되는 도전막을 형성하고, 레지스트 마스크를 형성하고, 절연막 및 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다.
다음에, 산화물 반도체층(83), 절연층(84), 및 도전층(85)을 덮는 절연층(33)을 형성한다. 절연층(33)은 절연층(31)과 비슷한 방법으로 형성할 수 있다.
다음에, 절연층(31, 82, 및 33)에서 수지층(23)의 개구와 중첩되는 부분에 개구를 형성한다(도 16의 (B)). 여기서는, 절연층(31, 82, 및 33)에 한번에 개구를 형성하는 예를 도시하였다. 절연층(31, 82, 및 33)의 개구는 다른 단계에서 형성하여도 좋다. 또한 상기 절연층의 2개 이상에 동시에 개구를 형성하여도 좋다. 예를 들어 도전층(81)을 형성하기 전에 절연층(31)에 개구를 형성하여도 좋다. 예를 들어 산화물 반도체층(83)을 형성하기 전에 절연층(82)에 개구를 형성하여도 좋다. 개구를 형성함으로써 형성 기판(14)이 노출된다.
또한 산화물 반도체층(83)에 도달하는 2개의 개구를 절연층(33)에 제공한다(도 16의 (B)).
다음에, 도전층(86a, 86b, 및 86c)을 형성한다(도 16의 (C)). 도전층(86a, 86b, 및 86c)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다. 도전층(86a) 및 도전층(86b)은 절연층(33)에 제공된 개구를 통하여 반도체층(83)에 전기적으로 접속된다. 도전층(86c)은 수지층(23) 및 절연층(31, 82, 및 33)에 제공된 개구에서 제 2 층(87)에 접속된다.
상술한 방법으로 트랜지스터(80)를 제작할 수 있다(도 16의 (C)). 트랜지스터(80)에서 도전층(81)의 일부는 제 1 게이트로서 기능하고, 절연층(82)의 일부는 제 1 게이트 절연층으로서 기능한다. 도전층(85)의 일부는 제 2 게이트로서 기능하고, 절연층(84)의 일부는 제 2 게이트 절연층으로서 기능한다.
산화물 반도체층(83)은 채널 영역 및 저저항 영역을 포함한다. 채널 영역은 절연층(84)을 개재(介在)하여 도전층(85)과 중첩된다. 저저항 영역은 도전층(86a)에 접속되는 부분 및 도전층(86b)에 접속되는 부분을 포함한다.
또한 도전층(86c)을 도전층(86a 및 86b)과 동시에 형성하는 경우를 나타내었지만 도전층(86c)과 도전층(86a 및 86b)은 반드시 동시에 형성하지 않아도 된다. 예를 들어 도전층(86c)을 도전층(81)과 동시에 형성하여도 좋다. 이 경우, 절연층(31)을 형성한 후에 절연층(31)에서 수지층(23)의 개구부와 중첩된 부분에 개구를 형성한다. 이 후, 도전막을 형성한다. 레지스트 마스크를 형성하고, 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 도전층(81 및 86c)을 형성한다.
이 후, 절연층(33) 위에 절연층(34)으로부터 표시 소자(60)까지의 구성요소를 형성한다(도 17의 (A)). 이들 단계에 대해서는 실시형태 1의 제작 방법예 1을 참조할 수 있다.
또한 형성 기판(91) 위에 감광성 및 열경화성 재료를 사용하여 수지층(93)을 형성한다(도 17의 (B) 참조).
수지층(93)은 플렉시블성을 가진다. 형성 기판(91)은 수지층(93)보다 플렉시블성이 낮다. 형성 기판(91) 위에 수지층(93)을 형성하기 때문에 수지층(93)은 쉽게 반송할 수 있다.
수지층(93)에는 폴리이미드 수지를 사용하는 것이 바람직하다. 수지층(93)의 재료 및 형성 방법에 대해서는 수지층(23)의 기재를 참조할 수 있다.
수지층(93)의 두께는 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 3μm 이하인 것이 더 바람직하고, 0.5μm 이상 1μm 이하인 것이 더욱 바람직하다. 점도가 낮은 용액을 사용함으로써 수지층(93)을 쉽게 얇게 할 수 있다.
표시 장치의 표시면 측에 수지층(93)이 위치하는 경우, 수지층(93)은 가시광 투광성이 높은 것이 바람직하다.
형성 기판(91)에 대해서는 형성 기판(14)의 기재를 참조할 수 있다.
다음에, 수지층(93) 위에 절연층(95)을 형성한다. 이 후, 절연층(95) 위에 착색층(97) 및 차광층(98)을 형성한다(도 17의 (B)).
절연층(95)에 대해서는 절연층(31)의 기재를 참조할 수 있다.
착색층(97)으로서 컬러 필터 등을 사용할 수 있다. 착색층(97)은 표시 소자(60)와 중첩된다.
차광층(98)으로서 블랙 매트릭스 등을 사용할 수 있다. 차광층(98)은 절연층(35)과 중첩된다.
이 후, 형성 기판(14)과 형성 기판(91) 사이에 트랜지스터(80), 표시 소자(60), 및 착색층(97)이 개재되도록, 접착층(99)을 사용하여 형성 기판(14)과 형성 기판(91)을 접합시킨다(도 17의 (C)).
다음에, 형성 기판(91)을 통하여 수지층(93)에 레이저 광을 조사한다(도 18의 (A)). 여기서는, 형성 기판(14)보다 먼저 형성 기판(91)을 분리하는 예를 도시하였다.
다음에, 형성 기판(91)과 절연층(95)을 서로 분리한다(도 18의 (B)). 도 18의 (B)는 형성 기판(91)과 수지층(93) 사이의 계면에서 분리가 일어나는 예를 도시한 것이다.
또한 수지층(93) 내에서 분리가 일어나는 경우가 있다. 이때 형성 기판(91) 위에는 수지층의 일부가 잔존하기 때문에 절연층(95) 측에 잔존하는 수지층(93)은 도 18의 (A)의 수지층(93)보다 얇아진다.
다음에, 노출된 수지층(93)(또는 절연층(95))과 기판(22)을 접착층(13)을 사용하여 접합시킨다(도 19의 (A)).
도 19의 (A)에서 표시 소자(60)로부터 방출된 빛은 착색층(97) 및 수지층(93)을 통하여 표시 장치 외부로 추출된다. 그러므로 수지층(93)의 가시광 투과율은 높은 것이 바람직하다. 본 발명의 일 형태의 분리 방법에서는 수지층(93)의 두께를 얇게 할 수 있다. 그래서 수지층(93)의 가시광 투과율을 높일 수 있다.
또는 수지층(93)을 제거하고, 접착층(13)을 사용하여 절연층(95)에 기판(22)을 접합시켜도 좋다.
접착층(13)은 접착층(75b)의 재료를 사용하여 형성할 수 있다.
기판(22)은 기판(75a)의 재료를 사용하여 형성할 수 있다.
다음에, 형성 기판(14)을 통하여 수지층(23) 및 제 2 층(87)에 레이저 광(65)을 조사한다(도 19의 (B)).
레이저 광(65)의 조사에 의하여 제 2 층(87)이 가열되고, 제 2 층(87)으로부터 수소가 방출된다.
다음에, 형성 기판(14)과 절연층(31)을 서로 분리한다(도 20의 (A), (B), 또는 도 21).
도 20의 (A)는 제 2 층(87)과 도전층(86c) 사이의 계면 및 수지층(23) 내에서 분리가 일어나는 예를 도시한 것이다. 형성 기판(14) 위에는 제 2 층의 일부(제 2 층(87a)) 및 수지층의 일부(수지층(23a))가 잔존한다. 도전층(86c) 표면은 노출되어 있고, 도전층(86c) 측에 잔존하는 수지층(23)은 도 19의 (B)의 수지층(23)보다 얇아진다.
도 20의 (B)는 제 2 층(87) 및 수지층(23) 내에서 분리가 일어나는 예를 도시한 것이다. 형성 기판(14) 위에는 제 2 층의 일부(제 2 층(87a)) 및 수지층의 일부(수지층(23a))가 잔존한다. 도전층(86c) 표면은 노출되지 않고, 도전층(86c) 측에 잔존하는 제 2 층(87) 및 수지층(23)은 도 20의 (B)의 제 2 층(87) 및 수지층(23)보다 얇아진다.
도 21은 제 2 층(87)과 형성 기판(14) 사이의 계면 및 수지층(23)과 형성 기판(14) 사이의 계면에서 분리가 일어나는 예를 도시한 것이다. 형성 기판(14) 위에 제 2 층은 잔존하지 않는다. 또한 도전층(86c) 표면은 노출되지 않는다. 또한 도 21에서는 형성 기판(14) 위에 수지층(23)은 잔존하지 않지만 형성 기판(14) 위에 수지층의 일부가 잔존하는 경우가 있다.
형성 기판(14)과 트랜지스터(80)를 분리함으로써 표시 장치(10)를 제작할 수 있다(도 22의 (A) 및 (B) 참조). 예를 들어 표시 장치(10)는 휘어진 상태를 유지하거나 반복적으로 휘어질 수 있다.
도 22의 (A)는 표시 장치(10)의 상면도이다. 도 22의 (B)는 표시 장치(10)의 표시부(381) 및 FPC(77)로의 접속부의 단면도이다.
도 22의 (A) 및 (B)의 표시 장치(10)는 한 쌍의 기판(기판(22) 및 기판(29))을 포함한다. 기판(22) 측은 표시 장치의 표시면 측의 역할을 한다. 표시 장치는 표시부(381) 및 구동 회로부(382)를 포함한다. 표시 장치에는 FPC(77)가 접합되어 있다.
도 22의 (B)에 도시된 바와 같이, 분리에 의하여 노출된 수지층(23)의 표면에 접착층(28)을 사용하여 기판(29)을 접합시켜도 좋다. 또한 기판(29) 및 접착층(28)은 도전층(86c)과 중첩되지 않도록 배치한다.
접속체(76)를 통하여 도전층(86c)과 FPC(77)를 서로 전기적으로 접속시킨다. 도 22의 (B)는 도전층(86c)을 노출시키고 FPC(77)에 전기적으로 접속시킨 경우를 도시한 것이다.
도 22의 (B)에 도시된 구조를 가지는 표시 장치(10)는 제 2 층(87) 후에 형성된 절연층(31, 82, 및 33)을 포함하지만 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 수지층(23)에 개구를 형성한 후, 제 2 층(87)을 형성하기 전에 절연층(31, 82, 및 33)을 형성하여도 좋다. 절연층(31, 82, 및 33)에서 수지층(23)의 개구와 중첩되는 부분에 개구를 형성한다. 이 후, 제 2 층(87)을 형성하여도 좋다. 이 경우, 표시 장치(10)는 도 23의 (A)에 도시된 구조를 가진다. 또는 제 2 층(87)을 형성하기 전에 절연층(31) 및 절연층(31)의 개구를 형성하여도 좋다. 이 후, 예를 들어 개구에 제 2 층(87)을 형성하고, 절연층(82)을 형성하여도 좋다. 또는 절연층(82)을 형성한 후이며 절연층(33)을 형성하기 전에 제 2 층(87)을 형성하여도 좋다.
도전층(86c)이 노출되지 않는 경우, 도 23의 (B)에 도시된 바와 같이 제 2 층(87)이 접속체(76)와 접한다. 이 경우, 도전층(86c)은 접속체(76) 및 제 2 층(87)을 통하여 FPC(77)에 전기적으로 접속된다. 도 23의 (B)에 도시된 구성에서는 제 2 층(87)으로서 저저항화된 제 2 층을 사용하는 것이 바람직하다.
본 발명의 일 형태에서는 톱 이미션형 발광 소자를 사용하는 예를 도시하였다. 기판(22) 측은 표시면 측이기 때문에, 기판(22) 측으로부터 도전층(86c) 또는 제 2 층(87)을 노출시킨다. 기판(22)이 FPC(77)에 전기적으로 접속되는 경우, 표시 영역과 FPC(77)를 서로 중첩시킬 수 없어, FPC(77)를 표시 장치와 중첩시키는 영역에 제한이 있다. 본 발명의 일 형태에 따르면, 수지층(23)으로서 감광성 재료를 사용하기 때문에, 표시면과 반대 측 면으로부터 도전층(86c) 또는 제 2 층(87)을 노출시킨다. 그래서 수지층(23)의 개구를 통하여 도전층(86c)과 FPC(77)를 전기적으로 접속시킨다. 이러한 구조로 함으로써 표시면과 반대 측에 FPC(77)를 배치할 수 있다. 따라서 표시 장치를 전자 기기에 내장할 때 FPC(77)를 접기 위한 공간을 생략할 수 있어 전자 기기를 더 작게 할 수 있다.
제작 방법예 4는 본 발명의 일 형태의 분리 방법에 의하여 분리를 2회 실시하여 플렉시블 디바이스를 제작하는 예이다. 본 발명의 일 형태에서 플렉시블 디바이스에 포함되는 각 기능 소자 등이 형성 기판 위에 제작되기 때문에, 해상도가 높은 표시 장치를 제작하는 경우에도 플렉시블 기판에 대한 높은 정렬 정확도(alignment accuracy)가 요구되지 않는다. 따라서 플렉시블 기판을 쉽게 접합할 수 있다.
[제작 방법예 5]
우선, 제작 방법예 4와 비슷한 방법으로, 형성 기판(14) 위에 형성 기판(14)에 도달하는 개구를 포함하는 수지층(23)을 형성한다(도 24의 (A) 및 (B)).
다음에, 제작 방법예 2와 비슷한 방법으로 수지층(23) 위에 절연층(31)을 형성한다(도 24의 (C)).
다음에, 절연층(31) 위에 트랜지스터(80)를 형성한다(도 24의 (C) 및 도 25의 (A) 내지 (C)). 구체적으로는 우선 절연층(31) 위에 도전층(81)을 형성한다(도 24의 (C)). 이 후, 절연층(82)을 형성한다(도 24의 (C)).
다음에, 산화물 반도체층(83)을 형성한다(도 24의 (C)). 이 후, 절연층(84)을 형성한다(도 25의 (A)).
다음에, 절연층(31 및 82)에서 수지층(23)의 개구와 중첩되는 부분에 개구를 형성한다(도 25의 (A)). 여기서는 절연층(31 및 82)에 한번에 개구를 형성하는 예를 도시하였다. 절연층(31 및 82)의 개구는 다른 단계에서 형성하여도 좋다. 예를 들어 도전층(81)을 형성하기 전에 절연층(31)에 개구를 형성하여도 좋다. 예를 들어 산화물 반도체층(83)을 형성하기 전에 절연층(82)에 개구를 형성하여도 좋다. 개구를 제공함으로써 형성 기판(14)이 노출된다.
또는 예를 들어 절연층(84)을 형성하기 전에 절연층(31 및 82)에 개구를 형성하여도 좋다. 예를 들어 산화물 반도체층(83)을 형성하기 전에 절연층(31 및 82)에 개구를 형성하여도 좋다.
다음에, 산화물층(85a 및 85b) 및 도전층(88a 및 88b)을 형성한다(도 25의 (A)). 산화물층(85a 및 85b) 및 도전층(88a 및 88b)은 산화물막 및 도전막을 형성하고, 레지스트 마스크를 형성하고, 산화물막 및 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다. 산화물층(85a)은 절연층(84)과 접하고, 도전층(88a)은 산화물층(85a)과 접한다. 산화물층(85b) 및 도전층(88b)은 수지층(23) 및 절연층(31 및 82)에 형성된 개구부에 형성된다.
산화물층(85a 및 85b)에는 제 2 층(47)에 사용할 수 있는 산화물 절연층, 산화물 도전층, 및 산화물 반도체층을 원용할 수 있다. 특히 산화물층(85a 및 85b)에는 산화물 도전층을 사용하는 것이 바람직하다. 이 경우, 산화물층(85a)을 트랜지스터(80)의 게이트로서 기능시킬 수 있다. 또한 산화물층(85b)을 외부 접속 단자로서 사용할 수 있는 전극으로서 기능시킬 수 있다.
다음에, 산화물 반도체층(83), 절연층(84), 산화물층(85a), 도전층(88a), 산화물층(85b), 및 도전층(88b)을 덮는 절연층(33)을 형성한다(도 25의 (B)). 절연층(33)은 절연층(31)과 비슷한 방법으로 형성할 수 있다.
다음에, 절연층(33)에 산화물 반도체층(83)에 도달하는 2개의 개구를 형성한다. 이 후, 도전층(86a 및 86b)을 형성한다(도 25의 (C)). 도전층(86a 및 86b)은 도전막을 형성하고, 레지스트 마스크를 형성하고, 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 형성할 수 있다. 도전층(86a) 및 도전층(86b)은 절연층(33)에 제공된 개구를 통하여 산화물 반도체층(83)에 전기적으로 접속된다.
상술한 방법으로 트랜지스터(80)를 제작할 수 있다(도 25의 (C)). 트랜지스터(80)에서 도전층(81)의 일부는 제 1 게이트로서 기능하고, 절연층(82)의 일부는 제 1 게이트 절연층으로서 기능한다. 산화물층(85a)의 일부 및 도전층(88a)의 일부는 제 2 게이트로서 기능하고, 절연층(84)의 일부는 제 2 게이트 절연층으로서 기능한다.
산화물 반도체층(83)은 채널 영역 및 저저항 영역을 포함한다. 채널 영역은 절연층(84)을 개재하여 산화물층(85a) 및 도전층(88a)과 중첩된다. 저저항 영역은 도전층(86a)에 접속되는 부분 및 도전층(86b)에 접속되는 부분을 포함한다.
또한 도전층(88b)을 도전층(88a)과 동시에 형성하는 경우를 나타내었지만 도전층(88b)과 도전층(88a)은 반드시 동시에 형성하지 않아도 된다. 예를 들어 도전층(88b)을 도전층(86a 및 86b)과 동시에 형성하여도 좋다. 이 경우, 절연층(33)을 형성한 후에 산화물 반도체층(83)에 도달하는 2개의 개구 이외에 산화물층(85b)에 도달하는 개구를 절연층(33)에 형성한다. 다음에, 도전막을 형성한다. 이 후, 레지스트 마스크를 형성하고, 도전막을 에칭하고, 레지스트 마스크를 제거함으로써 도전층(86a, 86b, 및 88b)을 형성한다.
또한 도 26의 (A) 내지 (C), 도 27의 (A) 및 (B), 도 28의 (A) 및 (B), 도 29의 (A) 및 (B), 도 30, 도 31의 (A) 및 (B), 그리고 도 32의 (A) 및 (B)에 나타낸 단계는 도 17의 (A) 내지 (C), 도 18의 (A) 및 (B), 도 19의 (A) 및 (B), 도 20의 (A) 및 (B), 도 21, 도 22의 (A) 및 (B), 그리고 도 23의 (A) 및 (B)에 나타낸 단계와 비슷하다.
[변형예 1]
본 발명의 일 형태에서는 보텀 이미션 구조를 가지는 표시 장치를 제작할 수 있다.
도 33의 (A)에 나타낸 표시 장치는 컬러 필터 방식을 사용한 보텀 이미션 구조를 가지는 표시 장치이다. 도 33의 (A)는 표시 장치의 표시부(381)의 단면도, 구동 회로부(382)의 단면도, 및 FPC(77)로의 접속부의 단면도이다.
도 33의 (A)의 표시 장치는 기판(29), 접착층(28), 수지층(23), 절연층(31), 트랜지스터(40), 트랜지스터(50), 제 2 층(47), 도전층(43c), 절연층(33), 절연층(34), 절연층(35), 표시 소자(60), 접착층(75b), 기판(75a), 및 착색층(97)을 포함한다.
도 33의 (A)에서는 트랜지스터(40) 및 트랜지스터(50)는 도 6의 (A)에 나타낸 트랜지스터(40)의 구성요소에 더하여, 게이트로서 기능하는 도전층(45)을 포함한다.
표시 소자(60)는 착색층(97) 측에 빛을 발한다.
접속체(76)를 통하여 FPC(77)와 도전층(43c)은 서로 전기적으로 접속된다. FPC(77)로의 접속부의 단면도에는, 절연층(35)의 단부가 표시 장치의 단부에서 노출되지 않는 예를 나타내었다.
[변형예 2]
도 33의 (B)의 표시 장치는 트랜지스터(80)에 도전층(81) 및 절연층(82)이 제공되지 않은 점에서 도 22의 (B)의 표시 장치와 상이하다.
[변형예 3]
도 34의 (A)에서는 트랜지스터(40) 및 트랜지스터(50)가 도 12의 (A)에 나타낸 트랜지스터(40)의 구성요소에 더하여, 게이트로서 기능하는 도전층(45)을 포함한다.
[변형예 4]
도 34의 (B)의 표시 장치는 트랜지스터(80)에 도전층(81) 및 절연층(82)이 제공되지 않은 점에서 도 31의 (B)의 표시 장치와 상이하다.
[변형예 5]
도 35의 (A) 내지 (C)에서는 제 2 층으로서 트랜지스터의 반도체층에 사용되는 수소화 비정질 실리콘막을 사용한다. 형성 기판(14) 위에 개구를 포함하는 수지층(23)을 형성하고, 수지층(23) 위에 절연층(31)을 형성하고, 절연층(31) 위에 도전층(41)을 형성하고, 도전층(41) 및 절연층(31) 위에 절연층(32)을 형성한다. 다음에, 절연층(31 및 32)에서 수지층(23)의 개구와 중첩되는 부분에 개구를 형성한다(도 35의 (A)). 자세한 내용에 대해서는 실시형태 1 또는 실시형태 2를 참조하면 좋다.
다음에, 수소화 비정질 실리콘막을 형성한다. 실시형태 1에 기재된 바와 같이, 레이저 광 조사로 인하여 수소를 방출하는 재료를 사용한다. 또한 수소화 비정질 실리콘막은 트랜지스터(40)의 반도체층으로서도 사용할 수 있다. 그래서 목적에 적합한 막질 및 두께를 가지는 재료를 사용한다. 이 후, 수소화 비정질 실리콘막을 에칭하여 제 2 층(47b 및 47c)을 형성한다. 제 2 층(47c)은 수지층(23) 및 절연층(31 및 32)의 개구를 덮도록 형성한다. 제 2 층(47b)은 트랜지스터(40)의 반도체층으로서 사용한다. 제 2 층(47b)은 국소적인 가열(예를 들어 레이저 어닐)에 의하여 결정화시켜도 좋다.
또한 제 2 층(47b 및 47b) 및 절연층(32)을 덮어 도전층(43a, 43b, 및 43c)을 형성한다(도 35의 (B)). 도전층(43a 및 43b)은 트랜지스터(40)의 소스 및 드레인으로서 기능한다. 이 후, 필요한 배선 및 전극을 더 형성하고 다른 기판을 접합시킨다. 자세한 내용에 대해서는 실시형태 1 또는 실시형태 2를 참조하면 좋다.
이 후, 형성 기판(14)의 뒷면으로부터 레이저 광을 조사함으로써, 형성 기판(14)과, 트랜지스터(40)를 포함한 회로 등을 서로 분리할 수 있다. 자세한 내용은 실시형태 1 또는 실시형태 2를 참조하면 좋다.
도 35의 (A) 및 (B)에 나타낸 단계를 통하여 제작된 표시 장치(10)의 구성예를 도 35의 (C)에 나타내었다. 도 35의 (C)에 도시된 표시 장치(10)는 산화물 반도체층(44)이 제 2 층(47b)이고 제 2 층(47)이 제 2 층(47c)인 점을 제외하여 도 6의 (B)의 표시 장치(10)와 같은 구조를 가진다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태에 개시된 트랜지스터에 적용할 수 있는 CAC-OS(cloud-aligned composite oxide semiconductor)의 구성에 대하여 설명한다.
CAC-OS는 예를 들어 산화물 반도체에 포함되는 원소가 고르지 않게 분포되어 있는 구성을 가진다. 고르지 않게 분포된 원소를 포함하는 각 재료는 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 이와 비슷한 크기를 가진다. 또한 아래에서 설명하는 산화물 반도체에서, 하나 이상의 금속 원소가 고르지 않게 분포되어 있고 이 금속 원소(들)를 포함하는 영역이 혼합되는 상태를 모자이크 패턴 또는 패치상 패턴이라고 한다. 그 영역은 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 이와 비슷한 크기를 가진다.
또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등이 포함되어도 좋다.
예를 들어 CAC-OS에서 CAC 구성을 가지는 In-Ga-Zn 산화물(이러한 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 하여도 좋음)은 인듐 산화물(InOX1, X1은 0보다 큰 실수(實數)) 또는 인듐 아연 산화물(InX2ZnY2OZ2, X2, Y2, 및 Z2는 0보다 큰 실수)와, 갈륨 산화물(GaOX3, X3은 0보다 큰 실수), 또는 갈륨 아연 산화물(GaX4ZnY4OZ4, X4, Y4, 및 Z4는 0보다 큰 실수) 등으로 재료가 분리됨으로써 모자이크 패턴이 형성된다. 모자이크 패턴을 형성하는 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된다. 이 구성을 클라우드상(cloud-like) 구성이라고도 한다.
즉, CAC-OS는 GaOX3을 주성분으로 포함하는 영역과, InX2ZnY2OZ2 또는 InOX1을 주성분으로 포함하는 영역이 혼합되는 구성을 가지는 복합 산화물 반도체이다. 또한 본 명세서에서, 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 클 때, 제 1 영역은 제 2 영역보다 In 농도가 높다.
또한 IGZO로서, In, Ga, Zn, 및 O를 포함하는 화합물도 알려져 있다. 대표적인 IGZO의 예에는 InGaO3(ZnO)m1(m1은 자연수) 및 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)로 나타내어지는 결정성 화합물이 포함된다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC(C-Axis Aligned Crystal) 구조를 가진다. 또한 CAAC 구조는 복수의 IGZO 나노 결정이 c축 배향을 가지고 a-b면 방향에서는 배향하지 않고 연결된 결정 구조이다.
한편으로 CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. In, Ga, Zn, 및 O를 포함하는 CAC-OS의 재료 구성에서, Ga을 주성분으로 포함하는 나노 입자 영역이 CAC-OS의 일부에 관찰되고, In을 주성분으로 포함하는 나노 입자 영역이 그 일부에 관찰된다. 이들 나노 입자 영역은 무작위로 분산되어 모자이크 패턴을 형성한다. 그러므로, 이 결정 구조는 CAC-OS에서 부차적인 요소이다.
또한 CAC-OS에서, 원자수비가 상이한 2개 이상의 막을 포함하는 적층 구조는 포함되지 않는다. 예를 들어 In을 주성분으로 포함하는 막과 Ga을 주성분으로 포함하는 막의 2층 구조는 포함되지 않는다.
GaOX3을 주성분으로 포함하는 영역과 InX2ZnY2OZ2 또는 InOX1을 주성분으로 포함하는 영역의 경계가 명확하게 관찰되지 않는 경우가 있다.
CAC-OS에서 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중 하나 이상이 포함되는 경우, CAC-OS의 일부에 선택된 금속 원소(들)를 주성분으로 포함하는 나노 입자 영역이 관찰되고, 그 일부에 In을 주성분으로 포함하는 나노 입자 영역이 관찰되고, 이들 나노 입자 영역은 CAC-OS에서 무작위로 분산되어 모자이크 패턴을 형성한다.
예를 들어 기판을 의도적으로 가열하지 않는 조건하에서 스퍼터링법에 의하여 CAC-OS를 형성할 수 있다. 스퍼터링법에 의하여 CAC-OS를 형성하는 경우, 퇴적 가스로서, 불활성 가스(대표적으로는, 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 하나 이상을 사용하여도 좋다. 퇴적 시의 퇴적 가스의 총유량에서의 산소 가스의 유량비는 가능한 한 낮은 것이 바람직하고, 예를 들어 산소 가스의 유량비는 0% 이상 30% 미만인 것이 바람직하고, 0% 이상 10% 이하인 것이 더 바람직하다.
CAC-OS는 X선 회절(XRD) 측정 방법인, out-of-plane법에 의한 θ/2θ 스캔을 사용한 측정에서 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉, X선 회절은 측정 영역에서 a-b면 방향 및 c축 방향에서의 배향성을 나타내지 않는다.
프로브 직경 1nm의 전자 빔(나노미터 크기의 전자 빔이라고도 함)에 의한 조사에 의하여 얻어지는, CAC-OS의 전자 회절 패턴에서, 휘도가 높은 링 형상의 영역, 및 이 링 형성의 영역에서 복수의 휘점이 관찰된다. 그러므로, 전자 회절 패턴은 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성이 없는 나노 결정(nc) 구조를 포함하는 것을 가리킨다.
예를 들어 에너지 분산형 X선 분광법(EDX)의 매핑 화상으로부터, CAC-OS 구성을 가지는 In-Ga-Zn 산화물은 GaOX3을 주성분으로 포함하는 영역 및 InX2ZnY2OZ2 또는 InOX1을 주성분으로 포함하는 영역이 고르지 않게 분포되고 혼합되는 구조를 가지는 것이 확인된다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조를 가지고, IGZO 화합물과 상이한 특징을 가진다. 즉, CAC-OS에서, GaOX3 등을 주성분으로 포함하는 영역 및 InX2ZnY2OZ2 또는 InOX1을 주성분으로 포함하는 영역은 서로 분리되어, 모자이크 패턴이 형성된다.
InX2ZnY2OZ2 또는 InOX1을 주성분으로 포함하는 영역의 도전성은, GaOX3 등을 주성분으로 포함하는 영역의 도전성보다 높다. 바꿔 말하면 InX2ZnY2OZ2 또는 InOX1을 주성분으로 포함하는 영역을 캐리어가 흐를 때, 산화물 반도체의 도전성이 나타내어진다. 따라서, InX2ZnY2OZ2 또는 InOX1을 주성분으로 포함하는 영역이 산화물 반도체에서 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 달성할 수 있다.
한편으로 GaOX3 등을 주성분으로 포함하는 영역의 절연성은 InX2ZnY2OZ2 또는 InOX1을 주성분으로 포함하는 영역의 절연성보다 높다. 바꿔 말하면 GaOX3 등을 주성분으로 포함하는 영역이 산화물 반도체에 분포되면, 누설 전류를 억제할 수 있고 양호한 스위칭 동작을 달성할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에서 유래하는 절연성과 InX2ZnY2OZ2 또는 InOX1에서 유래하는 도전성이 서로를 보완함으로써, 높은 온 상태 전류(Ion) 및 높은 전계 효과 이동도(μ)를 달성할 수 있다.
CAC-OS를 포함하는 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 디스플레이를 대표되는 다양한 반도체 장치에 적합하게 사용된다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태를 사용하여 제작할 수 있는 전자 기기에 대하여 도 36의 (A) 내지 (C)를 참조하여 설명한다.
본 발명의 일 형태에 의하여 곡면을 가지고 신뢰성이 높은 전자 기기를 제작할 수 있다. 또한 본 발명의 일 형태에 의하여 플렉시블성을 가지고 신뢰성이 높은 전자 기기를 제작할 수 있다.
전자 기기의 예에는 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말, 음향 재생 장치, 및 파친코기 등의 대형 게임기가 포함된다.
본 발명의 일 형태의 전자 기기는 가옥 또는 빌딩의 만곡된 내벽/외벽 표면, 또는 자동차의 만곡된 내장/외장 표면을 따라 내장될 수 있다.
본 발명의 일 형태의 전자 기기는 이차 전지를 포함하여도 좋다. 이차 전지는 비접촉 전력 전송에 의하여 충전될 수 있는 것이 바람직하다.
이차 전지의 예에는 겔 전해질을 사용한 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 및 은 아연 전지가 포함된다.
본 발명의 일 형태의 전자 기기는 안테나를 포함하여도 좋다. 안테나로 신호를 수신함으로써 표시부에 영상 또는 정보 등을 표시할 수 있다. 전자 기기가 안테나 및 이차 전지를 포함하는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 센서)를 포함하여도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 정보(예를 들어 정지 화상, 동영상, 및 텍스트 화상)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 및 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하는 기능 등의 다양한 기능을 가질 수 있다.
또한 복수의 표시부를 포함한 전자 기기는 하나의 표시부에 주로 화상 정보를 표시하고 다른 하나의 표시부에 주로 문자 정보를 표시하는 기능, 또는 복수의 표시부에 시차를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한 수상부를 포함한 전자 기기는 정지 화상 또는 동영상을 촬영하는 기능, 촬영된 화상을 자동 또는 수동으로 보정하는 기능, 촬영된 화상을 기록 매체(외부 기록 매체 또는 전자 기기에 내장된 기록 매체)에 저장하는 기능, 촬영된 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한 본 발명의 일 형태의 전자 기기의 기능은 이들에 한정되지 않고, 전자 기기는 다양한 기능을 가질 수 있다.
도 36의 (A) 내지 (C)는 곡면을 가지는 표시부(7000)를 포함하는 전자 기기의 예를 도시한 것이다. 표시부(7000)의 표시면은 만곡되어 있고, 만곡된 표시면에 화상을 표시할 수 있다. 표시부(7000)는 플렉시블성을 가져도 좋다.
표시부(7000)는 본 발명의 일 형태의 표시 장치를 사용하여 제작될 수 있다. 본 발명의 일 형태에 의하여, 만곡된 표시부를 가지는, 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 36의 (A)는 휴대 전화기의 예를 도시한 것이다. 도 36의 (A)에 도시된 휴대 전화기(7110)는 하우징(7101), 표시부(7000), 조작 버튼(7103), 외부 접속 포트(7104), 스피커(7105), 마이크로폰(7106), 카메라(7107) 등을 포함한다.
휴대 전화기(7110)는 표시부(7000)에 터치 센서를 포함한다. 전화를 걸거나 문자를 입력하는 등의 조작은 손가락 또는 스타일러스 등으로 표시부(7000)를 터치함으로써 실시할 수 있다.
조작 버튼(7103)의 조작에 의하여 전원의 온 또는 오프를 전환할 수 있다. 또한 표시부(7000)에 표시되는 화상의 종류를 전환할 수 있다; 예를 들어 메일 작성 화면에서 메인 메뉴 화면으로 전환할 수 있다.
휴대 전화기 내부에 자이로 센서 또는 가속도 센서 등의 검출 장치를 제공함으로써, 휴대 전화기의 방향(휴대 전화기가 가로로 배치되는지 세로로 배치되는지)을 판단하여, 표시부(7000)의 화면 표시의 방향을 자동적으로 변경할 수 있다. 또한 화면 표시의 방향은 표시부(7000)의 터치, 조작 버튼(7103)의 조작, 또는 마이크로폰(7106)을 사용한 음성 입력 등에 의하여 변경할 수 있다.
도 36의 (B)는 휴대 정보 단말의 예를 도시한 것이다. 도 36의 (B)에 도시된 휴대 정보 단말(7210)은 하우징(7201) 및 표시부(7000)를 포함한다. 휴대 정보 단말(7210)은 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등을 포함하여도 좋다. 표시부(7000)에는 터치 센서가 제공된다. 휴대 정보 단말의 조작은 손가락 또는 스타일러스 등으로 표시부(7000)를 터치함으로써 실시할 수 있다.
본 실시형태에 도시된 각 휴대 정보 단말은 예를 들어 전화기, 수첩, 및 정보 열람 장치 중 하나 이상으로서 기능한다. 구체적으로는 휴대 정보 단말은 각각 스마트폰으로서 사용할 수 있다. 본 실시형태에 도시된 휴대 정보 단말은 예를 들어 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 및 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다.
휴대 정보 단말(7210)은 문자 및 화상 정보 등을 그 복수의 면에 표시할 수 있다. 예를 들어 3개의 조작 버튼(7202)을 하나의 면에 표시하고, 직사각형으로 나타내어진 정보(7203)를 다른 면에 표시할 수 있다. 도 36의 (B)는 휴대 정보 단말(7210) 상면에 조작 버튼(7202)이 표시되고, 휴대 정보 단말(7210) 측면에 정보(7203)가 표시되는 예를 도시한 것이다. 또한 예를 들어 휴대 정보 단말(7210) 측면에 조작 버튼(7202)을 표시하고, 휴대 정보 단말(7210) 상면에 정보(7203)를 표시하여도 좋다. 휴대 정보 단말(7210)의 3면 이상에 정보를 표시하여도 좋다.
정보(7203)의 예에는 SNS(social networking service)의 알림, 전자 메일 또는 전화 등의 착신을 알리는 표시, 전자 메일 등의 제목 또는 송신자명, 날짜, 시각, 배터리 잔량, 및 안테나의 수신 강도가 포함된다. 또는 정보(7203) 대신에 조작 버튼 또는 아이콘 등을 정보를 표시하여도 좋다.
도 36의 (C)에 텔레비전 장치의 예를 도시한 것이다. 텔레비전 장치(7300)에서는 하우징(7301)에 표시부(7000)가 내장되어 있다. 여기서는, 하우징(7301)이 스탠드(7303)에 의하여 지지되어 있다.
도 36의 (C)에 도시된 텔레비전 장치(7300)는 하우징(7301)의 조작 스위치 또는 별체의 리모트 컨트롤러(7311)를 사용하여 조작될 수 있다. 표시부(7000)는 터치 센서를 포함하여도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 조작하여도 좋다. 리모트 컨트롤러(7311)에는 리모트 컨트롤러(7311)로부터 출력되는 정보를 표시하는 표시부가 제공되어도 좋다. 리모트 컨트롤러(7311)의 조작 키 또는 터치 패널에 의하여 채널 및 음량을 제어할 수 있고, 표시부(7000)에 표시되는 화상을 제어할 수 있다.
또한 텔레비전 장치(7300)에는 수신기 및 모뎀 등이 제공된다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 모뎀을 통하여 유선 또는 무선의 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍 방향(송신자와 수신자 사이 또는 수신자끼리)의 정보 통신을 실시할 수 있다.
도 36의 (D) 내지 (F)에 플렉시블성을 가지고 휠 수 있는 표시부(7001)를 가지는 휴대 정보 단말의 예를 나타내었다.
표시부(7001)는 본 발명의 일 형태의 표시 장치 등을 사용하여 제작된다. 예를 들어 곡률 반경 0.01mm 이상 150mm 이하로 휠 수 있는 표시 장치 등을 사용할 수 있다. 표시부(7001)는 터치 센서를 포함하여도 좋고, 손가락 등으로 표시부(7001)를 터치함으로써 휴대 정보 단말을 조작할 수 있다. 본 발명의 일 형태에 의하여, 플렉시블성을 가지는 표시부를 포함한, 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 36의 (D)는 손목시계형 휴대 정보 단말의 예를 도시한 것이다. 휴대 정보 단말(7800)은 밴드(7801), 표시부(7001), 입출력 단자(7802), 및 조작 버튼(7803) 등을 포함한다. 밴드(7801)는 하우징으로서의 기능을 가진다. 플렉시블 배터리(7805)는 휴대 정보 단말(7800)에 포함될 수 있다. 배터리(7805)는 예를 들어 표시부(7001) 또는 밴드(7801) 등과 중첩되어 배치하여도 좋다.
밴드(7801), 표시부(7001), 및 배터리(7805)는 플렉시블성을 가진다. 그래서 휴대 정보 단말(7800)을 원하는 형상을 가지도록 쉽게 만곡시킬 수 있다.
조작 버튼(7803)에 의하여, 시각 설정, 전원의 온/오프, 무선 통신의 온/오프, 매너 모드의 실행 및 해제, 전력 절약 모드의 실행 및 해제 등의 다양한 기능을 실시할 수 있다. 예를 들어 휴대 정보 단말(7800)에 내장된 운영 체계에 의하여, 조작 버튼(7803)의 기능을 자유로이 설정할 수 있다.
표시부(7001)에 표시된 아이콘(7804)에 손가락 등으로 터치함으로써 애플리케이션을 기동할 수 있다.
휴대 정보 단말(7800)은 통신 규격에 따른 근거리 무선 통신을 채용할 수 있다. 예를 들어 휴대 정보 단말(7800)과 무선 통신이 가능한 헤드세트 사이의 상호 통신을 실시할 수 있어 핸즈프리로 통화가 가능하다.
휴대 정보 단말(7800)은 입출력 단자(7802)를 포함하여도 좋다. 입출력 단자(7802)가 휴대 정보 단말(7800)에 포함되는 경우, 커넥터를 통하여 다른 정보 단말과 데이터를 직접 주고받을 수 있다. 입출력 단자(7802)를 통하여 충전도 가능하다. 또한 본 실시형태에서 예로서 기재한 휴대 정보 단말의 충전은 입출력 단자를 사용하지 않고 비접촉 전력 전송에 의하여 실시할 수 있다.
도 36의 (E) 및 (F)는 접을 수 있는 휴대 정보 단말의 예를 도시한 것이다. 도 36의 (E)는 표시부(7001)가 내측이 되도록 접은 휴대 정보 단말(7650)을 도시한 것이고, 도 36의 (F)는 표시부(7001)가 외측이 되도록 접은 휴대 정보 단말(7650)을 도시한 것이다. 휴대 정보 단말(7650)은 표시부(7001) 및 비표시부(7651)를 포함한다. 휴대 정보 단말(7650)을 사용하지 않을 때에는 표시부(7001)가 내측이 되도록 접음으로써, 표시부(7001)가 더러워지거나 손상되는 것을 억제할 수 있다. 또한 도 36의 (E) 및 (F)는 각각 휴대 정보 단말(7650)이 2조각으로 접힌 구조를 도시하였지만 휴대 정보 단말(7650)은 3조각 또는 4조각 이상으로 접혀도 좋다. 휴대 정보 단말(7650)은 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등을 포함하여도 좋다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시예 1)
본 실시예에서는 본 발명의 일 형태의 분리 방법을 사용하여 가공 부재로부터 형성 기판을 분리한 결과에 대하여 설명한다.
도 37의 (A)는 가공 부재(200)의 단면 모식도이다. 가공 부재(200)는 형성 기판(201), 수지층(202), 산화물층(203), 절연층(204), 접착층(205) 및 기판(206)을 포함한다.
형성 기판(201)으로서는 유리 기판을 사용하였다. 수지층(202)으로서는 두께가 약 1.5μm인 폴리이미드 수지층을 사용하였다. 산화물층(203)으로서는 원자수비가 In:Ga:Zn=5:1:6이고 두께가 50nm인 In-Ga-Zn 산화물층을 사용하였다. 절연층(204)으로서는 두께가 100nm인 질화 실리콘층을 사용하였다. 기판(206)으로서는 아라미드 필름을 사용하였다.
가공 부재(200)의 제작 공정에 대하여 설명한다. 우선, 중합 후에 폴리이미드가 되는 수지 재료를 포함한 재료를 형성 기판(201)에 약 2.0μm의 두께가 되도록 도포하였다. 다음에, 도포된 재료를 가열(프리 베이킹)하고, 노광하고, 현상하였다. 다음에, 400℃에서 가열 처리(포스트 베이킹)를 실시하여 형성 기판(201)에 도달하는 개구를 포함하는 수지층(202)을 형성하였다.
이 후, 원자수비가 In:Ga:Zn=5:1:7인 산화물 타깃을 사용하여 스퍼터링법에 의하여 산화물층(203)을 형성하였다. 스퍼터링 가스로서 산소와 아르곤의 혼합 가스의 유량비 10%를 사용하고, 스퍼터링 가스의 압력을 0.6Pa로 하였다. 또한 산화물층(203)의 퇴적 시의 기판 온도는 실온으로 하고, 직류(DC) 전원은 2.5kW로 하였다.
산화물층(203)을 형성한 후, CVD법에 의하여 절연층(204)을 형성하였다. 이 후, 접착층(205)을 사용하여 절연층(204)에 기판(206)을 접합시켰다.
다음에, 가공 부재(200)로부터 형성 기판(201)을 분리하는 단계에 대하여 설명한다.
형성 기판(201) 측으로부터 가공 부재(200)에 레이저 광(207)을 조사하였다. 레이저 광(207)은 레이저 장치에 의하여 조사하였다. 장치의 에너지 밀도는 339mJ/cm2로 하고, 장치의 스캔 속도는 3.6mm/초로 하고, 장치의 발진 주파수는 60Hz로 하고, 장치의 에너지는 950mJ로 하였다.
도 37의 (B)에 도시된 바와 같이, 레이저 광(207) 조사 후, 가공 부재(200)로부터 형성 기판(201)을 분리하였다. 분리 후, 형성 기판(201)을 포함한 부재는 부재(210)이고, 기판(206)을 포함한 부재는 부재(220)이다. 또한 분리 후의 형성 기판(201)에는 수지층(202)의 잔사(수지층(202a))가 부착되어 있는 경우가 있다. 이 경우에는, 형성 기판(201)에 더하여 수지층(202a)도 부재(210)에 포함된다.
도 38의 (A)는 가공 부재(200)의 광학 현미경 사진(배율 50배로 촬영)을 나타낸 것이다. 도 38의 (B)는 가공 부재(200)의 단면 STEM 이미지(배율 100000배로 촬영)를 나타낸 것이다. 또한 도 38의 (B)는 탄소를 포함한 층을 포함한 층(208)을 나타낸 것이다. 도 38의 (B)는 형성 기판(201) 위에 수지층(202), 산화물층(203), 및 절연층(204)이 형성되어 있는 것을 나타낸다.
본 실시예에서는 2개의 부재(210) 및 2개의 부재(220)를 제작하였다. 그래서 2개의 가공 부재(200)를 제작하고, 각 가공 부재(200)로부터 각 형성 기판(201)을 분리하였다. 도 39의 (A) 내지 (F)에는 2개의 가공 부재(200) 중 한쪽으로부터 얻어진 부재(210 및 220)의 관찰 사진을 나타내었다. 또한 도 40의 (A) 내지 (F)에는 다른 쪽 가공 부재(200)로부터 얻어진 부재(210 및 220)의 관찰 사진을 나타내었다.
도 39의 (A) 및 도 40의 (A)는 각각 부재(210)의 외관을 나타낸 것이고, 도 39의 (B) 및 도 40의 (B)는 각각 부재(220)의 외관을 나타낸 것이다. 도 39의 (C) 및 도 40의 (C)는 가공 부재(210)의 광학 현미경 사진(배율 50배로 촬영)을 나타낸 것이고, 도 39의 (D) 및 도 40의 (D)는 가공 부재(220)의 광학 현미경 사진(배율 50배로 촬영)을 나타낸 것이다. 도 39의 (E) 및 도 40의 (E)는 각각 부재(210)의 단면 STEM 이미지(배율 100000배로 촬영)를 나타낸 것이고, 도 39의 (F) 및 도 40의 (F)는 각각 가공 부재(220)의 단면 STEM 이미지(배율 100000배로 촬영)를 나타낸 것이다. 또한 도 39의 (E) 그리고 도 40의 (E) 및 (F)는 각각 탄소를 포함한 층인 층(208)을 나타낸 것이다.
도 39의 (E) 및 (F) 그리고 도 40의 (E) 및 (F)는 형성 기판(201)과 산화물층(203)이 접한 부분에서는 형성 기판(201)과 산화물층(203)이 이들 사이의 계면에서 분리된 것을 나타낸다. 또한 도 39의 (E) 및 도 40의 (E)는 각각 형성 기판(201)을 분리한 후에 형성 기판(201)에 수지층(202)의 잔사(수지층(202a))가 약 60nm의 두께로 부착된 것을 나타낸다. 또한 도 39의 (E)와 도 40의 (E)는 같은 결과를 나타내고, 도 39의 (F)와 도 40의 (F)는 같은 결과를 나타낸다. 따라서 형성 기판(201)과 산화물층(203) 사이의 계면에서의 형성 기판(201)의 분리의 재현성이 확인되었다.
10: 표시 장치, 13: 접착층, 14: 형성 기판, 22: 기판, 23: 수지층, 23a: 수지층24: 층, 28: 접착층, 29: 기판, 31: 절연층, 32: 절연층, 33: 절연층, 34: 절연층, 35: 절연층, 40: 트랜지스터, 41: 도전층, 43a: 도전층, 43b: 도전층, 43c: 도전층, 44: 산화물 반도체층, 45: 도전층, 47: 층, 47a: 층, 47b: 층, 47c: 층, 50: 트랜지스터, 60: 표시 소자, 61: 도전층, 62: EL층, 63: 도전층, 65: 레이저 광, 71: 보호층, 74: 절연층, 75: 보호층, 75a: 기판, 75b: 접착층, 76: 접속체, 77: FPC, 80: 트랜지스터, 81: 도전층, 82: 절연층, 83: 산화물 반도체층, 84: 절연층, 85: 도전층, 85a: 산화물층, 85b: 산화물층, 86a: 도전층, 86b: 도전층, 86c: 도전층, 87: 층, 87a: 층, 88a: 도전층, 88b: 도전층, 91: 형성 기판, 93: 수지층, 95: 절연층, 97: 착색층, 98: 차광층, 99: 접착층, 200: 가공 부재, 201: 형성 기판, 202: 수지층, 202a: 수지층, 203: 산화물층, 204: 절연층, 205: 접착층, 206: 기판, 207: 레이저 광, 208: 층, 210: 부재, 220: 부재, 381: 표시부, 382: 구동 회로부, 7000: 표시부, 7001: 표시부, 7101: 하우징, 7103: 조작 버튼, 7104: 외부 접속 포트, 7105: 스피커, 7106: 마이크로폰, 7107: 카메라, 7110: 휴대 전화기, 7201: 하우징, 7202: 조작 버튼, 7203: 정보, 7210: 휴대 정보 단말, 7300: 텔레비전 장치, 7301: 하우징, 7303: 스탠드, 7311: 리모트 컨트롤러, 7650: 휴대 정보 단말, 7651: 비 표시부, 7800: 휴대 정보 단말, 7801: 밴드, 7802: 입출력 단자, 7803: 조작 버튼, 7804: 아이콘 7805: 배터리
본 출원은 2016년 4월 22일에 일본 특허청에 출원된 일련 번호 2016-086552의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (20)

  1. 플렉시블 디바이스의 제작 방법으로서,
    감광성 및 열경화성 재료를 사용하여 두께가 0.1μm 이상 3μm 이하인 제 1 층을 형성 기판 위에 형성하는 단계;
    포토리소그래피법에 의하여 상기 제 1 층의 일부를 제거하고 이후 개구를 포함하는 수지층을 형성하기 위하여 열처리를 수행하는 단계;
    상기 수지층의 상기 개구를 덮는 실리콘층을 형성하는 단계;
    상기 수지층 위에 금속 산화물을 포함한 트랜지스터를 형성하는 단계;
    상기 트랜지스터의 소스 또는 드레인을 제작하는 단계와 같은 제작 단계에서 상기 개구를 덮는 상기 실리콘층 위에 도전층을 형성하는 단계;
    상기 수지층 및 상기 개구를 덮는 상기 실리콘층에 레이저 광을 조사하는 단계; 및
    상기 형성 기판으로부터 상기 트랜지스터 및 상기 도전층을 분리하는 단계를 포함하는, 플렉시블 디바이스의 제작 방법.
  2. 제 1 항에 있어서,
    상기 실리콘층은 광 조사에 의하여 수소를 방출하는, 플렉시블 디바이스의 제작 방법.
  3. 제 1 항에 있어서,
    상기 실리콘층은 수소화 비정질 실리콘층인, 플렉시블 디바이스의 제작 방법.
  4. 제 1 항에 있어서,
    상기 수지층 및 상기 실리콘층은 상기 형성 기판 측으로부터 상기 레이저 광이 조사되는, 플렉시블 디바이스의 제작 방법.
  5. 플렉시블 디바이스의 제작 방법으로서,
    감광성 및 열경화성 재료를 사용하여 두께가 0.1μm 이상 3μm 이하인 제 1 층을 형성 기판 위에 형성하는 단계;
    포토리소그래피법에 의하여 상기 제 1 층의 일부를 제거하고 이후 개구를 포함하는 수지층을 형성하기 위하여 열처리를 수행하는 단계;
    상기 수지층의 상기 개구를 덮는 산화물층을 형성하는 단계;
    상기 수지층 위에 금속 산화물을 포함한 트랜지스터를 형성하는 단계;
    상기 트랜지스터의 소스 또는 드레인을 제작하는 단계와 같은 제작 단계에서 상기 개구를 덮는 상기 산화물층 위에 도전층을 형성하는 단계;
    상기 수지층 및 상기 개구를 덮는 상기 산화물층에 레이저 광을 조사하는 단계; 및
    상기 형성 기판으로부터 상기 트랜지스터 및 상기 도전층을 분리하는 단계를 포함하는, 플렉시블 디바이스의 제작 방법.
  6. 제 5 항에 있어서,
    상기 산화물층은 알루미늄, 갈륨, 이트륨, 및 주석 중 어느 하나, 인듐, 및 아연을 포함하는, 플렉시블 디바이스의 제작 방법.
  7. 제 5 항에 있어서,
    상기 수지층 및 상기 산화물층은 상기 형성 기판 측으로부터 상기 레이저 광이 조사되는, 플렉시블 디바이스의 제작 방법.
  8. 플렉시블 디바이스의 제작 방법으로서,
    감광성 및 열경화성 재료를 사용하여 두께가 0.1μm 이상 3μm 이하인 제 1 층을 형성 기판 위에 형성하는 단계;
    포토리소그래피법에 의하여 상기 제 1 층의 일부를 제거하고 이후 개구를 포함하는 수지층을 형성하기 위하여 열처리를 수행하는 단계;
    상기 수지층의 상기 개구를 덮는 산화물층을 형성하는 단계;
    상기 수지층 위에 금속 산화물을 포함한 트랜지스터를 형성하는 단계;
    상기 트랜지스터의 소스 또는 드레인을 제작하는 단계와 같은 제작 단계에서 상기 개구를 덮는 상기 산화물층 위에 도전층을 형성하는 단계;
    상기 수지층 및 상기 개구를 덮는 상기 산화물층에 레이저 광을 조사하는 단계; 및
    상기 형성 기판으로부터 상기 트랜지스터 및 상기 도전층을 분리하는 단계를 포함하고,
    상기 산화물층은 알루미늄, 갈륨, 이트륨, 및 주석 중 어느 하나, 인듐, 및 아연을 포함하고,
    상기 수지층 및 상기 산화물층은 상기 형성 기판 측으로부터 상기 레이저 광이 조사되는, 플렉시블 디바이스의 제작 방법.
  9. 제 1 항, 제 5 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 레이저 광은 선형 레이저 광인, 플렉시블 디바이스의 제작 방법.
  10. 제 1 항, 제 5 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 층은 점도가 5cP 이상 100cP 미만인 용액을 사용하여 형성되는, 플렉시블 디바이스의 제작 방법.
  11. 제 1 항, 제 5 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 층은 스핀 코터를 사용하여 형성되는, 플렉시블 디바이스의 제작 방법.
  12. 제 1 항, 제 5 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 열처리는 제 1 온도에서 수행되고,
    상기 트랜지스터는 상기 제 1 온도보다 낮은 온도에서 제작되는, 플렉시블 디바이스의 제작 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020187030583A 2016-04-22 2017-04-11 분리 방법 및 플렉시블 디바이스의 제작 방법 KR102327117B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016086552 2016-04-22
JPJP-P-2016-086552 2016-04-22
JP2016086553 2016-04-22
JPJP-P-2016-086553 2016-04-22
PCT/IB2017/052070 WO2017182909A1 (en) 2016-04-22 2017-04-11 Separation method and manufacturing method of flexible device

Publications (2)

Publication Number Publication Date
KR20180134923A KR20180134923A (ko) 2018-12-19
KR102327117B1 true KR102327117B1 (ko) 2021-11-15

Family

ID=60089771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187030583A KR102327117B1 (ko) 2016-04-22 2017-04-11 분리 방법 및 플렉시블 디바이스의 제작 방법

Country Status (6)

Country Link
US (1) US10205007B2 (ko)
JP (2) JP6568892B2 (ko)
KR (1) KR102327117B1 (ko)
CN (1) CN109075079B (ko)
TW (1) TWI788287B (ko)
WO (1) WO2017182909A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181424B2 (en) 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
US10185190B2 (en) 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
KR102389537B1 (ko) 2016-07-29 2022-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102706504B1 (ko) * 2018-12-20 2024-09-12 엘지디스플레이 주식회사 표시 장치 및 그 제조 장치
CN110676311B (zh) * 2019-09-06 2022-11-29 中国电子科技集团公司第十三研究所 柔性晶体管的制备方法
JP2023044430A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 半導体装置、半導体装置の製造方法、および基板の再利用方法
TWI812323B (zh) * 2022-07-04 2023-08-11 友達光電股份有限公司 感光元件基板及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164295A1 (en) * 2001-06-20 2007-07-19 Shunpei Yamazaki Light emitting device and electronic apparatus
US20140346473A1 (en) * 2013-05-24 2014-11-27 Samsung Display Co., Ltd. Organic light-emitting display apparatus having a flexible substrate
JP2015072361A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4689168B2 (ja) 2003-01-22 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3897173B2 (ja) * 2003-05-23 2007-03-22 セイコーエプソン株式会社 有機ｅｌ表示装置及びその製造方法
JP4536601B2 (ja) * 2004-06-14 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007157608A (ja) * 2005-12-08 2007-06-21 Casio Comput Co Ltd エレクトロルミネッセンスディスプレイパネル及びその製造方法
KR101702329B1 (ko) * 2008-12-17 2017-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5483151B2 (ja) * 2009-03-05 2014-05-07 カシオ計算機株式会社 薄膜素子およびその製造方法
JP5581106B2 (ja) * 2009-04-27 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
KR20150120376A (ko) * 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
KR102104608B1 (ko) 2013-05-16 2020-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법
JP6128961B2 (ja) * 2013-05-30 2017-05-17 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
JP5613814B2 (ja) * 2013-10-29 2014-10-29 株式会社半導体エネルギー研究所 携帯機器
TWI732735B (zh) 2013-12-03 2021-07-11 日商半導體能源研究所股份有限公司 剝離裝置以及疊層體製造裝置
JP6354338B2 (ja) 2014-05-30 2018-07-11 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法
US10181424B2 (en) 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164295A1 (en) * 2001-06-20 2007-07-19 Shunpei Yamazaki Light emitting device and electronic apparatus
US20140346473A1 (en) * 2013-05-24 2014-11-27 Samsung Display Co., Ltd. Organic light-emitting display apparatus having a flexible substrate
JP2015072361A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Also Published As

Publication number Publication date
JP2019195107A (ja) 2019-11-07
WO2017182909A1 (en) 2017-10-26
JP2017199902A (ja) 2017-11-02
TWI788287B (zh) 2023-01-01
KR20180134923A (ko) 2018-12-19
US20170309731A1 (en) 2017-10-26
JP6874071B2 (ja) 2021-05-19
CN109075079A (zh) 2018-12-21
JP6568892B2 (ja) 2019-08-28
US10205007B2 (en) 2019-02-12
CN109075079B (zh) 2022-04-15
TW201802872A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
KR102327117B1 (ko) 분리 방법 및 플렉시블 디바이스의 제작 방법
US10181424B2 (en) Peeling method and manufacturing method of flexible device
KR102588708B1 (ko) 박리 방법, 표시 장치, 모듈, 및 전자 기기
JP6882061B2 (ja) 表示装置
KR102340066B1 (ko) 박리 방법 및 플렉시블 디바이스의 제작 방법
JP7029010B2 (ja) 半導体装置の作製方法
JP7252385B2 (ja) 表示装置
US10170600B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20181023

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200410

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210423

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210906

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211110

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211110

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240927

Start annual number: 4

End annual number: 4