CN110676311B - 柔性晶体管的制备方法 - Google Patents

柔性晶体管的制备方法 Download PDF

Info

Publication number
CN110676311B
CN110676311B CN201910841413.5A CN201910841413A CN110676311B CN 110676311 B CN110676311 B CN 110676311B CN 201910841413 A CN201910841413 A CN 201910841413A CN 110676311 B CN110676311 B CN 110676311B
Authority
CN
China
Prior art keywords
film
flexible
transistor
semiconductor material
dimensional semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910841413.5A
Other languages
English (en)
Other versions
CN110676311A (zh
Inventor
高学栋
冯志红
蔚翠
何泽召
刘庆彬
郭建超
周闯杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201910841413.5A priority Critical patent/CN110676311B/zh
Publication of CN110676311A publication Critical patent/CN110676311A/zh
Application granted granted Critical
Publication of CN110676311B publication Critical patent/CN110676311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明适用于半导体晶体管制备技术领域，提供了一种柔性晶体管的制备方法，包括：将获取的六方氮化硼h‑BN薄膜转移至预设衬底表面；在所述h‑BN薄膜上制作导电沟道、源漏电极、栅介质层以及栅电极，获得晶体管样品；在所述晶体管样品上旋涂柔性衬底溶液并经过干燥处理，获得在所述晶体管样品上形成的柔性膜；将所述晶体管样品与所述柔性膜从所述预设衬底上剥离，获得柔性晶体管。本发明中的柔性晶体管的制备方法，避免了直接在柔性衬底上制备晶体管具有对准偏差且性能退化的问题，同时采用柔性膜包覆晶体管样品，解决了柔性晶体管在弯折过程中电极易脱落的问题。

Description

柔性晶体管的制备方法
技术领域
本发明属于半导体晶体管制备技术领域，尤其涉及一种柔性晶体管的制备方法。
背景技术
器件柔性化是微电子技术未来发展的重要方向，随着电子工业的飞速发展，柔性电子器件以其独特的柔韧延展性、高效多功能性以及便携可穿戴性成为下一代电子工业发展的重要领域，引起人们越来越多的关注。其中晶体管作为许多电子设备驱动部分的放大器和开关，在电子器件中应用广泛，故柔性晶体管也是柔性电子器件中一个重要的研究方向。
传统的柔性晶体管制备技术为将柔性二维半导体材料转移至柔性衬底上，再经过制作台面、源漏和栅电极等工艺，获得柔性晶体管。由于柔性衬底热膨胀系数较大且表面不平，会导致所制备的柔性晶体管存在对准偏差和性能退化的问题，另一方面晶体管电极与柔性衬底间接触不够紧密，会导致柔性晶体管在弯折过程中电极脱落的现象，这些问题都会限制柔性晶体管的商业化应用。
发明内容
有鉴于此，本发明实施例提供了一种柔性晶体管的制备方法，以解决现有技术中制备的柔性晶体管对准偏差较大性能退化以及柔性晶体管弯折过程中电极易脱落的问题。
本发明实施例提供了一种柔性晶体管的制备方法，包括：
将获取的六方氮化硼h-BN薄膜转移至预设衬底表面；
在所述h-BN薄膜上制作导电沟道、源漏电极、栅介质层以及栅电极，获得晶体管样品；
在所述晶体管样品上旋涂柔性衬底溶液并经过干燥处理，获得在所述晶体管样品上形成的柔性膜；
将所述晶体管样品与所述柔性膜从所述预设衬底上剥离，获得柔性晶体管。
可选的，所述将获取的h-BN薄膜转移至预设衬底表面，包括：
在金属衬底表面生长第一预设厚度的h-BN薄膜；
使用第一转移介质辅助将所述第一预设厚度的h-BN薄膜转移至预设衬底表面。
可选的，所述在所述h-BN薄膜上制作导电沟道、源漏电极、栅介质层以及栅电极，获得晶体管样品，包括：
使用第二转移介质辅助将二维半导体材料转移至h-BN薄膜上，刻蚀掉部分所述二维半导体材料，剩余二维半导体材料构成导电沟道；
在所述导电沟道和未被所述导电沟道覆盖的h-BN薄膜上旋涂第一光刻胶，在所述第一光刻胶上通过光刻工艺光刻获得第一图形，根据所述第一图形制作第二预设厚度的源漏电极，所述源漏电极分别位于导电沟道两侧且所述源漏电极一端位于所述h-BN薄膜上方，另一端位于所述导电沟道上方；
去除所述第一光刻胶，在所述导电沟道、所述源漏电极和未被所述导电沟道和所述源漏电极覆盖的h-BN薄膜上旋涂第二光刻胶，在所述第二光刻胶上通过光刻工艺光刻获得第二图形，根据所述第二图形沉积第三预设厚度的栅介质层，并在所述栅介质层上方沉积第四预设厚度的栅电极，去除所述第二光刻胶，获得所述晶体管样品。
可选的，所述第一转移介质为金膜；
所述第二转移介质为聚甲基丙烯酸甲酯PMMA膜、聚二甲基硅氧烷PDMS膜、金膜或钛膜中的任一种。
可选的，所述第二转移介质为金膜时，所述二维半导体材料为石墨烯、碳纳米管、黑磷或硒化铟中的任一种；
所述第二转移介质为聚甲基丙烯酸甲酯PMMA膜、聚二甲基硅氧烷PDMS膜或钛膜中的任一种时，所述二维半导体材料为石墨烯、碳纳米管、二硫化钼、黑磷、二硫化钨或硒化铟中的任一种。
可选的，所述使用第二转移介质辅助将二维半导体材料转移至h-BN薄膜上，刻蚀掉部分所述二维半导体材料，剩余二维半导体材料构成导电沟道，包括：
所述第二转移介质为金膜时，使用金膜辅助将二维半导体材料转移至h-BN薄膜上，在所述金膜上旋涂台面胶，通过光刻工艺光刻获得第三图形，湿法腐蚀未被所述第三图形覆盖的金膜，露出所述金膜下的二维半导体材料，并使用氧等离子体刻蚀所述金膜下的二维半导体材料，去除所述台面胶，剩余二维半导体材料构成导电沟道；或者：
所述第二转移介质为聚甲基丙烯酸甲酯PMMA膜、聚二甲基硅氧烷PDMS膜或钛膜中的任一种时，使用任一种所述第二转移介质辅助将二维半导体材料转移至h-BN薄膜上，并去除任一种所述第二转移介质，在所述二维半导体材料上旋涂台面胶，通过光刻工艺光刻获得第三图形，使用氧等离子体刻蚀未被所述第三图形覆盖的二维半导体材料，去除所述台面胶，剩余二维半导体材料构成导电沟道。
可选的，所述第一预设厚度为5nm～20nm；
所述第二预设厚度为150nm～500nm；
所述第三预设厚度为5nm～20nm；
所述第四预设厚度为100nm～500nm。
可选的，所述预设衬底为刚性衬底，所述刚性衬底为蓝宝石、二氧化硅或硅中的任一种。
可选的，所述在所述晶体管样品上旋涂柔性衬底溶液并经过干燥处理，获得在所述晶体管样品上形成的柔性膜，包括：
在所述晶体管样品上旋涂聚酰亚胺PI溶液，并经过干燥处理，获得在所述晶体管样品上形成的PI柔性膜。
可选的，所述PI溶液的旋涂厚度为2μm～100μm。
本发明实施例通过将h-BN薄膜转移至预设衬底上，并在h-BN薄膜上制作晶体管的导电沟道区域、源漏电极、栅介质层以及栅电极等，避免了在表面粗糙的柔性衬底上制备柔性晶体管过程中的对准偏差以及性能退化的问题，同时在晶体管样品上旋涂柔性衬底溶液并经过干燥处理，在晶体管样品上形成柔性膜，形成了柔性膜包覆晶体管样品的模式，解决了柔性晶体管在弯折过程中电极易脱落的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的柔性晶体管的制备方法的流程示意图；
图2是本发明实施例提供的在h-BN薄膜上制备晶体管样品的流程示意图；
图3(1)是本发明实施例提供的使用第二转移介质辅助将二维半导体材料转移至h-BN薄膜上的剖面结构示意图；
图3(2)是本发明实施例提供的在金膜上旋涂台面胶并曝光后的剖面结构示意图；
图3(3)是本发明实施例提供的第二转移介质为金膜时获得导电沟道后的剖面结构示意图；
图3(4)是本发明实施例提供的在二维半导体材料上旋涂台面胶并曝光后的剖面结构示意图；
图3(5)是本发明实施例提供的第二转移介质不为金膜时获得导电沟道后的剖面结构示意图；
图3(6)是本发明实施例提供的第二转移介质为金膜时旋涂第一光刻胶并曝光后的剖面结构示意图；
图3(7)是本发明实施例提供的制作源漏电极的剖面结构示意图；
图3(8)是本发明实施例提供的第二转移介质为金膜时旋涂第二光刻胶并曝光后的剖面结构示意图；
图3(9)是本发明实施例提供的第二转移介质为金膜时的晶体管样品的剖面结构示意图；
图4是本发明实施例提供的柔性晶体管的剖面结构示意图。
图中：1-预设衬底；2-h-BN薄膜；3-二维半导体材料；31-导电沟道；4-第二转移介质；41-保留的金膜；5-台面胶；51-第三图形；6-第一光刻胶；61-第一图形；71-底层源漏电极；72-上层源漏电极；8-第二光刻胶；81-第二图形；91-栅介质层；92-底层栅电极；93-上层栅电极；10-柔性膜。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
参见图1，本发明实施例提供的柔性晶体管的制备方法，包括：
步骤S101，将获取的六方氮化硼h-BN薄膜转移至预设衬底表面。
其中，六方氮化硼h-BN薄膜界面性能良好，与二维半导体材料结合，可以抑制二维半导体材料的电子散射，提高二维半导体材料的迁移率。
可选的，本步骤将获取的h-BN薄膜转移至预设衬底表面，可以包括：
在金属衬底表面生长第一预设厚度的h-BN薄膜；
使用第一转移介质辅助将所述第一预设厚度的h-BN薄膜转移至预设衬底表面。
可选的，h-BN薄膜的厚度即第一预设厚度一般为5nm～20nm，第一转移介质可以为金膜。
可选的，预设衬底为刚性衬底，一般可以是蓝宝石、二氧化硅或者硅中任一种。
其中，在精抛光的高平整度刚性衬底上转移h-BN薄膜，并在h-BN薄膜上制备晶体管样品，可以避免在柔性衬底上制备晶体管样品时衬底表面粗糙度较大，表面不平的问题，也在一定程度上降低了晶体管样品制备过程中的对准偏差，提高了后续在预设衬底上制得的柔性晶体管的性能。
示例性的，将获取的h-BN薄膜转移至抛光蓝宝石刚性衬底表面，h-BN薄膜厚度为10nm。
示例性的，将获取的h-BN薄膜转移至抛光的硅衬底表面，h-BN薄膜厚度为20nm。
步骤S102，在h-BN薄膜上制作导电沟道、源漏电极、栅介质层以及栅电极，获得晶体管样品。
可选的，参见图2，在h-BN薄膜上制作导电沟道、源漏电极、栅介质层以及栅电极，获得晶体管样品，包括：
步骤S201，使用第二转移介质辅助将二维半导体材料转移至h-BN薄膜上，刻蚀掉部分二维半导体材料，剩余二维半导体材料构成导电沟道。
其中，可以在剩余的二维半导体材料构成的导电沟道两侧制备源极和漏极，用于源漏电极之间的导通。
可选的，第二转移介质为聚甲基丙烯酸甲酯(Poly Methyl Meth Acrylate，PMMA)膜、聚二甲基硅氧烷(Poly Di-Methyl Siloxane，PDMS)膜、金膜或钛膜中的任一种。
其中，PMMA是一种聚合体，俗称有机玻璃或亚克力，具有高透明度，通常用作玻璃的替代材料。PMMA聚合体由单体聚合而成，形成PMMA聚合体的原子间共价键可以被高能辐射打破，因此，PMMA对波长为1nm或更短的射线以及20keV或更高能量的电子辐射敏感，基于这种光敏特性，PMMA或类似的聚合物可以用作光刻工艺中的光刻胶，即称作PMMA电子束胶。
其中，PDMS聚二甲基硅氧烷可制备成乳液，俗称有机硅乳液，具有良好的耐高低温性、高度的疏水性、良好的透气性、优异的耐候性、防潮、绝缘性、生理惰性、耐腐蚀剂性以及耐辐射性等，可用作胶黏剂或用于金属清洗和光敏材料等方面。
可选的，第二转移介质为金膜时，二维半导体材料为石墨烯、碳纳米管、黑磷或硒化铟中的任一种；
第二转移介质为聚甲基丙烯酸甲酯PMMA膜、聚二甲基硅氧烷PDMS膜或钛膜中的任一种时，二维半导体材料为石墨烯、碳纳米管、二硫化钼、黑磷、二硫化钨或硒化铟中的任一种。
其中，第二转移介质为金膜时，后续制备步骤中会用湿法腐蚀金腐蚀液腐蚀金膜，但一般硫化物不能用金腐蚀液，所以第二转移介质为金膜时，一般不用于硫化物材料的转移。
可选的，第二转移介质为金膜时，使用金膜辅助将二维半导体材料转移至h-BN薄膜上，在金膜上旋涂台面胶，通过光刻工艺光刻获得第三图形，湿法腐蚀未被第三图形覆盖的金膜，露出金膜下的二维半导体材料，并使用氧等离子体刻蚀所述金膜下的二维半导体材料，去除所述台面胶，剩余二维半导体材料构成导电沟道。
其中，使用金膜辅助转移二维半导体材料时，可以通过自对准工艺获得导电沟道，所述导电沟道由部分二维半导体材料构成，金膜覆盖在二维半导体材料上层，通过光刻工艺光刻获得的第三图形保护部分金膜，剩余未被第三图形保护的金膜即被湿法腐蚀的腐蚀液腐蚀掉，保留下来的部分金膜还可以继续保护它下层的部分二维半导体材料，未被保留下来的部分金膜覆盖的二维半导体材料即被氧等离子体刻蚀掉。
其中，金膜的厚度可以为30nm～50nm。
示例性的，参照图3(1)至图3(3)，使用30nm厚度的金膜4辅助将石墨烯3转移至h-BN薄膜2上，在金膜4上旋涂台面胶5，曝光显影获得第三图形51，湿法腐蚀未被第三图形51覆盖的金膜，直到露出金膜下的石墨烯，获得保留的金膜41，并使用60W功率的氧等离子体刻蚀未被保留的金膜41覆盖的石墨烯5min，使用丙酮去除第三图形51代表的台面胶，获得导电沟道31。
其中，使用氧等离子体刻蚀未被保留的金膜41覆盖的二维半导体材料的功率和时间根据实际情况确定。
可选的，第二转移介质为聚甲基丙烯酸甲酯PMMA膜、聚二甲基硅氧烷PDMS膜或钛膜中的任一种时，使用任一种所述第二转移介质辅助将二维半导体材料转移至h-BN薄膜上，并去除任一种所述第二转移介质，在所述二维半导体材料上旋涂台面胶，通过光刻工艺光刻获得第三图形，使用氧等离子体刻蚀未被所述第三图形覆盖的二维半导体材料，去除所述台面胶，剩余二维半导体材料构成导电沟道。
其中，第二转移介质为PMMA膜、PDMS膜或钛膜时，第二转移介质的厚度可以为100nm～500nm。
示例性的，参照图3(1)，使用200nm厚度的PMMA膜4辅助将二硫化钼3转移至h-BN膜2上，参照图3(4)，去除PMMA膜4，并在二硫化钼3上旋涂台面胶5，曝光显影后获得第三图形51，参照图3(5)，使用60W氧等离子体刻蚀未被第三图形51覆盖的二硫化钼5min，使用丙酮去除第三图形51代表的台面胶，获得导电沟道31。
步骤S202，在导电沟道和未被导电沟道覆盖的h-BN薄膜上旋涂第一光刻胶，在第一光刻胶上通过光刻工艺光刻获得第一图形，根据第一图形制作第二预设厚度的源漏电极，所述源漏电极分别位于导电沟道两侧且所述源漏电极一端位于h-BN薄膜上方，另一端位于导电沟道上方。
可选的，源漏电极的厚度即第二预设厚度可以为150nm～500nm。
其中，源漏电极底层一般为钛，上层可以为钌、铑、钯、银、锇、铱、铂、金、钛、铝、铬、锗、钼、镍、钨、铜、钴或铁中的一种或两种以上的组合。
示例性的，参照图3(6)和图3(7)，第二转移介质为金膜时，在导电沟道31上保留的金膜41和未被导电沟道31覆盖的h-BN薄膜上旋涂第一光刻胶6，对第一光刻胶6进行曝光显影获得第一图形61，根据第一图形61电子束蒸镀20nm的钛作为底层源漏电极71，在底层源漏电极71上蒸镀150nm的金作为上层源漏电极72。
其中，第二转移介质不是金膜时，则直接在导电沟道31和未被导电沟道31覆盖的h-BN薄膜上旋涂第一光刻胶6，其中电子束蒸镀底层源漏电极和上层源漏电极的厚度根据实际需要确定，示例性的，还可以电子束蒸镀底层源漏电极钛20nm，上层源漏电极金200nm。
步骤S203，去除第一光刻胶，在导电沟道、源漏电极和未被导电沟道和所述源漏电极覆盖的h-BN薄膜上旋涂第二光刻胶，在第二光刻胶上通过光刻工艺光刻获得第二图形，根据第二图形沉积第三预设厚度的栅介质层，并在栅介质层上方沉积第四预设厚度的栅电极，去除第二光刻胶，获得所述晶体管样品。
示例性的，参见图3(8)和图3(9)，第二转移介质为金膜时，在导电沟道31上保留的金膜41、源漏电极和未被导电沟道31和所述源漏电极覆盖的h-BN薄膜上旋涂第二光刻胶8，在第二光刻胶8上通过光刻工艺光刻获得第二图形81后，根据第二图形使用湿法腐蚀掉导电沟道31上方41的部分金膜，通过自对准工艺与源漏电极对准，再利用原子层沉积(AtomicLayer Deposition，ALD)设备根据第二图形81在导电沟道31上沉积10nm的氧化铝作为栅介质层91，在栅介质层91上沉积20nm的钛作为底层栅电极92，在底层栅电极92上沉积200nm的金作为上层栅电极93，然后将第二光刻胶8在剥离液中剥离，获得晶体管样品。
其中，第二转移介质不为金膜时，则在导电沟道31、源漏电极和未被导电沟道31和源漏电极覆盖的h-BN薄膜上旋涂第二光刻胶8，在第二光刻胶8上曝光显影后获得第二图形81，根据第二图形81在导电沟道31上沉积栅介质层和栅电极。
可选的，栅介质层可以为二氧化铬、氧化锆、氧化镧、氧化铝、二氧化钛、钛酸锶、铝酸镧或三氧化钨中的任一种，栅介质层的厚度一般为5nm～20nm。
可选的，栅电极的栅型为T-T型栅、U型栅、直栅、T型栅、G型栅或V型栅中的任一种，栅电极底层为钛，上层为钌、铑、钯、银、锇、铱、铂、金、钛、铝、铬、锗、钼、镍、钨、铜、钴、铁中的一种或两种以上的组合，栅电极的总厚度一般为100nm～500nm。
步骤S103，在晶体管样品上旋涂柔性衬底溶液并经过干燥处理，获得在晶体管样品上形成的柔性膜。
可选的，在晶体管样品上旋涂聚酰亚胺(Polyimide Film，PI)溶液，并经过干燥处理，获得在晶体管样品上形成的PI柔性膜。
其中，在晶体管样品上旋涂PI溶液的厚度一般为2μm～100μm。
示例性的，在晶体管样品上旋涂10μm的PI溶液，经过干燥处理，在晶体管样品上形成PI柔性膜。
示例性的，在晶体管样品上旋涂50μm的PI溶液，经过干燥处理，在晶体管样品上形成PI柔性膜。
步骤S104，将晶体管样品与柔性膜从预设衬底上剥离，获得柔性晶体管。
参见图4，将晶体管样品和柔性膜10从预设衬底1上剥离，获得柔性晶体管。
本发明实施例通过将h-BN薄膜转移至预设衬底上，在h-BN薄膜上制备晶体管样品的导电沟道、源漏电极、栅介质层以及栅电极，避免了直接在柔性衬底上制备晶体管时柔性衬底表面粗糙，热膨胀系数较大，制备的晶体管具有对准偏差且性能退化的问题；在预设衬底上制备完成晶体管样品后，在晶体管样品上旋涂柔性衬底溶液以形成柔性膜，再将晶体管样品与柔性膜从预设衬底上剥离，得到柔性晶体管，可以保证晶体管为柔性晶体管的同时，使柔性膜包覆住晶体管，避免了晶体管在弯折过程汇总电极的脱落，使制备的柔性晶体管更易于商业化应用。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种柔性晶体管的制备方法，其特征在于，包括：
将获取的六方氮化硼h-BN薄膜转移至预设衬底表面；
在所述h-BN薄膜上制作导电沟道、源漏电极、栅介质层以及栅电极，获得晶体管样品；
在所述晶体管样品上旋涂柔性衬底溶液并经过干燥处理，获得在所述晶体管样品上形成的柔性膜；
将所述晶体管样品与所述柔性膜从所述预设衬底上剥离，获得柔性晶体管。
2.如权利要求1所述的柔性晶体管的制备方法，其特征在于，所述将获取的h-BN薄膜转移至预设衬底表面，包括：
在金属衬底表面生长第一预设厚度的h-BN薄膜；
使用第一转移介质辅助将所述第一预设厚度的h-BN薄膜转移至预设衬底表面。
3.如权利要求2所述的柔性晶体管的制备方法，其特征在于，所述在所述h-BN薄膜上制作导电沟道、源漏电极、栅介质层以及栅电极，获得晶体管样品，包括：
使用第二转移介质辅助将二维半导体材料转移至h-BN薄膜上，刻蚀掉部分所述二维半导体材料，剩余二维半导体材料构成导电沟道；
在所述导电沟道和未被所述导电沟道覆盖的h-BN薄膜上旋涂第一光刻胶，在所述第一光刻胶上通过光刻工艺光刻获得第一图形，根据所述第一图形制作第二预设厚度的源漏电极，所述源漏电极分别位于导电沟道两侧且所述源漏电极一端位于所述h-BN薄膜上方，另一端位于所述导电沟道上方；
去除所述第一光刻胶，在所述导电沟道、所述源漏电极和未被所述导电沟道和所述源漏电极覆盖的h-BN薄膜上旋涂第二光刻胶，在所述第二光刻胶上通过光刻工艺光刻获得第二图形，根据所述第二图形沉积第三预设厚度的栅介质层，并在所述栅介质层上方沉积第四预设厚度的栅电极，去除所述第二光刻胶，获得所述晶体管样品。
4.如权利要求3所述的柔性晶体管的制备方法，其特征在于，
所述第一转移介质为金膜；
所述第二转移介质为聚甲基丙烯酸甲酯PMMA膜、聚二甲基硅氧烷PDMS膜、金膜或钛膜中的任一种。
5.如权利要求4所述的柔性晶体管的制备方法，其特征在于，
所述第二转移介质为金膜时，所述二维半导体材料为石墨烯、碳纳米管、黑磷或硒化铟中的任一种；
所述第二转移介质为聚甲基丙烯酸甲酯PMMA膜、聚二甲基硅氧烷PDMS膜或钛膜中的任一种时，所述二维半导体材料为石墨烯、碳纳米管、二硫化钼、黑磷、二硫化钨或硒化铟中的任一种。
6.如权利要求5所述的柔性晶体管的制备方法，其特征在于，所述使用第二转移介质辅助将二维半导体材料转移至h-BN薄膜上，刻蚀掉部分所述二维半导体材料，剩余二维半导体材料构成导电沟道，包括：
所述第二转移介质为金膜时，使用金膜辅助将二维半导体材料转移至h-BN薄膜上，在所述金膜上旋涂台面胶，通过光刻工艺光刻台面胶获得第三图形，湿法腐蚀未被所述第三图形覆盖的金膜，露出所述金膜下的二维半导体材料，并使用氧等离子体刻蚀所述金膜下的二维半导体材料，去除所述台面胶，剩余二维半导体材料构成导电沟道；或者：
所述第二转移介质为聚甲基丙烯酸甲酯PMMA膜、聚二甲基硅氧烷PDMS膜或钛膜中的任一种时，使用任一种所述第二转移介质辅助将二维半导体材料转移至h-BN薄膜上，并去除任一种所述第二转移介质，在所述二维半导体材料上旋涂台面胶，通过光刻工艺光刻台面胶获得第三图形，使用氧等离子体刻蚀未被所述第三图形覆盖的二维半导体材料，去除所述台面胶，剩余二维半导体材料构成导电沟道。
7.如权利要求3所述的柔性晶体管的制备方法，其特征在于，
所述第一预设厚度为5nm～20nm；
所述第二预设厚度为150nm～500nm；
所述第三预设厚度为5nm～20nm；
所述第四预设厚度为100nm～500nm。
8.如权利要求1至7任一项所述的柔性晶体管的制备方法，其特征在于，所述预设衬底为刚性衬底，所述刚性衬底为蓝宝石、二氧化硅或硅中的任一种。
9.如权利要求1所述的柔性晶体管的制备方法，其特征在于，所述在所述晶体管样品上旋涂柔性衬底溶液并经过干燥处理，获得在所述晶体管样品上形成的柔性膜，包括：
在所述晶体管样品上旋涂聚酰亚胺PI溶液，并经过干燥处理，获得在所述晶体管样品上形成的PI柔性膜。
10.如权利要求9所述的柔性晶体管的制备方法，其特征在于，所述PI溶液的旋涂厚度为2μm～100μm。
CN201910841413.5A 2019-09-06 2019-09-06 柔性晶体管的制备方法 Active CN110676311B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910841413.5A CN110676311B (zh) 2019-09-06 2019-09-06 柔性晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910841413.5A CN110676311B (zh) 2019-09-06 2019-09-06 柔性晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN110676311A CN110676311A (zh) 2020-01-10
CN110676311B true CN110676311B (zh) 2022-11-29

Family

ID=69076087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910841413.5A Active CN110676311B (zh) 2019-09-06 2019-09-06 柔性晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN110676311B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944477B (zh) * 2009-07-03 2012-06-20 清华大学 柔性半导体器件的制造方法
CN102074482A (zh) * 2010-11-22 2011-05-25 深圳丹邦投资集团有限公司 一种柔性薄膜晶体管的制造方法
JP6003670B2 (ja) * 2013-01-22 2016-10-05 株式会社デンソー 有機薄膜トランジスタおよびその製造方法
US9548394B2 (en) * 2014-04-22 2017-01-17 Uchicago Argonne, Llc All 2D, high mobility, flexible, transparent thin film transistor
KR101727851B1 (ko) * 2016-01-04 2017-04-17 경희대학교 산학협력단 플렉서블 디스플레이 장치 및 그의 제조 방법
US10164192B2 (en) * 2016-01-08 2018-12-25 Hong Kong Baptist University Solution process for fabricating high-performance organic thin-film transistors
CN109075079B (zh) * 2016-04-22 2022-04-15 株式会社半导体能源研究所 剥离方法及柔性装置的制造方法
CN106684251B (zh) * 2016-12-09 2018-06-01 武汉华星光电技术有限公司 柔性垂直沟道有机薄膜晶体管及其制作方法
JP6981012B2 (ja) * 2017-02-22 2021-12-15 東洋紡株式会社 デバイス形成用仮支持基板およびデバイスの製造方法
CN109326678B (zh) * 2018-10-11 2020-01-31 西安电子科技大学 柔性二硫化钼光电晶体管及其制备方法

Also Published As

Publication number Publication date
CN110676311A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
US8614435B2 (en) Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
US7932110B2 (en) Layers and patterns of nanowire or carbon nanotube using chemical self assembly and fabricating method in liquid crystal display device thereby
KR101265321B1 (ko) 스탬프 제조 방법, 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
WO2003107094A1 (en) Multi-tiered lithographic template
Kim et al. Transparent flexible nanoline field-effect transistor array with high integration in a large area
JP2007184437A (ja) 半導体装置の製造方法
JP2007067390A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP4730275B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR101182522B1 (ko) 나노 패턴 형성 방법과 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
CN110676311B (zh) 柔性晶体管的制备方法
JP5860244B2 (ja) レジストパターン形成方法、並びにそれを用いたナノインプリント用モールド、フォトマスク及び半導体デバイスの製造方法
CN108735820B (zh) 以光刻胶为栅绝缘层的碳纳米管薄膜晶体管及制作和应用
CN105609636A (zh) 定向单壁碳纳米管阵列为沟道的场效应晶体管及制作方法
US7678626B2 (en) Method and system for forming a thin film device
US10424480B2 (en) Method for making thin film transistor with nanowires as masks
US10424479B2 (en) Method for making nano-scaled channels with nanowires as masks
KR20100122872A (ko) 표면 굴곡을 가지는 기판에 패턴을 형성하는 방법
CN102903850B (zh) 一种有机场效应晶体管的制作方法
CN108933082B (zh) 晶体管及其制作方法
Shi et al. A micropatterning technique to fabricate organic thin-film transistors on various substrates
CN105551968B (zh) 定向/无序复合单层碳纳米管为沟道的场效应管及制作方法
JP5458296B2 (ja) 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法
US10312354B2 (en) Method for making thin film transistor
JP2004200304A (ja) 有機半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant