JP5458296B2 - 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法 - Google Patents

Description

本発明は、リフトオフを用いた微細加工方法、及び、電子デバイスの製造方法に関する。

特開２００５−３２９７８号公報

（電子デバイスの製造方法）
基板上に微細な電子デバイスを製造する方法としては、一般的にフォトリソグラフィーとエッチングを組み合わせた方法が用いられている。例えば、特許文献１には、ソース、ドレインなどデバイスを構成する領域を「フォトリソグラフィーとエッチング処理により所望の形状にパターニングすることができる」との記載がある。
図７（ａ）乃至（ｃ）は、従来の電子デバイスの製造方法の工程順断面図である。基板１０１上に、下から順に、ゲート電極１０２、ゲート絶縁膜１０３、半導体膜１０４、電極膜１０５が形成されている。さらに、電極膜１０５の上に、レジストパターン１０６が、フォトリソグラフィー法により形成されている（図７（ａ））。次に、ドライエッチング又はウェットエッチングなどの加工法を用いて、レジストパターン１０６をマスクにして、電極膜１０５をエッチングして、ソース電極１０７、ドレイン電極１０８を形成する（図７（ｂ））。最後に、レジストパターン１０６を除去して、ソースコンタクト１０９とドレインコンタクト１１０を取り付けて、トランジスターを完成する（図７（ｃ））。
従来の微細デバイスの加工方法では、図７（ｃ）にＬで示すチャネル長など線幅の加工精度がフォトリソグラフィーとエッチングの解像度に依存する。また、マスク合わせによる誤差に対してもマージンをとった設計をしなければならないため、十分に微細な加工を行うことができない。また、デバイスを構成する膜、又は、基板がエッチング工程においてダメージを受けるので、デバイス特性が劣化するという問題がある。

（従来のリフトオフ法）
エッチングによる微細加工方法の問題点を解決する方法のひとつとして、リフトオフ法が知られている。図８（ａ）乃至（ｅ）は、従来のリフトオフによる微細加工方法の工程順断面図である。
図８に示すリフトオフ法においては、基板１２１上にレジスト膜１２２を形成後（図８（ａ））、必要とするパターンの反転パターンの部分に露光し（図８（ｂ））、非露光レジスト１２３を現像液により除去する（図８（ｃ））。次いで、被加工薄膜１２６を全面に堆積してからスライトエッチングを行った後（図８（ｄ））、溶剤に浸漬することにより、露光レジスト１２４を溶かして、露光レジスト１２４上に付着した薄膜を浮かせ取り、基板１２１上に所望の薄膜パターン１２７ａ、１２７ｂを形成する（図８（ｅ））。
このリフトオフ法を用いると、エッチングなどで基板１２１にダメージを与えることなく、基板１２１上に所望の薄膜パターン１２７ａ，１２７ｂを形成することができる。しかし、かかるリフトオフ法は次のような問題を有している。
現像工程（図８（ｃ））と、スライトエッチング工程（図８（ｄ））とが不可欠である。すなわち、プロセス工程が多く、製造コストが高くなるという問題がある。また、薄膜パターン１２７ａ，１２７ｂと基板１との密着性が悪いという問題がある。さらに、薄膜パターン１２７ａ，１２７ｂの端部に突起１２８ａ、１２８ｂが形成されるために、突起上に配線が形成された場合に、配線の段切れが発生しやすいという問題がある。

本発明は、少ない工程数で、エッチングダメージがなく、従来技術と比較し高い精度で微細な加工が可能な微細加工方法、及び、電子デバイスの製造方法を提供することを目的とする。

請求項１に係る発明は、透明基板上の所定の領域にソース電極を形成する工程と、
前記基板と前記ソース電極にジスルフィド基又はチオール基を持つ有機材料からなるネガ型レジスト膜を形成する工程と、
前記基板の裏面から前記ソース電極をマスクとして前記裏面に対し、露光レジスト領域の端面の傾きを形成するような斜め方向に光を照射し、
非露光レジスト領域と、露光レジスト領域とを形成する工程と、
前記レジスト膜上にドレイン電極を形成する工程と、
前記非露光レジスト領域及び前記非露光レジスト領域上のドレイン電極をリフトオフにより除
去する工程と、
を順次行うことを特徴とする微細加工方法である。

請求項２に係る発明は、基板上にソース電極を形成する工程と、
前記ソース電極上にジスルフィド基又はチオール基を持つ有機材料からなるレジスト膜を形成する工程と、
前記基板の表面から選択的に前記レジスト膜に対し、露光レジスト領域の端面の傾きを形成するような斜め方向に光を照射し、前記基板上に非露光レジスト領域と露光レジスト領域を形成する工程と、
前記非露光レジスト領域及び前記露光レジスト領域上にドレイン電極を形成する工程と
前記非露光レジスト領域及び前記非露光領域上の前記ドレイン電極をリフトオフにより除去して、前記露光レジスト領域上に前記ドレイン電極からなるドレイン領域を形成する工程を順次行うことを特徴とする微細加工方法である。

請求項３に係る発明は、前記レジストの厚さは３ｎｍ以上であることを特徴とする請求項１又は２項記載の微細加工方法である。
請求項４に係る発明は、前記光の照射角θ（θは基板と垂直な線となす角度；０＜θ≦４５°）とレジストの厚さｄは、ｄ／ｃｏｓθにより、前記ソース領域の端面とドレイン領域の端面との距離を5μｍ以下とすることを特徴とする請求項１〜３のいずれか１項記載の微細加工方法である。

請求項５に係る発明は、基板と、
前記基板上に形成されたソース領域と、
前記ソース領域側の端面が傾斜し、前記基板上に形成されたレジストパターンからなる絶縁領域と、
前記レジストパターン上に形成されたドレイン領域と、
を有し、
前記レジストパターンは、ジスルフィド基又はチオール基を持つ有機材料からなることを特徴とする微細加工構造である。

請求項６に係る発明は、前記ソース領域ないしドレイン領域は金からなることを特徴とする請求項５記載の微細加工構造である。

請求項７に係る発明は、前記ソース領域の端面はないしドレイン領域の端面は（１１１）面であることを特徴とする請求項５又は６に記載の微細加工構造である。

請求項８に係る発明は、ソース領域の端面と、前記ドレイン領域の端面との距離は３０ｎｍ以下であることを特徴とする請求項５〜７のいずれか１項記載の微細加工構造である。

参考発明は、基板と、
前記基板上に形成されたソース領域と、
前記ソース領域の端面と端面が接している基板上に形成されたレジストパターンからなる絶縁領域と、
前記絶縁領域上に形成され、その端面が、前記ソース領域の端面の直上にドレイン領域と、
を有し、
前記レジストパターンは、ジスルフィド基又はチオール基を持つ有機材料からなることを特徴とする微細加工構造である。

請求項９に係る発明は、請求項５〜８のいずれか１項記載の微細加工構造を有する電子デバイスである。

（請求項１、請求項５）
１．レジスト膜に対する斜め照射露光とリフトオフを組み合わせることにより、段差部に微細領域を、高い加工精度、再現性で形成することができる。特に、有機半導体デバイス、或いは、無機半導体デバイスの微細加工に有用である。
２．エッチングではなく、リフトオフによりデバイス領域を形成するため、基板や薄膜に対するエッチングダメージが形成されず、デバイス特性の劣化を防止できる。
３．新規なリフトオフ法を用いているので、工程数を少なくすることができ、製造コスト低減に効果がある。また、薄膜と下地膜の密着性が低下しない。さらに、加工されたパターンの端部に突起ができないので、配線段切れなどの問題を防止できる。
４．電極パターンをマスクとして利用する裏面露光では、セルフアラインでソースとドレインを微小間隔離間させて形成することができる。マスク工程が不要であるため、工程数をさらに削減できる。また、電極間のオーバーラップがないので、寄生容量の低減にも効果がある。寄生容量を小さくできるので、特に、有機トランジスターの特性向上に大きな効果がある。
５．露光レジスト領域をデバイスの絶縁領域として利用することができ、基板とレジスト上に形成した薄膜との密着性の向上にも効果がある。
６．加工にエタノールなどの環境にやさしい現像液を使用できる。

（請求項２）
請求項１で述べた効果に加え、裏面からの照射に限らず、表面からの照射によって、第一の領域（例えばソース流域）と第二の領域（例えばドレイン領域）との間隔が極めて微細に加工することができる。

（参考発明）
請求項１で述べた効果に加え、基板と垂直な方向にチャネルを有するデバイスを容易に形成することができる。

（請求項４）
リーク電流が極めて少ないデバイスを形成することができる。

（請求項５）
ＳＡＭの形成が容易になされており、ひいては、優れた移動度を有するデバイスを得ることができる。

（請求項６、７、８）
ＳＡＭの形成がより一層良好になされた、より一層優れた移動度を有するデバイスを得
ることができる。

（請求項９）
チャネル長の短く、応答速度が速いデバイスを得ることができる。

以下、本発明の最良形態について説明する。

＜第一の実施の形態＞
（電子デバイス製造の第一の形態例）
図１に本発明の第一の実施の形態を示す。
この形態においては、透明基板１上の所定の領域に第一の膜２を形成する工程と、基板１と１第一の膜２上にレジスト膜３を形成する工程と、基板１の裏面から第一の膜２をマスクとしてレジスト３に対し斜め方向に光を照射し、非露光レジスト領域５と、露光レジスト領域４とを形成する工程と、レジスト膜上に第二の膜７を形成する工程と、非露光レジスト領域５及び非露光レジスト領域５上の第二の膜をリフトオフにより除去する工程と、を順次行っている。
また、その微細加工構造は、基板１と、基板１上に形成された第一の領域２と、第一の領域２側の端面４ａが傾斜し、基板１上に形成されたレジストパターンからなる絶縁領域４と、絶縁領域４上に形成された第二の領域８と、を有する。
以下本実施の形態をより詳細に説明する。
本発明の電子デバイスの製造方法は、リフトオフ法を用い、さらに、電極パターンをマスクとして基板裏面から斜め露光することにより、電極パターンの段差部に線幅の狭い微細領域を形成することを特徴とする。
図１（ａ）乃至（ｅ）は、本発明の電子デバイスの製造方法の第一の具体例の工程を工程の順番に示す断面図である。
最初に、基板１上にソース電極２を形成し、さらに、ネガ型レジスト膜３を形成する（図１（ａ））。
基板１は、露光工程において、照射光が透過するような材料を用いる。例えば、紫外線露光の場合は、紫外線を透過するガラスなどの材料を用いる。基板材料は、必ずしも、可視光に対して透明である必要はない。例えば、Ｘ線露光を用いる場合は、可視光に対して不透明な材料であってもＸ線透過性材料を用いればよい。
ソース電極２の材料は、電気伝導度が大きく、かつ、露光工程における照射光に対して不透明な材料を用いる。ソース電極２の形成は、例えば、蒸着やスパッターなどの方法で電極膜を堆積してから、フォトリソグラフィー、エッチングによりパターニングしてもよいし、印刷法で形成してもよい。
次に、基板１の裏面から光を照射し、レジスト膜３のソース電極２によりマスクされていない領域を露光し、露光レジストパターン４を形成する。ソース電極２の上に堆積したレジスト膜は、光が照射されず、非露光レジストパターン５になる（図１（ｂ））。
光の照射方向を、図に示すように基板に対し斜め方向からの照射とすることにより、ソース電極２上に非露光レジスト領域が形成される。この基板１上の非露光レジスト領域の横方向の長さは、レジスト膜３の厚さと照射光の照射方向を制御することにより高い精度、再現性で制御することができる。
次に、レジスト膜を現像せずに、レジスト膜上にドレイン膜７を堆積する（図１（ｃ））。
次に、リフトオフ法により、非露光レジスト５とその上のドレイン膜を剥離除去して、ドレイン電極８を形成する（図１（ｄ））。マスク合わせをしなくても、ドレイン電極８は、ソース電極２に対しセルフアラインでパターニングされる。ドレイン電極８はレジスト４上に形成され、基板１上に形成されたソース電極２とレジスト４の段差を介してスペースができるが、このスペースを高い精度で制御することが可能である。
最後に、ソース電極２とドレイン電極８の上に半導体膜９、ゲート絶縁膜１０、ゲート電極１１を順に形成する。さらに、ソースコンタクト１２、ゲートコンタクト１３、ドレインコンタクト１４を、それぞれ、ソース電極２、ゲート電極１１、ドレイン電極８の上に形成して、電界効果トランジスターが完成する（図１（ｅ））。トランジスターのチャネル長Ｌは、ソース電極２とドレイン電極８の間隔に相当し、極めて微細な寸法に高い精度で加工することが可能である。
また、図１に示すデバイス構造において、ソース電極をドレイン電極、ドレイン電極をソース電極として電子デバイスを製造した場合でも、図１に示すデバイス構造とした場合と同じように、チャネル長を高精度で微細化できるなどの効果が得られる。
本発明の微細加工方法の応用としては、電界効果トランジスターの製造だけでなく、バイポーラトランジスターなど他のデバイスにも適用できる。さらに、無機・有機の薄膜デバイスや、液晶や有機ＥＬパネルを駆動するための有機薄膜トランジスター（Ｏ−ＴＦＴ）などの微細加工において、主として金属微細配線の作製などに有用である。特に、廉価な多機能型有機センサーデバイスなどへの応用が期待できる。
なお、リフトオフ法と斜め露光を用いた本発明の微細加工方法は、電子デバイスの製造だけでなく、一般的な微細構造の加工に用いた場合でも、微小領域の高精度の加工が可能であることは言うまでもない。

（基板）
本発明においては、基板は、例えば、金属、セラミックス、半導体、木材、紙、樹脂などあらゆる固体材料が用いられる。また、支持体となる母材をこれら材料で形成し、その表面にこれらの材料から選ばれた他の材料からなる層が形成されているものであってもよい。より具体的には、鉄，鋳鉄，ステンレス，パーマロイ，銅，黄銅，リン青銅，ニッケル，キュブロニッケル，錫，鉛，コバルト，半田，チタン，アルミニウム，クロム，金，銀，白金，パラジウム，亜鉛等、金属酸化物、金属窒化物、金属炭化物、リン酸塩処理金属、クロム酸塩処理金属、シリコン、カーボン、化合物半導体、酸化アルミナセラミックス、陶器、ガラス、石英ガラス、超電導体セラミックス、木材、紙、プラスチックス、エンジニアリングプラスチックス、熱硬化性樹脂等が例としてあげられる。
微細加工を行って製造するデバイスによって材料を選択する。
例えば、ＴＦＴを製造する場合には、基板の母材として、高濃度ドープ半導体を用いればよい。また、半導体としては、シリコン、化合物半導体、有機半導体などを用いることができる。そして、母材の表面に例えば、ＳｉＯ２等の絶縁層を形成して基板とすればよい。

（第一の膜）
所定の領域に形成する第一の膜は、例えば、該領域がドレインあるいはソース領域の場合は導電性材料により形成される。導電性材料としては、金属材料あるいは高分子導電性材料が用いられる。金属材料としては金が特に好ましい。金はトリアジンチオール（ＤＡ）との間でＳＡＭを形成しやすい。
第一の膜の厚さは、１００ｎｍ以下が好まく、５０ｎｍ以下がより好ましく、３０ｎｍ以下がさらに好ましい。

（リフトオフ法）
以下、前記リフトオフ法について詳細に説明する。

［レジスト膜堆積］
まず、基板上にレジスト膜を形成する。

（レジスト）
本発明においては、従来リフトオフに用いられたレジストを用いることができる。特に、チオール基（ＳＨ）を含むレジストが好ましい。チオール基を含むレジストの中でも特にトリアジンチオールあるいはその誘導体、トリアジンチオールの化合物が好ましい。トリアジンチオールは、［化１］に示すような一般式（ＲＴＤＭ）で示される。

Ｒは、例えば、−ＳＨ，−Ｎ（Ｃ４ Ｈ９ ）２ ，−Ｎ（Ｃ８Ｈ１７）２ ，−ＮＨＣ６Ｈ５ ，−Ｎ（ＣＨ２ −ＣＨ＝ＣＨ）２である。また、Ｍは、例えば、Ｈ，Ｌｉ，Ｎａ，Ｋ，Ｎ（Ｃ４ Ｈ９ ）４ 等である。これにより、活性化された樹脂の表面にトリアジンチオールの皮膜が形成される。また、トリアジンチオール化合物としては、例えば、［化２］に示されるものが用いられる。

これらは、有機溶媒に溶解して使用される。上記有機溶媒としては、例えば、メタノール、エチレングリコールモノエチルエーテル、プロピレングリコール、メチルエチルケトン等が使用される。
皮膜の形成は、トリアジンチオールの水溶液または有機溶媒に溶解したトリアジンチオールの溶液に金属核が付与された非導電性物質を浸漬して行なう。処理温度は６０℃以下で処理時間は数十秒〜数十分程度が望ましい。また、一般式［化３］で示されるトリアジンチオール誘導体の１種又は２種以上を用いてもよい。

（式中、Ｒ１ ，Ｒ２ は、夫々Ｈ，ＣＨ３，Ｃ２Ｈ５，Ｃ４Ｈ９，Ｃ６ Ｈ１３，Ｃ８ Ｈ１７，Ｃ１０Ｈ２１，Ｃ１２Ｈ２５，Ｃ１８Ｈ３７，Ｃ２０Ｈ４１，Ｃ２２Ｈ４５，Ｃ２４Ｈ４９，ＣＦ３Ｃ６Ｈ４，Ｃ４Ｆ９Ｃ６Ｈ４，Ｃ６Ｆ１３Ｃ６Ｈ４，Ｃ８Ｆ１７Ｃ６Ｈ４，Ｃ１０Ｆ２１Ｃ６Ｈ４，Ｃ６Ｆ１３Ｃ６Ｈ４，Ｃ９Ｆ１９ＣＨ２，Ｃ１０Ｆ２１ＣＨ２，Ｃ４Ｆ９ＣＨ２，Ｃ６Ｆ１３ＣＨ２ＣＨ２，Ｃ８Ｆ１７ＣＨ２ＣＨ２，Ｃ１０Ｆ２１ＣＨ２ＣＨ２，ＣＨ２＝ＣＨＣＨ２，ＣＨ２＝ＣＨ（ＣＨ２）８，ＣＨ２＝ＣＨ（ＣＨ２）９，Ｃ８Ｈ１７ＣＨ＝Ｃ８Ｈ１６，Ｃ６Ｈ１１，Ｃ６Ｈ５ＣＨ２，Ｃ６Ｈ５ＣＨ２ＣＨ２，ＣＨ２＝ＣＨ（ＣＨ２）４ＣＯＯＣＨ２ＣＨ２，ＣＨ２＝ＣＨ（ＣＨ２）８ＣＯＯＣＨ２ＣＨ２，ＣＨ２＝ＣＨ（ＣＨ２）９ＣＯＯＣＨ２ＣＨ２，Ｃ４Ｆ９ＣＨ＝ＣＨＣＨ２，Ｃ６Ｆ１３ＣＨ＝ＣＨＣＨ２，Ｃ８Ｆ１７ＣＨ＝ＣＨＣＨ２，Ｃ１０Ｆ２１ＣＨ＝ＣＨＣＨ２，Ｃ４Ｆ９ＣＨ２ＣＨ（ＯＨ）ＣＨ２ ，Ｃ６Ｆ１３ＣＨ２ＣＨ（ＯＨ）ＣＨ２，Ｃ８Ｆ１７ＣＨ２ＣＨ（ＯＨ）ＣＨ２，Ｃ１０Ｆ２１ＣＨ２ＣＨ（ＯＨ）ＣＨ２，ＣＨ２＝ＣＨ（ＣＨ２）４ＣＯＯ（ＣＨ２ ＣＨ２）２，ＣＨ２＝ＣＨ（ＣＨ２）８ＣＯＯ（ＣＨ２ＣＨ２）２，ＣＨ２＝ＣＨ（ＣＨ２）９ＣＯＯ（ＣＨ２ＣＨ２）２，Ｃ４Ｆ９ＣＯＯＣＨ２ＣＨ２，Ｃ６Ｆ１３ＣＯＯＣＨ２ＣＨ２，Ｃ８Ｆ１７ＣＯＯＣＨ２ＣＨ２，Ｃ１０Ｆ２１ＣＯＯＣＨ２ＣＨ２を示し、同じでも異なってもよい。Ｍは、Ｈまたはアルカリ金属を示す。）
このトリアジンチオール誘導体は、基板表面に設けるためには真空蒸着して形成してもよい。

（レジスト層の形成）
水溶液または有機溶媒に溶解したトリアジンチオールの溶液に金属核が付与された非導電性物質を浸漬してレジスト層の形成を行なう。処理温度は６０℃以下で処理時間は数十秒〜数十分程度が望ましい。
一方、蒸着法による場合は、真空蒸着装置内を一定の真空度に調整後、蒸着源であるトリアジンチオール誘導体を気化あるいは昇華させる。蒸着源が気化あるいは昇華していることを確認した後、成膜速度を所定の値に調整して蒸着を開始する。目的の膜厚の膜が形成されたならば蒸着源の加熱を止める。真空蒸着装置内が充分に冷えたところで大気ベントをおこない薄膜が形成された基板を取り出す。具体的な、蒸着条件は例えば次の通りである。真空蒸着装置内の真空度は、一般に１．０Ｐａ〜１．０×１０−６Ｐａであり、好ましくは１．０×１０−１Ｐａ〜１．０×１０−４Ｐａである。るつぼのヒータの温度は室温〜２５０℃、好ましくは５０℃〜２００℃であるが、トリアジンチオール誘導体の分子量および蒸着装置内の真空度との兼ね合いで最適な温度範囲が決められるため一義的に定めることはできない。真空蒸着中は、磁石が基板２に磁場を印加してもよい。磁場の印加条件は、０．０５Ｔ（テスラ）以上であり、磁場形成部７の種類に応じて適宜選定される。また、２種以上のトリアジンチオール誘導体を同時にまたは別個に蒸着させる場合には、異なったトリアジンチオール誘導体が入った複数のるつぼを用いて行なう。
なお、レジストの厚さとしては、３ｎｍ〜１００ｎｍが好ましい。５ｎｍ〜５０ｎｍがより好ましく、１０〜３０ｎｍがさらに好ましい。蒸着によるレジスト膜の形成の場合、３ｎｍ未満の場合、第１の膜の側端面にレジスト膜が十分な厚さで形成されないことがある。その場合、第一の膜の側端面と第二の膜の側端面との間に短絡が生ずるおそれがある。
第一の膜の端面と第二の膜の端面とを水平方向に対向させるためにはレジストは第一の膜の厚さより薄くする。一方、リフトオフにより第二の膜を十分除去するためには、第二の膜より厚くすることが好ましい。全体としては、第一の膜の厚さの１／３〜２／３が好ましい。
なお、レジスト膜の厚さと第二の膜の厚さとの和が第一の膜の厚さと同等とすれば全体が平坦な電子でデバイスとなる。

［露光工程］
レジスト膜を形成後、パターン露光を行う。
基板の表面上に形成された薄膜に光照射し、光重合を行なう。光重合においても、蒸着工程と同様に磁場の印加を行なうことができる。光重合で用いる光線は、Ｘ線，紫外線，赤外線等を用いることができ、中でも２００ｎｍ〜４５０ｎｍの波長を有する紫外線が好ましく、特に２８０ｎｍ〜４５０ｎｍの紫外線がより好ましい。光源としては、キセノンランプや水銀灯を利用することができる。また、光線の照射時間は、０．０１秒〜１８０分が好ましい。０．０１秒未満では重合率が不十分になり、１８０分を超えると重合速度が遅くなり薄膜形成に時間を要してしまい実用的ではない。光重合の重合雰囲気は、薄膜表面の官能基が酸化可能であればよく、空気中や酸素を供給できる場であればよい。また、重合温度条件は、１０℃〜５０℃が好ましい。１０℃未満及び５０℃を超えると重合速度が遅くなり薄膜形成に時間を要してしまい実用的ではない。磁場の印加条件は、蒸着工程にて磁場を印加した場合と同様である。
照射角θ（θは基板と垂直な線となす角度）は０＜θ＜９０°の範囲で適宜選択する。θにより露光レジスト領域の端面４ａの傾きが決まる。一般的には０＜θ≦４５°である。レジストの厚さとθとの値を適宜選択することにより第１の領域の端面と第二の領域の端面との距離を選択することができる。ｄ／ｃｏｓθとして5μｍ以下とすることが好ましい。

［被加工薄膜（第二の膜）の形成］
本発明では、パターン露光の後、レジスト膜の表面に被加工薄膜を形成する。なお、第二の膜形成後に露光を行ってもよい。この被加工薄膜は第二の膜である。パターン露光の後、レジストの現像処理を行うことなく被加工薄膜を形成する。
現像処理を行っていないため、レジスト表面は平滑なベタ膜状態であり、その上に形成された被加工薄膜は、全面にわたり平坦性に優れた被加工薄膜の形成が可能となる。
被加工薄膜の材料は、目的とする素子構造により適宜選択する。
電子デバイスにおいては、導電性材料が一般的に用いられる。金属、合金、導電性高分子が用いられる。特に金（Ａｕ）が好ましい。金を単結晶とし、微細構造における第二の領域の端面が（１１１）面となるようにすることが好ましい。この場合、ＳＡＭの形成がよりよく行われる。
被加工薄膜の厚さは、１ｎｍ〜２００ｎｍが好ましい。この範囲の厚さとすることにより高解像度という利点が生ずる。なお、リフトオフを十分に行うためには第二の膜の厚さは、レジストの厚さよりも薄くすることが好ましい。かかる観点から１／２以下とすることが好ましい。

［リフトオフパターニング］
被加工薄膜形成後にリフトオフを行う。
従来のリフトオフにおいては、除去するのは露光レジスト及びその上の被加工薄膜である。それに対して本発明においては、除去するのは非露光レジスト及びその上の非加工薄膜である。そのため、リフトオフ用薬液には、酸性溶液あるいはアルカリ性溶液を用いる必要はない。リフトオフ用溶液としては、例えば、メタノール、エタノールなどのアルコール類、メチルエチルケトンなどのケトン類、酢酸エチルなどのエステル類などが挙げられ。また、圧力を加えた純水あるいは超純水を用いることも可能である。また、水とメタノール、エタノール、エチレングリコール、ジエチレングリコール、ジエチレングリコール、エチレングリコールモノエチルエーテル、ジメチルホルムアミド、メチルピロリドンの組合せも有効である。
リフトオフは、リフトオフ用溶液に基板を浸漬したり、溶液を基板に塗布することによって行われる。溶液に浸漬する場合において、前記水溶液または溶液の温度や浸漬時間は特に限定されるものではないが、通常、液温を１０〜４０℃に調整して、浸漬時間を１〜３０分、好ましくは５〜１０分に設定するのが好適である。

（微細加工構造）
リフトオフ後、薄膜パターン４ａは露光レジスト２ａを介して基板１上に形成されている。従来は、リフトオフ後は、薄膜パターン４ａは基板１上に直接形成されており、そのために、薄膜パターン４ａと基板１との密着性は良好ではなかった。それに対して、本形態においては、基体１と薄膜パターン４ａとの間に露光レジスト２ａが介在している。この露光レジスト２ａは、基体１と薄膜パターン４ａとの密着性を高める役割を果たしている。
なお、密着性をより高めるために、リフトオフ後にポストベークを行うことが好ましい。 ポストベークの温度としては、５０℃ 〜 １５０℃が好ましく、時間としては５min 〜 ３０minが好ましい。この範囲の温度、時間とすることにより接着力の増大という効果が得られる。
上記リフトオフを行うと、非露光レジスト２ｂは溶液により溶解する。溶解したレジストを構成するモノマーは、パターン化された非加工薄膜パターン４ａの全周囲を修飾してＳＡＭ（自己組織化膜）を形成する。特に、レジストとしてジスルフィド基（ＳＳ）あるいはチオール基（ＳＨ）を持つ有機分子を用い、被加工薄膜の材料として金（Ａｕ）を用いた場合にはＳＡＭが容易に形成される。
このように、本発明の微細加工方法を用いると、ＳＡＭが全周にわたり形成されている薄膜パターンを容易に得ることができる。ＳＡＭの作用のため半導体層を薄膜パターン上に形成して半導体デバイスを作成すると、優れた移動度を有する半導体デバイスが得られる。
特に本発明においては、第一の領域（例えばソース）の端面と第二の領域（例えばドレイン）の端面との距離は極めて小さくすることが可能であるため、第一の領域の端面と第二の領域の端面との間はＳＡＭにより結合される。特に、わざわざＳＡＭの形成を行わなくともリフトオフ時にＳＡＭが自動的に形成される。すなわち、非露光レジストを溶液により溶解すると、溶解したレジストを構成するモノマーは第一の領域及び第二の領域の全周囲を修飾してＳＡＭを形成する。当然、第一の領域の端面と第二の領域の端面にも形成される。両端面の距離が小さいと両端面間はＳＡＭにより結合される。かかる観点から、第一の領域の端面と第二の領域の端面との距離としては、３０ｎｍ以下が好ましく、１０ｎｍ以下がより好ましく、５ｎｍ以下がさらに好ましい。露光の照射角度の制御の困難性の観点から下限は０．１ｎｍ以上が好ましい。第一の領域の端面と第二の領域の端面との間がＳＡＭにより結合されている場合には、その上に直接他の層（例えば、ゲート絶縁膜）を形成すればよい。あるいは、一旦、半導体層を形成し、その上からゲート絶縁膜を形成してもよい。
なお、第一の領域の端面と第二の領域の端面とが直接ＳＡＭにより結合されていない場合であっても、第一の領域と第二の領域の全表面にはＳＡＭが形成されているので、その上に半導体層（特に有機半導体層）を形成すれば極めて密着性は良好となる。

［電子デバイス］
例えば、図４（ｆ）に示す構造の電子デバイスへの加工を行う場合には、リフトオフ後に、能動層あるいは活性層を形成すればよい。
能動層、あるいは活性層は、例えば、半導体材料、強誘電体材料、生体材料により形成する。
ＳＡＭが全周にわたり形成されている薄膜パターン４ａ上に能動層を堆積することにより特性の優れた電子デバイスを得ることができる。
なお、半導体材料無機半導体（シリコン、ゲルマニウム、酸化亜鉛、化合物半導体）、有機半導体その他の半導体を用いることができる。特に、有機半導体が好ましい。
有機半導体としては、例えば、π共役系材料が挙げられる。π共役系材料としては、例えばポリピロール、ポリチオフェン、ポリベンゾチオフェン、ポリイソチアナフテン、ポリチェニレンビニレン、ポリ（ｐ−フェニレンビニレン）、ポリアニリン、ポリアセチレン、ポリジアセチレン、ポリアズレン、ポリピレン、ポリカルバゾール、ポリセレノフェン、ポリフラン、ポリ（ｐ−フェニレン）、ポリインドール、ポリピリダジン、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどが挙げられる。また、これらの一部をＮ、Ｓ、Ｏなどの原子、カルボニル基などの官能基に置換した各種の誘導体を用いることもできる。さらに、特開平１１−１９５７９０号公報に記載された多環縮合体などを挙げることができる。
また、これらのポリマーと同じ繰返し単位を有する例えばチオフェン６量体であるα−セクシチオフェンα，ω−ジヘキシル−α−セクシチオフェン、α，ω−ジヘキシル−α−キンケチオフェン、α，ω−ビス（３−ブトキシプロピル）−α−セクシチオフェン、スチリルベンゼン誘導体などのオリゴマーなどが挙げられる。
さらに銅フタロシアニンや特開平１１−２５１６０１号公報に記載のフッ素置換銅フタロシアニンなどの金属フタロシアニン類、ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ’−ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミドとともに、Ｎ，Ｎ’−ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ’−ビス（１Ｈ，１Ｈ−ペルフルオロブチル）及びＮ，Ｎ’−ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、ナフタレン２，３，６，７テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、及びアントラセン２，３，６，７−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等フラーレン類、ＳＷＮＴなどのカーボンナノチューブ、メロシアニン色素類、ヘミシアニン色素類などの色素などが挙げられる。
これらのπ共役系材料のうちでも、チオフェン、チェニレンビニレン、フェニレンビニレン、ｐ−フェニレン、及びこれらの置換体の少なくとも１種を繰返し単位とし、かつ該繰返し単位の数ｎが４〜１０であるオリゴマー並びに該繰返し単位の数ｎが２０以上であるポリマー；ペンタセンなどの縮合多環芳香族化合物；フラーレン類；縮合環テトラカルボン酸ジイミド類；並びに金属フタロシアニンよりなる群から選ばれた少なくとも１種が好ましい。
また、その他の有機半導体材料としては、テトラチアフルバレン（ＴＴＦ）−テトラシアノキノジメタン（ＴＣＮＱ）錯体、ビスエチレンテトラチアフルバレン（ＢＥＤＴＴＴＦ）−過塩素酸錯体、ＢＥＤＴＴＴＦ−ヨウ素錯体、ＴＣＮＱ−ヨウ素錯体、などの有機分子錯体が挙げられる。さらにポリシラン、ポリゲルマンなどのσ共役系ポリマーや特開２０００−２６０９９９号公報に記載の有機・無機混成材料が挙げられる。
上記した本発明の実施の形態によれば、従来よりも基板接着性、平坦性に優れたパターン薄膜を少ないプロセスで低コストで形成することが可能である。基板との密着性に優れているため基板に可とう性を有する基板を用いても密着性は確保される。
さらに、レジストの厚さ、被加工薄膜の厚さは従来よりも薄くすることが可能である。ＳＡＭを容易にパターン薄膜に形成することができ、優れた特性の半導体デバイスを作成することが可能となる。

＜第二の実施の形態例＞
本発明の電子デバイスの製造方法は、マスクを用いて基板表面から露光する場合でも、リフトオフ法を用い、斜め露光を行うことにより、段差部に線幅の狭い微細領域を形成することが可能である。
図２（ａ）乃至（ｅ）は、本発明の電子デバイスの製造方法の第二の具体例の工程順断面図である。
本例に係る微細加工方法は、基板２１上にソース電極２２とレジスト膜２３を順に形成する（図２（ａ））。次に、マスク２６を用いて、基板表面から斜め露光を行う（図２（ｂ））。レジスト膜には、露光レジストパターン２４と非露光レジストパターン２５が形成される。次に、レジストの現像を行わずに、レジスト膜上にドレイン膜２８を堆積する（図２（ｃ））。次に、リフトオフを行い、非露光レジストパターン２５とその上のドレイン膜を除去して、露光レジストパターン２４上にドレイン電極２９を形成する（図２（ｄ））。最後に、ソース電極２２とドレイン電極２９の上に半導体膜３０、ゲート絶縁膜３１、ゲート電極３２を順に形成する。さらに、ソースコンタクト３５、ゲートコンタクト３４、ドレインコンタクト３３を、それぞれ、ソース電極２２、ゲート電極３２、ドレイン電極２９の上に形成して、電界効果トランジスターが完成する（図２（ｅ））。トランジスターのチャネル長Ｌは、ソース電極２２とドレイン電極２９の間隔に相当し、極めて微細な寸法に高い精度で加工することが可能である。
なお、基板その他の点については第一の実施の形態で述べたものを適宜使用することができる。以下の実施の形態においても同様である。

＜第三の実施の形態例＞
マスクを用いて基板表面から露光する場合の別の具体例について説明する。図４（ａ）乃至（ｅ）は、本発明の電子デバイスの製造方法の第三の具体例の工程順断面図である。第三の具体例と第二の具体例には、二つの相違点がある。
一つは、図３（ｂ）に示す露光工程において、マスク４６をレジスト４５に密着させていることである。マスクをレジストに密着させることにより、図３（ｂ）における隙間から入る光による加工精度の誤差を最小限にすることが可能である。
もう一つは、ソース電極のパターニングである。図２（ｅ）に示す構造のトランジスターはソース電極２２とドレイン電極２９のオーバーラップが大きくなるので、寄生容量が大きくなるという欠点がある。第三の具体例では、予め、ソース電極４２をパターニングしておくことにより、ソース電極４２とドレイン電極４８のオーバーラップを小さくすることが可能で、寄生容量の低減に効果がある。

＜第四の実施の形態例＞
図４に本形態例に係る微細加工方法及び微細加工構造を示す。
本例に係る微細加工方法では、透明基板１上の所定の領域に第一の膜２を形成する工程と、
基板１と第一の膜２上にレジスト膜３を形成する工程（ａ）と、
基板１の裏面から第一の膜２をマスクとして裏面に対し直角方向に光を照射し、非露光レジスト領域５と、露光レジスト領域４とを形成する工程（ｂ）と、
レジスト膜４，５上に第二の膜７を形成する工程（ｃ）と、
非露光レジスト領域５及び非露光レジスト領域５上の第二の膜７をリフトオフにより除去する工程（ｄ）とを順次行っている。
本例に係る微細加工構造は、基板１と、基板１上に形成された第一の領域２と、第一の領域２の端面２ａと端面４ａが接している基板１上に形成されたレジストパターンからなる絶縁領域４と、絶縁領域４上に形成され、その端面８ａが、第一の領域２の端面２ａの直上にある。
本例における工程は図４の（ａ）〜（ｆ）に示される通りである。図１に示す工程と本工程との相違は、露光工程（図４（ｂ））において、光の照射方向が基板に対して垂直に行う点のみである。
ただ、光は垂直に入射しているため、露光レジスト４の端面は第一の領域２の端面と接することとなる。すなわち、第一の実施の形態においては斜め照射を行っている。斜め照射の場合は、図１に示すように露光レジスト領域４の端面４ａは傾斜しており傾斜の一端における点においてのみ第一の領域２の端面に接しているだけである。従って、図１においては、端面４ａと端面２ａとの間には半導体層９が存在するのみであり、両者間のリークは問題とならない。
それに対して、本例においては、図４（ｆ）に示すように、端面２ａと第二の膜９とは露光レジスト領域４を介して接している。従って、両者間の絶縁性が問題となる。両者間の絶縁性は、露光レジスト領域４の厚さ、ひいては形成するレジスト膜３の厚さに影響する。本発明者は、レジスト膜３の厚さを３ｎｍ以上とすれば両者間のリークは減少することを見出した。特に、５ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。
また、第一の膜の厚さｔ１と露光レジスト領域の厚さｔ２との比も絶縁特性に影響を与えることを見出した。両者の比が大きくなるとｔ２／ｔ１は１／５以上が好ましく、１／３がより好ましく、１／２以上がさらに好ましい。両者の比が影響する理由は、両者の比が小さいと、第二の膜は基板側に近づき、露光レジスト領域を挟んで第一の膜の端面２ａと対向する第二の膜の面積が大きくなるためではないかと考えられる。
図４（ｆ）に示すドランジスタにおいては、ソース領域２の端面２ａとドレイン領域８の端面８ａとは垂直方向に同一平面上にある。チャネルは基板と垂直方向に形成されている。チャネル長はレジスト領域４の端面４ａの高さである。従って、端面４ａの高さは短いほど好ましい。特に、１００ｎｍ以下とすることが好ましい。

以下、実施例を挙げて本発明について詳細に説明するが、本発明は以下の実施例に限定されるものではない。
図１に示すプロセスを用いて以下に述べる条件で、図１（ｄ）に示すナノ電極の作成を行った。

(1)基体
基体は、透明プラスチックス基板（ＰＥＴ）を用いた。

(2)第一の膜形成（Ａｕ膜蒸着）
膜厚さ：〜４０ ｎｍ
基板温度：室温
真空度：＜２ ｘ １０−２ Ｐａ

(3) レジスト膜（ＤＡ蒸着）
基体上に次の条件でトリアジンチオール（ＤＡ）を真空蒸着した。
膜厚さ：〜２０ ｎｍ
基板温度：室温
真空度：＜２ ｘ １０−３ Ｐａ
成長速度：０．２ Å／ｓ

(4) 露光
ＤＡ蒸着後露光を行った。
ＵＶ照射
ＵＶ Ｓｐｏｔ Ｌｉｇｈｔ Ｓｏｕｒｃｅ： Ｐｈｏｔｏｃｕｒｅ ２００ （Ｈａｍａｍａｔｓｕ Ｐｈｏｔｏｎｉｃｓ社製） ）
照度：〜８ｆｃ
時間：〜１５ ｍｉｎ

(5) 第二の膜形成（Ａｕ膜蒸着）
膜厚さ：〜２０ ｎｍ
基板温度：室温
真空度：＜２ ｘ １０−２ Ｐａ
(6) リフトオフ
リフトオフ用溶液：Ｅｔｈａｎｏｌ
超音波洗浄：１ｍｉｎ

以上のプロセスにより図５に示すナノ構造の電極を作成した。作成したナノ電極の電気的特性を電流−電圧曲線の測定により評価した。その結果を図６に示す。測定装置は、Ｒ６４２５ ２ Ｃｈａｎｎｅｌ Ｃｕｒｒｅｎｔ−Ｖｏｌｔａｇｅ Ｓｏｕｒｃｅ／Ｍｏｎｉｔｏｒを用いた。

（ａ）乃至（ｅ）は、第一の実施の形態例に係る電子デバイスの製造方法の工程順断面図である。 （ａ）乃至（ｅ）は、第二の実施の形態例に係る電子デバイスの製造方法の工程順断面図である。 （ａ）乃至（ｅ）は、第三の実施の形態例に係る電子デバイスの製造方法の工程順断面図である。 （ａ）乃至（ｆ）は、第四の実施の形態例に係る電子デバイスの製造方法の工程順断面図である。 実施例において作成したナノ構造の電極のミクロ光学像である。 実施例において作成したナノ構造の電極の電流−電圧特性である。 （ａ）乃至（ｃ）は、従来の電子デバイスの製造方法の工程順断面図である。 （ａ）乃至（ｅ）は、従来のリフトオフによる微細加工方法の工程順断面図である。

符号の説明

１、２１、４１、１０１、１２１ 基板
２、２２、４２、１０７ 第一の膜（第一の領域、ソース電極）
２ａ 第一の膜の端面
４ａ 露光レジストパターンの端面
３、２３、４３、１２２ レジスト膜
４、２４、４４、１２３ 露光レジストパターン（絶縁領域）
５、２５、４５、１２４ 非露光レジストパターン
６、２７、５５、１２９ 照射光
７、２８、４７ ドレイン膜
８、２９、４８、１０８ 第二の膜（第二の領域：ドレイン電極）
８ａ 第二の膜の端面
９、３０、４９、１０４ 半導体膜
１０、３１、５０、１０３ ゲート絶縁膜
１１、３２、５１、１０２ ゲート電極
１２、３５、５４、１０９ ソースコンタクト
１３、３４、５３ ゲートコンタクト
１４、３３、５２、１１０ ドレインコンタクト
２６、４６、１２９ マスク
１０５ 電極膜
１０６ レジストパターン
１２６ 被加工薄膜
１２７ａ、１２７ｂ 薄膜パターン
１２８ａ、１２８ｂ 突起

Claims (9)

1. 透明基板上の所定の領域にソース電極を形成する工程と、
   前記基板と前記ソース電極にジスルフィド基又はチオール基を持つ有機材料からなるネガ型レジスト膜を形成する工程と、
   前記基板の裏面から前記ソース電極をマスクとして前記裏面に対し、露光レジスト領域の端面の傾きを形成するような斜め方向に光を照射し、
   非露光レジスト領域と、露光レジスト領域とを形成する工程と、
   前記レジスト膜上にドレイン電極を形成する工程と、
   前記非露光レジスト領域及び前記非露光レジスト領域上のドレイン電極をリフトオフにより除
   去する工程と、
   を順次行うことを特徴とする微細加工方法。
2. 基板上にソース電極を形成する工程と、
   前記ソース電極上にジスルフィド基又はチオール基を持つ有機材料からなるレジスト膜を形成する工程と、
   前記基板の表面から選択的に前記レジスト膜に対し、露光レジスト領域の端面の傾きを形成するような斜め方向に光を照射し、前記基板上に非露光レジスト領域と露光レジスト領域を形成する工程と、
   前記非露光レジスト領域及び前記露光レジスト領域上にドレイン電極を形成する工程と
   前記非露光レジスト領域及び前記非露光領域上の前記ドレイン電極をリフトオフにより除去して、前記露光レジスト領域上に前記ドレイン電極からなるドレイン領域を形成する工程を順次行うことを特徴とする微細加工方法。
3. 前記レジストの厚さは３ｎｍ以上であることを特徴とする請求項１又は２に記載の微細加工方法。
4. 前記光の照射角θ（θは基板と垂直な線となす角度；０＜θ≦４５°）とレジストの厚さｄは、
   ｄ／ｃｏｓθにより、前記ソース領域の端面とドレイン領域の端面との距離を5μｍ以下とすることを特徴とする請求項１〜３のいずれか１項記載の微細加工方法。
5. 基板と、
   前記基板上に形成されたソース領域と、
   前記ソース領域側の端面が傾斜し、前記基板上に形成されたレジストパターンからなる絶縁領域と、
   前記レジストパターン上に形成されたドレイン領域と、
   を有し、
   前記レジストパターンは、ジスルフィド基又はチオール基を持つ有機材料からなることを特徴とする微細加工構造。
6. 前記ソース領域ないしドレイン領域は金からなることを特徴とする請求項５記載の微細加工構造。
7. 前記ソース領域の端面はないしドレイン領域の端面は（１１１）面であることを特徴とする請求項５又は６に記載の微細加工構造。
8. ソース領域の端面と、前記ドレイン領域の端面との距離は３０ｎｍ以下であることを特徴とする請求項５〜７のいずれか１項記載の微細加工構造。
9. 請求項５〜８のいずれか１項記載の微細加工構造を有する電子デバイス。

Images