JPH04252087A - ジョセフソン接合素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】　　本発明は微小磁界検出素子と
してのＳＱＵＩＤや、ミリ波，マイクロ波検出素子とし
て用いられるジョセフソン接合素子の製造方法に関する
。

【０００２】

【従来の技術】　　ウィークリンク型のジョセフソン接
合素子として、準平面型の素子がある。この準平面型の
ジョセフソン接合素子は、図２に示すように、下部電極
２１の表面の一部に絶縁層２３を介して上部電極２２を
形成し、下部および上部電極２１および２２の表面に跨
がるようなブリッジ２４を形成してこれら両電極を互い
にウィークに接合した構造を持つ。

【０００３】このような準平面型のジョセフソン接合素
子は、ウィークリンク長が上部電極２２と下部電極２１
の間に介在する絶縁層２３の厚さによって決まるため、
平面上の微細加工を必要とする平面型のジョセフソン接
合素子に比して、比較的制御が容易な膜厚の調整によっ
てそのウィークリンク長が定まり、製造が容易で再現性
が良好であるとともに、そのウィークリンク長を非常に
短くできるという長所を持っている。

【０００４】図３は従来の準平面型のジョセフソン接合
素子の製造方法の説明図で、素子の要部断面図で示す図
である。まず、（ａ）に示すように、基板２０上にレジ
ストＲ３１を塗布した後にこれをパターニングし、その
上方からＮｂ等の超電導体薄膜Ｓ３１を製膜する。次い
でリフトオフ法によってレジストＲ３１の上方の超電導
体薄膜Ｓ３１を除去することによって、（ｂ）に示すよ
うに下部電極２１を形成する。

【０００５】その後、（ｃ）に示すように、下部電極２
１の上からレジストＲ３２を塗布し、フォトリソグラフ
ィ技術によるパターニングの後、その上方から絶縁層Ｉ
３１および超電導体薄膜Ｓ３２を積層形成し、リフトオ
フ法によってレジストＲ３２の上方の絶縁層Ｉ３１およ
び超電導体薄膜Ｓ３２を除去して絶縁層２３を介した上
部電極２２を形成した後、（ｄ）に示すように下部およ
び上部電極２１と２２の表面に跨がるブリッジ２４を形
成する。

【０００６】また、以上のような準平面型のジョセフソ
ン接合素子の後述する弱点を解消すべく、エッジ接合と
呼ばれる素子が提案されている。このエッジ接合素子は
、基板上に絶縁層を介して互いの端面部が隣接形成され
た第１と第２の超電導体薄膜製の電極を形成し、その第
１と第２の電極の表面に跨がるようなブリッジを形成し
た素子であり、その製造方法を図４に素子の要部断面図
で順を追って示す。

【０００７】まず（ａ）に示すように、基板４０上に超
電導体薄膜Ｓ４１を製膜した後、レジストＲ４１を塗布
，パターニングし、このレジストＲ４１をマスクとして
ＲＩＥ（リアクティブ・イオン・エッチング）によって
第１の電極４１を形成する。この状態を（ｂ）に示す。

【０００８】次に、（ｃ）に示すように第１の電極４１
の上方から基板４０上に絶縁層Ｉ４１および超電導体薄
膜Ｓ４２を積層形成し、リフトオフ法によりレジストＲ
４１上の絶縁層Ｉ４１および超電導体薄膜Ｓ４２を除去
して、（ｄ）に示すように端面部が絶縁層４３を介して
第１の電極４１の端面部に隣接した第２の電極４２を得
る。その後（ｅ）に示すように第１と第２の電極４１と
４２に跨がるブリッジ４４を形成する。

【０００９】

【発明が解決しようとする課題】　　ところで、前者の
準平面型のジョセフソン接合素子では、上述のにように
素子性能ならびに製造の容易さや再現性の点で多くの長
所を有しているものの、従来の製造方法では、レジスト
Ｒ３２のパターニング時におけるフォトリソグラフィの
位置合わせ精度上の制約から、下部と上部電極の重なり
がある程度必要であり、そのため浮遊容量が増大すると
いう弱点があった。

【００１０】この点を改良したのが後者のエッジ接合と
呼ばれる素子である。このエッジ接合では、図４（ｅ）
に示したように第１と第２の電極４１と４２間の重なり
による浮遊容量に関する問題は解消される。ところが、
このエッジ接合素子では、理想的には図４に示した製造
過程により同図（ｅ）のような構造となるが、実際には
、図５に示すような製造過程とならざるを得ない。

【００１１】すなわち、（ａ），（ｂ）の工程までは図
４に示した通りであるが、（ｂ）の状態においてＲＩＥ
により形成された第１の電極４１の端面部は非常に急峻
となり、しかも、段差の存在により、その上方から積層
される絶縁層Ｉ４１および超電導体薄膜Ｓ４２は（ｃ）
に示すように段差部分で極めて薄くなってしまう。また
、（ｄ）の工程を経た後、第１と第２の電極４１と４２
の上方に積層されるブリッジ４４についても、（ｅ）に
示すように前工程の影響を受け、著しい場合には段切れ
等を生じることもある。すなわち、エッジ接合素子では
、ウィークリンク長ないしはリンク断面積ともに制御が
困難となり、歩留りが悪いという欠点がある。なお、準
平面型のジョセフソン接合素子では、下部電極はリフト
オフによってパターニングされるため、端面部はゆるや
かな傾きを持ち、このような問題はなく制御性は良いも
のの前記したように浮遊容量の点で問題がある。

【００１２】本発明はこのような点に鑑みてなされたも
ので、非常に短いウィークリンク長を容易に得ることが
でき、かつ、その制御が極めて容易で歩留りおよび再現
性が良く、しかも浮遊容量の少ない素子を得ることので
きるジョセフソン接合素子の製造方法の提供を目的とし
ている。

【００１３】

【課題を解決するための手段】　　上記の目的を達成す
るため、本発明の製造方法では、実施例に対応する図１
に示すように、透光性の支持基板１０の表面にリフトオ
フ法により第１の超電導体薄膜（下部電極）１をパター
ニングした後、その第１の超電導体薄膜１の上方から一
様にレジストＲ２　を塗布し、次いで支持基板１０の裏
面側から第１の超電導体薄膜１をマスクとしてレジスト
Ｒ２　を露光してパターニングし、その後第１の超電導
体薄膜１の上方から支持基板１０上に一様に絶縁層Ｉを
介して超電導体薄膜Ｓ２　を製膜した後、その絶縁層Ｉ
および超電導体薄膜Ｓ２　をレジストＲ２　とともにリ
フトオフ法によって除去して第２の超電導体薄膜（上部
電極）２を得て、次に第１と第２の超電導体薄膜１と２
の表面に跨がるブリッジ４を形成する。

【００１４】

【作用】　　従来の準平面型のジョセフソン接合素子の
製造方法と同様に、第１の超電導体薄膜（下部電極）１
はリフトオフ法によってパターニングするため、その端
面部は急峻とはならず、ゆるやかな傾きを持つ。このよ
うなゆるやかな傾きの端面部を有する第１の超電導体薄
膜１をマスクとして、透光性支持基板１０の裏面側から
レジストＲ２　を露光すると、第１の超電導体薄膜１上
のレジストＲ２　は露光されずに残るとともに、まわり
込み効果で第１の超電導体薄膜１のゆるやかな端面部の
上方も露光され、現像によって図１（ｄ）に示すような
形状にパターニングされる。

【００１５】このレジストＲ２　のパターニングに際し
て、別途マスクを用意して位置決めすることなく第１の
超電導体薄膜１をマスクとするから、そのパターニング
におけるレジストＲ２　の端面位置は、いわばセルフア
ラインメントの効果によって常に第１の超電導体薄膜１
の端面からわずかに後退した位置となる。このようなレ
ジストＲ２　の上方から絶縁層Ｉおよび超電導体薄膜Ｓ
２　を形成したとき、第１の超電導体薄膜１の端面部の
上方の膜は、ゆるやかな傾斜面上に形成されることから
、膜厚が部分的に極めて薄くなることはなく、また、レ
ジストＲ２　を用いてリフトオフすることにより、得ら
れる第２の超電導体薄膜（上部電極）２は、第１の超電
導体薄膜（下部電極）１に対してわずかに重なった状態
となって、所期の目的が達成される。

【００１６】

【実施例】　　図１は本発明実施例の製造方法の説明図
で、素子の要部断面図により手順を追って示したもので
ある。まず、（ａ）に示すように透光性材料である石英
ガラス製の基板１０の表面にレジストＲ１　を塗布した
後にこれをパターニングし、その上方からＮｂ等の超電
導体薄膜Ｓ１　を製膜する。

【００１７】次いでリフトオフ法によってレジストＲ１
　の上方の超電導体薄膜Ｓ１　を除去することによって
、（ｂ）に示すように下部電極１を形成する。このとき
、下部電極１の端面部は、超電導体薄膜Ｓ１　の製膜時
におけるレジストＲ１　による段差の存在により、ゆる
やかな傾斜を持つことになる。次に、（ｃ）に示すよう
に、下部電極１の上からレジストＲ２　を一様に塗布し
た後に、石英ガラス基板１０の裏面側から露光を行う。 このとき、レジストＲ２　は下部電極１がマスクとなっ
て、その上方の部分が露光されずに残るとともに、下部
電極１のゆるやかな端面部の上方の部分も、まわり込み
効果によって露光され、現像することによって（ｄ）に
示すように下部電極１の端面部からわずかに後退したパ
ターンが得られる。なお、必要なら露光と現像を通常よ
りも過度に行う。

【００１８】その後、（ｅ）に示すように基板１０の表
面側から一様に絶縁層Ｉと超電導体薄膜Ｓ２　を製膜し
た後、レジストＲ２　の上方にある絶縁層Ｉと超電導体
薄膜Ｓ２　をリフトオフ法によって除去し、下部電極１
の端面部に絶縁層３を介してわずかに重なる上部電極２
を得て、その後（ｆ）に示すように下部電極１と上部電
極２の表面に跨がるような超電導体薄膜製のブリッジ４
を形成する。

【００１９】以上の本発明実施例において特に注目すべ
き点は、上部電極１の上のレジストＲ２　のフォトリソ
グラフィによるパターニングに際して、その露光用のマ
スクを別途用意する必要がなく、下部電極１をマスクと
して用いる点である。これにより、レジストＲ２　は下
部電極１に倣ってパターニングされ、このレジストＲ２
　によってリフトオフ法でパターニングされる絶縁層３
および上部電極２は、下部電極１に対してわずかに重な
った状態となり、得られた素子の浮遊容量は従来の方法
で製造された準平面型の素子に比して大幅に小さくなる
。また、下部電極１がリフトオフによってパターニング
されているので、その上方の絶縁層３および上部電極２
が局部的に極めて薄くなることがないのは、従来の準平
面型ジョセフソン接合素子の製造方法と同様である。

【００２０】なお、以上の実施例において、絶縁層３は
製膜によらず、下部電極１の表面層を酸化させることに
よって形成してもよい。また、超電導体薄膜の材質は特
に限定されず、ＮｂおよびＮｂ系の合金、あるいは他の
公知の金属系超電導体のほか、ＹＢＣＯ系等の酸化物超
電導体（高温超電導体）であっても良い。更に、透光性
基板の材質としては、石英ガラスの以外に、露光用の光
を透過させ、かつ、用いる超電導体薄膜との整合性が良
好なものであれば何でも良く、例えば酸化物超電導体薄
膜を用いる場合には、ＭｇＯ，　ＳｒＴｉＯ３　等を使
用することができる。

【００２１】更にまた、本発明の方法は、絶縁層３の厚
さを充分に薄くして、図１（ｆ）の工程を省けば、トン
ネル接合素子の製造方法としても利用可能である。

【００２２】

【発明の効果】　　以上説明したように、本発明によれ
ば、透光性基板の表面にリフトオフ法によって形成され
た下部電極の上方にレジストを塗布し、そのレジストを
、基板の裏面側から露光することによってパターニング
し、その上から形成された絶縁層および超電導体薄膜を
リフトオフして上部電極を形成するので、得られた上部
電極は常に下部電極に対してわずかに重なった状態とな
り、従来の製造方法に基づく準平面型ジョセフソン接合
素子に比して、浮遊容量を著しく減少させることができ
、しかも、その再現性は良好なものとなる。

【００２３】また、下部電極はリフトオフによって形成
され、その端面部がゆるやかな傾斜を持つので、その上
方の絶縁層および上部電極が局部的に薄くなることはな
く、従って最終的に形成するブリッジについても、再現
性の良好な形状寸法が得られ、段切れ等の不具合を生ず
ることなく、高歩留りのもとに高性能の素子を得ること
ができる。

【図面の簡単な説明】

【図１】　　素子の要部断面図で示す本発明実施例の製
造方法の説明図

【図２】　　準平面型ジョセフソン接合素子の外観図

【
図３】　　従来の準平面型ジョセフソン接合素子の製造
方法の説明図

【図４】　　理想的なエッジ接合素子の製造工程の説明
図

【図５】　　実際のエッジ接合素子の製造工程の説明
図

【符号の説明】

１・・・・第１の超電導体薄膜（下部電極）２・・・・
第２の超電導体薄膜（上部電極）３・・・・絶縁層 ４・・・・ブリッジ １０・・・・透光性基板（石英ガラス基板）Ｒ１，Ｒ２
　 ・・・・レジスト

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　支持基板上にパターニングされた第１
   の超電導体薄膜の上方の一部に絶縁層を介して第２の超
   電導体薄膜が形成され、かつ、上記第１および第２の超
   電導体薄膜は、互いの表面に跨がって形成された超電導
   体薄膜製のブリッジによって相互に接合されてなる素子
   の製造方法において、上記支持基板を透光性材料で形成
   するとともに、その透光性の支持基板の表面にリフトオ
   フ法により上記第１の超電導体薄膜をパターニングした
   後、その第１の超電導体薄膜の上方から一様にレジスト
   を塗布し、次いで上記支持基板の裏面側から上記第１の
   超電導体薄膜をマスクとして上記レジストを露光してパ
   ターニングし、その後上記第１の超電導体薄膜の上方か
   ら上記支持基板上に一様に絶縁層を介して超電導体薄膜
   を製膜した後、その絶縁層および超電導体薄膜を上記レ
   ジストとともにリフトオフ法によって除去して上記第２
   の超電導体薄膜を得て、次に上記ブリッジを形成するこ
   とを特徴とするジョセフソン接合素子の製造方法。