JPH06177441A - マイクロブリッジおよびその製造方法 - Google Patents
マイクロブリッジおよびその製造方法Info
- Publication number
- JPH06177441A JPH06177441A JP43A JP32965092A JPH06177441A JP H06177441 A JPH06177441 A JP H06177441A JP 43 A JP43 A JP 43A JP 32965092 A JP32965092 A JP 32965092A JP H06177441 A JPH06177441 A JP H06177441A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- microbridge
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】 マイクロブリッジのくびれ部の長さ方向に成
膜することによって、くびれ部の長さの高精度化が可能
なマイクロブリッジおよびその製造方法を提供する。 【構成】 基板１０の上にレジスト膜１１を形成し、ド
ライエッチングを用いて所定の深さまで基板１０をエッ
チングした後、レジスト膜１１を除去して、上面２０、
下面２１および壁面２２から成る段差部が形成される。
次に、基板１０の法線方向から超伝導材料を成膜して第
１薄膜１２を形成する。次に、基板１０の法線方向に対
して角度θの方向から超伝導材料を成膜して第２薄膜１
３を形成する。その後、壁面２２の上の第２薄膜１３を
帯状に形成する。
膜することによって、くびれ部の長さの高精度化が可能
なマイクロブリッジおよびその製造方法を提供する。 【構成】 基板１０の上にレジスト膜１１を形成し、ド
ライエッチングを用いて所定の深さまで基板１０をエッ
チングした後、レジスト膜１１を除去して、上面２０、
下面２１および壁面２２から成る段差部が形成される。
次に、基板１０の法線方向から超伝導材料を成膜して第
１薄膜１２を形成する。次に、基板１０の法線方向に対
して角度θの方向から超伝導材料を成膜して第２薄膜１
３を形成する。その後、壁面２２の上の第２薄膜１３を
帯状に形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ジョセフソン接合材
料、マイクロ波ストリップ線路、光導波路などを形成す
るためのマイクロブリッジおよびその製造方法に関す
る。
料、マイクロ波ストリップ線路、光導波路などを形成す
るためのマイクロブリッジおよびその製造方法に関す
る。
【０００２】
【従来の技術】超伝導量子干渉計（ＳＱＵＩＤ）やジョ
セフソン素子などを構成するジョセフソン接合は、２つ
の超伝導体を、トンネル接合型、点接触型、マイクロブ
リッジ型などの弱いリンクで連結したものであり、現
在、比較的安定してジョセフソン接合が得られるのはト
ンネル接合型である（文献、「ジョセフソン効果の物理
と応用」、Ａ・バローネ／Ｇ・パテル、近代科学社、１
９８８年）。しかし、トンネル接合型は、２つの超伝導
体の間に薄い絶縁層を介在させる必要があるため、製造
工程が複雑で、製造歩留まりも低いという短所がある。
セフソン素子などを構成するジョセフソン接合は、２つ
の超伝導体を、トンネル接合型、点接触型、マイクロブ
リッジ型などの弱いリンクで連結したものであり、現
在、比較的安定してジョセフソン接合が得られるのはト
ンネル接合型である（文献、「ジョセフソン効果の物理
と応用」、Ａ・バローネ／Ｇ・パテル、近代科学社、１
９８８年）。しかし、トンネル接合型は、２つの超伝導
体の間に薄い絶縁層を介在させる必要があるため、製造
工程が複雑で、製造歩留まりも低いという短所がある。
【０００３】点接触型は、２つの超伝導体を点接触させ
て弱いリンクを形成するものであるが、点接触部分の圧
力、形状等の機械的誤差の影響が大きく、トンネル接合
型と同様に、製造歩留まりが低いという短所がある。
て弱いリンクを形成するものであるが、点接触部分の圧
力、形状等の機械的誤差の影響が大きく、トンネル接合
型と同様に、製造歩留まりが低いという短所がある。
【０００４】一方、マイクロブリッジ型は、図６（ａ）
に示す定膜厚型（ＣＴＢ，ConstantThickness Bridge）
と、図６（ｂ）に示す膜厚変化型（ＶＴＢ，VariableTh
ickness Bridge）に大別される。図６（ａ）の定膜厚型
は、２つの超伝導体７１，７２の間に、長さＬでかつ超
伝導体７１，７２と同じ膜厚Ｔａのくびれ部７３が形成
されるものである。図６（ｂ）の膜厚変化型は、２つの
超伝導体７１，７２の間に、長さＬでかつ超伝導体７
１，７２の膜厚より小さい膜厚Ｔｂのくびれ部７３が形
成されるものである。
に示す定膜厚型（ＣＴＢ，ConstantThickness Bridge）
と、図６（ｂ）に示す膜厚変化型（ＶＴＢ，VariableTh
ickness Bridge）に大別される。図６（ａ）の定膜厚型
は、２つの超伝導体７１，７２の間に、長さＬでかつ超
伝導体７１，７２と同じ膜厚Ｔａのくびれ部７３が形成
されるものである。図６（ｂ）の膜厚変化型は、２つの
超伝導体７１，７２の間に、長さＬでかつ超伝導体７
１，７２の膜厚より小さい膜厚Ｔｂのくびれ部７３が形
成されるものである。
【０００５】
【発明が解決しようとする課題】このようなマイクロブ
リッジで弱いリンクを構成する場合、くびれ部７３の長
さＬが重要なパラメータであり、要求される長さＬの精
度は、通常、０．１μｍ程度またはそれ以下となる。し
かしながら、マイクロブリッジを蒸着、スパッタなどの
一般的な成膜技術を用いてくびれ部７３を形成する場合
に、膜厚Ｔａ、Ｔｂの厚さ方向については０．１μｍ程
度に制御することが可能であるが、長さＬの長手方向を
０．１μｍ以下の精度で制御することが困難であるとい
う課題がある。
リッジで弱いリンクを構成する場合、くびれ部７３の長
さＬが重要なパラメータであり、要求される長さＬの精
度は、通常、０．１μｍ程度またはそれ以下となる。し
かしながら、マイクロブリッジを蒸着、スパッタなどの
一般的な成膜技術を用いてくびれ部７３を形成する場合
に、膜厚Ｔａ、Ｔｂの厚さ方向については０．１μｍ程
度に制御することが可能であるが、長さＬの長手方向を
０．１μｍ以下の精度で制御することが困難であるとい
う課題がある。
【０００６】本発明の目的は、前述した課題を解決する
ため、マイクロブリッジのくびれ部の長さ方向に成膜す
ることによって、くびれ部の長さの高精度化が可能なマ
イクロブリッジおよびその製造方法を提供することであ
る。
ため、マイクロブリッジのくびれ部の長さ方向に成膜す
ることによって、くびれ部の長さの高精度化が可能なマ
イクロブリッジおよびその製造方法を提供することであ
る。
【０００７】
【課題を解決するための手段】本発明は、高さが異なる
上面および下面と、前記上面と前記下面とを連結する壁
面とから成る段差部を有する基板上に形成されるマイク
ロブリッジであって、前記上面に成膜された薄膜と前記
下面に成膜された薄膜とを接続するように、前記壁面の
上に形成されていることを特徴とするマイクロブリッジ
である。
上面および下面と、前記上面と前記下面とを連結する壁
面とから成る段差部を有する基板上に形成されるマイク
ロブリッジであって、前記上面に成膜された薄膜と前記
下面に成膜された薄膜とを接続するように、前記壁面の
上に形成されていることを特徴とするマイクロブリッジ
である。
【０００８】また本発明は、基板上に、高さが異なる上
面および下面と、前記上面と前記下面とを連結する壁面
とから成る段差部を形成する工程と、前記上面および前
記下面の上に、基板法線方向から第１薄膜を成膜する工
程と、前記上面および前記下面の上に形成された第１薄
膜の上ならびに前記壁面の上に、基板法線方向に対して
斜め方向から第２薄膜を成膜する工程と、前記壁面上の
第２薄膜を帯状に形成する工程とを含むことを特徴とす
るマイクロブリッジの製造方法である。
面および下面と、前記上面と前記下面とを連結する壁面
とから成る段差部を形成する工程と、前記上面および前
記下面の上に、基板法線方向から第１薄膜を成膜する工
程と、前記上面および前記下面の上に形成された第１薄
膜の上ならびに前記壁面の上に、基板法線方向に対して
斜め方向から第２薄膜を成膜する工程と、前記壁面上の
第２薄膜を帯状に形成する工程とを含むことを特徴とす
るマイクロブリッジの製造方法である。
【０００９】
【作用】本発明のマイクロブリッジに従えば、基板上に
形成された段差部の上面に成膜された薄膜と、その下面
に成膜された薄膜とを接続するように、当該段差部の壁
面上にマイクロブリッジが形成されていることによっ
て、段差部の高さに対応してマイクロブリッジのくびれ
部の長さが決まるため、くびれ部の長さが高精度にな
る。
形成された段差部の上面に成膜された薄膜と、その下面
に成膜された薄膜とを接続するように、当該段差部の壁
面上にマイクロブリッジが形成されていることによっ
て、段差部の高さに対応してマイクロブリッジのくびれ
部の長さが決まるため、くびれ部の長さが高精度にな
る。
【００１０】また、本発明のマイクロブリッジの製造方
法に従えば、基板上に段差部を形成した後、段差部の上
面および下面の上に基板法線方向から第１薄膜を成膜
し、次に段差部の上面および下面の上に形成された第１
薄膜の上ならびに壁面の上に、基板法線方向に対して斜
め方向から第２薄膜を成膜した後、当該壁面上の第２薄
膜を帯状に形成することによって、段差部の高さに対応
してマイクロブリッジのくびれ部の長さを制御すること
ができるため、くびれ部の長さが高精度であるマイクロ
ブリッジを容易に得ることができる。
法に従えば、基板上に段差部を形成した後、段差部の上
面および下面の上に基板法線方向から第１薄膜を成膜
し、次に段差部の上面および下面の上に形成された第１
薄膜の上ならびに壁面の上に、基板法線方向に対して斜
め方向から第２薄膜を成膜した後、当該壁面上の第２薄
膜を帯状に形成することによって、段差部の高さに対応
してマイクロブリッジのくびれ部の長さを制御すること
ができるため、くびれ部の長さが高精度であるマイクロ
ブリッジを容易に得ることができる。
【００１１】
【実施例】図１は、本発明の一実施例であるマイクロブ
リッジの製造方法を示す断面図である。まず、図１
（ａ）において、Ｓｉ、ＳｉＯ2、サファイアなどから
成る所定温度で超伝導体にならない材料から成る基板１
０を用意して、その上にレジスト膜１１を形成する。次
に、図１（ｂ）において、たとえばＡｒイオンビームエ
ッチングなどのドライエッチングを用いて、３０００Å
（オングストローム）程度の深さまで基板１０をエッチ
ングした後、レジスト層１１を除去して、図１（ｃ）に
示すように、上面２０、下面２１および壁面２２から成
る段差部が形成される。
リッジの製造方法を示す断面図である。まず、図１
（ａ）において、Ｓｉ、ＳｉＯ2、サファイアなどから
成る所定温度で超伝導体にならない材料から成る基板１
０を用意して、その上にレジスト膜１１を形成する。次
に、図１（ｂ）において、たとえばＡｒイオンビームエ
ッチングなどのドライエッチングを用いて、３０００Å
（オングストローム）程度の深さまで基板１０をエッチ
ングした後、レジスト層１１を除去して、図１（ｃ）に
示すように、上面２０、下面２１および壁面２２から成
る段差部が形成される。
【００１２】次に、図１（ｄ）において、基板１０の上
面２０および下面２１の法線方向から、蒸着やスパッタ
などを用いて、Ｎｂなどの所定温度で超伝導状態となる
超伝導材料を成膜して、厚さ２０００Å程度の第１薄膜
１２を形成する。なお、第１薄膜１２を基板１０の法線
方向から成膜することによって、上面２０および下面２
１の上にのみ形成され、壁面２２の上には形成されな
い。次に、図１（ｅ）において、基板１０の上面２０お
よび下面２１の法線方向に対して角度θの方向、たとえ
ばθ＝４５°の方向から、蒸着やスパッタなどを用い
て、Ｎｂなどの所定温度で超伝導状態となる超伝導材料
を成膜して、厚さ２００Å程度の第２薄膜１３を形成す
る。このとき、第２薄膜１３を基板１０の法線方向に対
して斜め方向から成膜することによって、図１（ｆ）の
部分斜視図に示すように、第２薄膜１３が上面２０、下
面２１および壁面２２の上に形成される。
面２０および下面２１の法線方向から、蒸着やスパッタ
などを用いて、Ｎｂなどの所定温度で超伝導状態となる
超伝導材料を成膜して、厚さ２０００Å程度の第１薄膜
１２を形成する。なお、第１薄膜１２を基板１０の法線
方向から成膜することによって、上面２０および下面２
１の上にのみ形成され、壁面２２の上には形成されな
い。次に、図１（ｅ）において、基板１０の上面２０お
よび下面２１の法線方向に対して角度θの方向、たとえ
ばθ＝４５°の方向から、蒸着やスパッタなどを用い
て、Ｎｂなどの所定温度で超伝導状態となる超伝導材料
を成膜して、厚さ２００Å程度の第２薄膜１３を形成す
る。このとき、第２薄膜１３を基板１０の法線方向に対
して斜め方向から成膜することによって、図１（ｆ）の
部分斜視図に示すように、第２薄膜１３が上面２０、下
面２１および壁面２２の上に形成される。
【００１３】図２の断面図に示すように、第２薄膜１３
と基板１０とが接する長さＬは、第１薄膜１２の膜厚を
Ｄ１、第２薄膜１３の膜厚をＤ２、基板１０の段差部の
高さをＤ３とおくと、下記式（１）で表される。
と基板１０とが接する長さＬは、第１薄膜１２の膜厚を
Ｄ１、第２薄膜１３の膜厚をＤ２、基板１０の段差部の
高さをＤ３とおくと、下記式（１）で表される。
【００１４】Ｌ ＝ Ｄ３−Ｄ１−Ｄ２ …（１） したがって、Ｄ１，Ｄ２，Ｄ３をそれぞれ０．１μｍ以
下の精度で形成することによって、Ｌをほぼ０．１μｍ
程度の精度で実現することができる。
下の精度で形成することによって、Ｌをほぼ０．１μｍ
程度の精度で実現することができる。
【００１５】以下、超伝導リングの中に２つのジョセフ
ソン接合を含むＳＱＵＩＤを例にとって説明する。図１
（ｆ）において、壁面２２上に２つのマイクロブリッジ
を形成し、かつこれらを連結するように超伝導リングを
形成するために、図１（ｇ）の平面図に示すようなリン
グパターンでレジスト膜１４を形成する。図１（ｈ）
は、図１（ｇ）のＡ−Ａ線での断面図である。次に、図
１（ｉ）において、たとえばＡｒイオンビームエッチン
グなどのドライエッチングを用いて、レジスト膜１４以
外の領域に位置する第１薄膜１２および第２薄膜１３を
除去する。次に、図１（ｊ）において、レジスト膜１４
を除去する。こうして、図３の部分斜視図に示すよう
に、段差部の壁面２２の上に帯状の第２薄膜１３から成
るマイクロブリッジ３０，３１を含むＳＱＵＩＤを得る
ことができる。
ソン接合を含むＳＱＵＩＤを例にとって説明する。図１
（ｆ）において、壁面２２上に２つのマイクロブリッジ
を形成し、かつこれらを連結するように超伝導リングを
形成するために、図１（ｇ）の平面図に示すようなリン
グパターンでレジスト膜１４を形成する。図１（ｈ）
は、図１（ｇ）のＡ−Ａ線での断面図である。次に、図
１（ｉ）において、たとえばＡｒイオンビームエッチン
グなどのドライエッチングを用いて、レジスト膜１４以
外の領域に位置する第１薄膜１２および第２薄膜１３を
除去する。次に、図１（ｊ）において、レジスト膜１４
を除去する。こうして、図３の部分斜視図に示すよう
に、段差部の壁面２２の上に帯状の第２薄膜１３から成
るマイクロブリッジ３０，３１を含むＳＱＵＩＤを得る
ことができる。
【００１６】図４は、本発明の他の実施例であるマイク
ロブリッジの製造方法を示す断面図である。まず、図４
（ａ）において、図１と同様に、Ｓｉ、ＳｉＯ2、サフ
ァイアなどから成る基板１０を用意して、次に、図４
（ｂ）において、Ａｌなどの所定温度で超伝導体になら
ない材料を成膜して厚さ３０００Å程度の第２基板１６
を形成し、次に、図４（ｃ）において、レジスト層１１
を形成する。次に、図４（ｄ）において、たとえばＡｒ
イオンビームエッチングなどのドライエッチングを用い
て、レジスト層１１以外の領域に位置する第２基板１６
を除去した後、レジスト層１１を除去して、図４（ｅ）
に示すように、上面２０、下面２１および壁面２２から
成る段差部が形成される。
ロブリッジの製造方法を示す断面図である。まず、図４
（ａ）において、図１と同様に、Ｓｉ、ＳｉＯ2、サフ
ァイアなどから成る基板１０を用意して、次に、図４
（ｂ）において、Ａｌなどの所定温度で超伝導体になら
ない材料を成膜して厚さ３０００Å程度の第２基板１６
を形成し、次に、図４（ｃ）において、レジスト層１１
を形成する。次に、図４（ｄ）において、たとえばＡｒ
イオンビームエッチングなどのドライエッチングを用い
て、レジスト層１１以外の領域に位置する第２基板１６
を除去した後、レジスト層１１を除去して、図４（ｅ）
に示すように、上面２０、下面２１および壁面２２から
成る段差部が形成される。
【００１７】次に、図４（ｆ）において、上面２０およ
び下面２１の法線方向から、蒸着やスパッタなどを用い
て、Ｎｂなどの超伝導材料を成膜して厚さ２０００Å程
度の第１薄膜１２を形成する。なお、図１の場合と同様
に、第１薄膜１２を基板１０の法線方向から成膜するこ
とによって、上面２０および下面２１の上にのみ形成さ
れ、壁面２２の上には形成されない。次に、図４（ｇ）
において、上面２０および下面２１の法線方向に対して
角度θの方向、たとえばθ＝４５°の方向から、蒸着や
スパッタなどを用いてＮｂなどの超伝導材料を成膜し
て、厚さ２００Å程度の第２薄膜１３を形成する。この
とき、第２薄膜１３を基板１０の法線方向に対して斜め
方向から成膜することによって、第２薄膜１３が上面２
０、下面２１および壁面２２の上に形成される。
び下面２１の法線方向から、蒸着やスパッタなどを用い
て、Ｎｂなどの超伝導材料を成膜して厚さ２０００Å程
度の第１薄膜１２を形成する。なお、図１の場合と同様
に、第１薄膜１２を基板１０の法線方向から成膜するこ
とによって、上面２０および下面２１の上にのみ形成さ
れ、壁面２２の上には形成されない。次に、図４（ｇ）
において、上面２０および下面２１の法線方向に対して
角度θの方向、たとえばθ＝４５°の方向から、蒸着や
スパッタなどを用いてＮｂなどの超伝導材料を成膜し
て、厚さ２００Å程度の第２薄膜１３を形成する。この
とき、第２薄膜１３を基板１０の法線方向に対して斜め
方向から成膜することによって、第２薄膜１３が上面２
０、下面２１および壁面２２の上に形成される。
【００１８】このように、図２で示したように、第１薄
膜１２の膜厚Ｄ１、第２薄膜１３の膜厚Ｄ２、段差部の
高さＤ３を精度よく形成することによって、第２薄膜１
３と第２基板１６とが接する長さＬを高精度で実現する
ことができる。以下、段差部の壁面２２の上にマイクロ
ブリッジを形成するには、図１（ｇ）〜（ｊ）に示した
手順と同様な工程を用いることによって、図３と同様な
ＳＱＵＩＤを得ることができる。
膜１２の膜厚Ｄ１、第２薄膜１３の膜厚Ｄ２、段差部の
高さＤ３を精度よく形成することによって、第２薄膜１
３と第２基板１６とが接する長さＬを高精度で実現する
ことができる。以下、段差部の壁面２２の上にマイクロ
ブリッジを形成するには、図１（ｇ）〜（ｊ）に示した
手順と同様な工程を用いることによって、図３と同様な
ＳＱＵＩＤを得ることができる。
【００１９】図５は、本発明の他の実施例であるマイク
ロブリッジの製造方法を示す断面図である。まず、図５
（ａ）において、図１と同様に、Ｓｉ、ＳｉＯ2、サフ
ァイアなどから成る基板１０を用意して、次に、図５
（ｂ）において、図４と同様なＡｌなどの材料を成膜し
て、厚さ３０００Å程度の第２基板１６を形成し、次
に、図５（ｃ）において、所定幅のレジスト層１１を形
成する。次に、図５（ｄ）において、たとえばＡｒイオ
ンビームエッチングなどのドライエッチングを用いて、
レジスト層１１以外の領域に位置する第２基板１６を除
去した後、レジスト層１１を除去して、図５（ｅ）に示
すように、上面２０、下面２１および壁面２２から成る
段差部が形成される。
ロブリッジの製造方法を示す断面図である。まず、図５
（ａ）において、図１と同様に、Ｓｉ、ＳｉＯ2、サフ
ァイアなどから成る基板１０を用意して、次に、図５
（ｂ）において、図４と同様なＡｌなどの材料を成膜し
て、厚さ３０００Å程度の第２基板１６を形成し、次
に、図５（ｃ）において、所定幅のレジスト層１１を形
成する。次に、図５（ｄ）において、たとえばＡｒイオ
ンビームエッチングなどのドライエッチングを用いて、
レジスト層１１以外の領域に位置する第２基板１６を除
去した後、レジスト層１１を除去して、図５（ｅ）に示
すように、上面２０、下面２１および壁面２２から成る
段差部が形成される。
【００２０】次に、図５（ｆ）において、上面２０およ
び下面２１の法線方向から、蒸着やスパッタなどを用い
て、Ｎｂなどの超伝導材料を成膜して厚さ２０００Å程
度の第１薄膜１２を形成する。なお、第１薄膜１２を基
板１０の法線方向から成膜することによって、上面２０
および下面２１の上にのみ形成され、壁面２２の上には
形成されない。次に、図５（ｇ）において、上面２０お
よび下面２１の法線方向に対して角度θの方向、たとえ
ばθ＝４５°の方向から、蒸着やスパッタなどを用いて
Ｎｂなどの超伝導材料を成膜して、厚さ２００Å程度の
第２薄膜を形成する。このとき第２薄膜１３を斜め方向
から成膜することによって、上面２０、図中右側の下面
２１および壁面２２の上に形成されるとともに、図中左
側の下面２１の上には上面２０の影によって成膜されな
い領域が生ずる。そのため、図５（ｈ）において、図５
（ｇ）での成膜方向に対して反対側の角度φの方向、た
とえばφ＝４５°の方向から、蒸着やスパッタなどを用
いてＮｂなどの超伝導材料を成膜して、厚さ２０００Å
程度の薄膜１７を形成する。こうして、上面２０の上の
第１薄膜１２および第２薄膜１３と、図中左側の下面２
１の上の第１薄膜１２および第２薄膜１３のとの電気的
接続を図ることができる。このようにして図５（ｉ）の
部分斜視図に示すように、図中右側の壁面２２の上に
は、第２薄膜１３のみが形成される。
び下面２１の法線方向から、蒸着やスパッタなどを用い
て、Ｎｂなどの超伝導材料を成膜して厚さ２０００Å程
度の第１薄膜１２を形成する。なお、第１薄膜１２を基
板１０の法線方向から成膜することによって、上面２０
および下面２１の上にのみ形成され、壁面２２の上には
形成されない。次に、図５（ｇ）において、上面２０お
よび下面２１の法線方向に対して角度θの方向、たとえ
ばθ＝４５°の方向から、蒸着やスパッタなどを用いて
Ｎｂなどの超伝導材料を成膜して、厚さ２００Å程度の
第２薄膜を形成する。このとき第２薄膜１３を斜め方向
から成膜することによって、上面２０、図中右側の下面
２１および壁面２２の上に形成されるとともに、図中左
側の下面２１の上には上面２０の影によって成膜されな
い領域が生ずる。そのため、図５（ｈ）において、図５
（ｇ）での成膜方向に対して反対側の角度φの方向、た
とえばφ＝４５°の方向から、蒸着やスパッタなどを用
いてＮｂなどの超伝導材料を成膜して、厚さ２０００Å
程度の薄膜１７を形成する。こうして、上面２０の上の
第１薄膜１２および第２薄膜１３と、図中左側の下面２
１の上の第１薄膜１２および第２薄膜１３のとの電気的
接続を図ることができる。このようにして図５（ｉ）の
部分斜視図に示すように、図中右側の壁面２２の上に
は、第２薄膜１３のみが形成される。
【００２１】以下、図１に示したような２つのマイクロ
ブリッジを有するＳＱＵＩＤを形成する場合、図１
（ｈ）のようなレジスト膜１４の形成工程、図１（ｉ）
に示すようなドライエッチング工程、図１（ｊ）のよう
なレジスト膜１４の除去工程を経ることによって、図５
（ｊ）の平面図に示すようなリングパターンを有し、か
つ２つのマイクロブリッジ３０，３１を含むＳＱＵＩＤ
を得ることができる。
ブリッジを有するＳＱＵＩＤを形成する場合、図１
（ｈ）のようなレジスト膜１４の形成工程、図１（ｉ）
に示すようなドライエッチング工程、図１（ｊ）のよう
なレジスト膜１４の除去工程を経ることによって、図５
（ｊ）の平面図に示すようなリングパターンを有し、か
つ２つのマイクロブリッジ３０，３１を含むＳＱＵＩＤ
を得ることができる。
【００２２】
【発明の効果】以上詳説したように本発明によれば、マ
イクロブリッジのくびれ部の長さが高精度であるマイク
ロブリッジを容易に得ることができる。したがって、こ
のようなマイクロブリッジを用いてジョセフソン接合を
形成する場合、特性の安定化および製造歩留まりの向上
を図ることができる。
イクロブリッジのくびれ部の長さが高精度であるマイク
ロブリッジを容易に得ることができる。したがって、こ
のようなマイクロブリッジを用いてジョセフソン接合を
形成する場合、特性の安定化および製造歩留まりの向上
を図ることができる。
【図１】本発明の一実施例であるマイクロブリッジの製
造方法を示す断面図である。
造方法を示す断面図である。
【図２】本発明に係るマイクロブリッジの部分断面図で
ある。
ある。
【図３】本発明に係るマイクロブリッジ３０，３１を有
するＳＱＵＩＤを示す部分斜視図である。
するＳＱＵＩＤを示す部分斜視図である。
【図４】本発明の他の実施例であるマイクロブリッジの
製造方法を示す断面図である。
製造方法を示す断面図である。
【図５】本発明の他の実施例であるマイクロブリッジの
製造方法を示す断面図である。
製造方法を示す断面図である。
【図６】従来のマイクロブリッジの一例を示す部分斜視
図であり、図６（ａ）は定膜厚型、図６（ｂ）は膜厚変
化型である。
図であり、図６（ａ）は定膜厚型、図６（ｂ）は膜厚変
化型である。
１０ 基板 １１，１４ レジスト膜 １２ 第１薄膜 １３ 第２薄膜 １６ 第２基板 １７ 薄膜 ２０ 上面 ２１ 下面 ２２ 壁面 ３０，３１ マイクロブリッジ
Claims (2)
- 【請求項１】 高さが異なる上面および下面と、前記上
面と前記下面とを連結する壁面とから成る段差部を有す
る基板上に形成されるマイクロブリッジであって、 前記上面に成膜された薄膜と前記下面に成膜された薄膜
とを接続するように、前記壁面の上に形成されているこ
とを特徴とするマイクロブリッジ。 - 【請求項２】 基板上に、高さが異なる上面および下面
と、前記上面と前記下面とを連結する壁面とから成る段
差部を形成する工程と、 前記上面および前記下面の上に、基板法線方向から第１
薄膜を成膜する工程と、 前記上面および前記下面の上に形成された第１薄膜の上
ならびに前記壁面の上に、基板法線方向に対して斜め方
向から第２薄膜を成膜する工程と、 前記壁面上の第２薄膜を帯状に形成する工程とを含むこ
とを特徴とするマイクロブリッジの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06177441A (ja) | 1992-12-09 | 1992-12-09 | マイクロブリッジおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06177441A (ja) | 1992-12-09 | 1992-12-09 | マイクロブリッジおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177441A true JPH06177441A (ja) | 1994-06-24 |
Family
ID=18223719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06177441A (ja) | 1992-12-09 | 1992-12-09 | マイクロブリッジおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177441A (ja) |
-
1992
- 1992-12-09 JP JP43A patent/JPH06177441A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454522A (en) | Microbridge superconducting device having support with stepped parallel surfaces | |
| CN114256407B (zh) | 相互并联的两个约瑟夫森结及量子比特装置的制备方法 | |
| US4145459A (en) | Method of making a short gate field effect transistor | |
| US11094873B2 (en) | Transmon qubits with self defined junctions | |
| JPH0444438B2 (ja) | ||
| JP3568547B2 (ja) | ジョセフソン接合構造体 | |
| JPH06177441A (ja) | マイクロブリッジおよびその製造方法 | |
| KR100264006B1 (ko) | 고온초전도 조셉슨소자의 제조방법 | |
| US4264916A (en) | Semiconductor barrier Josephson junction | |
| JP2526402B2 (ja) | 超伝導ジョセフソン素子の製造方法 | |
| Blamire et al. | A new self-aligning process for whole-wafer tunnel junction fabrication | |
| JPH055192B2 (ja) | ||
| JP2761504B2 (ja) | 酸化物超伝導デバイスおよびその製造方法 | |
| JPH0234195B2 (ja) | ||
| JPS6257262A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JP3084045B2 (ja) | ジョセフソン素子 | |
| JPH02189923A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6156476A (ja) | ジヨセフソン接合素子 | |
| JPH0481876B2 (ja) | ||
| JPH04137682A (ja) | 超電導素子の製造方法 | |
| JPS6147680A (ja) | ジヨセフソン接合素子の作製方法 | |
| JPH03225974A (ja) | 超伝導素子の製造加工方法 | |
| JPH02192774A (ja) | 準平面型ジョセフソン接合素子 |