KR100264006B1 - 고온초전도 조셉슨소자의 제조방법 - Google Patents

고온초전도 조셉슨소자의 제조방법 Download PDF

Info

Publication number
KR100264006B1
KR100264006B1 KR1019930025721A KR930025721A KR100264006B1 KR 100264006 B1 KR100264006 B1 KR 100264006B1 KR 1019930025721 A KR1019930025721 A KR 1019930025721A KR 930025721 A KR930025721 A KR 930025721A KR 100264006 B1 KR100264006 B1 KR 100264006B1
Authority
KR
South Korea
Prior art keywords
manufacturing
mask
thin film
substrate
mgo substrate
Prior art date
Application number
KR1019930025721A
Other languages
English (en)
Other versions
KR950015841A (ko
Inventor
박찬훈
홍진표
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1019930025721A priority Critical patent/KR100264006B1/ko
Priority to US08/345,179 priority patent/US5599465A/en
Priority to DE69408285T priority patent/DE69408285T2/de
Priority to EP94308812A priority patent/EP0655789B1/en
Priority to JP6295312A priority patent/JP2994560B2/ja
Publication of KR950015841A publication Critical patent/KR950015841A/ko
Application granted granted Critical
Publication of KR100264006B1 publication Critical patent/KR100264006B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H10N60/0941—Manufacture or treatment of Josephson-effect devices comprising high-Tc ceramic materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/725—Process of making or treating high tc, above 30 k, superconducting shaped material, article, or device
    • Y10S505/728—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Weting (AREA)

Abstract

본 발명은 고온초전도 조셉슨소자의 제조방법에 관한 것으로, 좀더 상세하게는 MgO기판위에 HMDS를 코팅시킨 후, 포토리소그래피공정을 이용하여 P/R 마스크를 제작하는 단계; 상기 P/R 마스크를 UV에 노광시켜 현상시킨 후, 산을 이용한 수용액에 침지시켜 MgO기판의 소정부를 화학적 에칭시키는 단계; 및 아세톤 처리공정을 이용하여 여분의 P/R을 제거한 다음 스퍼터링법을 이용하여 YBCO박막을 증착시키는 단계로 이루어져 소자제작이 용이하고 대면적 에칭이 가능한 고온초전도 조셉슨소자의 제조방법에 관한 것이다.

Description

고온초전도 조셉슨소자의 제조방법
제1도는 종래의 고온초전도 조셉슨소자의 제조공정을 개략적으로 나타낸 도면이고,
제2도는 본 발명의 고온초전도 조셉슨소자의 제조공정을 나타낸 도면이며,
제3(a), (b) 및 (c)도는 P/R두께가 각각 1.8㎛, 1.0㎛ 및 0.28㎛인 경우의 스텝-에지구조의 광학현미경 사진이고,
제4도는 HMDS를 코팅시킨 후 MgO기판을 에칭한 상태의 고온초전도 조셉슨소자의 광학현미경 사진이며,
제5도는 본 발명의 스텝-에지형 조셉슨소자의 일예를 나타낸 광학현미겨 사진이고,
제6도는 본 발명의 스텝-에지형 조셉슨소자의 전류-전압특성을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
11 : MgO 기판 12 : HMDS
13 : P/R(photoresist) 14 : YBCO 박막
본 발명은 고온초전도 조셉슨소자(Josephson device)의 제조방법에 관한 것으로, 좀 더 상세하게는 스텝-에지형(step-edge) 조셉슨소자의 제작에 있어 가장 중요한 기판스텝의 제작시 이온밀링법(ion milling), 스퍼터링법(sputtering)등을 사용하지 않고, 인산과 황산을 이용한 화학적 에칭법을 이용하여 스텝을 제작하므로써 소자제작이 용이하고 대면적 에칭이 가능한 고온초전도 조셉슨소자의 제조방법에 관한 것이다.
고온 초전도체가 발견된 이래 지금까지 여러가지 형태의 조셉슨 소자의 제작이 수행되고 있다. 그러나, 고온 초전도체는 금속계 초전도체에 비해 결정화 온도가 높고 결정이방성이 있으며 코히어런스 길이(coherence length)가 짧아 양질의 접합소자를 제작하기는 상당히 곤란하다. 이에 따라 YBCO(YBaCuOy)박막의 결정입계를 이용하는 브릿지(Bridge)형 조셉슨접합이 연구되고 있지만, 재료의 특성상 접합위치, 크기, 특성들의 제어가 대단히 어렵다.
한편, 최근에는 세계 각지에서 약결합(weak link)을 인공적으로 제작하는 것이 시도되고 있는데, 이러한 것들에는 기판에 계단을 만들어 결정입계(grain boundary)가 형성되는 위치를 제어하는 스텝-에지법, 결정방향을 다소 차이나도록 한 바이-크리스탈법(Bi-crystal), 버퍼층(buffer layer)을 이용해 결정방향을 45°회전시킨 바이-에피텍셜법(Bi-epitaxial)등이 있다.
상술한 형태의 접합중 스텝-에지접합은 다른 형태의 접합과는 달리 제작이 비교적 용이한 것으로 알려져 있어 현재 이에 대한 연구가 활발히 진행되고 있다. 즉 이러한 형태의 접합은 제1도에 도시된 바와 같이 통상 기판에 경사도가 45°이상되는 날카로운 스텝을 형성시킨 후, 상기 스텝위에 YBCO박막을 에피텍셜하게 입히게 되면 스텝-에지부분에 각각 결정입계가 생성되어 제조된 것이다.
그러나, 이러한 경우, 현재 대다수의 연구자가 스텝-에지접합의 기판제작에 이온밀링법, 스퍼터링법등을 주로 사용하고 있어 장비 자체가 고가이며 대량 생산과 재현성에 문제가 있어 실용화에 장애요인으로 지적되는 문제가 있었다.
따라서, 본 발명의 목적은 상기 문제점을 해결할 뿐만 아니라 제작이 용이하고 실용화시에 대면적 에칭이 가능한 잇점이 있는 개선된 고온초전도 조셉슨소자의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 고온초전도 조셉슨소자의 제조방법은, MgO기판위에 HMDS(Hexamethyldisilazane)를 코팅시킨 후, 포토리소그래피공정을 이용하여 P/R 마스크를 제작하는 단계; 상기 P/R마스크를 UV에 노광시켜 현상시킨 후, 산을 이용한 수용액에서 MgO기판의 소정부를 화학적 에칭시키는 단계; 및 아세톤 처리공정을 이용하여 여분의 P/R을 제거한 다음 스퍼터링법을 이용하여 YBCO박막을 증착시키는 단계로 이루어진다.
이하 본 발명의 구성을 첨부된 도면을 참조하여 좀 더 상세히 설명하면 다음과 같다.
스텝-에지형 접합소자는 전술한 바와 같이 통상 기판에 경사도가 45°이상되는 날카로운 스텝을 형성시킨 후, 상기 스텝위에 YBCO박막을 에피텍셜하게 입혀서 스텝-에지부분에 각각 결정입계를 생성시켜서 제조되었는데, 이 경우 스텝-에지접합의 기판제작시 이온밀링법, 스퍼터링법등을 사용해야 하기 때문에 장비 자체에 소요되는 비용, 대량 생산 및 재현성에 문제가 있어 실용화에 장애요인으로 지적되었다.
본 발명자는 이러한 문제점을 개선하여 스텝-에지형 접합소자에 있어서 가장 중요한 기판의 스텝제작시 이온 밀링법, 스퍼터링법등을 사용하지 않고, 인산과 황산을 이용한 화학적 에칭법을 이용하여 스텝을 제작하여 스텝-에지형 조셉슨소자를 제작하게 된 것이다.
본 발명자는 또한 화학적 에칭에 의한 MgO기판의 스텝제작 공정에 따른 기울기등의 접합 제작에 관한 기본적인 연구와 스텝-에지를 이용한 소자의 특성연구를 행하였다. 따라서, 본 발명은 특히 스텝-에지형 조셉은 접합소자로서 미소 자계 검출소자인 직류 초전도 양자간섭소자(DC-SQUID)와 마이크로파 및 밀리미터파 검출기 등 조셉슨 접합효과를 이용한 모든 소자에 응용이 가능한 것이다.
제2도는 본 발명의 고온초전도 조셉슨소자의 제조공정을 나타낸 도면으로서, 부호 11은 MgO 기판, 12는 HMDS, 13은 P/R, 14는 YBCO 박막을 나타낸다.
상기 도면을 참조하여 본 발명의 고온초전도 조셉슨소자의 제조공정을 설명하면, YBCO계 고온초전도 박막을 이용하여 스텝-에지형 조셉슨 소자를 제작하기 위해 먼저 MgO 단결정기판(11)을 에칭하여 스텝을 제작한다. 여기서 기판(11)은 고주파소자에 적합한 MgO단결정 기판이 통상 사용된다. 상기 기판(11)위에 HMDS(12)를 스핀 코터(spin coater)로 코팅시킨 후, 표준 포토리소그래피(standard photolithography)방법으로 P/R 마스크(13)를 제작하고 그 위에 UV를 노광시켜 상기 P/R 마스크(13)를 현상시킨다. 이때 MgO기판위에 HMDS를 코팅시키는 이유는 에칭시에 에칭면에 나타나는 리플현상을 없애기 위해서이다.
그 다음, 상기 MgO기판(11)을 산(인산+황산)수용액에 넣어 MgO기판의 절반을 에칭하고, 최종적으로 남아있는 P/R을 아세톤으로 제거한다. 이때 에칭제로 사용되는 인산과 황산은 약 20:1정도의 부피비를 가지는 것이 바람직하다.
전술한 바와 같이 일반적으로 산을 이용해 MgO기판을 에칭할 경우에는 스텝의 기울기가 완만하여 조셉슨 접합을 제조하기 어렵다. 본 발명은 이러한 문제점을 해결하기 위해 P/R의 노광조건과 현상조건 그리고 두께를 변화시키고 있다.
상기 화학적 에칭법으로 스텝을 제작한 MgO기판을 스퍼터링하기 전 900∼1100℃, 2시간동안 산소 분위기로 열처리한다. MgO기판 위에 탈축 RF 마그네트론 스퍼터링법(off-axis RF magnetron sputtering)을 이용하여 인-시투(in-situ)상태로 YBCO박막(14)을 증착시킨다.
상기 스텝이 형성된 MgO기판(11)위에 초전도박막(YBCO계, 14)을 2500∼3000Å정도 증착시킨 다음, 포토리소그래피 공정으로 원하는 패턴을 형성시켜 인산수용액으로 패터닝시킨다. 이때, 언더컷팅(undercutting)효과에 의한 마이크로브릿지(microbridge)등 미세부분이 파괴되지 않도록 주의해야 한다.
이하 실시예를 통하여 본 발명을 좀 더 상세히 설명하지만, 이것이 본 발명의 범주를 한정하는 것은 아니다.
[실시예 1]
먼저 MgO단결정(100)기판의 소정부를 에칭하여 스텝을 제작하였다. 상기 기판위에 HMDS를 스핀 코터로 코팅시킨 후, 표준 포토리소그래피 공정으로 P/R 마스크를 제작하고 그 위에 UV를 노광시켜 상기 P/R 마스크를 현상시켰다. 한편, 산을 이용해 MgO기판을 에칭할 경우에는 스텝의 기울기가 완만하여 조셉슨 접합을 제조하기 어렵기 때문에 P/R의 노광조건과 현상조건 그리고 두께를 변화시켰으며, 상기 P/R(Shipery AZ-1350J)의 노광 및 현상조건을 하기 표 1에 기재하였다.
[표 1]
P/R의 노광 및 현상조건
그후, 상기 MgO기판을 20ml 인산과 1ml 황산으로 이루어진 수용액에 넣어 MgO기판의 절반을 에칭시킨 다음 최종적으로 남아있는 P/R을 아세톤으로 제거하였다.
화학적 에칭법으로 스텝을 제작한 MgO기판을 스퍼터링하기 전, 약 1000℃, 2시간동안 산소분위기로 열처리하였다. 그후 상기 MgO기판위에 탈축 RF 마그네트론 스퍼터링법을 이용하여 인-시투 상태로 2500Å정도로 YBCO박막을 증착시킨 다음 포토리소그래피 공정으로 원하는 패턴을 형성시켜 6%의 인산 수용액으로 패터닝시켰다. 상기 YBCO박막의 제조조건은 하기 표 2와 같다.
[표 2]
YBCO박막의 제조조건
이상의 제작공정으로 현재까지 브릿지(bridge)의 폭이 약 5㎛정도의 것까지 얻을 수 있었다.
제3도∼제6도를 통하여 본 발명의 스텝-에지형 조셉슨 접합소자의 특성을 살펴보면, 제3(a)∼(c)도는 각각 1.8㎛, 1㎛ 및 0.28㎛의 P/R두께에 따른 스텝-에지형 구조를 나타낸 것이다. 즉 P/R의 두께가 1.8㎛ 또는 1.0㎛일때 보다 0.28㎛인 경우에 스텝-에지의 기울기가 좀 더 급격해짐을 알 수 있다. 이와같이 스텝-에지, 즉 경계면의 기울기가 급격한 이유는 P/R은 MgO기판보다도 에칭속도가 훨씬 작으므로 0.28㎛정도의 두께만으로도 기판 에칭후에 거의 대부분의 P/R이 균일하게 MgO기판위에 남아있기 때문이다.
한편, 에칭면에서의 리플현상을 없애기 위해 HMDS를 스핀코터로 상온에서 코팅하였다. 제4도는 HMDS를 코팅시킨 후 MgO기판을 에칭한 상태의 고온초전도 조셉슨소자의 광학현미경 사진으로서, 에칭면에서의 리플현상이 대폭 개선되었음을 알 수 있다.
제5도는 본 발명의 스텝-에지형 조셉슨소자의 일예를 나타낸 것으로, 측정한 소자인 DC-SQUID의 광학 현미경사진이다.
제6도는 본 발명의 스텝-에지형 조셉슨소자를 T=12.5K에서의 전류-전압특성을 나타낸 그래프로서, 상기 그래프에서의 IC및 JC로 보아 약 결합이 이루어지고 있음을 알 수 있다.
그러므로, 본 발명은 이온밀링법, 스퍼터링법등을 사용하지 않고, 산을 이용한 화학적 에칭법으로 소자를 제작하였기에 소자제작이 용이하고, 집적회로등을 고려할 때 대면적 에칭이 가능하다. 또한, 기판위에 HMDS를 코팅시켰기 때문에 에칭시에 에칭면에서 흔히 나타나는 리플현상을 대폭 개선시킬 수 있는 잇점이 있는 것이다.

Claims (4)

  1. MgO기판위에 HMDS를 코팅시킨 후, 포토리소그래피공정을 이용하여 P/R 마스크를 제작하는 단계; 상기 P/R 마스크를 UV에 노광시켜 현상시킨 후, 산을 이용한 수용액에 침지시켜 MgO기판의 소정부를 화학적 에칭시키는 단계; 및 아세톤 처리공정을 이용하여 여분의 P/R을 제거한 다음 스퍼터링법을 이용하여 YBCO박막을 증착시키는 단계로 이루어지는 것을 특징으로 하는 고온초전도 조셉슨소자의 제조방법.
  2. 제1항에 있어서, 상기 화학적 에칭단계에서 사용된 수용액이 인산 및 황산으로 이루어진 수용액인 것을 특징으로 하는 고온초전도 조셉슨소자의 제조방법.
  3. 제2항에 있어서, 상기 수용액에서 인산과 황산의 부피비가 약 20 대 1을 이루는 것을 특징으로 하는 고온초전도 조셉슨소자의 제조방법.
  4. 제1항에 있어서, 상기 YBCO박막의 두께가 약 2500∼3000Å인 것을 특징으로 하는 고온초전도 조셉슨소자의 제조방법.
KR1019930025721A 1993-11-29 1993-11-29 고온초전도 조셉슨소자의 제조방법 KR100264006B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019930025721A KR100264006B1 (ko) 1993-11-29 1993-11-29 고온초전도 조셉슨소자의 제조방법
US08/345,179 US5599465A (en) 1993-11-29 1994-11-28 Method for producing high-temperature superconducting Josephson devices
DE69408285T DE69408285T2 (de) 1993-11-29 1994-11-29 Verfahren zur Herstellung von supraleitenden Josephson Hochtemperaturanordnungen
EP94308812A EP0655789B1 (en) 1993-11-29 1994-11-29 Method of producing high-temperature superconducting Josephson devices
JP6295312A JP2994560B2 (ja) 1993-11-29 1994-11-29 高温超伝導ジョセフソン素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025721A KR100264006B1 (ko) 1993-11-29 1993-11-29 고온초전도 조셉슨소자의 제조방법

Publications (2)

Publication Number Publication Date
KR950015841A KR950015841A (ko) 1995-06-17
KR100264006B1 true KR100264006B1 (ko) 2000-08-16

Family

ID=19369275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025721A KR100264006B1 (ko) 1993-11-29 1993-11-29 고온초전도 조셉슨소자의 제조방법

Country Status (5)

Country Link
US (1) US5599465A (ko)
EP (1) EP0655789B1 (ko)
JP (1) JP2994560B2 (ko)
KR (1) KR100264006B1 (ko)
DE (1) DE69408285T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917728B1 (ko) 2002-01-22 2009-09-15 도쿄엘렉트론가부시키가이샤 기판처리장치 및 기판처리방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI111198B (fi) * 1993-12-27 2003-06-13 Sumitomo Electric Industries Menetelmä portaan muodostamiseksi substraatin kasvatuspinnalle oksidisuprajohdetta käyttävää suprajohtavaa laitetta varten sekä menetelmä porrastyyppisen Josephson-liitoslaitteen valmistamiseksi
JP3392653B2 (ja) * 1996-09-02 2003-03-31 財団法人国際超電導産業技術研究センター 酸化物超電導体ジョセフソン接合素子及びその製造方法
WO1998033665A1 (en) * 1997-02-03 1998-08-06 The Trustees Of Columbia University In The City Of New York Formation of superconducting devices using a selective etching technique
DE19808778C2 (de) * 1998-03-03 1999-12-09 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines ABO¶3¶-Substrates mit einer Stufe
CN102738381A (zh) * 2012-07-11 2012-10-17 南京大学 一种高温超导Josephson双晶结的制备方法
KR102611656B1 (ko) * 2016-08-30 2023-12-08 삼성에스디아이 주식회사 이차 전지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015055B2 (ja) * 1976-09-06 1985-04-17 富士写真フイルム株式会社 マスク画像の形成方法
US4106975A (en) * 1977-06-30 1978-08-15 International Business Machines Corporation Process for etching holes
JPH0323684A (ja) * 1989-06-20 1991-01-31 Shimadzu Corp ジョセフソン接合素子
US5196395A (en) * 1991-03-04 1993-03-23 Superconductor Technologies, Inc. Method for producing crystallographic boundary junctions in oxide superconducting thin films
JPH05251771A (ja) * 1991-12-02 1993-09-28 Sumitomo Electric Ind Ltd 人工粒界型ジョセフソン接合素子およびその作製方法
JPH0685337A (ja) * 1992-09-02 1994-03-25 Fuji Electric Co Ltd 段差型ジョセフソン素子の製造方法
EP0612114B1 (en) * 1993-02-15 1997-05-14 Sumitomo Electric Industries, Ltd. Method for forming a patterned oxide superconductor thin film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917728B1 (ko) 2002-01-22 2009-09-15 도쿄엘렉트론가부시키가이샤 기판처리장치 및 기판처리방법

Also Published As

Publication number Publication date
JPH0923029A (ja) 1997-01-21
KR950015841A (ko) 1995-06-17
DE69408285T2 (de) 1998-07-09
EP0655789B1 (en) 1998-01-28
US5599465A (en) 1997-02-04
DE69408285D1 (de) 1998-03-05
JP2994560B2 (ja) 1999-12-27
EP0655789A1 (en) 1995-05-31

Similar Documents

Publication Publication Date Title
CN112885952B (zh) 约瑟夫森参量放大器及其制备方法
CN114256407B (zh) 相互并联的两个约瑟夫森结及量子比特装置的制备方法
US5411937A (en) Josephson junction
CN117998973A (zh) 制造约瑟夫森结的方法
KR100264006B1 (ko) 고온초전도 조셉슨소자의 제조방법
US4409262A (en) Fabrication of submicron-wide lines with shadow depositions
Wendt et al. YBa2Cu3O7 nanobridges fabricated by direct‐write electron beam lithography
KR100513963B1 (ko) 고온초전도 선천성 조셉슨접합을 이용한 초전도 양자간섭소자 제조 방법
JP2682136B2 (ja) ジョセフソン素子の製造方法
CN111584707A (zh) 一种用于snspd器件纳米线结构的双层胶剥离方法
JPH0217684A (ja) 超電導センサ及びその製造方法
US4996191A (en) Method for etching superconductor materials
US3450534A (en) Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate
JPH0378675A (ja) Ｓｑｕｉｄ素子
KR0149993B1 (ko) 초전도 회로기판의 제조방법
JPH05206532A (ja) ジョセフソン素子の製造方法
JP2000195837A (ja) 微細加工方法、磁気力顕微鏡用プローブおよび電場センサ
JPS6420677A (en) Manufacture of josephson junction
CN117706863A (zh) 光刻胶掩膜及其制造方法、金属结构的制造方法
JPS59101884A (ja) 薄膜ポイントコンタクト素子の製造方法
KR100416755B1 (ko) 갈륨 도핑 ybco 격벽을 이용한 사면구조 고온 초전도 죠셉슨 접합 구조체 및 그 제조방법
JPH03104177A (ja) Ｓｑｕｉｄ素子
KR100480743B1 (ko) 고주파 플라즈마를 이용한 사면구조 고온 초전도 죠셉슨 접합구조체의 제조 방법
JPS6256676B2 (ko)
JPS62162326A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 14

EXPY Expiration of term