CN112885952B - 约瑟夫森参量放大器及其制备方法 - Google Patents

约瑟夫森参量放大器及其制备方法 Download PDF

Info

Publication number
CN112885952B
CN112885952B CN202110191259.9A CN202110191259A CN112885952B CN 112885952 B CN112885952 B CN 112885952B CN 202110191259 A CN202110191259 A CN 202110191259A CN 112885952 B CN112885952 B CN 112885952B
Authority
CN
China
Prior art keywords
electron beam
material layer
bottom electrode
layer
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110191259.9A
Other languages
English (en)
Other versions
CN112885952A (zh
Inventor
宋鹏涛
宋小会
相忠诚
郭学仪
王战
郑东宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN202110191259.9A priority Critical patent/CN112885952B/zh
Publication of CN112885952A publication Critical patent/CN112885952A/zh
Application granted granted Critical
Publication of CN112885952B publication Critical patent/CN112885952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明提供一种制备约瑟夫森参量放大器的方法,其包括:在衬底的第一部分上沉积底电极材料层,使用电子束曝光技术在底电极材料层上形成电容底电极、磁通偏置和泵浦输入线以及电子束套刻标记;在底电极材料层上,沉积介质材料层,使用电子束曝光技术在介质材料层上形成电容介质层;在电容介质层上制备电容上电极,其中使用电子束曝光技术定义电容上电极的形状;在衬底的第二部分上制备超导量子干涉器;其中,底电极材料层选用与衬底原子序数差距较大以使得底电极材料层与衬底在扫描电镜下能够区分的超导材料。

Description

约瑟夫森参量放大器及其制备方法
技术领域
本申请总体上涉及微纳加工和小信号探测领域,更特别地,涉及到一种多层结构约瑟夫森参量放大器及其制备方法。
背景技术
约瑟夫森参量放大器是一种低噪声的前置放大器,可以用来压缩噪声,实现量子比特的单发测量,用于探测暗物质等。对于宽带宽的约瑟夫森参量放大器的设计,有两种技术方案,一种是阻抗变换式(J.Y.Mutus,et.al.2014Appl.Phys.Lett.104,263513),另一种是外部阻抗引入虚部改变增益带宽的关系(Tanay Roy,et.al.2015Appl.Phys.Lett.107,262601)。无论哪种设计,只要涉及到有额外介质层的平板电容器,都会涉及到多层结构制备。
现有的多层结构制备工艺一般以蓝宝石或者硅为衬底,除了制作约瑟夫森结采用电子束曝光以外,其余的工艺步骤均采用光刻。传统的光刻技术的工艺流程是通过掩膜制作工艺将二维图形刻录到掩膜版上,再由光学曝光把掩膜版上的图形转移到光刻胶上,经过曝光显影之后,光刻胶上就再现了掩膜版上的图形,然后再用光刻胶做掩膜将图形转移到下一层衬底材料上。由以上工艺流程可知,传统的光刻技术存在步骤多,流程繁琐等问题。同时由于光刻技术的分辨率受光波长的限制,光刻结构精度不够,器件成品率低。
发明内容
鉴于现有工艺中存在的问题,本发明提供了一种步骤精简,器件结构精度高,样品成品率高的制备方法。本发明提供了一种制备约瑟夫森参量放大器的方法,其包括:
步骤1:在衬底的第一部分上沉积底电极材料层,使用电子束曝光技术在所述底电极材料层上形成电容底电极、磁通偏置和泵浦输入线以及电子束套刻标记;
步骤2:在所述底电极材料层上,沉积介质材料层,使用电子束曝光技术在所述介质材料层上形成电容介质层;
步骤3:在所述电容介质层上制备电容上电极,其中使用电子束曝光技术定义电容上电极的形状;
步骤4:在所述衬底的第二部分上制备超导量子干涉器,所述超导量子干涉器包括两个约瑟夫森结,每个约瑟夫森结包括第一超导膜、绝缘层和第二超导膜,其中使用电子束曝光技术定义约瑟夫森结的形状,并且所述电容上电极连接到所述第一超导膜;
其中,所述底电极材料层选用与所述衬底原子序数差距较大以使得所述底电极材料层与所述衬底在扫描电镜下能够区分的超导材料。
优选地,所述步骤1还包括:在所述底电极材料层上旋涂电子束胶,使用电子束曝光定义出电容底电极、磁通偏置和泵浦输入线以及电子束套刻标记的图案,显影后使用反应离子刻蚀转移图案至底电极材料层,然后去除电子束胶。
优选地,所述步骤2还包括:在所述介质材料层上旋涂电子束胶,使用电子束曝光定义出电容介质层的图案,显影后使用反应离子刻蚀转移图案至介质材料层,然后去除电子束胶。
优选地,所述步骤3还包括:旋涂双层电子束胶,下层胶的灵敏度大于上层胶的灵敏度,使用电子束曝光定义出电容上电极的形状,显影后镀上电极材料层,然后剥离电子束胶,形成电容上电极。
优选地,所述步骤4还包括旋涂双层电子束胶,下层胶的灵敏度大于上层胶的灵敏度,使用电子束曝光定义出约瑟夫森结的形状,显影后倾斜蒸镀第一层超导膜,氧化形成绝缘层,然后垂直蒸镀第二层超导膜,最后剥离电子束胶。
优选地,所述底电极材料层的超导材料是铌或钽。
优选地,步骤1-3中的电子束曝光为大束流曝光,曝光电流在50nA-80nA范围内,步骤4中的电子束曝光为小束流曝光,曝光电流在100pA-500pA范围内。
优选地,所述衬底为蓝宝石衬底或者高阻硅衬底。
优选地,所述高阻硅衬底需要用氨水和双氧水1比1的混合溶液去除有机物质,并使用10%氢氟酸去除二氧化硅层。
优选地,所述电容上电极的厚度大于所述电容介质层的厚度。
优选地,所述第一超导膜的材料是铝,所述绝缘层材料是氧化铝,以及所述第二超导膜的材料是铝,形成铝-氧化铝-铝的约瑟夫森结。
优选地,可以采用磁控溅射、电子束蒸发或者热蒸发的方法沉积底电极材料层。
优选地,所述步骤1还包括在所述底电极材料层上形成信号传输线的中心导体,所述步骤2还包括在所述信号传输线的中心导体上方制备阻抗变换器介质层,以及所述步骤3还包括在所述阻抗变换器介质层上方制备阻抗变换器上电极。
本发明还提供一种采用上述制备方法制备的约瑟夫森参量放大器,其包括:在衬底上的电容、超导量子干涉器以及磁通偏置和泵浦输入线。
采用上述方法制备约瑟夫森参量放大器,可以将电子束套刻标记和电容底电极一起制作在底电极材料层上,不用额外镀一层金来作为标记,可以省略工艺流程步骤精简,且全部步骤采用电子束曝光技术,使得器件结构精度高、成品率高、性能好。
附图说明
图1是常见的阻抗变换式约瑟夫森参量放大器的示意性电路图。
图2(a)是根据本发明的平板电容三层结构的示意性剖面图。
图2(b)是根据本发明的约瑟夫森结的示意性剖面图。
图2(c)是根据本发明的阻抗变换器的示意性剖面图。
图3(a)-图3(d)是根据本发明的制备阻抗变换器、电容以及磁通偏置和泵浦输入线的工艺流程图。
图4(a)-图4(d)是双角度蒸发制备约瑟夫森结的工艺流程图。
图5是用本发明的方法制备的约瑟夫森参量放大器的增益参数示意图。
具体实施方式
为了使本发明的目的、技术方案以及优点更加清楚明白,下面将结合附图通过具体实施例对本发明作进一步详细说明。应当注意,本发明给出的实施例仅用于说明,而不限制本发明的范围。
图1是常见的阻抗变换式约瑟夫森参量放大器的示意性电路图。阻抗变换式约瑟夫森参量放大器包括阻抗变换器103、电容101、超导量子干涉器(SQUID)102,其由两个并联连接的约瑟夫森结组成、以及磁通偏置和泵浦输入线104。阻抗变换器103的第一端用于接收待放大的信号,并输出放大后的信号,阻抗变换器103的第二端与电容101的第一端和超导量子干涉器102的第一端连接;磁通偏置和泵浦输入线104的第一端用于接收磁通偏置信号和泵浦输入信号,电容101、超导量子干涉器102以及磁通偏置和泵浦输入线104的第二端连接到地端GND;其中,超导量子干涉器102与磁通偏置和泵浦输入线104互感连接。待放大的信号从阻抗变换器103的第一端输入,经过阻抗变换器103进入电容101和超导量子干涉器102。磁通偏置信号和泵浦输入信号从磁通偏置和泵浦输入线104的第一端输入到磁通偏置和泵浦输入线104中,其中磁通偏置信号用于偏置超导量子干涉器102,调节超导量子干涉器102的等效电感,使约瑟夫森参量放大器工作在需要放大的微波频率,而泵浦输入信号用于给超导量子干涉器102提供能量。最后放大后的信号经由阻抗变换器103的第一端输出。根据本发明的实施例,阻抗变换器103、电容101、超导量子干涉器102、以及磁通偏置和泵浦输入线104都可以集成在芯片上。应当注意,阻抗变换器103仅用于增大约瑟夫森参量放大器的带宽,在实际应用中可以省略。
图2(a)是根据本发明的平板电容三层结构的示意性剖面图。电容101包括层叠的电容底电极203、电容介质层202以及电容上电极201。其中,电容底电极203生长在衬底(未示出)上,电容底电极203的材料选用与衬底原子序数差距较大的超导材料,使得电容底电极203与衬底在扫描电镜(SEM)下可以良好地区分。电容底电极203的材料可以包括但不限于铌或钽。电容介质层202设置在电容底电极203上方,电容介质层202根据所需电容的大小,而选用介电常数合适的材料以及合适的厚度,使得不会因为电容介质层202太薄而导致电容泄露或者太厚难以刻蚀。电容介质层202的材料可以包括但不限于非晶硅或晶体硅。电容上电极201设置在电容介质层202上方,电容上电极201可选用能导电的超导金属材料,包括但不限于铝、铌或钽。
图2(b)是根据本发明的约瑟夫森结的示意性剖面图。约瑟夫森结包括层叠的第一层超导膜204、绝缘层205以及第二层超导膜206,形成超导体-绝缘体-超导体的结构,简称SIS。其中,第一层超导膜204生长在衬底上,优选地,第一层超导膜204选用铝材料;绝缘层205设置在第一层超导膜204上方,优选地,绝缘层205选用氧化铝材料;第二层超导膜206设置在绝缘层205上方,优选地,第二层超导膜206选用铝材料;使得可以在衬底上形成Al-AlOx-Al的约瑟夫森结。但本发明不以此为限,根据本发明的其他实施例,也可以采用Nb-AlOx-Nb的约瑟夫森结。应当注意,虽然在图2b中示出的约瑟夫森结的第二层超导膜206为拱形结构,但在实际应用中,不限制三层膜的形状,只要能形成超导体-绝缘体-超导体的三层结构即可。
图2(c)是根据本发明的阻抗变换器的示意性剖面图。阻抗变换器103通常由许多个电容组成,图2(c)中以4个电容示意性示出阻抗变换器103的三层结构,但本发明不以此为限,在实际应用中根据需要可以使用更多或更少数量的电容。阻抗变换器103包括层叠的信号传输线的中心导体209、阻抗变换器介质层208以及阻抗变换器上电极207。其中信号传输线的中心导体209生长在衬底上,其材料与电容底电极203的材料一致。阻抗变换器介质层208设置在信号传输线的中心导体209上方,阻抗变换器介质层208的材料和厚度与电容介质层202的材料和厚度一致。阻抗变换器上电极207设置在阻抗变换器介质层208上方,其材料与电容上电极201的材料一致。
以下,将结合具体实施例以及附图3(a)至4(d)对本发明的多层结构约瑟夫森参量放大器的制备方法进行详细描述。在该实施例中,为了便于理解,包括对阻抗变换器103的制备,但本发明不以此为限,实际应用中可以根据需要省略阻抗变换器103。
本方法的具体实施步骤如下:
步骤(1):如图3(a)所示,准备好衬底301,衬底可以是蓝宝石衬底或者高阻硅衬底。如果选用高阻硅衬底,则用氨水和双氧水1比1的混合液清洗去掉有机物质,然后用10%氢氟酸去除掉损耗较大的二氧化硅层。如果选用蓝宝石衬底,则不需要额外处理。
步骤(2):如图3(b)所示,在步骤(1)中已经处理或者准备好的衬底301上,制作底电极材料层。采用磁控溅射镀铌膜并干刻的方法制作信号传输线的中心导体302、电容底电极303、以及磁通偏置和泵浦输入线304。溅射气体采用高纯氩气,溅射速率约50nm每分钟,制作出的铌膜超导临界转变温度约9.1K,该铌膜即为底电极材料层。在溅射好的铌膜表面旋涂约200nm厚的ZEP胶(电子束正性胶),170摄氏度烘烤3分钟。然后使用50nA的大束流进行电子束曝光,定义出信号传输线的中心导体302、电容底电极303、磁通偏置和泵浦输入线304、电子束套刻标记(图中未示出)和共面波导(图中未示出,其用于与外部部件进行信号传递,其包括地线)。曝光完之后使用乙酸丁酯显影,异丙醇(IPA)定影。然后使用反应离子刻蚀(RIE)设备刻蚀,刻蚀气体为六氟化硫(SF6)和氩气(Ar)的混合气体。刻蚀完之后使用N-甲基吡咯烷酮(NMP)溶液去胶。在该步骤中,实现地线与电容底电极303以及磁通偏置和泵浦输入线304的第二端连接。
步骤(3):如图3(c)所示,在步骤(2)已经加工好底层结构的基础上,制作介质材料层。介质层材料可用热蒸发镀氟化钙或者直接使用氧化铝(专利号CN 108259014 A),这两者的共同缺点是由于较低的相对介电常数(氟化钙6.76)或者工艺原因(氧化所致的氧化铝厚度不会超过几十nm)导致介质层膜都比较薄,所以容易有缺陷导致电容漏电,器件不稳定,循环使用容易出问题。硅作为一种常见的半导体材料,有较高的相对介电常数(11.9),性能稳定,而非晶硅的生长工艺在半导体行业比较成熟,故本实施例采用非晶硅作为介质层材料。本步骤采用等离子体增强化学气相沉积法镀非晶硅并干刻的方法制作阻抗变换器介质层305和电容介质层306。非晶硅的生长温度为120摄氏度,根据所需电容大小计算得出非晶硅的厚度,该非晶硅材料层即为介质材料层。在生长好的非晶硅表面旋涂约200nm厚的ZEP胶,170摄氏度烘烤3分钟。然后使用50nA的大束流进行电子束曝光,定义出阻抗变换器介质层305和电容介质层306的形状。曝光完后使用乙酸丁酯显影,异丙醇定影。然后使用电感耦合反应离子刻蚀(ICP-RIE)设备刻蚀,刻蚀气体为溴化氢(HBr),HBr气体不与铌膜反应,所以刻蚀完非晶硅之后不容易刻蚀到铌膜。刻蚀完之后使用NMP溶液去胶。
步骤(4):如图3(d)所示,在步骤(3)已经加工好阻抗变换器介质层和电容介质层的基础上,采用剥离工艺制作阻抗变换器上电极307和电容上电极308。本步骤采用双层胶工艺,双层胶的特征在于下层胶灵敏度高于上层胶,会形成底切(undercut)结构,易于剥离。底切结构也可使用下层光刻胶(如PMGI)上层电子束胶(如PMMA)来实现,但由于底切结构是通过显影底层光刻胶的时间来控制的,故工艺不太稳定。本实施例中采用PMMA/MMA双层胶结构,可以直接用电子束定义出底切结构,或者用于下一步制作约瑟夫森结的悬桥结构,工艺稳定。旋涂500nm的MMA8.5胶和300nm的PMMA950胶,50nA大电流曝光出阻抗变换器上电极307和电容上电极308,由于是双层胶,会形成底切结构。使用MIBK和IPA 1比3的溶液显影,IPA定影。显影完成后使用电子束蒸发镀铝膜,该铝膜即为上电极材料层,镀膜速率1nm/s,上电极材料层的厚度取决于介质材料层的厚度,一般来说要大于介质材料层的厚度,否则会出现连接问题。镀膜完成后使用NMP去除电子束胶。至此,阻抗变换器309和电容制作完成,且电容上电极308与信号传输线的中心导体302相连接。图3(d)中310为后续制作约瑟夫森结的区域。
步骤(5):在步骤(4)已经加工好阻抗变换器上电极和电容上电极的基础上,采用双角度蒸发工艺制作超导量子干涉器。超导量子干涉器由两个并联的约瑟夫森结构成。约瑟夫森结的制作有基于铌膜的三层膜刻蚀工艺(专利号CN 111953308 A)的Nb-AlOx-Nb结,或者基于Dolan bridge的Al-AlOx-Al结。前者工艺繁琐适合制作结面积比较大的结,后者工艺简单适合制作结面积比较小的结。本实施例中选用Dolan bridge工艺。
图4(a)-4(d)示意性示出了单个约瑟夫森结的制作过程。首先采用双层胶工艺,旋涂500nm的MMA8.5胶402和300nm的PMMA950胶403,100pA小电流曝光出约瑟夫森结的主体和悬桥结构。使用MIBK和IPA 1比3的溶液显影,IPA定影。显影完后倾斜62°(铝膜蒸发方向和样品法线的夹角)蒸镀厚度约60nm的第一层铝膜404,由于横向间隙很小而倾斜角度很大导致横向的臂无法蒸镀铝膜到衬底上,如图4(a)所示。并且此时,约瑟夫森结的第一层铝膜连接到电容上电极(未示出)。然后如图4(b)所示,氧化铝膜形成绝缘层405,绝缘层405的电阻率由氧气压强和氧化时间决定。然后如图4(c)所示,0°(铝膜蒸发方向和样品法线的夹角)蒸发厚度约100nm的第二层铝膜406,此时横向臂可以蒸镀到衬底上形成Al-AlOx-Al的约瑟夫森结。并且此时,约瑟夫森结的第二层铝膜连接到地线。最后如图4(d)所示,再次氧化形成致密的氧化层407。然后使用NMP去除电子束胶。
图5是用本发明的方法制备的约瑟夫森参量放大器的增益参数示意图。由图中可以看出,所制得的约瑟夫森参量放大器具有很高(20dB)的增益和很宽的带宽(570MHz)。
电子束曝光技术是利用电子束在涂有感光胶的晶片上直接描画或投影复印图形的技术,不需要掩膜版,工艺流程简单。并且电子是一种波长极短的波(例如,100eV电子,波长0.12nm),电子束曝光技术的精度可以达到纳米量级,分辨率比光刻技术高。电子束曝光技术的缺点是速度慢、曝光效率较低。在本发明中,除了在制备约瑟夫森结的步骤中使用小束流电子束(即曝光电流在100pA-500pA范围内),其他步骤均优选地使用超大束流电子束(即曝光电流在50nA-80nA范围内),使得电子束曝光的速度与成本基本上与光刻一样。
在本文中,电子束套刻标记指的是,在衬底上形成底电极材料层,并在该底电极材料层上定义出图案之后,其后的每一层图案的定义均需要与该底电极材料层上形成的图案对准,因此需要在该底电极材料层上制作电子束套刻标记,以方便层与层之间的对准。
在现有技术的光刻工艺中,通常选用铝作为底电极材料层,其与硅衬底不能良好的区分,所以通常在光刻工艺中需要额外镀一层金作为标记(marker)。而在本发明中,底电极材料层选用与衬底原子序数差距较大的超导材料,使得底电极材料层与衬底在SEM下可以良好地区分。可以将套刻所需的电子束套刻标记与电容底电极等一起制作在底电极材料层(例如铌膜)上。节省了一步工艺,节省了时间以及材料。在本发明中,优选地,底电极材料与衬底材料原子序数差大于等于27,以使得底电极材料层与衬底在SEM下可以良好地区分。其中,良好地区分指的是电子束曝光机(例如可以是JEOL公司的JBX-6300FS,或者Raith公司的EBPG)能够探测到电子束套刻标记。
根据本发明的其他实施例,在双层胶工艺中,不限于使用MMA8.5胶和PMMA950胶,只需下层胶的灵敏度大于上层胶的灵敏度即可。
根据本发明的其他实施例,步骤(2)中沉积底电极材料层的方法不限于磁控溅射,还可以采用电子束蒸发或者热蒸发的方法沉积底电极材料层。同样地,步骤(3)中制备介质层、步骤(4)中制备上电极、步骤(5)中制备约瑟夫森结的过程均可以采用现有技术中存在的其他工艺。
虽然本发明已经通过优选实施例进行了描述,然而本发明并非局限于这里所描述的实施例,在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。

Claims (14)

1.一种制备约瑟夫森参量放大器的方法,其包括:
步骤1:在衬底的第一部分上沉积底电极材料层,使用电子束曝光技术在所述底电极材料层上形成电容底电极、磁通偏置和泵浦输入线以及电子束套刻标记;
步骤2:在所述底电极材料层上,沉积介质材料层,使用电子束曝光技术在所述介质材料层上形成电容介质层;
步骤3:在所述电容介质层上制备电容上电极,其中使用电子束曝光技术定义电容上电极的形状;
步骤4:在所述衬底的第二部分上制备超导量子干涉器,所述超导量子干涉器包括两个约瑟夫森结,每个约瑟夫森结包括第一超导膜、绝缘层和第二超导膜,其中使用电子束曝光技术定义约瑟夫森结的形状,并且所述电容上电极连接到所述第一超导膜;
其中,所述底电极材料层选用与所述衬底原子序数差距较大以使得所述底电极材料层与所述衬底在电子束曝光机下能够区分的超导材料;所述底电极材料层与所述衬底的材料原子序数差大于等于27。
2.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中,所述步骤1还包括:在所述底电极材料层上旋涂电子束胶,使用电子束曝光定义出电容底电极、磁通偏置和泵浦输入线以及电子束套刻标记的图案,显影后使用反应离子刻蚀转移图案至底电极材料层,然后去除电子束胶。
3.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中,所述步骤2还包括:在所述介质材料层上旋涂电子束胶,使用电子束曝光定义出电容介质层的图案,显影后使用反应离子刻蚀转移图案至介质材料层,然后去除电子束胶。
4.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中,所述步骤3还包括:旋涂双层电子束胶,下层胶的灵敏度大于上层胶的灵敏度,使用电子束曝光定义出电容上电极的形状,显影后镀上电极材料层,然后剥离电子束胶,形成电容上电极。
5.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中,所述步骤4还包括旋涂双层电子束胶,下层胶的灵敏度大于上层胶的灵敏度,使用电子束曝光定义出约瑟夫森结的形状,显影后倾斜蒸镀第一层超导膜,氧化形成绝缘层,然后垂直蒸镀第二层超导膜,最后剥离电子束胶。
6.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中,所述底电极材料层的超导材料是铌或钽。
7.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中步骤1-3中的电子束曝光为大束流曝光,曝光电流在50nA-80nA范围内,步骤4中的电子束曝光为小束流曝光,曝光电流在100pA-500pA范围内。
8.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中,所述衬底为蓝宝石衬底或者高阻硅衬底。
9.根据权利要求8所述的制备约瑟夫森参量放大器的方法,其中,所述高阻硅衬底需要用氨水和双氧水1比1的混合溶液去除有机物质,并使用10%氢氟酸去除二氧化硅层。
10.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中,所述电容上电极的厚度大于所述电容介质层的厚度。
11.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中,所述第一超导膜的材料是铝,所述绝缘层材料是氧化铝,以及所述第二超导膜的材料是铝,形成铝-氧化铝-铝的约瑟夫森结。
12.根据权利要求1所述的制备约瑟夫森参量放大器的方法,其中,采用磁控溅射、电子束蒸发或者热蒸发的方法沉积底电极材料层。
13.根据权利要求1-12中任一项所述的制备约瑟夫森参量放大器的方法,其中,所述步骤1还包括在所述底电极材料层上形成信号传输线的中心导体,所述步骤2还包括在所述信号传输线的中心导体上方制备阻抗变换器介质层,以及所述步骤3还包括在所述阻抗变换器介质层上方制备阻抗变换器上电极。
14.一种采用权利要求1-12中任一项所述的制备方法制备的约瑟夫森参量放大器,其包括:在衬底上的电容、超导量子干涉器以及磁通偏置和泵浦输入线。
CN202110191259.9A 2021-02-19 2021-02-19 约瑟夫森参量放大器及其制备方法 Active CN112885952B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110191259.9A CN112885952B (zh) 2021-02-19 2021-02-19 约瑟夫森参量放大器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110191259.9A CN112885952B (zh) 2021-02-19 2021-02-19 约瑟夫森参量放大器及其制备方法

Publications (2)

Publication Number Publication Date
CN112885952A CN112885952A (zh) 2021-06-01
CN112885952B true CN112885952B (zh) 2024-03-08

Family

ID=76057598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110191259.9A Active CN112885952B (zh) 2021-02-19 2021-02-19 约瑟夫森参量放大器及其制备方法

Country Status (1)

Country Link
CN (1) CN112885952B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113705820B (zh) * 2021-08-13 2023-07-25 中国科学院物理研究所 耦合强度可调的量子比特结构
CN117355205A (zh) * 2022-06-23 2024-01-05 腾讯科技(深圳)有限公司 约瑟夫森结制备方法及系统
CN115295711B (zh) * 2022-08-17 2023-06-20 深圳量旋科技有限公司 超导量子比特结构及其制作方法
CN115498972A (zh) * 2022-09-23 2022-12-20 山东云海国创云计算装备产业创新中心有限公司 制备超导量子参量放大器的方法、装置、设备及可读介质
CN117979812A (zh) * 2022-10-21 2024-05-03 腾讯科技(深圳)有限公司 芯片制备方法、系统及芯片
CN115759272B (zh) * 2022-11-17 2023-12-12 本源量子计算科技(合肥)股份有限公司 超导量子比特电路及其制备方法和量子计算机

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110131A (zh) * 2017-12-18 2018-06-01 合肥本源量子计算科技有限责任公司 一种超导约瑟夫森结的制备方法
CN108259014A (zh) * 2018-01-10 2018-07-06 合肥本源量子计算科技有限责任公司 一种阻抗匹配约瑟夫森参量放大器及其制备方法、通信模块
CN109581099A (zh) * 2018-11-16 2019-04-05 合肥本源量子计算科技有限责任公司 一种约瑟夫森参量放大器的性能测试方法
CN111953308A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 一种磁通驱动约瑟夫森参量放大器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11451204B2 (en) * 2019-02-22 2022-09-20 Raytheon Bbn Technologies Corp Josephson parametric amplifier based on superconducting-normal-superconducting junction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110131A (zh) * 2017-12-18 2018-06-01 合肥本源量子计算科技有限责任公司 一种超导约瑟夫森结的制备方法
CN108259014A (zh) * 2018-01-10 2018-07-06 合肥本源量子计算科技有限责任公司 一种阻抗匹配约瑟夫森参量放大器及其制备方法、通信模块
CN109581099A (zh) * 2018-11-16 2019-04-05 合肥本源量子计算科技有限责任公司 一种约瑟夫森参量放大器的性能测试方法
CN111953308A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 一种磁通驱动约瑟夫森参量放大器及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Strong environmental coupling in a Josephson parametric amplifier";J.Y. Mutus 等;《Applied Physics Letters》;第104卷(第26期);263513(1-4) *
"Traveling wave parametric amplifier with Josephson junctions using minimal resonator phase matching";T.C. White 等;《Applied Physics Letters》;第106卷(第24期);242601(1-5) *

Also Published As

Publication number Publication date
CN112885952A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN112885952B (zh) 约瑟夫森参量放大器及其制备方法
US10109673B2 (en) Double-masking technique for increasing fabrication yield in superconducting electronics
CN108259014B (zh) 一种阻抗匹配约瑟夫森参量放大器及其制备方法、通信模块
CN111344875B (zh) 制造约瑟夫森结的方法
CN114256407B (zh) 相互并联的两个约瑟夫森结及量子比特装置的制备方法
CN104701451A (zh) 一种原位三层膜边缘覆盖超导约瑟夫森结制备工艺
US12016253B2 (en) Quantum chip test structure and fabrication method therefor, and test method and fabrication method for quantum chip
WO2022179418A1 (zh) 一种超导电路制备方法及一种超导量子芯片
WO2023066261A1 (zh) 一种超导量子电路及其制备方法、一种量子计算机
US20230225223A1 (en) Josephson junctions with reduced stray inductance
CN111613661A (zh) 隧道结、其制备方法和应用
CN115188878A (zh) 一种约瑟夫森结的制备方法
CN110246762B (zh) 金属侧壁的制备方法及器件结构
CN111864048A (zh) 基于超导桥结的串联超导量子干涉器阵列制备方法及结构
CN217847984U (zh) 超导电路、量子芯片
KR100264006B1 (ko) 고온초전도 조셉슨소자의 제조방법
CN111682096B (zh) 一种平面超导纳米桥结的制备方法
CN111463342B (zh) 一种纳米超导量子干涉器件及其制备方法
JP2682136B2 (ja) ジョセフソン素子の製造方法
US20240206349A1 (en) Mask Fabrication Method, Mask, Josephson Junction Element and Quantum Chip
CN118201469B (zh) 平面约瑟夫森结及其制备方法、约瑟夫森结阵列
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
CN117396060A (zh) 约瑟夫森结及其制备方法、超导量子比特和量子系统
CN117460397A (zh) 图形化结构及其制造方法和约瑟夫森结的制造方法
KR100480743B1 (ko) 고주파 플라즈마를 이용한 사면구조 고온 초전도 죠셉슨 접합구조체의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant