CN114256407B - 相互并联的两个约瑟夫森结及量子比特装置的制备方法 - Google Patents
相互并联的两个约瑟夫森结及量子比特装置的制备方法 Download PDFInfo
- Publication number
- CN114256407B CN114256407B CN202011020968.2A CN202011020968A CN114256407B CN 114256407 B CN114256407 B CN 114256407B CN 202011020968 A CN202011020968 A CN 202011020968A CN 114256407 B CN114256407 B CN 114256407B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- isolation
- isolation layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002096 quantum dot Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000002955 isolation Methods 0.000 claims abstract description 186
- 239000000463 material Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 49
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000007740 vapor deposition Methods 0.000 claims description 18
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 abstract description 22
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 230000008569 process Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical group [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000010955 niobium Substances 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 239000002887 superconductor Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明公开了相互并联的两个超导约瑟夫森结及量子比特装置的制备方法，属于量子计算技术领域。本发明通过确定衬底上的接触区，接触区包括第一区域、第二区域和第三区域；形成覆盖第一区域的第一隔离层、覆盖第二区域的第二隔离层和覆盖第三区域的第三隔离层；形成覆盖第一隔离层、第二隔离层及第三隔离层的掩膜层于衬底上，并在掩膜层上形成窗口；以掩膜层为掩膜，刻蚀第一隔离层、第二隔离层和第三隔离层；形成第一超导材料层和势垒层于第一区域、第二超导材料层于第二区域和第三区域；剥离掩膜层，即获得相互并联的两个超导约瑟夫森结。本发明能够避免目前量子芯片上制备并联的超导约瑟夫森结时，在约瑟夫森结与衬底接触区域产生残胶的问题。
Description
技术领域
本发明属于量子计算技术领域，涉及基于超导量子比特体系的量子芯片的制备工艺，特别是一种相互并联的两个约瑟夫森结的制备方法。
背景技术
量子计算是一个很重要且已经被国内广泛关注的领域，基于约瑟夫森结的超导量子比特体系因具有可扩展性好、门操作保真度高等优点被认为是实现量子计算最有前景的体系之一。作为超导量子芯片的关键元件，约瑟夫森结是一种三层薄膜构成的结构，即S(超导体)-I(半导体或绝缘体)-S(超导体)，包括两层超导金属，如铌膜或者铝膜，中间夹一层势垒层(通常是一层很薄的氧化膜)。超导量子比特体系中，量子比特装置包括对地电容、与电容并联的闭环装置、以及控制信号线，该闭环装置由约瑟夫森结并联构成，例如，由两个约瑟夫森结并联构成，因此，在该体系中相互并联的两个约瑟夫森结的制备工艺是制备超导量子芯片的关键环节，直接影响着量子比特的性能。
目前，制备相互并联的两个约瑟夫森结的相关工艺，首先在衬底上涂覆光刻胶，曝光显影后形成带有窗口的掩膜图形，再利用该掩膜图形在衬底上裸露出来的区域上蒸镀、氧化、再蒸镀制备获得相互并联的两个约瑟夫森结，这种工艺中约瑟夫森结与衬底所接触的区域易产生光刻胶(残留的掩膜图形材料)，即使半导体工艺中常用到的洗胶工艺可以溶解光刻胶，但是并不能完全去掉，光刻胶的残留会影响到约瑟夫森结的性能，从而影响到超导量子芯片的性能，例如相干时间，使其受到不可逆的影响，从而影响到超导量子芯片的正常使用。
发明内容
本发明的目的是提供一种相互并联的两个约瑟夫森的制备方法及一种量子比特装置的制备方法，以解决现有技术中的不足。
本申请的一个方面提供了相互并联的两个约瑟夫森结的制备方法，包括：
确定衬底上用于制备所述相互并联的两个约瑟夫森结的接触区，所述接触区包括第一区域、以及均与所述第一区域相交的第二区域和第三区域；
形成覆盖所述第一区域的第一隔离层、覆盖所述第二区域的第二隔离层和覆盖所述第三区域的第三隔离层；
形成覆盖所述第一隔离层、所述第二隔离层及所述第三隔离层的掩膜层于所述衬底上，并在所述掩膜层上形成与所述接触区形状一致、位置对应的窗口；
以所述掩膜层为掩膜，刻蚀所述第一隔离层、所述第二隔离层和所述第三隔离层；
形成第一超导材料层和势垒层于所述第一区域，并形成第二超导材料层于所述第二区域和所述第三区域；
剥离所述掩膜层，以在所述第二区域与所述第一区域相交处、所述第三区域与所述第一区域相交处获得所述相互并联的两个约瑟夫森结。
如上所述的制备方法，优选的是，所述第一隔离层覆盖的区域的尺寸参数大于所述第一区域的尺寸参数，所述第二隔离层覆盖的区域的尺寸参数大于所述第二区域的尺寸参数，所述第三隔离层覆盖的区域的尺寸参数大于所述第三区域的尺寸参数。
如上所述的制备方法，优选的是，所述形成覆盖所述第一区域的第一隔离层、覆盖所述第二区域的第二隔离层和覆盖所述第三区域的第三隔离层，包括：
形成隔离材料层于所述衬底上；
图形化所述隔离材料层，获得覆盖所述第一区域的第一隔离层、覆盖所述第二区域的第二隔离层和覆盖所述第三区域的第三隔离层。
如上所述的制备方法，优选的是，所述隔离材料层的材质为Si、SiO2或者易刻蚀的金属。
如上所述的制备方法，优选的是，所述以所述掩膜层为掩膜，刻蚀所述第一隔离层、所述第二隔离层和所述第三隔离层，包括：
以所述掩膜层为掩膜，利用刻蚀介质刻蚀去除全部所述第一隔离层、所述第二隔离层和所述第三隔离层，其中，所述刻蚀介质不溶解所述掩膜层。
如上所述的制备方法，优选的是，所述形成第一超导材料层和势垒层于所述第一区域、第二超导材料层于所述第二区域和所述第三区域，包括：
沿第一方向蒸镀形成超导材料层于所述第一区域，且沿第一方向蒸镀时，所述掩膜层遮挡所述第二区域、所述第三区域；
氧化部分所述超导材料层，获得第一超导材料层和势垒层，其中，所述势垒层位于所述第一超导材料层上；
沿第二方向蒸镀形成第二超导材料层于所述第二区域、所述第三区域，且沿第二方向蒸镀时，所述掩膜层遮挡位于所述第一区域的第一超导材料层和势垒层。
如上所述的制备方法，优选的是，所述隔离材料层的材质为超导金属。
如上所述的制备方法，优选的是，所述以所述掩膜层为掩膜，刻蚀所述第一隔离层、所述第二隔离层和所述第三隔离层，包括：
以所述掩膜层为掩膜，利用刻蚀介质刻蚀去除部分所述第一隔离层；
以所述掩膜层为掩膜，利用刻蚀介质刻蚀去除全部所述第二隔离层和所述第三隔离层，其中，所述刻蚀介质不溶解所述掩膜层。
如上所述的制备方法，优选的是，所述形成第一超导材料层和势垒层于所述第一区域、第二超导材料层于所述第二区域和所述第三区域，包括：
氧化部分剩余的所述第一隔离层，获得第一超导材料层和势垒层，其中，所述势垒层位于所述第一超导材料层上；
沿第二方向蒸镀形成第二超导材料层于所述第二区域、所述第三区域，且沿第二方向蒸镀时，所述掩膜层遮挡位于所述第一区域的第一超导材料层和势垒层。
本申请的另一个方面提供了一种量子比特装置的制备方法，包括：
提供衬底；
形成第一金属层于所述衬底上；
图形化所述第一金属层，获得控制信号线、接地电容，其中，所述控制信号线包括一端与所述接地电容电容耦合的第一控制信号线，以及一端接地的第二控制信号线；
在所述第二控制信号线和所述接地电容之间的所述衬底上，利用如上所述相互并联的两个约瑟夫森结的制备方法制备相互并联的两个约瑟夫森结，其中，所述第一超导材料层与所述接地电容接触连接，所述第二超导材料层与所述第二控制信号线电感耦合。
如上所述的，其中，优选的是，所述第一金属层为不溶于所述刻蚀介质的材质。例如，所述第一金属层为Nb，所述隔离材料层为Al，所述刻蚀介质为四甲基氢氧化铵溶液，所述掩膜层3为MMA和/或PMMA等光刻胶。
本发明能够一次完成相互并联的两个约瑟夫森结的制备，适用于超导量子比特中由约瑟夫森结并联构成闭环装置的生产制备。与现有技术相比，本发明通过先确定衬底上用于制备所述相互并联的两个约瑟夫森结的接触区，所述接触区包括第一区域、以及与所述第一区域相交的第二区域和第三区域；再形成覆盖所述第一区域的第一隔离层、覆盖所述第二区域的第二隔离层和覆盖所述第三区域的第三隔离层；然后形成覆盖所述第一隔离层、所述第二隔离层及所述第三隔离层的掩膜层于所述衬底上，并在所述掩膜层上形成与所述接触区形状一致、位置对应的窗口；再以所述掩膜层为掩膜，刻蚀所述第一隔离层、所述第二隔离层和所述第三隔离层；形成第一超导材料层和势垒层于所述第一区域、第二超导材料层于所述第二区域和所述第三区域；最后剥离所述掩膜层，即在所述第二区域与所述第一区域相交处、所述第三区域与所述第一区域相交处获得所述相互并联的两个约瑟夫森结。本发明中由于在接触区先制备形成了隔离层，使得所制备的约瑟夫森结与所述衬底接触的区域上没有掩膜层材料残留(例如光刻胶残留)，即避免了在所述相互并联的两个约瑟夫森结的接触区上产生掩膜层材料残留而对所制备的约瑟夫森结的性能产生影响，因而有助于提高约瑟夫森结的性能的稳定性，进而提高超导量子比特装置的稳定性。
附图说明
图1是本发明实施例中相互并联的两个约瑟夫森结的制备方法的流程图；
图2是与本发明实施例中相互并联的两个约瑟夫森结的制备方法的流程图相对应的结构示意图；
图3(c1)为图2(c)中A-A'处的剖面示意图；图3(c2)为图2(c)中B-B'处的剖面示意图。
图4(d1)为全部刻蚀去除第一隔离层后A-A'处的剖面示意图；图4(d2)为全部刻蚀去除第二隔离层后B-B'处的剖面示意图。
图5(1)为部分刻蚀去除第一隔离层前的A-A'处的剖面示意图；图5(2)为部分刻蚀去除第一隔离层后的A-A'处的剖面示意图。
图6对应图2(f)中相互并联的两个约瑟夫森结4的局部放大示意图。
图7是与本发明实施例中量子比特装置的制备方法的流程步骤相对应的结构示意图；
图8是图7中M的局部放大示意图。
附图标记说明：1-衬底，11-第一区域，12-第二区域，13-第三区域，2-隔离层，21-第一隔离层，211-下部，212-上部，22-第二隔离层，23-第三隔离层，3-掩膜层，31-第一窗口，32-第二窗口，33-第三窗口，4-相互并联的两个约瑟夫森结，41-第一超导材料层，42-势垒层，43-第二超导材料层，5-第一金属层，51-第一控制信号线，52-第二控制信号线，53-接地电容，54-地平面。
具体实施方式
量子芯片上至少具有一个量子比特，每个量子比特包括相互耦合连接的探测器(例如，由共面波导传输线形成的谐振腔)和量子比特装置。对于超导量子芯片而言，量子比特装置包括对地电容、与电容并联的闭环装置、以及控制信号线，该闭环装置由约瑟夫森结并联构成，例如，由两个约瑟夫森结并联构成，其中，约瑟夫森结(Josephson junction)，或称为超导隧道结，一般是由两块超导体夹以某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构，例如S(超导材料层)—I(半导体或绝缘体材料层)—S(超导材料层)结构，简称SIS。约瑟夫森结的性能质量直接决定超导量子比特性能的好坏，因此，该闭环装置，即相互并联的两个约瑟夫森结的制备工艺十分关键，直接影响着量子比特的性能。
目前，在制备相互并联的两个约瑟夫森结时，首先在衬底上涂覆光刻胶，曝光显影后形成带有窗口的掩膜图形，再利用该掩膜图形在衬底上裸露出来的区域上蒸镀、氧化、再蒸镀制备获得相互并联的两个约瑟夫森结，这种工艺中约瑟夫森结与衬底所接触的区域易产生光刻胶残留(即残留的掩膜图形材料)，即使半导体工艺中常用到的洗胶工艺可以溶解光刻胶，但是并不能完全去掉，光刻胶的残留会影响到约瑟夫森结的性能，从而影响到超导量子芯片的性能，例如相干时间，使其受到不可逆的影响，进而影响超导量子芯片的正常使用。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
图1是本发明实施例中相互并联的两个约瑟夫森结的制备方法的流程图，图2是与本发明实施例中相互并联的两个约瑟夫森结的制备方法的流程图相对应的结构示意图。
参见图1、图2所示，本发明实施例提供的相互并联的两个约瑟夫森结的制备方法，包括：
S100、参见图2(a)，确定衬底1上用于制备所述相互并联的两个约瑟夫森结的接触区，所述接触区可以理解为是待制备的所述相互并联的两个约瑟夫森结结构与衬底1相接触的区域，因此，接触区的形状与待制备的所述相互并联的两个约瑟夫森结的轮廓形状相一致，所述接触区包括第一区域11、以及均与所述第一区域11相交的第二区域12和第三区域13，例如，第二区域12和第三区域13均与第一区域11垂直相交，以使得第二区域12和第三区域13相互平行，在本步骤中，第一区域11、第二区域12和第三区域13对应的宽度分别为W11、W12、W13，对应的长度分别为L11、L12、L13(L11、L12、L13图中未示出)，本实施例中的衬底1可以是高阻硅衬底或蓝宝石衬底。
S200、参见图2(b)，形成覆盖所述第一区域11的第一隔离层21、覆盖所述第二区域12的第二隔离22层和覆盖所述第三区域13的第三隔离层23，即形成覆盖所述接触区的隔离层2，隔离层2包括所述第一隔离层21、所述第二隔离层22和第三隔离层23，本步骤中第一隔离层21、第二隔离层22和第三隔离层23对应的宽度分别为W21、W22、W23，对应的长度分别为L21、L22、L23(L21、L22、L23图中未示出),可以理解的是，第一隔离层21覆盖第一区域11，第二隔离层22覆盖第二区域12，第三隔离层23覆盖第三区域13，即有W21≥W11，W22≥W12，W23≥W13，L21≥L11，L22≥L12，L23≥L13。
S300、参见图2(c)，形成覆盖所述第一隔离层21、所述第二隔离层22及所述第三隔离层23的掩膜层3于所述衬底1上，并在所述掩膜层3上形成与所述接触区形状一致、位置对应的窗口，所述窗口包括第一窗口31、第二窗口32、第三窗口33，其中，第一窗口31与第一区域11形状一致、位置对应，第二窗口32与第二区域12形状一致、位置对应，第三窗口33与第三区域13形状一致、位置对应，第一窗口31、第二窗口32、第三窗口33对应的宽度分别为W31、W32、W33，对应的长度分别为L31、L32、L33(L31、L32、L33图中未示出),可以理解的是：形成的窗口与所述接触区形状一致，即W31＝W11，W32＝W12，W33＝W13，L31＝L11，L32＝L12，L33＝L13；形成的窗口与所述接触区位置对应，第一窗口31、第二窗口32、第三窗口33分别位于第一区域11、第二区域12、第三区域13的正上方。
S400、参见图2(d)，以所述掩膜层3为掩膜，刻蚀所述第一隔离层21、所述第二隔离层22和所述第三隔离层23。根据隔离层2的材质采用对应的刻蚀工艺、选择对应的刻蚀介质通过第一窗口31、第二窗口32、第三窗口33对所述第一隔离层21、所述第二隔离层22和所述第三隔离层23进行刻蚀，刻蚀过程中，由于掩膜层3的防护作用，刻蚀介质不会损伤到在衬底1上分布的其他元器件。
S500、参见图2(e)，并结合图6所示，形成第一超导材料层41和势垒层42于所述第一区域11，并形成第二超导材料层43于所述第二区域12和所述第三区域13。
S600、参见图2(f)，剥离所述掩膜层3，即在所述第二区域12与所述第一区域11相交处、所述第三区域13与所述第一区域11相交处获得所述相互并联的两个约瑟夫森结4。
本发明能够一次完成相互并联的两个约瑟夫森结的制备，适用于超导量子芯片中由约瑟夫森结并联构成闭环装置的生产制备。与现有技术相比，本发明通过先确定衬底1上用于制备所述相互并联的两个约瑟夫森结的接触区，所述接触区包括第一区域11、以及与所述第一区域11相交的第二区域12和第三区域13；再形成覆盖所述第一区域11的第一隔离层21、覆盖所述第二区域12的第二隔离层22和覆盖所述第三区域13的第三隔离层23；然后形成覆盖所述第一隔离层21、所述第二隔离层22及所述第三隔离层23的掩膜层3于所述衬底上1，并在所述掩膜层3上形成与所述接触区形状一致、位置对应的窗口；再以所述掩膜层3为掩膜，刻蚀所述第一隔离层21、所述第二隔离层22和所述第三隔离层23；形成第一超导材料层41和势垒层42于所述第一区域11、第二超导材料层43于所述第二区域12和所述第三区域13；最后剥离所述掩膜层3，即在所述第二区域12与所述第一区域11相交处、所述第三区域13与所述第一区域11相交处获得所述相互并联的两个约瑟夫森结4。本发明中由于在接触区(即包括第一区域11、第二区域12、第三区域13)先制备形成了隔离层(即包括第一隔离层21、第二隔离层22和第三隔离层23)，使得所制备的约瑟夫森结与所述衬底接触的区域上没有掩膜层材料残留(例如光刻胶残留)，即避免了在所述相互并联的两个约瑟夫森结的接触区上产生掩膜层材料残留而对所制备的约瑟夫森结的性能产生影响，因而有助于提高约瑟夫森结的性能的稳定性，进而提高量子比特装置的稳定性。
结合图2所示，在本发明的一些实施例中，为了使在步骤S400中刻蚀之后，接触区上方的掩膜层3部分的悬空，形成下切结构，以避免形成的相互并联的两个约瑟夫森结与掩膜层3上窗口的内壁发生粘连，降低剥离难度，所述第一隔离层21覆盖的区域的尺寸参数大于所述第一区域11的尺寸参数，所述第二隔离层22覆盖的区域的尺寸参数大于所述第二区域12的尺寸参数，所述第三隔离层23覆盖的区域的尺寸参数大于所述第三区域13的尺寸参数。具体而言，所述第一隔离层21覆盖的区域的宽度W21大于所述第一区域11的宽度W11，所述第一隔离层21覆盖的区域的长度L21大于所述第一区域11的长度L11，所述第二隔离层22覆盖的区域的宽度W22大于所述第二区域12的宽度W12，所述第二隔离层22覆盖的区域的长度L22大于所述第二区域12的长度L12，所述第三隔离层23覆盖的区域的宽度W23大于所述第三区域13的宽度W13，所述第三隔离层23覆盖的区域的长度L23大于所述第三区域13的长度L13。
在本发明的一些实施例中，步骤S200、形成覆盖所述第一区域11的第一隔离层21、覆盖所述第二区域12的第二隔离层22和覆盖所述第三区域13的第三隔离层23，包括：
S201、形成隔离材料层于所述衬底1上，例如，采用镀膜工艺，将隔离材料镀在所述衬底1上，形成隔离材料层；
S202、图形化所述隔离材料层，获得覆盖所述第一区域11的第一隔离层21、覆盖所述第二区域12的第二隔离层22和覆盖所述第三区域13的第三隔离层23。
示例性的，所述隔离材料层的材质为Si、SiO2、易刻蚀的金属(例如锗Ze)或合金，只要该材料不干扰超导量子芯片的其他结构、元器件以及微波信号的传输，易于从衬底1上剥离去除即可，特别的，为了减少利用掩膜层3上的窗口进行蒸镀的次数，所述隔离材料层的材质也可以采用易刻蚀的超导金属，例如Al。
需要说明的是，作为本发明的重点之一，申请人发现在制备超导量子比特时，常使用光刻胶作为掩膜层3的材料，并且若在形成掩膜层3时，直接在衬底1上的用于制备相互并联的两个约瑟夫森结的接触区涂覆光刻胶再图形化形成窗口图形，必然会使得接触区上有光刻胶的残留物，此后若在此区域制备约瑟夫森结，则由于光刻胶存在吸收微波等特性，而影响到微波信号的传输，进而影响约瑟夫森结的性能，也导致超导量子比特性能不稳定。
图3(c1)为图2(c)中A-A'处的剖面示意图；图3(c2)为图2(c)中B-B'处的剖面示意图，图4(d1)为全部刻蚀去除第一隔离层后A-A'处的剖面示意图；图4(d2)为全部刻蚀去除第二隔离层后B-B'处的剖面示意图。
参见图2、图3和图4所示，在本发明的一些实施例中，步骤S400、以所述掩膜层3为掩膜，刻蚀所述第一隔离层21、所述第二隔离层22和所述第三隔离层23，包括：
S401、以所述掩膜层3为掩膜，利用刻蚀介质刻蚀去除全部所述第一隔离层21；
S402、以所述掩膜层3为掩膜，利用刻蚀介质刻蚀去除全部所述第二隔离层21和所述第三隔离层22，其中，所述刻蚀介质不溶解所述掩膜层3。
即以所述掩膜层3为掩膜，利用刻蚀介质刻蚀去除全部所述第一隔离层21、所述第二隔离层22和所述第三隔离层23，例如，掩膜层3的材质为光刻胶MMA和/或PMMA，所述隔离材料层的材质为Al时，基于湿法刻蚀工艺，利用碱性溶液作为刻蚀介质，刻蚀去除所述第一隔离层21、所述第二隔离层22和所述第三隔离层23，在所述隔离材料层的材质为SiO2时，利用HF溶液刻蚀，在所述隔离材料层的材质为Si O2时，利用XeF刻蚀。
结合图2(e)所示，在本发明的一些实施例中，步骤S500、形成第一超导材料层41和势垒层42于所述第一区域11，形成第二超导材料层43于所述第二区域12和所述第三区域13，包括：
S501、沿第一方向蒸镀形成超导材料层于所述第一区域11，且沿第一方向蒸镀时，所述掩膜层3遮挡所述第二区域12、所述第三区域13以使得沿第一方向蒸镀时，在第二区域12、第三区域13上不会被蒸镀上材料；
S502、氧化部分所述超导材料层，获得第一超导材料层41和势垒层42，其中，所述势垒层42位于所述第一超导材料层41上，本步骤中氧化的是所述超导材料层裸露出来的部分，通过控制氧化条件使得所述超导材料层部分地被氧化；
S503、沿第二方向蒸镀形成第二超导材料层43于所述第二区域12、所述第三区域13，且沿第二方向蒸镀时，所述掩膜层3遮挡位于所述第一区域11的第一超导材料层41和势垒层42以使得沿第二方向蒸镀时，在第一超导材料层41和势垒层42上不会被蒸镀上材料。
作为一种优选的方式，在第二区域12和第三区域13均与第一区域11垂直相交时，第一方向与第二区域12长度方向的中心线、第三区域13长度方向的中心线(参照图2)均相垂直，第二方向与第一区域11长度方向的中心线(参照图2)相垂直。另外，第一方向、第二方向与所述掩膜层3之间的夹角，根据窗口的尺寸、以及所述掩膜层3的厚度进行调整，以使得能够将材料蒸镀到该方向要蒸镀的目标区域，同时使得其他区域被所述掩膜层3遮挡。
图5(1)为部分刻蚀去除第一隔离层前的A-A'处的剖面示意图；图5(2)为部分刻蚀去除第一隔离层后的A-A'处的剖面示意图。
参见图5所示，在本发明的一些实施例中，当所述隔离材料层的材质为超导金属时，例如Al时，为了在形成约瑟夫森结时减少利用掩膜层3上的窗口进行蒸镀的次数，步骤S400、以所述掩膜层3为掩膜，刻蚀所述第一隔离层21、所述第二隔离层22和所述第三隔离层23，包括：
S401’、以所述掩膜层3为掩膜，利用刻蚀介质刻蚀去除部分所述第一隔离层21，结合图5(1)所示，所述第一隔离层21包括下部211和上部212，利用刻蚀介质刻蚀去除的部分即为上部212，下部211仍然保留在衬底1上的第一区域11；
S402’、以所述掩膜层3为掩膜，利用刻蚀介质刻蚀去除全部所述第二隔离层22和所述第三隔离层23，其中，所述刻蚀介质不溶解所述掩膜层3。
步骤S500、形成第一超导材料层41和势垒层42于所述第一区域11、形成第二超导材料层43于所述第二区域12和所述第三区域13，包括：
S501’、氧化部分剩余的所述第一隔离层，获得第一超导材料层41和势垒层42，其中，所述势垒层42位于所述第一超导材料层41上，剩余的所述第一隔离层是指保留在衬底1上第一区域11上未被刻蚀去除的那部分第一隔离层，参见图5所示，剩余的所述第一隔离层即为下部211；
S502’、沿第二方向蒸镀形成第二超导材料层43于所述第二区域12、所述第三区域13，且沿第二方向蒸镀时，所述掩膜层3遮挡位于所述第一区域11的第一超导材料层41和势垒层42。
本发明的实施例中，在刻蚀部分所述第一隔离层21时，去除第一隔离层21的上部212，将保留在衬底1上的下部211(即保留在第一区域11上未被刻蚀去除的那部分)进行部分的氧化工艺以形成第一超导材料层41和势垒层42，此后再蒸镀一次形成第二超导材料层43即可，因而，形成约瑟夫森结的过程中，利用掩膜层3上的窗口进行一次蒸镀即可，由两次蒸镀减少一次蒸镀，可以提高图形转化的准确性，具体地，申请人发现，在两次蒸镀工艺形成约瑟夫森结的过程中，第一次蒸镀会在掩膜层3的侧壁形成残留而影响第二次蒸镀形成的第二超导材料层43的形状参数，因而这种利用掩膜层3进行一次蒸镀的方式有效提高了约瑟夫森结制备的稳定性以及约瑟夫森结的性能的稳定性。
图7是本发明实施例中量子比特装置的制备方法的流程步骤相对应的结构示意图，图8是图7中M的局部放大示意图。
参见图7和图8所示，本发明实施例还提供了一种量子比特装置的制备方法，它包括：
提供衬底1；
形成第一金属层5于所述衬底1上，例如，采用镀膜工艺，将选择的第一金属材料镀在所述衬底1上，形成第一金属层5；
图形化所述第一金属层5，获得控制信号线、接地电容53，其中，所述控制信号线包括一端与所述接地电容之间采用电容耦合方式连接的第一控制信号线51，以及一端接地的第二控制信号线52，可以理解的是，本步骤是采用图形化工艺，在第一金属层5上形成特定的图形，即形成控制信号线的图形和接地电容53的图形，控制信号线的图形和接地电容53的图形的形状尺寸参数可以根据需要调整设定，示例性的，在本实施例中，接地电容53的形状为“+”形；另外，需要说明的是，在形成第一控制信号线51的图形、第二控制信号线52的图形、接地电容53的图形时，第一金属层5的剩余部分即为地平面54，本步骤在图形化时，第一控制信号线51、第二控制信号线52、接地电容53与地平面54之间均有裸露出的衬底1的表面；
在所述第二控制信号线52和所述接地电容53之间的所述衬底1上，利用所述相互并联的两个约瑟夫森结的制备方法制备相互并联的两个约瑟夫森结，结合图7中M所示，以及图8所示，其中，所述第一超导材料层41与所述接地电容53接触连接，所述第二超导材料层43与所述第二控制信号线52电感耦合，具体而言，本步骤在接地电容53与地平面54之间均有裸露出的衬底1的表面，利用所述相互并联的两个约瑟夫森结的制备方法制备相互并联的两个约瑟夫森结，且第一超导材料层41与所述接地电容53接触连接，第二超导材料层43与地平面54接触连接，具体的，接触连接可以是直接相接触连接，也可以是通过形成金属层的方式过渡以间接相接触连接，至此，两个约瑟夫森结即构成一个超导环，由于第二控制信号线52的一端接地，这样即形成第二超导材料层43与第二控制信号线52为电感耦合的连接形式。
在本发明的一些实施例中，所述第一金属层5的材质为Nb，所述隔离材料层的材质为Al，制备相互并联的两个约瑟夫森结所采用的超导金属为Al，所述刻蚀介质为四甲基氢氧化铵溶液，所述掩膜层3为MMA和/或PMMA等光刻胶，四甲基氢氧化铵溶液对第一金属层5以及掩膜层3无影响，且可有效刻蚀隔离材料层。
本发明实施例提供的量子比特装置的制备方法，通过在衬底1上形成第一金属层5，然后图形化所述第一金属层获得第一控制信号线51、第二控制信号线52和接地电容53，最后在第二控制信号线52和接地电容53之间的衬底1上按照本发明实施例所提供的相互并联的两个约瑟夫森结的制备方法制备相互并联的两个约瑟夫森结，避免了在所述相互并联的两个约瑟夫森结的接触区上产生掩膜层3材料残留(例如光刻胶残留)而对所制备的约瑟夫森结的性能产生影响，因而有助于提高约瑟夫森结的性能的稳定性，进而提高量子比特装置的稳定性。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。
Claims (10)
1.相互并联的两个约瑟夫森结的制备方法，其特征在于，包括：
确定衬底上用于制备所述相互并联的两个约瑟夫森结的接触区，所述接触区包括第一区域、以及均与所述第一区域相交的第二区域和第三区域；
形成覆盖所述第一区域的第一隔离层、覆盖所述第二区域的第二隔离层和覆盖所述第三区域的第三隔离层；
形成覆盖所述第一隔离层、所述第二隔离层及所述第三隔离层的掩膜层于所述衬底上，并在所述掩膜层上形成与所述接触区形状一致、位置对应的窗口；
以所述掩膜层为掩膜，刻蚀所述第一隔离层、所述第二隔离层和所述第三隔离层；
形成第一超导材料层和势垒层于所述第一区域，并形成第二超导材料层于所述第二区域和所述第三区域；
剥离所述掩膜层，以在所述第二区域与所述第一区域相交处、所述第三区域与所述第一区域相交处获得所述相互并联的两个约瑟夫森结。
2.根据权利要求1所述的制备方法，其特征在于：
所述第一隔离层覆盖的区域的尺寸参数大于所述第一区域的尺寸参数，
所述第二隔离层覆盖的区域的尺寸参数大于所述第二区域的尺寸参数，
所述第三隔离层覆盖的区域的尺寸参数大于所述第三区域的尺寸参数。
3.根据权利要求1所述的制备方法，其特征在于，所述形成覆盖所述第一区域的第一隔离层、覆盖所述第二区域的第二隔离层和覆盖所述第三区域的第三隔离层，包括：
形成隔离材料层于所述衬底上；
图形化所述隔离材料层，获得覆盖所述第一区域的第一隔离层、覆盖所述第二区域的第二隔离层和覆盖所述第三区域的第三隔离层。
4.根据权利要求3所述的制备方法，其特征在于，所述隔离材料层的材质为Si、SiO2或者易刻蚀的金属。
5.根据权利要求4所述的制备方法，其特征在于，所述以所述掩膜层为掩膜，刻蚀所述第一隔离层、所述第二隔离层和所述第三隔离层，包括：
以所述掩膜层为掩膜，利用刻蚀介质刻蚀去除全部所述第一隔离层、所述第二隔离层和所述第三隔离层。
6.根据权利要求5所述的制备方法，其特征在于，所述形成第一超导材料层和势垒层于所述第一区域，并形成第二超导材料层于所述第二区域和所述第三区域，包括：
沿第一方向蒸镀形成超导材料层于所述第一区域，且沿所述第一方向蒸镀时，所述掩膜层遮挡所述第二区域、所述第三区域；
氧化部分所述超导材料层，获得所述第一超导材料层和所述势垒层，其中，所述势垒层位于所述第一超导材料层上；
沿第二方向蒸镀形成第二超导材料层于所述第二区域、所述第三区域，且沿所述第二方向蒸镀时，所述掩膜层遮挡位于所述第一区域的第一超导材料层和势垒层。
7.根据权利要求3所述的制备方法，其特征在于，所述隔离材料层的材质为超导金属。
8.根据权利要求7所述的制备方法，其特征在于，所述以所述掩膜层为掩膜，刻蚀所述第一隔离层、所述第二隔离层和所述第三隔离层，包括：
以所述掩膜层为掩膜，利用刻蚀介质刻蚀去除部分所述第一隔离层；
以所述掩膜层为掩膜，利用刻蚀介质刻蚀去除全部所述第二隔离层和所述第三隔离层。
9.根据权利要求8所述的制备方法，其特征在于，所述形成第一超导材料层和势垒层于所述第一区域，并形成第二超导材料层于所述第二区域和所述第三区域，包括：
氧化部分剩余的所述第一隔离层，获得所述第一超导材料层和所述势垒层，其中，所述势垒层位于所述第一超导材料层上；
沿第二方向蒸镀形成第二超导材料层于所述第二区域、所述第三区域，且沿第二方向蒸镀时，所述掩膜层遮挡位于所述第一区域的第一超导材料层和势垒层。
10.一种量子比特装置的制备方法，包括：
提供衬底；
形成第一金属层于所述衬底上；
图形化所述第一金属层，获得控制信号线、接地电容，其中，所述控制信号线包括一端与所述接地电容电容耦合的第一控制信号线，以及一端接地的第二控制信号线；
在所述第二控制信号线和所述接地电容之间的所述衬底上，利用权利要求1至9中任一项所述方法制备相互并联的两个约瑟夫森结，其中，所述第一超导材料层与所述接地电容接触连接，所述第二超导材料层与所述第二控制信号线电感耦合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011020968.2A CN114256407B (zh) | 2020-09-25 | 2020-09-25 | 相互并联的两个约瑟夫森结及量子比特装置的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011020968.2A CN114256407B (zh) | 2020-09-25 | 2020-09-25 | 相互并联的两个约瑟夫森结及量子比特装置的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114256407A CN114256407A (zh) | 2022-03-29 |
| CN114256407B true CN114256407B (zh) | 2023-08-08 |
Family
ID=80789087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011020968.2A Active CN114256407B (zh) | 2020-09-25 | 2020-09-25 | 相互并联的两个约瑟夫森结及量子比特装置的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114256407B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240001112A (ko) * | 2022-06-23 | 2024-01-03 | 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 | 조셉슨 접합을 마련하기 위한 방법 및 시스템 |
| CN117355205A (zh) * | 2022-06-23 | 2024-01-05 | 腾讯科技（深圳）有限公司 | 约瑟夫森结制备方法及系统 |
| CN115666211B (zh) * | 2022-10-24 | 2024-04-05 | 本源量子计算科技（合肥）股份有限公司 | 超导量子干涉仪及其制备方法 |
| CN115759272B (zh) * | 2022-11-17 | 2023-12-12 | 本源量子计算科技（合肥）股份有限公司 | 超导量子比特电路及其制备方法和量子计算机 |
| CN115666212B (zh) * | 2022-12-12 | 2023-06-02 | 量子科技长三角产业创新中心 | 一种超导量子约瑟夫森结的制备方法及相关装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109392313A (zh) * | 2016-03-07 | 2019-02-26 | 哥本哈根大学 | 一种通过使用荫罩来制造纳米结构化的器件的方法 |
| CN110009107A (zh) * | 2017-12-29 | 2019-07-12 | Imec 非营利协会 | 一种用于形成量子比特设备的方法 |
| CN111403590A (zh) * | 2020-04-30 | 2020-07-10 | 合肥本源量子计算科技有限责任公司 | 一种超导约瑟夫森结的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10978632B2 (en) * | 2019-01-18 | 2021-04-13 | Microsoft Technology Licensing, Llc | Fabrication of a device |
| US10777728B2 (en) * | 2019-01-18 | 2020-09-15 | Microsoft Technology Licensing, Llc | Fabrication of a quantum device |
-
2020
- 2020-09-25 CN CN202011020968.2A patent/CN114256407B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109392313A (zh) * | 2016-03-07 | 2019-02-26 | 哥本哈根大学 | 一种通过使用荫罩来制造纳米结构化的器件的方法 |
| CN110009107A (zh) * | 2017-12-29 | 2019-07-12 | Imec 非营利协会 | 一种用于形成量子比特设备的方法 |
| CN111403590A (zh) * | 2020-04-30 | 2020-07-10 | 合肥本源量子计算科技有限责任公司 | 一种超导约瑟夫森结的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114256407A (zh) | 2022-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114256407B (zh) | 相互并联的两个约瑟夫森结及量子比特装置的制备方法 | |
| JP6849858B2 (ja) | ２段階成膜プロセスにおける接合抵抗の変動の低減 | |
| US20190288176A1 (en) | Suspended josephson junctions | |
| CN112885952B (zh) | 约瑟夫森参量放大器及其制备方法 | |
| CN114122247B (zh) | 一种超导约瑟夫森结以及量子芯片的制备方法 | |
| CN111403590A (zh) | 一种超导约瑟夫森结的制备方法 | |
| EP4227693A1 (en) | Quantum chip test structure and manufacturing method therefore, and quantum chip test method and manufacturing method | |
| KR102400989B1 (ko) | 다층 스택을 사용하여 장치 제조 | |
| CN116458007A (zh) | 嵌入式微带传输线 | |
| CN115759272A (zh) | 超导量子比特电路及其制备方法和量子计算机 | |
| KR100264006B1 (ko) | 고온초전도 조셉슨소자의 제조방법 | |
| US5869365A (en) | Method of forming T electrode in field effect transistor | |
| JP2526402B2 (ja) | 超伝導ジョセフソン素子の製造方法 | |
| EP4321929A1 (en) | Reticle preparation method, reticle, josephson junction element, and quantum chip | |
| US6180321B1 (en) | Method for patterning a thin film layer | |
| CN117560989A (zh) | 掩膜及其制备方法、应用、约瑟夫森结及其制备方法 | |
| JP2000338346A (ja) | 光導波路素子及びその製造方法 | |
| CN117396060A (zh) | 约瑟夫森结及其制备方法、超导量子比特和量子系统 | |
| CN116437790A (zh) | 一种量子器件的制备方法、量子芯片 | |
| CN117568745A (zh) | 硬掩膜及其制备方法、应用、约瑟夫森结及相关制备方法 | |
| CN114823774A (zh) | 超导电路、量子比特装置及其制备方法 | |
| CN117460399A (zh) | 量子器件、约瑟夫森结及其制造方法、衬底和其应用 | |
| JP2001284666A (ja) | 微細突起物の製造方法 | |
| JPH06177441A (ja) | マイクロブリッジおよびその製造方法 | |
| JPH02189923A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd. Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |