CN117568745A - 硬掩膜及其制备方法、应用、约瑟夫森结及相关制备方法 - Google Patents

Abstract

本申请提供了硬掩膜及其制备方法、应用、约瑟夫森结及相关制备方法，用于制备约瑟夫森参量放大器的约瑟夫森结，所述硬掩膜包括层叠设置的基础层和图形层；所述基础层用于设置于衬底的表面，且所述基础层设置有贯通的第一窗口；所述图形层设置有贯通且与所述第一窗口连通的图形集合；所述图形集合包括一个或多个图形。采用这种硬掩膜结构制备约瑟夫森参量放大器的约瑟夫森结，能够降低光刻胶作掩膜时存在的悬胶塌陷、光刻胶残留对结造成损耗、光刻胶在高温下软化或降解等风险，由于避免了光刻胶对约瑟夫森结的不利影响，提高了结电阻的均匀性，因此能够降低约瑟夫森结在低温下的损耗。

Description

硬掩膜及其制备方法、应用、约瑟夫森结及相关制备方法

技术领域

本申请涉及量子芯片制备的技术领域，尤其涉及硬掩膜、硬掩膜在制备约瑟夫森参量放大器的约瑟夫森结中的应用、硬掩膜的制备方法、约瑟夫森结的制备方法、约瑟夫森结和约瑟夫森参量放大器的制备方法。

背景技术

约瑟夫森参量放大器是一种低噪声的前置放大器，可以用来压缩噪声，实现量子比特的单发测量，用于探测暗物质等。在超导量子计算中，超导量子芯片处于极低温(<30mk)的环境下，受噪声影响大，并且从超导量子芯片输出的信号非常微弱，一般需要在输出端后级加多级放大器用以提高信号强度。目前商用的低温放大器一般工作在4k温度层，会带来极大的热噪声，而和超导量子芯片工作在同一温度层的约瑟夫森参量放大器具有极大的增益、不会引入额外噪声的优良特性，所以约瑟夫森参量放大器是做超导量子计算的必要器件。

约瑟夫森结是约瑟夫森参量放大器中的核心器件，例如可以采用光刻胶悬胶技术制备一字型的约瑟夫森结，在衬底上形成超导层-势垒层-超导层的三层层叠结构。相关技术采用双层光刻胶掩膜结构，其中悬胶所处的上层结构进行图案转移，下层结构起到支撑作用，然而，使用悬胶转移图案，存在悬胶塌陷、光刻胶残留对结造成损耗、光刻胶在高温下软化或降解等风险。

发明内容

本申请提供了硬掩膜、硬掩膜在制备约瑟夫森参量放大器的约瑟夫森结中的应用、硬掩膜的制备方法、约瑟夫森结的制备方法、约瑟夫森结和约瑟夫森参量放大器的制备方法，采用这种双层硬掩膜结构制备约瑟夫森结，能够降低双层光刻胶掩膜结构存在的悬胶塌陷、光刻胶残留对结造成损耗、光刻胶在高温下软化或降解等风险。

第一方面，本申请提供了一种硬掩膜，用于制备约瑟夫森参量放大器的约瑟夫森结，所述硬掩膜包括层叠设置的基础层和图形层；

所述基础层用于设置于衬底的表面，且所述基础层设置有贯通的第一窗口；

所述图形层设置有贯通且与所述第一窗口连通的图形集合；所述图形集合包括一个或多个图形；

其中，所述第一窗口和所述图形集合用于辅助在所述衬底的表面形成所述约瑟夫森结，所述基础层采用硅、金属、合金、蓝宝石或者树脂材料，所述图形层采用硅、金属、合金、蓝宝石或者树脂材料。

第二方面，本申请提供了一种上述任一项硬掩膜在制备约瑟夫森参量放大器的约瑟夫森结中的应用。

第三方面，本申请提供了一种硬掩膜的制备方法，所述硬掩膜用于制备约瑟夫森参量放大器的约瑟夫森结，所述方法包括：

形成依次层叠的基础层和图形层，所述基础层用于设置于衬底的表面；

对所述基础层和所述图形层进行刻蚀，以在所述基础层形成贯通的第一窗口，以及在所述图形层形成贯通的图形集合，以制备得到所述硬掩膜；

其中，所述图形集合包括一个或多个图形，所述第一窗口和所述图形集合连通，所述第一窗口和所述图形集合用于辅助在所述衬底的表面形成约瑟夫森结。

第四方面，本申请提供了一种约瑟夫森结的制备方法，所述方法包括：

在衬底的表面设置上述任一项硬掩膜，或者，在所述衬底的表面根据上述任一项硬掩膜的制备方法制备所述硬掩膜；

根据第一投影方向，通过所述硬掩膜进行镀膜，以在所述衬底的表面形成第一超导层；

在所述第一超导层的至少部分表面形成势垒层；

根据第二投影方向，通过所述硬掩膜进行镀膜，以在所述势垒层的至少部分表面形成第二超导层，以制备得到约瑟夫森结；

其中，所述第一投影方向和所述第二投影方向相同或不同。

第五方面，本申请提供了一种约瑟夫森结，所述约瑟夫森结采用上述任一项约瑟夫森结的制备方法制备得到。

第六方面，本申请提供了一种约瑟夫森参量放大器的制备方法，采用上述任一项约瑟夫森结的制备方法制备所述约瑟夫森参量放大器的约瑟夫森结。

根据本申请提供的硬掩膜、硬掩膜在制备约瑟夫森参量放大器的约瑟夫森结中的应用、硬掩膜的制备方法、约瑟夫森结的制备方法、约瑟夫森结和约瑟夫森参量放大器的制备方法，采用这种双层硬掩膜结构制备约瑟夫森参量放大器的约瑟夫森结，能够降低双层光刻胶掩膜结构存在的悬胶塌陷、光刻胶残留对结造成损耗、光刻胶在高温下软化或降解等风险，可以在约瑟夫森参量放大器上制备单晶结构的势垒层，由于避免了光刻胶对约瑟夫森结的不利影响，提高了结电阻的均匀性，因此能够降低约瑟夫森结在低温下的损耗。

在约瑟夫森结的制备过程中，相关技术使用双层光刻胶掩膜结构。这种方法虽然可行，但存在一些固有的问题：悬胶塌陷，在传统工艺中，上层光刻胶悬浮在衬底上，这种悬浮结构在后续的加工过程中可能会塌陷，导致掩膜图案的损坏，进而影响约瑟夫森结的制备；光刻胶残留，光刻胶在制作过程中可能不会完全去除，残留的光刻胶可能对超导层产生不利影响，如导致电性能不稳定；光刻胶软化或降解，在高温下，光刻胶可能软化或降解，影响掩膜的稳定性，进而影响结构的精确度和质量。

针对上述问题，本申请使用硬掩膜来代替双层光刻胶掩膜结构。硬掩膜采用硅、金属、合金、蓝宝石或树脂材料，这些材料在高温下稳定，不会发生软化或降解。硬掩膜结构包括基础层和图形层，其中，基础层用于设置在衬底上，具有贯通的第一窗口，这种结构能够稳定地支撑上层的图形层，减少或消除悬胶塌陷的风险；图形层设置与第一窗口连通的图形集合，用于形成约瑟夫森结，这一层的材料选择保证了在加工过程中的稳定性和耐高温性能。使用双层硬掩膜结构，由于硬掩膜材料本身的稳定性和耐温特性，可以在加工过程中避免光刻胶的塌陷、残留以及高温下的软化或降解，从而提高了约瑟夫森结的制备质量。此外，硬掩膜可以辅助形成单晶结构的势垒层，提高结电阻的均匀性和降低低温下的损耗。

为了解决悬胶塌陷问题，硬掩膜由硅、金属、合金、蓝宝石或树脂等材料制成，这些材料都具有高刚性。相比于光刻胶，这些材料不会在加工过程中发生形变或塌陷，保持了图形的精确性。基础层作为支撑层，当图形层上的图形被转移至衬底时，整体结构不会因悬空部分过大而发生塌陷。

为了解决光刻胶残留问题，硬掩膜所用材料的化学稳定性远高于光刻胶。在刻蚀或清洗过程中，硬掩膜不会像光刻胶那样容易留下残迹，减少了对衬底和超导层的污染。如果硬掩膜需要去除，由于其硬度和化学性质，可以使用更强的溶剂或清洗工艺，而不担心残留物，但这些溶剂或工艺对光刻胶可能是不适用的。

为了解决高温软化或降解问题，硬掩膜所用材料能够承受的温度远高于光刻胶，这意味着在高温加工步骤中，如退火过程，硬掩膜不会软化或降解，从而保持结构的完整性和准确性。由于硬掩膜在高温下的稳定性，能够在形成势垒层的步骤中保持更高的精度，有助于形成均匀、无缺陷的势垒层，这对电阻的均匀性和低温下的性能至关重要。

综上所述，这种双层硬掩膜结构利用了硬掩膜材料的物理化学特性，通过其刚性、化学稳定性和耐高温性，以结构上的设计创新解决了传统光刻胶方案中的关键问题，不仅提高了制造过程的可靠性，而且还提升了约瑟夫森结的最终质量和性能。

附图说明

下面结合说明书附图和具体实施方式进一步说明本申请。

图1是本申请实施例提供的一种利用光刻胶悬胶制备约瑟夫森结的工艺流程图。

图2是本申请实施例提供的一种“一字型”约瑟夫森结的结构示意图。

图3是本申请实施例提供的一种硬掩膜的分解示意图。

图4是本申请实施例提供的一种硬掩膜的制备方法的流程示意图。

图5是本申请实施例提供的一种SOI掩膜的制备方法的工艺流程图。

图6是本申请实施例提供的一种约瑟夫森结的制备方法的流程示意图。

图7是本申请实施例提供的一种通过斜蒸发、氧化、斜蒸发制备“一字型”约瑟夫森结的工艺示意图。

图8是本申请实施例提供的一种使用三层SOI掩膜并通过斜蒸发、氧化、斜蒸发制备“一字型”约瑟夫森结的工艺流程图。

图9是本申请实施例提供的一种使用双层硅片掩膜并通过斜蒸发、氧化、斜蒸发制备“一字型”约瑟夫森结的工艺流程图。

图10是本申请实施例提供的一种图形层的俯视图。

图11是本申请实施例提供的一种硬掩膜、衬底和“一字型”约瑟夫森结的剖面图。

图12是本申请实施例提供的一种量子芯片系统的结构示意图。

图13是本申请实施例提供的一种量子计算机的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请实施例的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

约瑟夫森参量放大器是一种低噪声的前置放大器，可以用来压缩噪声，实现量子比特的单发测量，用于探测暗物质等。在超导量子计算中，超导量子芯片处于极低温(<30mk)的环境下，受噪声影响大，并且从超导量子芯片输出的信号非常微弱，一般需要在输出端后级加多级放大器用以提高信号强度。目前商用的低温放大器一般工作在4k温度层，会带来极大的热噪声，而和超导量子芯片工作在同一温度层的约瑟夫森参量放大器具有极大的增益、不会引入额外噪声的优良特性，所以约瑟夫森参量放大器是做超导量子计算的必要器件。

约瑟夫森结是约瑟夫森参量放大器中的核心器件，相关技术采用光刻胶悬胶技术制备一字型的约瑟夫森结，在衬底上形成超导层-势垒层-超导层的三层层叠结构。采用光刻胶作掩膜，存在悬胶塌陷、光刻胶残留对结造成损耗、光刻胶在高温下软化或降解等风险。

参见图1和图2，图1是本申请实施例提供的一种利用光刻胶悬胶制备约瑟夫森结的工艺流程图，图2是本申请实施例提供的一种“一字型”约瑟夫森结的结构示意图。在制备约瑟夫森结时例如可以采用光刻胶悬胶工艺，如图1所示，经过双层光刻胶匀胶，曝光后显影形成undercut(底切)掩膜结构，利用掩膜，通过斜蒸发、氧化、斜蒸发形成约瑟夫森结的第一超导层(JJ1)、氧化铝势垒层、第二超导层(JJ2)，制备得到如图2所示的“一字型”约瑟夫森结结构。

本申请提供了硬掩膜、硬掩膜在制备约瑟夫森参量放大器的约瑟夫森结中的应用、硬掩膜的制备方法、约瑟夫森结的制备方法、约瑟夫森结和约瑟夫森参量放大器的制备方法，以改进相关技术。本申请采用硬掩膜结构制备约瑟夫森参量放大器的约瑟夫森结，能够降低光刻胶作掩膜时存在的悬胶塌陷、光刻胶残留对结造成损耗、光刻胶在高温下软化或降解等风险，可以在约瑟夫森参量放大器上制备单晶结构的势垒层，由于避免了光刻胶对约瑟夫森结的不利影响，提高了结电阻的均匀性，因此能够降低约瑟夫森结在低温下的损耗。

本申请涉及量子计算机，其系统运行环境例如适用于高性能计算中心、研究实验室或专业化的量子技术公司。

(硬掩膜)

参见图3，图3是本申请实施例提供的一种硬掩膜的分解示意图。

本申请实施例提供了一种硬掩膜，用于制备约瑟夫森参量放大器的约瑟夫森结，硬掩膜包括层叠设置的基础层10和图形层30；

基础层10用于设置于衬底的表面，且基础层10设置有贯通的第一窗口11；

图形层30设置有贯通且与第一窗口11连通的图形集合；图形集合包括一个或多个图形；

其中，第一窗口11和图形集合用于辅助在衬底的表面形成约瑟夫森结，基础层10采用硅、金属、合金、蓝宝石或者树脂材料，图形层30采用硅、金属、合金、蓝宝石或者树脂材料。

本实施例中，衬底例如可以采用硅、蓝宝石等材料，衬底的形状可以为矩形、圆形或者其他形状。

本实施例中，图形集合中的任意两个图形互不连通。

本实施例中，图形集合与第一窗口11连通，是指图形集合中的每个图形都与第一窗口11连通。

本实施例对基础层10的厚度不作限定，其例如可以是50、100、200、300、500、1000微米等。

本实施例对图形层30的厚度不作限定，其例如可以是0.5、0.8、1、3、5、8、10、15、20微米等。

在该硬掩膜中，层叠设置两层结构，即基础层10-图形层30。基础层10用于设置于衬底的表面，设置有贯通的第一窗口11，该第一窗口11允许特定的制备过程，例如刻蚀或沉积，通过第一窗口11进行。基础层10确立了初始的工艺界面，方便图形层30与衬底对齐。本申请实施例对第一窗口11的形状不作限定，其例如可以是矩形、圆形、三角形、梯形、不规则形状等。第一窗口11可以包括一个或多个图形，本申请对此不设限。

图形层30是硬掩膜的最外层，设置在基础层10之上，设置有与第一窗口11连通的图形集合。图形集合中包括一个或多个图形，直接影响最终形成的约瑟夫森结的形态和尺寸，是实现功能性图案和微纳加工精度的关键。

上述双层结构协同作用，可以实现复杂的图形设计，确保在衬底上形成高精度、高性能的约瑟夫森结，例如约瑟夫森结的“一字型”结构等，并且使得结构的精确度和功能性得到极大增强。

本实施例能够降低光刻胶作掩膜时存在的悬胶塌陷、光刻胶残留对结造成损耗、光刻胶在高温下软化或降解等风险，可以在约瑟夫森参量放大器上制备单晶结构的势垒层，由于避免了光刻胶对约瑟夫森结的不利影响，提高了结电阻的均匀性，因此能够降低约瑟夫森结在低温下的损耗。

具体而言，相关技术采用光刻胶悬胶技术制备硬掩膜，光刻胶做悬胶相比于硅、金属、合金、蓝宝石或者树脂材料更容易变形，会影响约瑟夫森结的形貌，导致结异常。其次，光刻胶做悬胶制备约瑟夫森结，结的面积受悬胶的高度和厚度影响较大，导致电阻分布不均匀，不如硅、金属、合金、蓝宝石或者树脂稳定。并且，用光刻胶做掩膜制备约瑟夫森结，会存在残胶，对结的性能有影响。此外，用光刻胶做掩膜，在部分沉积超导层需要对基片加热的设备不适用，例如加热磁制备单晶氧化铝。

本实施例采用硅、金属、合金、蓝宝石或者树脂材料做掩膜，制备出的约瑟夫森结的结面积更稳定，均匀性更好。其次，采用硅、金属、合金、蓝宝石或者树脂材料代替光刻胶作掩膜，避免了光刻胶作悬胶时可能出现的塌陷风险。并且，采用硅、金属、合金、蓝宝石或者树脂材料代替光刻胶作掩膜，避免了残胶对结的性能的影响。此外，采用硅、金属、合金、蓝宝石或者树脂材料代替光刻胶作掩膜，可以通过磁控溅射、化学气相沉积等需要加热的设备进行超导层沉积，避免了光刻胶在高温下软化或降解的风险，可以实现制备约瑟夫森参量放大器的约瑟夫森结的单晶势垒层结构，例如单晶氧化铝或者单晶氮化铝等。

在约瑟夫森结的制备中，电阻的均匀性是一个关键因素，直接影响到结构的性能和可靠性。约瑟夫森结是超导量子干涉器件(SQUIDs)的基础组成部分，在极低温度下运行，能够检测非常微弱的磁场变化。结电阻的均匀性对于约瑟夫森结的性能至关重要，因为电阻的不均匀分布可能会导致局部热点的产生，从而增加噪音和损耗，降低器件的灵敏度和精度。在本实施例中，使用硅、金属、合金、蓝宝石或者树脂等材料代替传统的光刻胶作为掩膜材料，能够提高结电阻的均匀性。这些材料比光刻胶更稳定，不易变形，并且在高温下具有更好的耐受性。因此，当使用这些硬质材料作掩膜时，制备出的约瑟夫森结的形貌更加精确，尺寸控制更加精细，从而确保了电阻的均匀分布。电阻的均匀分布意味着在整个结构上，电流可以均匀地流过，不会在局部区域产生过热，有助于在低温操作中减少损耗。因为在低温下，即使微小的局部热点也能显著影响到超导性能。通过减少电阻不均匀性带来的局部热点和热波动，可以有效地降低低温下的损耗，提高约瑟夫森结的性能。此外，避免使用光刻胶还消除了因残留物或光刻胶在高温下软化或降解而可能导致的损耗。这些残留物可能会影响结的电气特性，并在低温下成为损耗的来源。通过使用更稳定的硬掩膜材料，可以减少这些风险，从而进一步降低损耗，并提高约瑟夫森结在低温下的整体性能。

在制备约瑟夫森结时，尺寸控制精细有利于确保电阻均匀分布。约瑟夫森结的电阻是由该结的几何形状和尺寸决定的，电阻的均匀性意味着整个结的电阻值在其几何形状内是均匀分布的，没有局部电阻值的显著不同。

当使用硬质材料作为掩膜时，制备约瑟夫森结的过程更加精确和可控。这些硬质材料通常具有更好的尺寸稳定性和耐受性，不容易发生变形或收缩，不容易产生残留物。因此，在使用这些材料时，能够更准确地控制约瑟夫森结的几何形状，确保其各部分尺寸精确，而不会出现不均匀的缩放或变形。

由于电阻与几何形状和尺寸直接相关，因此更精确的尺寸控制会带来更均匀的电阻分布。如果尺寸不均匀，不同部分的电阻将会不同，从而导致电流分布不均匀，局部热点可能会在电阻较小或较窄的区域产生，增加损耗和噪音。因此，通过确保尺寸控制精细，可以更好地保证电阻的均匀分布，使电流能够均匀地流过整个结构，而不会在局部区域产生过热。

综上，约瑟夫森结的电阻与约瑟夫森结的几何形状和尺寸直接相关，而使用硬质材料作为掩膜能够确保准确的尺寸控制，从而保证电阻在结内均匀分布，有助于减少局部热点和损耗，提高器件性能。

在一些实施例中，硬掩膜还包括设置于基础层10和图形层30之间的中间层20，中间层20设置有贯通且与第一窗口11、图形集合连通的第二窗口21；其中，第一窗口11、第二窗口21和图形集合用于辅助在衬底的表面形成约瑟夫森结。

本实施例对中间层20的厚度不做限定，其例如可以是0.5、0.8、1、3、5、8、10、15、20微米等。

中间层20位于基础层10之上，设置有与第一窗口11和图形集合连通的第二窗口21。中间层20通过其第二窗口21对第一窗口11进行形状和尺寸上的精细调整或者进行对齐，为约瑟夫森结的复杂结构提供了层次化的制备策略。本申请实施例对第二窗口21的形状不作限定，其例如可以是矩形、圆形、三角形、梯形、不规则形状等。第二窗口21可以包括一个或多个图形，本申请对此不设限。

在约瑟夫森结的制备工艺中，相关的掩膜制造工艺往往设置两层结构，上层结构定义约瑟夫森结的图案，下层结构限定约瑟夫森结的制造空间。并且，下层结构的厚度较大，为几百微米。

在本实施例中，采用三层掩膜结构，通过设置基础层10和中间层20，并分别开设第一窗口11和第二窗口21，允许针对基础层10和中间层20采用不同的材料、工艺来制备，其中，基础层10的厚度较大，为几百微米，中间层20和图形层30的厚度较小，为几微米。

采用三层掩膜结构，相当于将原本的下层结构拆分为两部分，即基础层10和中间层20。这样，基础层10和中间层20可以独立地选择不同的材料和工艺，以满足各自的需求，而不会受到对方的制约，因此，提高了在掩膜制备中的灵活性，能够更好地控制和优化约瑟夫森结的结构。在实际应用中，可以根据掩膜的性能需求和成本需求灵活选择合适的材料、工艺来制备基础层10和中间层20，兼顾较高的制备效率、较高的产品质量和较低的制造成本。

在一些实施例中，中间层20为氧化硅层。

在一些实施例中，基础层10为第一硅层，图形层30为第二硅层。

氧化硅层可以由氧化硅SiOx材料构成，氧化硅SiOx材料可以包括以下任意一种：一氧化硅SiO材料、二氧化硅SiO₂材料等，本领域技术人员可以根据具体的应用需求来选择不同的氧化硅材料来形成氧化硅层。

在本实施例中，形成了三层硬掩膜结构。第一硅层作为基础层10，提供了坚实的基底，通过第一窗口11提供约瑟夫森结的制造空间。接着，氧化硅层作为中间层20，在氧化硅层上形成第二窗口21，延伸约瑟夫森结的制造空间。最后，第二硅层作为图形层30，其上形成的图形集合直接定义了约瑟夫森结的位置、形状和尺寸。整个过程中，每一层的制备都要精确控制，从而确保最终形成的约瑟夫森结具有所需的电气特性和尺寸精度。

采用这种三层硬掩膜技术，能够极大地提升约瑟夫森结的制备精度和质量。第一硅层保证了整个结构的机械强度，同时也有利于高温下的薄膜沉积过程。氧化硅层可以隔离第一硅层与第二硅层，方便独立制备各层窗口。第二硅层则允许在微观尺度上形成精确的图形。采用硅-氧化硅层-硅这样的材料系统，允许在更高温度下制备材料，例如可以进行退火等工艺，可以实现单晶势垒层，如单晶氧化铝、单晶氮化铝等，提高了约瑟夫森结的质量和量子传输效率。

在实际应用中，可以采用硅层、硅层这样的双层掩膜结构，或者采用双层金属(或者合金)掩膜结构，或者采用双层蓝宝石(或者树脂)掩膜结构。或者，可以采用硅层、氧化硅层、硅层这样的三层掩膜结构，或者采用三层金属(或者合金)掩膜结构，或者采用三层蓝宝石(或者树脂)掩膜结构。双层掩膜结构或者三层掩膜结构的每一层都有其独特的功能，共同优化了掩膜的性能并提高了约瑟夫森结的制备效率和质量。当基础层10为第一硅层时，其硬度和热稳定性能优良，能够承受后续的高温工艺，为约瑟夫森结的形成提供了坚固的基底。第二硅层作为图形层30，允许通过光刻和刻蚀工艺精确定义约瑟夫森结的图形，优化了结构的微观形貌。

综合来看，无论是硅-硅掩膜结构、双层金属掩膜结构、双层合金掩膜结构、双层蓝宝石掩膜结构、双层树脂掩膜结构等，还是硅-氧化硅-硅掩膜结构、三层金属掩膜结构、三层合金掩膜结构、三层蓝宝石掩膜结构、三层树脂掩膜结构等，都提供了可靠、可控且适应性强的掩膜，有助于提升约瑟夫森结制备过程的精确度和生产效率。在实际应用中，可以根据具体的性能需求和成本需求选择相应的双层掩膜结构或者三层掩膜结构。

采用这种双层掩膜结构或者三层掩膜结构制备约瑟夫森结，可以提高制备过程的精度，允许实现更小线宽的约瑟夫森结，有助于增加超导量子比特的密度和减小量子芯片系统的尺寸。其次，双层或者三层窗口(包括基础层10的第一窗口11、中间层20的第二窗口21、图形层30的图形集合，即图形窗口集合)的顺序对接和设计优化了材料生长和刻蚀过程的执行环境，减少了化学残留物的风险，从而降低了约瑟夫森结因残留物影响而出现的性能不稳定性。

第二窗口21与第一窗口11相连通，也就意味着，在层叠方向上，第二窗口21至少部分与第一窗口11重叠。即，第二窗口21与第一窗口11部分重叠，或者，第二窗口21与第一窗口11完全重叠。

第二窗口21与第一窗口11部分重叠，是指中间层20上的开口(即，第二窗口21)与基础层10上的开口(即，第一窗口11)在层叠方向上有部分区域是重叠的，而非完全吻合。这种设计的作用在于允许通过第二窗口21对第一窗口11所限定的制造空间进行形状和尺寸的调整，实现更精细的控制。例如，在斜蒸发过程中，部分重叠可以确保金属薄膜沉积在所需的特定区域，同时避免在不需要的区域沉积。

在一些实施例中，第一窗口11和第二窗口21在层叠方向上完全重叠。

第二窗口21与第一窗口11完全重叠，是指中间层20和基础层10的开口完全对齐。这种配置对于制备过程中的对准精度要求更高，但可以确保在整个窗口区域内材料沉积的均匀性和连续性，此外，掩膜本身的制备工艺也更简单，有利于形成高质量的约瑟夫森结和保证超导量子比特的一致性。

在本实施例中，通过采用三层掩膜结构，其中基础层10和中间层20的窗口设置实现了精确的对齐与重叠(包括部分重叠或者完全重叠)，从而提供了在衬底上形成约瑟夫森结的精细控制能力。在此基础上，结合斜蒸发技术和薄膜生长的特性，可以精确控制铝或其他超导材料的沉积，从而形成具有特定尺寸和形状的约瑟夫森结。通过调整第一窗口11和第二窗口21的重叠程度，可以准确限定约瑟夫森结的制造空间。采用第一窗口11和第二窗口21至少部分重叠，可以有效提升约瑟夫森结制备过程中的精确度和可重复性。首先，当窗口部分重叠时，可以实现对约瑟夫森结关键部位的局部调控，便于精细调整量子比特的性能参数，如临界电流和耦合强度。其次，完全重叠的设计保证了在整个结构上材料的均匀沉积，从而提升结构的均一性和性能的一致性。此外，这种结构设计还具有制备过程简化的优势，减少了对对准设备的依赖，降低了生产成本。并且，在量子芯片制备的一些高温工艺步骤中，表现出了更高的耐受性。

在一些实施例中，第一窗口11和第二窗口21均为矩形，且二者在层叠方向上完全重叠。

本实施例中，第一窗口11和第二窗口21的形状、尺寸相同，且在层叠方向上完全对齐。

在一些实施例中，第一窗口11的面积不小于第二窗口21的面积。

第一窗口11的面积不小于第二窗口21的面积，是指在掩膜的基础层10所开设的第一窗口11应当具有足够的面积，以确保在上面设置的中间层20中第二窗口21的开设不受限制。这样的设计使得在光刻和刻蚀过程中，第二窗口21可以完全位于第一窗口11之内，从而方便将图形层30的图案通过中间层20准确传递到基础层10上，确保在多层掩膜结构中各层之间的对齐精度，防止因错位导致的制造缺陷，提高了制备过程的容错率，减少了因对齐不精确而造成的材料浪费，以及提高了最终产品的性能一致性和可靠性。

在制备约瑟夫森结的过程中，采用三层掩膜技术，其中第一窗口11作为基础开口，决定了第二窗口21的最大可能面积。在物理机理上，当进行刻蚀或沉积等步骤时，第一窗口11保证了足够的操作空间，使得对第二窗口21的任何调整或加工都能在第一窗口11的范围内完成。这种从大到小的窗口设计，确保了从基础层10到图形层30的每一步工艺都能顺利进行，同时避免了下层窗口可能对上层工艺造成的空间限制。此外，这一原理也适用于图案的转移过程，即通过逐层的掩膜图案设计，可以将图形层30的图案通过中间层20精确传递至基础层10，从而形成精确的约瑟夫森结图案。

在另一些实施例中，第一窗口11的面积小于第二窗口21的面积。在这种情况下，第一窗口11的面积需要满足约瑟夫森结的形成条件，例如，第一窗口11的面积可以大于第三层的图形集合的面积。

在一些实施例中，图形集合包括第一图形31和第二图形32。

在一些实施例中，当将第一层设置于衬底的表面时，第一图形31在衬底的表面的第一可投影区域与第二图形32在衬底的表面的第二可投影区域至少部分重叠。

其中，第一可投影区域根据第一图形31、第一窗口11、第二窗口21以及基础层10、中间层20和图形层30的厚度确定，第二可投影区域根据第二图形32、第一窗口11、第二窗口21以及基础层10、中间层20和图形层30的厚度确定。

需要注意的是，可投影区域是指所有可能的投影区域的集合，即穷尽所有投影方向(或者说投影角度)所投影得到的投影区域的集合。

第一图形31在衬底的表面的第一可投影区域根据第一图形31、第一窗口11、第二窗口21以及基础层10、中间层20、图形层30的厚度确定，是指第一图形31对应的第一可投影区域在衬底表面的位置和形状是根据第一图形31、第一窗口11、第二窗口21的具体形状以及基础层10、中间层20和图形层30的厚度来确定的。例如，在第一窗口11和第二窗口21为面积较大的矩形、基础层10和中间层20形似中空框架的情况下，当图形层30很厚、中间层20和基础层10很薄并且第一图形31尺寸很小时，穷尽所有投影方向所得到的第一可投影区域也只是近似于第一图形31在衬底的竖直投影区域。想象光从狭小的天窗照射进一个非常扁平的房间，不管光线如何旋转，都只能照亮很小的区域。而当图形层30、中间层20和基础层10很薄并且第一图形31尺寸较大时，穷尽所有投影方向所得到的第一可投影区域的面积可能会很大，甚至可以覆盖整个衬底。当然，在实际应用中，可能并不需要在整个衬底上生长材料，但并不代表可投影区域不允许覆盖整个衬底。第二图形32对应的第二可投影区域、下文中的第三图形对应的第三可投影区域与之相类似，本文中不再赘述。

第一图形31在衬底的表面的第一可投影区域与第二图形32在衬底的表面的第二可投影区域至少部分重叠，指的是这两个图形在衬底表面有可能投影到的区域存在部分重叠或者全部重叠的情况，即当基于相同或不同的投影方向对第一图形31和第二图形32进行投影时，第一图形31和第二图形32在衬底表面的投影区域能够呈现部分重叠或者全部重叠的现象。

当第一图形31和第二图形32对应的可投影区域(即第一可投影区域和第二可投影区域)至少部分重叠时，在两个超导层的制备步骤中(例如，两次斜蒸发，或者，一次直蒸发加一次斜蒸发)，可以使得两次所生长的材料在衬底表面的投影区域部分重叠(当然，两个超导层之间通过势垒层进行电气隔离)，从而制备得到约瑟夫森结的两个超导层。

举例说明，第一图形31是圆形，第二图形32是矩形，二者的可投影区域在衬底上至少部分重叠。

在一些实施例中，第一图形31和第二图形32具有相同形状。

当第一图形31和第二图形32具有相同的形状时，二者在衬底上的投影区域也会相应地具有相似的形状和特性。在约瑟夫森结的制备过程中，这两个图形产生的材料生长结果也会相似，当使用第一图形31的第一次材料生长结果和第二图形32的第二次材料生长结果(或者，使用第二图形32的第一次材料生长结果和第一图形31的第二次材料生长结果)来分别作为约瑟夫森结的第一超导层和第二超导层时，制备出的约瑟夫森结在整体上具有均匀性，这种设计使得约瑟夫森结的制备过程更加可控和可预测。

举例说明，第一图形31和第二图形32都是边长为10微米的正方形，二者的对应边都平行但不共线。

在一些实施例中，第一图形31和第二图形32均为矩形且具有相同形状。

第一图形31和第二图形32均为矩形且具有相同形状，是指第一图形31和第二图形32都是矩形形状，且二者形状、尺寸完全一致。

在一些实施例中，第一图形31和第二图形32均为闭合图形且具有相同形状。

在一些实施例中，第一图形31和第二图形32均为平行四边形且具有相同形状。

在一些实施例中，第一图形31和第二图形32均为三角形且具有相同形状。

在一些实施例中，第一图形31和第二图形32均为锯齿形且具有相同形状。

在一些实施例中，第一图形31和第二图形32均为梯形且具有相同形状。

在一些实施例中，图形集合包括第一图形31和第二图形32，第一图形31和第二图形32均为矩形且具有相同形状，第一图形31的一对平行边和第二图形32的一对对应边共线。

第一图形31的一对平行边和第二图形32的一对对应边共线，是指第一图形31有一对平行边，针对这两条平行边中的每个边，其与第二图形32中的对应边，是共线的，即两个矩形的两条平行边分别处于同一条直线上。需要注意的是，由于第一图形31和第二图形32互不连通，因此在两个矩形中，除了共线的两条平行边之外的两条边及其对应边处于相互平行但不共线的状态。

其中，第一图形31和第二图形32的对应边，是指针对这两个矩形，对矩形的顺序连接的4个边进行编号，第一图形31对应4个边：边a1、边a2、边a3、边a4，第二图形32对应4个边：边b1、边b2、边b3、边b4，其中，边a1和边b1为一组对应边，边a2和边b2一组对应边，边a3和边b3是一组对应边，边a4和边b4是一组对应边。在一些实施例中，第一图形31和第二图形32具有相同的形状、尺寸、比例，每组对应边的尺寸相同。

举例说明，第一图形31的一对平行边例如是边a1和边a3，与边a1和边a3相应的第二图形32的一对对应边例如是边b1和边b3，则第一图形31的一对平行边和第二图形32的一对对应边共线，是指边a1和边b1共线，边a3和边b3共线。相应的，边a2和边b2相互平行但不共线，边a4和边b4相互平行但不共线。

在一些实施例中，第一图形31位于图形层30的边缘以形成第一开口，第二图形32位于图形层30的边缘以形成第二开口。此时，第一图形31、第二图形32分别位于图形层30的边缘以形成两个开口，即，在图形层30上设置两个向外开口的沟槽，其开口方向垂直于层叠方向。

在一些实施例中，基础层10的第一窗口11和中间层20的第二窗口21均为矩形且具有相同形状，第一窗口11和第二窗口21在层叠方向上完全重叠，并且，在层叠方向上，第一图形31的投影区域与第一窗口11、第二窗口21的投影区域存在重叠区域，第二图形32的投影区域与第一窗口11、第二窗口21的投影区域存在重叠区域。此时，从图形层30一侧来看，会暴露出中间层20的一部分，即中间层20的与第一开口对应的部分区域，这是由于第一开口的存在导致的。相应地，也会暴露出中间层20的与第二开口对应的部分区域。但由于中间层20的存在，因此，从图形层30一侧来看时，基础层10仍被中间层20覆盖，不会处于暴露状态。

在一些实施例中，图形集合包括一个或多个第三图形，第三图形在衬底的表面的第三可投影区域根据第三图形以及基础层10、中间层20和图形层30的厚度确定。

其中，第三图形的数量可以是一个或多个。

当图形集合中包括一个或多个第三图形时，每个第三图形都具有其独特的形状和位置。在约瑟夫森结的制备过程中，在单个超导层的制备过程中，可以精确且连续地调整投影方向，使得单个第三图形的多次投影区域连接在一起，和/或，使得多个第三图形的多次投影区域连接在一起，由多次投影区域共同形成约瑟夫森结的相应膜层。因此，通过控制和调整各个第三图形的形状和位置，可以精确地定制和调整约瑟夫森结的相应膜层的形状，满足实际应用中的特定需求。这样做的好处是，通过引入第三图形，可以增加制备过程中的参数选择，每个第三图形的形状和位置都可以根据需要进行精确控制，这使得约瑟夫森结的膜层结构更加灵活可调，这种灵活性有助于优化约瑟夫森结的性能，提高了量子芯片的制备效率和成功率。

作为一个示例，图形集合包括一个第三图形，其形状为矩形。作为另一个示例，图形集合包括6个第三图形，每个第三图形为具有相同形状且相互平行的细长矩形，6个矩形在自身宽度方向上排成两行，交错排列。

在一个具体应用场景中，本申请实施例还提供了一种硬掩膜，用于制备约瑟夫森参量放大器的约瑟夫森结，硬掩膜包括层叠设置的基础层10、中间层20和图形层30；基础层10为第一硅层，中间层20为氧化硅层，图形层30为第二硅层；

基础层10用于设置于衬底的表面，且基础层10设置有贯通的第一窗口11；

中间层20设置有贯通且与第一窗口11、图形集合连通的第二窗口21；

图形层30设置有贯通且与第一窗口11连通的图形集合；图形集合包括一个或多个图形；

其中，第一窗口11、第二窗口21和图形集合用于辅助在衬底的表面形成约瑟夫森结，基础层10采用硅、金属、合金、蓝宝石或者树脂材料，图形层30采用硅、金属、合金、蓝宝石或者树脂材料。

第一窗口11和第二窗口21均为矩形，且二者在层叠方向上完全重叠。图形集合包括第一图形31和第二图形32，第一图形31和第二图形32均为矩形且具有相同形状，第一图形31的一对平行边和第二图形32的一对对应边共线。第一图形31位于图形层30的边缘以形成第一开口，第二图形32位于图形层30的边缘以形成第二开口。

(硬掩膜在制备约瑟夫森参量放大器的约瑟夫森结中的应用)

本申请实施例还提供了一种上述任一项硬掩膜在制备约瑟夫森参量放大器的约瑟夫森结中的应用。

在量子器件的制备过程中，掩膜是一种用来定义器件图形的关键工具，允许特定区域的材料被添加或去除，以形成微纳结构。掩膜通过阻挡或允许光线、电子束或离子束的传递，精确控制器件制备的区域和形状。掩膜能够实现图形转移，确保了在衬底上能够形成所需的精确图案，从而构建功能性的量子器件，例如约瑟夫森参量放大器的约瑟夫森结。硬掩膜的使用提高了量子器件制备的精度和重复性，减少了错误和缺陷的出现，有助于提升器件的性能和可靠性。

使用硬掩膜进行量子器件制备，提供了高度的图形精确度，确保实现量子器件的性能，因为微小的尺寸变化都可能导致器件特性的显著变化。其次，使得可以在纳米尺度上复制复杂的量子电路图形。此外，硬掩膜技术的使用还提高了量子器件的制备效率，能够批量生产，同时确保了器件之间的一致性。

(硬掩膜的制备方法)

参见图4，图4是本申请实施例提供的一种硬掩膜的制备方法的流程示意图。

本申请实施例还提供了一种硬掩膜的制备方法，硬掩膜用于制备约瑟夫森参量放大器的约瑟夫森结，该方法包括步骤S101和步骤S102。

步骤S101：形成依次层叠的基础层10和图形层30，基础层10用于设置于衬底的表面。

步骤S102：对基础层10和图形层30进行刻蚀，以在基础层10形成贯通的第一窗口11，以及在图形层30形成贯通的图形集合，以制备得到硬掩膜。

其中，图形集合包括一个或多个图形，第一窗口11和图形集合连通，第一窗口11和图形集合用于辅助在衬底的表面形成约瑟夫森结。

在一些实施例中，形成依次层叠的基础层10和图形层30(即步骤S101)，包括：形成依次层叠的基础层10、中间层20和图形层30；对基础层10和图形层30进行刻蚀(即步骤S102)的过程包括：对基础层10、中间层20和图形层30进行刻蚀，以在基础层10形成贯通的第一窗口11，在中间层20形成贯通的第二窗口21，以及在图形层30形成贯通的图形集合，以制备得到硬掩膜；其中，第二窗口21分别与第一窗口11和图形集合连通，第一窗口11、第二窗口21和图形集合用于辅助在衬底的表面形成约瑟夫森结。

本实施例中，形成依次层叠的基础层10、中间层20和图形层30，基础层10用于设置于衬底的表面，是指在制备硬掩膜的工艺中，所制备的硬掩膜具有依次层叠的基础层10、中间层20和图形层30三层结构，其中基础层10是用于和衬底相接触的。

本实施例中，步骤S101中形成基础层10、中间层20和图形层30的顺序例如是：基础层10、中间层20、图形层30；中间层20、基础层10、图形层30；中间层20、图形层30、基础层10；图形层30、中间层20、基础层10等，本申请不对此设限。

本实施例中，步骤S102中形成第一窗口11、第二窗口21以及图形集合的顺序可以互换，本申请不对此设限。

作为一个示例，可以先在基础层10形成贯通的第一窗口11，再在中间层20形成贯通且与第一窗口11连通的第二窗口21，最后在图形层30形成贯通且与第二窗口21连通的图形集合。此时先从背面刻蚀基础层10和中间层20，再从正面刻蚀图形层30。

作为另一个示例，可以先在基础层10形成贯通的第一窗口11，再在图形层30形成贯通的图形集合，最后在中间层20形成贯通且与第一窗口11和图形集合连通的第二窗口21。此时先从背面刻蚀基础层10，再从正面刻蚀图形层30，最后从背面或者正面刻蚀中间层20。

作为又一个示例，可以先在图形层30形成贯通的图形集合，再在中间层20形成贯通的第二窗口21，最后在基础层10形成贯通且与第二窗口21连通的第一窗口11。此时先从正面刻蚀图形层30和中间层20，再从背面刻蚀基础层10。

作为又一个示例，可以先在图形层30形成贯通的图形集合，再在基础层10形成贯通的第一窗口11，最后在中间层20形成贯通且与第一窗口11和图形集合连通的第二窗口21。此时先从正面刻蚀图形层30，再从背面刻蚀基础层10，最后从背面或者正面刻蚀中间层20。

对图形层30进行刻蚀，以在图形层30形成贯通的图形集合，是指通过刻蚀图形层30材料，制造出一组贯通的图形，这些图形在掩膜中扮演关键角色，用于定义量子器件的结构。类似地，对基础层10进行刻蚀以在基础层10形成贯通的第一窗口11，对中间层20进行刻蚀以在中间层20形成贯通的第二窗口21，是指通过刻蚀基础层10和中间层20，形成用于制备约瑟夫森结的窗口结构。这些窗口和图形集合协同作用，辅助在衬底上形成约瑟夫森结。

本申请实施例对步骤S101中形成基础层10、中间层20和图形层30的镀膜方式不作限定，其例如可以采用ALD、CVD、PVD、丝网印刷、喷墨打印、旋涂浆料生长、溶液法、热氧化、电弧熔射、电沉积、等离子喷涂等方式进行镀膜。

硬掩膜的制备通过精确的工艺步骤实现，确保了器件的几何形状和尺寸控制。高度可控的掩膜制备，使得量子器件的设计可以根据具体需求进行优化；通过调整图形集合和窗口的形状，可以实现不同量子器件的定制制备；提高了制备过程的可重复性和精确性，确保了器件性能的稳定性和一致性。

举例说明，首先，依次沉积基础层10、中间层20和图形层30材料，基础层10、中间层20和图形层30的厚度分别为200微米、5微米、15微米。然后，对图形层30进行刻蚀，形成了两个相同的矩形，长度和宽度分别为50微米和10微米。接下来，通过刻蚀基础层10和中间层20，形成相同形状的第一窗口11和第二窗口21，二者的长度和宽度分别为180微米和100微米，且第二窗口21分别与第一窗口11和图形集合相连通。最终制备得到的硬掩膜包括图形集合和窗口结构，可以用于制备约瑟夫森结。

在一些实施例中，基础层10为第一硅层，中间层20为氧化硅层，图形层30为第二硅层。对基础层10和中间层20进行刻蚀的过程包括：对基础层10进行刻蚀，以在基础层10形成贯通的第一窗口11；通过刻蚀去除第一窗口11对应的至少部分中间层20，形成贯通且与第一窗口11、图形集合连通的第二窗口21。

对基础层10进行刻蚀，以在基础层10形成贯通的第一窗口11，例如是通过光刻掩膜加刻蚀方式，在第一硅层上创建一个通孔(即第一窗口11)。通过刻蚀去除第一窗口11对应的至少部分氧化硅层，形成贯通且与第一窗口11和图形集合连通的第二窗口21，例如是在氧化硅层上通过光刻掩膜加刻蚀方式，去除第一窗口11对应位置的至少部分氧化硅层，从而形成一个通孔(即第二窗口21)，使其与第一硅层的第一窗口11和第二硅层的图形集合相连通。

这样做的好处是，通过层叠的第一硅层、氧化硅层和第二硅层，以及相应的刻蚀工艺，来精确控制硬掩膜的形状和通道。例如，首先在第二硅层上进行刻蚀，形成贯通的图形集合。然后，通过对第一硅层和氧化硅层的刻蚀，创建贯通的第一窗口11和第二窗口21，确保第一窗口11、第二窗口21与图形集合相连通。

在一些实施例中，利用光刻胶层形成第一掩膜，从图形层30的远离中间层20的表面，对图形层30进行刻蚀。

在一些实施例中，利用无机物层形成第二掩膜，从基础层10的远离中间层20的表面，对基础层10进行刻蚀。本申请实施例对无机物层不作限定，其例如可以包括氧化物薄膜和/或氮化物薄膜。

在一些实施例中，无机物层包括层叠设置的氧化硅薄膜和氮化硅薄膜，氧化硅薄膜设置于基础层10的远离中间层20的表面。此时，氧化硅薄膜与基础层10相接触，而氮化硅薄膜与基础层10不接触。

在本实施例中，在对图形层30进行刻蚀时，使用光刻胶层形成第一掩膜，光刻胶层位于图形层30的远离中间层20的表面上。利用第一掩膜，对图形层30进行刻蚀。在对基础层10进行刻蚀时，使用无机物层形成第二掩膜，该无机物层可以包括层叠的氧化硅薄膜和氮化硅薄膜，这些薄膜形成在基础层10远离中间层20的表面上。然后，利用第二掩膜，从远离中间层20的一侧，对基础层10进行刻蚀，以形成贯通的第一窗口11。

这样做的好处是，提供了硬掩膜制备工艺的高度可控性和定制性，可以根据需要精确设计和制备硬掩膜。其次，通过使用两个不同的掩膜(即无机物层和光刻胶层)和刻蚀工艺，可以确保各层结构之间的精确对准，从而减少了结构误差，提高了硬掩膜的制备精度和性能一致性。此外，这一方法还具有较高的适用性，可用于各种形状、尺寸硬掩膜的制备。

在一个具体应用场景中，本申请实施例还提供了一种硬掩膜的制备方法，硬掩膜用于制备约瑟夫森参量放大器的约瑟夫森结，方法包括：

形成依次层叠的基础层10、中间层20和图形层30；基础层10为第一硅层，中间层20为氧化硅层，图形层30为第二硅层，基础层10用于设置于衬底的表面；

对基础层10、中间层20和图形层30进行刻蚀，以在基础层10形成贯通的第一窗口11，在中间层20形成贯通的第二窗口21，以及在图形层30形成贯通的图形集合，以制备得到硬掩膜；

其中，图形集合包括一个或多个图形，第二窗口21分别与第一窗口11和图形集合连通，第一窗口11、第二窗口21和图形集合用于辅助在衬底的表面形成约瑟夫森结。

参见图5，图5是本申请实施例提供的一种SOI掩膜的制备方法的工艺流程图。

以SOI掩膜为例，SOI掩膜的制备流程包括步骤S1～S7。

步骤S1：SOI片正面匀胶，形成光刻胶层A，在光刻胶层A曝光出图形集合(包括第一图形31和第二图形32)，经显影，形成第一掩膜。其中，SOI片包括层叠设置的第一硅层、二氧化硅层、第二硅层。

步骤S2：利用第一掩膜，刻蚀正面的第二硅层，以二氧化硅层为截止层，在第二硅层形成贯通的图形集合，并剥离去除光刻胶层A。

步骤S3：SOI片背面沉积无机物层，包括2微米SiO2薄膜及9微米Si3N4薄膜。

步骤S4：SOI片背面匀胶，形成光刻胶层B，在光刻胶层B曝光出第一窗口11的图形，经显影，形成第三掩膜。

步骤S5：利用第三掩膜，刻蚀2微米SiO2薄膜及9微米Si3N4薄膜，第一窗口11的图形转移到SiO2薄膜及Si3N4薄膜上。

步骤S6：利用刻蚀后的无机物层(刻蚀后的SiO2薄膜及Si3N4薄膜)作为第二掩膜，刻蚀背面的第一硅层，以二氧化硅层为截止层，在第一硅层形成贯通的第一窗口11。

步骤S7：剥离去除光刻胶层B，并通过湿法刻蚀方式，去除SiO2薄膜、Si3N4薄膜及部分二氧化硅层，在二氧化硅层上形成第二窗口21，制备得到SOI掩膜。

相关技术采用光刻胶悬胶技术制备掩膜，光刻胶做悬胶相比于SOI材料更容易变形，会影响约瑟夫森结的形貌，导致结异常。其次，光刻胶做悬胶制备约瑟夫森结，结的面积受悬胶的高度和厚度影响较大，导致电阻分布不均匀，不如SOI稳定。并且，用光刻胶做掩膜制备约瑟夫森结，会存在残胶，对结的性能有影响。此外，用光刻胶做掩膜，在部分沉积超导层需要对基片加热的设备不适用，例如加热磁制备单晶氧化铝。

本实施例采用SOI(绝缘体上的硅)做硬掩膜，制备出的约瑟夫森结的结面积更稳定，均匀性更好。其次，采用SOI代替光刻胶作掩膜，避免了光刻胶作悬胶时可能出现的塌陷风险。并且，采用SOI代替光刻胶作掩膜，避免了残胶对结的性能的影响。此外，采用SOI代替光刻胶作掩膜，可以通过磁控溅射、化学气相沉积等需要加热的设备进行超导层沉积，避免了光刻胶在高温下软化或降解的风险，可以实现制备约瑟夫森参量放大器的约瑟夫森结的单晶势垒层结构，例如单晶氧化铝或者单晶氮化铝等。

(约瑟夫森结的制备方法)

参见图6，图6是本申请实施例提供的一种约瑟夫森结的制备方法的流程示意图。

本申请实施例还提供了一种约瑟夫森结的制备方法，方法包括步骤S201～S204。

步骤S201：在衬底的表面设置上述任一项硬掩膜，或者，在衬底的表面根据上述任一项硬掩膜的制备方法制备硬掩膜。

步骤S202：根据第一投影方向，通过硬掩膜进行镀膜，以在衬底的表面形成第一超导层。

步骤S203：在第一超导层的至少部分表面形成势垒层。

步骤S204：根据第二投影方向，通过硬掩膜进行镀膜，以在势垒层的至少部分表面形成第二超导层，以制备得到约瑟夫森结。

其中，第一投影方向和第二投影方向相同或不同。

本申请实施例对形成第一超导层的材料和工艺不作限定，材料例如可以是铝(Al)、铅(Pb)、锡(Sn)、钒(V)、铟(In)、铌(Nb)、钽(Ta)、铼(Re)、氮化铌(NbN)、氮化钛(TiN)、氮化钛铌(NbTiN)、二硼化镁(MgB2)、钼铼(MoRe)和铁基(Fe-based)材料等，工艺例如可以是ALD、CVD、PVD等。作为一个示例，采用铝材料，通过斜蒸发的方式进行镀膜，形成第一超导层。作为另一个示例，采用铝材料，通过直蒸发的方式进行镀膜，形成第一超导层。作为又一个示例，采用铼材料，通过原位磁控溅射的方式进行镀膜，形成第一超导层。

本申请实施例对形成势垒层的材料和工艺不作限定。作为一个示例，采用氧化第一超导层的方式，形成氧化物势垒层。作为另一个示例，采用铝材料，通过原位氧化反应蒸镀的方式进行镀膜，形成氧化铝势垒层。作为又一个示例，采用氧化铝材料，通过热蒸发的方式进行镀膜，形成势垒层。

本申请实施例对形成第二超导层的材料和工艺不作限定，材料例如可以是铝(Al)、铅(Pb)、锡(Sn)、钒(V)、铟(In)、铌(Nb)、钽(Ta)、铼(Re)、氮化铌(NbN)、氮化钛(TiN)、氮化钛铌(NbTiN)、二硼化镁(MgB2)、钼铼(MoRe)和铁基(Fe-based)材料等，工艺例如可以是ALD、CVD、PVD等。作为一个示例，采用铝材料，通过斜蒸发的方式进行镀膜，形成第二超导层。作为另一个示例，采用铝材料，通过直蒸发的方式进行镀膜，形成第二超导层。作为又一个示例，采用铝材料，通过原位磁控溅射的方式进行镀膜，形成第二超导层。

上文以原位环境为例，然而，本申请实施例对形成第一超导层、势垒层和第二超导层的执行环境不作限定，其可以为原位环境或者非原位环境。

在约瑟夫森结的制备工艺中，投影方向是指从材料源向衬底沉积超导材料的过程中，材料的运动方向。通过掩膜进行镀膜以形成第一超导层的过程，即利用物理气相沉积或其他镀膜技术，使材料沿着特定的第一投影方向运动，在衬底上沉积形成第一超导层。该步骤的作用是构建约瑟夫森结的第一超导层，是形成量子隧穿效应的基础。

第二投影方向则是与第一投影方向相同或不同的方向。在形成第一超导层上的势垒层之后，沿着与第一投影方向相同或不同的第二投影方向进行镀膜操作，例如可以利用物理气相沉积或其他镀膜技术，使材料沿着特定的第二投影方向运动，在势垒层的至少部分表面上沉积形成第二超导层。这样的镀膜过程允许在势垒层上形成与第一超导层物理上分离的第二超导层，从而构成完整的约瑟夫森结。这种不同方向的镀膜有助于形成“一字型”或“十字型”的约瑟夫森结，有利于减少结间的电流泄漏，并优化其电学特性。

在实际应用中，第一投影方向和第二投影方向的不同确保了两个超导层能够在势垒层两侧形成，并允许两个超导层有良好的电气隔离，可以分别与外部结构进行电气连接，这种制备方法提高了结构的设计灵活性，使得可以根据需要制备不同形态和尺寸的约瑟夫森结，从而满足不同量子计算任务的需求。

在一些实施例中，第一投影方向垂直于衬底，第二投影方向倾斜于衬底。

在一些实施例中，第一投影方向倾斜于衬底，第二投影方向垂直于衬底。

在一些实施例中，第一投影方向和第二投影方向均倾斜于衬底。

其中，垂直于衬底，是指在镀膜过程中，材料的运动方向与衬底表面形成的角度为90度。这种垂直沉积法能够制备出厚度均匀、覆盖性好的薄膜，有利于形成电学特性稳定的超导层，可以最小化薄膜的内部应力，提高结的质量和性能。倾斜于衬底则表示在镀膜过程中，材料的运动方向与衬底表面形成的角度大于0度且小于90度。控制镀膜方向的目的是控制膜层的形貌和结构，以便形成约瑟夫森结并控制约瑟夫森结的尺寸。

在制备约瑟夫森结时，控制材料的运动方向(或者说，运动角度)非常重要。当第一投影方向垂直于衬底时，可以形成均匀厚度的第一超导层，令第二投影方向倾斜于衬底，在势垒层的至少部分表面上形成第二超导层，第二超导层在衬底表面的投影区域与第一超导层在衬底表面的投影区域例如可以存在至少部分重叠。这种材料生长技术使得两个超导层之间的势垒层可以更加均匀、连续，保障了约瑟夫森结的电学特性和稳定性。不同的投影方向组合，如双倾斜镀膜或一个垂直镀膜、另一个倾斜镀膜，都是为了优化结构的物理形貌和电学特性，以满足不同的应用需求。

利用悬胶或undercut(底切)结构的掩膜，结合垂直镀膜和倾斜镀膜等材料生长技术，来制备约瑟夫森结，能够提高超导层的均匀性和界面质量，减少了因材料厚度不均或势垒层不连续而导致的性能衰减。其次，通过灵活调整投影方向，可以精确控制约瑟夫森结的结面积大小，为实现更复杂的量子电路设计提供了可能。此外，这种制备技术的灵活性也支持了多样化的设计，从而可以根据超导量子比特的具体要求，调整约瑟夫森结的尺寸和形状。

在一些实施例中，通过硬掩膜进行镀膜，包括：采用蒸发镀膜的方式，通过硬掩膜进行镀膜。

蒸发镀膜是一种高度精确的薄膜制备技术，具有允许进行原子层厚度控制、材料纯度高、均匀性好、允许制备复杂结构、适用于多种材料和基底、适用于高真空环境、沉积速率高等优点，适用于微电子、光学、纳米科技等领域的应用。将其应用于制备约瑟夫森结的超导层时，蒸发镀膜允许对超导层的厚度进行原子层级的控制，确保超导材料的厚度精确达到所需规格。使用高纯度的材料源进行蒸发，可以确保超导层中杂质的最小化。蒸发镀膜技术可以制备出光滑且高质量的界面，可以用于制备复杂的多层薄膜结构，对于设计和优化约瑟夫森结的性能以及实现特定的电子能带结构非常有用。由于蒸发镀膜的精确控制和高均匀性，可以制备具有高一致性的约瑟夫森结，这对于量子器件的可重复性和性能稳定性至关重要。蒸发镀膜通常在高真空环境下进行，有助于减少气体和杂质的影响，确保制备的约瑟夫森结具有高质量和高性能。

作为示例，在制备约瑟夫森结的工艺中，选择一个硬掩膜，该硬掩膜采用第一硅层、氧化硅层、第二硅层的三层结构，第二硅层设置有两个矩形。首先将硬掩膜固定于硅衬底上。采用铝材料，控制材料的运动方向为倾斜于衬底表面且与衬底表面成60度，根据从上向下、从右向左的投影方向，通过斜蒸发方式进行第一次镀膜，形成两个矩形形状的超导电极，记为超导电极A1和超导电极A2，厚度例如是110纳米。接着，氧化超导电极A1和超导电极A2，在超导电极A1和超导电极A2的表面上形成2纳米的氧化铝层。然后，采用铝材料，控制材料的运动方向为倾斜于衬底表面且与衬底表面成60度，根据从上向下、从左向右的投影方向，通过斜蒸发方式进行第二次镀膜，形成两个矩形形状的超导电极，记为超导电极B1和超导电极B2，厚度例如是90纳米。其中，超导电极B1在衬底表面的投影区域与超导电极A2在衬底表面的投影区域存在部分重叠，超导电极A2、超导电极B1以及二者之间的氧化铝势垒层形成约瑟夫森结。

采用一次直蒸发加一次斜蒸发的方式制备约瑟夫森结，由于第一超导层为直蒸发制备，厚度和粗糙度较均匀，可以避免因斜蒸发带来的偏差。具体而言，在约瑟夫森结的制备中，斜蒸发工艺由于其角度沉积的特性，导致沉积在衬底上的第一超导层(即铝膜)在不同位置的厚度和粗糙度不一致，这种不一致性造成了铝膜和随后原位氧化形成的AlOx势垒层在微观层面上的非均匀性，导致约瑟夫森结在常温下电阻值波动大，以及在低温下退相干时间的不稳定性。直蒸发相较于斜蒸发，能够在衬底上形成更均匀的膜层。在直蒸发过程中，靶材对衬底的覆盖更为均匀，因为蒸发材料源与衬底之间的距离相对一致，从而使得沉积下来的铝膜厚度和表面粗糙度的均匀性得到显著提高。采用直蒸发作为第一超导层的制备方法，由于厚度和粗糙度的均匀性，约瑟夫森结的常温电阻值波动减小，增加了电性能的可预测性和稳定性；低温下退相干时间更为一致，因为制造出的AlOx层质量均一性更高，势垒层的均一性直接影响量子比特的退相干时间；直蒸发易于控制，简化了生产过程并提高了可重复性；相对于斜蒸发，由于直蒸发可以实现均匀沉积，可以更有效地利用材料，减少浪费；直蒸发不需要复杂的角度调整，使得该工艺能够适用于更广泛的蒸发设备，降低了制备设备要求。总的来说，采用一次直蒸发加一次斜蒸发的方法制备约瑟夫森结的两个超导层，在提高结构质量的同时，也优化了生产的可靠性，降低了制造成本。

参见图7至图9，图7是本申请实施例提供的一种通过斜蒸发、氧化、斜蒸发制备“一字型”约瑟夫森结的工艺示意图，图8是本申请实施例提供的一种使用三层SOI掩膜并通过斜蒸发、氧化、斜蒸发制备“一字型”约瑟夫森结的工艺流程图，图9是本申请实施例提供的一种使用双层硅片掩膜并通过斜蒸发、氧化、斜蒸发制备“一字型”约瑟夫森结的工艺流程图。

当使用三层SOI掩膜制备约瑟夫森结时，SOI掩膜的固定流程例如可以包括以下步骤：将SOI掩膜、衬底(例如是单晶硅片)分别加载在上、下两块夹具中；上、下夹具通过螺丝固定在加工设备上，其中SOI掩膜的第二硅层的上表面与图形集合区域可以进行受控移动，在显微镜观察下使SOI掩膜和衬底对准；通过螺丝将两块夹具固定在一起，将固定在加工设备上的螺丝拧下，从加工设备中取出固定在一起的上、下夹具。

当使用双层硅片掩膜制备约瑟夫森结时，使用两块硅片作为掩膜，具体而言，使用夹具将两块硅片固定在一起形成硅片掩膜，代替SOI掩膜。硅片掩膜的固定流程与SOI掩膜相类似，此处不再赘述。

参见图10和图11，图10是本申请实施例提供的一种图形层30的俯视图，图11是本申请实施例提供的一种硬掩膜、衬底和“一字型”约瑟夫森结的剖面图。

在一些实施例中，图形集合包括第一图形31和第二图形32，第一图形31和第二图形32均为矩形且具有相同形状，第一图形31的一对平行边和第二图形32的一对对应边共线，第一图形31和第二图形32之间的悬空子区域为预设矩形，第一投影方向和第二投影方向在衬底的投影均与第一图形31的长边平行，第一投影方向向靠近衬底的方向且向靠近第一图形31的方向延伸，第二投影方向向靠近衬底的方向且向靠近第二图形32的方向延伸；在设置硬掩膜或者制备硬掩膜之前，方法还包括：根据约瑟夫森结的需求结面积和预设的结面积条件S＝(2H/tanθ-x)×y，确定H、θ、x和y中的至少一者；其中，x和y分别为预设矩形的长和宽，H为悬空子区域与衬底的距离，第一投影方向与水平方向的夹角和第二投影方向与水平方向的夹角均为θ。也就是说，第一投影方向与水平方向的夹角与第二投影方向与水平方向的夹角相同，且二者均为θ。

其中，约瑟夫森结的结面积公式为S＝(2H/tanθ-x)×y，约瑟夫森结的长度为2H/tanθ-x，宽度为y。θ的取值大于0度且小于90度。

如图10和图11所示，以平行于第一图形31的长边且向靠近第二图形32的方向延伸的方向为X轴方向，以远离衬底的层叠方向为Z轴方向，以垂直于X轴方向和Z轴方向的方向为Y轴方向，可以建立O-XYZ直角坐标系。作为示例，与第一投影方向平行的过原点O的第一单位向量的X轴坐标、Y轴坐标、Z轴坐标分别为负值、0、负值；与第二投影方向平行的过原点O的第二单位向量的X轴坐标、Y轴坐标、Z轴坐标分别为正值、0、负值。

由此可见，通过调节参数H、θ、x和y的取值，可以实现结面积的受控调节。

在一个具体应用场景中，本申请实施例还提供了一种约瑟夫森结的制备方法，该方法包括：根据约瑟夫森结的需求结面积和预设的结面积条件S＝(2H/tanθ-x)×y，确定H、θ、x和y中的至少一者；在衬底的表面设置上述任一项硬掩膜，或者，在衬底的表面根据上述任一项硬掩膜的制备方法制备硬掩膜；根据第一投影方向，通过硬掩膜进行斜蒸发镀膜，以在衬底的表面形成第一超导层；在第一超导层的至少部分表面形成势垒层；根据第二投影方向，通过硬掩膜进行斜蒸发镀膜，以在势垒层的至少部分表面形成第二超导层，以制备得到约瑟夫森结；其中，图形集合包括第一图形31和第二图形32，第一图形31和第二图形32均为矩形且具有相同形状，第一图形31的一对平行边和第二图形32的一对对应边共线，第一图形31和第二图形32之间的悬空子区域为预设矩形；第一投影方向和第二投影方向在衬底的投影均与第一图形31的长边平行，第一投影方向向靠近衬底的方向且向靠近第一图形31的方向延伸，第二投影方向向靠近衬底的方向且向靠近第二图形32的方向延伸；x和y分别为预设矩形的长和宽，H为悬空子区域与衬底的距离，θ为第一投影方向和第二投影方向与水平方向的夹角。

本实施例通过优化光刻及镀膜方式制备约瑟夫森结，具体而言，采用双层或三层掩膜结构，结合斜蒸发等镀膜工艺制备例如是“一字型”的约瑟夫森结。

(约瑟夫森结)

本申请实施例还提供了一种约瑟夫森结，约瑟夫森结采用上述任一项约瑟夫森结的制备方法制备得到。

(约瑟夫森参量放大器的制备方法)

本申请实施例还提供了一种约瑟夫森参量放大器的制备方法，采用上述任一项约瑟夫森结的制备方法制备约瑟夫森参量放大器的约瑟夫森结。

(超导量子比特)

本申请实施例还提供了一种超导量子比特，超导量子比特包括至少一个上述任一项约瑟夫森结。

在一些实施例中，超导量子比特中的约瑟夫森结的数量为至少两个。

超导量子比特是超导量子计算机的量子芯片系统中的基本单元，利用超导材料制成的微小电路来实现量子信息的存储和处理，能够利用量子力学的原理，如叠加和纠缠，进行计算。超导量子比特用于执行量子算法，可以在量子态之间进行转换和操控，执行逻辑操作。与经典比特相比，量子比特可以同时表示0和1的状态，大大提高计算效率，尤其在处理大数据和复杂计算问题时更为显著。

超导量子比特的工作原理基于超导材料的特殊性质，即在超导状态下电阻为零，使得量子态能够长时间保持相干。在制备约瑟夫森结时，精确的材料工艺能够确保超导态的稳定性，使得量子比特能在控制下完成特定的量子态转换。通过精细的控制电路设计，如控制线和谐振腔的精确形成，可以对量子比特进行精准的操控。当施加一个微波信号到谐振腔时，可以实现比特状态的操作，包括量子态的叠加、纠缠和测量等。超导量子比特的性能提升，有助于推动量子计算的商业化和应用领域的扩展，特别是在药物研发、材料科学和加密通信等领域。

在一些实施例中，超导量子比特还包括：电容极板，电容极板与一个或多个约瑟夫森结的第一超导层连接；接地极板，接地极板与一个或多个约瑟夫森结的第二超导层连接。

电容极板是构成电容器的两个导电板之一，用来存储电荷。在超导量子比特中，电容极板与超导环路结合，形成一个量子电容，用于存储和调节量子比特的能量级别，通过与第一超导层的连接，电容极板可以影响量子比特的频率和相干性，增强量子比特的操作性能。电容极板与一个或多个约瑟夫森结的第一超导层连接，是指电容极板的一端是与约瑟夫森结的第一超导层电气连接的，允许电荷在超导层和电容极板之间移动，参与量子信息的编码。这种连接提供了超导量子比特所需的电容耦合，有助于实现精确的量子控制。

接地极板是与地连接的电容器的一部分，用来完成电容器的电路并提供一个参考点。在超导量子比特中，接地极板通常连接到超导环路的另一端，形成闭合回路，有助于维持超导状态和超导量子比特的稳定操作，提供了一个稳定的电气参考点，有助于减少电气噪声和保护量子态的相干性。接地极板与一个或多个约瑟夫森结的第二超导层连接，是指接地极板连接到约瑟夫森结的第二超导层，形成电容器的另一端，确保了超导环路的完整性，为超导量子比特提供了必要的接地电位，有助于维持量子比特在操作过程中的稳定性，并减少外界干扰。

在超导量子比特中，电容极板与约瑟夫森结的第一超导层电气连接，而接地极板则与第二超导层连接。这样的结构设计使得电容和超导环路共同形成了一个量子谐振回路，其中电容提供了能量存储空间，而约瑟夫森结则允许超导电流无阻抗地流动。电容与超导环路的相互作用创建了量子比特的能级，当微波信号施加于此系统时，可以在不同的能级之间实现量子态的精确操作。该超导量子比特的制备工艺优化了电容的设计和连接方式，从而增强了量子比特的性能。高质量的电容设计使得超导量子比特的操作更加精准，提高了量子逻辑门的保真度，对于构建复杂的量子算法和执行精确的量子计算非常重要。此外，优化的接地极板设计确保了量子比特的稳定性和噪声抑制，有助于提高量子比特的相干时间。整体上，这些改进的工艺流程不仅提升了量子比特的性能，还与相关的半导体加工技术相兼容，有望降低生产成本，从而促进量子计算技术的商业化和可扩展性。

举例说明，在实际的超导量子比特制备中，电容极板通过银材料与第一超导层连接，而接地极板则通过铝材料与第二超导层连接。

在一些实施例中，超导量子比特还包括：第一电容极板，第一电容极板与一个或多个约瑟夫森结的第一超导层连接；第二电容极板，第二电容极板与一个或多个约瑟夫森结的第二超导层连接。

第一电容极板与一个或多个约瑟夫森结的第一超导层连接，使得第一电容极板能够与第一超导层共同形成超导量子比特中的电容，用于存储电荷并影响量子比特的振荡频率。这种设计使得量子比特的能级可以通过改变电容值进行精细调控，增强了超导量子比特的可调节性和操控灵活性。

第二电容极板与一个或多个约瑟夫森结的第二超导层连接，确保超导量子比特的另一端与第二超导层形成闭合回路，从而使得量子比特能够在超导状态下正常工作。这种配置有助于减少电磁干扰，提供稳定的操作环境，从而增强量子比特的相干时间和稳定性。

第一电容极板与约瑟夫森结的第一超导层连接，而第二电容极板与第二超导层连接，共同构成了量子比特的电容部分。这些电容极板和超导层的组合形成了超导量子比特的电气回路，使其能在量子态之间进行相干振荡。当外部控制信号(如微波脉冲)施加到量子比特时，电容极板能够帮助调节量子态之间的转换频率，实现量子信息的编码和处理。将电容极板与约瑟夫森结的超导层相连，带来了显著的量子计算性能提升。首先，使得量子比特的能级差可以被精确调控。其次，这种设计增加了量子比特的相干时间，即量子信息保持有效的时间，是量子计算效率的重要指标。此外，通过电容极板的精确设计，可以实现对量子比特操作速度的精细调节，允许更快速的量子门操作。这种超导量子比特的结构还能够减少量子系统对外部干扰的敏感度，提高量子计算的稳定性和可靠性。

(量子芯片系统)

参见图12，图12是本申请实施例提供的一种量子芯片系统的结构示意图。

本申请实施例还提供了一种量子芯片系统，量子芯片系统包括：至少一个量子处理器，每个量子处理器上包括至少一个上述任一项超导量子比特。

作为示例，量子芯片系统可以是超导量子芯片系统等，包括超导量子处理器和提供量子芯片封装的外围设备等。

量子处理器是一个特定的硬件设备，利用量子力学原理来执行计算。量子处理器例如是一款具有255个量子比特的超导量子处理器。量子处理器的核心优势在于其超级定位能力和量子纠缠特性，使其在某些任务上比经典计算机更加高效，例如在因子分解和搜索问题上。

量子程序是一系列为量子计算机编写的指令，用于指导量子处理器执行特定的量子操作。以一个简单的量子操作作为示例，可以将Hadamard门应用于第一个量子比特。量子程序允许研究人员和工程师详细地操作和控制量子计算机，为复杂问题提供高效解决方案。

量子操作是在量子比特上执行的基本操作，包括各种量子门和测量。例如，将Pauli-X门应用于一个量子比特，将其从|0>状态翻转到|1>状态。量子操作构成了量子计算的基础，允许用户操纵和读取量子信息，从而实现量子算法。

(量子计算机)

参见图13，图13是本申请实施例提供的一种量子计算机的结构示意图。

本申请实施例还提供了一种量子计算机，其具体实施方式与上述方法实施例中记载的实施方式、所达到的技术效果一致，部分内容不再赘述。

量子计算机包括上述任一项量子芯片系统1、测控系统2、支撑系统3和操作系统4。例如，超导量子计算机包含24比特超导量子芯片系统1、量子计算测控系统2、量子计算机操作系统3和量子计算环境支撑系统4等组成部分。

测控系统2用于执行量子程序对应的量子操作，以处理超导量子比特的量子信号，其中量子操作包括量子态调控操作、频率调控操作和读取操作，量子信号包括xy信号、z信号、读取信号和读取反馈信号。量子计算测控系统2是量子计算机的控制系统，用于实现对量子芯片系统1运行的控制。

支撑系统3用于提供工作环境条件，以确保量子芯片系统1的运行。支撑系统3可以包括超低温制冷系统和主机主动减振系统，为量子计算机的稳定运行提供工作环境保障。

操作系统4用于提供软件系统，以实现用户与量子芯片系统1及测控系统2之间的交互。量子计算机操作系统4例如可以采用司南系统，为量子计算机提供量子计算软件体系框架，具备多量子计算任务并行执行、量子芯片自动校准、量子资源高效管理等功能。

(经典计算机)

本申请实施例还提供了一种经典计算机，包括存储器和至少一个处理器，存储器存储有计算机程序，至少一个处理器被配置成执行计算机程序时实现上述任一项硬掩膜的制备方法的步骤，或者实现上述任一项约瑟夫森结的制备方法的步骤，或者实现上述任一项约瑟夫森参量放大器的制备方法的步骤。

可以理解，本文中的具体的例子只是为了帮助本领域技术人员更好地理解本申请实施方式，而非限制本申请的范围。

可以理解，在本申请中的各种实施方式中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施方式的实施过程构成任何限定。

可以理解，本申请中描述的各种实施方式，既可以单独实施，也可以组合实施，本申请实施方式对此并不限定。

除非另有说明，本申请实施方式所使用的所有技术和科学术语与本申请的技术领域的技术人员通常理解的含义相同。本申请中所使用的术语只是为了描述具体的实施方式的目的，不是旨在限制本申请的范围。本申请所使用的术语“和/或”包括一个或多个相关的所列项的任意的和所有的组合。在本申请实施方式和所附权利要求书中所使用的单数形式的“一种”、“上述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

本领域普通技术人员可以意识到，结合本文中所公开的实施方式描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的各实施方式的具体工作过程，可以参考其他实施方式中的对应过程，在此不再赘述。

在本申请所提供的几个实施方式中，应理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。

另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机(例如，经典计算机或者量子计算机)可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者技术方案的部分可以以软件产品的形式体现出来，所述计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM)、随机存取存储器(RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种硬掩膜，其特征在于，用于制备约瑟夫森参量放大器的约瑟夫森结，所述硬掩膜包括层叠设置的基础层和图形层；

所述基础层用于设置于衬底的表面，且所述基础层设置有贯通的第一窗口；

所述图形层设置有贯通且与所述第一窗口连通的图形集合；所述图形集合包括一个或多个图形；

其中，所述第一窗口和所述图形集合用于辅助在所述衬底的表面形成所述约瑟夫森结，所述基础层采用硅、金属、合金、蓝宝石或者树脂材料，所述图形层采用硅、金属、合金、蓝宝石或者树脂材料。

2.根据权利要求1所述的硬掩膜，其特征在于，所述硬掩膜还包括设置于所述基础层和所述图形层之间的中间层，所述中间层为氧化硅层；

所述中间层设置有贯通且与所述第一窗口、所述图形集合连通的第二窗口；

其中，所述第一窗口、所述第二窗口和所述图形集合用于辅助在所述衬底的表面形成所述约瑟夫森结。

3.根据权利要求2所述的硬掩膜，其特征在于，所述第一窗口和所述第二窗口均为矩形，且二者在层叠方向上完全重叠；和/或，

所述图形集合包括第一图形和第二图形，所述第一图形和所述第二图形均为矩形且具有相同形状。

4.根据权利要求3所述的硬掩膜，其特征在于，当所述图形集合包括第一图形和第二图形时，所述第一图形的一对平行边和所述第二图形的一对对应边共线；和/或，

所述第一图形位于所述图形层的边缘以形成第一开口，所述第二图形位于所述图形层的边缘以形成第二开口。

5.一种权利要求1-4任一项所述的硬掩膜在制备约瑟夫森参量放大器的约瑟夫森结中的应用。

6.一种硬掩膜的制备方法，其特征在于，所述硬掩膜用于制备约瑟夫森参量放大器的约瑟夫森结，所述方法包括：

形成依次层叠的基础层和图形层，所述基础层用于设置于衬底的表面；

对所述基础层和所述图形层进行刻蚀，以在所述基础层形成贯通的第一窗口，以及在所述图形层形成贯通的图形集合，以制备得到所述硬掩膜；

其中，所述图形集合包括一个或多个图形，所述第一窗口和所述图形集合连通，所述第一窗口和所述图形集合用于辅助在所述衬底的表面形成约瑟夫森结。

7.根据权利要求6所述的硬掩膜的制备方法，其特征在于，所述形成依次层叠的基础层和图形层，包括：

形成依次层叠的所述基础层、中间层和所述图形层；所述中间层为氧化硅层；

对所述基础层和所述图形层进行刻蚀的过程包括：

对所述基础层、所述中间层和所述图形层进行刻蚀，以在所述基础层形成贯通的第一窗口，在所述中间层形成贯通的第二窗口，以及在所述图形层形成贯通的图形集合，以制备得到所述硬掩膜；

其中，所述第二窗口分别与所述第一窗口和所述图形集合连通，所述第一窗口、所述第二窗口和所述图形集合用于辅助在所述衬底的表面形成所述约瑟夫森结。

8.一种约瑟夫森结的制备方法，其特征在于，所述方法包括：

在衬底的表面设置权利要求1-4任一项所述的硬掩膜，或者，在所述衬底的表面根据权利要求6或7所述的硬掩膜的制备方法制备所述硬掩膜；

根据第一投影方向，通过所述硬掩膜进行镀膜，以在所述衬底的表面形成第一超导层；

在所述第一超导层的至少部分表面形成势垒层；

根据第二投影方向，通过所述硬掩膜进行镀膜，以在所述势垒层的至少部分表面形成第二超导层，以制备得到约瑟夫森结；

其中，所述第一投影方向和所述第二投影方向相同或不同。

9.根据权利要求8所述的约瑟夫森结的制备方法，其特征在于，所述第一投影方向和所述第二投影方向均倾斜于所述衬底；

所述通过所述硬掩膜进行镀膜，包括：

采用蒸发镀膜的方式，通过所述硬掩膜进行镀膜。

10.根据权利要求8或9所述的约瑟夫森结的制备方法，其特征在于，所述图形集合包括第一图形和第二图形，所述第一图形和所述第二图形均为矩形且具有相同形状，所述第一图形的一对平行边和所述第二图形的一对对应边共线，所述第一图形和所述第二图形之间的悬空子区域为预设矩形，所述第一投影方向和所述第二投影方向在所述衬底的投影均与所述第一图形的长边平行，所述第一投影方向向靠近所述衬底的方向且向靠近所述第一图形的方向延伸，所述第二投影方向向靠近所述衬底的方向且向靠近所述第二图形的方向延伸；

在设置所述硬掩膜或者制备所述硬掩膜之前，所述方法还包括：

根据所述约瑟夫森结的需求结面积和预设的结面积条件S＝(2H/tanθ-x)×y，确定H、θ、x和y中的至少一者；

其中，x和y分别为所述预设矩形的长和宽，H为所述悬空子区域与所述衬底的距离，所述第一投影方向与水平方向的夹角和所述第二投影方向与水平方向的夹角均为θ。

11.一种约瑟夫森结，其特征在于，所述约瑟夫森结采用权利要求8-10任一项所述的约瑟夫森结的制备方法制备得到。

12.一种约瑟夫森参量放大器的制备方法，其特征在于，采用权利要求8-10任一项所述的约瑟夫森结的制备方法制备所述约瑟夫森参量放大器的约瑟夫森结。