CN117460399A - 量子器件、约瑟夫森结及其制造方法、衬底和其应用 - Google Patents

Abstract

本申请公开了一种量子器件、约瑟夫森结及其制造方法、衬底和其应用，属于量子计算机制造领域。该衬底包括具有主表面的本体，以及形成于主表面的支撑层。该支撑层被配置支撑电路结构的部分或全部，且支撑层是永久性的、或暂时性的从而能够被可选地去除。该衬底能够被用于制造诸如约瑟夫森结的电路结构，并且因为其中的支撑层可以使得电路结构被支撑，从而能够具有隆起的部分。

Description

量子器件、约瑟夫森结及其制造方法、衬底和其应用

技术领域

本申请属于量子信息领域，尤其是量子计算机制造领域，特别地，本申请涉及一种。

背景技术

量子芯片中的超导量子比特是执行量子计算的基本单元，因此其对量子芯片的性能有较大的影响。那么，制造高质量的超导量子比特就显的尤为重要。

一种常见的约瑟夫森结由两个超导层与薄至纳米量级的一个弱连接层组成。约瑟夫森结的制造方法可以由微纳加工工艺光刻、衬底等实现。但是基于所制造的约瑟夫森结形成的量子比特的相干时间往往难以满足需求。由于约瑟夫森结及多个组成结构，并且工艺过程也涉及多种操作过程。

如何改善约瑟夫森结的制造质量是一个难度。

发明内容

本申请的示例提供了一种量子器件、约瑟夫森结及其制造方法、衬底和其应用。该方案能够制造具有隆起结构的约瑟夫森结，从而获得具有悬空在衬底表面的约瑟夫森结，因此可以减少衬底潜在的缺陷对约瑟夫森结的不利影响。

本申请示例的方案，通过如下内容实施。

在第一方面，本申请的示例提出了一种用于制造电路结构的衬底。该衬底包括：

本体，具有主表面；

形成于主表面的支撑层，支撑层被配置支撑电路结构的部分或全部，支撑层是永久性的、或暂时性的从而能够被可选地去除；

支撑层定义有膜层厚度以及延展方向，其中膜层厚度从垂直于主表面方向测量，延展方向平行于主表面。

由于衬底表面形成有支撑层的结构，因此，在使用该衬底制造电路结构时，电路结构可以被选择以附着到该支撑层而不是附着到其本体的主表面。因此，这可以减少或消除衬底和电路结构之间的界面，从而可以控制因为二者界面间的缺陷或衬底问题所导致的对电路结构的性能的不利影响。

根据本申请的一些示例，支撑层是光刻胶层。或者，支撑层是光刻胶层，且光刻胶层经历了下述任意的一种或多种处理：曝光、显影和热回流，可选地，其中的曝光通过光学光刻或电子束光刻实现。

或者，支撑层是光刻胶层，且光刻胶层经历了灰度曝光。

或者，支撑层是光刻胶层，且光刻胶层包括叠置的多个子层，且每个子层对显影液的敏感程度不同；

或者，支撑层是光刻胶层，且光刻胶层包括叠置的多个子层，且每个子层经历了曝光接受了不同的曝光剂量。

根据本申请的一些示例，支撑层具有远离本体的顶部表面，且顶部表面为曲面，使得支撑层在延展方向的不同位置的膜层厚度不同；

和/或，支撑层呈从本体的主表面凸起的山脊状结构，山脊状结构包括山峰部和山脚部，且山峰部具有沿膜层厚度定义的底部表面，底部表面与主表面接触、或底部表面与主表面存在空间隔开的空间。

在第二方面，本申请示例提出了一种前述衬底在制造量子电路中的应用。可选地，量子电路包括由约瑟夫森结提供的电路结构。

在第三方面，本申请示例提出了一种约瑟夫森结，其定义有基础平面。

该约瑟夫森结包括：

第一超导层，具有第一基部和第一抬升部，第一基部结合于基础表面，第一抬升部远离基础表面，从而具有从基础表面垂直地确定的第一间隙；

第二超导层，具有第二基部和第二抬升部，第二基部结合于基础表面，第二抬升部远离基础表面第一抬升部远离基础表面，从而具有从基础表面垂直地确定的第二间隙；以及

被第一超导层和第二超导层接触地相对夹持、且至少部分位于第一抬升部和第二抬升部之间的势垒层。

根据本申请的一些示例，第一抬升部和/或第二抬升部是弧形结构。

在第四方面，本申请示例提出了一种制造约瑟夫森结的方法，其包括：

提供衬底，衬底的表面定义有结区，结区包括第一区域和第二区域，第二区域形成有支撑层；

在结区制造约瑟夫森结，且约瑟夫森结的一部分附着于第一区域、且约瑟夫森结的另一部分附着于支撑层，从而使得约瑟夫森结呈从衬底的表面隆起状结构。

根据本申请的一些示例，方法包括：去除支撑层；

和/或，在结区制造约瑟夫森结的方法为斜蒸发；

和/或，衬底的表面还具有与约瑟夫森结匹配的量子电路，量子电路包括传输线、读取谐振腔或比特控制线。

根据本申请的一些示例，支撑层的表面由衬底的表面向远离该表面的方向呈凸出的弧形结构；

可选地，弧形结构是采用光刻胶通过灰度曝光和显影形成的、或者弧形结构是采用光刻胶通过在显影后热回流形成的。

在第五方面，本申请示例提出了一种量子器件，该量子器件包括量子比特或量子芯片。该量子器件具有前述的约瑟夫森结，或者通过实前述制造约瑟夫森结的方法而获得的约瑟夫森结。

在本申请前述的示例中，通过选择性地结合各方案至少可以取得下述的有益效果：

通过将如约瑟夫森结的电路结构通过形成于衬底的支撑层予以支撑，使得电路结构的至少部分能够不与衬底直接接触，从而可以减小或消除电路结构与衬底之间的界面。那么，因为电路结构和衬底直接接触而产生的界面所关联各种效应也就被调制。例如，因为界面间缺陷所导致的电路结构性能的下降可以被有效地抑制。同时，这也就意味着，衬底的表面形貌对电路结构性能的影响被在相当程度上予以消除或弱化，从而也降低了对衬底的高质量要求，进而也实现了简化的衬底的相应处理工艺。

附图说明

为了更清楚地说明，以下将对描述中所需要使用的附图作简单地介绍。

图1为相关技术中量子芯片上量子比特的结构示意图；

图2为本申请示例中的具有支撑层的衬底的结构示意图；

图3为本申请示例中的通过灰度曝光制造支撑层的工艺流程示意图；

图4公开了在灰度曝光过程中光刻胶在不同深度以不同的曝光剂量予以曝光的示意图；

图5为本申请示例中的通过热回流制造支撑层的工艺流程示意图；

图6记载了本申请示例中的两种约瑟夫森结(一字结和十字结)的结构示意图；

图7为本申请示例中的使用具有支撑层的衬底所制造的拱形的约瑟夫森结的结构示意图；

图8为本申请示例中的刻蚀工艺制造图形化结构的工艺流程示意图；

图9为本申请示例中的剥离工艺制造图形化结构的工艺流程示意图。

附图标记说明：100-衬底；101-本体；102-支撑层；200-约瑟夫森结；201-第一超导层；2011-第一基部；2012-第一抬升部；202-第二超导层；2021-第二基部；2022-第二抬升部；203-势垒层。

具体实施方式

基于超导体系的量子芯片，包含量子比特和微波谐振腔等超导电路结构。其中的量子比特是利用电容和具有非线性电感特性的约瑟夫森结所构成的二能级系统。通过设计成不同形状，以实现不同目标的电容、电感等电学参数状态。一种改进型的Transmon量子比特(传输子量子比特)—xmon量子比特的形状形似“+”形。

图1为相关技术中量子芯片上排布的xmon量子比特的结构示意图。

结合图1所示，量子比特的结构常采用单个对地的电容，及一端接地、另一端与该电容连接的超导量子干涉装置。并且该电容常为十字型平行板电容。

参见图1所示，十字型电容板C_q(即比特电容)被接地平面(GND)包围，且十字型电容板C_q与接地平面(GND)之间具有间隙(通常是空气间隙，绝缘)。

超导量子干涉装置的一端连接至十字型电容板C_q(的一个电容臂的末端，如后续提及的第一端)，另一端连接至接地平面(GND)。

由于十字型电容板C_q的第一端通常用于连接超导量子干涉装置，第二端则用于与读取谐振腔耦合。而十字型电容板C_q的另外两端则用于与相邻量子比特耦合，以实现比特扩展。第一端和第二端的附近通常预留一定的空间，以用于布置驱动控制信号线、磁通调控信号线等微波传输线。同样地，谐振腔的附近通常预留一定的空间用于布置与谐振腔形成耦合的读取信号传输线。

在实现上述结构时，制造工艺可以通过以下方式实现：

先通过刻蚀的工艺方法制备出量子芯片中的传输线等大结构，然后在刻蚀出的沟道内制备约瑟夫森结。其中的大结构例如包括比特电容、比特控制结构、比特读取结构和传输线中的一个或者多个。

例如该工艺包括：

先通过在衬底表面形成超导金属膜层，如铝膜。然后，通过对该超导金属膜层刻蚀形成大结构。同时，刻蚀操作还形成有沟道。并且后续通过剥离的工艺在沟道内约瑟夫森结。

也即既有的工艺是通过先制造大结构，再制造约瑟夫森结。在实践中，该方式所制造的量子比特也表现出了一些的问题。例如，量子比特寿命不如人意。经过分析发现，这可能是由于刻蚀操作所导致的问题。因为刻蚀操作使得衬底表面的平整度增加，进而据此引起损耗，并且消极地影响量子比特的相干时间。

简言之，由于刻蚀操作衬底表面形貌质量差，使得在此质量差的衬底表面作为基础的结构上制造约瑟夫森结具有更大损伤，从而导致约瑟夫森结损耗增大。

有鉴于此，在本申请的示例中，本申请发明人选择用于改善损耗的方案为部分地或全部地消除约瑟夫森结与衬底的界面，从而避免因为衬底的缺陷如表面粗糙度大而导致损耗严重，进而影响约瑟夫森结或其制造物如量子比特性能的问题。

这样的操作可以不改变既有的量子芯片制造工序—先制造大结构，再制造约瑟夫森结，从而具有一定的工艺兼容性。同时，通过将约瑟夫森结与衬底直接接触的界面部分地消除，可以避免对衬底表面低粗糙度的要求，从而可以避免过高加工质量的要求，进而实现了对衬底处理工艺的高要求。

值得指出的是，上述方案提及对约瑟夫森结的制造工艺的改进，但是这并不意味着该方案仅能适用于约瑟夫森结，其他电子元器件等也可以使用该方案。

因此，本申请的示例中，公开了一种衬底。该衬底可以用于制造电路结构，例如约瑟夫森结、传输线，电感器件或电容器件等。

示例中，参阅图2，衬底100包括本体101和支撑层102。

其中本体具有主表面，而支撑层则形成于该主表面。因此，支撑层均有与本体接触的底部表面，以及远离本体的顶部表面。那么当一结构被制造以附着于支撑层，例如在其顶部表面时，可以知晓，该结构是离开衬底的，那么，该结构与衬底之间不存在接触界面，因此，也能够避免因为存在表面缺陷的衬底对该结构的不利影响。

在该衬底中，支撑层被配置，以便能够支撑电路结构的部分或全部。另外，支撑层是永久性的，从而可以进入到后续基于该衬底制造的各种元器件中。或者，另一些示例中，支撑层也可以是暂时性的，从而能够被可选地去除，也即其可以不进入利用该衬底制造的各种元器件中。

另外，为了方便描述，对支撑层进行定义。例如，支撑层定义有膜层厚度以及延展方向。其中，膜层厚度从垂直于主表面方向测量，延展方向平行于主表面。因此，支撑层具有任意被选择的膜层厚度，并且还在延展方向扩展了，从而占据本体的主表面的部分区域。

其中的支撑层可以有多种选择。根据不同的需要可以进行不同的配置。例如，当支撑层被选择进入到所制造的器件中时，支撑层可以作为功能层，因此，其可能在材质和尺寸上有指定的选择。例如，当支撑层以不进入所制造的器件中被选择时，支撑层可能被选择为以后续容易去除的材料。

作为一种可选的实例，部分示例中，支撑层可以被选择为使用光刻胶材质制造而成，因此，支撑层可以是光刻胶层。其中的光刻胶层可以是经历了后续处理，从而可以在后续使用时更方便；光刻胶层只是通过匀胶方式形成于衬底中本体的主表面，还未予以其他处理。

一些示例中，光刻胶层经历的后续处理例如包括曝光、显影和热回流中的任意一种或多种。

在不同的实现中，各处理可以选择以不同的方案实现。例如，其中的曝光通过光学光刻或电子束光刻实现。显影可以根据光刻胶的材质的不同而被选择为对应的显影液。另外，其中的显影可以是在曝光后执行。而热回流也可以是在显影后被执行。

在上述的示例中，本体101上的支撑层102可以具有大致平整的表面形貌(如图2所示)，从而使得在该支撑层表面所制造的电路结构也可以是具有大致平整的表面；或者说，电路结构具有大致平整的形状结构。

特别地，当电路结构具有在衬底中主体的主表面的部分(如第一部分)，以及在支撑层表面的部分(如第二部分)。而支撑层是从主表面上隆起的结构，那么，可以知晓第二部分是比第一部分高的，从而使得由第一部分向第二部分延展时，具有高度的变化区域。

通过这样的形式配置被制造的电路结构的稳定性可能需要被特别地考虑。例如，当第一部分想到较小，而第二部分较大，那么当第二部分的跨度较大时，可能存在塌陷情况，而这可能是不希望发生的。为了避免这样的情况出现；可以减低第一部分到第二部分的爬坡的陡峭度，即将坡放缓。

在这样的示例中，支撑层远离本体的顶部表面可以是曲面，从而也使得支撑层在延展方向的不同位置的膜层厚度不同。因此，当将电路结构形成于支撑层时，支撑层材料也可以沿着支撑层的顶部表面的轨迹分布。

较佳地，支撑层具有呈从本体的主表面凸起的山脊状结构。因此，山脊状结构包括山峰部和山脚部。或者简言之，支撑层的顶部表面是相对于本体的主表面的凸形。进一步地，其中的山峰部可以具有沿膜层厚度定义的底部表面。该底部表面与主表面接触，或者该底部表面与主表面存在空间隔开的空间。

参阅图3，当支撑层是利用光刻胶材料制造时(形成的为光刻胶层)，为了获得前述曲面/拱起形状的顶部表面的结构，可以选择对光刻胶层进行灰度曝光，然后再显影。值得指出的是，在该过程中可以结合对光刻胶的对比度选择(以低对比度为佳，因为可以形成侧壁更缓合的图形和较低的宽高比)、曝光剂量的选择、显影深度的选择等进行工艺条件、参数控制。

灰度曝光可以被使用以产生剖面形貌为曲面结构的光刻胶，从而能够作为制造三维浮雕结构的光学曝光技术。通过构建具有高度梯度的三维微米/纳米结构，从而能够用于制造表面具有微米和纳米形貌的纹理的实体部件。

在上述灰度曝光的示例中，光刻胶层可以包括叠置的多个子层，且每个子层对显影液的敏感程度不同。或者，光刻胶层包括叠置的多个子层，且每个子层经历了曝光接受了不同的曝光剂量，如图4所示。也即，可以通过对曝光的光源进行控制，或者通过对光刻胶进行控制，或者二者结合，使得光刻胶进行灰度曝光。

在使用这样的方案中，相关技术可能也被描述为灰度光刻。在这些技术中，可能会需要使用灰度掩膜板、灰度光刻胶工艺等技术。区别于只有透光区和不透光区的传统的掩膜板，其中的灰度掩膜板的透光率能够以灰度等级来表示的，并且可以通过改变掩膜的透光点密度来实现。

同时，对于在灰度光刻技术中，上述灰度曝光步骤所使用的光刻胶可以进行选择以减少或消除对应使用的显影液对衬底上的材料(如铝)的腐蚀，以能够形成支撑层为宜。

参阅图5，除了通过灰度曝光的方式形成前述光刻胶材质的支撑层之外，也可以选择对光刻胶层进行非灰度曝光，然后再显影；但是，在显影后，进行热回流。

在通过上述方式获得衬底以及其上的支撑层后，即可被应用于制造各种所适当的元器件，例如在前述的电路结构，更具体而言，可选的电路结构实例是约瑟夫森结。因此，本申请的示例中公开了一种上述的衬底在制造量子电路中的应用，并且其中的量子电路包括由约瑟夫森结提供的电路结构，或者是由共面波导传输线，或者空气桥。

特别地，通过前述衬底(具有弧形/拱形的顶部表面的支撑层)其中的空气桥可以具有更平缓的桥面过度形状，从而在具有较大跨度的空气桥而言可以避免塌陷的风险。

作为在超导量子计算机中的应用，示例中还公开了一种约瑟夫森结；其具有拱形的结构。为了方便讨论，定义一基础平面，因此，约瑟夫森结中各结构依据该基础平面予以定位和说明。

其中所描述的约瑟夫森结可以是一字结或者十字结。如图6所示，约瑟夫森结包括两个超导层以及在该两个超导层之间的势垒层。

在图7的示例中，约瑟夫森结200包括第一超导层201、第二超导层202以及在第一超导层201和第二超导层202之间的势垒层203。该约瑟夫森结200为十字结，且第一超导层201和第二超导层202都大致呈拱形结构。

特别地，第一超导层201具有第一基部2011和第一抬升部2012(二者可以是一体结构)。其中第一基部结合于基础表面；而第一抬升部远离基础表面，从而使得第一抬升部具有从基础表面垂直地确定的第一间隙。

类似地，第二超导层202具有第二基部2021和第二抬升部2022(二者可以是一体结构)。其中第二基部结合于基础表面；而第二抬升部远离基础表面第一抬升部远离基础表面，从而使得第二抬升部具有从基础表面垂直地确定的第二间隙。

势垒层被第一超导层和第二超导层接触地相对夹持，并且至少部分位于第一抬升部和第二抬升部之间的势垒层。在制造超导量子比特的过程中，约瑟夫森结可以是Al/AlOx/Al形式。其中的势垒层(AlOx)是通过Al层的表面氧化而形成。因此，这样的示例中，势垒层是部分位于第一抬升部和第二抬升部之间。其他示例中，如果能够对势垒层的形成位置进行更精确控制，则也可以选择工艺使得势垒层的全部位于第一抬升部和第二抬升部之间。

在图7中，第一抬升部和第二抬升部分别为是弧形结构。但是，在其他示例中，第一抬升部和第二抬升部也可以是平面状结构，因此，可以理解制造这样结构的约瑟夫森结可以采用前述具有顶部表面是平面的支撑层的衬底。

为了方便于本领域技术人员实施本申请示例的方案，以下将接示例制造约瑟夫森结的方法予以说明。

示例中，制造约瑟夫森结的方法包括以下步骤：

步骤S101、提供衬底。

该衬底的表面定义有结区，且结区包括第一区域和第二区域。其中，第二区域形成有支撑层。

在超导量子计算机的实例中，衬底可以选择为高阻硅或者蓝宝石。衬底可以具有适当的厚度以及尺寸、甚至形状，并且可以根据后续期望制造的器件的尺寸和其组成进行灵活的选择，并无特别之限定。

以为了减少衬底表面缺陷对后续制造的约瑟夫森结的潜在不利影响，可以选择处理衬底。例如，表面处理衬底以降低表面粗糙度、平整性；一些示例性的操作，包括表面抛光、减薄。

除此之外，衬底的表面还形成有支撑层。其可以通过微纳工艺形成在衬底的表面；或者，通过(如激光)直写的方式在衬底表面制造支撑层。通过选择支撑层的表面形貌，可以塑造后续所制造的约瑟夫森结的结构。例如大致具有与衬底表面平行的顶部表面形貌的支撑层，可以获得具有大致为平面状的结；或者，对于具有凸起的拱形的顶部表面形貌的支撑层，可以获得同样具有大致为拱形的结。

对于支撑层的表面由衬底的表面向远离该表面的方向呈凸出的弧形结构的示例中，该弧形结构可以是采用光刻胶通过灰度曝光和显影形成的，或者弧形结构是采用光刻胶通过在显影后热回流形成的。

步骤S102、在结区制造约瑟夫森结，且约瑟夫森结的一部分附着于第一区域、且约瑟夫森结的另一部分附着于支撑层，从而使得约瑟夫森结呈从衬底的表面隆起状结构。

在结区制造约瑟夫森结的方法可以是目前在超导量子计算机领域中普遍采用的方法，且可以采用微纳加工手段，或者还可以结合激光直写的方式予以制造。值得指出的是：利用激光直写实现灰度曝光的方案可以是，利用强度可变的激光束对基片表面的抗蚀材料实施变剂量曝光。在曝光后，经显影能够在抗蚀层表面形成要求的浮雕轮廓。

具体的一些可替代示例中，采用两次斜蓁发的工艺制造约瑟夫森结。或者在制造过程中，还可以结合如图8所示的刻蚀工艺，或者如图9所示的剥离工艺完成结的制造。

当支撑层未结合到约瑟夫森结中时，可以选择去除支撑层。对于是光刻胶材质的支撑层而言，可以通过半导体制程的光刻工艺中的洗胶操作来予以去除。

在制造量子芯片的一些应用示中，约瑟夫森结被结合到超导量子干涉仪(SQUID)中以形成超导量子比特如传输子量子比特，因此，并且还配置用于操作或读取量子比特的元器件结构—例如是包括传输线、读取谐振腔或比特控制线等的量子电路。为了简化描述，并且考虑到在超导量子芯片的语境下，这些量子电路具有以数量级的差异而显著大于约瑟夫森结的物理尺寸(如面积、长度或宽度等方面)，因此，前述的量子电路也可以被描述为大结构。

这些量子电路的结构和制造工艺可以由业内技术人员所知悉的各种方案实施。例如，在超导量子计算机中，通过微纳加工手段在衬底上的超导铝膜执行光刻工艺等工艺完成制造。

并且这些量子电路可以是在约瑟夫森结制造之前，或者之后被制造。因此，这样的示例中，可以制造实现一种量子器件。该量子器件包括量子比特或量子芯片，其中比特和芯片分别具有前述方式获得的约瑟夫森结。

从获得量子器件角度而言，结合上述衬底以及制造约瑟夫森结的制造，量子器件制造方法例如可以是：

先在衬底(如裸硅片)上制造大结构；然后在衬底上的希望位置(例如制造大结构的步骤中通过刻蚀形成的暴露衬底表面的沟道)在约瑟夫森结位置采用灰度曝光，形成光刻胶材质的支撑层；通过两次斜蒸发的方案制备出约瑟夫森结。

具体的可选示例中，方案如下：

1、取基片如裸硅片，采用电子束蒸发设备，制备出纳米厚度的Al膜(铝膜)；

2、旋涂SPR955光刻胶，再烘烤，然后用紫外光刻制备出大结构图形化；

3、电感耦合等离子体刻蚀设备采用氯基刻蚀Al膜，形成大结构图形；

4、在约瑟夫森结位置采用激光直写技术提供的强度变化的激光束对光刻胶实施灰度曝光，再经显影形成支撑层；

5、采用电子束曝光、PMMA+MMA双层胶结构、两次电子束斜蒸发镀膜方式，形成约瑟夫森结；

6、洗胶时，同时去除支撑层。

以上的工艺主要是先制造大结构，再制造约瑟夫森结。在另一些示例中，也可以先在衬底的指定位置(量子芯片版图结构中已经确定由于放置约瑟夫森结的位置)通过灰度曝光，形成光刻胶材质的支撑层，然后基于这样的支撑层制造约瑟夫森结，再于后续制造大结构。

这里需要指出的是：以上在量子器件中采用的衬底、支撑层的相关技术与前文中的描述类似，并具有同上述量子芯片实施例相同的有益效果，因此不做赘述。对于在该部分中未披露的技术细节，本领域的技术人员请参照前文的描述而理解，为节约篇幅，这里不再赘述。

另外，本申请实施例提供的制造法可能需要沉积一种或多种材料，例如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如，蒸发或溅射)的沉积工艺或外延技术以及其他沉积工艺来沉积，示例性的，包括离子束辅助沉积法(IBAD)、真空蒸发镀膜法(Evaporation)、分子束外延(MBE)、脉冲激光沉积法(PLD)、化学气相沉积法(CVD)、溶胶-凝胶法(sol-gel)以及磁控溅射镀膜法(Magnetron25Sputtering)等。

进一步地，本申请实施例描述中所讨论的工艺也可能需要在制造过程期间去除一种或多种材料。取决于要去除的材料，去除工艺可以包括例如湿蚀刻技术、干蚀刻技术或剥离(lift-off)工艺。可以使用已知的曝光(lithographic)技术(例如，光刻或电子束曝光)对形成本文所述的电路元件的材料进行图案化。

大体上，为了简洁起见，在本文中可以详细描述或不详细描述与半导体和/或超导器件以及集成电路(integratedcircuit，简称IC)制造相关的常规技术。此外，本文所述的各种任务和过程步骤可并入具有本文未详细描述的额外步骤或功能性的更综合程序或过程中。特别地，半导体和/或超导器件和基于半导体/超导体的IC的制造中的各个步骤是公知的，因此为了简洁起见，许多常规步骤将在此仅简要提及或将被完全省略而不提供公知的工艺细节。

上面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

为使本申请实施例的目的、技术方案和优点更加清楚，前文参考附图描述一个或多个实施例。其中，贯穿全文相似的附图标记用于指代相似的组件。在上文的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (10)

1.一种用于制造电路结构的衬底，其特征在于，所述衬底包括：

本体，具有主表面；

形成于所述主表面的支撑层，所述支撑层被配置支撑所述电路结构的部分或全部，所述支撑层是永久性的、或暂时性的从而能够被可选地去除；

所述支撑层定义有膜层厚度以及延展方向，其中膜层厚度从垂直于所述主表面方向测量，延展方向平行于所述主表面。

2.根据权利要求1所述的用于制造电路结构的衬底，其特征在于，所述支撑层是光刻胶层；

或者，所述支撑层是光刻胶层，且光刻胶层经历了下述任意的一种或多种处理：曝光、显影和热回流，可选地，其中的曝光通过光学光刻或电子束光刻实现；

或者，所述支撑层是光刻胶层，且所述光刻胶层经历了灰度曝光；

或者，所述支撑层是光刻胶层，且光刻胶层包括叠置的多个子层，且每个子层对显影液的敏感程度不同；

或者，所述支撑层是光刻胶层，且所述光刻胶层包括叠置的多个子层，且每个子层经历了曝光接受了不同的曝光剂量。

3.根据权利要求1或2所述的用于制造电路结构的衬底，其特征在于，所述支撑层具有远离所述本体的顶部表面，且所述顶部表面为曲面，使得支撑层在延展方向的不同位置的膜层厚度不同；

和/或，所述支撑层呈从所述本体的主表面凸起的山脊状结构，所述山脊状结构包括山峰部和山脚部，且山峰部具有沿膜层厚度定义的底部表面，所述底部表面与主表面接触、或所述底部表面与主表面存在空间隔开的空间。

4.如权利要求1至3中任意一项所述的衬底在制造量子电路中的应用，可选地，所述量子电路包括由约瑟夫森结提供的电路结构。

5.一种约瑟夫森结，定义有基础平面，其特征在于，所述约瑟夫森结包括：

第一超导层，具有第一基部和第一抬升部，所述第一基部结合于基础表面，第一抬升部远离基础表面，从而具有从基础表面垂直地确定的第一间隙；

第二超导层，具有第二基部和第二抬升部，所述第二基部结合于基础表面，第二抬升部远离基础表面第一抬升部远离基础表面，从而具有从基础表面垂直地确定的第二间隙；以及

被第一超导层和第二超导层接触地相对夹持、且至少部分位于第一抬升部和第二抬升部之间的势垒层。

6.根据权利要求5所述的约瑟夫森结，其特征在于，所述第一抬升部和/或第二抬升部是弧形结构。

7.一种制造约瑟夫森结的方法，其特征在于，包括：

提供衬底，所述衬底的表面定义有结区，所述结区包括第一区域和第二区域，所述第二区域形成有支撑层；

在所述结区制造约瑟夫森结，且所述约瑟夫森结的一部分附着于第一区域、且约瑟夫森结的另一部分附着于支撑层，从而使得约瑟夫森结呈从衬底的表面隆起状结构。

8.根据权利要求7所述的制造约瑟夫森结的方法，其特征在于，所述方法包括：去除所述支撑层；

和/或，在所述结区制造约瑟夫森结的方法为斜蒸发；

和/或，所述衬底的表面还具有与约瑟夫森结匹配的量子电路，所述量子电路包括传输线、读取谐振腔或比特控制线。

9.根据权利要求8所述的制造约瑟夫森结的方法，其特征在于，所述支撑层的表面由衬底的表面向远离该表面的方向呈凸出的弧形结构；

可选地，弧形结构是采用光刻胶通过灰度曝光和显影形成的、或者弧形结构是采用光刻胶通过在显影后热回流形成的。

10.一种量子器件，所述量子器件包括量子比特或量子芯片，其特征在于，具有根据权利要求5或6所述的约瑟夫森结，或者通过实施权利要求7至10中任意一项所述的制造约瑟夫森结的方法而获得的约瑟夫森结。