JP6849858B2 - ２段階成膜プロセスにおける接合抵抗の変動の低減 - Google Patents

Description

本開示は、２段階成膜プロセスにおける接合抵抗の変動の低減に関する。

量子コンピューティングは、基底状態の重ね合わせやもつれなどの量子効果を利用して、古典的なデジタルコンピュータよりも効率的に特定の計算を行う比較的新しいコンピューティング手法である。ビット（例えば「１」または「０」）の形で情報を記憶、操作するデジタルコンピュータとは異なり、量子情報処理デバイスは、キュービットを使用して情報を操作することができる。キュービットは、複数の状態の重ね合わせ（例えば、「０」及び「１」の両方の状態のデータ）を可能にする量子デバイス及び／または複数の状態にあるデータの重ね合わせ自体を指しうる。従来の用語に従って、量子システムにおける「０」と「１」との状態の重ね合わせは、例えば、α｜０＞＋β｜１＞のように表されうる。デジタルコンピュータの「０」及び「１」の状態は、それぞれキュービットの｜０＞及び｜１＞の基底状態に類似している。値｜α｜^２は、キュービットが｜０＞の状態である確率を表し、値｜β｜^２は、キュービットが｜１＞の基底状態にある確率を表している。

一般に、本明細書で説明される対象の本発明の１つの態様は、誘電体基板を提供する段階と、誘電体基板上に第１のレジスト層を形成する段階と、第１のレジスト層上に第２のレジスト層を形成する段階と、第２のレジスト層上に第３のレジスト層を形成する段階と、を含む方法として実施されうる。第１のレジスト層が、第１のレジスト層の厚さを通して延在する第１の開口部を含み、第２のレジスト層が、第１の開口部の上に位置合わせされ、第２のレジスト層の厚さを通して延在する第２の開口部を含み、第３のレジスト層が、第２の開口部の上に位置合わせされ、第３のレジスト層の厚さを通して延在する第３の開口部を含む。

本方法の実施例は、任意選択的に、以下の特徴の１つまたは複数を含みうる。いくつかの実施例において、第１の開口部、第２の開口部及び第３の開口部のそれぞれの厚さが、誘電体基板の表面の法線方向である第１の方向に沿って延在し、第１の開口部、第２の開口部及び第３の開口部のそれぞれが、第１の方向に対して直交する第２の方向に沿って延在する対応する幅を有し、第２の開口部の幅が、第１の開口部の幅よりも小さく、第３の開口部の幅よりも小さい。

いくつかの実施例において、第１のレジスト層における第１の開口部及び第３のレジスト層における第３の開口部が、第１のレジスト層、第２のレジスト層及び第３のレジスト層を第１のパターンで露光することによって画定され、第２のレジスト層における第２の開口部が、第１のレジスト層、第２のレジスト層及び第３のレジスト層を第２のパターンで露光することによって画定される。第１のレジスト層、第２のレジスト層及び第３のレジスト層がその後現像される。

いくつかの実施例において、第１の開口部、第２の開口部及び第３の開口部を通して、基板に対して第１の成膜角度で材料の第１の層が成膜され、第１の開口部、第２の開口部及び第３の開口部を通して、基板に対して第２の成膜角度で材料の第２の層が成膜される。材料の第１の層及び材料の第２の層は、超伝導材料でありうる。

いくつかの実施例において、材料の第２の層を成膜する前に、材料の第１の層の表面酸化を実行して、材料の第１の層の酸化領域を提供する。いくつかの実施例において、材料の第１の層の一部、酸化領域の一部及び材料の第２の層の一部が、量子情報処理デバイスの一部、例えばジョセフソン接合を形成し、量子情報処理デバイスはキュービットでありうる。

いくつかの実施例において、第１のレジスト層、第２のレジスト層、第３のレジスト層、及び過剰な成膜材料が、例えばエッチングプロセスを用いて除去される。

いくつかの実施例において、材料の第１の層の成膜の際に、誘電体基板及び、材料成膜ソースが、互いに対して第１の配向に従って配置され、材料の第２の層の成膜の際に、誘電体基板及び、材料成膜ソースが、互いに対して第２の配向に従って配置され、第１の配向が第２の配向とは異なる。材料の第１の層を成膜した後であって、材料の第２の層を成膜する前に、基板が回転されうる。代替的に、材料の第１の層を成膜した後であって、材料の第２の層を成膜する前に、誘電体基板に対して材料成膜ソースの位置が変更されうる。

いくつかの実施例において、第１の開口部、第２の開口部及び第３の開口部が、誘電体基板の表面を露出させるマスク開口領域を画定する。第１のアンダーカット幅が、第２の開口部の第１の縁と、マスク開口領域の第１の側の第３の開口部の第１の縁との間の距離によって画定されうる。第２のアンダーカット幅が、第２の開口部の第２の縁と、マスク開口領域の第１の側に直接対向するマスク開口領域の第２の側の第３の開口部の第２の縁との間の距離によって画定されうる。第１のアンダーカット幅はほぼゼロでありうる。

いくつかの実施例において、第２のアンダーカット幅が、第１の成膜プロセスの際に、第３のレジスト層の側壁上に成膜される材料の厚さよりも大きい。

いくつかの実施例において、マスク開口領域の第１の側が、材料の第１の層の成膜の際に、マスク開口領域の第２の側よりも材料成膜ソースに近い。

本明細書で説明される対象の特定の実施形態は、以下の利点のうちの１つまたは複数を実現するように実施されうる。例えば、いくつかの実施例において、本明細書で開示される技術は、基板上の最も近い隣接するジョセフソン接合間の接合変動を低減し、及び／または性能の均一性を改善するために使用されうる。いくつかの実施例において、ここで開示される技術は、成膜パラメータ（例えば成膜角度）及び／またはマスク層の側壁における偶発的な成膜に起因しうるマスク層内の開口領域の大きさの変動を低減することによって、量子情報処理デバイスの性能全体の均一性を改善する。さらに、量子情報処理デバイスの性能の全体的な均一性は、成膜層（例えば、アルミニウム結晶粒成長）における結晶粒成長及び結晶粒の形態の効果に起因しうる、マスク層内の開口領域の大きさにおける変動（例えば、成膜粗さに起因する開口領域のうねり）を低減することによって改善されうる。マスク層内の開口部の大きさにおける変動を低減することにより、マスク層を用い製造された、ジョセフソン接合及びキュービットなどの量子情報処理デバイスの形状および形態は、より均一になされうる。そして、得られる量子情報処理デバイスは、より均一な動作特性を示し、これは、単一のコントローラーを使用する２つ以上のキュービットのセットを駆動する／動作させるためのグローバルなマイクロ波駆動方法の使用及び設計を容易にする。いくつかの実施例において、成膜層における結晶粒成長効果を低減することで、成膜層の結晶粒成長及び結晶粒形態（例えば、結晶粒界）によって破壊される接合の数を低減することにより、量子情報処理デバイス（例えば、ジョセフソン接合及びキュービット）の収率を改善する。

本明細書で説明される対象の１つまたは複数の実施形態の詳細は、添付する図面及び以下の説明に記載される。対象のその他の特徴、態様及び利点は、説明、図面及び特許請求の範囲から明らかになるであろう。

２層レジストマスクを介した例示的な２段階成膜プロセスを示す様々な図である。 ２層レジストマスクを介した例示的な２段階成膜プロセスを示す様々な図である。 ２層レジストマスクを介した例示的な２段階成膜プロセスを示す様々な図である。 ３層レジストマスクを介した例示的な２段階成膜プロセスを示す様々な図である。 ３層レジストマスクを介した例示的な２段階成膜プロセスを示す様々な図である。 ３層レジストマスクを介した例示的な２段階成膜プロセスを示す様々な図である。 様々な例示的な３層レジストマスクについての２段階成膜プロセスの断面図である。 様々な例示的な３層レジストマスクについての２段階成膜プロセスの断面図である。 様々な例示的な３層レジストマスクについての２段階成膜プロセスの断面図である。 様々な例示的な３層レジストマスクについての２段階成膜プロセスの断面図である。 ３層レジストマスクを介した別の例示的な２段階成膜プロセスを示す様々な図である。 ３層レジストマスクを介した別の例示的な２段階成膜プロセスを示す様々な図である。 ３層レジストマスクを介した別の例示的な２段階成膜プロセスを示す様々な図である。 多層レジストマスクを形成するための例示的なプロセスのフロー図である。 多層レジストマスクを用いてジョセフソン接合を形成するための例示的なプロセスのフロー図である。

本開示の対象は、接合部間の接合抵抗を低減するための技術に関する。特定の実施例において、本開示は、基板にわたって均一なジョセフソン接合抵抗を達成することに関する。

量子コンピューティングは、量子コンピュータの量子ビット（キュービット）に記憶された量子情報をコヒーレントに処理することを意味する。超伝導量子コンピューティングは、量子情報処理デバイスが部分的に超伝導材料から形成される量子コンピューティング技術の有望な実施例である。超伝導量子コンピュータは、典型的には多準位システムであり、最初の２準位のみが計算の基盤として使用される。特定の実施形態において、キュービットなどの量子情報処理デバイスは、超伝導が達成され、熱変動がエネルギー準位間の遷移を引き起こさないように、非常に低い温度で動作する。さらに、量子情報処理デバイスは、エネルギー損失及び散逸が低い状態で動作されることが好ましい場合がありうる（例えば、量子回路素子は高い品質係数Ｑを示す）。エネルギー損失及び散逸が低いことは、例えば量子デコヒーレンスを回避するのに役立ちうる。

超伝導構成要素を有する集積型量子情報処理デバイスの製造は、典型的には超電導材料、誘電体及び金属層の成膜及びパターニングを伴う。キュービットなどの特定の量子情報処理デバイスは、ジョセフソン接合を用いて構築される。ジョセフソン接合は、２層の超伝導材料の間に非超伝導材料の薄い層を挟むことによって作られうる。

２層レジストマスクを用いてジョセフソン接合を作成するための例示的なプロセスは、図１ＡからＣを参照して以下に説明される。図１ＡからＣは、２層レジストマスク１００を通して例示的な２段階成膜プロセスを示す様々な図である。図１Ａは、平面図１０２、軸Ａ−Ａを通る断面図１０４及び軸Ｂ−Ｂを通る断面図１０６における２層レジストマスク１００の概略図である。２層レジストマスク１００は、基板１０８上に成膜され、２層のレジスト１１０及び１１２を含み、第１のレジスト層１１０は第１の厚さ１１１を有し、第２のレジスト層１１２は第２の厚さ１１３を有し、これらの厚さは、レジスト層が形成される基板１０８の表面に対して垂直な方向に規定される。２つのレジスト層１１０、１１２は、例えばポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリ（メチルメタクリレート−コ−メタクリル酸）（Ｐ（ＭＭＡ−ＭＡＡ））、ＺＥＰ５２０、ＵＶ５／ＵＶＩＩＩまたは類似のレジスト組成物などの様々な材料からなりうる。一例において、第１のレジスト層１１０はＰ（ＭＭＡ−ＭＡＡ）であり、第２のレジスト層１１２はＰＭＭＡである。第１のレジスト層１１０の第１の厚さ１１１及び第２のレジスト層１１２の第２の厚さ１１３は、同じまたは異なる厚さでありうる。例えば、第１の厚さ１１１及び第２の厚さ１１３は、１００から１０００ｎｍの厚さの範囲でありうる。

第１のレジスト層１１０は基板１０８上に成膜され、例えば、Ｐ（ＭＭＡ−ＭＡＡ）の層を含む。第２のレジスト層１１２は、第１のレジスト層１１０の上に成膜され、例えばＰＭＭＡの層を含む。いくつかの実施例において、第１のレジスト層１１０及び第２のレジスト層１１２は、成膜された層から溶媒を除去するためにベークされる。

第１のレジスト層１１０及び第２のレジスト層１１２は、レジスト内に開口部（例えば開口部１１４及び開口部１１６）を画定するようにパターニングされる。第１のレジスト層１１０内の第１の開口部１１４は、現像剤で処理したときに第１のレジスト層１１０の露光された部分が可溶性または不溶性のいずれかになるが、第２のレジスト層１１２の露光された部分が可溶性または不溶性のいずれかにならないように、第１のレジスト層１１０及び第２のレジスト層１１２を、０から１０００μＣ／ｃｍ^２の第１の線量範囲で、選択的にソース（例えば光または電子ビーム、図示されない）に露光させることによって画定されうる。１つの例において、Ｐ（ＭＭＡ−ＭＡＡ）の第１のレジスト層を露光するための第１の線量は、３５０μＣ／ｃｍ^２である。第１のレジスト層１１０内の第１の開口部１１４は、基板１０８の表面の法線方向に沿って（例えばｚ軸に沿って）、第１のレジスト層１１０の上面から基板１０８までの第１のレジスト層の厚さを通して定義されうるものであり、第１のレジスト層の厚さに対して垂直な方向に沿って（例えば、ｘ軸及び／またはｙ軸に沿って）延在する幅１１８を含む。

第２のレジスト層１１２内の第２の開口部１１６は、現像剤で処理されたときに、第２のレジスト層１１２の露光部分が可溶または不溶のいずれかとなるように、十分高い１０００〜２０００μＣ／ｃｍ^２の第２の線量範囲で、第１のレジスト層１１０及び第２のレジスト層１１２を、ソース（光または電子ビーム、図示されない）に露光することによって画定されうる。１つの例において、ＰＭＭＡの第２のレジスト層１１２を露光するための第２の線量は、１５００μＣ／ｃｍ^２である。第２のレジスト層１１２内の第２の開口部１１６は、第２のレジスト層１１２の上面から第１のレジスト層１１０の上面まで、基板１０８の方面の法線方向に沿って（例えばｚ軸に沿って）第２のレジスト層の厚さを介して画定されることができ、第２のレジスト層の厚さに対して垂直な方向（例えばｘ軸及び／またはｙ軸）に沿って延在する幅１２０を含む。

各レジスト層の成膜及び露光に続いて、第１のレジスト層１１０及び第２のレジスト層１１２は、使用されるレジストの種類に応じて、それぞれのレジスト層の露光領域または非露光領域を選択的に除去するために現像される（例えば、ポジ型レジストまたはネガ型レジスト）。第１のレジスト層及び第２のレジスト層の現像は、第１のレジスト層及び第２のレジスト層に画定されたそれぞれの開口部内からレジスト材料を除去する。いくつかの実施形態では、部分的にはそれぞれのレジスト層の組成物に応じて、１つまたは複数の現像プロセスが使用される。例えば、現像プロセスは、１：３の比のメチルイソブチルケトン：イソプロピルアルコール（ＭＩＢＫ：ＩＰＡ）を含むことができる。

いくつかの実施例では、第２のレジスト層１１２に画定された第２の開口部１１６の少なくとも一部は、基板１０８の一部が露出されるように、第１のレジスト層１１０に画定された第１の開口部１１４の少なくとも一部の上に位置合わせされる。

いくつかの実施例では、第２の開口部１１６の幅１２０は、第１の開口部１１４の幅１１８よりも小さい。例えば、いくつかの実施例では、幅１２０は２００ｎｍであり、幅１１８は４００ｎｍである。第２のレジスト層１１２の第２の開口部１１６の幅１２０は、１つまたは複数の成膜構造（例えば、ジョセフソン接合の上部コンタクトまたは底部コンタクトなどの上部コンタクトまたは底部コンタクト）の特徴体の大きさ（例えば幅）を画定することができる。

所定の領域のレジストを選択的に除去した後、量子情報処理デバイス（例えばジョセフソン接合を含むキュービット）の一部を形成することとなる材料が、開放された領域内及び残りのレジストの上に成膜されうる。いくつかの実施例において、角度を付けられたシャドウ蒸着技術が、量子情報処理デバイス（例えばジョセフソン接合を含むキュービット）の一部を形成することとなる材料を成膜するために使用されうる。例えば、パターン化されたレジストを有する基板は、成膜チャンバー（例えば物理蒸着成膜システムのチャンバー）内に配置され、第１の層成膜プロセスが行われ、ここでは、パターニングされるレジスト層の一部が少なくともいくらかの成膜材料を遮断または「シャドウ」化しうるように、成膜される材料のフラックスが基板に対して垂直でない角度で導入され、次いで、第２の層成膜プロセスが行われ、ここでは、材料成膜ソースに対する基板の配向が変更される。

図１Ｂは、ジョセフソン接合の一部を形成するために第１の成膜フロー方向１２５からの材料の第１の成膜の後の、２層レジストマスク１００の概略を、平面図１２２、軸Ａ−Ａを通る断面図１２４及び軸Ｂ−Ｂを通る断面図１２６で示している。材料の第１の成膜フロー方向１２５からの第１の成膜は、基板１０８上であってレジストマスクの開口領域（例えば、第１の開口部１１４及び第２の開口部１１６の位置合わせされた部分）に第１の成膜構造（例えばジョセフソン接合のための底部コンタクト１２８）を形成する。成膜材料（例えばソースからの材料のフラックス）の第１の成膜フロー方向１２５は、基板１０８の表面に対して平行なｘ軸に沿った成分を含み、基板１０８に対して垂直なｚ軸に対してある角度１３０だけ配向され、第２の開口部１１６の縁近傍の第２のレジスト層１１２の部分が、開口領域内の第１の成膜フロー方向１２５の成膜材料の少なくともいくらかを遮断する。第１の成膜フロー方向１２５は、例えば、ｚ軸に対して１０から８０°の間の角度１３０で配向されうる。いくつかの実施例では、材料の第１の成膜は、第２のレジスト層１１２の上に成膜層１３２をもたらす。成膜層１３２は、第２のレジスト層１１２の上面上の上面領域１３２ａ及び、第２のレジスト層１１２の側壁上の側壁領域１３２ｂを含みうる。

第１の層の成膜ステップの後、基板１０８は、成膜材料の表面酸化が促進される空気または別のチャンバーに移送されうる。いくつかの実施例において、基板はその場酸化のために成膜チャンバー内に残されてもよい。酸化後、基板は、第２の成膜材料が、第２の成膜構造（例えばジョセフソン接合の上部コンタクト１４８）を形成するために成膜される第２の層成膜ステップを受けうる。

いくつかの実施例では、成膜材料ソースに対する基板１０８の配向が変更される。例えば、成膜システムの構成に部分的に応じて、成膜材料ソースが基板１０８に対して回転されてもよく、または基板１０８が材料成膜ソースに対して回転されてもよい。

図１Ｃは、ジョセフソン接合を形成するための材料の第２の成膜後の２層レジストマスク１００の概略を、平面図１４２、軸Ａ−Ａを通る断面図１４４及び軸Ｂ−Ｂを通る断面図１４６で示している。成膜材料の第２の成膜フロー方向１５１は、基板１０８の表面に対して平行なｙ軸に沿った成分を含み、ｚ軸に対してある角度１５０だけ配向され、第２のレジスト層及び／または開口領域の縁近傍の第１の成膜プロセスからの事前に成膜された材料の第１の層が、開口領域内の第２の成膜フロー方向１５１からの成膜材料の少なくともいくらかを遮断する。第２の成膜フロー方向１５１は、例えばｚ軸に対して１０から８０°の角度１５０で配向されうる。第２の成膜の間の配向角度１５０は、第１の成膜中の配向の角度１３０とは異なってもよい。例えば、いくつかの実施例において、基板の表面は第１の成膜ステップにおける成膜材料の第１の成膜フロー方向１２５に対してある角度１３０で配向され、第１の成膜ステップにおける第１の角度１３０に対して垂直な第２の成膜フロー方向１５１に対するある角度１５０で配向されうる。

シャドウ蒸着プロセスの後、レジストはリフトオフステップで除去され、不要な材料を除去し、量子情報処理デバイス（例えばジョセフソン接合を含むキュービット）の製造を完了させうる。リフトオフは、レジスト材料の化学的組成に応じて、様々な異なる溶媒及び／または化学物質を用いて実行されうる。

いくつかの場合、図１ＡからＣを参照して説明されたシャドウ蒸着プロセスなどの成膜プロセスは、不均一な方法で材料を成膜し、量子情報処理デバイス（例えばジョセフソン接合を含むキュービット）の不均一な性能をもたらす。例えば、第１の成膜ステップからの側壁成膜１３２ｂは、第２の成膜ステップ中に成膜された第２の成膜層（例えば上部コンタクト１４８）の少なくとも一部が、第２のレジスト層１１２の開口部１１６によって画定される意図された幅１２０とは異なる幅１５２を有するように、開口部１１６の少なくとも一部をシャドウイングすることができる（断面図１４６に示されるように）。

第１の成膜層のシャドウイング効果によって生じる層幅の変化は、成膜層の不均一性につながりうる。例えば、ジョセフソン接合の接合抵抗は、接合の第１の超伝導層が、接合の第２の超伝導層と交差する断面積に反比例する。第２の超伝導層の幅の成膜における不均一性（例えば、幅１５２が意図された幅１２０と異なる）は、接合の第１の超伝導層と第２の超伝導層との間の重複の断面積を変化させることによって、接合抵抗の変動につながりうる。さらに、抵抗値は、シャドウイング効果の変動（例えば、成膜角度１３０、１５０の変動）に起因して、基板１０８上の異なる位置の異なるデバイスにわたって不均一でありうる。そして、不均一な接合抵抗は、超伝導キュービットなどの接合を含む量子情報処理デバイスに、不均一な動作周波数を示させることとなりうる。

本明細書に開示された技術は、レジスト側壁に成膜された材料から生じるシャドウイング効果を低減するために使用可能である。シャドウイング効果は、レジストマスク及び／またはレジストマスク上の偶発的な成膜が、レジストマスクの開口部を通した成膜からの材料の偶発的なフラックスの少なくとも一部を意図せずに遮断したり、影響を及ぼしたりする場合に生じる。シャドウイング効果は、レジストマスクの開口部を通して成膜されて得られた構造に、１つまたは複数の意図された寸法とは異なる最終的な寸法を有させる場合があり、また、レジストマスクの開口部を通して成膜されて得られた構造の粗化を引き起こす場合がある。シャドウイング効果は、マスクの１つまたは複数の表面への材料の偶発的な成膜に起因する可能性があり、その材料はレジストマスクの開口部の一部を変化させたり、妨げたりする。シャドウイング効果を低減することによって、いくつかの実施例において、意図した寸法により近い最終的な寸法を有する構造を得ることが可能である。さらに、シャドウイング効果を低減することは、複数の構造体にわたって最終的な寸法をより均一にすることにつながり、その結果、複数のデバイスにわたってより均一な動作特性（例えば、ジョセフソン接合の抵抗）につながりうる。

本明細書に開示される技術は、側壁成膜によって生じるシャドウイング効果を低減するために、３層のレジスト積層を導入することを含む。例えば、基板上には、第１のレジスト層、第２のレジスト層及び第３のレジスト層を含む多層シャドウマスクが画定され、各レジスト層は、それぞれの幅を有する開口部を含む。第２のレジスト層は、成膜された接合のための所望の特徴体寸法を画定する開口部の幅を含む。第３のレジスト層の厚さ及び開口部の幅は、そうでなければ第２の成膜ステップの間に、材料フラックスが第２のレジスト層の開口部を通過するのを遮断することになる第２のレジスト層の側壁上への成膜を防止するように選択される。

図２ＡからＣは、３層レジストマスク２００を介した例示的な２段階成膜プロセスを示す様々な図である。図２Ａは、３層レジストマスク２００の概略を、平面図２０２、軸Ａ−Ａを通る断面図２０４及び軸Ｂ−Ｂを通る断面図２０６で示す。３層レジストマスク２００は基板２０８上に成膜され、３層のレジストを含む。第１のレジスト層２１０は第１の厚さ２１１を有し、第２のレジスト層２１２は第２の厚さ２１３を有し、第３のレジスト層２１４は第３の厚さ２１５を有し、レジスト層２１４は３層レジストマスクの最上層であり、３層レジストマスク２００の平面図２０２において図示されている。

第１のレジスト層２１０の第１の厚さ２１１、第２のレジスト層２１２の第２の厚さ２１３及び第３のレジスト層２１４の第３の厚さ２１５は、同じまたは異なる厚さ、例えば基板１０８に対して垂直な方向に１００から１０００ｎｍの範囲でありうる。１つの例において、第１のレジスト層２１０は、５００ｎｍの第１の厚さ２１１を有し、第２のレジスト層２１２は３００ｎｍの厚さ２１３を有し、第３のレジスト層２１４は、５００ｎｍの第３の厚さ２１５を有する。

３つのレジスト層２１０、２１２、２１４は、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリ（メチルメタクリレート−コ−メタクリル酸）（Ｐ（ＭＭＡ−ＭＡＡ））、ＺＥＰ５２０、ＵＶ５／ＵＶＩＩＩＩまたは類似のレジスト組成物でありうる。異なるレジスト材料は、レジスト層内の開口部の形成を助けるために、互いに接触したレジスト層に関して選択される。例えば、第１のレジスト層及び第２のレジスト層は、異なるレジスト組成物からなり、第２のレジスト層及び第３のレジスト層は、異なるレジスト組成物からなる。１つの例において、第１のレジスト層２１０はＰ（ＭＭＡ−ＭＡＡ）であり、第２のレジスト層２１２はＰＭＭＡであり、第３のレジスト層２１４はＰ（ＭＭＡ−ＭＡＡ）である。

第１のレジスト層は第１の開口部２１６を含み、第１の開口部２１６は、基板２０８の表面の法線方向に（例えばｚ軸に沿って）、第１のレジスト層２１０の上面から第１の厚さ２１１を介して基板２０８へ延在する。第２のレジスト層は第２の開口部２１８を含み、第２の開口部２１８は、基板２０８の表面の法線方向に（例えばｚ軸に沿って）、第２のレジスト層２１２の上面から第２の厚さ２１３を介して第１のレジスト層２１０の上面まで延在する。第３のレジスト層２１４は、第３の開口部２２０を含み、第３の開口部２２０は、基板２０８の表面の法線方向に（例えば、ｚ軸に沿って）、第３のレジスト層２１４の上面から第３の厚さ２１５を介して第２のレジスト層２１２の上面まで延在する。また、開口部２１６、２１８、２２０は、例えば断面図２０４に示されるように、基板２０８の部分が露出されるように、互いに対して位置合わせされる。

第１のレジスト層２１０の第１の開口部２１６は幅２２２を含み、第２のレジスト層２１２の第２の開口部２１８は幅２２４を含み、第３のレジスト層２１４の第３の開口部２２０は幅２２６を含む。幅２２２、幅２２４及び幅２２６は異なる値、例えば１０ｎｍから１０ミクロンの範囲でありうる。その他の幅も可能である。幅２２２、幅２２４及び幅２２６は、それぞれ対応するレジスト層２１０、２１２、２１４のそれぞれの厚さに対して垂直な方向に沿って（例えばｘ軸及び／またはｙ軸に沿って）延在する。

いくつかの実施例では、成膜された特徴体（例えば、ジョセフソン接合の底部コンタクトまたは上部コンタクトなどの上部コンタクトまたは底部コンタクト）の１つまたは複数の寸法（例えば幅）は、図１Ｂ、Ｃを参照して以下に詳細に議論されるように、第２の開口部２１８の幅２２４によって画定されうる。

多層レジストマスク２００のレジスト層は、以下のように成膜され、パターニングされうる。第１のレジスト層２１０は、基板２０８上に成膜される（例えば、基板２０８上にスピンコートされる）。第２のレジスト層２１２は第１のレジスト層２１０の上部に成膜される（例えば、スピンコートされる）。第２のレジスト層２１２は、第１のレジスト層２１０とは異なるレジスト材料からなる。第３のレジスト層２１４は、第２のレジスト層２１２の上に成膜（例えばスピンコート）され、第３のレジスト層２１４は、第２のレジスト層２１２の材料とは異なるレジスト材料からなる。

いくつかの実施例において、各レジスト層からの溶媒をベークアウトするベーキングステップは、各レジスト層の成膜後、後続のレジスト層の成膜の前に行われる。ベーキングステップはまた、全ての成膜されたレジスト層を同時にベーキングすることを含むことができる。各レジスト層のベーキング温度及びベーク時間は、部分的に、レジスト層の材料及びレジスト層の厚さに依存しうる。

いくつかの実施例において、多層レジストマスク２００の各レジスト層は、電子ビームリソグラフィを使用して多層レジストマスクの各層の１つまたは複数の特徴体（例えば、開口部２１６、２１８、２２０）を画定するために、各パターンに露光される。各層の１つまたは複数の特徴体（例えば開口部）を画定するための各パターンは、電子ビームリソグラフィシステムのための１つまたは複数の書き込みファイルによって定義されうる。１つまたは複数の特徴体（例えば開口部）を含むパターンを画定するための各露光は、露光量を含むことができ、特定の露光量は、部分的に、レジスト材料及びレジスト層の厚さに依存する。例えば、Ｐ（ＭＭＡ−ＭＡＡ）の露光量の範囲は０から１０００μＣ／ｃｍ^２である。別の例において、ＰＭＭＡの露光量の範囲は１０００から２０００μＣ／ｃｍ^２である。

露光量は、特定のレジスト層における特徴体を画定し、多層レジストマスクの他のレジスト層の特徴体を画定しないように選択可能である。例えば、Ｐ（ＭＭＡ−ＭＡＡ）からなるレジスト層は、ＰＭＭＡからなるレジスト層よりも特徴体を画定するために必要な露光量がずっと低く、そのような充分に低い露光量（例えば、３５０μＣ／ｃｍ^２）はＰ（ＭＭＡ−ＭＡＡ）からなるレジスト層を露光して１つまたは複数の特徴体を画定し、ＰＭＭＡからなるレジスト層を露光せず、１つまたは複数の特徴体を画定しないこととなる。

１つの例において、第１の露光量は、露光量が第１のレジスト層２１０及び第３のレジスト層２１４（例えば、Ｐ（ＭＭＡ−ＭＡＡ）レジスト層）へのパターンに対応する特徴体を画定するのに十分であるが、第２のレジスト層２１２（例えばＰＭＭＡレジスト層）へのパターンに対応する特徴体を画定するのに十分ではないように選択される。第２の露光量は、露光量が第１のレジスト層２１０、第２のレジスト層２１２及び第３のレジスト層２１４への別のパターンに対応する特徴体を画定するのに十分である（例えば１５００μＣ／ｃｍ^２）ように選択される。

いくつかの実施例では、多層レジストマスク２００は、例えば３つのレジスト層全てにおいて、１つのパターンで特徴体を画定するために、最初に高露光量で露光され、その後、例えば第１のレジスト層２１０及び第３のレジスト層２１４において特徴体を画定するために、低い露光量で露光される。多層レジストマスク２００は、最初に低露光量で露光され、続いて高露光量で露光されることができる。

いくつかの実施例において、第１のレジスト層２１０及び第３のレジスト層２１４は、レジスト層に画定された各開口部（例えば開口部２１６及び開口部２２０）の幅が同じであり、開口部が互いの上において直接位置合わせされている（第２のレジスト層２１２が間にある）。

各レジスト層の成膜及び露光に続いて、第１のレジスト層２１０、第２のレジスト層２１２及び第３のレジスト層２１４は、各層に使用されるレジストの種類（例えば、ポジ型またはネガ型レジスト）に応じて、それぞれのレジスト層の露光領域または非露光領域のいずれかを選択的に除去するために現像される。第１のレジスト層２１０、第２のレジスト層２１２及び第３のレジスト層２４を現像することにより、第１のレジスト層２１０、第２のレジスト層２１２及び第３のレジスト層２１４のそれぞれに画定されたそれぞれの開口部内からレジスト材料を除去する。いくつかの実施例において各レジスト層の組成物に部分的に応じて、１つまたは複数の現像プロセスが使用される。いくつかの実施例では、現像プロセスは、１段階のプロセスであり、現像剤、例えば、メチルイソブチルケトン：イソプロピルアルコール（ＭＩＢＫ：ＩＰＡ）（例えば１：３の比率）を、４５から９０秒の現像時間範囲で含む。１つの例において、多層レジストマスクは、ＭＩＢＫ：ＩＰＡで４５秒間現像し、１００ｎｍから１０００ｎｍの開口部と１００ｎｍのアンダーカット幅を達成する。

いくつかの実施例では、第１のレジスト層２１０及び第２のレジスト層２１２は、それぞれの第１の露光量及び第２の露光量に露光することにより、電子ビームリソグラフィを用いて成膜及びパターニングされ、その後、多層レジストマスク２００を第３の露光量で露光することにより、第３のレジスト層２１４が成膜及びパターニングされる。

ディープＵＶリソグラフィ（ＤＵＶリソグラフィ）は、電子ビームリソグラフィと組み合わせて、または電子ビームリソグラフィの代わりに、多層レジストマスク２００のレジスト層の１つまたは複数の開口部を露光し、パターニングするために使用することができる。レジスト材料は、第１のレジスト層、第２のレジスト層及び第３のレジスト層のそれぞれについて、電子ビームリソグラフィ（例えば、Ｐ（ＭＭＡ−ＭＡＡ）、ＰＭＭＡ）、ＤＵＶリソグラフィ（例えばＵＶ６）、または電子ビームリソグラフィとＤＵＶリソグラフィの両方（例えば、Ｐ（ＭＭＡ−ＭＡＡ）、ＰＭＭＡ）に適合するものを選択することができる。ＤＵＶリソグラフィを用いてＵＶ６のレジスト層をパターニングするための露光量の範囲は、１８から２８ｍＪ／ｃｍ^２を含むことができる。１つの例において、ＵＶ６レジスト層をパターニングするための露光量は、２５ｍＪ／ｃｍ^２である。ＤＵＶリソグラフィを用いてＰＭＭＡのレジスト層をパターニングするための露光量は、ＤＵＶリソグラフィ装置の波長（例えば２４８ｎｍ）におけるＰＭＭＡの感度に部分的に基づいて、５００ｍＪ／ｃｍ^２を超える露光量を含むことができる。

１つの例において、電子ビームリソグラフィに適合する第１のレジスト層２１０及び第２のレジスト層２１２（例えば、それぞれＰ（ＭＭＡ−ＭＡＡ）及びＰＭＭＡ）が成膜され、その上にＤＵＶリソグラフィに適合する第３のレジスト層（例えばＵＶ６）が成膜されている。ＤＵＶリソグラフィは、パターンを画定するレチクルを使用して、第３のレジスト層２１４を露光するために使用することができる。その後、第１のレジスト層２１０及び第２のレジスト層２１２を露光及びパターニングするために、上述したのと同様の方法で、電子ビームリソグラフィを使用することができる。

別の例では、第１のレジスト層２１０及び第２のレジスト層２１２は、電子ビームリソグラフィに適合する材料を用いて成膜し、電子ビームリソグラフィを用いて露光してパターニングすることができる。その後、ＤＵＶリソグラフィに適合する第３のレジスト層２１４を第２のレジスト層２１２の上に成膜し、ＤＵＶリソグラフィを用いて露光することができる。

別の例では、第１のレジスト層２１０及び第２のレジスト層２１２は、ＤＵＶリソグラフィに適合する材料を用いて成膜され、ＤＵＶリソグラフィを用いた露光によりパターニングすることができる。いくつかの実施例では、第２のレジスト層２１２は、紫外線に感光性を有するレジスト材料（例えばＵＶ６）であり、第１のレジスト層２１０はリフトオフ層（Ｌｉｆｔ−Ｏｆｆ Ｌａｙｅｒ，ＬＯＬ）である。その後、第２のレジスト層の上に、電子ビームリソグラフィに対応した第３のレジスト層２１４が成膜され、電子ビームリソグラフィを用いた露光によりパターニングされる。

別の例では、第１のレジスト層２１０、第２のレジスト層２１２及び第３のレジスト層２１４は、ＤＵＶリソグラフィに適合するレジスト材料（例えば、ＵＶ６、ＵＶ２１０）及びリフトオフ層材料（例えば、ＬＯＬ、ＬＯＲ、ＰＭＧＩ）を含む。第１のレジスト層２１０及び第２のレジスト層２１２は、ＤＵＶリソグラフィシステム内の１つまたは複数のレチクルを用いて成膜及びパターニングされ、次いで、第３のレジスト層は、第２のレジスト層の上に成膜され、ＤＵＶリソグラフィシステムのレチクルを介した露光によってパターニングされることができる。第１のレジスト層２１０、第２のレジスト層２１２及び第３のレジスト層２１４は、全て成膜され、次いで、ＤＵＶリソグラフィを使用して少なくとも１つの露光ステップでパターニングされることも可能である。

第１のレジスト層２１０、第２のレジスト層２１２及び第３のレジスト層２１４が成膜され、パターニングされると、多層レジスト層マスク２００は、１つまたは複数の現像プロセスを使用して現像される。現像プロセスは、ＭＩＢＫ：ＩＰＡ １：３などの現像剤を使用して、露光された、または露光されていないレジスト材料（例えば、ポジ型またはネガ型レジストに応じて）を除去することを含むことができる。現像プロセスはまた、ＡＺ３００ＭＩＦ、０．２６Ｎ現像剤（例えば２．３８％テトラメチルアンモニウム水酸化物）または類似の現像剤を含み、例えば、ＵＶ６レジスト材料及びＬＯＬレジスト材料を含むレジスト層を現像することができる。１つまたは複数のレジスト層の現像に使用される現像剤は、他のレジスト層と互換性がある（例えば、攻撃や損傷を与えない）必要があることに注意する必要がある。例えば、ＡＺ３００ＭＩＦは、ＵＶ６レジスト材料の現像に使用されており、ＰＭＭＡレジスト材料に損傷を与えたり攻撃したりすることはない。

いくつかの実施例では、第３の開口部２２０の幅２２６は、第２の開口部２１８の幅２２４よりも広く、第３の開口部２２０の一部は、第２の開口部２１８の上に位置合わせされている。第３の開口部２２０の幅２２６は、例えば、２０ｎｍから２０μｍの範囲であり、第２の開口部２１８の幅２２４は、例えば１０ｎｍから１０μｍの範囲でありうる。例えば、第３の開口部２２０の幅２２６は４００ｎｍであり、第２の開口部２１８の幅２２４は２００ｎｍである。別の例では、幅２２６は５００ｎｍであり、幅２２４は３００ｎｍである。別の幅も使用されうる。

いくつかの実施例では、第３の開口部２２０の幅２２６は、第２の開口部２１８の幅２２４よりも大きく、多層レジストマスク２００の第３のレジスト層２１４における第３の開口部２２０の少なくとも一部は、第２のレジスト層２１２の上面の一部が露出するように、第２のレジスト層２１２における第２の開口部２１８の少なくとも一部の上に位置合わせされている。いくつかの実施例では、第３のレジスト層２１４の第３の開口部２２０の少なくとも一部は、基板１０８の表面の一部が露出するように、第２のレジスト層２１２の第２の開口部２１８の少なくとも一部及び第１のレジスト層２１０の第１の開口部２２２の少なくとも一部の上に位置合わせされている。例えば、平面視概略図２０２に示されるような３層レジストマスク１００では、第２のレジスト層２１２の上面の一部２２５が露出し、第１の開口部２２２、第２の開口部２２４及び第３の開口部２２６の位置合わせにより、基板２０８の表面の一部２２７が露出している。

いくつかの実施例では、第１の開口部２１６、第２の開口部２１８及び第３の開口部２２０は、基板２０８の表面を露出させるマスク開口領域２２１を画定する。マスク開口領域２２１の第１の側面は、第２の開口部２１８の第１の縁と第３の開口部２２０の第１の縁との間の距離によって画定される第１のアンダーカット幅２２８を含む。マスク開口領域２２１の第１の側面に直接対向するマスク開口領域２２１の第２の側面は、第２の開口部２１８の第２の縁と第３の開口部２２０の第２の縁との間の距離によって画定される第２のアンダーカット幅２３０を含む。

いくつかの実施例では、マスク開口領域２２１の第１の側面（第１のアンダーカット幅２２８を含む）及び第２の側面（第２のアンダーカット幅２３０を含む）は、材料の成膜ソースのそれぞれの近接度に基づいて部分的に画定され、これは図２Ｂ、Ｃを参照してさらに詳細に説明される。いくつかの実施例では、レジスト層の開口部は、量子情報処理デバイス（例えば、ジョセフソン接合を含むキュービット）の少なくとも一部を画定するより大きな設計の一部であってもよい。例えば、図２Ａの平面図２０２に示されるように、開口部は、ジョセフソン接合の底部コンタクトと、底部コンタクトに重なるジョセフソン接合の上部コンタクトのレイアウトを画定する。

いくつかの実施例では、第３のレジスト層は、第１のレジスト層上に露出されたパターンよりも狭いパターンに第３のレジスト層を露出させることにより、第１のレジスト層の第１の開口部の幅よりも小さい第３の開口部の幅を有することができ、さらに、図４Ａを参照してより詳細に議論されるように、オフセットさせる（例えば、第１の開口部と直接位置合わせされていないが、まだ第１の開口部の境界内にある）ことができる。

第１の開口部２１６、第２の開口部２１８及び第３の開口部２２０を提供するために３層レジストマスク２００の所定の領域でレジストを選択的に除去した後、シャドウ蒸着技術を使用して、回路素子の一部を形成する材料を成膜させてもよく、シャドウ蒸着技術は、例えば、キュービットなどの量子情報処理デバイスの一部を形成するジョセフソン接合を形成するために使用されてもよい。特に、パターン化されたレジストを有する基板は、成膜チャンバー（例えば、物理蒸着システムのチャンバー）内に配置され、第１の層の成膜プロセスを受ける。成膜される材料は、例えば、金、銀、白金、ニオブ、モリブデン、タンタル、アルミニウム、インジウムなどを含みうる。

図２Ｂは、３層レジストマスク２００の平面図２４０、軸Ａ−Ａを通る断面図２４２及び軸Ｂ−Ｂを通る断面図２４４を示し、ジョセフソン結合を形成するために第１成膜フロー方向２５１からの材料の第１の成膜後の模式図を示す。第１の成膜ステップの間、第１の成膜フロー方向２５１は、第３の開口部２２０の縁近傍の第３のレジスト層２１４の一部が、開口部領域内の第１の成膜フロー方向２５１からの第１の成膜材料の少なくとも一部を遮断するように、基板２０８の表面の法線であるｚ軸に関して角度２５０だけ配向されている。第１の成膜フロー方向２５１は、例えば、ｚ軸に対して１０から８０°の間の角度２５０で配向することができる。

いくつかの実施例では、第１のアンダーカット幅２２８を含むマスク開口部領域２２１の第１の側面は、第２の開口部２１８と第３の開口部２２０のそれぞれの縁のうち、材料成膜ソースに近い方の縁の間の距離の差によって画定される。例えば、図２Ｂの３層レジストマスク２００の平面図２４０及び断面図２４４には、第１の成膜フロー方向２５１、第１のアンダーカット幅２２８及び第２のアンダーカット幅２３０について示されている。第２のアンダーカット幅２３０を含むマスク開口部領域２２１の第２の側面は、例えば、第１の成膜フロー方向２５１に対して、図１Ｂの３層レジストマスク２００の平面図２４０及び断面図２４４に示されるように、材料成膜ソースからさらに離れている第２の開口部２１８及び第３の開口部２２０のそれぞれの縁の間の距離の差によって画定される。

第１の成膜から成膜された材料は、基板２０８上及び３層レジストマスク２００の開口部領域内に第１の構造（例えば、ジョセフソン接合のための底部コンタクト２４８）を生成する（例えば、図１Ｂの断面図２４２を参照）。いくつかの実施例では、材料の第１の成膜はまた、第３のレジスト層２１４上に成膜層２５２をもたらす。成膜層２５２は、第３のレジスト層２１４の上面（例えば、上面領域２５２ａ）に成膜されてもよいし、または成膜層２５２は第３のレジスト層２１４の上面及び第３のレジスト層２１４の側壁（例えば、側壁領域２５２ｂ）に成膜されてもよい。

いくつかの実施例では、第１の成膜ステップの間に、第１の成膜フロー方向２５１の入射フラックスからの材料は、例えば、図２Ｂの断面図２４２に示されるように、第２のレジスト層２１２の露出された上面２５２ｃの上に成膜される。いくつかの実施例では、第１の成膜フロー方向２５１は、第１の成膜からの材料のフラックスの一部が開口部２２０の縁によって遮断されるように、第３のレジスト層２１４の開口部２２０に対して角度２５０だけ配向される。成膜材料２５２ｂは、例えば、図２Ｂの断面図２４４に示されるように、第１の成膜フロー方向の成膜のソースからさらに離れた開口部２２０の側壁領域に成膜される。開口部２２０の側壁領域への成膜２５２ｂは、第３のレジスト層２１４の第３の厚さ２１５全体に沿って成膜することから部分的に遮断されている。

いくつかの実施例では、第１の層の成膜は、基板２０８の第１の成膜層厚さ（ｔ_ｄｅｐ）２５４及び、第３のレジスト層２１４の側壁領域２５２ｂ上の第２の成膜層厚さ（ｔ_{ｍｅｔａｌ}）２５６を有する底部コンタクト２４８を成膜する。第２の成膜層厚さ２５６は、以下のように第１の成膜層厚さ２５４と関連されうる。
ｔ_{ｍｅｔａｌ}＝ｔ_ｄｅｐ（１−ｃｏｓθ） （１）
ここで、θは角度２５０である。角度２５０は、例えば１０から８０°でありうる。

第１の成膜ステップ後、成膜層２４８は酸化されうる。例えば、基板２０８は、成膜層２４８を構成する材料の表面酸化が生じる空気中または別個のチャンバーに移送されうる。いくつかの実施例において、基板は、その場酸化のために成膜チャンバー内に残されうる。

第１の成膜ステップ後、第２の成膜ステップ前において、基板と成膜材料ソースとの間の配向は変更される。いくつかの実施例において、基板２０８は、材料ソースに対して回転される。成膜システムの構成に部分的に応じて、ソースは、基板２０８に対して回転可能であり、または、基板２０８及びソースは、互いに対して回転される。

酸化後、次に、基板は、第２の成膜ステップが行われてもよく、第２の材料（例えば超伝導材料）が、第２の成膜構造（例えば、ジョセフソン接合の上部コンタクト２５８）を形成するために成膜される。図２Ｃは、ジョセフソン接合を形成するための材料の第２の成膜後の、平面図２６０、軸Ａ−Ａを通る断面図２６２及び軸Ｂ−Ｂを通る断面図２６４における３層レジストマスク２００の概略を示す。第２の成膜フロー方向２７１は、基板２０８の表面に対して平行なｙ軸に沿った成分を含む。第２の成膜フロー方向２７１は、基板２０８の表面の法線方向であるｚ軸に対してある角度２７０だけ配向される。角度２７０は、例えば、ｚ軸に対して１０から８０°でありうる。第２の成膜における角度２７０は、第１の成膜における角度２５０とは異なるものでありうる。例えば、いくつかの実施例において、基板表面は、第１の成膜ステップにおいて成膜材料の成膜フロー方向２５１（例えば、第１の成膜フロー方向２５１はｘ軸に沿った成分を含む）に対して第１の角度２５０だけ、第２の成膜ステップにおいて第１の角度２５０に対して直交する第２の成膜フロー方向２７１（例えば、第２の成膜フロー方向２７１はｙ軸に沿った成分を含む）に対して第２の角度２７０だけ配向されうる。

第２の成膜フロー方向２７１からの第２の層成膜は、例えば図２Ｃにおいて断面図２６４に示されるように、基板２０８の上であって、３層レジストマスク２００の開口領域内に第２の成膜構造（例えば、ジョセフソン接合のための上部コンタクト２５８）を形成する。いくつかの実施例において、第２の成膜構造は、例えば、ジョセフソン接合を形成するために、第１の成膜構造（例えば、底部コンタクト２４８）の上に成膜されうる。

いくつかの実施例において、第１の成膜層の一部、第１の成膜層の上の酸化領域の一部、及び酸化領域の上の第２の成膜層の一部は、量子コンピューティングシステムの一部（例えば、キュービット）を形成する。いくつかの実施例において、第１の成膜層の一部、第１の成膜層の上の酸化領域の一部、及び酸化領域の上の第２の成膜層の一部は、ジョセフソン接合の一部を形成する。

いくつかの実施例において、材料の第２の成膜はまた、前に成膜された層２５２の上に成膜層２７２をもたらす。成膜層２７２は、前に成膜された層２５２の上面（例えば上面領域２５２ａ）に成膜されてもよく、または、成膜層２７２は、前に成膜された層２５２の上面及び前に成膜された層２５２の側壁領域２５２ｂ、２５２ｃに成膜されうる。

いくつかの実施例において、材料は、例えば、図２Ｃの断面図２６４に示されるように、第２の成膜フロー方向２７１と同じ方向に沿って第２のレジスト層２１２の露光された上面２７２ｃの上に成膜される。

いくつかの実施例において、第３のレジスト層２１４及び／または前に成膜された層２５２の一部が、開口部２２０内の成膜材料の少なくともいくらかの成膜を遮断するように、材料が、第２の成膜フロー方向２７１に対して角度２７０で、側壁領域２７２ｂの上に成膜される。例えば、図１Ｃの断面図２６２は、側壁領域２７２ｂの上の成膜が、第３のレジスト層２１４の第３の厚さ２１５の全体に沿って成膜から部分的に遮断されるように、基板２０８に対してある角度２７０だけ配向された第２の成膜フロー方向２７１を示している。

いくつかの実施例において、第２の層成膜は、基板２０８の上に第１の成膜層厚さ（ｔ_ｄｅｐ）２７４及び、第３のレジスト層２１４の側壁領域２７２ｂの上に第２の成膜層厚さ（ｔ_{ｍｅｔａｌ}）２７６を有する上部コンタクト２５８を成膜する。第２の成膜層厚さ２５６は、第１の成膜層厚さ２５４に関して以下のような関係を有する。
ｔ_{ｍｅｔａｌ}＝ｔ_ｄｅｐ（１−ｃｏｓθ） （１）
ここで、θは、例えば角度２７０である。角度２７０は、例えば、１０から８０°の間でありうる。

いくつかの実施例において、第３のレジスト層の側壁領域２５２ｂ上の第１の成膜厚さ（ｔ_ｄｅｐ）２５６は、第２のアンダーカット幅２３０よりも小さく、材料は、第２のアンダーカット幅２３０を有する第２のレジスト層２１２の露光された上面には成膜されない（または成膜は無視できるほどである）。そのような状況において、材料の第２の成膜（例えば、上部コンタクト２５８）は、シャドウイング効果に影響されず、例えば、上部コンタクト２５８の幅は、開口部２１８の幅２２４よりも小さい幅よりもむしろ、３層レジストマスク２００の開口部２１８によって画定される意図される幅２２４である。

いくつかの実施例において、第１のアンダーカット幅２２８及び第２のアンダーカット幅２３０は、等しい値ではない。さらに、第１の成膜フロー方向２５１によって画定される第１のアンダーカット幅２２８は、図４Ａを参照して以下により詳細に議論されるように、第２の成膜フロー方向２７１によって画定された第１のアンダーカット幅２２８とは異なる値を有しうる。

いくつかの実施例において、３層レジストマスク２００の１つもしくは複数のパラメータ及び／または２段階成膜プロセスの１つもしくは複数のパラメータは、シャドウイング効果を低減するように調整されてもよく、例えば、第２の成膜構造の１つまたは複数の寸法が、第１の成膜ステップにおける成膜材料からのシャドウイングに起因して、意図される寸法とは異なる場合がありうる。図３ＡからＤは、様々な例示的な３層レジストマスクについての、２段階成膜プロセスの断面図である。図３ＡからＤに示された断面図は、図２Ｃに示された軸Ｂ−Ｂを通る断面図２６４と類似している。基板３０８上の３層レジストマスクは、図２ＡからＣを参照して議論された開口部と類似する、各開口部３１６、３１８、３２０を有する第１のレジスト層３１０、第２のレジスト層３１２及び第３のレジスト層３１４を含む。

第２の成膜ステップからの成膜が、単純化のために図３ＡからＤに示された断面図の上面において示されていないが、第２の成膜からの材料の量は、図２Ｃに示された第２の成膜層２７２に類似する断面図のそれぞれの上面の少なくとも一部の上に成膜されるものと想像可能である。

一般に、３層レジストマスク２００及び２段階成膜プロセスの様々なパラメータは、以下のような関係を有しうる。

ここで、ｔ_{ｍｅｔａｌ}は、レジスト層の側壁に成膜された金属の厚さ（例えば厚さ３５６）であり、θは第１の成膜ステップに関して基板に対する成膜の角度（例えば角度３５０）であり、ｔ_３は第３のレジスト層の厚さ（例えば、第３の厚さ３１５）であり、ｗは第２のレジスト層の第２の開口部の幅（例えば幅３２４）であり、ｕｃ１は第１のアンダーカット幅（例えばアンダーカット幅３２８）であり、ｕｃ２は第２のアンダーカット幅（例えばアンダーカット幅３３０）である。

数式（１）を参照して上述したように、最も上のレジスト層（例えば第３のレジスト層３１４）の側壁３５６に成膜された金属の厚さは、角度θ（例えば、角度３５０）による成膜の厚さと関連しうる。角度が、基板表面に対して垂直なｚ軸に対して９０°に近づくように増大すると、側壁に成膜された金属の厚さｔ_{ｍｅｔａｌ}は、金属成膜の厚さｔ_ｄｅｐに近づく。

図３ＡからＤは、同じ図の中で、材料の第１の成膜及び材料の第２の成膜の両方を示しており、第１の成膜フロー３５１及び第２の成膜フロー３７１を示しているが、第１の成膜ステップは、図２Ｂ及び２Ｃ並びに図６を参照して説明されるように、第２の成膜ステップに先行して行われることは理解されるべきである。

図３Ａは、図２ＡからＣに示された３層レジストマスク２００に類似する３層レジストマスクの断面図であり、第１のアンダーカット幅３２８及び第２のアンダーカット幅３３０が非ゼロであり、第１の成膜角度３５０が、図２Ｂ及び２Ｃを参照して議論された関連する値と同等である。

図３Ｂは、別の例示的な３層レジストマスクについての２段階成膜プロセスの断面図であり、第１のアンダーカット幅３２８が閾値幅を超過し、材料の第１の成膜が、第２のレジスト層３１２の側壁の少なくとも一部とともに、第３のレジスト層３１４の側壁も被覆する。第１のアンダーカット幅（ｕｃ１）３２８についての閾値幅は、次のように定義されうる。

閾値幅の値を超過する結果として、側壁成膜が第２のレジスト層３１２の上に生じる場合、第２の成膜層３５８のシャドウイング効果が、第２のレジスト層の第２の開口部の意図された幅に対して第２のレジスト層内の開口部が狭くなることに起因して観察されうる。例えば、成膜された第２の層３５８の少なくとも一部は、第２のレジスト層３１２の第２の開口部３１８の幅３２４によって画定される意図される幅よりも小さい幅３８０を有しうる。

図３Ｃは、３層レジストマスクについての２段階成膜プロセスの断面図であり、第３のレジスト層３１４の側壁３５６に成膜される第１の成膜材料の量は、第２のアンダーカット幅３３０を超過する。第３のレジスト層３１４の側壁３５６に成膜される第１の成膜材料の幅が第２のアンダーカット幅３３０の幅を超過する場合、第２の成膜層におけるシャドウイング効果が、第２のレジスト層３１２の第２の開口部の意図される幅に対して、第２のレジスト層の開口部が細くなることに起因して観察されうる。例えば、成膜された第２の層３５８の少なくとも一部は、第２のレジスト層３１２の第２の開口部３１８の幅３２４によって画定される意図される幅よりも小さい幅３８０を有しうる。

図３Ｄは、３層レジストマスクについて、２段階成膜プロセスの断面図を示しており、第２のアンダーカット幅はほぼゼロまたはゼロであり、第３のレジスト層３１４の側壁上のいかなる成膜も、材料の第２の成膜の間にシャドウイング効果を生じうる。ほぼゼロである第２のアンダーカット幅について、幅は、ゼロに等しい第２のアンダーカット幅と同じ、材料の第２の成膜の間におけるシャドウイング効果を有する程度に十分小さい非ゼロの距離である。基板３０８の成膜が行われる開口部が、第２のレジスト層３１２の第２の開口部３１８によって画定される意図される幅に対して１つまたは複数の方向において、より細いように、シャドウイング効果は、第２の成膜ステップの間、ソース（図示されない）によって見られることから、第２の開口部の少なくとも一部を遮断することを含みうる。例えば、成膜された第２の層３５８の少なくとも一部は、第２のレジスト層３１２の第２の開口部３１８の幅３２４によって画定される意図される幅よりも小さい幅３８０を有しうる。

いくつかの実施例において、その他のパラメータは、第２の成膜プロセスの間、シャドウイング効果を発生させうる。例えば、成膜の角度に対する厚さの閾値よりも小さくなるように選択された第３のレジスト層の厚さは、第２のレジスト層上の側壁に成膜され（第３のレジスト層と同様に）、第２の成膜ステップにおいてシャドウイング効果を生じることができる。別の例では、第１の成膜層（例えば成膜されたアルミニウム）の粗化は、第１の成膜層の成膜材料の結晶粒成長及び／または結晶粒の形態（例えば結晶粒界）に部分的に起因して、不均一なシャドウイング効果を生じうる（例えば、第１の成膜層からの側壁成膜が不均一となる）。第１の成膜層の粗化に起因した不均一な成膜は、成膜された構造（例えばジョセフソン接合）の長さに沿って不均一にシャドウイングされた第２の成膜層を得る結果となりうる。

シャドウ蒸着プロセス後、レジストは、不要な材料を除去し、ジョセフソン接合の完了のために、リフトオフステップで除去されうる。リフトオフは、レジスト材料の化学的組成に応じて様々な異なる溶媒及び／または化学種を用いて実行されうる。

いくつかの実施例において、３層レジストマスクの前述のレイアウトで生じるシャドウイング効果の１つまたは複数（例えば、レジストマスクの開口部の一部を妨害する第１の成膜ステップからの成膜）は、第１のアンダーカット幅の注意深い選択によって解決されうる。具体的に、ゼロまたはほぼゼロである第１のアンダーカット幅の選択は、成膜パラメータに対する感度の１つまたは複数を改善し（例えば、成膜角度、成膜厚さ）、これは図４Ａから４Ｃを参照してさらに詳細に議論される。

図４ＡからＣは、３層レジストマスク４００を通した別の例示的な２段階成膜プロセスを示す様々な図である。図４Ａは、平面図４０２、軸Ａ−Ａを通る断面図４０４及び軸Ｂ−Ｂを通る断面図４０６における３層レジストマスク４００の概略図を示す。３層レジストマスク４００は、第１のアンダーカット（ｕｃ１）幅がゼロに等しいか、またはほぼゼロに等しいように構成される。

３層レジストマスクは、それぞれ層厚さ４１１、４１３、４１５を有する第１のレジスト層４１０、第２のレジスト層４１２及び第３のレジスト層４１４を含み、図２ＡからＣを参照して説明される３層レジストマスク２００と同様に構成される。しかし、３層レジストマスク４００は、それぞれレジスト層４１０、４１２、４１４における開口部４１６、４１８、４２０の位置に違いがある。具体的に、Ｙ方向に沿った断面図４０４に示され、Ｘ軸に沿った断面図４０６に示されるように、マスク開口領域４２１は、アンダーカット幅の１つまたは複数の幅がゼロ及び／またはほぼゼロであるように整列される。例えば、断面図４０４に示されるように、開口部４２０のＹ方向に沿った幅４２２は、開口部４１８のＹ方向に沿った幅４２６に等しいか、またはほぼ等しい（例えば、第１のアンダーカット幅及び第２のアンダーカット幅がゼロに等しい）。別の例において、断面図４０６に示されるように、開口部４２０のＸ方向に沿った幅４２４は、第１のアンダーカット幅がゼロまたはほぼゼロであり、第２のアンダーカット幅４３０が非ゼロの値を有するように画定される。すなわち、開口部４２４の一方の側のレジスト層４１４の側壁は、開口部４２８の側壁と同一平面である。

いくつかの実施例において、第３のレジスト層４１４は、第３のレジスト層を第１のレジスト層４１０上に露光されたパターンよりも狭いパターンに露光することによって、第１のレジスト層の第１の開口部４１６の幅４１７よりも小さい第３の開口部４２０の幅（例えば幅４２２、４２４）を有することができ、さらにオフセットされうる（例えば、開口部４２４が第１の開口部４１７と直接整列されていないが依然として第１の開口部４１７の境界内にある、断面図４０６に示されるように）。

ゼロまたはほぼゼロである第１のアンダーカット幅の利点は、図４Ｂを参照して議論される。図４Ｂは、ジョセフソン接合を形成するための材料の第１の成膜後の、平面図４４０、軸Ａ−Ａを通る断面図４４２及び軸Ｂ−Ｂを通る断面図４４４における３層レジストマスク４００の概略を示す。成膜材料のソースに対する基板の相対的な配向は、図１ＡからＣ及び図２ＡからＣを参照して前述されたものと同じである。

図２ＡからＣを参照して説明されるように、第１のアンダーカット幅は、材料成膜ソースに近い第２の開口部４１８及び第３の開口部４２０のそれぞれの縁（例えば、それぞれ断面図４４４における縁４１９ａ及び４２１ａ）の間の距離の差によって画定され、第２のアンダーカット幅は、材料の成膜ソースからより離れた第２の開口部４１８及び第３の開口部４２０のそれぞれの縁（例えば、それぞれ断面図４４４における縁４１９ｂ及び４２１ｂ）の間の距離の差によって画定される。図４Ｂの断面図４４４に示される３層レジストマスク４００の例において、第１のアンダーカット幅はゼロまたはほぼゼロであり、第２のアンダーカット幅４３０は非ゼロの値である。

第１の成膜フロー方向４５１からの第１の層の成膜は、例えば、図４Ｂの平面図４４０及び断面図４４２に示されるように、基板４０８の面内のＸ軸に沿って、３層レジストマスク４００の開口領域内に細長く配置された第１の成膜構造（例えば、ジョセフソン接合のための底部コンタクト４４８）を形成する。いくつかの実施例において、材料の第１の成膜はまた、第３のレジスト層４１４上に成膜層４５２を得る結果となる。成膜層４５２は、第３のレジスト層４１４の上面（例えば上面領域４５２ａ）及び／または第３のレジスト層４１４の側壁（例えば側壁領域４５２ｂ）に成膜可能である。

断面図４４４に示されるように、成膜の特定の角度θに関して、開口部４２０の第１の側（すなわち、材料成膜ソースに最も近い開口部４２０の縁４２１ａ）のアンダーカット幅を低減することは、開口領域４２０内の層４１４の対向する第２の側壁４５２ｂに成膜される材料の程度を低減させる。つまり、アンダーカット幅が低減すると、フラックス４５１からの材料は、層４１４の上側の角によって遮断される量が多くなる。そして、より少ない材料が、遮断フラックス４５１に関する層４１４の角とは反対の側壁４５２ｂに到達する。結果的に、側壁４５２ｂに成膜される材料は、層４１２からさらに離れて終端する。層４１２の上面と、側壁４５２ｂに成膜された材料の終端部分との間の最大距離は、フラックス４５１の特定の入射角θに関して、開口部４２０の第１の側のアンダーカット幅を低減することによって達成されうる。いくつかの実施例において、層４１２の上面と側壁４５２ｂに成膜された材料の終端部分との間の最大距離が、フラックス４５１の特定の入射角θに関して、ゼロに等しいアンダーカット幅になるように達成されうるように、第１のアンダーカット幅２２８がほぼゼロ（例えば十分小さい非ゼロの幅）である。

第１の層の成膜ステップ後、第１の成膜層は、図２ＡからＣを参照してより詳細に前述されたように酸化されうる（例えば、成膜材料の表面酸化が促進される空気、別個のチャンバーに基板２０８を移送することによって、またはその場酸化のために成膜チャンバーに残されることによって）。

図４Ｃは、ジョセフソン接合を形成するための材料の第２の成膜の後の、平面図４６０、軸Ａ−Ａを通る断面図４６２及び軸Ｂ−Ｂを通る断面図４６４における３層レジストマスク４００の概略を示している。再び、材料成膜ソース（図示されない）に面する基板表面は、第２の成膜材料のフラックスの方向４７１に対して角度４７０だけ配向されてもよく、その詳細は図２Ｃを参照してより詳細に議論される。

第２の成膜フロー方向４７１からの第２の層の成膜は、基板４０８上であって３層レジストマスク４００の開口領域内に、例えば、図４Ｃの平面図４６０及び断面図４６４に示されるように、第２の成膜構造（例えば、ジョセフソン接合のための上部コンタクト４５８）を形成する。いくつかの実施例において、材料の第２の成膜はまた、図２Ｃを参照して上述した成膜層２７２と同様に、前に成膜された第１の層の成膜からの層４５２上に成膜層４７２をもたらす。

いくつかの実施例において、第２の層の成膜は、基板４０８の上の第１の成膜層厚さ（ｔ_ｄｅｐ）を有する上部コンタクト４５８、および厚さ（ｔ_{ｍｅｔａｌ}）４７６を有する側壁領域４７２ｂ上の第２の成膜層を成膜し、ｔ_ｄｅｐとｔ_{ｍｅｔａｌ}との間の関係は、図２Ｃを参照して、フラックス入射角４７０で数式１に説明された関係と同じである。

いくつかの実施例において、第３のレジスト層の側壁領域４５２ｂの第１の成膜厚さ（ｔ_ｄｅｐ）４５６は、第２のアンダーカット幅４３０より小さく、材料は、第２のアンダーカット幅４３０を有する第２のレジスト層４１２の露出した上面には成膜されていない（または成膜は無視できる程度である）。そのような状況において、材料の第２の成膜（例えば、上部コンタクト４５８）はシャドウイング効果に影響されず、例えば、上部コンタクト４５８の幅は、開口部４１８の幅よりも小さい幅４２８よりもむしろ、３層レジストマスク４００の開口部４１８によって画定される意図される幅４２８である。

図５は、例えば、図１ＡからＣ、２ＡからＣ及び４ＡからＣを参照して説明される２層及び３層レジストマスクなどの複数層のレジストマスクを形成するための例示的なプロセス５００のフロー図である。誘電体基板（例えば、基板２０８）が提供される（５０２）。誘電体基板は、シリコン、サファイア、ダイアモンドまたは、類似する誘電体特性を有するその他の基板材料を含みうる。

第１の厚さを含む第１のレジスト層（例えば、厚さ２１１を有する第１のレジスト層）が、誘電体基板（例えば基板２０８）に形成される（５０４）。第１のレジスト層は、例えば、図２Ａを参照して前述されたように、誘電体基板の表面上に形成されうる。第１のレジスト層は、電子ビームリソグラフィに対応する材料（例えば、Ｐ（ＭＭＡ−ＭＡＡ）、ＰＭＭＡ、ＺＥＰ５２０、ＵＶ５／ＵＶＩＩＩＩ）、ＤＵＶリソグラフィに対応する材料（例えばＵＶ６、ＵＶ２１０）、リフトオフ材料（例えばＬＯＬ、ＬＯＲ、ＰＭＧＩ）または電子ビームリソグラフィ及びＤＵＶリソグラフィの両方に対応するその他のレジスト材料（例えば、ＰＭＭＡ、Ｐ（ＭＭＡ−ＭＡＡ））からなりうる。第１のレジスト層は、スピンコーティングを含む成膜技術を使用して、誘電体基板上に形成されうる。

第２の厚さを含む第２のレジスト層（例えば、厚さ２１３を有する第２のレジスト層２１２）が、第１のレジスト層（例えば第１のレジスト層２１０）の上に形成される（５０６）。第２のレジスト層及び第２の開口部は、例えば、図２Ａを参照して前述されたように、第１のレジスト層の表面上に形成されうる。第２のレジスト層は、電子ビームリソグラフィに対応する材料（例えば、Ｐ（ＭＭＡ−ＭＡＡ）、ＰＭＭＡ、ＺＥＰ５２０、ＵＶ５／ＵＶＩＩＩＩ）、ＤＵＶリソグラフィに対応する材料（例えばＵＶ６、ＵＶ２１０）、リフトオフ材料（例えばＬＯＬ、ＬＯＲ、ＰＭＧＩ）または電子ビームリソグラフィ及びＤＵＶリソグラフィの両方に適応する別のレジスト材料（例えばＰＭＭＡ、Ｐ（ＭＭＡ−ＭＡＡ））、並びに第１のレジスト層のレジスト材料とは異なる材料であるレジスト材料からなりうる。第２のレジスト層は、スピンコーティングを含む成膜技術を用いて第１のレジスト層上に形成されうる。

第３の厚さを含む第３のレジスト層（例えば厚さ２１５を有する第３のレジスト層２１４）は、第２のレジスト層（例えば、第２のレジスト層２１２）上に形成される（５０８）。第３のレジスト層は、例えば、図２Ａを参照して前述されたように、第２のレジスト層の表面上に形成されうる。第３のレジスト層は、電子ビームリソグラフィに対応する材料（例えば、Ｐ（ＭＭＡ−ＭＡＡ）、ＰＭＭＡ、ＺＥＰ５２０、ＵＶ５／ＵＶＩＩＩＩ）、ＤＵＶリソグラフィに対応する材料（ＵＶ６，ＵＶ２１０）、リフトオフ材料（例えばＬＯＬ、ＬＯＲ，ＰＭＧＩ）または電子ビームリソグラフィ及びＤＵＶリソグラフィの両方に対応する別のレジスト材料（例えば、ＰＭＭＡ，Ｐ（ＭＭＡ−ＭＡＡ））並びに第２のレジスト層のレジスト材料とは異なる材料であるレジスト材料からなりうる。第３のレジスト層は、スピンコーティングを含む成膜技術を用いて第２のレジスト層の上に形成されうる。

第１のレジスト層、第２のレジスト層及び第３のレジスト層は、例えば、図２Ａを参照して説明されたように、第１のパターニングステップ（５１０）で露光される。第１のパターニングステップは、第１のレジスト層、第２のレジスト層及び第３のレジスト層内へのパターンに対応する特徴体を画定するのに十分である第１の露光量を含みうる。複数層のレジストマスク内の１つまたは複数の開口部は、第１のパターニングステップによって画定されうる。例えば、第２のレジスト層内の開口部（例えば、第２のレジスト層２１２内に幅２２４を有する開口部２１８）が画定される。第１のレジスト層及び第３のレジスト層はまた、第１のパターンにおいて露光され、さらに第２のパターニングステップにおいて露光されうる。

第１のレジスト層、第２のレジスト層及び第３のレジスト層は、例えば、図２Ａを参照して説明されるように、第２のパターニングステップにおいて露光される（５１２）。第２のパターニングステップは、第１のレジスト層及び第３のレジスト層へのパターンに対応する特徴体を画定するのには十分であるが、第２のレジスト層へのパターンに対応する特徴体を画定するのには十分ではない第２の露光量を含みうる。結果として、第１のレジスト層及び第３のレジスト層内の１つまたは複数の開口部（例えば、第１のレジスト層２１０の開口部２１６及び第３のレジスト層２１４の開口部２２０）は、第２のパターニングステップにおいて画定される。

第１及び第２のパターニングステップは、第１のレジスト層が第１のレジスト層の厚さを通して延在する第１の開口部を含み、第２のレジスト層が第１の開口部の上に位置合わせされ、第２のレジスト層の厚さを通して延在する第２の開口部を含み、第３のレジスト層が第２の開口部の上に位置合わせされ、第３のレジスト層の厚さを通して延在する第３の開口部を含むように、第１のレジスト層、第２のレジスト層及び第３のレジスト層にそれぞれ開口部を画定する。

第１のレジスト層、第２のレジスト層及び第３のレジスト層は、１つまたは複数の現像プロセスにおいて現像される（５１４）。現像プロセスは、ポジ型レジスト材料が使用されるかネガ型レジスト材料が使用されるかに部分的に応じて、露光された、または露光されていないレジスト材料のいずれかを除去するための１つまたは複数の現像剤を含みうる。現像剤は、複数層のレジストマスクで使用される異なるレジスト材料に部分的に応じて、ＭＩＢＫ：ＩＰＡ（例えば、１：３、１：２、１：１の比）、ＭＩＢＫ及びＡＺ３００ＭＩＦを含みうる。ＡＺ３００ＭＩＦの現像時間の範囲は、４０から９０秒を含みうる。１つの例において、ＡＺ３００ＭＩＦを用いる現像時間は、サブミクロンからミクロンの範囲の開口部に関して７０秒である。

本明細書で説明される多層のレジストマスクは、２層レジストマスク及び３層レジストマスクを含むが、３層を超えるレジスト層も使用されうる。

多層のレジストマスクは、図１ＡからＣ、２ＡからＣ及び４ＡからＣを参照して説明されるように、量子コンピューティングシステムの少なくとも一部（例えば、底部コンタクト及び上部コンタクトを含むジョセフソン接合）を形成するのに使用されうる。図６は、多層レジストマスクを使用する量子コンピューティングシステムの少なくとも一部（例えばジョセフソン接合）を形成するための例示的なプロセス６００のフロー図である。多層レジストマスクは３層のレジスト層を含み、各レジスト層は、レジスト層の厚さを通してレジスト層の上面から延在するレジスト層内の開口部を有する。レジスト層の各開口部は、互いの上に整列され、３つのレジスト層の各厚さを通して３つのレジスト層の最上部のレジスト層の上面から基板の主面まで延在する開口領域が形成される。材料の第１の層は第１の開口部、第２の開口部及び第３の開口部（例えばそれぞれ開口部２１６、２１８、２２０）を通して、基板（例えば基板２０８）の主面に対して垂直なｚ軸に対して第１の成膜角度（例えば角度２５０）で、基板の主面に対してｘ軸に沿った成分を含む第１の成膜フロー方向（例えばフロー方向２５１）から成膜される（６０２）。

基板と成膜材料のソースとの間の配向が変化される（６０４）。いくつかの実施例において、成膜材料のソースの配向が基板に対して変更され、または成膜材料のソース及び基板の各配向が互いに対して変更される。例えば、基板は、成膜材料のソースに対して９０度回転され、第１の成膜に関する材料フラックスの方向（例えば、第１の成膜フロー方向２５１）及び第２の成膜に関する材料フラックスの方向（例えば第２の成膜フロー方向２７１）は、互いに対して直交する。別の例において、基板は材料フラックスの方向に対して傾けられ、基板の表面に対して平行に画定された面と第１の成膜方向に関する材料フラックスの方向（例えば第１の成膜フロー方向２５１）との間の角度及び、基板の表面に対して平行に画定された面と第２の成膜に関する材料フラックスの方向（例えば、第２の成膜フロー方向２７１）との間の角度が互いに対して直交する。

いくつかの実施例において、基板は、第２の成膜ステップの前に、図１Ｂを参照して説明されたように、成膜材料の表面酸化が促進される空気中に移送され、別個のチャンバーに移送され、またはその場酸化のために成膜チャンバー内に残される。

材料の第２の層は、第２の成膜フロー方向（例えば第２の成膜フロー方向２７１）から、第１の開口部、第２の開口部及び第３の開口部を通して、基板に対して垂直なｚ軸に対する第２の成膜角度（例えば角度２７０）で成膜される（６０６）。

いくつかの実施例において、材料の第２の層が成膜された後、不要な材料を除去し、ジョセフソン接合の製造を完了するために、多層レジストマスク及び任意の不要な成膜材料がリフトオフステップで除去される。

いくつかの実施例において、前述のいくつかまたはすべてのプロセス及び特性化技術は、高品質な真空チャンバー、超伝導材料の超伝導温度未満の温度またはそれらの組み合わせを含みうる制御された環境下で行われる。

量子回路素子の形成で使用されうる超伝導材料の例は、アルミニウムである。アルミニウムは、量子回路素子の一般的な構成要素であるジョセフソン接合を確立するために誘電体と組み合わせて使用されうる。アルミニウムで形成されうる量子回路素子の例は、超伝導共平面導波路、量子ＬＣ発振器、キュービット（例えば磁束キュービットまたは電荷キュービット）、超伝導量子干渉デバイス（ＳＱＵＩＤ）（例えばＲＦ−ＳＱＵＩＤまたはＤＣ−ＳＱＵＩＤ）、インダクタ、キャパシタ、伝送線、接地面などの回路素子を含む。

アルミニウムはまた、相補性金属酸化物半導体（ＣＭＯＳ）回路に基づくその他の古典的回路素子と同様に、超伝導量子回路素子と相互運用が可能な超伝導古典的回路素子の形成においても使用されうる。アルミニウムで形成されうる古典的回路素子の例は、高速単一磁束量子（ＲＳＦＱ）デバイス、レシプロカル量子論理（ＲＱＬ）デバイスおよび、バイアス抵抗器を使用しないＲＳＦＱのエネルギー効率に優れたバージョンであるＥＲＳＦＱデバイスを含む。その他の古典的回路素子も、同様にアルミニウムで形成されうる。古典的回路素子は、データに対する基本的な数学的、論理的及び／または入力／出力操作を実行することによって、コンピュータプログラムの命令を集合的に実行するように構成され、データがアナログまたはデジタル形式であらわされる。

本明細書で説明されるプロセスは、超伝導体、誘電体及び／または金属などの１つまたは複数の材料の成膜を含みうる。選択される材料に応じて、これらの材料は、化学気相成膜、物理気相成膜（例えば蒸着もしくはスパッタリング）、またはエピタキシャル技術、その他の成膜プロセスなどの成膜プロセスを用いて成膜されうる。本明細書で説明されるプロセスはまた、製造においてデバイスからの１つまたは複数の材料の除去も含みうる。除去される材料に応じて、除去プロセスは、例えばウェットエッチング技術、ドライエッチング技術またはリフトオフプロセスを含みうる。

本明細書で説明される量子対象および量子動作の実施例は、適切な量子回路、より一般的には、本明細書で開示される構造及びその構造的な等価物、またはそれらの１つまたは複数の組み合わせを含む量子コンピューティングシステムにおいて実施されうる。「量子コンピューティングシステム」との用語は、量子コンピュータ、量子情報処理システム、量子情報処理デバイス、量子暗号システムまたは量子シミュレータを含みうるがこれらに限定されない。

量子情報および量子データとの用語は、量子システムによって搬送され、量子システム内に保持または記憶される情報またはデータを指し、最も小さい非自明なシステムはキュービット、例えば量子情報の単位を定義するシステムである。「キュービット」との用語は、対応する文脈において２準位システムとして適切に近似されうるすべての量子システムを含む。そのような量子システムは、例えば２つ以上の準位を有する多準位システムを含みうる。例として、そのようなシステムは、原子、電子、光子、イオンまたは超伝導キュービットを含みうる。多くの実施例において、計算基底状態は、グラウンド及び第１の励起状態で識別されるが、計算状態がより高い準位の励起状態で識別されるその他のセットアップも可能であることは理解される。量子メモリは、長時間にわたって高い忠実性及び効率を有して量子データを保存可能なデバイス、例えば光が、重ね合わせまたは量子コヒーレンスなどの量子データの量子的特徴の伝送のために使用され、物質が量子的特徴を記憶及び保存するために使用される光−物質インターフェースであることが理解される。

量子情報処理デバイスは、量子処理動作を実行するために使用されうる。すなわち、量子情報処理デバイスは、非決定論的にデータに対する操作を実行する、重ね合わせ及びもつれなどの量子−機械的現象を利用するように構成されうる。キュービットなどの特定の量子情報処理デバイスは、１つより多い状態における情報を同時に表し、情報に対して同時に操作するように構成されうる。本明細書で開示されるプロセスで形成されうる超伝導量子情報処理デバイスの例は、共平面導波路、量子ＬＣ発振器、キュービット（例えば磁束キュービットまたは電荷キュービット）、超伝導量子干渉デバイス（ＳＱＵＩＤ）（例えばＲＦ−ＳＱＵＩＤまたはＤＣ−ＳＱＵＩＤ）などの回路素子を含む。

対照的に、古典的回路素子は、一般に、決定論的にデータを処理する。古典的回路素子は、データに対する基本的な数学的、論理的及び／または入力／出力操作を実行することによってコンピュータプログラムの命令を集合的に実行するように構成され、データはアナログまたはデジタル形式であらわされる。いくつかの実施例において、古典的回路素子は、電気的または電磁的接続を通して量子回路素子へデータを送信し、及び／または量子回路素子からデータを受け取るために使用されうる。本明細書で開示されるプロセスを有して形成されうる古典的回路素子の例は、高速単一磁束量子（ＲＳＦＱ）デバイス、レシプロカル量子論理（ＲＱＬ）デバイスおよび、バイアス抵抗器を使用しないＲＳＦＱのエネルギー効率の良いバージョンであるＥＲＳＦＱデバイスを含む。その他の古典的回路素子も、同様に本明細書に開示されたプロセスで形成されうる。

本明細書で開示されるような回路素子などの、超伝導量子情報処理デバイス及び／または超伝導古典的回路素子を使用する量子コンピューティングシステムの動作において、超伝導回路素子は、超伝導材料が超伝導特性を呈することができるようにする温度までクライオスタット内で冷却される。超伝導体（または超伝導）材料は、超伝導臨界温度またはそれ以下で超伝導特性を呈する材料として理解されうる。超伝導材料の例は、アルミニウム（超伝導臨界温度は、約１．２ケルビンである）、インジウム（超伝導臨界温度は、約３．４ケルビンである）、ＮｂＴｉ（超伝導臨界温度は、約１０ケルビンである）及びニオブ（超伝導臨界温度は約９．３ケルビンである）を含む。したがって、超伝導トレース及び超伝導接地面などの超伝導構造は、超伝導臨界温度以下で超伝導特性を呈する材料から形成される。

本明細書は、多くの具体的な実施例の詳細を含む一方、これらは、特許請求されうる範囲に対する限定として解釈されるべきではなく、むしろ、特定の実施例に特有でありうる特徴の説明として解釈されるべきである。別個の実施例の文脈において、本明細書で説明される特定の特徴はまた、単一の実施例において組み合わせて実施されうる。反対に、単一の実施例の文脈において説明される様々な特徴はまた、別個の複数の実施例または任意の適切な下位の組み合わせでも実施されうる。さらに、特徴は特定の組み合わせで働くものとして前述され、初めにそのように主張されうるが、主張される組み合わせからの１つまたは複数の特徴は、いくつかの場合において、その組み合わせから実行されてもよく、主張される組み合わせは、１つの下位の組み合わせまたは下位組み合わせの変形例を指しうる。

複数の実施例が説明された。それでもなお、様々な変形が、本発明の思想及び範囲から逸脱することなくなされうることは理解されるであろう。その他の実施例は、以下の特許請求の範囲内にある。

１００ ２層レジストマスク
１０２ 平面図
１０４、１０６ 断面図
１０８ 基板
１１０ 第１のレジスト層
１１１ 第１の厚さ
１１２ 第２のレジスト層
１１３ 第２の厚さ
１１４ 第１の開口部
１１６ 第２の開口部
１１８ 第１の開口部の幅
１２０ 第２の開口部の幅
１２２ 平面図
１２４、１２６ 断面図
１２５ 第１の成膜フロー方向
１２８ 底部コンタクト
１３０ 成膜角度
１３２ 成膜層
１３２ａ 上面領域
１３２ｂ 側壁領域
１４２ 平面図
１４４、１４６ 断面図
１４８ 上部コンタクト
１５０ 成膜角度
１５１ 第２の成膜フロー方向
１５２ 意図された幅とは異なる幅
２００ ３層レジストマスク
２０２ 平面図
２０４、２０６ 断面図
２０８ 基板
２１０ 第１のレジスト層
２１１ 第１の厚さ
２１２ 第２のレジスト層
２１３ 第２の厚さ
２１４ 第３のレジスト層
２１５ 第３の厚さ
２１６ 第１の開口部
２１８ 第２の開口部
２２０ 第３の開口部
２１１ マスク開口領域
２２２ 第１の開口部の幅
２２４ 第２の開口部の幅
２２６ 第３の開口部の幅
２２８ 第１のアンダーカット幅
２３０ 第２のアンダーカット幅
２４０ 平面図
２４２、２４４ 断面図
２４８ 底部コンタクト
２５０ 第１の成膜における角度
２５１ 第１の成膜フロー方向
２５２ 成膜層
２５２ａ 上面領域
２５２ｂ 側壁領域
２５２ｃ 上面
２５４ 第１の成膜層厚さ
２５６ 第１の成膜層厚さ（ｔ_ｄｅｐ）
２５８ 上部コンタクト
２６０ 平面図
２６２、２６４ 断面図
２７０ 第２の成膜における角度
２７１ 第２の成膜フロー方向
２７２ 成膜層
２７２ｂ 側壁領域
２７２ｃ 第２のレジスト層の上面
２７４ 第１の成膜層厚さ（ｔ_ｄｅｐ）
２７６ 第２の成膜層厚さ（ｔ_{ｍｅｔａｌ}）
３０８ 基板
３１０ 第１のレジスト層
３１２ 第２のレジスト層
３１４ 第３のレジスト層
３１５ 第３のレジスト層の厚さｔ_３
３１６、３１８、３２０ 開口部
３２４ 第２の開口部の幅ｗ
３２８ 第１のアンダーカット幅ｕｃ１
３３０ 第２のアンダーカット幅ｕｃ２
３５０ 成膜の角度
３５１ 第１の成膜フロー
３５６ 金属の厚さ（ｔ_{ｍｅｔａｌ}）
３５８ 第２の成膜層
３７１ 第２の成膜フロー
３８０ 意図される幅よりも小さい幅
４００ ３層レジストマスク
４１０ 第１のレジスト層
４１１ 第１のレジスト層の厚さ
４１２ 第２のレジスト層
４１３ 第２のレジスト層の厚さ
４１４ 第３のレジスト層
４１５ 第３のレジスト層の厚さ
４１６、４１８ ４２０ 開口部
４１７ 第１の開口部の幅
４１９ａ 第２の開口部の縁
４１９ｂ 第２の開口部の縁
４２１ マスク開口領域
４２１ａ 第３の開口部の縁
４２１ｂ 第３の開口部の縁
４２２ 開口部４２０のＹ方向に沿った幅
４２４ 開口部４２０のＸ方向に沿った幅
４２６ 開口部４１８のＹ方向に沿った幅
４２８ 開口部
４３０ 第２のアンダーカット幅
４４０ 平面図
４４２、４４４ 断面図
４４８ 底部コンタクト
４５１ 第１の成膜フロー方向
４５２ 成膜層
４５２ａ 上面領域
４５２ｂ 側壁領域
４６０ 平面図
４６２、４６４ 断面図
４７０ 基板表面の配向する角度
４７１ 第２の成膜フロー方向
４７２ 成膜層

Claims (13)

1. 誘電体基板を提供する段階と、
   前記誘電体基板上に第１のレジスト層を形成する段階と、
   前記第１のレジスト層上に第２のレジスト層を形成する段階と、
   前記第２のレジスト層上に第３のレジスト層を形成する段階と、を含み、
   前記第１のレジスト層が、前記第１のレジスト層の厚さを通して延在する第１の開口部を含み、前記第２のレジスト層が、前記第１の開口部の上に位置合わせされ、前記第２のレジスト層の厚さを通して延在する第２の開口部を含み、前記第３のレジスト層が、前記第２の開口部の上に位置合わせされ、前記第３のレジスト層の厚さを通して延在する第３の開口部を含む、方法であって、
   前記方法がさらに、
   前記第１の開口部、前記第２の開口部及び前記第３の開口部を通して、前記基板に対して第１の成膜角度で材料の第１の層を成膜する段階と、
   前記第１の開口部、前記第２の開口部及び前記第３の開口部を通して、前記基板に対して第２の成膜角度で材料の第２の層を成膜する段階と、を含み、前記基板と、材料成膜ソースとの間の配向が、前記第１の層の成膜についての第１の位置から前記第２の層の成膜についての第２の位置へ変更され、
   前記第１の開口部、前記第２の開口部及び前記第３の開口部のそれぞれの厚さが、前記誘電体基板の表面の法線方向である第１の方向に沿って延在し、
   前記第１の開口部、前記第２の開口部及び前記第３の開口部のそれぞれが、前記第１の方向に対して直交する第２の方向に沿って延在する対応する幅を有し、
   前記第２の開口部の幅が、前記第１の開口部の幅よりも小さく、前記第３の開口部の幅よりも小さい、方法。
2. 前記第１のレジスト層における前記第１の開口部及び前記第３のレジスト層における前記第３の開口部が、前記第１のレジスト層、前記第２のレジスト層及び前記第３のレジスト層を第１のパターンで露光することによって画定され、前記第２のレジスト層における前記第２の開口部が、前記第１のレジスト層、前記第２のレジスト層及び前記第３のレジスト層を第２のパターンで露光することによって画定され、前記第１のレジスト層、前記第２のレジスト層及び前記第３のレジスト層がその後現像される、請求項１に記載の方法。
3. 前記材料の第１の層及び前記材料の第２の層が、超伝導材料である、請求項１に記載の方法。
4. 前記材料の第２の層を成膜する前に、前記材料の第１の層の表面酸化を実行して、前記材料の第１の層の酸化領域を提供する段階をさらに含む、請求項１に記載の方法。
5. 前記材料の第１の層の一部、前記酸化領域の一部及び前記材料の第２の層の一部が、ジョセフソン接合を形成する、請求項４に記載の方法。
6. 前記材料の第１の層の一部、前記酸化領域の一部及び前記材料の第２の層の一部が、量子情報処理デバイスの一部を形成する、請求項４に記載の方法。
7. 前記量子情報処理デバイスが、キュービットを含む、請求項６に記載の方法。
8. 前記第１のレジスト層、前記第２のレジスト層、前記第３のレジスト層、及び過剰な成膜材料を除去する段階をさらに含む、請求項１に記載の方法。
9. 前記材料の第１の層を成膜した後であって、前記材料の第２の層を成膜する前に、前記基板を回転する段階を含む、請求項８に記載の方法。
10. 前記材料の第１の層を成膜した後であって、前記材料の第２の層を成膜する前に、前記誘電体基板に対して前記材料成膜ソースの位置を変更する段階を含む、請求項８に記載の方法。
11. 前記第１の開口部、前記第２の開口部及び前記第３の開口部が、前記誘電体基板の表面を露出させるマスク開口領域を画定し、
    前記マスク開口領域の第１の側が、前記第２の開口部の第１の縁と、前記第３の開口部の第１の縁との間の距離によって画定された第１のアンダーカットを含み、
    前記マスク開口領域の前記第１の側に直接対向する前記マスク開口領域の第２の側が、前記第２の開口部の第２の縁と、前記第３の開口部の第２の縁との間の距離によって画定された第２のアンダーカット幅を含む、請求項８に記載の方法。
12. 前記材料の第１の層の成膜の際に、前記マスク開口領域の前記第１の側が、前記マスク開口領域の前記第２の側よりも材料成膜ソースに近い、請求項１１に記載の方法。
13. 前記第２のアンダーカット幅が、第１の成膜プロセスの際に、前記第３のレジスト層の側壁上に成膜される材料の厚さよりも大きい、請求項１２に記載の方法。

Images