CN112652522B - 光刻胶结构、图形化沉积层和半导体芯片及其制作方法 - Google Patents

光刻胶结构、图形化沉积层和半导体芯片及其制作方法 Download PDF

Info

Publication number
CN112652522B
CN112652522B CN202010717981.7A CN202010717981A CN112652522B CN 112652522 B CN112652522 B CN 112652522B CN 202010717981 A CN202010717981 A CN 202010717981A CN 112652522 B CN112652522 B CN 112652522B
Authority
CN
China
Prior art keywords
photoresist layer
baking
photoresist
layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010717981.7A
Other languages
English (en)
Other versions
CN112652522A (zh
Inventor
张文龙
郑亚锐
张胜誉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tencent Technology Shenzhen Co Ltd
Original Assignee
Tencent Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tencent Technology Shenzhen Co Ltd filed Critical Tencent Technology Shenzhen Co Ltd
Priority to CN202010717981.7A priority Critical patent/CN112652522B/zh
Publication of CN112652522A publication Critical patent/CN112652522A/zh
Priority to EP21783120.5A priority patent/EP3971946A4/en
Priority to JP2021564350A priority patent/JP7282440B2/ja
Priority to PCT/CN2021/100057 priority patent/WO2022017073A1/zh
Priority to KR1020217035960A priority patent/KR20220013358A/ko
Priority to US17/502,705 priority patent/US20220037148A1/en
Application granted granted Critical
Publication of CN112652522B publication Critical patent/CN112652522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请实施例提供了一种光刻胶结构、图形化沉积层和半导体芯片及其制作方法。该光刻胶结构的制作方法，利用单种光刻胶、只需要使用单一显影液进行一次显影即可得到含底切的第二光刻胶层，且底切的尺寸可通过显影时间来控制，从而避免了例如传统剥离工艺中沉积材料与光刻胶结构的侧壁粘连而导致的剥离困难等问题；采用第一光刻胶层作为保护胶层，可以避免显影时，显影液对衬底材料的腐蚀损坏；并通过刻蚀第一光刻胶层，使得作为保护胶层的第一光刻胶层转变为图形限制胶层，能够有效地防止沉积材料过程中，沉积材料底部发生侧向扩散，得到形貌良好的沉积层。

Description

光刻胶结构、图形化沉积层和半导体芯片及其制作方法
技术领域
本发明涉及微纳加工技术领域，具体涉及一种光刻胶结构、图形化沉积层和半导体芯片及其制作方法。
背景技术
在微纳加工技术领域中，大多数的加工工艺，如剥离工艺，都需要通过制备特殊的光刻胶结构来实现。
以剥离工艺为例，传统技术中，一直存在如下问题：第一，沉积材料的侧壁易与光刻胶侧壁粘连，导致图形化沉积层的形貌较差；第二，光刻胶图形化的过程中，显影液会与衬底材料发生反应，对衬底材料造成腐蚀。
对于第一个问题，通常可采用制备出含底切的光刻胶结构来解决，但含底切的光刻胶结构使得沉积材料的底部容易产生侧向扩散，导致图形化沉积层的实际尺寸与定义尺寸不符。
对于第二个问题，传统技术方案中，只能通过选用使用不与衬底材料发生反应的显影液的光刻胶来解决，但这会降低工艺的兼容性。
发明内容
本发明申请针对现有方式的缺点，提供一种光刻胶结构、图形化沉积层和半导体芯片及其制作方法，将该方法用于剥离工艺的效果好，且剥离后的图形化沉积层的图形尺寸与定义图形尺寸保持一致。
第一方面，本申请实施例提供了一种光刻胶结构的制作方法，包括以下步骤：
在衬底上形成第一光刻胶层，并进行第一烘烤；
在进行所述第一烘烤后的所述第一光刻胶层上形成第二光刻胶层，并进行第二烘烤；
对进行所述第二烘烤后的所述第二光刻胶层进行局部曝光，并进行第三烘烤，其中，所述局部曝光的时长小于所述第二光刻胶层充分曝光的时长；
对所述第三烘烤后的所述第二光刻胶层进行显影和定影，得到图形化的第二光刻胶层，所述图形化的第二光刻胶层包括第一开口，所述第一开口对应所述局部曝光的曝光区或遮光区，所述第一开口包括第一部分和位于所述第一部分靠近所述衬底一侧的第二部分，所述第一部分的孔径小于所述第二部分的孔径，且所述第一部分在所述衬底上的正投影位于所述第二部分在所述衬底上的正投影内；
对进行所述定影后的所述第二光刻胶层进行泛曝光，并进行第四烘烤；
以进行所述第四烘烤后的所述图形化的第二光刻胶层作为掩膜版，对所述第一光刻胶层进行刻蚀，以获得图形化的第一光刻胶层。
可选地，在衬底上形成第一光刻胶层，并进行第一烘烤，包括：在衬底上以旋涂方式形成第一光刻胶层，并以所述第一光刻胶层的软烘温度对形成所述第一光刻胶层后的所述衬底进行烘烤，其中，所述的第一光刻胶层不与所述第二光刻胶层的显影液发生反应。
可选地，在进行所述第一烘烤后的所述第一光刻胶层上形成第二光刻胶层，并进行第二烘烤，包括：在所述第一光刻胶层远离所述衬底的一侧以旋涂方式形成第二光刻胶层，并以所述第二光刻胶层的软烘温度进行第二烘烤。
可选地，对进行所述第二烘烤后的所述第二光刻胶层进行局部曝光，并进行第三烘烤，包括：对进行所述第二烘烤后的所述衬底进行局部曝光，并以所述第二光刻胶层的前烘时间或反转烘烤时间进行第三烘烤。
可选地，对所述局部曝光并第三烘烤后的衬底进行显影和定影，包括：以设定时间对所述局部曝光并第三烘烤后的衬底进行显影，再进行定影，所述设定时间比所述第二光刻胶层在充分曝光条件下的显影时间多至少15s。
可选地，对进行所述定影后的所述第二光刻胶层进行泛曝光，并进行第四烘烤，包括：对进行所述定影后的所述第二光刻胶层进行泛曝光，并依次以所述第二光刻胶层的前烘温度和坚膜温度进行烘烤。
可选地，以进行所述第四烘烤后的所述图形化的第二光刻胶层作为掩膜版，对所述第一光刻胶层进行刻蚀，包括：采用物理刻蚀和/或反应刻蚀的方法，以进行所述第四烘烤后的所述图形化的第二光刻胶层作为掩膜版，对所述第一光刻胶层进行刻蚀。
第二方面，本申请实施例提供了一种图形化沉积层的制作方法，包括上述的含底切的光刻胶结构的制作方法，还包括：
在所述图形化的第二层光刻胶上和暴露的所述衬底上形成沉积层，所述沉积层的厚度小于所述第一光刻胶层的厚度与所述第二光刻胶层的厚度之和；
去除所述图形化的第一光刻胶层和所述图形化的第二光刻胶层，以获得图形化的沉积层。
第三方面，本申请实施例提供了一种半导体芯片的制作方法，包括上述的图形化沉积层的制作方法。
第四方面，本申请实施例提供了一种半导体芯片，所述半导体芯片包括的图形化沉积层由上述的图形化沉积层的制作方法制得。
与现有技术相比，本发明具有以下优点和有益效果：
本申请提供的本申请提供的光刻胶结构、图形化沉积层和半导体芯片及其制作方法，通过欠曝光手段，使用单种光刻胶、只需要使用单一显影液进行一次显影即可得到包含底切的第二光刻胶层，且底切的尺寸可通过显影时间来控制，从而避免了例如传统剥离工艺中沉积材料与光刻胶结构的侧壁粘连而导致的剥离困难等问题；采用第一光刻胶层作为保护胶层，可以避免显影时，显影液对衬底材料的腐蚀损坏；并通过刻蚀第一光刻胶层，使得作为保护胶层的第一光刻胶层转变为图形限制胶层，能够有效地防止沉积材料过程中，沉积材料底部发生侧向扩散，得到形貌良好的沉积层；同时，第一光刻胶层和第二光刻胶层可以选用能够与同种去胶液发生反应的光刻胶，实现一次剥离，从而降低剥离难度及剥离成本。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有技术中一种含底切的光刻胶结构的截面示意图；
图2为本申请实施例提供的光刻胶结构的制作方法的流程示意图；
图3为图2所示的光刻胶结构的制作方法的工艺示意图；
图4为本申请实施例提供的图形化沉积层的制作方法的流程示意图；
图5为图4所示的图形化沉积层的制作方法中步骤S207和步骤S208的工艺示意图；
图6为本申请实施例提供的未刻蚀之前的光刻胶结构的俯视示意图；
图7为本申请实施例提供的刻蚀之后的光刻胶结构的俯视示意图；
图8为本申请实施例提供的刻蚀之后的光刻胶结构的电子扫描电镜图；
图9为本申请实施例提供的刻蚀之后的光刻胶结构的局部俯视示意图；
图10为本申请实施例提供的图形化沉积层的电子扫描电镜图。
附图标记：
1-衬底；2-第一光刻胶层；2′-图形化的第一光刻胶层；201-第二开口；3-第二光刻胶层；3a-已反应部分；3b-未反应部分；3′-图形化的第二光刻胶层；301-第一部分；302-第二部分；4-沉积层；4′-图形化沉积层；M-曝光掩膜板。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
首先对本申请涉及的几个名词进行介绍和解释：
底切：英文“undercut”的中文译名，是一种光刻胶的结构，指胶的底部比顶部宽，侧壁由顶部至底部逐渐向外扩展，光刻胶剖面呈正梯形，经过工艺改良，也会呈现“凸”形等。
欠曝光：是指对光刻胶的曝光时间小于该厚度下的光刻胶完全反应所需的时间。
泛曝光：对衬底上的光刻胶进行全面曝光。
本申请的发明人考虑到，在获得图形化沉积层的过程中，存在沉积材料易与光刻胶侧壁粘连的问题，因此，采用含底切的光刻胶结构来避免沉积材料与光刻胶的侧壁粘连，但含底切的光刻胶结构使得沉积材料的底部容易产生侧向扩散的问题，这些问题影响着图形化沉积层尺寸，从而降低制备出的芯片的性能。
具体地，如图1所示，衬底1上依次形成第一光刻胶层2和第二光刻胶层3，第一光刻胶层2和第二光刻胶层3形成底切，虽然能够避免沉积层4与光刻胶粘连，但使得沉积层4的底部产生侧向扩散，使得最终获得的具有特定形状的沉积层4的底部尺寸较大，与预设计的具有特定形状的沉积层4的尺寸不一致。
本申请提供的光刻胶结构、图形化沉积层和半导体芯片及其制作方法，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种光刻胶结构的制作方法，如图2和图3所示，包括以下步骤：
S101：在衬底1上形成第一光刻胶层2，并进行第一烘烤。
具体地，在该步骤中，在衬底1上以旋涂方式形成第一光刻胶层2，并以第一光刻胶层2的软烘温度对形成第一光刻胶层2后的衬底1进行烘烤，其中，第一光刻胶层2不与第二光刻胶层3的显影液发生反应。这使得第一光刻胶层2能够在对第二光刻胶层3进行显影的过程中，起到保护衬底1的作用，从而防止显影液对衬底1进行腐蚀。进一步地，提供的衬底1应是清洁的，以使衬底1与位于其上的膜层之间具有良好的结合性能。
S102：在进行第一烘烤后的第一光刻胶层2上形成第二光刻胶层3，并进行第二烘烤。
具体地，在该步骤中，在第一光刻胶层2远离衬底1的一侧以旋涂方式形成第二光刻胶层3，并以第二光刻胶层3的软烘温度进行第二烘烤。
S103：对进行第二烘烤后的第二光刻胶层3进行局部曝光，并进行第三烘烤，其中，局部曝光的时长小于第二光刻胶层3充分曝光的时长。
具体地，在该步骤中，对进行第二烘烤后的第二光刻胶层3进行局部曝光，并以第二光刻胶层3的前烘时间或反转烘烤时间进行第三烘烤。如图3所示，可以利用光学掩膜版M来实现局部曝光，以第二光刻胶层3采用负性光刻胶为例，由于在该步骤中的曝光时长小于第二光刻胶层3充分曝光的时长，即采用欠曝光的方式对第二光刻胶层3进行曝光，使得第二光刻胶层3中距离衬底1较远的部分发生反应而性质发生变化，转化为第二光刻胶层3的已反应部分3a，而第二光刻胶层3中距离衬底1较近的部分未发生反应，即第二光刻胶层3中的未反应部分3b。也就是通过欠曝光的方式，使得局部曝光后的第二光刻胶层3具有能够被显影液溶解和不能被显影液溶解的两部分。
S104：对第三烘烤后的第二光刻胶层3进行显影和定影，得到图形化的第二光刻胶层3，图形化的第二光刻胶层3包括第一开口，第一开口对应局部曝光的曝光区或遮光区，第一开口包括第一部分301和位于第一部分301靠近衬底1一侧的第二部分302，第一部分301的孔径小于第二部分302的孔径，且第一部分301在衬底1上的正投影位于第二部分302在衬底1上的正投影内。
具体地，若第二光刻胶层3采用正性光刻胶，则第一开口对应步骤S103中的局部曝光的曝光区，而若第二光刻胶层3采用负性光刻胶，则第一开口对应步骤S103中的局部曝光的遮光区。
具体地，在该步骤中，以设定时间对曝光并第三烘烤后的第二光刻胶层3进行显影，再进行定影，设定时间比第二光刻胶层3在充分曝光条件下的显影时间多至少15s。利用较长时间的显影，能够在使第二光刻胶层3形成底切，从而防止沉积材料与光刻胶的侧壁发生粘连。而底切的尺寸可通过对显影时间的调整来控制。
S105：对进行定影后的第二光刻胶层3(即图形化的第二光刻胶层)进行泛曝光，并进行第四烘烤。
具体地，在该步骤中，对进行定影后的第二光刻胶层3进行泛曝光，并依次以第二光刻胶层3的前烘温度和坚膜温度进行烘烤。对第二光刻胶层3进行泛曝光，能够使第二光刻胶层3中未反应部分3b在光照的条件下进行反应，并通过第四烘烤来实现图形化第二光刻胶层3的固化。
由于第二光刻胶层3中的未反应部分3b在后续的刻蚀工艺中容易与氧气等气体发生反应而尺寸发生改变，而已反应部分3a则难以与刻蚀工艺中的气体发生反应。因此，通过对图形化的第二光刻胶层3进行泛曝光处理，能够使得未反应部分3b进行充分反应，得到充分反应的图形化的第二光刻胶层3′，保证底切结构保持预设的尺寸。
S106：以进行第四烘烤后的图形化的第二光刻胶层3′作为掩膜版，对第一光刻胶层2进行刻蚀，以获得图形化的第一光刻胶层2′。
具体地，图形化的第一光刻胶层2′包括第二开口201，第二开口201的孔径小于第二部分302的孔径且大于或等于第一部分301的孔径，第二开口201在衬底1上的正投影位于第二部分302在衬底1上的正投影内。
具体地，在该步骤中，采用物理刻蚀或反应刻蚀的方法，以图形化的第二光刻胶层3′作为掩膜版，对第一光刻胶层2进行刻蚀。其中，获得的图形化的第一光刻胶层2′作为图形限制胶层，能够有效地防止沉积材料过程中，沉积材料底部发生侧向扩散，从而得到实际尺寸与预设尺寸一致的图形化沉积层。
由上述实施例中的光刻胶结构的制作方法制得的光刻胶结构如图8和图9所示，该光刻胶结构包括图形化的第一光刻胶层2和图形化的第二光刻胶层3′，其中，图形化的第一光刻胶层2′作为图形限制层，以防止沉积材料底部的横向扩散，图形化的第二光刻胶层3′包括底切，以防止沉积材料与光刻胶结构的侧壁粘连。
具体地，如图9所示，并结合图3和图5，D1为图形化的第一光刻胶层2′中第二开口201的尺寸，即图形限制层的尺寸；D2为图形化的第二光刻胶层3′中第一开口的第二部分302的尺寸，即底切的尺寸；D3为图形化沉积层4′的定义尺寸。
具体地，如图8和图9所示，并结合图3，光刻胶结构包括位于衬底1上的图形化的第一光刻胶层2′和图形化的第二光刻胶层3′，图形化的第一光刻胶层2′包括多个第二开口201，图形化的第二光刻胶层3′包括与第二开口201一一对应的第一开口，第一开口包括第一部分301和位于第一部分301靠近衬底1一侧的第二部分302，第一部分301的孔径小于第二部分302的孔径，且第一部分301在衬底1上的正投影位于第二部分302在衬底1上的正投影内；第二开口201的孔径小于第二部分302的孔径且大于或等于第一部分301的孔径，第二开口201在衬底1上的正投影位于第二部分302在衬底1上的正投影内。该光刻胶结构不仅能够有效地防止沉积材料过程中，沉积材料底部发生侧向扩散，从而得到实际尺寸与预设尺寸一致的图形化沉积层；而且能够防止沉积材料与光刻胶的侧壁发生粘连，从而获得表面形貌较好的图形化沉积层。
为了便于理解，下述实施例提供了一种光刻胶结构的具体制作方法，最终得到的光刻胶结构如图7所示，请参照图3，该具体实施例包括以下步骤：
步骤1：将清洗干净的铝衬底置于spin-coating式匀胶机上，用滴管吸取聚甲基丙烯酸甲酯(polymethyl methacrylate，PMMA)胶，即亚克力胶，滴于铝衬底的中心，以300rpm～800rpm的转速先运行1s～5s，再以1000rpm～6000rpm的转速运行30s～60s，以获得第一光刻胶层2；然后将匀胶后的铝衬底置于加热板上，以PMMA胶的软烘温度(180℃)烘烤120s。
步骤2：将进行过步骤1后的铝衬底置于spin-coating式匀胶机上，用滴管吸取负性光刻胶，滴于铝衬底的中心，以300rpm～500rpm的转速先运行1s～5s，再以500rpm～6000rpm的转速运行30s～60s，以形成第二光刻胶层3；然后将匀胶后的铝衬底置于加热板上，以该种负性光刻胶的软烘烤温度，例如90℃～115℃范围内的某一温度，烘烤一定时间，例如30s～120s。
步骤3：使用紫外光刻机对旋涂了双层胶的铝衬底进行欠曝光，欠曝光的时间小于在步骤2操作下得到的对应厚度负性光刻胶的充分曝光时间，例如5um厚度的负胶充分曝光时间为2.5s，欠曝光的时间为1.2s，然后将欠曝光后的衬底置于热板上以一定的温度前烘烤一定的时间，例如110℃烘烤90s。
步骤4：将进行过步骤3后的铝衬底置于负性光刻胶的显影液中，例如2.38％浓度的四甲基氢氧化铵(TMAH)溶液中显影，显影时间满足比充分显影时间长至少15s，例如显示时间为80s～150s；然后将衬底置于去离子水中定影30s～180s。本过程中PMMA不与TMAH反应，能够保护铝衬底不与碱性的TMAH溶液接触，从而防止铝衬底受到碱性的TMAH溶液的腐蚀。如图6所示，在刻蚀步骤(步骤5)之前，每个定义图案中均有作为保护胶层的第一光刻胶层2(PMMA胶)。
步骤5：使用紫外光刻机对进行过步骤4后的铝衬底进行泛曝光，曝光时间例如30s～180s，然后将铝衬底置于热板上先后以第二光刻胶层3所采用的负性光刻胶的前烘和后烘温度进行烘烤，例如以110℃先烘烤90s，再以110℃烘烤60s。
步骤6：将进行过步骤5后的铝衬底置于刻蚀设备中，例如：March去胶机，以功率为300W、氧气环境下刻蚀3min，得到的光刻胶结构如图8所示，该光刻胶结构包括图形化的第一光刻胶层2′和图形化的第二光刻胶层3′，在该光刻胶结构中，图形化的第一光刻胶层2′为图形限制层，图形化的第二光刻胶层3′包含底切。如图7所示，每个定义图案中的第一光刻胶层2(PMMA胶)在定义图形尺寸内被完全刻蚀。
上述具体实施例展示了一种基于负性光刻胶和PMMA胶的光刻胶结构的制作方法。在具体实施时，负性光刻胶的厚度可以通过改变匀胶转速来改变，底切的尺寸可以通过改变曝光显影时间来改变，根据加工工艺的不同需求，具有很高的灵活性，适用于沉积、刻蚀、剥离等工艺。
基于同一发明构思，本申请实施例还提供了一种图形化沉积层的制作方法，该图形化沉积层的制作方法包括上述实施例中的光刻胶结构的制作方法，具有上述光刻胶结构的制作方法的实施例的有益效果，在此不再赘述。
具体地，如图4所示，本实施例的图形化沉积层的制作方法中的步骤S201至步骤S206，分别对应上述光刻胶结构的制作方法的实施例中的步骤S101至步骤S106。
具体地，如图4和图5所示，本实施例的图形化沉积层的制作方法还包括：
S207：在图形化的第二层光刻胶3′上和暴露的衬底1上形成沉积层4，沉积层4的厚度小于第一光刻胶层2的厚度与第二光刻胶层3的厚度之和。
具体地，通过控制第一光刻胶层2和第二光刻胶层3的厚度，使沉积层4的厚度小于第一光刻胶层2的厚度与第二光刻胶层3的厚度之和，从而使位于图形化的第二层光刻胶3′上的沉积层4和位于暴露的衬底1上的沉积层4断开，从而只需去除光刻胶即可将位于图形化的第二层光刻胶3′上的沉积层4一并去除。
S208：去除图形化的第一光刻胶层2′和图形化的第二光刻胶层3′，以获得图形化沉积层4′。
具体地，将形成沉积层4后的衬底1置于去胶剥离液中，在20～80℃的温度下，图形化的第一光刻胶层2′和图形化第二光刻胶层3′，得到图形化沉积层4′。
如图10所示，由本实施例提供的制作方法获得的图形化沉积层4′的表面光滑，具有良好的表面形貌，且未发生横向扩散，能够和预设尺寸一致。
具体地，沉积层可以为金属沉积层，例如沉积层可以为芯片中的源漏电极、铟柱等；沉积层也可以为非金属沉积层，例如沉积层可以为用于实现两个导电层桥接而位于上述两个导电层之间的非金属绝缘结构。
在本实施例提供的图形化沉积层的制作方法中，第一光刻胶层2和第二光刻胶层3可以选用能够与同种去胶液发生反应的光刻胶，实现一次剥离，从而降低剥离难度及剥离成本。
基于同一发明构思，本申请实施例还提供了一种半导体芯片的制作方法，该半导体芯片的制作方法包括上述实施例中的图形化沉积层的制作方法，具有上述图形化沉积层的制作方法的有益效果，在此不再赘述。
具体地，本实施例提供的半导体芯片的制作方法还包括切割、封装等步骤，由于本申请的核心发明点不涉及半导体芯片的切割以及封装等工艺，在此不进行赘述。
基于同一发明构思，本申请实施例还提供了一种半导体芯片，本实施例提供的半导体芯片包括的图形化沉积层由上述实施例中的图形化沉积层的制作方法制得，具有上述图形化沉积层的制作方法的有益效果，在此不再赘述。
应用本申请实施例，至少能够实现如下有益效果：
本申请提供的光刻胶结构、图形化沉积层和半导体芯片及其制作方法，利用单种光刻胶、只需要使用单一显影液进行一次显影即可得到含底切的第二光刻胶层，且底切的尺寸可通过显影时间来控制，从而避免了例如传统剥离工艺中沉积材料与光刻胶结构的侧壁粘连而导致的剥离困难等问题；采用第一光刻胶层作为保护胶层，可以避免显影时，显影液对衬底材料的腐蚀损坏；采用第一光刻胶层作为保护胶层，可以避免显影时，显影液对衬底材料的腐蚀损坏；并通过刻蚀第一光刻胶层，使得作为保护胶层的第一光刻胶层转变为图形限制胶层，能够有效地防止沉积材料过程中，沉积材料底部发生侧向扩散，得到形貌良好的沉积层；同时，第一光刻胶层和第二光刻胶层可以选用能够与同种去胶液发生反应的光刻胶，实现一次剥离，从而降低剥离难度及剥离成本。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (9)

1.一种光刻胶结构的制作方法，其特征在于，包括以下步骤：
在衬底上形成第一光刻胶层，所述第一光刻胶层为PMMA胶，并以PMMA胶的软烘温度进行烘烤120s以作为第一烘烤；
在进行所述第一烘烤后的所述第一光刻胶层上形成第二光刻胶层，所述第二光刻胶层为负性光刻胶，并以90℃~115℃进行烘烤30s~120s以作为第二烘烤；
对进行所述第二烘烤后的所述第二光刻胶层进行局部曝光，并以110℃进行烘烤90s以作为第三烘烤，其中，所述局部曝光的时长小于所述第二光刻胶层充分曝光的时长；
对所述第三烘烤后的第二光刻胶层进行显影和定影，得到图形化的第二光刻胶层，所述图形化的第二光刻胶层包括第一开口，所述第一开口对应所述局部曝光的曝光区或遮光区，所述第一开口包括第一部分和位于所述第一部分靠近所述衬底一侧的第二部分，所述第一部分的孔径小于所述第二部分的孔径，且所述第一部分在所述衬底上的正投影位于所述第二部分在所述衬底上的正投影内；
对进行所述定影后的所述第二光刻胶层进行泛曝光，并进行第四烘烤，所述第四烘烤为先以所述第二光刻胶层所采用的负性光刻胶的前烘温度110℃进行烘烤90s，再以后烘温度110℃进行烘烤60s；
以进行所述第四烘烤后的所述图形化的第二光刻胶层作为掩膜版，对所述第一光刻胶层进行刻蚀，以获得图形化的第一光刻胶层。
2.根据权利要求1所述的光刻胶结构的制作方法，其特征在于，在衬底上形成第一光刻胶层，并进行第一烘烤，包括：
在衬底上以旋涂方式形成第一光刻胶层，并以所述第一光刻胶层的软烘温度对形成所述第一光刻胶层后的所述衬底进行烘烤，其中，所述的第一光刻胶层不与所述第二光刻胶层的显影液发生反应。
3.根据权利要求1所述的光刻胶结构的制作方法，其特征在于，在进行所述第一烘烤后的所述第一光刻胶层上形成第二光刻胶层，并进行第二烘烤，包括：
在所述第一光刻胶层远离所述衬底的一侧以旋涂方式形成第二光刻胶层，并以所述第二光刻胶层的软烘温度进行第二烘烤。
4.根据权利要求1所述的光刻胶结构的制作方法，其特征在于，对进行所述第二烘烤后的所述第二光刻胶层进行局部曝光，并进行第三烘烤，包括：
对进行所述第二烘烤后的所述第二光刻胶层进行局部曝光，并以所述第二光刻胶层的前烘时间或反转烘烤时间进行第三烘烤。
5.根据权利要求1所述的光刻胶结构的制作方法，其特征在于，对所述曝光并第三烘烤后的第二光刻胶层进行显影和定影，包括：
以设定时间对所述曝光并第三烘烤后的衬底进行显影，再进行定影，所述设定时间比所述第二光刻胶层在充分曝光条件下的显影时间多至少15s。
6.根据权利要求1所述的光刻胶结构的制作方法，其特征在于，以进行所述第四烘烤后的所述图形化的第二光刻胶层作为掩膜版，对所述第一光刻胶层进行刻蚀，包括：
采用物理刻蚀和/或反应刻蚀的方法，以进行所述第四烘烤后的所述图形化的第二光刻胶层作为掩膜版，对所述第一光刻胶层进行刻蚀。
7.一种图形化沉积层的制作方法，其特征在于，包括权利要求1-6中任一项所述的光刻胶结构的制作方法，还包括：
在所述图形化的第二光刻胶层上和暴露的所述衬底上形成沉积层，所述沉积层的厚度小于所述第一光刻胶层的厚度与所述第二光刻胶层的厚度之和；
去除所述图形化的第一光刻胶层和所述图形化的第二光刻胶层，以获得图形化沉积层。
8.一种半导体芯片的制作方法，其特征在于，包括权利要求7所述的图形化沉积层的制作方法。
9.一种半导体芯片，其特征在于，所述半导体芯片包括的图形化沉积层由权利要求7所述的图形化沉积层的制作方法制得。
CN202010717981.7A 2020-07-23 2020-07-23 光刻胶结构、图形化沉积层和半导体芯片及其制作方法 Active CN112652522B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010717981.7A CN112652522B (zh) 2020-07-23 2020-07-23 光刻胶结构、图形化沉积层和半导体芯片及其制作方法
EP21783120.5A EP3971946A4 (en) 2020-07-23 2021-06-15 PHOTORESIST STRUCTURE, STRUCTURED DEPOSITION LAYER, SEMICONDUCTOR CHIP AND METHOD OF MANUFACTURE THEREOF
JP2021564350A JP7282440B2 (ja) 2020-07-23 2021-06-15 フォトレジスト構造、パターン化堆積層及び半導体チップ並びにそれらの作製方法
PCT/CN2021/100057 WO2022017073A1 (zh) 2020-07-23 2021-06-15 光刻胶结构、图形化沉积层和半导体芯片及其制作方法
KR1020217035960A KR20220013358A (ko) 2020-07-23 2021-06-15 포토레지스트 구조체, 패터닝된 퇴적 층, 반도체 칩 및 그 제조 방법
US17/502,705 US20220037148A1 (en) 2020-07-23 2021-10-15 Photoresist structure, patterned deposition layer, semiconductor chip and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010717981.7A CN112652522B (zh) 2020-07-23 2020-07-23 光刻胶结构、图形化沉积层和半导体芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN112652522A CN112652522A (zh) 2021-04-13
CN112652522B true CN112652522B (zh) 2022-05-03

Family

ID=75346268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010717981.7A Active CN112652522B (zh) 2020-07-23 2020-07-23 光刻胶结构、图形化沉积层和半导体芯片及其制作方法

Country Status (6)

Country Link
US (1) US20220037148A1 (zh)
EP (1) EP3971946A4 (zh)
JP (1) JP7282440B2 (zh)
KR (1) KR20220013358A (zh)
CN (1) CN112652522B (zh)
WO (1) WO2022017073A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652522B (zh) * 2020-07-23 2022-05-03 腾讯科技（深圳）有限公司 光刻胶结构、图形化沉积层和半导体芯片及其制作方法
CN112271133A (zh) * 2020-09-25 2021-01-26 华东光电集成器件研究所 一种基于三层胶的金属剥离方法
JP7304967B2 (ja) * 2020-11-17 2023-07-07 テンセント・テクノロジー・（シェンジェン）・カンパニー・リミテッド エアブリッジ製作方法、エアブリッジ及び電子デバイス
CN113193094B (zh) * 2021-04-27 2023-03-21 成都辰显光电有限公司 批量转移方法和显示面板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4533624A (en) * 1983-05-23 1985-08-06 Sperry Corporation Method of forming a low temperature multilayer photoresist lift-off pattern
JPS61156044A (ja) * 1984-12-27 1986-07-15 Nec Corp レジストステンシルマスクの製造方法
JPH08293454A (ja) * 1995-04-25 1996-11-05 Nec Corp レジストパターンの形成方法
JP2765561B2 (ja) * 1996-03-29 1998-06-18 日本電気株式会社 微細空中配線の作製方法
US7229745B2 (en) * 2004-06-14 2007-06-12 Bae Systems Information And Electronic Systems Integration Inc. Lithographic semiconductor manufacturing using a multi-layered process
GB2442030A (en) * 2006-09-19 2008-03-26 Innos Ltd Resist exposure and patterning process
JP4899986B2 (ja) * 2007-03-28 2012-03-21 Ｊｓｒ株式会社 ２層積層膜およびこれを用いたパターン形成方法
US7960097B2 (en) * 2007-10-30 2011-06-14 Triquint Semiconductor, Inc. Methods of minimizing etch undercut and providing clean metal liftoff
CN100594434C (zh) * 2007-12-27 2010-03-17 中国科学院物理研究所 制具有纳米尺度的大面积由金属膜覆盖的金属结构的方法
KR101301080B1 (ko) * 2008-03-17 2013-09-03 삼성전자주식회사 삼극 전계방출소자의 제조방법
CN101881927A (zh) * 2010-07-16 2010-11-10 中国科学院长春光学精密机械与物理研究所 一种制备倒梯形光刻胶截面的方法
CN102136484B (zh) * 2010-11-26 2013-01-09 中国科学院上海技术物理研究所 一种用于红外焦平面倒焊互连的铟柱及其制备方法
CN103094096A (zh) * 2011-11-07 2013-05-08 上海华虹Nec电子有限公司 一种用于形成半导体器件金属图形的剥离工艺方法
CN103107067B (zh) * 2011-11-14 2015-10-14 上海华虹宏力半导体制造有限公司 一种半导体双层保护层的制作工艺方法
CN103137441A (zh) * 2011-11-22 2013-06-05 上海华虹Nec电子有限公司 半导体工艺中制作细长型孤立线条图形的方法
CN103137442B (zh) * 2011-11-30 2015-06-03 上海华虹宏力半导体制造有限公司 半导体工艺中制作细长型孤立线条图形的方法
CN103035492B (zh) * 2012-05-28 2015-06-03 上海华虹宏力半导体制造有限公司 半导体器件中双层保护层的制作工艺方法
CN103107252B (zh) * 2013-02-27 2016-01-27 中国科学院物理研究所 在AlGaInP基LED的GaP表面制备类球形结构的方法
CN105334699B (zh) * 2014-06-24 2018-11-20 中芯国际集成电路制造(上海)有限公司 通过重复曝光改进光刻胶形貌的方法
CN105116685B (zh) * 2015-09-24 2019-10-01 京东方科技集团股份有限公司 一种光刻胶图案的制作方法、彩色滤光片及显示装置
CN105575892B (zh) * 2015-12-17 2018-04-03 武汉高芯科技有限公司 一种红外探测器铟柱的工艺方法
EP3685451B1 (en) * 2017-09-18 2021-01-13 Google LLC Reducing junction resistance variation in two-step deposition processes
CN108735582A (zh) * 2018-04-09 2018-11-02 中国电子科技集团公司第十研究所 一种光刻胶膜的制备方法
CN111221226A (zh) * 2018-11-27 2020-06-02 上海微电子装备（集团）股份有限公司 光刻胶层的曝光后烘烤方法及装置
CN111399338B (zh) * 2020-04-30 2023-03-28 合肥本源量子计算科技有限责任公司 一种光刻方法
CN112652540B (zh) * 2020-07-01 2022-04-22 腾讯科技（深圳）有限公司 铟柱焊点的制备方法、芯片衬底及芯片
CN112652522B (zh) * 2020-07-23 2022-05-03 腾讯科技（深圳）有限公司 光刻胶结构、图形化沉积层和半导体芯片及其制作方法

Also Published As

Publication number Publication date
JP2022545050A (ja) 2022-10-25
CN112652522A (zh) 2021-04-13
KR20220013358A (ko) 2022-02-04
EP3971946A1 (en) 2022-03-23
US20220037148A1 (en) 2022-02-03
EP3971946A4 (en) 2022-08-03
WO2022017073A1 (zh) 2022-01-27
JP7282440B2 (ja) 2023-05-29

Similar Documents

Publication Publication Date Title
CN112652522B (zh) 光刻胶结构、图形化沉积层和半导体芯片及其制作方法
CN113764261B (zh) 空桥结构及其制作方法、超导量子芯片及其制作方法
JP2010158805A (ja) 光インプリント用モールドの製造方法
CN105891939A (zh) 一种新型注塑导光板及其加工工艺
TWI261127B (en) Die for molding optical panel, process for production thereof, and use thereof
JP2008244478A (ja) フォトマスク及びそれを用いるイメージセンサの製造方法
JP7119557B2 (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2006501523A (ja) ポリマー微細構造及びポリマー導波路の製造方法
JP2002096334A (ja) スタンパの製造方法
CN109545800B (zh) 一种显示基板及其制作方法、显示装置
US20070231752A1 (en) Method for Shrinking Opening Sizes of a Photoresist Pattern
JP2002151381A (ja) パターン形成方法
CN108762572A (zh) 一种触摸屏及制作方法和一种移动终端
CN109696794B (zh) 一种超短焦抗光结构的制作方法
KR101211735B1 (ko) 액정표시장치용 고정세 인쇄판 및 그의 제조 방법
JP2002076575A (ja) 半導体装置用基板の製造方法
TWI240302B (en) Method for increasing adhesion of rework photoresist on oxynitride film
US6844121B2 (en) Method of manufacturing color filter
JP3157772B2 (ja) メタル配線のリペア方法
JP3576885B2 (ja) 素子の製造方法
US12001055B2 (en) Grating, method for manufacturing grating, and optical waveguide
US20230194788A1 (en) Grating, method for manufacturing grating, and optical waveguide
CN114355736B (zh) 一种利用掩膜光刻技术一步制备微米级双层结构的方法
KR20110114046A (ko) 반도체 소자의 제조 방법
TWI837423B (zh) 基板圖案化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40042597

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant